[go: up one dir, main page]

TWI886640B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI886640B
TWI886640B TW112144592A TW112144592A TWI886640B TW I886640 B TWI886640 B TW I886640B TW 112144592 A TW112144592 A TW 112144592A TW 112144592 A TW112144592 A TW 112144592A TW I886640 B TWI886640 B TW I886640B
Authority
TW
Taiwan
Prior art keywords
pattern
spacer
disposed
conductive pattern
bit line
Prior art date
Application number
TW112144592A
Other languages
English (en)
Other versions
TW202439929A (zh
Inventor
在康 高
高秉國
金燦永
南尙究
崔溶洵
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202439929A publication Critical patent/TW202439929A/zh
Application granted granted Critical
Publication of TWI886640B publication Critical patent/TWI886640B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體元件包括：主動圖案，設置於基板上；閘極 結構，設置於主動圖案上；位元線結構，設置於主動圖案上且包括堆疊於彼此上的第一導電圖案、第二導電圖案及絕緣結構；下部間隔件結構，設置於位元線結構的側壁上；上部間隔件結構，設置於下部間隔件結構上，其中上部間隔件結構設置於位元線結構的側壁的上部部分上；接觸插塞結構，設置於主動圖案上，其中接觸插塞結構與位元線結構間隔開；及電容器，設置於接觸插塞結構上，其中下部間隔件結構包括局部地覆蓋第一導電圖案的側壁且包含空氣的第一間隔件及設置於第一間隔件上的第二間隔件。

Description

半導體元件
[相關申請案的交叉參考]
本申請案主張優先於在2022年12月8日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0170205號，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念的實例性實施例是有關於一種半導體元件。更具體而言，本發明概念的實例性實施例是有關於一種動態隨機存取記憶體(DRAM)元件。
一般而言，在動態隨機存取記憶體(dynamic random access memory，DRAM)元件中，位元線結構可包括依序堆疊於彼此上的第一導電圖案、障壁圖案、第二導電圖案、罩幕、蝕刻終止圖案及頂蓋圖案，且在位元線結構的側壁上可形成有間隔件結構以防止在位元線結構與相鄰的接觸插塞之間發生電性短路(electrical short)。
然而，隨著位元線結構的寬度變得更小以提高DRAM元件的積體度，位元線結構可能會傾斜或斷裂。另外，由於位元線 結構與接觸插塞之間的距離可能不夠大，因此在位元線結構與接觸插塞之間可能會發生電性短路。
根據本發明概念的實例性實施例，一種半導體元件包括：主動圖案，設置於基板上；閘極結構，設置於所述主動圖案的上部部分上；位元線結構，設置於所述主動圖案上，其中所述位元線結構包括在與所述基板的上表面實質上垂直的豎直方向上堆疊於彼此上的第一導電圖案、第二導電圖案及絕緣結構；下部間隔件結構，設置於所述位元線結構的側壁的下部部分上；上部間隔件結構，設置於所述下部間隔件結構上，其中所述上部間隔件結構設置於所述位元線結構的所述側壁的上部部分上；接觸插塞結構，設置於所述主動圖案上，其中所述接觸插塞結構與所述位元線結構間隔開；以及電容器，設置於所述接觸插塞結構上，其中所述下部間隔件結構包括第一間隔件及設置於所述第一間隔件上的第二間隔件，所述第一間隔件局部地覆蓋所述第一導電圖案的側壁且包含空氣。
根據本發明概念的實例性實施例，一種半導體元件包括：主動圖案，設置於基板上；隔離圖案，設置於所述基板上，其中所述隔離圖案覆蓋所述主動圖案的側壁；閘極結構，設置於所述主動圖案的上部部分及所述隔離圖案的上部部分上，其中所述閘極結構在與所述基板的上表面實質上平行的第一方向上延伸；絕 緣圖案結構，設置於所述主動圖案、所述隔離圖案及所述閘極結構上；位元線結構，在所述主動圖案及所述絕緣圖案結構上在第二方向上延伸，其中所述第二方向實質上平行於所述基板的所述上表面且與所述第一方向交叉，且其中所述位元線結構包括在與所述基板的所述上表面實質上垂直的豎直方向上依序堆疊的第一導電圖案結構、第二導電圖案及絕緣結構；下部間隔件結構，設置於所述位元線結構的側壁的下部部分上且包括第一間隔件、第二間隔件及第三間隔件；上部間隔件結構，設置於所述下部間隔件結構上及所述位元線結構的所述側壁的上部部分上；接觸插塞結構，設置於所述主動圖案上且與所述位元線結構間隔開；以及電容器，設置於所述接觸插塞結構上，其中所述第一導電圖案結構包括在所述豎直方向上依序堆疊於彼此上的下部部分、中間部分及上部部分，且其中所述第一導電圖案結構的所述下部部分在所述第一方向上的第一寬度大於所述第一導電圖案結構的所述中間部分在所述第一方向上的第二寬度。
根據本發明概念的實例性實施例，一種半導體元件包括：主動圖案，設置於基板上；閘極結構，設置於所述主動圖案的上部部分上；位元線結構，設置於所述主動圖案上，其中所述位元線結構包括在與所述基板的上表面實質上垂直的豎直方向上堆疊於彼此上的第一導電圖案、第二導電圖案及絕緣結構；下部間隔件結構，設置於所述位元線結構的側壁的下部部分上；上部間隔件結構，設置於所述下部間隔件結構上且設置於所述位元線結構 的所述側壁的上部部分上；接觸插塞結構，設置於所述主動圖案上，其中所述接觸插塞結構與所述位元線結構間隔開；以及電容器，設置於所述接觸插塞結構上，其中所述第一導電圖案包括：下部部分，接觸所述主動圖案的上表面；中間部分，設置於所述下部部分上；以及上部部分，設置於所述中間部分上，其中所述第一導電圖案的所述上部部分具有矩形柱形狀或帶有修圓頂點的矩形柱形狀，且其中所述下部間隔件結構覆蓋所述第一導電圖案的所述下部部分的側壁及所述中間部分的側壁，且所述上部間隔件結構覆蓋所述第一導電圖案的所述上部部分的側壁。
100:基板
105:主動圖案
110:隔離圖案
130:閘極絕緣圖案
140:閘極電極
150:閘極罩幕
160:閘極結構
200:第一絕緣層
205:第一絕緣圖案
210:第二絕緣層
215:第二絕緣圖案
220:第三絕緣層
225:第三絕緣圖案
230:絕緣層結構/第一絕緣層結構
235:第一絕緣圖案結構/第一絕緣結構
240:第一開口
241:犧牲間隔件層
243:犧牲間隔件
245:第一間隔件
247:第八間隔件
250:第一導電層
251:第一罩幕
253:光阻圖案/第一初步導電圖案
255:第一導電圖案
255a:下部部分
255b:中間部分
255c:上部部分
257:第二導電層
259:第二導電圖案
260:第一障壁層
265:第一障壁圖案
270:第三導電層
275:第三導電圖案
280:第二罩幕層
285:第二罩幕
365:第一蝕刻終止圖案
385:第一頂蓋圖案
395:位元線結構
410:第二間隔件層
415:第二間隔件
425:第三間隔件
430:第一下部間隔件結構
435:空氣間隔件/第二下部間隔件結構
440:第四間隔件層
445:第四間隔件
450:第二開口
453:第五間隔件層
455:第五間隔件
460:第六間隔件
465:上部間隔件結構
470:犧牲圖案
475:下部接觸插塞
480:第二頂蓋圖案
485:第七間隔件
490:金屬矽化物圖案
530:第二障壁層
535:第二障壁圖案
540:第二金屬層
545:第二金屬圖案
555:上部接觸插塞
560:第六開口
570:第四絕緣圖案
580:第五絕緣圖案
590:第二絕緣圖案結構
600:第二蝕刻終止圖案
610:下部電極
620:介電層
630:上部電極
640:電容器
A-A'、B-B':線
D1:第一方向
D2:第二方向
D3:第三方向
W1:第一寬度
W2:第二寬度
圖1及圖2是示出根據本發明概念實例性實施例的半導體元件的平面圖及剖視圖。
圖3、圖4、圖5、圖6、圖7、圖8、圖9、圖10、圖11、圖12、圖13、圖14、圖15、圖16、圖17、圖18、圖19、圖20、圖21、圖22、圖23、圖24、圖25、圖26、圖27及圖28是示出根據本發明概念實例性實施例的製造半導體元件的方法的平面圖及剖視圖。
圖29是示出根據本發明概念實例性實施例的半導體元件的剖視圖。
圖30是示出根據本發明概念實例性實施例的半導體元件的 剖視圖。
圖31是示出根據本發明概念實例性實施例的製造半導體元件的方法的剖視圖。
藉由參照附圖閱讀以下詳細說明，根據本發明概念實例性實施例的半導體元件及其製造方法的以上及其他態樣及特徵將變得易於理解。應理解，儘管本文中可使用用語「第一(first)」、「第二(second)」及/或「第三(third)」來闡述各種材料、層、區、接墊、電極、圖案、結構及/或製程，然而該些各種材料、層、區、接墊、電極、圖案、結構及/或製程不應受該些用語的限制。該些用語僅用於區分各個材料、層、區、接墊、電極、圖案、結構或製程。因此，可分別對每一材料、層、區、電極、接墊、圖案、結構或製程選擇性地使用或可互換地使用「第一」、「第二」及/或「第三」。
在下文中，各水平方向之中與基板100的上表面實質上平行且可實質上彼此正交的兩個方向可分別被稱為第一方向D1及第二方向D2，且各水平方向之中可相對於第一方向D1及第二方向D2中的每一者成銳角的方向可被稱為第三方向D3。另外，與基板100的上表面實質上垂直的方向可被稱為豎直方向。
圖1是示出根據本發明概念實例性實施例的半導體元件的平面圖，且圖2是沿著圖1所示線A-A'截取的剖視圖。
參照圖1及圖2，半導體元件可包括位於基板100上的主動圖案105、隔離圖案110、閘極結構160、位元線結構395、第一下部間隔件結構430、上部間隔件結構465、第七間隔件485、接觸插塞結構及電容器640。
半導體元件可更包括第一絕緣圖案結構235及第二絕緣圖案結構590、第二蝕刻終止圖案600及第二頂蓋圖案480。
基板100可包含半導體材料(例如，矽、鍺、矽-鍺等)或III-V族半導體化合物(例如，GaP、GaAs、GaSb等)。在本發明概念的一些實例性實施例中，基板100可包括絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。
主動圖案105可在第三方向D3上延伸，且多個主動圖案105可在第一方向D1及第二方向D2上彼此間隔開。主動圖案105的側壁可被隔離圖案110覆蓋。主動圖案105可包含與基板100的材料實質上相同的材料，且隔離圖案110可包含氧化物(例如，氧化矽)。
一同參照圖1及圖2與圖4，閘極結構160可形成於第二凹槽中，所述第二凹槽在第一方向D1上延伸穿過主動圖案105的上部部分及隔離圖案110的上部部分。閘極結構160可包括閘極絕緣圖案130、閘極電極140及閘極罩幕150。閘極絕緣圖案130可設置於第二凹槽的底部及側壁上，且閘極電極140可設置於閘極絕緣圖案130的設置於第二凹槽的底部及下側壁上的部分上。 閘極罩幕150可設置於閘極電極140上且可對第二凹槽的上部部分進行填充。
閘極絕緣圖案130可包含氧化物(例如，氧化矽)。閘極電極140可包含例如金屬、金屬氮化物、金屬矽化物等，且閘極罩幕150可包含絕緣氮化物(例如，氮化矽)。
在本發明概念的實例性實施例中，閘極結構160可在第一方向D1上延伸，且多個閘極結構160可在第二方向D2上彼此間隔開。
一同參照圖1及圖2與圖5及圖6，可形成第一開口240，第一開口240延伸穿過絕緣層結構230且暴露出主動圖案105的上表面。另外，可形成隔離圖案110且形成閘極結構160的閘極罩幕150，且主動圖案105在第三方向D3上的中心部分的上表面可藉由第一開口240而被暴露出。
在本發明概念的實例性實施例中，第一開口240的底部的面積可大於主動圖案105的上表面的面積。因此，第一開口240亦可暴露出隔離圖案110的與主動圖案105相鄰的部分的上表面。另外，第一開口240可延伸穿過主動圖案105的上部部分及隔離圖案110的與主動圖案105相鄰的所述部分，且因此第一開口240的底部可低於主動圖案105的在第三方向D3上相對的邊緣部分中的每一者的上表面。
在本發明概念的實例性實施例中，第一開口240可在第一方向D1及第二方向D2上彼此間隔開。
在本發明概念的實例性實施例中，位元線結構395可在基板100上在第二方向D2上延伸，且多個位元線結構395可在第一方向D1上彼此間隔開。位元線結構395可包括在豎直方向上依序堆疊於第一開口240上的第一導電圖案255、第一障壁圖案265、第三導電圖案275、第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385，且位元線結構395可包括在第一開口240之外在豎直方向上依序堆疊於第一絕緣圖案結構235上的第二導電圖案259、第一障壁圖案265、第三導電圖案275、第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385。
第一導電圖案255可具有下部部分255a、中間部分255b及上部部分255c。下部部分255a可設置於第一開口240的下部部分處且接觸主動圖案105的中心部分的上表面。中間部分255b可設置於下部部分255a上，且上部部分255c可設置於中間部分255b上。第一導電圖案255的下部部分255a及中間部分255b可設置於第一開口240內。第一導電圖案255的上部部分255c可自第一開口240向上突出，且第一導電圖案255的中間部分255b的上表面可與第三絕緣圖案225的上表面實質上共面。
在本發明概念的實例性實施例中，第一導電圖案255的下部部分255a及中間部分255b中的每一者在平面圖中可具有例如圓形形狀、正方形形狀或帶有修圓頂點的正方形形狀。因此，第一導電圖案255的下部部分255a及中間部分255b中的每一者可具有例如圓柱體形狀、方柱(square pillar)形狀或帶有修圓頂 點的方柱形狀。
在本發明概念的實例性實施例中，第一導電圖案255的上部部分255c可由於第一導電圖案255的下部部分255a及中間部分255b而在平面圖中具有例如圓形形狀、正方形形狀或帶有修圓頂點的正方形形狀。因此，第一導電圖案255的上部部分255c可具有例如圓柱體形狀、方柱形狀或帶有修圓頂點的方柱形狀。
在本發明概念的實例性實施例中，第一導電圖案255的上部部分255c可具有在第二方向D2上的寬度大於在第一方向D1上的寬度的矩形形狀或者帶有修圓頂點的矩形形狀。因此，第一導電圖案255的上部部分255c可具有例如矩形柱形狀或帶有修圓頂點的矩形柱形狀。
第一導電圖案255的下部部分255a在第一方向D1上可具有第一寬度W1，且第一導電圖案255的中間部分255b及上部部分255c中的每一者在第一方向D1上可具有第二寬度W2。在本發明概念的實例性實施例中，第二寬度W2可小於第一寬度W1。在本發明概念的實例性實施例中，第二寬度W2可實質上相同於第一寬度W1。
在本發明概念的實例性實施例中，多個第一導電圖案255可在第二方向D2上彼此間隔開，且第二導電圖案259可形成於第一導電圖案255中在第二方向D2上彼此相鄰的第一導電圖案255之間且接觸所述彼此相鄰的第一導電圖案255。在本發明概念的實例性實施例中，第二導電圖案259的上表面與第一導電圖案255 的上表面可實質上彼此共面。
在本發明概念的實例性實施例中，第一導電圖案255及第二導電圖案259中的每一者可包含經n型雜質(例如，磷(P)、砷(As)等)摻雜的複晶矽。在本發明概念的實例性實施例中，第一導電圖案255與第二導電圖案259可包含彼此相同的材料(即，經相同雜質摻雜的複晶矽)，且因此第一導電圖案255與第二導電圖案259可彼此融合且可不被彼此區分開。在本發明概念的實例性實施例中，第一導電圖案255與第二導電圖案259可包含彼此不同的材料(即，經不同雜質摻雜的複晶矽)，且因此第一導電圖案255與第二導電圖案259可彼此區分開。
第一導電圖案255與第二導電圖案259可共同形成導電圖案結構，且導電圖案結構、第一障壁圖案265及第三導電圖案275可共同形成導電結構。第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385可共同形成絕緣結構。
舉例而言，第一障壁圖案265可包含金屬氮化物(例如，氮化鈦)或金屬矽氮化物(例如，氮化鈦矽)。舉例而言，第三導電圖案275可包含金屬(例如，鎢)，且第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385中的每一者可包含絕緣氮化物(例如，氮化矽)。
第一下部間隔件結構430可設置於第一開口240中且可接觸第一開口240的側壁以及第一導電圖案255的下部部分255a的側壁及中間部分255b的側壁。第一下部間隔件結構430可包括 第一間隔件245、第二間隔件415及第三間隔件425。
第一間隔件245可覆蓋第一開口240的下側壁及第一導電圖案255的下部部分255a的側壁。在本發明概念的實例性實施例中，第一間隔件245可包含空氣。
第二間隔件415可覆蓋第一導電圖案255的中間部分255b的側壁及第一間隔件245的上表面，且第三間隔件425可設置於第二間隔件415上，使得第三間隔件425的內側壁及底部可被第二間隔件415覆蓋。第二間隔件415可包含例如氧化矽、碳氮化矽或金屬氧化物，且第三間隔件425可包含例如絕緣氮化物(例如氮化矽)。
第一絕緣圖案結構235可在位元線結構395下面形成於主動圖案105及隔離圖案110上且可包括在豎直方向上依序堆疊於彼此上的第一絕緣圖案205、第二絕緣圖案215及第三絕緣圖案225。第一絕緣圖案205及第三絕緣圖案225可包含氧化物(例如，氧化矽)，且第二絕緣圖案215可包含絕緣氮化物(例如，氮化矽)。
接觸插塞結構可包括在主動圖案105及隔離圖案110上在豎直方向上依序堆疊於彼此上的下部接觸插塞475、金屬矽化物圖案490及上部接觸插塞555。
下部接觸插塞475可接觸主動圖案105的在第三方向D3上相對的邊緣部分中的每一者的上表面。在本發明概念的實例性實施例中，多個下部接觸插塞475可在第二方向D2上彼此間隔開，且第二頂蓋圖案480可形成於下部接觸插塞475中在第二方向D2 上鄰近的下部接觸插塞475之間。舉例而言，第二頂蓋圖案480可包含絕緣氮化物(例如，氮化矽)。
舉例而言，下部接觸插塞475可包含例如經摻雜複晶矽，且金屬矽化物圖案490可包含例如矽化鈦、矽化鈷、矽化鎳等。
上部接觸插塞555可包括第二金屬圖案545及覆蓋第二金屬圖案545的下表面的第二障壁圖案535。舉例而言，第二金屬圖案545可包含金屬(例如，鎢)，且第二障壁圖案535可包含金屬氮化物(例如，氮化鈦)。
在本發明概念的實例性實施例中，多個上部接觸插塞555可在第一方向D1及第二方向D2上彼此間隔開且在平面圖中可排列成蜂巢狀圖案或格柵圖案。上部接觸插塞555中的每一者在平面圖中可具有例如圓形形狀、橢圓形形狀或多邊形形狀。
上部間隔件結構465可包括第四間隔件445，第四間隔件445覆蓋位元線結構395的上側壁(即，第一導電圖案255的上部部分255c的側壁、第一導電圖案255的中間部分255b的上側壁、第一障壁圖案265的側壁、第三導電圖案275的側壁、第二罩幕285的側壁、第一蝕刻終止圖案365的側壁及第一頂蓋圖案385的側壁)、第三絕緣圖案225的側壁及第一下部間隔件結構430的上表面。上部間隔件結構465可更包括第五間隔件455，第五間隔件455可設置於第四間隔件445的外側壁的下部部分上。上部間隔件結構465可另外包括第六間隔件460，第六間隔件460可設置於第五間隔件455的外側壁上、第一絕緣結構235的側壁上及第 一下部間隔件結構430的上側壁的一部分上。
在本發明概念的實例性實施例中，第四間隔件445在第一方向D1上的橫截面可具有「L」形狀。
舉例而言，第四間隔件445及第六間隔件460中的每一者可包含絕緣氮化物(例如，氮化矽)，且第五間隔件455可包含氧化物或空氣。
第七間隔件485可覆蓋第四間隔件445的一部分的外側壁，所述一部分位於位元線結構395的上側壁、第五間隔件455的上表面及第六間隔件460的上表面及外側壁的上部部分上。舉例而言，第七間隔件485可包含絕緣氮化物(例如，氮化矽)。
一同參照圖1及圖2與圖27及圖28，第二絕緣圖案結構590可包括第四絕緣圖案570及第五絕緣圖案580。第四絕緣圖案570可設置於第六開口560的內壁上，第六開口560可延伸穿過上部接觸插塞555、位元線結構395的絕緣結構的一部分及上部間隔件結構465的一部分且在平面圖中可至少局部地環繞上部接觸插塞555。第五絕緣圖案580可設置於第四絕緣圖案570上且可對第六開口560的其餘部分進行填充。
若第五間隔件455包含空氣，則空氣間隔件435的頂端可被第四絕緣圖案570封閉。
舉例而言，第四絕緣圖案570及第五絕緣圖案580可包含絕緣氮化物(例如，氮化矽)。
第二蝕刻終止圖案600可設置於第二絕緣圖案結構590 上。舉例而言，第二蝕刻終止圖案600可包含絕緣氮化物(例如，硼氮化矽、氮化矽等)。
電容器640可設置於上部接觸插塞555上。電容器640可包括具有支柱性狀或圓柱體形狀的下部電極610、位於下部電極610的表面上的介電層620以及位於介電層620上的上部電極630。
舉例而言，下部電極610可包含例如金屬、金屬氮化物、金屬矽化物、經雜質摻雜的複晶矽等。舉例而言，介電層620可包含例如金屬氧化物，且上部電極630可包含例如金屬、金屬氮化物、金屬矽化物、經雜質摻雜的矽-鍺(SiGe)等。
在半導體元件中，第一間隔件245及第一下部間隔件結構可設置於位元線結構395的位於第一開口240中的第一導電圖案255與下部接觸插塞475之間，且因此第一導電圖案255與下部接觸插塞475可彼此電性絕緣。舉例而言，如參照圖3至圖28所示，第一導電圖案255可由於第一間隔件245而不接觸第一開口240的側壁，且因此可防止在位元線結構395與下部接觸插塞475之間發生電性短路。
另外，第一間隔件245可包含具有低介電常數的空氣，使得位元線結構395與下部接觸插塞475之間的寄生電容可減小。
圖3至圖28是示出根據本發明概念實例性實施例的製造半導體元件的方法的平面圖及剖視圖。
舉例而言，圖3、圖5、圖13、圖22及圖26是平面圖，圖4包括沿著圖3所示線A-A'及B-B'截取的剖視圖，且圖6至圖12、圖14至圖21、圖23至圖25及圖27至圖28分別是沿著對應平面圖所示線A-A'截取的剖視圖。
參照圖3及圖4，可移除基板100的上部部分以形成第一凹槽，且可在第一凹槽中形成隔離圖案110。
當在基板100上形成隔離圖案110時，可界定側壁被隔離圖案110覆蓋的主動圖案105。
可對位於基板100上的主動圖案105及隔離圖案110進行局部蝕刻以形成在第一方向D1上延伸的第二凹槽，且可在第二凹槽中形成閘極結構160。在本發明概念的實例性實施例中，閘極結構160可在第一方向D1上延伸，且多個閘極結構160可在第二方向D2上彼此間隔開。
參照圖5及圖6，可在主動圖案105、隔離圖案110及閘極結構160上形成絕緣層結構230。絕緣層結構230可包括依序堆疊於彼此上的第一絕緣層200、第二絕緣層210及第三絕緣層220。
可對絕緣層結構230進行圖案化，且可使用經圖案化的絕緣層結構230作為蝕刻罩幕來對主動圖案105、隔離圖案110及閘極結構160中所包括的閘極罩幕150進行局部蝕刻，以形成第一開口240。在本發明概念的實例性實施例中，絕緣層結構230在平面圖中可具有圓形形狀或橢圓形形狀，且多個絕緣層結構230 可在第一方向D1及第二方向D2上彼此間隔開。絕緣層結構230中的每一者可在與基板100的上表面實質上正交的豎直方向上與主動圖案105中在第三方向D3上鄰近的主動圖案105的可面對彼此的端部分交疊。
參照圖7，可在藉由第一開口240而被暴露出的第一絕緣層結構230、主動圖案105、隔離圖案110及閘極結構160上形成犧牲間隔件層241。
犧牲間隔件層241可包含在低溫(例如，低於約300℃)下分解的聚合物，且犧牲間隔件層241可包含碳(C)。
在本發明概念的實例性實施例中，聚合物可衍生自單體，例如1,4-雙(羥甲基)環己烷、苯基乙烯基酮(phenylvinylketone)、環己烷-1,2-二基二甲烷二基二甲磺酸酯、1,3-雙(4-甲氧基苯基)環己烷、1,4-環己烷二甲醇、二甲基環己烷-1,4-二羧酸二甲酯等。
參照圖8，可對犧牲間隔件層241執行非等向性蝕刻製程，且可移除犧牲間隔件層241的位於第一絕緣層結構230的上表面及藉由第一開口240而被暴露出的主動圖案105的上表面上的部分，以形成犧牲間隔件243。
犧牲間隔件243可被形成為覆蓋第一開口240的側壁，且主動圖案105的上表面可再次被局部暴露出而不被犧牲間隔件243覆蓋。
參照圖9，可在第一絕緣層結構230、犧牲間隔件243及主動圖案105的被局部暴露出的上表面上形成第一導電層250，以 對第一開口240的其餘部分進行填充。
在本發明概念的實例性實施例中，第一導電層250的位於第一開口240中的部分(即，第一導電層250的下部部分)在平面圖中可具有例如圓形形狀、正方形形狀或帶有修圓頂點的正方形形狀且在第一方向D1上可具有第一寬度W1。
在本發明概念的實例性實施例中，第一導電層250可包含經n型雜質(例如，磷(P)或砷(As))摻雜的複晶矽。
參照圖10，可在第一導電層250上依序形成第一罩幕層與光阻層。可對光阻層進行圖案化以形成光阻圖案253，且可使用光阻圖案253作為蝕刻罩幕來對第一罩幕層進行蝕刻以形成第一罩幕251。
在本發明概念的實例性實施例中，第一罩幕251在第一方向D1上可具有第一寬度W1且可在豎直方向上與第一導電層250交疊。在本發明概念的實例性實施例中，第一罩幕251在平面圖中可具有圓形形狀、正方形形狀或帶有修圓頂點的正方形形狀。在本發明概念的實例性實施例中，第一罩幕251在平面圖中可具有在第二方向D2上的長度大於在第一方向D1上的長度的矩形形狀或者帶有修圓頂點的矩形形狀。
在本發明概念的實例性實施例中，第一罩幕251可具有包括堆疊於豎直方向上的多個層的多層式結構。
參照圖11，在移除光阻圖案253之後，可藉由使用第一罩幕251作為蝕刻罩幕來執行第一蝕刻製程而對第一導電層250 進行圖案化。因此，第一導電層250可轉變成第一初步導電圖案253。
可藉由例如乾式蝕刻製程來執行第一蝕刻製程。
在本發明概念的實例性實施例中，第一初步導電圖案253可包括下部部分及上部部分，所述下部部分設置於第一開口240中，所述上部部分設置於所述下部部分上且被定位成高於犧牲間隔件243的上表面及第一絕緣層結構230的上表面。第一初步導電圖案253在第一方向D1上可具有第一寬度W1。
在本發明概念的實例性實施例中，第一初步導電圖案253的上部部分在平面圖中可具有圓形形狀、正方形形狀或帶有修圓頂點的正方形形狀。在此種情形中，第一初步導電圖案253的上部部分可具有與第一初步導電圖案253的下部部分實質上相同的形狀。
在本發明概念的另一實例性實施例中，第一初步導電圖案253的上部部分在平面圖中可具有在第二方向D2上的長度大於在第一方向D1上的長度的矩形形狀或者帶有修圓頂點的矩形形狀。在此種情形中，第一初步導電圖案253的上部部分可具有與第一初步導電圖案253的下部部分不同的形狀。
參照圖12，在第一絕緣層結構230及第一初步導電圖案253上形成第二導電層257之後，可對第二導電層257的上部部分進行平坦化，直至暴露出第一初步導電圖案253的上表面。
第二導電層257可包含例如經n型雜質(例如，磷(P) 或砷(As))摻雜的複晶矽。在本發明概念的實例性實施例中，第二導電層257可包含與第一初步導電圖案253實質上相同的材料，且因此第一初步導電圖案253與第二導電層257可彼此融合。在本發明概念的實例性實施例中，第二導電層257可包含與第一初步導電圖案253不同的材料，且因此第一初步導電圖案253與第二導電層257可彼此區分開。
可在第一初步導電圖案253及第二導電層257上依序形成第一障壁層260、第三導電層270及第二罩幕層280。第一初步導電圖案253、第二導電層257、第一障壁層260、第三導電層270及第二罩幕層280可共同形成導電結構層。
參照圖13及圖14，可在導電結構層上依序形成第一蝕刻終止層與第一頂蓋層。可對第一頂蓋層進行蝕刻以形成第一頂蓋圖案385，且可藉由使用第一頂蓋圖案385作為蝕刻罩幕的第二蝕刻製程來依序對第一蝕刻終止層、第二罩幕層280、第三導電層270、第一障壁層260及第一導電層250進行蝕刻。
在本發明概念的實例性實施例中，第一頂蓋圖案385可在第二方向D2上延伸，且多個第一頂蓋圖案385可在第一方向D1上彼此間隔開。第一頂蓋圖案385在第一方向D1上可具有第二寬度W2。在本發明概念的實例性實施例中，第二寬度W2可小於第一寬度W1。在本發明概念的實例性實施例中，第二寬度W2可實質上相同於第一寬度W1。
在第二蝕刻製程期間，犧牲間隔件243的上部部分可被 暴露出，且亦可移除犧牲間隔件243的被暴露出的上部部分。因此，犧牲間隔件243可保留於第一開口240的下部部分處。
若第一頂蓋圖案385的第二寬度W2小於第一初步導電圖案253的第一寬度W1，則亦可局部地移除第一初步導電圖案253的上部部分及第一初步導電圖案253的下部部分的上部部分(例如，中間部分)，且第一初步導電圖案253可轉變成第一導電圖案255。因此，第一初步導電圖案253的下部部分可被劃分成第一導電圖案255的下部部分255a與中間部分255b，且第一初步導電圖案253的上部部分可轉變成第一導電圖案255的上部部分255c。第一導電圖案255的下部部分255a在第一方向D1上可具有第一寬度W1，且第一導電圖案255的中間部分255b在第一方向D1上可具有第二寬度W2。第一導電圖案255的上部部分255c在第一方向D1上可具有第二寬度W2。
然而，若第一頂蓋圖案385的第二寬度W2實質上相同於第一初步導電圖案253的第一寬度W1，則在第二蝕刻製程期間可不局部地移除第一初步導電圖案253的上部部分及下部部分的上部部分(例如，中間部分)，且因此可藉由第二蝕刻製程形成的第一導電圖案255的下部部分255a、中間部分255b及上部部分255c可在第一方向D1上具有實質上相同的寬度，即實質上彼此相同的第一寬度W1或第二寬度W2。
在圖14中，在執行第二蝕刻製程之後，保留於第一開口240中的犧牲間隔件243的上表面可與第一導電圖案255的下部部 分255a的上表面實質上共面。然而，本發明概念並非僅限於此，且犧牲間隔件243的上表面可被形成為高於或低於第一導電圖案255的下部部分255a的上表面。
在第二蝕刻製程期間，亦可對第二導電層257下面的第三絕緣層220進行局部蝕刻且保留第三絕緣層220作為第三絕緣圖案225。
藉由第二蝕刻製程，可在第一開口240上依序堆疊第一導電圖案255、第一障壁圖案265、第三導電圖案275、第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385，且可在第一開口240之外在絕緣層結構230的第二絕緣層210上依序堆疊第三絕緣圖案225、第一導電圖案255、第一障壁圖案265、第三導電圖案275、第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385。
在下文中，依序堆疊於彼此上的第一導電圖案255及第二導電圖案259、第一障壁圖案265、第三導電圖案275、第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385可被稱為位元線結構395。第一導電圖案255及第二導電圖案259、第一障壁圖案265及第三導電圖案275可共同形成導電結構，且第二罩幕285、第一蝕刻終止圖案365及第一頂蓋圖案385可共同形成絕緣結構。
在本發明概念的實例性實施例中，位元線結構395可在第二方向D2上延伸，且多個位元線結構395可在第一方向D1上 彼此間隔開。
如以上所闡述，若第一導電圖案255與第二導電圖案259包含實質上彼此相同的材料，則第一導電圖案255與第二導電圖案259可彼此融合，且若第一導電圖案255與第二導電圖案259包含彼此不同的材料，則第一導電圖案255與第二導電圖案259可彼此區分開。
參照圖15，可在基板100上及位元線結構395上形成第二間隔件層410。
在本發明概念的實例性實施例中，可藉由例如沈積製程(例如原子層沈積(atomic layer deposition，ALD)製程、化學氣相沈積(chemical vapor deposition，CVD)製程、電漿沈積製程等)來形成第二間隔件層410。第二間隔件層410可形成於位元線結構395的上表面及側壁、犧牲間隔件243的上表面以及第一絕緣層200的側壁及第二絕緣層210的側壁以及第三絕緣圖案225的側壁上。
第二間隔件層410可包含例如氧化矽、碳氮化矽或金屬氧化物。
參照圖16，可對基板100執行熱處置製程，以移除包含在低溫(例如，等於或小於約300℃)下分解的聚合物的犧牲間隔件243。
因此，可在其中犧牲間隔件243被移除的空間中(即，在由第一開口240的下側壁、第一導電圖案255的下部部分255a 的側壁及第二間隔件層410的位於第一開口240中的部分的下表面環繞或包圍的空間中)形成第一間隔件245。第一間隔件245可包含具有低介電常數的空氣。
參照圖17，可在第二間隔件層410上形成第三間隔件層，且可對第三間隔件層的上部部分進行蝕刻以形成對第一開口240的其餘部分進行填充的第三間隔件425。
第三間隔件層可藉由例如沈積製程(例如原子層沈積(ALD)製程、化學氣相沈積(CVD)製程等)形成且可包含氮化物(例如，氮化矽)。
參照圖18，可藉由執行濕式蝕刻製程及/或乾式蝕刻製程來局部地移除第二間隔件層410的設置於第二絕緣層210的上表面及位元線結構395的上側壁及上表面上的部分。
因此，位元線結構395的上側壁及上表面可被暴露出，且第二間隔件層410可轉變成覆蓋第三間隔件425的下表面的第二間隔件415。第一間隔件245、第二間隔件415及第三間隔件425可共同形成第一下部間隔件結構430。
參照圖19，可在位元線結構395的被暴露出的上側壁及被暴露出的上表面、第三絕緣圖案225的側壁、第一下部間隔件結構430的上表面及第二絕緣層210的上表面上依序形成第四間隔件層440與第五間隔件層453。
參照圖20，可對第四間隔件層440及第五間隔件層453進行非等向性蝕刻，以在位元線結構395的側壁、第三絕緣圖案 225的側壁及第一下部間隔件結構430的上表面上分別形成第四間隔件445及第五間隔件455。
可使用第一頂蓋圖案385以及第四間隔件445及第五間隔件455作為蝕刻罩幕來執行乾式蝕刻製程，以局部地移除第一絕緣層200及第二絕緣層210，且亦可藉由乾式蝕刻製程移除主動圖案105的上部部分以及與主動圖案105相鄰的隔離圖案110的上部部分及閘極罩幕150的上部部分，以形成第二開口450。
藉由乾式蝕刻製程，第一絕緣層200及第二絕緣層210可被局部地移除，以分別作為第一絕緣圖案205及第二絕緣圖案215而保留於位元線結構395下面。在位元線結構395下面依序堆疊於彼此上的第一絕緣圖案205、第二絕緣圖案215及第三絕緣圖案225可形成第一絕緣圖案結構。
參照圖21，可在第一頂蓋圖案385的上表面、第四間隔件445的上表面、第五間隔件455的上表面及外側壁、第一下部間隔件結構430的上表面的一部分以及藉由第二開口450而被暴露出的主動圖案105的上表面、隔離圖案110的上表面及閘極罩幕150的上表面上形成第六間隔件層。可對第六間隔件層進行非等向性蝕刻，以在第五間隔件455的外側壁上及第一下部間隔件結構430的上表面的一部分上形成第六間隔件460。
在水平方向上依序堆疊於位元線結構395的側壁上的第四間隔件445、第五間隔件455及第六間隔件460可被稱為上部間隔件結構465。
可形成犧牲層以將基板100上的第二開口450填充至足夠的高度，且可對犧牲層的上部部分進行平坦化直至暴露出第一頂蓋圖案385的上表面，進而在第二開口450中形成犧牲圖案470。
在本發明概念的實例性實施例中，犧牲圖案470可在第二方向D2上延伸，且多個犧牲圖案470可藉由位元線結構395而在第一方向D1上彼此間隔開。犧牲圖案470可包含例如氧化物(例如氧化矽)。
參照圖22及圖23，可在第一頂蓋圖案385、犧牲圖案470及上部間隔件結構465上形成包括多個第三開口的第三罩幕，所述多個第三開口中的每一者可在第一方向D1上延伸且可在第二方向D2上彼此間隔開，且可使用第三罩幕作為蝕刻罩幕來對犧牲圖案470進行蝕刻。
在本發明概念的實例性實施例中，第三開口中的每一者可在豎直方向上與閘極結構160交疊。藉由蝕刻製程，可在基板100上在位元線結構395之間形成暴露出閘極結構160的上表面的第四開口。在位元線結構395之間在第二方向D2上延伸的犧牲圖案470可在第二方向D2上被劃分成多個部件。
在移除第三罩幕之後，可形成第二頂蓋圖案480以對第四開口進行填充。
可移除犧牲圖案470以形成暴露出主動圖案105的上表面及與主動圖案105相鄰的隔離圖案110的上部部分的第五開口， 且可在第一頂蓋圖案385及第二頂蓋圖案480以及上部間隔件結構465上形成下部接觸插塞層，且可對下部接觸插塞475的上部部分進行平坦化，直至暴露出第一頂蓋圖案385的上表面及第二頂蓋圖案480的上表面以及上部間隔件結構465的上表面。
因此，在位元線結構395之間在第二方向D2上延伸的下部接觸插塞層可被劃分成在第二方向D2上彼此間隔開的多個下部接觸插塞475。
參照圖24，可移除下部接觸插塞475的上部部分，以在位元線結構395的側壁上暴露出上部間隔件結構465的上部部分，且可移除被暴露出的上部間隔件結構465的第五間隔件455的上部部分及第六間隔件460的上部部分。
可另外移除下部接觸插塞475的上部部分。因此，下部接觸插塞475的上表面可低於第五間隔件455的上表面及第六間隔件460的上表面。
可在位元線結構395、上部間隔件結構465、第二頂蓋圖案480及下部接觸插塞475上形成第七間隔件層，且可對第七間隔件層進行非等向性蝕刻以形成在位元線結構395的側壁上覆蓋上部間隔件結構465的上部部分的第七間隔件485，且可藉由蝕刻製程而暴露出下部接觸插塞475的上表面。
可在下部接觸插塞475的被暴露出的上表面上形成金屬矽化物圖案490。在本發明概念的實例性實施例中，可藉由在第一頂蓋圖案385及第二頂蓋圖案480、第七間隔件485及下部接觸插 塞475上形成第一金屬層、藉由對第一金屬層執行熱處置以及藉由移除第一金屬層的未發生反應的部分來形成金屬矽化物圖案490。
參照圖25，可在第一頂蓋圖案385及第二頂蓋圖案480、第七間隔件485、金屬矽化物圖案490以及下部接觸插塞475上形成第二障壁層530，且可在第二障壁層530上形成第二金屬層540以對相鄰的位元線結構395之間的空間進行填充。
可對第二金屬層540的上部部分執行平坦化製程。平坦化製程可包括例如化學機械拋光(chemical mechanical polishing，CMP)製程及/或回蝕製程。
參照圖26及圖27，可對第二金屬層540及第二障壁層530進行圖案化以形成上部接觸插塞555。在本發明概念的實例性實施例中，可形成多個上部接觸插塞555，且可在相鄰的上部接觸插塞555之間形成第六開口560。
可藉由局部地移除第一頂蓋圖案385及第二頂蓋圖案480、上部間隔件結構465及第七間隔件485以及第二金屬層540及第二障壁層530來形成第六開口560。在本發明概念的實例性實施例中，上部接觸插塞555可在平面圖中在第一方向D1及第二方向D2上排列成例如蜂巢狀圖案或格柵圖案。
在基板100上依序堆疊於彼此上的下部接觸插塞475、金屬矽化物圖案490及上部接觸插塞555可共同形成接觸插塞結構。
參照圖28，可在第六開口560的底部及側壁上形成第四絕緣圖案570，且可形成對第六開口560的其餘部分進行填充的第五絕緣圖案580。第五絕緣圖案580可設置於第四絕緣圖案570上。
第四絕緣圖案570及第五絕緣圖案580中的每一者可形成第二絕緣圖案結構590。
在本發明概念的實例性實施例中，在形成第四絕緣圖案570之前，可移除藉由第六開口560而被暴露出的上部間隔件結構465中所包括的第五間隔件455以形成空氣隙。在此種情形中，空氣隙的頂端可被第四絕緣圖案570覆蓋，且因此可形成空氣間隔件435。
再次參照圖1及圖2，可形成與上部接觸插塞555的上表面接觸的電容器。
舉例而言，可在第二絕緣圖案結構590及上部接觸插塞555上依序形成第二蝕刻終止圖案600與模製層。另外，可形成第七開口以暴露出上部接觸插塞555的上表面。
分別暴露出上部接觸插塞555的第七開口可相依於上部接觸插塞555的排列而在平面圖中排列成蜂巢狀圖案或格柵圖案。
可在第七開口中形成具有支柱形狀或圓柱體形狀的下部電極610。可移除模製層，且可在下部電極610及第二蝕刻終止圖案600上依序形成介電層620與上部電極630。下部電極610、介 電層620及上部電極630可共同形成電容器640。
在本發明概念的一些實施例中，下部電極610在第七開口中可具有圓柱體形狀。
可在電容器640上另外形成上部配線，且可完成半導體元件的製造。
如上所示，可在第一開口240的側壁上形成包含在低溫下分解的聚合物的犧牲間隔件243。另外，可形成對第一開口240的其餘部分進行填充的第一導電層250，且可對第一導電層250的上部部分進行蝕刻以形成第一初步導電圖案253。此後，可在犧牲間隔件243及第一初步導電圖案253上形成第二導電層257、第一障壁層260、第三導電層270及第二罩幕層280，且可對第二導電層257、第一障壁層260、第三導電層270及第二罩幕層280進行圖案化以形成位元線結構395。
舉例而言，不再在第一開口240中形成犧牲間隔件243及第一初步導電圖案253，而是可在第一開口240中形成導電層，且可在導電層上形成其他層(即，第二導電層257、第一障壁層260、第三導電層270及第二罩幕層280)。在此種情形中，在用於形成位元線結構的蝕刻製程期間，欲在圖案化製程期間被蝕刻的層的總厚度可大至使得可無法輕易地對下伏的導電層進行蝕刻。舉例而言，若第一開口240的寬度為小的，則導電層的位於第一開口240的下部部分中的部分可能無法被蝕刻進而保留於第一開口240的側壁上。因此，在導電層與和導電層相鄰的下部接觸插 塞475之間可能會發生電性短路。
然而，在本發明概念的實例性實施例中，可在第一開口240的側壁上形成犧牲間隔件243，以確保可與第一開口240的側壁間隔開一內部空間。另外，可在內部空間內形成第一導電層250，且可對第一導電層250的上部部分進行圖案化以形成第一初步導電圖案253。因此，第一初步導電圖案253可不接觸第一開口240的側壁，且因此可防止在下部接觸插塞475與包括自第一初步導電圖案253轉變而成的第一導電圖案255的位元線結構395之間發生電性短路。
另外，可不同時對位元線結構395的位於第一開口240內的第一導電圖案255與上覆層進行蝕刻，而是可在對上覆層進行蝕刻之前對第一導電圖案255進行蝕刻。因此，可輕易地執行用於形成位元線結構395的製程，且可減小或防止位元線結構395的傾斜。
另外，犧牲間隔件243可包含在低溫下易於分解的聚合物，且因此犧牲間隔件243可藉由後續的熱處置製程而轉變成包含空氣的第一間隔件245。因此，在位元線結構395與下部接觸插塞475之間可形成包含具有低介電常數的空氣的第一間隔件245，使得位元線結構395與下部接觸插塞475之間的寄生電容可減小。
圖29是示出根據本發明概念實例性實施例的半導體元件的剖視圖。
此種半導體元件實質上相同或相似於參照圖1及圖2所示的半導體元件，不同之處在於更包括第八間隔件247，且因此在本文中可不再予以贅述或對重複闡釋進行簡要論述。
參照圖29，半導體元件可更包括覆蓋第一間隔件245的下表面的第八間隔件247，且第一間隔件245、第二間隔件415、第三間隔件425及第八間隔件247可共同形成第二下部間隔件結構435。
與圖16所示的製程不同，犧牲間隔件243可不被熱處置製程完全移除，而是可局部地保留，且犧牲間隔件243的保留部分可被稱為第八間隔件247。因此，第八間隔件247可包含與犧牲間隔件243的材料實質上相同的材料。
圖30是示出根據本發明概念實例性實施例的半導體元件的剖視圖。
此種半導體元件實質上相同或相似於參照圖1及圖2示出的半導體元件，不同之處在於一些元件，且因此在本文中可不再予以贅述或對重複闡釋進行簡要論述。
參照圖30，不再包括第一下部間隔件結構430及上部間隔件結構465，半導體元件可包括第二間隔件415，第二間隔件415位於第一間隔件245的頂端上且覆蓋位元線結構395的除了第一導電圖案255的下部部分255a的側壁之外的側壁。半導體元件可更包括第三間隔件425及第四間隔件445，第三間隔件425設置於第二間隔件415的外側壁的下部部分上，第四間隔件445設置於 第三間隔件425上且覆蓋第二間隔件415的外側壁的上部部分。半導體元件可另外包括設置於第四間隔件445的外側壁的下部部分上的第五間隔件455及設置於第五間隔件455的外側壁上的第六間隔件460。半導體元件亦可包括第七間隔件485，第七間隔件485接觸第四間隔件445的外側壁的上部部分、第五間隔件455的上表面以及第六間隔件460的上表面及外側壁的上部部分。
圖31是示出根據本發明概念實例性實施例的製造半導體元件的方法的剖視圖。
所述方法實質上相同或相似於參照圖3及圖28以及圖1及圖2所示的方法，且因此在本文中可不再予以贅述或對重複闡釋進行簡要論述。
可執行與參照圖2至圖17所示的製程實質上相同或相似的製程。
參照圖31，與參照圖18及圖19所示的製程不同，不對第二間隔件層410執行蝕刻製程，且可形成第四間隔件層440及第五間隔件層453。
因此，第二間隔件415可覆蓋位元線結構395的上側壁及上表面。
此後，可執行與參照圖20至圖28以及圖1及圖2所示的製程實質上相同或相似的製程，以完成半導體元件的製造。
儘管已參照本發明概念的實例性實施例闡述了本發明概念，然而此項技術中具有通常知識者應理解，可在不背離本發明 概念的精神及範圍的條件下對其進行形式及細節上的各種改變。
100:基板
105:主動圖案
110:隔離圖案
205:第一絕緣圖案
215:第二絕緣圖案
225:第三絕緣圖案
235:第一絕緣圖案結構/第一絕緣結構
240:第一開口
245:第一間隔件
255:第一導電圖案
255a:下部部分
255b:中間部分
255c:上部部分
259:第二導電圖案
265:第一障壁圖案
275:第三導電圖案
285:第二罩幕
365:第一蝕刻終止圖案
385:第一頂蓋圖案
395:位元線結構
415:第二間隔件
425:第三間隔件
430:第一下部間隔件結構
445:第四間隔件
450:第二開口
455:第五間隔件
460:第六間隔件
465:上部間隔件結構
475:下部接觸插塞
485:第七間隔件
490:金屬矽化物圖案
535:第二障壁圖案
545:第二金屬圖案
555:上部接觸插塞
570:第四絕緣圖案
580:第五絕緣圖案
590:第二絕緣圖案結構
600:第二蝕刻終止圖案
610:下部電極
620:介電層
630:上部電極
640:電容器
A-A':線
D1:第一方向
D2:第二方向
W1:第一寬度
W2:第二寬度

Claims (10)

  1. 一種半導體元件，包括：主動圖案，設置於基板上；隔離圖案，覆蓋所述主動圖案的側壁；閘極結構，設置於所述主動圖案的上部部分上；位元線結構，設置於所述主動圖案上，其中所述位元線結構包括在與所述基板的上表面實質上垂直的豎直方向上堆疊於彼此上的第一導電圖案、第二導電圖案及絕緣結構；下部間隔件結構，設置於所述位元線結構的側壁的下部部分上；上部間隔件結構，設置於所述下部間隔件結構上，其中所述上部間隔件結構設置於所述位元線結構的所述側壁的上部部分上；接觸插塞結構，設置於所述主動圖案上，其中所述接觸插塞結構與所述位元線結構間隔開；以及電容器，設置於所述接觸插塞結構上，其中所述下部間隔件結構包括：第一間隔件，局部地覆蓋所述第一導電圖案的側壁且包含空氣；以及第二間隔件，設置於所述第一間隔件上，其中所述第一導電圖案包括：下部部分，接觸所述主動圖案的上表面； 中間部分，設置於所述第一導電圖案的所述下部部分上；以及上部部分，設置於所述中間部分上，且其中所述第一隔離件設置在由所述第二隔離件的下表面、所述第一導電圖案的所述下部部分的側壁、所述隔離圖案的上表面與所述主動圖案的所述上表面所完全包圍的空間內。
  2. 如請求項1所述的半導體元件，其中所述第一間隔件覆蓋所述第一導電圖案的所述下部部分的所述側壁，且所述第二間隔件覆蓋所述第一導電圖案的所述中間部分的側壁。
  3. 如請求項2所述的半導體元件，其中所述第二間隔件覆蓋所述第一導電圖案的所述上部部分的側壁。
  4. 如請求項2所述的半導體元件，更包括第三間隔件，所述第三間隔件設置於所述第一間隔件下方且接觸所述第一導電圖案的所述下部部分的所述側壁，其中所述第三間隔件包含在等於或小於約300℃的溫度下分解的聚合物。
  5. 如請求項2所述的半導體元件，其中所述第一導電圖案的所述下部部分、所述中間部分及所述上部部分中的每一者具有圓柱體形狀、方柱形狀或帶有修圓頂點的方柱形狀。
  6. 如請求項2所述的半導體元件，其中所述第一導電圖案的所述下部部分及所述中間部分中的每一者具有圓柱體形狀、方柱形狀或帶有修圓頂點的方柱形狀，且所述第一導電圖案的所述上部部分具有矩形柱形狀或帶有修圓頂點的矩形柱形狀。
  7. 如請求項2所述的半導體元件，其中所述第一導電圖案的所述下部部分的第一寬度大於所述第一導電圖案的所述中間部分及所述上部部分中的每一者的第二寬度。
  8. 如請求項2所述的半導體元件，更包括：所述隔離圖案，設置於所述基板上；以及絕緣圖案結構，設置於所述主動圖案及所述隔離圖案上，其中所述閘極結構在與所述基板的所述上表面實質上平行的第一方向上延伸且設置於所述主動圖案的所述上部部分及所述隔離圖案的上部部分上，且其中所述位元線結構在第二方向上延伸且設置於所述主動圖案及所述絕緣圖案結構上，其中所述第二方向實質上平行於所述基板的所述上表面且與所述第一方向交叉。
  9. 一種半導體元件，包括：主動圖案，設置於基板上；隔離圖案，設置於所述基板上，其中所述隔離圖案覆蓋所述主動圖案的側壁；閘極結構，設置於所述主動圖案的上部部分及所述隔離圖案的上部部分上，其中所述閘極結構在與所述基板的上表面實質上平行的第一方向上延伸；絕緣圖案結構，設置於所述主動圖案、所述隔離圖案及所述閘極結構上；位元線結構，在所述主動圖案及所述絕緣圖案結構上在第二 方向上延伸，其中所述第二方向實質上平行於所述基板的所述上表面且與所述第一方向交叉，且其中所述位元線結構包括在與所述基板的所述上表面實質上垂直的豎直方向上依序堆疊的第一導電圖案結構、第二導電圖案及絕緣結構；下部間隔件結構，設置於所述位元線結構的側壁的下部部分上且包括第一間隔件、第二間隔件及第三間隔件；上部間隔件結構，設置於所述下部間隔件結構上及所述位元線結構的所述側壁的上部部分上；接觸插塞結構，設置於所述主動圖案上且與所述位元線結構間隔開；以及電容器，設置於所述接觸插塞結構上，其中所述第一導電圖案結構包括在所述豎直方向上依序堆疊於彼此上的下部部分、中間部分及上部部分，且其中所述第一導電圖案結構的所述下部部分在所述第一方向上的第一寬度大於所述第一導電圖案結構的所述中間部分在所述第一方向上的第二寬度。
  10. 一種半導體元件，包括：主動圖案，設置於基板上；閘極結構，設置於所述主動圖案的上部部分上；位元線結構，設置於所述主動圖案上，其中所述位元線結構包括在與所述基板的上表面實質上垂直的豎直方向上堆疊於彼此上的第一導電圖案、第二導電圖案及絕緣結構； 下部間隔件結構，設置於所述位元線結構的側壁的下部部分上；上部間隔件結構，設置於所述下部間隔件結構上且設置於所述位元線結構的所述側壁的上部部分上；接觸插塞結構，設置於所述主動圖案上，其中所述接觸插塞結構與所述位元線結構間隔開；以及電容器，設置於所述接觸插塞結構上，其中所述第一導電圖案包括：下部部分，接觸所述主動圖案的上表面；中間部分，設置於所述第一導電圖案的所述下部部分上；以及上部部分，設置於所述中間部分上，其中所述第一導電圖案的所述上部部分具有矩形柱形狀或帶有修圓頂點的矩形柱形狀，且其中所述下部間隔件結構覆蓋所述第一導電圖案的所述下部部分的側壁及所述中間部分的側壁，且所述上部間隔件結構覆蓋所述第一導電圖案的所述上部部分的側壁。
TW112144592A 2022-12-08 2023-11-17 半導體元件 TWI886640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220170205A KR20240085397A (ko) 2022-12-08 2022-12-08 반도체 장치
KR10-2022-0170205 2022-12-08

Publications (2)

Publication Number Publication Date
TW202439929A TW202439929A (zh) 2024-10-01
TWI886640B true TWI886640B (zh) 2025-06-11

Family

ID=91346190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112144592A TWI886640B (zh) 2022-12-08 2023-11-17 半導體元件

Country Status (4)

Country Link
US (1) US20240196599A1 (zh)
KR (1) KR20240085397A (zh)
CN (1) CN118175839A (zh)
TW (1) TWI886640B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202213650A (zh) * 2020-09-15 2022-04-01 南韓商三星電子股份有限公司 半導體元件
TW202224147A (zh) * 2020-12-11 2022-06-16 南韓商三星電子股份有限公司 半導體記憶體裝置
TW202238959A (zh) * 2021-02-15 2022-10-01 南韓商三星電子股份有限公司 具有內埋觸點及圍籬的半導體記憶體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202213650A (zh) * 2020-09-15 2022-04-01 南韓商三星電子股份有限公司 半導體元件
TW202224147A (zh) * 2020-12-11 2022-06-16 南韓商三星電子股份有限公司 半導體記憶體裝置
TW202238959A (zh) * 2021-02-15 2022-10-01 南韓商三星電子股份有限公司 具有內埋觸點及圍籬的半導體記憶體裝置

Also Published As

Publication number Publication date
TW202439929A (zh) 2024-10-01
KR20240085397A (ko) 2024-06-17
US20240196599A1 (en) 2024-06-13
CN118175839A (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
TWI830993B (zh) 半導體元件
TWI814592B (zh) 半導體裝置
TWI846455B (zh) 半導體元件
KR20230003928A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
TWI850827B (zh) 半導體裝置
TWI838893B (zh) 半導體裝置
TWI886640B (zh) 半導體元件
JP2024061654A (ja) キャパシタ構造物、及び当該キャパシタ構造物を含む半導体装置
TWI844357B (zh) 半導體元件
TWI869981B (zh) 半導體裝置
TWI869888B (zh) 半導體裝置
TWI863388B (zh) 半導體裝置
US12289881B2 (en) Semiconductor devices
TWI883727B (zh) 閘極結構以及包含其之半導體元件
TWI872813B (zh) 半導體裝置
TWI861549B (zh) 半導體裝置
TWI899951B (zh) 半導體裝置
TWI883717B (zh) 半導體裝置
TWI852415B (zh) 半導體裝置
US20250040124A1 (en) Gate structure and semiconductor device including the same
TWI866773B (zh) 半導體裝置
TWI819787B (zh) 半導體裝置