[go: up one dir, main page]

TWI830993B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI830993B
TWI830993B TW110110779A TW110110779A TWI830993B TW I830993 B TWI830993 B TW I830993B TW 110110779 A TW110110779 A TW 110110779A TW 110110779 A TW110110779 A TW 110110779A TW I830993 B TWI830993 B TW I830993B
Authority
TW
Taiwan
Prior art keywords
gate structure
spacer
pattern
substrate
gate
Prior art date
Application number
TW110110779A
Other languages
English (en)
Other versions
TW202230728A (zh
Inventor
林東均
金永信
朴基振
宋昊柱
楊同官
尹詳皓
李奎賢
李知垠
韓昇煜
洪潤基
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202230728A publication Critical patent/TW202230728A/zh
Application granted granted Critical
Publication of TWI830993B publication Critical patent/TWI830993B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H10D64/01354—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H10D64/01334—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H10P30/22—
    • H10P76/2041—
    • H10W20/081—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體元件包括：閘極結構，位於基板上；第一間隔件結構與第二間隔件結構，分別位於閘極結構的彼此相對的第一側壁與第二側壁上；以及第一源極/汲極層與第二源極/汲極層，分別位於基板的與閘極結構的第一側壁與第二側壁相鄰的上部部分處。閘極結構的上表面具有以基板的上表面作為基準水平面的高度，所述高度自中心部分至第一側壁減小且自所述中心部分至第二側壁實質上恆定不變。

Description

半導體元件
本發明概念的示例性實施例是有關於一種半導體元件。更具體而言，本發明概念的示例性實施例是有關於一種包括源極/汲極層的電晶體。
[相關申請案的交叉參考]
本申請案主張優先於在2020年9月7日在韓國智慧財產局提出申請的韓國專利申請案第10-2020-0113854號，所述韓國專利申請案的揭露內容全文併入本案供參考。
當在動態隨機存取記憶體(dynamic random access memory，DRAM)元件的周邊電路區中形成電晶體時，在基板上形成閘極結構，且在基板的與閘極結構相鄰的上部部分處形成源極/汲極層。可藉由以下方式形成源極/汲極層：在基板上形成用作離子植入罩幕的光阻圖案且接著執行離子植入製程。可藉由以下方式形成光阻圖案：在基板上形成光阻層以覆蓋閘極結構，且接著對光阻層執行曝光製程及顯影製程，使得可穿過光阻層形成開口以暴露出閘極結構之間的區域。近來，隨著閘極結構之間的距 離減小，穿過光阻層的開口可能具有減小的大小，此可能會因使用KrF雷射設備的曝光製程的解析度限制而難以形成。
示例性實施例提供具有改善的特性的半導體元件。
根據本發明概念的示例性實施例，存在一種半導體元件。所述半導體元件可包括：閘極結構，位於基板上；第一間隔件結構與第二間隔件結構，分別位於所述閘極結構的彼此相對的第一側壁與第二側壁上；以及第一源極/汲極層與第二源極/汲極層，分別位於所述基板的與所述閘極結構的所述第一側壁與所述第二側壁相鄰的上部部分處。所述閘極結構的上表面可具有以所述基板的上表面作為基準水平面的高度，所述高度自中心部分至所述第一側壁減小且自所述中心部分至所述第二側壁實質上恆定不變。
根據本發明概念的示例性實施例，存在一種半導體元件。所述半導體元件可包括：第一閘極結構、第二閘極結構及第三閘極結構，在基板上彼此間隔開；第一間隔件結構與第二間隔件結構，分別位於所述第一閘極結構、所述第二閘極結構及所述第三閘極結構中的每一者的彼此相對的第一側壁與第二側壁上；以及第一源極/汲極層、第二源極/汲極層、第三源極/汲極層及第四源極/汲極層，分別在所述第一閘極結構與所述第二閘極結構之間、所述第二閘極結構與所述第三閘極結構之間、所述第一閘極結構的一側處及所述第三閘極結構的一側處位於所述基板的上部 部分處。所述第一閘極結構與所述第二閘極結構可彼此間隔開第一距離，且所述第二閘極結構與所述第三閘極結構可彼此間隔開較所述第一距離大的第二距離。以所述基板的上表面作為基準水平面，所述第二閘極結構的面對所述第一閘極結構的所述第一側壁上的所述第一間隔件結構的最上表面可低於所述第二閘極結構的所述第二側壁上的所述第二間隔件結構的最上表面。
根據本發明概念的示例性實施例，存在一種半導體元件。所述半導體元件可包括：第一主動圖案及第二主動圖案，分別位於基板的胞元區及周邊電路區上，在所述半導體元件的平面圖中，所述周邊電路區環繞所述胞元區；第一閘極結構，隱埋於所述第一主動圖案的上部部分處；位元線結構，在實體上接觸所述第一主動圖案的中心上表面；接觸插塞結構，在實體上接觸所述第一主動圖案的相對邊緣上表面中的每一者；電容器，位於所述接觸插塞結構上；第二閘極結構，位於所述第二主動圖案上；第一間隔件結構與第二間隔件結構，分別位於所述第二閘極結構的彼此相對的第一側壁與第二側壁上；以及第一源極/汲極層與第二源極/汲極層，分別位於所述基板的與所述第二閘極結構的所述第一側壁與所述第二側壁相鄰的上部部分處。以所述基板的上表面作為基準水平面，所述第二閘極結構的上表面可具有自中心部分至所述第一側壁逐漸減小且自所述中心部分至所述第二側壁實質上恆定不變的高度。
在製造半導體元件的方法中，當藉由離子植入製程在彼 此間隔開小的距離的閘極結構之間在基板的上部部分上形成源極/汲極層時，光阻圖案並不單獨用作離子植入製程，而是可在光阻圖案之下進一步形成具有平坦上表面的罩幕層。因此，當使用具有增強的解析度的ArF雷射設備將光阻層圖案化時，可減少或防止由於閘極結構而引起的漫反射，使得可穿過光阻圖案形成具有期望大小的開口，且可使用光阻圖案作為蝕刻罩幕將罩幕層圖案化，以形成可用於形成源極/汲極層的離子植入罩幕。
另外，可在閘極結構之間在基板的上表面上進一步形成蝕刻停止層，當對罩幕層進行蝕刻以形成罩幕時，蝕刻停止層可不被移除而是保留下來，且因此可在離子植入製程期間保護基板的上表面。
100、400:基板
110:閘極絕緣圖案
120、1120:第一導電圖案
130、1130:擴散障壁
140、1140:第二導電圖案
150:閘極罩幕
160:閘極結構
161:第一閘極結構
162:第一開口
163:第二閘極結構
164:第二開口
165:第三閘極結構
170:閘極間隔件
172、1172:第一間隔件
174、1174:第二間隔件
180:蝕刻停止層
182、1182:第一蝕刻停止圖案
184、1184:第二蝕刻停止圖案
190:第一罩幕層
195:第一罩幕
197:第四開口
199:凹槽
200:第二罩幕層
205:第二罩幕
210:第一光阻圖案
215:第三開口
220、1220:第一雜質區
225、1225:第二雜質區
230:第二光阻圖案
240、1240:第三雜質區
245、1245:第四雜質區
262、1262:第三間隔件
264、1264:第四間隔件
272、1272:第一間隔件結構
274、1274:第二間隔件結構
280、1280:第五雜質區
290、1290:第六雜質區
300、1300:保護層
310、1310:第一絕緣間層
320、1320:第二絕緣間層
330:第一金屬圖案
332:第一障壁圖案
335、1335:第一接觸插塞
340:第二金屬圖案
342:第二障壁圖案
345、1345:第二接觸插塞
350:第三金屬圖案
352:第三障壁圖案
355:第三接觸插塞
405:第一主動圖案
408:第二主動圖案
410:隔離圖案
430:第一閘極絕緣層
440:閘極電極
450:第一閘極罩幕
460:第四閘極結構
470:第一絕緣層
475:第一絕緣圖案
480:第二絕緣層
485:第二絕緣圖案
490:第三絕緣層
495:第三絕緣圖案
500:絕緣層結構
510:第三導電層
515:第三導電圖案
520:第三罩幕
530:第五開口
540:第四導電層
545:第四導電圖案
550:第五導電層
555:第五導電圖案
565:導電結構
570:擴散障壁層
575:第一擴散障壁圖案
580:第六導電層
585:第六導電圖案
590:頂蓋層
595:第一頂蓋圖案
605:位元線結構
615:第五間隔件
620:第四絕緣圖案
630:第五絕緣圖案
640:第六間隔件
645:空氣隙/空氣間隔件
650:第六開口
675:第七間隔件
690:第四凹槽
700:下部接觸插塞層
705:下部接觸插塞/下部接觸插塞結構
710:第二頂蓋圖案
725:第八間隔件
735:金屬矽化物圖案/下部接觸插塞結構
750:上部接觸插塞層
755:上部接觸插塞/下部接觸插塞結構
770:第三孔洞
780:第三絕緣間層
790:第四絕緣間層
800:第三蝕刻停止層
810:下部電極
820:介電層
830:上部電極
840:電容器
850:第五絕緣間層
1110:第二閘極絕緣圖案
1150:第二閘極罩幕
1160:第五閘極結構
1352:第一配線
1354:第二配線
A-A’、B-B’、C-C’:線
D1:第一距離
D2:第二距離/距離
D3:第三距離
D4:第四距離
I:第一區/胞元區
II:第二區/周邊電路區
圖1至圖9是示出根據本發明概念示例性實施例的製造半導體元件的方法的剖視圖。
圖10至圖27是示出根據本發明概念示例性實施例的製造半導體元件的方法的平面圖及剖視圖。
參照附圖，根據示例性實施例的切割精細圖案的方法、使用所述精細圖案形成主動圖案的方法以及使用所述主動圖案製造半導體元件的方法的以上及其他態樣及特徵將藉由以下詳細說明而變得易於理解。應理解，儘管用語「第一(first)」、「第二 (second)」及/或「第三(third)」在本文中可用於闡述各種部件、組件、區、層及/或區段，然而該些部件、組件、區、層及/或區段不應受該些用語限制。該些術語僅用於對一個部件、組件、區、層或區段與另一區、層或區段進行區分。因此，在不背離發明概念的教示的條件下，以下論述的第一部件、第一組件、第一區、第一層或第一區段可被稱為第二部件或第三部件、第二組件或第三組件、第二區或第三區、第二層或第三層或者第二區段或第三區段。對圖式中相同的部件使用相同的參考編號，且將不再對其予以贅述。如本文中所使用的用語「及/或(and/or)」包括相關列出項中的任意者及相關列出項中的一或多者的所有組合。應注意，針對一個實施例闡述的態樣可併入於不同的實施例中，但並未對其進行具體闡述。亦即，可以任何方式及/或組合對所有實施例及/或任何實施例的特徵進行組合。
圖1至圖9是示出根據本發明概念示例性實施例的製造半導體元件的方法的剖視圖。
參照圖1，可在基板100上形成閘極結構160，且可在閘極結構160的側壁上形成閘極間隔件170。
基板100可包含矽、鍺、矽-鍺或第III-V族化合物半導體(例如GaP、GaAs或GaSb)。在示例性實施例中，基板100可為絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GOI)基板。
閘極結構160可包括依序堆疊的閘極絕緣圖案110、第 一導電圖案120、擴散障壁130、第二導電圖案140及閘極罩幕150。
閘極絕緣圖案110可包含氧化物(例如，氧化矽)，第一導電圖案120可包含例如經摻雜的多晶矽，擴散障壁130可包含金屬氮化矽(例如，氮化鈦矽)，第二導電圖案140可包含金屬(例如，鎢)，且閘極罩幕150可包含氮化物(例如，氮化矽)。
可藉由在上面具有閘極結構160的基板100上形成閘極間隔件層且對閘極間隔件層進行非等向性蝕刻來形成閘極間隔件170。閘極間隔件170可包含氮化物(例如，氮化矽)。
在示例性實施例中，可將多個閘極結構160形成為彼此間隔開，並且所述多個閘極結構160中的一些閘極結構160可彼此間隔開相對小的距離且所述多個閘極結構160中的一些閘極結構160可彼此間隔開相對大的距離。圖1示出四個閘極結構160，且在下文中，各自包括閘極結構160及位於閘極結構160的相對的側壁中的每一者上的閘極間隔件170的四個結構之中的兩個中心結構可分別被稱為第一結構，且所述四個結構之中的其他兩個邊緣結構可分別被稱為第二結構及第三結構。
可在第一結構之間形成第一開口162，且可在第一結構與第二結構之間以及第一結構與第三結構之間形成第二開口164。在示例性實施例中，第一開口162的寬度(即，第一結構之間的第一距離D1)可小於第二開口164的寬度(即，第一結構與第二結構之間或者第一結構與第三結構之間的第二距離D2)。
參照圖2，可在基板100上形成蝕刻停止層180以至少 局部地覆蓋第一結構至第三結構，且可在蝕刻停止層180上依序形成第一罩幕層190、第二罩幕層200及第一光阻圖案210。
在示例性實施例中，蝕刻停止層180可包含相對於第一罩幕層190具有高的蝕刻選擇性的材料，例如，氧化矽或金屬氧化物(例如氧化鈦(TiO2))。可例如藉由使用原子層沈積(atomic layer deposition，ALD)製程形成蝕刻停止層180。
在示例性實施例中，第一罩幕層190可包含可藉由灰化製程及/或剝離製程輕易地移除的材料，例如旋塗硬罩幕(spin on hardmask，SOH)或非晶碳層(amorphous carbon layer，ACL)。
在示例性實施例中，第二罩幕層200可包含相對於第一罩幕層190具有高的蝕刻選擇性的材料，例如利用電漿增強型之薄膜沉積方法所得之氮氧化矽。
在示例性實施例中，可藉由以下方式形成第一光阻圖案210：在第二罩幕層200上形成第一光阻層且藉由使用例如氟化氬(ArF)雷射設備的曝光製程及顯影製程將第一光阻層圖案化。第一光阻圖案210可包括第三開口215，所述第三開口215在與基板100的上表面實質上垂直的垂直方向上與第一開口162交疊，且第三開口215亦可在垂直方向上與第一結構中的每一者的和第一開口162相鄰的一部分交疊。
可藉由使用氟化氬(ArF)雷射設備的曝光製程來形成第一光阻圖案210，且因此相較於使用例如氟化氪(KrF)雷射設備形成的第一光阻圖案210，第三開口215可具有相對小的大小。 已在第一光阻圖案210之下形成第一罩幕層190及第二罩幕層200，且因此曝光製程可不受由於下伏的第一結構而引起的漫反射影響。
參照圖3，可使用第一光阻圖案210作為蝕刻罩幕來對第二罩幕層200進行蝕刻以形成第二罩幕205，且可使用第二罩幕205作為蝕刻罩幕來對第一罩幕層190進行蝕刻以形成第一罩幕195。
藉由蝕刻製程，可穿過第一罩幕195形成第四開口197，且可再次形成第一開口162以與第一結構之間的第四開口197連接。在蝕刻製程期間，可移除蝕刻停止層180的位於第一結構中的每一者的與第一開口162相鄰的上部部分的側壁及上表面上的一些部分，然而，蝕刻停止層180的位於第一結構中的每一者的下部部分的側壁上及基板100的上表面上的部分可不被移除而是保留下來。另外，在蝕刻製程期間，可局部地移除第一結構中的每一者中的閘極間隔件170的上部部分及閘極罩幕150的上部部分。
因此，在第一結構中的每一者中，閘極罩幕150的和第一開口162相鄰的一部分與閘極罩幕150的遠離第一開口162的一部分可具有彼此不同的形狀。亦即，閘極罩幕150的遠離第一開口162的所述一部分可具有恆定不變的厚度及平坦的上表面，然而，在接近第一開口162時，閘極罩幕150的與第一開口162相鄰的所述一部分可具有減小的厚度，使得閘極罩幕150的上表 面在接近第一開口162時可朝基板100彎曲。
在下文中，在第一結構中的每一者中閘極間隔件170的與第一開口162相鄰的一部分可被稱為第一間隔件172，且在第一結構中的每一者中閘極間隔件170的遠離的第一開口162的一部分可被稱為第二間隔件174。在圖3所示剖視圖中，第一間隔件172的最上表面可低於第二間隔件174的最上表面。
在蝕刻製程期間，可移除大部分第一光阻圖案210，然而，若第一光阻圖案210的一些部分保留下來，則可進一步執行清潔製程以移除第一光阻圖案210的剩餘部分。
可執行第一離子植入製程以在第一結構之間在基板100的上部部分處形成第一雜質區220，且可執行第二離子植入製程以在第一雜質區220之下在基板100的一部分處形成第二雜質區225。可使用第一結構以及第一罩幕195及第二罩幕205作為離子植入罩幕來執行第一離子植入製程及第二離子植入製程中的每一者。
在示例性實施例中，可藉由第一離子植入製程將具有第一濃度的n型雜質摻雜至基板100的上部部分中以形成第一雜質區220，且可藉由第二離子植入製程將p型雜質摻雜至基板100的所述一部分中以形成第二雜質區225。作為另外一種選擇，可藉由第一離子植入製程將具有第一濃度的p型雜質摻雜至基板100的上部部分中以形成第一雜質區220，且可藉由第二離子植入製程將n型雜質摻雜至基板100的所述一部分中以形成第二雜質區 225。
在示例性實施例中，第二雜質區225可形成於第一雜質區220之下，例如形成於基板100的與第一雜質區220的相對的下側壁中的每一者相鄰的一部分處，如圖3中所示。
當執行第一離子植入製程及第二離子植入製程中的每一者時，蝕刻停止層180可保留於基板100的上表面上，使得基板100可不被損壞。
參照圖4，第一罩幕層190可進一步形成於第二罩幕205上，以至少局部地填充第一開口162及第四開口197，且可藉由回蝕製程局部地移除第一罩幕層190的上部部分。
因此，第一開口162及第四開口197可至少局部地被第一罩幕層190填充，且第二罩幕205可被暴露出。可在第一罩幕層190的未被第二罩幕205覆蓋(即，不具有第二罩幕205)的上表面上形成凹槽199。
可藉由例如乾式蝕刻製程執行回蝕製程。
參照圖5，在移除第二罩幕205之後，可移除第一罩幕層190，且因此第一結構至第三結構及蝕刻停止層180可在基板100上被暴露出。
可藉由乾式蝕刻製程或濕式蝕刻製程移除第二罩幕205，且可藉由灰化製程及/或剝離製程移除第一罩幕層190。
參照圖6，可在基板100、第一結構至第三結構及蝕刻停止層180上形成暴露出第二開口164的第二光阻圖案230。
可藉由以下方式形成第二光阻圖案230：形成第二光阻層，使用例如ArF雷射設備對第二光阻層執行曝光製程且對第二光阻層執行顯影製程。第二開口164可具有較第一開口162的寬度小的寬度，且因此曝光製程可不受由於下伏的第一結構及第二結構或下伏的第一結構及第三結構而引起的漫反射影響。因此，與用於使具有相對小的寬度的第一開口162暴露出的第一光阻圖案210不同，第一罩幕層190及第二罩幕層200可不進一步形成於基板100與第二光阻圖案230之間，且第二光阻圖案230可單獨用作離子植入罩幕。
在其他實施例中，可使用KrF雷射設備來執行曝光製程。
可執行第三離子植入製程以在第一結構與第二結構之間或第一結構與第三結構之間在基板100的上部部分處形成第三雜質區，且可執行第四離子植入製程以在第三雜質區240之下在基板100的一部分處形成第四雜質區。可使用第一結構至第三結構及第二光阻圖案230作為離子植入罩幕來執行第三離子植入製程及第四離子植入製程中的每一者。在示例性實施例中，第四雜質區245可形成於第三雜質區240之下，例如形成於基板100的與第三雜質區240的相對的下側壁中的每一者相鄰的一部分處。
在示例性實施例中，可藉由第三離子植入製程將具有第二濃度的n型雜質摻雜至基板100的上部部分中以形成第三雜質區240，且可藉由第四離子植入製程將p型雜質摻雜至基板100 的所述一部分中以形成第四雜質區245。作為另外一種選擇，可藉由第三離子植入製程將具有第二濃度的p型雜質摻雜至基板100的上部部分中以形成第三雜質區240，且可藉由第四離子植入製程將n型雜質摻雜至基板100的所述一部分中以形成第四雜質區245。
參照圖7，在移除第二光阻圖案230之後，可形成第一間隔件結構272及第二間隔件結構274。
可藉由例如灰化製程及/或剝離製程移除第二光阻圖案230。
可藉由以下方法形成第一間隔件結構272及第二間隔件結構274：在基板100上形成間隔件層以至少局部地覆蓋第一結構至第三結構及蝕刻停止層180，且對間隔件層進行非等向性蝕刻。在非等向性蝕刻製程期間，可移除間隔件層的位於第一結構至第三結構的上表面及基板100的上表面上的部分以及蝕刻停止層180的位於第一結構至第三結構的上表面及基板100的上表面上的部分。
在示例性實施例中，間隔件層可包含氧化物(例如，氧化矽)，且若蝕刻停止層180包含氧化矽，則間隔件層可與蝕刻停止層180合併以形成單片層(monolithic layer)。
因此，可在第一結構中的每一者的與第一開口162相鄰的側壁上形成第一蝕刻停止圖案182及第三間隔件262，且可在第一結構中的每一者的遠離第一開口162的側壁上(即，在第一結 構中的每一者的與第二開口164相鄰的側壁上)形成第二蝕刻停止圖案184及第四間隔件264。
在圖7所示剖視圖中，第一間隔件172、第一蝕刻停止圖案182及第三間隔件262可在第一結構中的每一者中在與基板100的上表面實質上平行的水平方向上依序堆疊於閘極結構160的與第一開口162相鄰的側壁上，第一間隔件172、第一蝕刻停止圖案182及第三間隔件262可被稱為第一間隔件結構272。另外，在圖7所示剖視圖中，第二間隔件174、第二蝕刻停止圖案184及第四間隔件264可在第一結構中的每一者中在水平方向上依序堆疊於閘極結構160的與第二開口164相鄰的側壁上，第二間隔件174、第二蝕刻停止圖案184及第四間隔件264可被稱為第二間隔件結構274。
如以上參照圖7所示，第一間隔件172的最上表面可低於第二間隔件174的最上表面，且第一蝕刻停止圖案182的最上表面及第三間隔件262的最上表面可低於第二蝕刻停止圖案184的最上表面及第四間隔件264的最上表面。第一蝕刻停止圖案182及第二蝕刻停止圖案184中的每一者可具有「L」形方向的橫截面。
在圖7所示剖視圖中，包括在水平方向上依序堆疊的第二間隔件174、第二蝕刻停止圖案184及第四間隔件264的第二間隔件結構274亦可在第二結構及第三結構中的每一者中形成於閘極結構160的與第二開口164相鄰的側壁上。另外，第二間隔件274亦可在第二結構及第三結構中的每一者中形成於閘極結構160 的遠離第二開口164的側壁上。
參照圖8，可執行第五離子植入製程以在第一結構之間在基板100的上部部分處形成第五雜質區280，且在第一結構與第二結構之間以及第一結構與第三結構之間在基板100的上部部分處形成第六雜質區290。
當執行第五離子植入製程時，可形成局部地覆蓋第一結構至第三結構且暴露出第一開口162及第二開口164的第三光阻圖案(未示出)，且第三光阻圖案可用作離子植入罩幕。可使用例如ArF雷射設備執行用於形成第三光阻圖案的曝光製程。
如上所示，第二開口164可具有相對小的寬度，且因此，即使使用ArF雷射設備執行曝光製程，曝光製程亦可不受由於與第二開口164相鄰的第一結構及第二結構或者第一結構及第三結構而引起的漫反射影響。即使第一開口162具有相對小的寬度，第一間隔件結構272亦可形成於第一開口162中，且第一開口162的上部部分可具有較第一開口162的下部部分的寬度大的寬度，且第一間隔件結構272的上表面可具有平緩的斜率，此可減少漫反射的影響。因此，第三光阻圖案可單獨用作第五離子植入製程的離子植入罩幕。
第五雜質區280與第六雜質區290可藉由第五離子植入製程同時形成或彼此一致地形成，或者分別藉由第五離子植入製程與第六離子植入製程獨立地形成。若第五雜質區280及第六雜質區290分別藉由第五離子植入製程及第六離子植入製程形成， 則可使用例如ArF雷射設備或KrF雷射設備執行用於形成在第六離子植入製程期間用作離子植入罩幕的第四光阻圖案(未示出)的曝光製程。
在示例性實施例中，第五雜質區280可形成於第一雜質區220中且可藉由對具有與第一雜質區220的導電類型相同的導電類型的雜質進行摻雜來形成。第五雜質區280的第三濃度可大於第一雜質區220的第一濃度。另外，第六雜質區290可形成於第三雜質區240中且可藉由對具有與第三雜質區240的導電類型相同的導電類型的雜質進行摻雜來形成。第六雜質區290的第四濃度可大於第三雜質區240的第二濃度。
因此，第一雜質區220與第五雜質區280以及第三雜質區240與第六雜質區290可分別形成源極/汲極層，所述源極/汲極層中的每一者可具有輕摻雜汲極(lightly doped drain，LDD)結構，且第二雜質區225及第四雜質區245中的每一者可為暈圈區(halo region)。在下文中，源極/汲極層中位於第一開口162之下的源極/汲極層可被稱為第一源極/汲極層，且源極/汲極層中位於第二開口164之下的源極/汲極層可被稱為第二源極/汲極層。
參照圖9，可在具有閘極結構160以及第一間隔件272及第二間隔件274的基板100上共形地形成保護層300，且可在保護層300上形成第一絕緣間層310。
保護層300可包含氮化物(例如，氮化矽)，且第一絕緣間層310可包含氧化矽(例如，四乙基正矽酸鹽(tetraethyl orthosilicate，TEOS))。
在示例性實施例中，可對第一絕緣間層310的上部部分執行平坦化製程，使得第一絕緣間層310的上表面可與保護層300的最上表面實質上共面。
可在第一絕緣間層310上形成第二絕緣間層320。可形成延伸穿過第一絕緣間層310及第二絕緣間層320以及保護層300以分別在實體上接觸第一源極/汲極層及第二源極/汲極層的第一接觸插塞335及第二接觸插塞345以及延伸穿過第二絕緣間層320、保護層300及閘極罩幕150以在實體上接觸第二導電圖案140的第三接觸插塞355，以完成半導體元件的製作。
第一接觸插塞335可包括第一金屬圖案330及至少局部地覆蓋第一金屬圖案330的下表面及側壁的第一障壁圖案332，第二接觸插塞345可包括第二金屬圖案340及至少局部地覆蓋第二金屬圖案340的下表面及側壁的第二障壁圖案342，且第三接觸插塞355可包括第三金屬圖案350及至少局部地覆蓋第三金屬圖案350的下表面及側壁的第三障壁圖案352。
第一金屬圖案330、第二金屬圖案340及第三金屬圖案350中的每一者可包含例如鎢、銅、鋁、鈦、鉭、鈷及/或鉬等，且第一障壁圖案332、第二障壁圖案342及第三障壁圖案352中的每一者可包含金屬氮化物，例如氮化鈦、氮化鉭及/或氮化鎢等。
為分別藉由第一離子植入製程及第二離子植入製程在以相對小的第一距離D1而彼此間隔開的第一結構與第二結構之 間形成第一雜質區220及第二雜質區225，可藉由使用例如KrF雷射設備的曝光製程及顯影製程將第一光阻層圖案化，以形成用作離子植入罩幕的第一光阻圖案210。然而，由於KrF雷射設備的解析度限制，第三開口215在第一光阻圖案210中可能不具有足夠小的大小，且因此可使用具有增強的解析度的ArF雷射設備。
然而，若藉由使用ArF雷射設備對光阻層執行曝光製程來形成第一光阻圖案210，則可能會由於下伏的結構而發生漫反射。亦即，第一結構在第一光阻層之下彼此間隔開小的第一距離D1，且因此由於第一結構引起的漫反射，第一光阻圖案210可能不會被形成為包括具有期望大小的第三開口215。
因此，在本發明概念的實施例中，不僅第一光阻圖案210可單獨用作離子植入罩幕，而且依序堆疊的第一罩幕195與第二罩幕205亦可用作離子植入罩幕。亦即，可在第一罩幕層190及第二罩幕層200上形成第一光阻層，且可執行使用ArF雷射設備的曝光製程及顯影製程，以形成包括具有一般小的大小的第三開口215的第一光阻圖案210。彼此間隔開小的距離的第一結構不直接形成於第一光阻圖案210之下，而是在第一結構上形成具有平坦上表面的第一罩幕層190及第二罩幕層200，使得包括具有期望大小的第三開口215的第一光阻圖案210可被形成為不具有漫反射。
可使用第一光阻圖案210作為蝕刻罩幕來將第一罩幕層190及第二罩幕層200圖案化，以形成第一罩幕195及第二罩幕 205，且可使用第一罩幕195及第二罩幕205執行第一離子植入製程及第二離子植入製程，以在期望的位置處形成具有期望大小的第一雜質區220及第二雜質區225。
具體而言，蝕刻停止層180可在第一結構之間進一步形成於基板100的上表面上，且即使當對第一罩幕層190及第二罩幕層200進行蝕刻以形成第一罩幕195及第二罩幕205時，蝕刻停止層180亦可不被移除而是保留下來，使得基板100的上表面可在第一離子植入製程及第二離子植入製程期間受到保護。
第一結構與第二結構或者第一結構與第三結構彼此間隔開相對大的距離D2，且因此當藉由第三離子植入製程及第四離子植入製程在基板100的位於第一結構與第二結構之間或者第一結構與第三結構之間的部分處形成第三雜質區240及第四雜質區245時，第二光阻圖案230可單獨用作離子植入罩幕。亦即，當藉由曝光製程及顯影製程將第二光阻層圖案化以形成第二光阻圖案230時，可使用具有相對低的解析度的KrF雷射設備。在其他實施例中，亦可使用具有相對高的解析度且對漫反射敏感的ArF雷射設備，且在此種情形中，第一結構與第二結構或者第一結構與第三結構彼此間隔開大的第二距離D2，使得下伏的結構的漫反射對曝光製程的影響可為小的。
藉由以上製程製造的半導體元件可具有諸多結構特性，將參照圖9對此進行闡述。
半導體元件可包括閘極結構160、位於閘極結構160的 彼此面對的第一側壁與第二側壁上的第一間隔件結構272與第二間隔件結構274、以及位於基板100的和閘極結構160的第一側壁與第二側壁相鄰的上部部分處的第一源極/汲極層與第二源極/汲極層，且閘極結構160的上表面可具有自閘極結構160的中心部分至閘極結構160的第一側壁逐漸減小的高度且可具有自閘極結構160的中心部分至閘極結構160的第二側壁實質上恆定不變的高度，如圖9的剖視圖中所示。
在示例性實施例中，閘極結構160可包括依序堆疊於基板100上的閘極絕緣圖案110、第一導電圖案120、擴散障壁130、第二導電圖案140及閘極罩幕150。
在示例性實施例中，閘極罩幕150的上表面可具有自閘極罩幕150的中心部分至閘極結構160的第一側壁逐漸減小的高度且可具有自閘極罩幕150的中心部分至閘極結構160的第二側壁實質上恆定不變的高度。第二導電圖案140的上表面在閘極結構160的第一側壁與第二側壁之間可實質上恆定不變，如圖9的剖視圖中所示。
在示例性實施例中，在圖9所示剖視圖中，第一間隔件結構272的最上表面可低於第二間隔件結構274的最上表面。
在示例性實施例中，在圖9所示剖視圖中，第一間隔件結構272的上表面可隨著在與基板100的上表面實質上平行的水平方向上距閘極結構160的第一側壁的距離增大而逐漸減小。
在示例性實施例中，第一間隔件結構272可包括在水平 方向上依序堆疊於閘極結構160的第一側壁上的第一間隔件172、第一蝕刻停止圖案182及第三間隔件262，且第二間隔件結構274可包括在水平方向上依序堆疊於閘極結構160的第二側壁上的第二間隔件174、第二蝕刻停止圖案184及第四間隔件264，如圖9的剖視圖中所示。
在示例性實施例中，第一蝕刻停止圖案182及第二蝕刻停止圖案184中的每一者可具有呈「L」形圖案的橫截面。
在示例性實施例中，第一源極/汲極層可包括第一雜質區220及第五雜質區280，第一雜質區220包含具有第一濃度的雜質，第五雜質區280包含具有較第一濃度大的第三濃度的雜質且位於第一雜質區220中，並且第二源極/汲極層可包括第三雜質區240及第六雜質區290，第三雜質區240包含具有第二濃度的雜質，第六雜質區290包含具有較第三濃度大的第四濃度的雜質且位於第三雜質區240中。
在下文中，圖9中所示的所述四個閘極結構160之中的三個閘極結構160將分別被稱為第一閘極結構161、第二閘極結構163及第三閘極結構165。
第一間隔件結構272與第二間隔件結構274可形成於第一閘極結構161、第二閘極結構163及第三閘極結構165中的每一者的彼此相對的第一側壁與第二側壁上。第一閘極結構161的第一側壁與第二閘極結構163的第一側壁可面對彼此，且第一閘極結構161及第二閘極結構163中的每一者的第二側壁可與第一閘 極結構161及第二閘極結構163中的每一者的第一側壁相對。第二閘極結構163的第一側壁與第三閘極結構165的第一側壁可面對彼此，且第二閘極結構161及第三閘極結構163中的每一者的第二側壁可與第二閘極結構161及第三閘極結構163中的每一者的第一側壁相對。然而，第一間隔件結構272可能未必形成於第三閘極結構165的第一側壁上，且在一些實施例中，第二間隔件結構274可形成於第三閘極結構165的第一側壁上。
在第一閘極結構161與第二閘極結構163之間、第二閘極結構163與第三閘極結構165之間、第一閘極結構161的一側處及第三閘極結構165的側壁處位於基板100的上部部分處的源極/汲極層可分別被稱為第一源極/汲極層、第二源極/汲極層、第三源極/汲極層及第四源極/汲極層。
第一閘極結構161與第二閘極結構163可彼此間隔開第三距離D3，且第二閘極結構163與第三閘極結構165可彼此間隔開較第三距離D3大的第四距離D4。
在示例性實施例中，在圖9所示剖視圖中，第二閘極結構163的面對第一閘極結構161的第一側壁上的第一間隔件結構272的最上表面可低於第二閘極結構163的第二側壁上的第二間隔件結構274的最上表面。
在示例性實施例中，在圖9所示剖視圖中，第二閘極結構163的上表面可具有自第二閘極結構163的中心部分至第二閘極結構163的第一側壁逐漸減小的高度且可具有自第二閘極結構 163的中心部分至第二閘極結構163的第二側壁實質上恆定不變的高度。
在示例性實施例中，在圖9所示剖視圖中，第一閘極結構161的面對第二閘極結構163的第一側壁上的第一間隔件結構272的最上表面可低於第一閘極結構161的第二側壁上的第二間隔件結構274的最上表面。
在示例性實施例中，在圖9所示剖視圖中，第一閘極結構161的上表面可具有自第一閘極結構161的中心部分至第一閘極結構161的第一側壁逐漸減小的高度且可具有自第一閘極結構161的中心部分至第一閘極結構161的第二側壁實質上恆定不變的高度。
在示例性實施例中，第一閘極結構161的面對第二閘極結構163的第一側壁上的第一間隔件結構272可與第二閘極結構163的第一側壁上的第一間隔件結構272對稱。
在示例性實施例中，第三閘極結構165的面對第二閘極結構163的第二側壁上的第二間隔件結構274可與第二閘極結構163的第二側壁上的第二間隔件結構274對稱。
圖10至圖27是示出根據本發明概念示例性實施例的製造半導體元件的方法的平面圖及剖視圖。具體而言，圖10、圖12、圖14、圖17、圖21及圖26是平面圖，且圖11、圖13、圖15至圖16、圖18至圖20、圖22至圖25及圖27中的每一者包括沿著對應的平面圖所示線A-A’、B-B’及C-C’截取的剖視圖。
在下文中，在本說明書中(且未必在申請專利範圍中)，與基板400的上表面實質上平行且實質上彼此垂直的兩個方向可分別被稱為第一方向與第二方向，且與基板400的上表面實質上平行且相對於第一方向及第二方向具有銳角的方向可被稱為第三方向。
此方法是將參照圖1至圖10所示的製造半導體元件的方法實施例應用於製造動態隨機存取記憶體(DRAM)元件的方法的實施例，且本文中不再對製造半導體元件的方法予以贅述。
參照圖10及圖11，可在包括第一區I及第二區II的基板400上形成第一主動圖案405及第二主動圖案408，且可形成分別至少局部地覆蓋第一主動圖案405的側壁及第二主動圖案408的側壁的隔離圖案410。
基板400的第一區I可為上面形成有記憶體胞元的胞元區，且基板400的第二區II可為上面形成有用於驅動記憶體胞元的周邊電路圖案的周邊電路區。
可藉由移除基板400的上部部分以形成第一凹槽來形成第一主動圖案405及第二主動圖案408。第一主動圖案405可在第三方向上延伸，且多個第一主動圖案405可在第一方向及第二方向中的每一者上彼此間隔開。另外，多個第二主動圖案408可在第一方向及第二方向中的每一者上彼此間隔開，然而，圖10僅示出一個第二主動圖案408。
可藉由以下方式形成隔離圖案410：在基板400上形成 隔離層以填充第一凹槽，且將隔離層平坦化直至暴露出第一主動圖案405的上表面及第二主動圖案408的上表面為止。在示例性實施例中，平坦化製程可包括化學機械研磨(chemical mechanical polishing，CMP)製程及/或回蝕製程。
可局部地移除基板400的第一區I上的第一主動圖案405及隔離圖案410，以形成在第一方向上延伸的第二凹槽。
可在第二凹槽中形成第四閘極結構460。第四閘極結構460可包括位於第一主動圖案405的被第二凹槽暴露出的表面上的第一閘極絕緣層430、位於第一閘極絕緣層430上以至少局部地填充第二凹槽的下部部分的閘極電極440、以及位於閘極電極440上以至少局部地填充第二凹槽的上部部分的第一閘極罩幕450。第四閘極結構460可在基板400的第一區I上在第一方向上延伸，且多個第四閘極結構460可在第二方向上彼此間隔開。
第一閘極絕緣層430可藉由對第一主動圖案405的被第二凹槽暴露出的表面執行熱氧化製程來形成，且因此可包含例如氧化矽。閘極電極440可包含金屬、金屬氮化物、金屬矽化物、經摻雜的多晶矽等，且第一閘極罩幕450可包含氮化物(例如，氮化矽)。
參照圖12及圖13，可執行與參照圖1至圖8所示的製程實質上相同或相似的製程以在基板400的第二區II上形成第五閘極結構1160、第一間隔件結構1272及第二間隔件結構1274以及第一雜質區1220、第二雜質區1225、第三雜質區1240、第四雜 質區1245、第五雜質區1280及第六雜質區1290。另外，可執行與參照圖9所示的製程實質上相同或相似的製程以形成保護層1300及第一絕緣間層1310。
圖12僅示出與圖9中所示的所述四個閘極結構160之中的兩個閘極結構160(即，第一閘極結構161及第二閘極結構163)對應的第五閘極結構1160，然而，本發明概念的實施例可能並非僅限於此。
第五閘極結構1160中的每一者可包括依序堆疊的第二閘極絕緣圖案1110、第一導電圖案1120、擴散障壁1130、第二導電圖案1140及第二閘極罩幕1150。第一間隔件結構1272可包括在與基板400的上表面實質上平行的水平方向上依序堆疊的第一間隔件1172、第一蝕刻停止圖案1182及第三間隔件1262，且第二間隔件結構1274可包括在水平方向上依序堆疊的第二間隔件1174、第二蝕刻停止圖案1184及第四間隔件1264。
第一雜質區1220及第五雜質區1280可形成於第五閘極結構1160之間的上部部分處以用作第一源極/汲極層，且第二雜質區1225可形成於第一源極/汲極層之下以用作暈圈區。另外，第三雜質區1240及第六雜質區1290可在第五閘極結構1160中的每一者的在第一方向上的一側處形成於基板400的上部部分處以用作第二源極/汲極層，且第四雜質區1245可形成於第二源極/汲極層之下。
保護層1300可形成於基板400的第二區II上，以至少 局部地覆蓋第五閘極結構1160以及第一間隔件結構1272及第二間隔件結構1274，且第一絕緣間層1310可形成於保護層1300上且可具有大致平坦的上表面。
參照圖14及圖15，可在基板400的第一區I上的第一主動圖案405、隔離圖案410及第四閘極結構460以及基板400的第二區II上的第一絕緣間層1310上形成絕緣層結構500，可在絕緣層結構500上依序形成第三導電層510與第三罩幕520，且可使用第三罩幕520作為蝕刻罩幕來對第三導電層510及絕緣層結構500進行蝕刻，以形成暴露出第一主動圖案405的第五開口530。
第三罩幕520可僅形成於基板400的第一區I上，且因此可移除第三導電層510及絕緣層結構500的位於基板400的第二區II上的部分。
在蝕刻製程期間，第一主動圖案405的上部部分及與第一主動圖案405相鄰的隔離圖案410的上部部分被第五開口530暴露出，且亦可對第一閘極罩幕450的上部部分進行蝕刻以形成第三凹槽。亦即，第五開口530的底部可被稱為第三凹槽。
在示例性實施例中，絕緣層結構500可包括依序堆疊的第一絕緣層470、第二絕緣層480及第三絕緣層490。第一絕緣層470及第三絕緣層490可包含氧化物(例如，氧化矽)，且第二絕緣層480可包含氮化物(例如，氮化矽)。第三導電層510可包含例如經雜質摻雜的多晶矽，且第三罩幕520可包含氮化物(例如，氮化矽)。
在示例性實施例中，第五開口530可暴露出在第三方向上延伸的第一主動圖案405中的每一者的中心部分的上表面，且因此可在第一方向及第二方向中的每一者上形成多個第五開口530。
可形成第四導電層540以至少局部地填充第五開口530。
在示例性實施例中，可藉由以下方式形成第四導電層540：在第一主動圖案405、隔離圖案410、第一閘極罩幕450、第三罩幕520及第一絕緣間層1310上形成初步第四導電層以至少局部地填充第五開口530，且藉由CMP製程及/或回蝕製程移除初步第四導電層的上部部分。因此，在圖15所示剖視圖中，第四導電層540可具有與第三導電層510的上表面實質上共面的上表面。
在示例性實施例中，多個第四導電層540可在第一方向及第二方向中的每一者上彼此間隔開。第四導電層540可包含例如經摻雜的多晶矽且可合併至第三導電層510以形成單片層。
參照圖16，在移除第三罩幕520之後，可在基板400的第一區I上的第三導電層510及第四導電層540上依序形成第五導電層550、擴散障壁層570及第六導電層580。
在示例性實施例中，第五導電層550可包含與第三導電層510及第四導電層540的材料實質上相同的材料。亦即，第五導電層550可包含經摻雜的多晶矽，且因此在一些實施例中可與第三導電層510及第四導電層540合併以形成單片層。
擴散障壁層570可包含金屬氮化矽(例如，氮化鈦矽)，且第六導電層580可包含金屬(例如，鎢)。
可在基板400的第一區I上的第六導電層580及第二區II上的第一絕緣間層1310上形成頂蓋層590。頂蓋層590可包含氮化物(例如，氮化矽)。
參照圖17及圖18，可將基板400的第一區I上的頂蓋層590的一部分圖案化以形成第一頂蓋圖案595，且可使用第一頂蓋圖案595作為蝕刻罩幕來依序對第六導電層580、擴散障壁層570、第五導電層550、第三導電層510及第四導電層540以及第三絕緣層490進行蝕刻。
在示例性實施例中，第一頂蓋圖案595可在基板400的第一區I上在第二方向上延伸，且多個第一頂蓋圖案595可被形成為在第一方向上彼此間隔開。頂蓋層590可保留於基板400的第二區II上作為第二絕緣間層1320。
藉由蝕刻製程，在基板400的第一區I上，第四導電圖案545、第五導電圖案555、第一擴散障壁圖案575、第六導電圖案585及第一頂蓋圖案595可在第五開口530中依序堆疊於第一主動圖案405、隔離圖案410及第一閘極罩幕450上，且第三絕緣圖案495、第三導電圖案515、第五導電圖案555、第一擴散障壁圖案575、第六導電圖案585及第一頂蓋圖案595可在第五開口530的外部處依序堆疊於絕緣層結構500的第二絕緣層480上。
如上所述，第三導電層510、第四導電層540及第五導 電層550可彼此合併，且因此依序堆疊的第四導電圖案545與第五導電圖案555以及依序堆疊的第三導電圖案515與第五導電圖案555可各自形成一個導電結構565。在下文中，依序堆疊的導電結構565、第一擴散障壁圖案575、第六導電圖案585及第一頂蓋圖案595可被稱為位元線結構605。
在示例性實施例中，位元線結構605可在基板400的第一區I上在第二方向上延伸，且多個位元線結構605可在第一方向上彼此間隔開。
參照圖19，可在第一主動圖案405、隔離圖案410及第一閘極罩幕450的被第五開口530暴露出的上表面、第五開口530的側壁、第二絕緣層480及第二絕緣間層1320上形成第五間隔件層，以至少局部地覆蓋位元線結構605，且可在第五間隔件層上依序形成第四絕緣層與第五絕緣層。
第五間隔件層亦可至少局部地覆蓋第三絕緣圖案495的位於第二絕緣層480與位元線結構605之間的側壁，且第五絕緣層可至少局部地填充第五開口530。
第五間隔件層可包含氮化物(例如，氮化矽)，第四絕緣層可包含氧化物(例如，氧化矽)，且第五絕緣層可包含氮化物(例如，氮化矽)。
可藉由蝕刻製程對第四絕緣層及第五絕緣層進行蝕刻。在示例性實施例中，可藉由使用包含亞磷酸(H3PO4)、SCl、氟化氫(HF)的蝕刻溶液的濕式蝕刻製程來執行蝕刻製程，且可 移除第四絕緣層及第五絕緣層的除位於第五開口530中的一部分之外的其他部分。因此，第五間隔件層的整個表面的大部分(即，除第五間隔件層的位於第五開口530中的一部分之外的整個表面)可被暴露出，且第四絕緣層及第五絕緣層的保留於第五開口530中的部分可分別形成第四絕緣圖案620及第五絕緣圖案630。
可在第五間隔件層的被暴露出的表面以及第五開口530中的第四絕緣圖案620及第五絕緣圖案630上形成第六間隔件層，且可對第六間隔件層進行非等向性蝕刻以在第五間隔件層的所述表面以及第四絕緣圖案620及第五絕緣圖案630上形成第六間隔件640，以至少局部地覆蓋位元線結構605的側壁。第六間隔件層可包含氧化物(例如，氧化矽)。
可使用第一頂蓋圖案595及第六間隔件640作為蝕刻罩幕來執行乾式蝕刻製程，以形成暴露出第一主動圖案405的上表面的第六開口650。隔離圖案410的上表面及第一閘極罩幕450的上表面亦可被第六開口650暴露出。
藉由乾式蝕刻製程，可移除第五間隔件層的位於第一頂蓋圖案595的上表面、第二絕緣層480的上表面及第二絕緣間層1320的上表面上的部分，且因此可形成至少局部地覆蓋位元線結構605的側壁的第五間隔件615。另外，在乾式蝕刻製程期間，可局部地移除第一絕緣層470及第二絕緣層480，使得第一絕緣圖案475及第二絕緣圖案485可保留於位元線結構605之下。依序堆疊於位元線結構605之下的第一絕緣圖案475、第二絕緣圖案485 及第三絕緣圖案495可形成絕緣圖案結構。
參照圖20，可在第一頂蓋圖案595的上表面、第二絕緣間層1320的上表面、第六間隔件640的外側壁、第四絕緣圖案620的上表面的一些部分及第五絕緣圖案630的上表面的一些部分以及第一主動圖案405、隔離圖案410及第一閘極罩幕450的被第六開口650暴露出的上表面上形成第七間隔件層，且可對第七間隔件層進行非等向性蝕刻以形成至少局部地覆蓋位元線結構605的側壁的第七間隔件675。第七間隔件層可包含氮化物(例如，氮化矽)。
在圖20所示剖視圖中，在水平方向上自基板400的第一區I上的位元線結構605的側壁依序堆疊的第五間隔件615、第六間隔件640及第七間隔件675可被稱為初步間隔件結構。
可藉由蝕刻製程移除第一主動圖案405的上部部分，以形成連接至第六開口650的第四凹槽690。
可形成下部接觸插塞層700，以至少局部地填充基板400的第一區I上的第六開口650及第四凹槽690，且可將下部接觸插塞層700的上部部分平坦化，直至暴露出第一頂蓋圖案595的上表面為止。
在示例性實施例中，下部接觸插塞層700可在第二方向上延伸，且多個下部接觸插塞層700可被形成為藉由位元線結構605而在第一方向上彼此間隔開。下部接觸插塞層700可包含例如經摻雜的多晶矽。
參照圖21及圖22，可在基板400的第一區I上的第一頂蓋圖案595、第二絕緣間層1320及下部接觸插塞層700上形成包括在第二方向上彼此間隔開的第七開口的第四罩幕(未示出)，所述第七開口中的每一者可在第一方向上延伸，且可使用第四罩幕作為蝕刻罩幕來對下部接觸插塞層700進行蝕刻。
在示例性實施例中，第七開口中的每一者可在與基板400的上表面實質上垂直的垂直方向上與第四閘極結構460交疊。藉由蝕刻製程，可形成第八開口以在基板400的第一區I上暴露出第四閘極結構460的第一閘極罩幕450的位於位元線結構605之間的上表面。
在移除第四罩幕之後，可在基板400的第一區I上形成第二頂蓋圖案710，以至少局部地填充第八開口。第二頂蓋圖案710可包含氮化物(例如，氮化矽)。在示例性實施例中，第二頂蓋圖案710可在位元線結構605之間在第一方向上延伸，且多個第二頂蓋圖案710可形成於第二方向上。
因此，在位元線結構605之間在第二方向上延伸的下部接觸插塞層700可在基板400的第一區I上被第二頂蓋圖案710劃分成在第二方向上彼此間隔開的多個下部接觸插塞705。
參照圖23，可移除下部接觸插塞705的上部部分，以暴露出初步間隔件結構的位於位元線結構605的側壁上的上部部分，且可移除被暴露出的初步間隔件結構的第六間隔件640的上部部分及第七間隔件675的上部部分。
可進一步執行回蝕製程以移除下部接觸插塞705的上部部分。因此，在圖23所示剖視圖中，下部接觸插塞705的上表面可低於第六間隔件640的最上表面及第七間隔件675的最上表面。
可在位元線結構605、初步間隔件結構、第二頂蓋圖案710及下部接觸插塞705上形成第八間隔件層，且可對第八間隔件層進行非等向性蝕刻，使得可將第八間隔件725形成為在第一方向上至少局部地覆蓋位元線結構605的相對的側壁中的每一者上的第五間隔件615、第六間隔件640及第七間隔件675，且下部接觸插塞705的上表面可不被第八間隔件725覆蓋而是可被暴露出。
可在下部接觸插塞705的被暴露出的上表面上形成金屬矽化物圖案735。在示例性實施例中，可藉由以下方法形成金屬矽化物圖案735：在第一頂蓋圖案595及第二頂蓋圖案710、第二絕緣間層1320、第八間隔件725及下部接觸插塞705上形成金屬層，對金屬層進行熱處理且移除金屬層的未發生反應的部分。金屬矽化物圖案735可包含例如矽化鈷、矽化鎳及/或矽化鈦等。
參照圖24，可在第一頂蓋圖案595及第二頂蓋圖案710、第二絕緣間層1320、第八間隔件725、金屬矽化物圖案735及下部接觸插塞705上形成第一犧牲層，可將第一犧牲層的上部部分平坦化直至暴露出第一頂蓋圖案595的上表面及第二頂蓋圖案710的上表面以及第二絕緣間層1320的上表面為止，且可在基板400的第二區II上形成第一孔洞及第二孔洞。
第一犧牲層可包含例如SOH及/或ACL等。
第一孔洞及第二孔洞可延伸穿過第一絕緣間層1310及第二絕緣間層1320以及保護層1300，以在基板400的第二區II上暴露出第一源極/汲極層的上表面及第二源極/汲極層的上表面。
在移除第一犧牲層之後，可在第一頂蓋圖案595及第二頂蓋圖案710、第五間隔件615、第六間隔件640、第七間隔件675及第八間隔件725、金屬矽化物圖案735、下部接觸插塞705以及第一源極/汲極層及第二源極/汲極層上形成上部接觸插塞層750，且可將上部接觸插塞層750的上部部分平坦化。因此，可分別在第一孔洞及第二孔洞中形成第一接觸插塞1335及第二接觸插塞1345。
上部接觸插塞層750可包含金屬(例如，鎢)。
如圖24中所示，第一接觸插塞1335及第二接觸插塞1345以及上部接觸插塞層750中的每一者可包括至少局部地覆蓋第一接觸插塞1335及第二接觸插塞1345以及上部接觸插塞層750中的每一者的下表面及側壁的金屬圖案及障壁圖案。可穿過第二絕緣間層1320、保護層1300及第二閘極罩幕1150進一步形成接觸插塞(未示出)，以在實體上接觸第二導電圖案1140。
在示例性實施例中，在圖24所示剖視圖中，上部接觸插塞層750的上表面可高於第一頂蓋圖案595的上表面及第二頂蓋圖案710的上表面以及第二絕緣間層1320的上表面。
參照圖25，可在基板400的第一區I上形成第三孔洞770，且可在基板400的第二區II上將上部接觸插塞層750圖案化。
可藉由移除上部接觸插塞層750的上部部分、第一頂蓋圖案595的上部部分以及第五間隔件615的上部部分、第七間隔件675的上部部分及第八間隔件725的上部部分來形成第三孔洞770，且因此第三孔洞770可暴露出第六間隔件640的上表面。
隨著第三孔洞770的形成，基板400的第一區I上的上部接觸插塞層750可轉變成上部接觸插塞755。在示例性實施例中，多個上部接觸插塞755可被形成為在第一方向及第二方向中的每一者上彼此間隔開且可在平面圖中排列成蜂房式圖案(honeycomb pattern)。上部接觸插塞755中的每一者在平面圖中可具有例如圓形、橢圓形或多邊形的形狀。
依序堆疊於基板400的第一區I上的下部接觸插塞705、金屬矽化物圖案735及上部接觸插塞755可形成接觸插塞結構。
隨著上部接觸插塞層750在基板400的第二區II上被圖案化，可分別在第一接觸插塞1335及第二接觸插塞1345上形成第一配線1352及第二配線1354，第一配線1352及第二配線1354可分別電性連接至第一源極/汲極層及第二源極/汲極層。
可移除被暴露出的第六間隔件640以形成連接至第三孔洞770的空氣隙645。可藉由例如濕式蝕刻製程移除第六間隔件640。
在示例性實施例中，在圖25所示剖視圖中，不僅可移除在第二方向上延伸的位元線結構605的側壁上的第六間隔件 640的被第三孔洞770直接暴露出的一部分，而且亦可移除第六間隔件640的與第六間隔件640的在水平方向上被直接暴露出的部分平行的其他部分。亦即，不僅第六間隔件640的被第三孔洞770暴露出而未被上部接觸插塞755覆蓋的部分，而且第六間隔件640的在第二方向上與被暴露出的部分相鄰以至少局部地被第二頂蓋圖案710覆蓋的一部分及第六間隔件640的在第二方向上與被暴露出的部分相鄰以至少局部地被上部接觸插塞755覆蓋的一部分全部可被移除。
可依序堆疊第三絕緣間層780與第四絕緣間層790，以至少局部地填充基板400的第一區I上的第三孔洞770以及基板400的第二區II上的第一配線1352與第二配線1354之間的空間。第三絕緣間層780與第四絕緣間層790亦可依序堆疊於第二頂蓋圖案710上。
第三絕緣間層780可包含具有低間隙填充特性的材料，且因此第三孔洞770之下的空氣隙645可不被填充。空氣隙645亦可被稱為空氣間隔件645且可與第五間隔件615、第七間隔件675及第八間隔件725一同形成第三間隔件結構。亦即，空氣隙645可為包括氣穴的間隔件。第四絕緣間層790可包含氧化物(例如，氧化矽)、氮化物(例如，氮化矽)及/或碳氮化物(例如，碳氮化矽)。
參照圖26及圖27，可形成在實體上接觸上部接觸插塞755的上表面的電容器840。
具體而言，可在上部接觸插塞755、第三絕緣間層780及第四絕緣間層790以及第一配線1352及第二配線1354上依序形成第三蝕刻停止層800與模製層(未示出)，且對第三蝕刻停止層800及模製層進行局部蝕刻以形成局部地暴露出上部接觸插塞755的上表面的第九開口。第三蝕刻停止層800可包含氮化物(例如，氮化矽)。
可在第九開口的側壁、上部接觸插塞755的被暴露出的上表面及模製層上形成下部電極層(未示出)，可在下部電極層上形成第二犧牲層(未示出)以至少局部地填充第九開口，且可將下部電極層及第二犧牲層平坦化直至暴露出模製層的上表面為止，以對下部電極層進行劃分。可藉由例如濕式蝕刻製程移除第二犧牲層及模製層，且因此可在上部接觸插塞755的被暴露出的上表面上形成具有圓柱形狀的下部電極810。在其他實施例中，下部電極810可具有至少局部地填充第九開口的支柱形狀。下部電極810可包含例如金屬、金屬氮化物等。
可在下部電極810的表面及第三蝕刻停止層800上形成介電層820，且可在介電層820上形成上部電極830，使得可形成包括下部電極810、介電層820及上部電極830的電容器840。
介電層820可包含例如金屬氧化物，且上部電極830可包含例如金屬、金屬氮化物等。
可在基板400的第一區I及第二區II上形成至少局部地覆蓋電容器840的第五絕緣間層850，以完成半導體元件的製作。 第五絕緣間層850可包含氧化物(例如，氧化矽)。
藉由以上製程製造的半導體元件可具有各種結構特性，將參照圖26及圖27對所述各種結構特性進行闡述。
半導體元件可包括：第一主動圖案405及第二主動圖案408，分別位於基板400的胞元區I及與胞元區I鄰接或環繞胞元區I的周邊電路區II上；第四閘極結構460，隱埋於第一主動圖案405的上部部分處且在第一方向上延伸；位元線結構605，在第三方向上在實體上接觸第一主動圖案405的中心上表面且在第二方向上延伸；下部接觸插塞結構705、735及755，在第三方向上接觸第一主動圖案405的每一邊緣上表面；電容器840，位於下部接觸插塞結構705、735及755上；第五閘極結構1160，在第二主動圖案408上在第二方向上延伸；第一間隔件結構1272與第二間隔件結構1274，分別位於第五閘極結構1160的在第一方向上相對的第一側壁與第二側壁上；以及第一源極/汲極層與第二源極/汲極層，分別位於第二主動圖案408的與第五閘極結構1160的第一側壁與第二側壁相鄰的上部部分處。在圖27所示剖視圖中，第五閘極結構1160的上表面可具有在第一方向上自中心部分至第一側壁逐漸減小的高度且可具有自中心部分至第二側壁實質上恆定不變的高度。
在示例性實施例中，在圖27所示剖視圖中，第一間隔件結構1272的最上表面可低於第二間隔件結構1274的最上表面。
在示例性實施例中，在圖27所示剖視圖中，第一間隔 件結構1272可包括在水平方向上自第五閘極結構1160的第一側壁依序堆疊的第一間隔件1172、第一蝕刻停止圖案1182及第三間隔件1262，且第二間隔件結構1274可包括在水平方向上自第五閘極結構1160的第二側壁依序堆疊的第二間隔件1174、第二蝕刻停止圖案1184及第四間隔件1264。
儘管已參照本發明概念的示例性實施例示出及闡述了本發明概念，然而此項技術中具有通常知識者應理解，在不背離由以下申請專利範圍陳述的本發明概念的精神及範圍的條件下，可對其進行形式及細節上的各種改變。
100:基板
110:閘極絕緣圖案
120:第一導電圖案
130:擴散障壁
140:第二導電圖案
150:閘極罩幕
160:閘極結構
162:第一開口
172:第一間隔件
174:第二間隔件
180:蝕刻停止層
195:第一罩幕
197:第四開口
205:第二罩幕
220:第一雜質區
225:第二雜質區

Claims (8)

  1. 一種半導體元件，包括：閘極結構，位於基板上；第一間隔件結構與第二間隔件結構，分別位於所述閘極結構的彼此相對的第一側壁與第二側壁上；以及第一源極/汲極層與第二源極/汲極層，分別位於所述基板的與所述閘極結構的所述第一側壁與所述第二側壁相鄰的上部部分處，其中所述閘極結構的上表面具有以所述基板的上表面作為基準水平面的高度，所述高度自中心部分至所述第一側壁減小且自所述中心部分至所述第二側壁實質上恆定不變，其中在與所述基板的上表面實質上平行的方向上，所述第一間隔件結構包括自所述閘極結構的所述第一側壁依序堆疊的第一間隔件、第一蝕刻停止圖案及第三間隔件，其中在與所述基板的上表面實質上平行的所述方向上，所述第二間隔件結構包括自所述閘極結構的所述第二側壁依序堆疊的第二間隔件、第二蝕刻停止圖案及第四間隔件，且其中所述第一蝕刻停止圖案及所述第二蝕刻停止圖案中的每一者包括呈「L」形圖案的橫截面。
  2. 如請求項1所述的半導體元件，其中所述閘極結構包括依序堆疊於所述基板上的閘極絕緣圖案、第一導電圖案、擴散障壁、第二導電圖案及閘極罩幕， 其中所述閘極罩幕的上表面具有以所述基板的上表面作為所述基準水平面的高度，所述高度自中心部分至所述閘極結構的所述第一側壁減小且自所述中心部分至所述閘極結構的所述第二側壁實質上恆定不變，且其中所述第二導電圖案的上表面具有以所述基板的上表面作為所述基準水平面的高度，所述高度在所述閘極結構的所述第一側壁與所述第二側壁之間實質上恆定不變。
  3. 如請求項1所述的半導體元件，其中以所述基板的上表面作為所述基準水平面，所述第一間隔件結構的最上表面低於所述第二間隔件結構的最上表面。
  4. 如請求項3所述的半導體元件，其中以所述基板的上表面作為所述基準水平面，在與所述基板的上表面實質上平行的方向上，所述第一間隔件結構的上表面的高度隨著距所述閘極結構的所述第一側壁的距離增大而逐漸減小。
  5. 一種半導體元件，包括：第一閘極結構、第二閘極結構及第三閘極結構，在基板上彼此間隔開；第一間隔件結構與第二間隔件結構，分別位於所述第一閘極結構、所述第二閘極結構及所述第三閘極結構中的每一者的彼此相對的第一側壁與第二側壁上；以及第一源極/汲極層、第二源極/汲極層、第三源極/汲極層及第四源極/汲極層，分別在所述第一閘極結構與所述第二閘極結構之 間、所述第二閘極結構與所述第三閘極結構之間、所述第一閘極結構的一側處及所述第三閘極結構的一側處位於所述基板的上部部分處，其中所述第一閘極結構與所述第二閘極結構彼此間隔開第一距離，且所述第二閘極結構與所述第三閘極結構彼此間隔開較所述第一距離大的第二距離，且其中以所述基板的上表面作為基準水平面，所述第二閘極結構的面對所述第一閘極結構的所述第一側壁上的所述第一間隔件結構的最上表面低於所述第二閘極結構的所述第二側壁上的所述第二間隔件結構的最上表面，其中在與所述基板的上表面實質上平行的方向上，所述第一間隔件結構包括自所述第一閘極結構、所述第二閘極結構及所述第三閘極結構中的每一者的所述第一側壁依序堆疊的第一間隔件、第一蝕刻停止圖案及第三間隔件，其中在與所述基板的上表面實質上平行的所述方向上，所述第二間隔件結構包括自所述第一閘極結構、所述第二閘極結構及所述第三閘極結構中的每一者的所述第二側壁依序堆疊的第二間隔件、第二蝕刻停止圖案及第四間隔件，且其中所述第一蝕刻停止圖案及所述第二蝕刻停止圖案中的每一者包括呈「L」形圖案的橫截面。
  6. 如請求項5所述的半導體元件，其中所述第二閘極結構的上表面具有以所述基板的上表面作為所述基準水平面的高 度，所述高度自中心部分至所述第二閘極結構的所述第一側壁減小且自所述中心部分至所述第二閘極結構的所述第二側壁實質上恆定不變。
  7. 如請求項6所述的半導體元件，其中以所述基板的上表面作為所述基準水平面，所述第一閘極結構的面對所述第二閘極結構的所述第一側壁上的所述第一間隔件結構的最上表面低於所述第一閘極結構的所述第二側壁上的所述第二間隔件結構的最上表面。
  8. 一種半導體元件，包括：第一主動圖案及第二主動圖案，分別位於基板的胞元區及周邊電路區上，在所述半導體元件的平面圖中，所述周邊電路區環繞所述胞元區；第一閘極結構，隱埋於所述第一主動圖案的上部部分處；位元線結構，在實體上接觸所述第一主動圖案的中心上表面；接觸插塞結構，在實體上接觸所述第一主動圖案的相對邊緣上表面中的每一者；電容器，位於所述接觸插塞結構上；第二閘極結構，位於所述第二主動圖案上；第一間隔件結構與第二間隔件結構，分別位於所述第二閘極結構的彼此相對的第一側壁與第二側壁上；以及第一源極/汲極層與第二源極/汲極層，分別位於所述基板的與所述第二閘極結構的所述第一側壁與所述第二側壁相鄰的上部 部分處，其中所述第二閘極結構的上表面具有以所述基板的上表面作為基準水平面的高度，所述高度自中心部分至所述第一側壁減小且自所述中心部分至所述第二側壁實質上恆定不變，其中在與所述基板的上表面實質上平行的方向上，所述第一間隔件結構包括自所述第二閘極結構的所述第一側壁依序堆疊的第一間隔件、第一蝕刻停止圖案及第三間隔件，其中在與所述基板的上表面實質上平行的所述方向上，所述第二間隔件結構包括自所述第二閘極結構的所述第二側壁依序堆疊的第二間隔件、第二蝕刻停止圖案及第四間隔件，且其中所述第一蝕刻停止圖案及所述第二蝕刻停止圖案中的每一者包括呈「L」形圖案的橫截面。
TW110110779A 2020-09-07 2021-03-25 半導體元件 TWI830993B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0113854 2020-09-07
KR1020200113854A KR102806782B1 (ko) 2020-09-07 2020-09-07 반도체 장치

Publications (2)

Publication Number Publication Date
TW202230728A TW202230728A (zh) 2022-08-01
TWI830993B true TWI830993B (zh) 2024-02-01

Family

ID=80460927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110779A TWI830993B (zh) 2020-09-07 2021-03-25 半導體元件

Country Status (4)

Country Link
US (1) US11690213B2 (zh)
KR (1) KR102806782B1 (zh)
CN (1) CN114156268A (zh)
TW (1) TWI830993B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102912543B1 (ko) * 2021-08-05 2026-01-15 삼성전자주식회사 반도체 소자
KR20230133502A (ko) 2022-03-11 2023-09-19 삼성전자주식회사 반도체 소자
CN115050631A (zh) * 2022-08-15 2022-09-13 合肥晶合集成电路股份有限公司 半导体器件及其制造方法
US20240258404A1 (en) * 2023-01-31 2024-08-01 Nanya Technology Corporation Semiconductor device including multiple spacers and a method for preparing the same
CN116779537B (zh) * 2023-08-17 2023-11-14 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构
US20250280584A1 (en) * 2024-03-02 2025-09-04 Nanya Technology Corporation Semiconductor memory device manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017312A1 (en) * 1998-10-23 2005-01-27 Nanseng Jeng Barrier in gate stack for improved gate dielectric integrity
US7544556B1 (en) * 2004-11-12 2009-06-09 Integrated Device Technology, Inc. Process for forming CMOS devices using removable spacers
TW201742278A (zh) * 2016-03-30 2017-12-01 英特爾股份有限公司 用於垂直磁性穿隧接面之應變工程的方法及所得結構

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474505B1 (ko) 1997-12-23 2005-05-19 주식회사 하이닉스반도체 반도체소자의제조방법
KR100351055B1 (ko) 2000-06-27 2002-09-05 삼성전자 주식회사 채널 이온 주입용 마스크 패턴을 이용한 반도체 메모리소자의 제조 방법
KR100898676B1 (ko) 2002-07-18 2009-05-22 매그나칩 반도체 유한회사 포토 다이오드용 이온주입 마스크 형성 방법
KR101075080B1 (ko) 2003-05-27 2011-10-21 신에쓰 가가꾸 고교 가부시끼가이샤 이온 주입용 스텐실 마스크
US7229502B2 (en) 2004-05-27 2007-06-12 Macronix International Co., Ltd. Method of forming a silicon nitride layer
KR101161456B1 (ko) 2005-08-02 2012-07-02 신덴겐코교 가부시키가이샤 이온 주입 마스크 및 그 제조 방법과, 이온 주입 마스크를이용한 탄화규소 반도체 장치 및 그 제조 방법
JP2007042803A (ja) 2005-08-02 2007-02-15 Honda Motor Co Ltd イオン注入マスクおよびその製造方法、並びにイオン注入マスクを用いた炭化珪素半導体装置およびその製造方法
US20090325106A1 (en) 2008-06-27 2009-12-31 Conley Willard E Method for Implant Imaging with Spin-on Hard Masks
US8202791B2 (en) 2009-03-16 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating two dimensions for different implant energies
JP2011023498A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 半導体装置及びその製造方法
US8445342B2 (en) * 2010-06-23 2013-05-21 Globalfoundries Inc. Short channel semiconductor devices with reduced halo diffusion
US9281336B2 (en) 2013-09-26 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming backside illuminated image sensor device structure
KR102222909B1 (ko) 2013-10-10 2021-03-04 삼성전자주식회사 반도체 소자의 제조방법
KR102143431B1 (ko) 2013-12-06 2020-08-28 삼성전자주식회사 불순물 영역 형성 방법 및 반도체 소자의 제조 방법
US9443770B2 (en) 2014-05-20 2016-09-13 International Business Machines Corporation Patterning process for fin implantation
KR102367948B1 (ko) * 2015-10-08 2022-02-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9530887B1 (en) * 2016-02-25 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor device and manufacturing method thereof
US10269815B2 (en) * 2017-04-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017312A1 (en) * 1998-10-23 2005-01-27 Nanseng Jeng Barrier in gate stack for improved gate dielectric integrity
US7544556B1 (en) * 2004-11-12 2009-06-09 Integrated Device Technology, Inc. Process for forming CMOS devices using removable spacers
TW201742278A (zh) * 2016-03-30 2017-12-01 英特爾股份有限公司 用於垂直磁性穿隧接面之應變工程的方法及所得結構

Also Published As

Publication number Publication date
US20220077152A1 (en) 2022-03-10
TW202230728A (zh) 2022-08-01
CN114156268A (zh) 2022-03-08
US11690213B2 (en) 2023-06-27
KR20220032271A (ko) 2022-03-15
KR102806782B1 (ko) 2025-05-13

Similar Documents

Publication Publication Date Title
US11968824B2 (en) Semiconductor memory devices
TWI830993B (zh) 半導體元件
KR100843715B1 (ko) 반도체소자의 콘택 구조체 및 그 형성방법
TWI841912B (zh) 半導體記憶體裝置
JP2010016220A (ja) 半導体装置及びその製造方法
TWI803017B (zh) 半導體裝置
CN101937915B (zh) 半导体器件及半导体器件的制造方法
TWI814592B (zh) 半導體裝置
US20130115745A1 (en) Methods of manufacturing semiconductor devices including device isolation trenches self-aligned to gate trenches
TWI846455B (zh) 半導體元件
TWI850827B (zh) 半導體裝置
US20240040772A1 (en) Semiconductor devices
US12289881B2 (en) Semiconductor devices
TWI844357B (zh) 半導體元件
US12381146B2 (en) Semiconductor devices
TWI886640B (zh) 半導體元件
TWI892745B (zh) 半導體裝置及其形成方法
US20250240945A1 (en) Semiconductor device
US20250016979A1 (en) Semiconductor device
TWI819787B (zh) 半導體裝置
TWI852415B (zh) 半導體裝置
US20240130116A1 (en) Semiconductor device
US20250071980A1 (en) Semiconductor device
KR20220070713A (ko) 반도체 장치의 제조 방법