[go: up one dir, main page]

TWI882365B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI882365B
TWI882365B TW112123347A TW112123347A TWI882365B TW I882365 B TWI882365 B TW I882365B TW 112123347 A TW112123347 A TW 112123347A TW 112123347 A TW112123347 A TW 112123347A TW I882365 B TWI882365 B TW I882365B
Authority
TW
Taiwan
Prior art keywords
gate
nanostructure
drain region
source
dielectric layer
Prior art date
Application number
TW112123347A
Other languages
English (en)
Other versions
TW202431632A (zh
Inventor
江國誠
王志豪
陳冠霖
黃禹軒
勁 蔡
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202431632A publication Critical patent/TW202431632A/zh
Application granted granted Critical
Publication of TWI882365B publication Critical patent/TWI882365B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10W20/20—
    • H10W20/427—

Landscapes

  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

裝置包括下側源極/汲極區；上側源極/汲極區；奈米結構，位於上側源極/汲極區與下側源極/汲極區之間；閘極結構，延伸至奈米結構的側壁中，閘極結構包括閘極介電層與閘極，且閘極的外側側壁對準閘極介電層的外側側壁；以及閘極接點，與閘極結構相鄰，且閘極接點沿著閘極的外側側壁與閘極介電層的外側側壁延伸。

Description

半導體裝置與其形成方法
本發明實施例關於半導體裝置，更特別關於具有垂直奈米結構的奈米結構場效電晶體。
半導體裝置用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，並採用微影圖案化多種材料層以形成電路構件與單元於基板上。
半導體產業持續減少最小結構尺寸以持續改善多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度，以將更多構件整合至給定面積中。然而隨著最小結構尺寸縮小，額外產生需解決的問題。
在一實施例中，半導體裝置包括下側源極/汲極區；上側源極/汲極區；奈米結構，位於上側源極/汲極區與下側源極/汲極區之間；閘極結構，延伸至奈米結構的側壁中，閘極結構包括閘極介電層與閘極，且閘極的外側側壁對準閘極介電層的外側側壁；以及閘極接點，與閘極結構相鄰，且閘極接點沿著閘極的外側側壁與閘極介電層的外側側壁延伸。
在一實施例中，半導體裝置包括前側內連線結構；背側內連線結構；以及 裝置層，位於背側內連線結構與前側內連線結構之間，且裝置層包括上拉電晶體，包括第一奈米結構與第一閘極，第一閘極在第一方向中延伸至第一奈米結構的第一側壁中，第一方向垂直於延伸在背側內連線結構與前側內連線結構之間的第二方向；下拉電晶體，包括第二奈米結構與第二閘極，第二閘極在第一方向中延伸至第二奈米結構的第二側壁中；以及閘極接點，在平行於第一方向的平面中位於上拉電晶體與下拉電晶體之間，且閘極接點物理接觸第一閘極與第二閘極。
在一實施例中，半導體裝置的形成方法包括形成奈米結構於第一閘極間隔物與第二閘極間隔物之間；使奈米結構的側壁自第一閘極間隔物的側壁與第二閘極間隔物的側壁凹陷，以形成側壁凹陷；形成閘極結構於側壁凹陷之中與奈米結構的側壁之上；以及沉積層間介電層於閘極結構周圍；以及形成閘極接點以穿過層間介電層並接觸閘極結構的側壁。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
以下揭露的內容提供許多不同的實施例或實例以實施本案的不同特徵。以下揭露的內容說明各個構件及其排列方式的特定例子以簡化說明。這些特定例子並非用以侷限本發明實施例。舉例來說，若本發明實施例說明第一結構形成於第二結構之上，即表示其第一結構可能與第二結構直接接觸，或額外結構可能形成於第一結構與第二結構之間，使第一結構與第二結構未直接接觸。此外，本發明多種例子可重複標號以簡化說明或使說明清楚，並不代表多種實施例及/或設置中具有相同標號的結構具有同樣的相對關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
依據多種實施例，奈米結構場效電晶體具有垂直奈米結構。奈米結構場效電晶體包括閘極結構包覆垂直奈米結構的側壁。形成接點至閘極結構，使接點位於相鄰的奈米結構場效電晶體的閘極結構之間，且上述閘極結構共用接點。因此可由相同的閘極接點(而非較上層的內連線)使多個閘極結構耦接在一起。因此可改善最終積體電路的密度。
圖1係一些實施例中，奈米結構場效電晶體的圖式。圖1係三維圖，並省略奈米結構場效電晶體的一些結構以求圖式清楚。
奈米結構場效電晶體各自包括半導體奈米結構66 (如奈米片、奈米棒、或類似物)，而半導體奈米結構66可作為奈米結構場效電晶體所用的通道區。半導體奈米結構為垂直奈米結構，其延伸方向垂直於基板的主要表面(未圖示)。閘極結構100包覆半導體奈米結構66的每一側壁。閘極結構100各自包括閘極介電層與閘極(如下述)。源極/汲極區84 (含有上側源極/汲極區84U與下側源極/汲極區84L)分別高於與低於半導體奈米結構66。源極/汲極區84可獨立地或一起視作源極或汲極，端視內容而定。每一奈米結構場效電晶體包括半導體奈米結構66、上側源極/汲極區84U、與下側源極/汲極區84L，且半導體奈米結構66位於上側源極/汲極區84U與下側源極/汲極區84L之間。可形成輕摻雜源極/汲極區(如後述)於源極/汲極區84與半導體奈米結構66之間。可形成接點(如後述)至源極/汲極區84與閘極結構100。多種半導體奈米結構66之間可共用源極/汲極區84及/或閘極結構100。舉例來說，相鄰的源極/汲極區84及/或相鄰的閘極結構100可電性連接，比如以相同接點耦接多個源極/汲極區84或以相同接點耦接多個閘極結構100。
圖1更顯示後續圖式所用的參考剖面。參考剖面A-A’沿著半導體奈米結構66的緯軸。參考剖面B-B’垂直於參考剖面A-A’，並沿著半導體奈米結構66的縱軸。後續圖式依據這些參考剖面以求圖式清楚。
圖2A至31B係一些實施例中，製造奈米結構場效電晶體的中間階段的圖式。圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、20A、21A、22A、23A、24A、25A、26A、27A、28A、29A、30A、及31A係沿著類似剖面如圖1中的參考剖面A-A’的剖視圖。圖2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B、17B、18B、19B、20B、21B、22B、23B、24B、25B、26B、27B、28B、29B、30B、及31B係沿著類似剖面如圖1中的參考剖面B-B’的剖視圖。
在圖2A及2B中，提供基板50。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板上，通常提供於矽基板或玻璃基板上。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板50的半導體材料可包括矽、鍺、半導體化合物(如摻雜碳的矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
基板50具有n型區50N與p型區50P。n型區50N可用於形成n型裝置如n型金氧半電晶體(比如n型奈米結構場效電晶體)，而p型區50P可用於形成p型裝置如p型金氧半電晶體(比如p型奈米結構場效電晶體)。可(或可不)物理分開n型區50N與p型區50P (未圖示)，且任何數目的裝置結構(如其他主動區、摻雜區、隔離結構、或類似物)可位於n型區50N與p型區50P之間。雖然圖式中只有一個n型區50N與一個p型區50P，但可提供任何數目的n型區50N與p型區50P。
多層堆疊52形成於基板50上。多層堆疊52包括虛置層54 (含有下側虛置層54L與上側虛置層54U)與半導體層56。半導體層56位於下側虛置層54L與上側虛置層54U之間。虛置層54的組成可為第一半導體材料，而半導體層56的組成可為第二半導體材料。半導體材料可各自擇自基板50的半導體材料的候選者。多層堆疊52的每一層的形成方法可為成長製程如氣相磊晶或分子束磊晶、沉積製程如化學氣相沉積或原子層沉積、或類似方法。
如下詳述，將移除虛置層54並圖案化半導體層56，以形成奈米結構場效電晶體所用的通道區。後續製程將移除虛置層54，以露出半導體層56的上表面與下表面。虛置層54的半導體材料相對於半導體層56的半導體材料具有高蝕刻選擇性，比如矽鍺(如Si xGe 1-x，其中x可為0至1)。半導體層56的第二半導體材料可為適用於n型裝置與p型裝置的材料如矽。
遮罩58形成於多層堆疊52上。遮罩58將作為圖案化溝槽於多層堆疊52與基板50中的蝕刻製程時所用的蝕刻遮罩。遮罩58可包括硬遮罩。在一些實施例中，遮罩58的組成為光阻如單層光阻、雙層光阻、三層光阻、或類似物。舉例來說，遮罩58可為三層光阻，其含有底層(如底抗反射塗層)、中間層(如硬遮罩)、與頂層(如光阻)。光阻的形成方法可為旋轉塗佈、沉積製程如化學氣相沉積、上述之組合、或類似製程，且其圖案化的方法可採用任何可接受的光微影技術以具有所需的溝槽圖案。
在一些實施例中，遮罩58的形成方法可採用一或多道光微影製程，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，而保留的間隔物之後可作為遮罩58。
在圖3A及3B中，第一間隔物60形成於多層堆疊52 (見圖2A及2B)與遮罩58的露出側壁上。第一間隔物60的形成方法可為順應性形成一或多種介電材料，接著蝕刻介電材料。可接受的介電材料可包括氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、或類似物，其形成方法可為沉積製程如化學氣相沉積、原子層沉積、或類似製程。亦可採用任何可接受的製程所形成的其他絕緣材料。可進行任何可接受的蝕刻製程如乾蝕刻、濕蝕刻、類似製程、或上述之組合，以圖案化介電材料。蝕刻可為非等向。蝕刻後的介電材料可具有部分保留於遮罩58的側壁上，因此形成第一間隔物60。
之後形成鰭狀物62於基板50中，並形成虛置奈米結構64與半導體奈米結構66 (含有下側虛置奈米結構64L、上側虛置奈米結構64U、與半導體奈米結構66)於多層堆疊52中。在一些實施例中，可採用第一間隔物60與遮罩58的組合作為蝕刻遮罩並蝕刻溝槽68於多層堆疊52與基板50中，以分別形成虛置奈米結構64、半導體奈米結構66、與鰭狀物62於多層堆疊52與基板50中。蝕刻可為任何可接受的蝕刻製程如反應性離子蝕刻、中性束蝕刻、類似製程、或上述之組合。蝕刻可為非等向。蝕刻多層堆疊52所形成的虛置奈米結構64與半導體奈米結構66，可自下側虛置層54L定義下側虛置奈米結構64L，自上側虛置層54U定義上側虛置奈米結構64U，並自半導體層56定義半導體奈米結構66。半導體奈米結構66各自位於下側虛置奈米結構64L與上側虛置奈米結構64U之間。如下詳述，上側虛置奈米結構64U將置換成上側源極/汲極區，而下側虛置奈米結構64L將置換成下側源極/汲極區。下側虛置奈米結構64L與上側虛置奈米結構64U可一起視作虛置奈米結構64。
在一些實施例中，虛置奈米結構64與半導體奈米結構66為垂直奈米結構如奈米棒，但其他垂直通道結構的形狀與設置亦屬可能，比如奈米線、多個奈米線、多個奈米棒、或類似物。奈米棒具有彼此垂直的縱軸與緯軸。虛置奈米結構64與半導體奈米結構66的縱軸與緯軸垂直於基板50的主要表面。
在圖4A及4B中，閘極間隔物72形成於虛置奈米結構64的側壁(如溝槽68所露出的側壁)上。因此半導體奈米結構66位於閘極間隔物72之間。如下詳述，之後可形成閘極結構於半導體奈米結構66周圍，且虛置奈米結構64之後將置換成對應的源極/汲極區。閘極間隔物72可作為後續形成的源極/汲極區與後續形成的閘極結構之間的隔離結構。此外，閘極間隔物72可用於避免後續的蝕刻製程(如後續修整半導體奈米結構66所用的蝕刻製程)損傷後續形成的源極/汲極區。
舉例來說，形成閘極間隔物72的方法可橫向擴展溝槽68。具體而言，溝槽68所露出的虛置奈米結構64的側壁的部分可凹陷，以形成側壁凹陷。雖然圖式中的虛置奈米結構64的側壁凹入，但側壁可平直或凸出。可由任何可接受的蝕刻製程使側壁凹陷，比如對虛置奈米結構64具有選擇性的蝕刻製程(如選擇性蝕刻虛置奈米結構64的材料的速率，大於蝕刻半導體奈米結構66的材料的速率)。蝕刻可為等向。舉例來說，當虛置奈米結構64的組成為矽鍺且半導體奈米結構66的組成為矽時，蝕刻製程可為採用氫氧化四甲基銨、氫氧化銨、或類似物的濕蝕刻。在另一實施例中，蝕刻製程可為採用氟為主的氣體如氫氟酸氣的乾蝕刻。在一些實施例中，可對虛置奈米結構64與半導體奈米結構66持續進行相同的蝕刻製程，以形成溝槽68並使虛置奈米結構64的側壁凹陷。接著可順應性地形成絕緣材料於側壁凹陷與溝槽68中，接著蝕刻絕緣材料以形成閘極間隔物72。絕緣材料可為氮化矽、碳氮化矽、碳氧化矽、或碳氮氧化矽，但亦可採用任何合適材料如介電常數低於約3.5的低介電常數材料。絕緣材料的形成方法可為沉積製程如原子層沉積、化學氣相沉積、或類似製程。蝕刻絕緣材料的製程可為非等向。舉例來說，蝕刻製程可為乾蝕刻如反應性離子蝕刻、中性束蝕刻、或類似製程。蝕刻的絕緣材料的部分保留於側壁凹陷中，因此形成閘極間隔物72。
雖然圖式中的閘極間隔物72的外側側壁與半導體奈米結構66的側壁齊平，閘極間隔物72的外側側壁可延伸超出半導體奈米結構66的側壁，或自半導體奈米結構66的側壁凹陷。因此閘極間隔物72可部分填入、完全填入、或超填側壁凹陷。此外，雖然圖式中的閘極間隔物72的側壁平直，但閘極間隔物72的側壁可凹入或凸出。
在圖5A及5B中，可視情況修整溝槽68所露出的半導體奈米結構66的部分。修整製程可減少半導體奈米結構66的尺寸如寬度。修整半導體奈米結構66的製程可減少後續形成的源極/汲極區與後續形成的閘極結構之間的短接風險。可由任何可接受的蝕刻製程修整半導體奈米結構66，比如對半導體奈米結構66具有選擇性的蝕刻製程(比如選擇性蝕刻半導體奈米結構66的材料的速率，大於蝕刻虛置奈米結構64的材料的速率)。蝕刻可為等向。
在一些實施例中，修整製程包括進行多個氧化與蝕刻的循環。舉例來說，在每一氧化循環時可氧化半導體奈米結構66的部分，且在每一蝕刻循環時，可移除半導體奈米結構66的氧化部分。可重複氧化與蝕刻循環，直到自半導體奈米結構66修整所需的材料量。舉例來說，可循環重複氧化與蝕刻的循環一段預定時間。氧化步驟可為任何可接受的氧化製程，比如原生氧化製程、熱氧化製程、快速熱氧化製程、化學氧化製程、原位蒸汽產生製程、或類似製程。可進行其他氧化製程或上述之組合。蝕刻可為任何可接受的蝕刻製程，比如濕蝕刻、乾蝕刻、或上述之組合。可由任何可接受的蝕刻製程進行蝕刻，比如濕蝕刻、乾蝕刻、或上述之組合。舉例來說，可採用稀氫氟酸的可接受的蝕刻製程進行化學氧化物移除製程。
在圖6A及6B中，絕緣材料74形成於基板50之上，以及相鄰的鰭狀物62、相鄰的虛置奈米結構64與半導體奈米結構66、與相鄰的第一間隔物60之間。絕緣材料74可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積、類似方法、或上述之組合。亦可採用任何可接受的製程所形成的其他絕緣材料。在一些實施例中，絕緣材料74包括可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料74，即可進行退火製程。絕緣材料74可或可不包括多層。舉例來說，一些實施例可先沿著基板50、鰭狀物62、虛置奈米結構64、與半導體奈米結構66的表面形成襯墊74A。之後可形成填充材料74B (如前述的絕緣材料)於襯墊74A上。
絕緣材料74可沉積於第一間隔物60與遮罩58上，使多餘絕緣材料74覆蓋第一間隔物60與遮罩58。接著施加移除製程至絕緣材料74，以移除第一間隔物60與遮罩58上的多餘絕緣材料74。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。平坦化製程可露出第一間隔物60與遮罩58，使完成平坦化製程之後的遮罩58、第一間隔物60、與絕緣材料74的上表面實質上共平面(在製程變數中)。
在圖7A及7B中，移除遮罩58以形成上側源極/汲極凹陷76。上側源極/汲極凹陷76露出上側虛置奈米結構64U。在遮罩58包括光阻的實施例中，可由任何可接受的輝化製程移除遮罩58。在遮罩58包含硬遮罩的實施例中，可由對遮罩58具有選擇性的蝕刻製程移除(比如選擇性蝕刻遮罩58的材料的速率，大於蝕刻虛置奈米結構64的材料的速率)。在蝕刻移除遮罩58時，上側虛置奈米結構64U可作為蝕刻停止層。
在圖8A及8B中，修整第一間隔物60。修整製程可減少第一間隔物60的尺寸如寬度。可修整第一間隔物60，直到完全露出上側虛置奈米結構64U的上表面。具體而言，可移除第一間隔物60覆蓋上側虛置奈米結構64U的部分。綜上所述，第一間隔物60的保留部分位於閘極間隔物72上，而不位於上側虛置奈米結構64U上。可由任何可接受的蝕刻製程修整第一間隔物60，比如對第一間隔物60具有選擇性的蝕刻製程(如選擇性蝕刻第一間隔物60的材料的速率，大於蝕刻虛置奈米結構64的材料的速率)。蝕刻可為等向。
在圖9A及9B中，移除上側虛置奈米結構64U以延伸上側源極/汲極凹陷76。綜上所述，上側源極/汲極凹陷76露出半導體奈米結構66。移除上側虛置奈米結構64U的保留部分的方法，可為任何可接受的蝕刻製程如對上側虛置奈米結構64U具有選擇性的蝕刻製程(比如選擇性蝕刻虛置奈米結構64的材料的速率，大於蝕刻半導體奈米結構66的材料的速率)。蝕刻可為非等向。
在圖10A及10B中，上側源極/汲極區84U形成於上側源極/汲極凹陷76中。在一些實施例中，閘極間隔物72用於使上側源極/汲極區84U與半導體奈米結構66隔有合適的橫向距離，因此上側源極/汲極區84U與最終奈米結構場效電晶體其後續形成的閘極不會短接。
n型區中的上側源極/汲極區84U的形成方法，可遮罩p型區50P。接著磊晶成長上側源極/汲極區84U於n型區50N中的上側源極/汲極凹陷76之中。n型區50N中的上側源極/汲極區84U可包括適用於n型奈米結構場效電晶體的任何可接受的材料。舉例來說，若半導體奈米結構66的組成為矽，則上側源極/汲極區84U可包括施加拉伸應力於半導體奈米結構66上的材料，比如矽、摻雜碳的矽、摻雜磷的矽、磷化矽、或類似物。n型區50N中的上側源極/汲極區84U可視作n型源極/汲極區。上側源極/汲極區84U可具有自半導體奈米結構66的個別上表面隆起的表面，且可具有晶面。
p型區50P中的上側源極/汲極區84U的形成方法可為遮罩n型區50N。接著磊晶成長上側源極/汲極區84U於p型區50P中的上側源極/汲極凹陷76中。p型區50P中的上側源極/汲極區84U可包括適用於p型奈米結構場效電晶體的任何可接受的材料。舉例來說，若半導體奈米結構66的組成為矽，則上側源極/汲極區84U可包括施加壓縮應力於半導體奈米結構66上的材料，比如矽鍺、摻雜硼的矽鍺、鍺錫、或類似物。p型區50P中的上側源極/汲極區84U可視作p型源極/汲極區。上側源極/汲極區84U亦可具有自半導體奈米結構66的個別表面隆起的表面，且可具有晶面。
可佈植合適型態(如n型或p型)的摻質至上側源極/汲極區84U以形成源極/汲極區，接著進行退火。n型摻質可為磷、砷、銻、或類似物。p型摻質可為硼、氟化硼、銦、或類似物。源極/汲極區的摻質濃度可介於10 19原子/cm 3至10 21原子/cm 3。在一些實施例中，可在成長時原位摻雜上側源極/汲極區84U。
上側源極/汲極區84U可包括一或多個半導體材料層。舉例來說，上側源極/汲極區84U可包括襯墊層、主要層、與完成層(或更一般的第一半導體層、第二半導體層、與第三半導體層)。可採用任何數目的半導體材料層作為上側源極/汲極區84U。襯墊層、主要層、與完成層各自的組成可為不同的半導體材料，且可摻雜至不同的摻質濃度。在一些實施例中，襯墊層的摻質濃度可小於主要層的摻質濃度，並大於完成層的摻質濃度。在上側源極/汲極區84U包括三個半導體材料層的實施例中，襯墊層可成長於上側源極/汲極凹陷76中，主要層可成長於襯墊層上，而完成層可成長於主要層上。
上側輕摻雜源極/汲極區82U形成於上側源極/汲極凹陷76中。上側輕摻雜源極/汲極區82U形成於半導體奈米結構66上，而上側源極/汲極區84U形成於上側輕摻雜源極/汲極區82U上，使上側輕摻雜源極/汲極區82U位於上側源極/汲極區84U與半導體奈米結構66之間。上側輕摻雜源極/汲極區82U的磊晶成長方式，可與上側源極/汲極區84U的磊晶成長方式類似，如採用合適的遮罩步驟以形成適用於p型奈米結構場效電晶體的可接受材料的上側輕摻雜源極/汲極區82U於p型區50P中(如前述)，並形成適用於n型奈米結構場效電晶體的可接受材料的上側輕摻雜源極/汲極區82U於n型區50N中(如前述)。可佈植合適型態(如n型或p型)的摻質至上側輕摻雜源極/汲極區82U以形成輕摻雜源極/汲極區，接著進行退火。輕摻雜源極/汲極區所用的n型及/或p型摻質可為任何前述摻質。輕摻雜源極/汲極區的摻質濃度可介於10 15原子/cm 3至10 19原子/cm 3之間。在一些實施例中，可在成長時原位摻雜上側輕摻雜源極/汲極區82U。
在圖11A及11B中，源極/汲極遮罩86形成於上側源極/汲極區84U上。源極/汲極遮罩86為犧牲遮罩，其可在後續製程中保護上側源極/汲極區84U。之後可將源極/汲極遮罩86置換成導電墊。
舉例來說，形成源極/汲極遮罩86的方法可順應性沉積一或多種介電材料於上側源極/汲極凹陷76中。介電材料亦可沉積於絕緣材料74與第一間隔物60的上表面之上。可接受的介電材料可包括氮化矽、碳氮化矽、氮氧化矽、碳氮氧化矽、或類似物，其形成方法可為順應性沉積製程如化學氣相沉積、原子層沉積、或類似製程。亦可採用任何可接受的製程所形成的其他介電材料。可進行移除製程以移除絕緣材料74與第一間隔物60的上表面之上的介電材料的多餘部分。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。在移除製程之後，介電材料的部分保留於上側源極/汲極凹陷76中，因此形成源極/汲極遮罩86。在平坦化製程之後，源極/汲極遮罩86、絕緣材料74、與第一間隔物60的上表面實質上共平面(在製程變數中)。
在圖12A及12B中，使絕緣材料74凹陷以形成隔離區90如淺溝槽隔離區。隔離區90與鰭狀物62相鄰。使絕緣材料74凹陷的步驟，可自溝槽68移除一些絕緣材料74。使絕緣材料74凹陷，以露出半導體奈米結構66的側壁。因此半導體奈米結構66高於隔離區90。此外，隔離區90的上表面可平坦如圖示、凸出、凹入(如碟化)、或上述之組合。可由合適蝕刻使隔離區90的上表面平坦、凸出、及/或凹入。使隔離區90凹陷的製程可採用任何可接受的蝕刻製程，比如對絕緣材料74具有選擇性的蝕刻製程(如選擇性蝕刻絕緣材料74的速率，大於蝕刻鰭狀物62與虛置奈米結構64與半導體奈米結構66的材料的速率)。舉例來說，可採用稀氫氟酸的氧化物移除製程。
在圖13A及13B中，修整溝槽68所露出的半導體奈米結構66的部分，以形成側壁凹陷92。修整製程可減少半導體奈米結構66的尺寸如寬度。之後可形成閘極結構於側壁凹陷92中。可由任何可接受的蝕刻製程修整半導體奈米結構66，比如對半導體奈米結構66具有選擇性的蝕刻製程(如選擇性蝕刻半導體奈米結構66的材料的速率，大於蝕刻虛置奈米結構64的材料的速率)。蝕刻可為等向。在一些實施例中，修整製程包括進行多道氧化與蝕刻循環，其方式類似於前述修整半導體奈米結構66的製程。
在圖14A及14B中，閘極介電層94順應性地形成於側壁凹陷92與溝槽68中。具體而言，閘極介電層94形成於半導體奈米結構66的側壁上以及閘極間隔物72的下表面與下表面上。閘極介電層94包覆半導體奈米結構66的所有(如四個)側壁。閘極介電層94亦可形成於隔離區90的上表面、閘極間隔物72的側壁、第一間隔物60的側壁、第一間隔物60的上表面、與源極/汲極遮罩86的上表面之上。閘極介電層94可包括氧化物如氧化矽或金屬氧化物、矽酸鹽如金屬矽酸鹽、上述之組合、上述之多層、或類似物。閘極介電層94可包括介電常數大於約7.0的高介電常數材料，比如鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層94的形成方法可包括分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。雖然圖式中的閘極介電層94為單層，閘極介電層94亦可包括多層如界面層與上方 的高介電常數介電層。在一些實施例中，界面層的組成為氧化矽，而高介電常數的介電層的組成為氧化鉿。
閘極層96形成於閘極介電層94上。閘極層96可包括一或多種含金屬的材料如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、上述之組合、上述之多層、或類似物。閘極層96的形成方法可包括物理氣相沉積、化學氣相沉積、原子層沉積、或類似方法。雖然圖式中的閘極層96為單層，閘極層96亦可包括多層如任何數目的功函數調整層、任何數目的黏著層、以及填充層。
可同時形成n型區50N與p型區50P中的閘極介電層94，使每一區中的閘極介電層94由相同材料所組成。亦可同時形成閘極層96，使每一區中的閘極層96由相同材料所組成。在一些實施例中，每一區中的閘極介電層94的形成方法可為分開製程，使每一區中的閘極介電層94可為不同材料及/或具有不同層數，及/或每一區中的閘極層96的形成方法可為分開製程，使每一區中的閘極層96可為不同材料及/或具有不同層數。在採用分開製程時，可採用多種遮罩步驟以遮罩並露出合適區域。
在圖15A及15B中，移除溝槽68中的閘極層96的部分(如側壁凹陷92之外的部分，見圖13A及13B)以形成閘極104。移除溝槽68中的閘極層96的部分，可露出閘極介電層94。可由任何可接受的回蝕刻製程移除閘極層96的部分。蝕刻閘極層96的方法可為非等向。舉例來說，蝕刻製程可為乾蝕刻如反應性離子蝕刻、中性束蝕刻、或類似製程。回蝕刻製程對閘極層96具有選擇性，比如選擇性蝕刻閘極層96的材料的速率大於蝕刻閘極介電層94的材料的速率。在一些實施例中，採用氯作為蝕刻劑以進行乾蝕刻。在移除製程之後，閘極層96的部分保留於側壁凹陷92中，以形成閘極104。以回蝕刻製程形成閘極104，造成閘極104的外側側壁對準閘極介電層94的外側側壁，因此對準後續形成的閘極介電層的外側側壁。閘極104位於側壁凹陷92中，以在平行於基板的主要表面的方向中延伸至半導體奈米結構66的側壁之中。
在圖16A及16B中，第一層間介電層114沉積於溝槽68之中、沉積於閘極介電層94之上、並沿著閘極104的側壁。綜上所述，第一層間介電層114位於隔離區90上。第一層間介電層114可填入(且可超填)溝槽68，以位於源極/汲極遮罩86與第一間隔物60上。第一層間介電層114位於上側源極/汲極區84U、半導體奈米結構66、與閘極104周圍。第一層間介電層114的組成可為介電材料，其可由合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積所沉積。介電材料可包括磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。亦可採用任何可接受的製程所形成的其他絕緣材料。在一些實施例中，可形成三層結構如氧化物-氮化物-氧化物結構。舉例來說，可將第一氧化物填入溝槽68，可形成氮化物於第一氧化物上，且可形成第二氧化物於氮化物上。採用三層結構可減少不同區域中的高度差異。接著對三層結構施加移除製程，以移除第二氧化物與氮化物。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。保留於溝槽68中的第一氧化物可形成第一層間介電層114。
在一些實施例中，接點蝕刻停止層112形成於第一層間介電層114與閘極介電層94及閘極104之間。接點蝕刻停止層112的組成可為相對於第一層間介電層114的介電材料具有高蝕刻選擇性的介電材料，比如氮化矽、氧化矽、氮氧化矽、或類似物，其形成方法可為任何合適的沉積製程如化學氣相沉積、原子層沉積、或類似製程。
如下詳述，可形成閘極接點以穿過第一層間介電層114與接點蝕刻停止層112至閘極104。閘極接點可形成於相鄰的閘極104與相鄰的半導體奈米結構66之間，使閘極接點沿著閘極104的外側側壁延伸。因此可由相同閘極接點耦接多個閘極104，其有利於製作一些種類的電路如互補式金氧半反相器。在一些實施例中，閘極接點位於p型區50P中的閘極104與n型區50N中的閘極104之間，並耦接至上述閘極104。可視情況形成閘極接點遮罩於閘極接點上。
在圖17A及17B中，形成閘極接點所用的接點開口116以穿過第一層間介電層114與接點蝕刻停止層112。接點開口116形成於一些半導體奈米結構66之間。在一些實施例中，接點開口116沿著半導體奈米結構66的縱軸形成於半導體奈米結構66之間。在一些實施例中，接點開口116形成於p型區50P中的半導體奈米結構66與n型區50N中的半導體奈米結構66之間。接點開口116為露出閘極介電層94與閘極104的外側側壁的溝槽。
在圖18A及18B中，閘極接點118形成於接點開口116中，以接觸閘極104的外側側壁。綜上所述，閘極接點118延伸穿過第一層間介電層114。閘極接點118可物理與電性耦接至閘極104。在一些實施例中，閘極接點118位於p型區50P中的閘極104與n型區50N中的閘極104之間，並耦接至上述閘極104。
舉例來說，形成閘極接點118的方法可形成襯墊(未圖示)如擴散阻障層、黏著層、或類似物以及導電材料於接點開口116中。襯墊可包括鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自第一層間介電層114的上表面移除多餘材料。保留的襯墊與導電材料可形成閘極接點118於接點開口116中。在平坦化製程之後，閘極接點118與第一層間介電層114的上表面實質上共平面(在製程變數中)。
在圖19A及19B中，閘極接點118的上表面自第一層間介電層114的上表面凹陷。使閘極接點118凹陷的步驟可自接點開口116移除閘極接點118的上側部分。閘極接點118凹陷，以露出閘極介電層94的外側側壁。使閘極接點118凹陷的方法可採用可接受的蝕刻製程，比如對閘極接點118具有選擇性的蝕刻製程(如選擇性蝕刻閘極接點118的材料的速率，大於蝕刻第一層間介電層114的材料的速率)。可採用時控的蝕刻製程，在閘極接點118凹陷所需的距離之後即可停止蝕刻閘極接點118。在閘極接點118凹陷之後，閘極接點118的上表面高於閘極104的上表面。在此實施例中，閘極介電層94不凹陷，因此閘極接點118凹陷之後的接點開口116露出閘極介電層94的外側側壁。在另一實施例中(搭配圖33A至35B說明於後)，閘極接點118凹陷之後可使閘極介電層94凹陷。
在圖20A及20B中，閘極接點遮罩120形成於閘極接點118上。具體而言，閘極接點遮罩120形成於接點開口116中移除閘極接點118的上側部分的部分中。此實施例在使閘極接點118凹陷後的閘極介電層94不凹陷處，閘極接點遮罩120可沿著閘極介電層94的外側側壁延伸。
舉例來說，形成閘極接點遮罩120的方法，可順應性沉積一或多種介電材料於接點開口116中。介電材料亦可沉積於第一層間介電層114的上表面上。可接受的介電材料可包括氮化矽、碳氮化矽、氮氧化矽、碳氮氧化矽、或類似物，其形成方法可為順應性的沉積製程如化學氣相沉積、原子層沉積、或類似製程。亦可採用任何可接受的製程所形成的其他介電材料。進行移除製程以移除第一層間介電層114的上表面上的介電材料的多餘部分。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。在移除製程之後，介電材料的部分保留於接點開口116中，因此形成閘極接點遮罩120。
此外，進行移除製程以形成閘極介電層102並使閘極接點遮罩120的上表面與第一層間介電層114、閘極介電層102、源極/汲極遮罩86、與第一間隔物60的上表面齊平。在一些實施例中，可採用平坦化製程如化學機械研磨、回蝕刻製程、上述之組合、或類似製程。在平坦化製程之後，閘極接點遮罩120、第一層間介電層114、閘極介電層102、源極/汲極遮罩86、與第一間隔物60的上表面實質上共平面(在製程變數中)。綜上所述，自第一層間介電層114露出源極/汲極遮罩86 (若存在)的上表面。在一些實施例中，可採用相同的移除製程形成閘極介電層102與閘極接點遮罩120。
閘極接點118與最終閘極結構(包含閘極介電層102與閘極104)相鄰。閘極104為於閘極介電層102與閘極接點118的部分之間。此外，閘極介電層102位於閘極接點118的部分與第一間隔物60及閘極間隔物72之間。以前述回蝕刻製程形成閘極104，可使閘極104的外側側壁對準閘極介電層102的外側側壁。閘極接點118沿著閘極104的外側側壁與閘極介電層102的外側側壁延伸，並接觸閘極104的外側側壁與閘極介電層102的外側側壁。閘極接點118亦沿著閘極間隔物72的外側側壁與第一間隔物60的外側側壁延伸。
在圖21A及21B中，自上側源極/汲極凹陷76移除源極/汲極遮罩86，以露出上側源極/汲極區84U。可採用任何可接受的蝕刻製程移除源極/汲極遮罩86，比如對源極/汲極遮罩86具有選擇性的蝕刻製程(例如選擇性蝕刻源極/汲極遮罩86的材料的速率，大於蝕刻閘極接點遮罩120、第一層間介電層114、閘極介電層102、與第一間隔物60的材料的速率)。
在圖22A及22B中，導電墊126形成於上側源極/汲極凹陷76中。導電墊126可物理與電性耦接至上側源極/汲極區84U。舉例來說，形成導電墊126的方法，可形成襯墊(未圖示)如擴散阻障層、黏著層、或類似物以及導電材料於上側源極/汲極凹陷76中。襯墊可包括鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自閘極接點遮罩120與第一層間介電層114的上表面移除多餘材料。保留的襯墊與導電材料可形成導電墊126於上側源極/汲極凹陷76中。在平坦化製程之後，導電墊126、閘極接點遮罩120、第一層間介電層114、閘極介電層102、與第一間隔物60的上表面可實質上共平面(在製程變數中)。
可視情況形成金屬-半導體合金區124於上側源極/汲極區84U上。金屬-半導體合金區124可為金屬矽化物(如鈦矽化物、鈷矽化物、鎳矽化物、或類似物)所形成的矽化物區、金屬鍺化物(如鈦鍺化物、鈷鍺化物、鎳鍺化物、或類似物)所形成的鍺化物區、金屬矽化物與金屬鍺話務所形成的矽鍺化物區、或類似物。可在形成導電墊126之前形成金屬-半導體合金區124，比如沉積金屬於上側源極/汲極凹陷76中，接著進行熱退火製程。金屬可為能與上側源極/汲極區84U的半導體材料(如矽、摻雜碳的矽、矽鍺、鍺、或類似物)反應，以形成低電阻的金屬-半導體合金的任何金屬，比如鎳、鈷、鈦、鉭、鉑、鎢、其他貴金屬、其他耐火金屬、稀土金屬、或上述之合金。金屬的形成方法可為沉積製程如原子層沉積、化學氣相沉積、物理氣相沉積、或類似製程。在熱退火製程之後，可進行清潔製程如濕式清潔以自上側源極/汲極凹陷76移除任何殘留金屬，比如形成金屬-半導體合金區124的表面。導電墊126可形成於金屬-半導體合金區124上。
在圖23A及23B中，第二層間介電層134沉積於導電墊126、閘極接點遮罩120、第一層間介電層114、閘極介電層102、與第一間隔物60上。在一些實施例中，第二層間介電層134為可流動的化學氣相沉積法所形成的可流動膜。在一些實施例中，第二層間介電層134的組成可為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其形成方法可為任何合適的沉積製程如化學氣相沉積、電漿輔助化學氣相沉積、或類似製程。
在一些實施例中，蝕刻停止層132形成於第二層間介電層134與導電墊126、閘極接點遮罩120、第一層間介電層114、閘極介電層102、及第一間隔物60之間。蝕刻停止層132的組成可為相對於第二層間介電層134的介電材料具有高蝕刻選擇性的介電材料，比如氮化矽、氧化矽、氮氧化矽、或類似物，且其形成方法可為任何合適的沉積製程如化學氣相沉積、原子層沉積、或類似製程。在此實施例中，蝕刻停止層132接觸閘極介電層102的上表面。
形成源極/汲極接點136以穿過第二層間介電層134與蝕刻停止層132至導電墊126。源極/汲極接點136可物理與電性耦接至導電墊126。舉例來說，形成源極/汲極接點136的方法，可形成源極/汲極接點136所用的開口以穿過第二層間介電層134與蝕刻停止層132。開口的形成方法可採用任何可接受的光微影與蝕刻技術。襯墊(未圖示)如擴散阻障層、黏著層、或類似物以及導電材料可形成於開口中。襯墊可包括鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自第二層間介電層134的上表面移除多餘材料。保留的襯墊與導電材料可形成源極/汲極接點136於開口中。
可視情況形成接點間隔物138於源極/汲極接點136與第二層間介電層134之間。接點間隔物138在上視圖中可延伸於源極/汲極接點136周圍(未圖示)，且可具有圓形的上視形狀。接點間隔物138的形成方法可為順應性地形成一或多種介電材料於源極/汲極接點136所用的開口中，之後蝕刻介電材料。可接受的介電材料可包括氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、或類似物，且其形成方法可為沉積製程如化學氣相沉積、原子層沉積、或類似製程。亦可採用任何可接受的製程所形成的其他絕緣材料。可進行任何可接受的蝕刻製程如乾蝕刻、濕蝕刻、類似製程、或上述之組合，以圖案化介電材料。蝕刻介電材料以保留介電材料的部分於第二層間介電層134的側壁上，以形成接點間隔物138。
在圖24A及24B中，第三層間介電層144沉積於接點間隔物138 (若存在)、源極/汲極接點136、及第二層間介電層134之間。在一些實施例中，第三層間介電層144為可流動的化學氣相沉積法所形成的可流動膜。在一些實施例中，第三層間介電層144的組成可為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其形成方法可為任何合適的沉積製程如化學氣相沉積、電漿輔助化學氣相沉積、或類似製程。
在一些實施例中，蝕刻停止層142形成於第三層間介電層144與接點間隔物138 (若存在)、源極/汲極接點136、及第二層間介電層134之間。蝕刻停止層142的組成可為相對於第三層間介電層144的介電材料具有高蝕刻選擇性的介電材料，比如氮化矽、氧化矽、氮氧化矽、或類似物，其形成方法可為任何合適的沉積製程如化學氣相沉積、原子層沉積、或類似製程。
分別形成閘極通孔146與上側源極/汲極通孔148至閘極接點118與源極/汲極接點136。閘極通孔146可物理與電性耦接至閘極接點118。上側源極/汲極通孔148可物理與電性耦接至源極/汲極接點136。
舉例來說，形成閘極通孔146與上側源極/汲極通孔148的方法，可形成上側源極/汲極通孔148所用的開口以穿過第三層間介電層144與蝕刻停止層142，且可形成閘極通孔146所用的開口以穿過第三層間介電層144、蝕刻停止層142、第二層間介電層134、蝕刻停止層132、與閘極接點遮罩120。開口的形成方法可採用任何可接受的光微影與蝕刻技術。襯墊(未圖示)如擴散阻障層、黏著層、或類似物以及導電材料可形成於開口中。襯墊可包括鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為鈷、鎢、銅、銅合金、銀、金、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自第三層間介電層144的上表面移除多餘材料。保留的襯墊與導電材料可形成閘極通孔146與上側源極/汲極通孔148於開口中。閘極通孔146與上側源極/汲極通孔148可形成於分開製程中，或者可形成於相同製程中。雖然圖式中的閘極通孔146與上側源極/汲極通孔148形成於相同剖面中，其可形成於不同剖面中以避免接點短接。
如下詳述，第一內連線結構(如前側內連線結構)將形成於基板50上。接著將移除並置換一些或所有的基板50成第二內連線結構(如背側內連線結構)。因此主動裝置的裝置層140形成於前側內連線結構與背側內連線結構之間。前側內連線結構與背側內連線結構可各自包括導電結構，其連接至裝置層140的裝置。前側內連線結構的導電結構(如內連線)將連接至上側源極/汲極區84U的前側與閘極104，以形成功能電路如邏輯電路、記憶體電路、影像感測電路、或類似物。下側虛置奈米結構64L將置換成下側源極/汲極區，且背側內連線結構的導電結構(如電源軌)將連接至下側源極/汲極區的背側以提供參考電壓、電源電壓、或類似電壓至功能電路。
在圖25A及25B中，前側內連線結構150形成於裝置層140上，比如形成於第三層間介電層144上。前側內連線結構150的名稱來自於其形成於裝置層140的前側(如裝置形成其上的基板50的一側)。前側內連線結構150包括介電層152以及導電結構154的層狀物位於介電層152中。
介電層152的組成可為介電材料。可接受的介電材料包括氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、或類似物，其形成方法可為化學氣相沉積、原子層沉積、或類似方法。介電層152的組成可為低介電常數的介電材料，其介電常數小於約3.0。介電層152的組成可為極低介電常數的介電材料，其介電常數小於約2.5。
導電結構154可包括導電線路與通孔。導電通孔可延伸穿過個別的介電層152以提供垂直連接於導電線路的層狀物之間。導電結構154的形成方法可為鑲嵌製程如單鑲嵌製程、雙鑲嵌製程、或類似製程。在鑲嵌製程中，採用光微影與蝕刻技術圖案化介電層152，可形成溝槽與通孔開口以對應導電結構154所需的圖案。接著可將導電材料填入溝槽與通孔開口。合適的導電材料包括銅、鋁、鎢、鈷、金、上述之組合、或類似物，其形成方法可為電鍍或類似方法。
前側內連線結構150包括任何所需的導電結構154的層數。導電結構154可經由閘極接點118、源極/汲極接點136、閘極通孔146、與上側源極/汲極通孔148連接至下方裝置的結構(如上側源極/汲極區84U與閘極104)以形成功能電路。因此導電結構154可內連線裝置層140的裝置。
在形成前側內連線結構150之後，可將支撐基板(未圖示)接合至前側內連線結構150的上表面。支撐基板可為玻璃支撐基板、陶瓷支撐基板、半導體基板(如矽基板)、晶圓(如矽晶圓)、或類似物，其可由介電層對介電層接合或類似方法接合至前側內連線結構150。在後續製程步驟與完成的裝置中，支撐基板可提供結構支撐。在接合支撐基板至前側內連線結構150之後，可翻轉內連線結構以對裝置層140的背側進行製程。裝置層140的背側指的是前側內連線結構150形成其上的裝置層140的前側的相反側。
在圖26A及26B中，移除基板50與鰭狀物62以形成下側源極/汲極凹陷162而露出下側虛置奈米結構64L。下側源極/汲極凹陷162延伸穿過隔離區90。在一些實施例中，可採用平坦化製程如化學機械研磨、蝕刻製程、上述之組合、或類似製程。舉例來說，可由平坦化製程移除基板50以露出隔離區90。之後可由對鰭狀物62具有選擇性的蝕刻製程移除鰭狀物62 (如選擇性蝕刻鰭狀物62的材料的速率，大於蝕刻虛置奈米結構64與隔離區90的材料的速率)。在蝕刻鰭狀物62的移除步驟時，下側虛置奈米結構64L可作為蝕刻停止層。
在圖27A及27B中，可移除下側虛置奈米結構64L的保留部分，以延伸下側源極/汲極凹陷162。綜上所述，下側源極/汲極凹陷162露出半導體奈米結構66。可由任何可接受的蝕刻製程移除下側虛置奈米結構64L的保留部分，比如對下側虛置奈米結構64L具有選擇性的蝕刻製程(如選擇性移除虛置奈米結構64的材料的速率，大於蝕刻半導體奈米結構66的材料的速率)。蝕刻可為等向。
在圖28A及28B中，下側源極/汲極區84L形成於下側源極/汲極凹陷162中。在一些實施例中，閘極間隔物72用於使下側源極/汲極區84L與半導體奈米結構66隔有合適的橫向距離，因此下側源極/汲極區84L不與最終奈米結構場效電晶體其後續形成的閘極短接。下側源極/汲極區84L的磊晶成長方式可與上側源極/汲極區84U的磊晶成長方式類似，如採用合適的遮罩步驟以形成適用於p型奈米結構場效電晶體的可接受材料的下側源極/汲極區84L於p型區50P中(如前述)，並形成適用於n型奈米結構場效電晶體的可接受材料的下側源極/汲極區84L於n型區50N中(如前述)。可佈植合適型態(如n型或p型)的摻質至下側源極/汲極區84L以形成源極/汲極區，接著進行退火。源極/汲極區所用的n型及/或p型摻質可為任何前述摻質。源極/汲極區的摻質濃度可介於10 19原子/cm 3至10 21原子/cm 3之間。在一些實施例中，可在成長時原位摻雜下側源極/汲極區84L。
在一些實施例中，源極/汲極區84 (含有下側源極/汲極區84L與上側源極/汲極區84U)可施加應力於半導體奈米結構66的個別通道區中，進而改善效能。形成源極/汲極區84，使每一閘極104位於個別相鄰的成對源極/汲極區84之間。
可視情況形成下側輕摻雜源極/汲極區82L於下側源極/汲極凹陷162中。下側輕摻雜源極/汲極區82L形成於半導體奈米結構66上，而下側源極/汲極區84L形成於下側輕摻雜源極/汲極區82L上，使下側輕摻雜源極/汲極區82L位於下側源極/汲極區84L與半導體奈米結構66之間。下側輕摻雜源極/汲極區82L的磊晶成長方式可與上側源極/汲極區84U的磊晶成長方式類似，如採用合適的遮罩步驟以形成適用於p型奈米結構場效電晶體的可接受材料的下側輕摻雜源極/汲極區82L於p型區50P中(如前述)，並形成適用於n型奈米結構場效電晶體的可接受材料的下側輕摻雜源極/汲極區82L於n型區50N中(如前述)。可佈植合適型態(如n型或p型)的摻質至下側輕摻雜源極/汲極區82L以形成輕摻雜源極/汲極區，接著進行退火。輕摻雜源極/汲極區所用的n型及/或p型摻質可為任何前述摻質。輕摻雜源極/汲極區的摻質濃度可為10 15原子/cm 3至10 19原子/cm 3。在一些實施例中，可在成長時原位摻雜下側輕摻雜源極/汲極區82L。
在此實施例中，上側輕摻雜源極/汲極區82U與下側輕摻雜源極/汲極區82L的表面對準閘極間隔物72的個別表面，或凹陷以低於閘極間隔物72的個別表面。在另一實施例中(圖36A及36B所述的內容之後)，上側輕摻雜源極/汲極區82U及/或下側輕摻雜源極/汲極區82L的表面隆起高於閘極間隔物72的個別表面。
在圖29A及29B中，導電墊166形成於下側源極/汲極凹陷162中。導電墊166可物理與電性耦接至下側源極/汲極區84L。導電墊166的形成方式可與前述的導電墊126的形成方式類似。可視情況形成金屬-半導體合金區164於下側源極/汲極區84L上。導電墊166可形成於金屬-半導體合金區164上。金屬-半導體合金區164的形成方式可與前述的金屬-半導體合金區124的形成方式類似。
在圖30A及30B中，第四層間介電層174沉積於導電墊166與隔離區90上。在一些實施例中，第四層間介電層174為可流動的化學氣相沉積法所形成的可流動膜。在一些實施例中，第四層間介電層174的組成為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其形成方法可為任何合適的沉積製程如化學氣相沉積、電漿輔助化學氣相沉積、或類似製程。
在一些實施例中，蝕刻停止層172形成於第四層間介電層174與導電墊166及隔離區90之間。蝕刻停止層172的組成可為相對於第四層間介電層174的介電材料具有高蝕刻選擇性的介電材料，比如氮化矽、氧化矽、氮氧化矽、或類似物，且其形成方法可為任何合適的沉積製程如化學氣相沉積、原子層沉積、或類似製程。
下側源極/汲極通孔178穿過第四層間介電層174與蝕刻停止層172至導電墊166。下側源極/汲極通孔178可物理與電性耦接至導電墊166。舉例來說，下側源極/汲極通孔178的形成方法，可形成下側源極/汲極通孔178所用的開口穿過第四層間介電層174與蝕刻停止層172。開口的形成方法可採用任何可接受的光微影與蝕刻技術。襯墊(未圖示)如擴散阻障層、黏著層、或類似物，以及導電材料可形成於開口中。襯墊可包括鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為鈷、鎢、銅、銅合金、銀、金、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自第四層間介電層174的下表面移除多餘材料。保留的襯墊與導電材料可形成下側源極/汲極通孔178於開口中。
在圖31A及31B中，背側內連線結構180形成於第四層間介電層174上。背側內連線結構180的名稱來自其形成於裝置層140的背側。背側內連線結構180包括介電層182，以及導電結構184的層狀物位於介電層182中。
介電層182的組成可為介電材料。可接受的介電材料包括氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、或類似物，其形成方法可為化學氣相沉積、原子層沉積、或類似方法。介電層182的組成可為低介電常數的介電材料，其介電常數小於約3.0。介電層182的組成可為極低介電常數的介電材料，其介電常數小於約2.5。
導電結構184可包括導電線路與通孔。導電通孔可延伸穿過個別的介電層182以提供垂直連接於導電線路的層狀物之間。導電結構184的形成方法可為鑲嵌製程如單鑲嵌製程、雙鑲嵌製程、或類似製程。在鑲嵌製程中，採用光微影與蝕刻技術圖案化介電層182，可形成溝槽與通孔開口以對應導電結構184所需的圖案。接著可將導電材料填入溝槽與通孔開口。合適的導電材料包括銅、鋁、鎢、鈷、金、上述之組合、或類似物，其形成方法可為電鍍或類似方法。
背側內連線結構180包括任何所需的導電結構184的層數。導電結構184可形成裝置層140的裝置所用的電源傳送網路。一些或所有的導電結構184為電源軌184P，其可為經由下側源極/汲極通孔178電性連接下側源極/汲極區84L至參考電壓、電源電壓、或類似電壓的的導電線路。藉由將電源軌184P置於裝置層140的背側而非前側，可達一些優點。舉例來說，可增加裝置層140的裝置的閘極密度。此外，裝置層140的背側可容納較寬的電源軌，以減少電阻並增加輸送電源至裝置層140的裝置的效率。舉例來說，導電結構184的寬度可為前側內連線結構150的第一層導電線路(如導電線路154L)的寬度的至少兩倍。
半導體奈米結構66為垂直奈米結構，使閘極104在平面P (垂直於延伸在背側內連線結構180與前側內連線結構150之間的方向)中包覆半導體奈米結構66。平面P平行於移除基板50之前的基板50的主要表面(見圖25A及25B)。閘極接點118在平面P中位於半導體奈米結構66之間。由於半導體奈米結構66為垂直奈米結構，相較於水平奈米結構可增加閘極104至源極/汲極接點136的距離。因此可降低奈米結構場效電晶體的寄生電容。此外，垂直奈米結構的間距小於水平奈米結構的間距，以增加奈米結構場效電晶體的密度。舉例來說，可增加奈米結構場效電晶體的閘極長度而不調整奈米結構場效電晶體的密度。在一些實施例中，閘極長度為8 nm至25 nm。在一些實施例中，閘極間隔物72的高度(量測方向延伸於背側內連線結構180與前側內連線結構150之間)為4 nm至15 nm。在一些實施例中，閘極間隔物72的寬度(量測方向垂直於延伸在背側內連線結構180與前側內連線結構150之間的方向)為4 nm至15 nm。此外，由於閘極104形成於半導體奈米結構66的側壁凹陷中，半導體奈米結構66可具有小寬度。在一些實施例中，半導體奈米結構66的寬度(量測方向垂直於延伸在背側內連線結構180與前側內連線結構150之間的方向)為3 nm至15 nm。
圖32係內連線裝置層140的裝置所形成的電路的圖式。圖32將搭配圖31A及31B說明。電路的例子為互補式金氧半電路，具體為互補式金氧半反相器。互補式金氧半反相器包括上拉電晶體202與下拉電晶體204。相同閘極接點118耦接至上拉電晶體202的閘極104與下拉電晶體204的閘極104。前側內連線結構150的導電結構154包括輸入內連線154I與輸出內連線154O。輸入內連線154I連接至(比如經由閘極通孔146)上拉電晶體202與下拉電晶體204的閘極接點118。輸出內連線154O連接至(比如經由共用的源極/汲極接點136)上拉電晶體202的上側源極/汲極區84U與下拉電晶體204的上側源極/汲極區84U。輸入內連線154I為互補式金氧半反相器所用的輸入端，而輸出內連線154O為互補式金氧半反相器所用的輸出端。背側內連線結構180的導電結構184包括輸送電源軌184S與參考電源軌184R。輸送電源軌184S為連接至(比如經由第一下側源極/汲極通孔178)上拉電晶體202的下側源極/汲極區84L的輸送電壓軌。參考電源軌184R為連接至(比如經由第二下側源極/汲極通孔178)下拉電晶體204的下側源極/汲極區84L的參考電壓軌。
實施例可達許多優點。形成閘極104以讓閘極104的外側側壁對準閘極介電層102的外側側壁，使閘極接點118可形成於多個閘極104之間並耦接至多個閘極104。因此可由相同閘極接點118耦接多個閘極104，其有利於製作一些種類的電路如互補式金氧半反向器。舉例來說，不需採用前側內連線結構150或背側內連線結構180的較高層內連線，即可耦接上拉電晶體的閘極104至下拉電晶體的閘極104。因此可改善最終積體電路的密度。
圖33A至35B係一些其他實施例中，製造奈米結構場效電晶體的中間階段的圖式。此實施例與圖2A至31B所示的內容類似，差別在於閘極接點118凹陷之後，使閘極介電層94凹陷。
在圖33A及33B中，可進行前述的合適步驟以形成圖19A及19B的結構。在使閘極接點118凹陷之後，使閘極介電層94凹陷。可採用任何可接受的蝕刻製程使閘極介電層94凹陷，比如對閘極介電層94具有選擇性的蝕刻製程(如選擇性蝕刻閘極介電層94的材料的速率大於蝕刻第一層間介電層114的材料的速率)。在此實施例中，閘極接點118可比圖19A及19B更凹陷，使閘極接點118、閘極介電層94、與閘極間隔物72的上表面實質上共平面(在製程變數中)。
在圖34A及34B中，閘極接點遮罩120形成於閘極接點118上。閘極接點遮罩120的形成方式可與圖20A及20B所示的前述方式類似。在此實施例中，閘極接點118凹陷之後使閘極介電層94凹陷，而閘極接點遮罩120沿著第一間隔物60的外側側壁延伸。綜上所述，閘極接點遮罩120的上表面高於閘極介電層102的上表面。
在圖35A及35B中，可進行前述的適當步驟以完成奈米結構場效電晶體的形成方法。在此實施例中，蝕刻停止層132與閘極介電層102隔有閘極接點遮罩120。
圖36A及36B係一些其他實施例中，奈米結構場效電晶體的圖式。此實施例與圖31A及31B所示的結構類似，除了上側輕摻雜源極/汲極區82U及/或下側輕摻雜源極/汲極區82L的表面隆起高於閘極間隔物72的個別表面。藉由控制上側輕摻雜源極/汲極區82U與下側輕摻雜源極/汲極區82L的磊晶成長，可使上側輕摻雜源極/汲極區82U與下側輕摻雜源極/汲極區82L的表面隆起高於閘極間隔物72的個別表面。在多種實施例中，上側輕摻雜源極/汲極區82U與下側輕摻雜源極/汲極區82L的表面可隆起高於閘極間隔物72的個別表面；上側輕摻雜源極/汲極區82U而非下側輕摻雜源極/汲極區82L的表面可隆起高於閘極間隔物72的個別表面；下側輕摻雜源極/汲極區82L而非上側輕摻雜源極/汲極區82U的表面可隆起高於閘極間隔物72的個別表面；或類似結構。
圖37A及37B係一些其他實施例中，奈米結構場效電晶體的圖式。此實施例與圖36A及36B所示的結構類似，差別在於上側輕摻雜源極/汲極區82U而非下側輕摻雜源極/汲極區82L的表面隆起高於閘極間隔物72的個別表面。
在一實施例中，半導體裝置包括下側源極/汲極區；上側源極/汲極區；奈米結構，位於上側源極/汲極區與下側源極/汲極區之間；閘極結構，延伸至奈米結構的側壁中，閘極結構包括閘極介電層與閘極，且閘極的外側側壁對準閘極介電層的外側側壁；以及閘極接點，與閘極結構相鄰，且閘極接點沿著閘極的外側側壁與閘極介電層的外側側壁延伸。在一些實施例中，半導體裝置更包括閘極間隔物，位於閘極結構與上側源極/汲極區之間，且閘極介電層沿著閘極間隔物的外側側壁延伸。在一些實施例中，半導體裝置更包括層間介電層，位於上側源極/汲極區與奈米結構周圍，且閘極接點延伸穿過層間介電層。在一些實施例中，半導體裝置更包括導電墊，位於上側源極/汲極區上；以及接點遮罩，位於閘極接點上，且接點遮罩的上表面與導電墊的上表面共平面。在一些實施例中，接點遮罩的上表面與閘極介電層的上表面共平面。在一些實施例中，接點遮罩的上表面高於閘極介電層的上表面。在一些實施例中，半導體裝置更包括層間介電層，位於導電墊與接點遮罩上；源極/汲極接點，延伸穿過層間介電層至導電墊；以及通孔，延伸穿過層間介電層與接點遮罩至閘極接點。
在一實施例中，半導體裝置包括前側內連線結構；背側內連線結構；以及    裝置層，位於背側內連線結構與前側內連線結構之間，且裝置層包括上拉電晶體，包括第一奈米結構與第一閘極，第一閘極在第一方向中延伸至第一奈米結構的第一側壁中，第一方向垂直於延伸在背側內連線結構與前側內連線結構之間的第二方向；下拉電晶體，包括第二奈米結構與第二閘極，第二閘極在第一方向中延伸至第二奈米結構的第二側壁中；以及閘極接點，在平行於第一方向的平面中位於上拉電晶體與下拉電晶體之間，且閘極接點物理接觸第一閘極與第二閘極。在一些實施例中，上拉電晶體更包括第一下側源極/汲極區與第一上側源極/汲極區，且第一奈米結構位於第一下側源極/汲極區與第一上側源極/汲極區之間；以及下拉電晶體更包括第二下側源極/汲極區與第二上側源極/汲極區，且第二奈米結構位於第二下側源極/汲極區與第二上側源極/汲極區之間。在一些實施例中，背側內連線結構包括：輸送電源軌，連接至第一下側源極/汲極區；以及參考電源軌，連接至第二下側源極/汲極區。在一些實施例中，前側內連線結構包括輸入內連線，連接至閘極接點；以及輸出內連線，連接至第一上側源極/汲極區與第二上側源極/汲極區。在一些實施例中，第一閘極在平行於第一方向的平面中包覆第一奈米結構，且第二閘極在平行於第一方向的平面中包覆第二奈米結構。在一些實施例中，第一奈米結構與第二奈米結構各自為奈米棒。
在一實施例中，半導體裝置的形成方法包括形成奈米結構於第一閘極間隔物與第二閘極間隔物之間；使奈米結構的側壁自第一閘極間隔物的側壁與第二閘極間隔物的側壁凹陷，以形成側壁凹陷；形成閘極結構於側壁凹陷之中與奈米結構的側壁之上；以及沉積層間介電層於閘極結構周圍；以及形成閘極接點以穿過層間介電層並接觸閘極結構的側壁。在一些實施例中，方法更包括：圖案化接點開口於層間介電層中，接點開口露出閘極結構的側壁，且閘極接點形成於接點開口中。在一些實施例中，方法更包括使閘極接點的上表面自層間介電層的上表面凹陷；以及形成接點遮罩於閘極接點的上表面上，且接點遮罩的上表面與層間介電層的上表面共平面。在一些實施例中，方法更包括形成上側源極/汲極區於奈米結構上；以及形成下側源極/汲極區於奈米結構下。在一些實施例中，形成閘極結構的步驟包括沉積閘極介電層於側壁凹陷中；沉積閘極層於閘極介電層上與側壁凹陷中；以及以回蝕刻製程移除側壁凹陷之外的閘極層的部分。在一些實施例中，回蝕刻製程選擇性蝕刻閘極層的材料的速率，大於蝕刻閘極介電層的材料的速率。在一些實施例中，回蝕刻製程包括採用氯作為蝕刻劑的乾蝕刻。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A’,B-B’:參考剖面 P:平面 50:基板 50N:n型區 50P:p型區 52:多層堆疊 54:虛置層 54L:下側虛置層 54U:上側虛置層 56:半導體層 58:遮罩 60:第一間隔物 62:鰭狀物 64:虛置奈米結構 64L:下側虛置奈米結構 64U:上側虛置奈米結構 66:半導體奈米結構 68:溝槽 72:閘極間隔物 74:絕緣材料 74A:襯墊 74B:填充材料 76:上側源極/汲極凹陷 82L:下側輕摻雜源極/汲極區 82U:上側輕摻雜源極/汲極區 84:源極/汲極區 84L:下側源極/汲極區 84U:上側源極/汲極區 86:源極/汲極遮罩 90:隔離區 92:側壁凹陷 94,102:閘極介電層 96:閘極層 100:閘極結構 104:閘極 112:接點蝕刻停止層 114:第一層間介電層 116:接點開口 118:閘極接點 120:閘極接點遮罩 124,164:金屬-半導體合金區 126,166:導電墊 132,142,172:蝕刻停止層 134:第二層間介電層 136:源極/汲極接點 138:接點間隔物 140:裝置層 144:第三層間介電層 146:閘極通孔 148:上側源極/汲極通孔 150:前側內連線結構 152,182:介電層 154,184:導電結構 154I:輸入內連線 154L:導電線路 154O:輸出內連線 162:下側源極/汲極凹陷 174:第四層間介電層 178:下側源極/汲極通孔 180:背側內連線結構 184P:電源軌 184R:參考電源軌 184S:輸送電源軌 202:上拉電晶體 204:下拉電晶體
圖1係一些實施例中，奈米結構場效電晶體的三維圖。 圖2A至31B係一些實施例中，製造奈米結構場效電晶體的中間階段的圖式。 圖32係一例的電路的圖式。 圖33A至35B係一些實施例中，製造奈米結構場效電晶體的中間階段的圖式。 圖36A及36B係一些其他實施例中，奈米結構場效電晶體的圖式。 圖37A及37B係一些其他實施例中，奈米結構場效電晶體的圖式。
P:平面
50N:n型區
50P:p型區
66:半導體奈米結構
72:閘極間隔物
82L:下側輕摻雜源極/汲極區
82U:上側輕摻雜源極/汲極區
84L:下側源極/汲極區
84U:上側源極/汲極區
90:隔離區
102:閘極介電層
104:閘極
118:閘極接點
120:閘極接點遮罩
124,164:金屬-半導體合金區
126,166:導電墊
136:源極/汲極接點
138:接點間隔物
140:裝置層
146:閘極通孔
148:上側源極/汲極通孔
150:前側內連線結構
154,184:導電結構
178:下側源極/汲極通孔
180:背側內連線結構

Claims (12)

  1. 一種半導體裝置，包括： 一下側源極/汲極區； 一上側源極/汲極區； 一奈米結構，位於該上側源極/汲極區與該下側源極/汲極區之間； 一閘極結構，延伸至該奈米結構的側壁中，該閘極結構包括一閘極介電層與一閘極，且該閘極的外側側壁對準該閘極介電層的外側側壁；以及 一閘極接點，與該閘極結構相鄰，且該閘極接點沿著該閘極的外側側壁與該閘極介電層的外側側壁延伸，其中該閘極接點的底表面低於該奈米結構的底表面。
  2. 如請求項1之半導體裝置，更包括： 一閘極間隔物，位於該閘極結構與該上側源極/汲極區之間，且該閘極介電層沿著該閘極間隔物的外側側壁延伸。
  3. 如請求項1或2之半導體裝置，更包括： 一層間介電層，位於該上側源極/汲極區與該奈米結構周圍，且該閘極接點延伸穿過該層間介電層。
  4. 如請求項1或2之半導體裝置，更包括： 一導電墊，位於該上側源極/汲極區上；以及 一接點遮罩，位於該閘極接點上，且該接點遮罩的上表面與該導電墊的上表面共平面。
  5. 一種半導體裝置，包括： 一前側內連線結構； 一背側內連線結構；以及 一裝置層，位於該背側內連線結構與該前側內連線結構之間，且該裝置層包括： 一上拉電晶體，包括一第一奈米結構與一第一閘極，該第一閘極在一第一方向中延伸至該第一奈米結構的第一側壁中，該第一方向垂直於延伸在該背側內連線結構與該前側內連線結構之間的一第二方向； 一下拉電晶體，包括一第二奈米結構與一第二閘極，該第二閘極在該第一方向中延伸至該第二奈米結構的第二側壁中；以及 一閘極接點，在平行於該第一方向的平面中位於該上拉電晶體與該下拉電晶體之間，且該閘極接點物理接觸該第一閘極與該第二閘極。
  6. 如請求項5之半導體裝置，其中： 該上拉電晶體更包括一第一下側源極/汲極區與一第一上側源極/汲極區，且該第一奈米結構位於該第一下側源極/汲極區與該第一上側源極/汲極區之間；以及 該下拉電晶體更包括一第二下側源極/汲極區與一第二上側源極/汲極區，且該第二奈米結構位於該第二下側源極/汲極區與該第二上側源極/汲極區之間。
  7. 如請求項6之半導體裝置，其中該背側內連線結構包括： 一輸送電源軌，連接至該第一下側源極/汲極區；以及 一參考電源軌，連接至該第二下側源極/汲極區。
  8. 如請求項6或7之半導體裝置，其中該前側內連線結構包括： 一輸入內連線，連接至該閘極接點；以及 一輸出內連線，連接至該第一上側源極/汲極區與該第二上側源極/汲極區。
  9. 一種半導體裝置的形成方法，包括： 形成一奈米結構於一第一閘極間隔物與一第二閘極間隔物之間； 使該奈米結構的側壁自該第一閘極間隔物的側壁與該第二閘極間隔物的側壁凹陷，以形成一側壁凹陷； 形成一閘極結構於該側壁凹陷之中與該奈米結構的側壁之上；以及 沉積一層間介電層於該閘極結構周圍；以及 形成一閘極接點以穿過該層間介電層並接觸該閘極結構的側壁。
  10. 如請求項9之半導體裝置的形成方法，更包括： 圖案化一接點開口於該層間介電層中，該接點開口露出該閘極結構的側壁，且該閘極接點形成於該接點開口中。
  11. 如請求項9或10之半導體裝置的形成方法，更包括： 使該閘極接點的上表面自該層間介電層的上表面凹陷；以及 形成一接點遮罩於該閘極接點的上表面上，且該接點遮罩的上表面與該層間介電層的上表面共平面。
  12. 如請求項9或10之半導體裝置的形成方法，更包括： 形成一上側源極/汲極區於該奈米結構上；以及 形成一下側源極/汲極區於該奈米結構下。
TW112123347A 2023-01-23 2023-06-21 半導體裝置與其形成方法 TWI882365B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202363481006P 2023-01-23 2023-01-23
US63/481,006 2023-01-23
US18/308,355 2023-04-27
US18/308,355 US20240250032A1 (en) 2023-01-23 2023-04-27 Transistor Gate Contacts and Methods of Forming the Same

Publications (2)

Publication Number Publication Date
TW202431632A TW202431632A (zh) 2024-08-01
TWI882365B true TWI882365B (zh) 2025-05-01

Family

ID=91759856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112123347A TWI882365B (zh) 2023-01-23 2023-06-21 半導體裝置與其形成方法

Country Status (4)

Country Link
US (2) US20240250032A1 (zh)
KR (1) KR102889388B1 (zh)
DE (1) DE102023130276A1 (zh)
TW (1) TWI882365B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202121589A (zh) * 2019-09-26 2021-06-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW202245047A (zh) * 2021-04-30 2022-11-16 台灣積體電路製造股份有限公司 半導體元件的製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660891B1 (ko) * 2005-11-18 2006-12-26 삼성전자주식회사 수직 채널 트랜지스터를 구비한 반도체 소자 및 그제조방법
KR100985412B1 (ko) * 2008-03-21 2010-10-06 주식회사 하이닉스반도체 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체장치 및 그 제조 방법
US8164146B2 (en) * 2009-09-23 2012-04-24 Macronix International Co., Ltd. Substrate symmetrical silicide source/drain surrounding gate transistor
US8143121B2 (en) * 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
US9349859B1 (en) * 2015-01-29 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Top metal pads as local interconnectors of vertical transistors
US11171243B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
US11456209B2 (en) * 2020-07-31 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Spacers for semiconductor devices including a backside power rails
US12087641B2 (en) * 2021-04-22 2024-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor structure with fins using a multilayer mask structure for etching to form nanostructures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202121589A (zh) * 2019-09-26 2021-06-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW202245047A (zh) * 2021-04-30 2022-11-16 台灣積體電路製造股份有限公司 半導體元件的製造方法

Also Published As

Publication number Publication date
DE102023130276A1 (de) 2024-07-25
US20250349722A1 (en) 2025-11-13
US20240250032A1 (en) 2024-07-25
KR20240116973A (ko) 2024-07-30
KR102889388B1 (ko) 2025-11-20
TW202431632A (zh) 2024-08-01

Similar Documents

Publication Publication Date Title
TWI750020B (zh) 半導體裝置及形成半導體裝置的方法
TWI777359B (zh) 半導體元件與其製造方法
TWI749986B (zh) 半導體元件及其形成方法
TWI741935B (zh) 半導體元件與其製作方法
TWI852036B (zh) 半導體裝置及其形成方法
TWI751896B (zh) 半導體元件及其形成方法
TWI775278B (zh) 半導體裝置及其製作方法
TW202145484A (zh) 半導體裝置
KR102568602B1 (ko) 반도체 디바이스 및 방법
TWI782473B (zh) 半導體元件及其製造方法
TWI851880B (zh) 半導體裝置的形成方法以及半導體裝置
TWI866095B (zh) 半導體結構及其製造方法
US20250300021A1 (en) Dual-side power rail design and method of making same
CN114914201A (zh) 集成电路结构与其制造方法
TWI863544B (zh) 半導體裝置及其製造方法
TWI885414B (zh) 半導體裝置及其製造方法
TWI869661B (zh) 製造半導體裝置的方法和半導體裝置
TWI882365B (zh) 半導體裝置與其形成方法
CN223450895U (zh) 半导体元件
CN114334899A (zh) 半导体结构及其制备方法
TWI912482B (zh) 積體電路結構及其形成方法
TWI898445B (zh) 具有嵌入式背面電容器的半導體裝置及其形成方法
US20250006687A1 (en) Heat dissipation in semiconductor devices
CN118039695A (zh) 半导体器件及其形成方法
TW202441645A (zh) 半導體裝置與其形成方法