TWI880335B - 半導體裝置和製造方法 - Google Patents

Abstract

提供半導體裝置和製造方法。在實施例中，半導體裝置可包含第一半導體晶粒；第一半導體晶粒上的氧化物層，其中第一半導體晶粒具有與氧化物層相對的第一頂面；第一絕緣材料封裝第一半導體晶粒和氧化物層，其中第一絕緣材料具有和第一頂面同平面的第二頂面；第一聚合物緩衝設置在第一半導體晶粒的側壁和氧化物層的側壁之間，其中第一聚合物緩衝具有與第一頂面和第二頂面皆同平面的第三頂面。

Description

半導體裝置和製造方法

由於各種電子元件（例如電晶體、二極體、電阻器、電容器等）的積體密度的不斷提高，半導體產業經歷了快速增長。在大多數情況下，積體密度的提高是由於最小特徵尺寸的迭代減小而導致的，這使得更多的組件可以集成到給定的區域中。隨著對縮小電子裝置的需求不斷增長，對更小、更具創意的半導體晶粒封裝技術的需求也隨之出現。此類封裝系統的一個示例是層疊封裝（Package-on-Package，PoP）技術。在PoP裝置中，頂部半導體封裝堆疊在底部半導體封裝的頂部，以達到提供高水平的集成度和元件密度。PoP技術通常能夠生產具有增強功能且在印刷電路板（printed circuit board，PCB）上佔用空間較小的半導體裝置。

以下公開提供幾個不同的實施例或示例，用於實現所提供主題的不同特徵。下面描述構件和佈置的具體示例以簡化本揭露。當然，這些僅僅是示例而不是限制性的。舉例來說，以下描述中在第二特徵之上或上方的第一特徵的形成可以包括其中第一和第二特徵形成在直接接觸的實施例，並且還可以包括其中額外的特徵可以形成在第一和第二特徵之間，使得第一和第二特徵可能不直接接觸的實施例。此外，本揭露可在各種示例中重複參考數字或字母。這種重複是為了簡單和清晰性的目的，其本身並不規定所討論的各種實施例或架構之間的關係。

此外，為了便於描述，本文中可以使用空間相對術語，例如「下方」、「之下」、「底下」、「上方」、「之上」和類似者，以描述一個元件或特徵與另一個元件或特徵的關係，如圖所示。除了圖中所示的定向之外，空間相對術語旨在包括使用中的裝置或操作中的不同定向。設備可以以其他方式定向（旋轉90度或在其他定向處）並且在此使用的空間相對描述用語同樣可以相應地解釋。

根據一些實施例，在積體電路封裝中圍繞半導體晶粒形成緩衝結構，以降低由於積體電路封裝製造期間引起的結構應力而導致角落裂縫擴展的風險。通過形成圍繞各個半導體晶粒的緩衝結構，其中緩衝結構比半導體晶粒之間使用的間隙填充材料（也稱為絕緣材料）脆性低，可以降低角落裂縫擴展的風險，並且可以將非接合應力（non-bond stress）降低約百分之三十。包含緩衝結構可能有助於通過緩衝結構提供的應力吸收來改善堆疊晶粒的功能和完整性。

圖1示出了根據一些實施例的與第一承載基底100的第一接合層101接合的一或多個第一積體電路晶粒50的剖視圖。根據一些實施例，第一承載基底100包含矽等。第一接合層101可以包括氧化物，例如氧化矽、氮氧化矽等或其組合，並且可以通過高密度電漿化學氣相沉積（high density plasma chemical vapor deposition，HDP-CVD）、可流動化學氣相沉積（flowable CVD，FCVD）（例如，在遠程電漿系統中進行基於CVD的材料沉積並進行後固化以使其轉換為氧化物）、原子層沉積（atomic layer deposition，ALD）、物理氣相沉積（physical vapor deposition，PVD）等或其組合。由任何可接受的製程形成的其他氧化物材料可用於在第一承載基底100上形成第一接合層101。

根據一些實施例，第一積體電路晶粒50。可以是裸晶片（bare chip）半導體晶粒（例如，未封裝的半導體晶粒）。舉例來說，第一積體電路晶粒50可以是邏輯晶粒（例如，AP、中央處理單元、微控制器等）、記憶體晶粒（例如，動態隨機存取記憶體（Dynamic Random-Access Memory，DRAM）晶粒、混合記憶體立方體（hybrid memory cube，HBC）、寬輸入/輸出（wide input/output，wideIO）記憶體晶粒、磁阻式隨機存取記憶體（magnetoresistive random access memory，mRAM）晶粒、電阻式隨機存取記憶體（resistive random access memory，rRAM）晶粒等）、功率管理晶粒（例如，功率管理積體電路（power management integrated circuit，PMIC）晶粒）、射頻（radio frequency，RF）晶粒、感測器晶粒、訊號處理晶粒（例如，數位訊號處理（digital signal processing，DSP）晶粒）、前端（front-end）晶粒（例如，類比前端（analog front-end，AFE）晶粒）、生醫晶粒等。

可以根據適用的製造製程來處理第一積體電路晶粒50以在第一積體電路晶粒50中形成積體電路。舉例來說，第一積體電路晶粒50可以各自包括第一半導體基底51（例如摻雜或未摻雜的矽）或絕緣體上半導體（semiconductor-on-insulator，SOI）基底的主動層。第一半導體基底51可以包括其他半導體材料，例如鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其組合。也可以使用其他基底，例如多層或梯度基底。

裝置（例如電晶體、二極體、電容器、電阻器或其類似物）可以形成在第一半導體基底51中和/或上，並且可以通過第一內連線結構53互連，第一內連線結構53包括一或多個第一內連線介電層57中的第一金屬化圖案55（例如，導線和通孔），以形成一或多個積體電路。第一內連線介電層57可以包括氧化矽、氮化矽、氮氧化矽、聚合物或其類似物並且通過PVD、CVD、ALD等來沉積。舉例來說，第一金屬化圖案55可以是通過鑲嵌製程形成在第一內連線介電層57中的導電特徵。

另外，第一積體電路晶粒50可以包括延伸到第一積體電路晶粒50的第一半導體基底51中的一或多個矽通孔（through silicon vias ，TSV）59，以便提供數據訊號的快速通道。在實施例中，可以通過先將TSV開口形成到第一半導體基底51中（例如，在主動裝置形成之前）來形成TSV 59。可以通過施加並顯影合適的光阻（未示出）並移除第一半導體基底51的暴露至期望深度的部分來形成TSV開口。TSV開口可以形成為延伸到第一半導體基底51中至少比形成在第一半導體基底51內和/或上的主動裝置更遠，並且可以延伸到比第一半導體基底51的最終期望的高度更大的深度。一旦TSV開口已經形成在第一半導體基底51內，就可以用襯底內襯TSV開口。襯底例如可以是氮化矽或由四乙氧基矽烷（tetraethylorthosilicate ，TEOS）形成的氧化物，但是也可以替代地使用任何合適的介電材料。可以使用電漿增強化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD）製程來形成襯底，但是也可以替代地使用其他合適的製程，例如物理氣相沉積或熱製程。

一旦已經沿著TSV開口的側壁和底部形成襯底，就可以形成阻障層（也未單獨示出）並且可以用第一導電材料填充TSV開口的剩餘部分。第一導電材料可以包括銅，但是也可以替代地使用其他合適的材料，例如鋁、合金、摻雜多晶矽、其組合等。可以通過將銅電鍍到晶種層（未示出）上、填充和過填充TSV開口來形成第一導電材料。一旦TSV開口已被填充，則可以通過諸如化學機械拋光（chemical mechanical polishing，CMP）的平坦化製程移除TSV開口外部的過量襯底、阻障層、晶種層和第一導電材料，然而任何合適的移除製程都可以使用。

根據一些實施例，第二接合層103可以沉積在所謂的主動側或第一積體電路晶粒50的前側上。主動側/第一積體電路晶粒50的前側可以指的是其上形成有主動裝置的第一半導體基底51的側。第一積體電路晶粒50的背面可以指與主動側/前側相對的第一半導體基底51的側。在一些實施例中，第二接合層103可以是氧化物，例如氧化矽、氮氧化矽等或其組合，並且可以通過HDP-CVD、FCVD、CVD、ALD、PVD等或其組合形成。由任何可接受的製程形成的其他氧化物材料可以用於在第一積體電路晶粒50上形成第二接合層103。

在實施例中，一或多個第一積體電路晶粒50可以通過第一介電至介電（dielectric-to-dielectric）接合製程（例如，氧化物至氧化物（oxide-to-oxide）接合）接合至第一承載基底100，形成第一介電-至介電接合（例如，氧化物-至-氧化物接合）。第一介電至介電接合可以通過激活第一接合層101和/或第二接合層103開始，然後施加壓力、熱和/或其他接合製程步驟以將第一接合層101連接到第二接合層103表面。可以使用例如乾處理、濕處理、電漿處理、暴露於H ₂、暴露於N ₂、暴露於O ₂、這些的組合等來進行激活第一接合層101和第二接合層103。在使用濕處理的實施例中，例如可以使用RCA清潔製程。激活有助於第一接合層101和第二接合層103的第一介電至介電接合，例如允許在隨後的第一介電至介電接合製程中使用較低的壓力和溫度。通過該處理，第一接合層101和/或第二接合層103表面的OH基的數量增加。在第一接合層101和/或第二接合層103的表面被激活後，第一接合層101和第二接合層103可以在相對較低的溫度（例如，室溫）下接觸在一起以形成弱接合。隨後，進行退火以強化弱接合並形成第一介電至介電接合。在退火期間，OH鍵結的H被脫氣，從而在第一接合層101和第二接合層103之間形成Si-O-Si鍵結，從而強化接合。

圖2示出了根據一些實施例在覆蓋一或多個第一積體電路晶粒50的第一承載基底100之上形成第一緩衝材料201的剖視圖。在實施例中，第一緩衝材料201可以包括聚合物，例如感光性聚合物、聚醯亞胺等。在實施例中，第一緩衝材料201可包括HD4100、HD8820、FujiLTC9320-E07、Toray LT-S8300A、HD7100、Asahi BL301、苯並環丁烯（Benzocyclobutene，BCB）基材料、聚苯並噁唑（Polybenzoxazoles，PBO）基材料等或其組合。在實施例中，第一緩衝材料201可以通過將第一緩衝材料201旋塗在第一承載基底100和一或多個第一積體電路晶粒50上來形成。然而，可以使用任何合適的材料來形成第一緩衝材料201。根據一些實施例，第一緩衝材料201可以具有在10 J/m ³至1,000J/m ³範圍內的第一韌性。如果第一緩衝材料201的韌性小於第一韌性，則第一緩衝材料201可能太脆並且有裂縫擴展的不適當風險。如果第一緩衝材料201的韌性大於第一韌性，則第一緩衝材料201的剛性可能不足以提供在第一緩衝材料201上執行的後續處理步驟的足夠的支撐。

圖3示出了根據一些實施例的移除第一承載基底100上的一或多個第一積體電路晶粒50周圍的第一緩衝材料201的多餘部分的第一緩衝材料201的圖案化製程300的剖視圖。在實施例中，第一緩衝材料201可以是感光材料，例如可以使用微影罩幕圖案化的上述材料中的任何一個。舉例來說，可以通過將第一緩衝材料201暴露於穿過微影罩幕的光並在曝光之後顯影第一緩衝材料201來圖案化第一緩衝材料201，以根據第一緩衝材料201是正感光性材料還是負感光性材料來移除第一緩衝材料201的曝光/未曝光部分。根據一些實施例，在圖案化製程300之後，第一緩衝材料201的多餘部分已從第一承載基底100上方移除，而第一緩衝材料201的剩餘部分圍一或多個第一積體電路晶粒50的繞側壁和頂面。在實施例中，執行圖案化製程300，使得第一緩衝材料201的剩餘部分具有在1微米至30微米範圍內圍繞每個第一積體電路晶粒50的側壁的第一寬度W1。如果第一緩衝材料201的第一寬度W1小於1微米，則第一緩衝材料201可能無法充分吸收後續製造過程中產生的應力，以充分降低非接合裂縫擴展的風險（例如，由於在第一積體電路晶粒50上形成接合額外的裝置而產生的應力）。如果第一緩衝材料201的第一寬度W1大於30微米，則第一緩衝材料201可能無法在後續製造過程中為第一積體電路晶粒50提供足夠的結構支撐。

圖4示出了根據一些實施例的在第一承載基底100上方和第一緩衝材料201上方覆蓋一或多個第一積體電路晶粒50的第一阻障層401的形成的剖視圖。在實施例中，第一阻障層401包括氮化矽等。在實施例中，可以使用合適的沉積製程（例如CVD、ALD、HDPCVD、這些的組合等）來沉積第一阻障層401。然而，可以利用任何合適的材料和沈積製程來形成第一阻障層401。

圖5示出了根據一些實施例的在第一阻障層401上方的第一間隙填充材料501（也稱為絕緣材料）的剖視圖。根據一些實施例，第一間隙填充材料501可以是氧化物，例如氧化矽（例如，二氧化矽）等。第一間隙填充材料501可以通過旋塗、HDPCVD等形成。在一些實施例中，第一間隙填充材料501被形成為過度填充一或多個第一積體電路50並填充一或多個第一積體電路50之間的任何間隙。根據一些實施例，第一間隙填充材料501具有比第一韌性小的第二韌性。在這樣的實施例中，第一間隙填充材料501比第一緩衝材料201更脆（例如，第一緩衝材料201可以比第一間隙填充材料501更柔韌（flexible）並且在變形之前可以吸收更多的應力）。在一些實施例中，第一間隙填充材料501也可能具有比第一緩衝材料201更大的幾何剛性（geometric stiffness）。在一些實施例中，第一間隙填充材料501的幾何剛性提供在第一間隙填充材料501上方執行的後續加工步驟的結構穩定性。在一些實施例中，第一間隙填充材料501的幾何剛性大於第一緩衝材料201的幾何剛性，第一間隙填充材料501的幾何剛性可以有助於提供額外的剛性，以補償第一緩衝材料201的柔性。

圖6A示出了根據一些實施例的對第一間隙填充材料501、第一阻障層401、第一緩衝材料201和一或多個第一積體電路晶粒50執行第一平坦化製程600的剖視圖或。在實施例中，第一平坦化製程600可以是化學機械拋光（CMP）平坦化製程。在實施例中，第一平坦化製程600移除了第一間隙填充材料501的部分、第一阻障層401的部分、第一緩衝材料201的部分以及一或多個第一積體電路晶粒50的第一半導體基底51的部分。在一些實施例中，第一平坦化製程600進一步暴露一或多個第一積體電路晶粒50的第一半導體基底51內的TSV 59。此外，在實施例中，在第一平坦化製程600之後，覆蓋一或多個第一積體電路晶粒50中的每個的第一緩衝材料201的部分被移除，形成完全圍繞第一積體電路晶粒50的側壁中的每個的第一緩衝結構601。在實施例中，第一緩衝結構601具有第一寬度W1，並且可以保持與第一緩衝材料201相同的韌性，因為韌性是與第一緩衝結構601的材料相關的材料特性。另外，在第一平坦化製程600之後，第一間隙填充材料501、第一阻障層401、第一積體電路晶粒50和第一緩衝結構601都共享第一平坦頂面。此外，導致第一緩衝結構601形成的第一平坦化製程600建立了第一底部裝置層670，其上可以形成隨後的層、積體電路晶粒和相關聯的結構。

圖6B示出了根據一些實施例的在導致第一緩衝結構601形成的執行在第一間隙填充材料501、第一阻障層401、第一緩衝材料201和一或多個第一積體電路晶粒50上的第一平坦化製程600之後的自上而下的平面視圖。如圖6B所示，每個第一緩衝結構601完全包圍每個第一積體電路晶粒50，每個第一緩衝結構601與每個第一積體電路晶粒50直接物理接觸。第一緩衝結構601還各自具有從第一積體電路晶粒50的側壁到第一緩衝結構601的外部側壁測量的第一寬度W1。此外，每個第一阻障層401與每個第一緩衝結構601的側壁直接接觸並且完全包圍每個第一緩衝結構601。第一間隙填充材料501填充了不同的第一積體電路晶粒50以及相關的第一緩衝結構601和相關的第一阻障層401之間的剩餘間隙。

在實施例中，通過提供跨越鄰近積體電路晶粒50的角落的積體電路晶粒50的高度的結構，可以通過第一緩衝結構601實現能夠吸收後續處理步驟中可能出現的應力和應變的優點。圍繞積體電路晶粒50的第一緩衝結構601的增加的韌性可以允許應變吸收，從而降低的第一積體電路晶粒50的角落處的角落裂縫擴展的風險或沿著第一積體電路晶粒50的邊緣的非接合形成。由第一間隙填充材料501提供的幾何剛性可以通過為結構提供剛性來有效支撐上覆的裝置層，從而補充第一緩衝結構601的吸收能力。

圖7示出了根據一些實施例的在第一底部裝置層670的第一平坦頂面上方形成第三接合層700的剖視圖。在實施例中，第三接合層700可以包括第一介電層701和嵌入第一介電層701內的第一接合墊703。在一些實施例中，第一接合墊703可以包括導電材料，例如銅等。一些第一接合墊703可以物理和電耦合到TSV 59。在實施例中，第一介電層701可以包括含矽介電材料，例如氧化矽、氮化矽、氮氧化矽或其類似物，並且第一介電層701可以使用合適的沉積製程來沉積，例如CVD、PVD、ALD、HDPCVD、這些的組合或類似者。第一接合墊703可以形成在第一介電層701內或者使用任何合適的製程（例如鑲嵌製程、電鍍等）在第一介電層701之前形成。

舉例來說，在形成第一接合墊703之前形成第一介電層701的實施例中，可以使用微影和蝕刻製程的組合在第一介電層701中形成對應於第一接合墊703的位置的開口。一旦開口已經在第一介電層701內形成，開口就可以用晶種層（未單獨示出）和板金屬填充以在第一介電層701內形成第一接合墊703。晶種層可以毯覆地沉積在第一介電層701的頂面和下層的暴露的導電層的部分以及開口的側壁上方。取決於所需的材料，晶種層可以包括銅層。晶種層可以使用例如濺射、蒸鍍或電漿增強化學氣相沉積（PECVD）、或其類似者的製程來沉積。板金屬可以通過諸如電鍍或化學鍍的電鍍製程沉積在晶種層上方。板金屬可以包括銅、銅合金等。

作為另一示例，在在形成第一接合墊703之後形成第一介電層701的實施例中，晶種層可以毯覆地沉積在第一積體電路晶粒50、第一緩衝結構601、第一阻障層401和第一間隙填充材料501上方。光阻（未單獨示出）可以被形成並圖案化以定義出第一接合墊703的佈局，並且可以應用電鍍製程以在光阻的開口中形成板金屬。隨後，可以移除光阻和晶種層未被板金屬覆蓋的的部分，而晶種層的剩餘部分和板金屬形成第一接合墊703。然後將第一介電層701沉積在第一接合墊703周圍。

可選地，然後可以執行平坦化步驟以使第一接合墊703和第三接合層700的頂面平整，使得第三接合層700與第一接合墊703具有高度的平坦性。其他材料和形成方法也是可能的。

圖8示出了第二積體電路晶粒850接合至第三接合層700的剖視圖。在實施例中，第二積體電路晶粒850可以是實質上類似於第一積體電路晶粒50的。在一些實施例中，第四接合層800形成在第二積體電路晶粒850的主動側/前側上方。第四接合層800可以包括第二介電層801和嵌入第二介電層801內的第二接合墊803。在實施例中，第二介電層801和第二接合墊803可以分別由與第一介電層701和第一接合墊703類似的材料並且以與第一介電層701和第一接合墊703類似的方式形成。

根據一些實施例，第二積體電路晶粒850通過在第三接合層700和第四接合層800之間進行的介電至介電和金屬至金屬接合製程通過第三接合層700接合到第四接合層800而接合在第一積體電路晶粒50上。在一些實施例中，介電至介電接合製程在第一介電層701和第二介電層801之間形成直接的接合（例如氧化物至氧化物接合）。此外，金屬至金屬接合製程可以通過直接金屬至金屬接合直接接合第三接合層700的第一接合墊703到第四接合層800的第二接合墊803。因此，第一積體電路晶粒50和第二積體電路晶粒850之間的電連接可以通過第一接合墊703到第二接合墊803的物理連接來提供，其中一些第二接合墊803電耦合到第二積體電路晶粒850內的第一金屬化圖案55。介電至介電接合製程可以開始於對第一介電層701和第二介電層801之一或兩者進行表面處理，以促進第一介電層701和第二介電層801之間的介電至介電接合（例如氧化物到氧化物接合）。表面處理可以包括電漿處理。電漿處理可以在真空環境中進行。在電漿處理之後，表面處理還可包括可應用於第一介電層701和第二介電層801中的一或兩者的清潔製程（例如，用去離子水沖洗或等）。然後，介電至介電和金屬至金屬接合製程可以繼續將第四接合層800的第二接合墊803與第三接合層700的第一接合墊703對齊。接下來，介電至介電和金屬至金屬接合製程包括預接合步驟，在此期間第二積體電路晶粒850的第四接合層800與第三接合層700接觸。預接合可以在室溫（例如，約21℃至約25℃之間）下進行。介電至介電和金屬至金屬接合製程繼續在例如約150℃和約400℃之間的溫度下執行退火，持續時間在約0.5小時和約3小時之間，使得第一接合墊703（例如，銅）和第二接合墊803（例如，銅）相互擴散，因此形成直接的金屬至金屬接合。

圖9示出了圍繞第二積體電路晶粒850的第二緩衝結構901、第二阻障層903和第二間隙填充材料905的形成的剖視圖。根據一些實施例，在形成第二緩衝結構901、第二阻障層903和第二間隙填充材料905之後，可以執行第二平坦化製程900，以露出通過第二積體電路晶粒850的第一半導體基底51的第二積體電路晶粒850的TSV 59。此外，在一些實施例中，第二平坦化製程可以使第二積體電路晶粒850的頂面、第二積體電路晶粒850的TSV 59、第二緩衝結構901、第二阻障層903和第二間隙填充材料905平坦化，使得所述特徵的頂面共面。在實施例中，第二緩衝結構901、第二阻障層903和第二間隙填充材料905的形成以及第二平坦化製程900可以與之前分別關於第一緩衝結構601、第一阻障層401、第一間隙填充材料501和第一平坦化製程600討論的以實質上類似方式進行，為簡單起見，在此不再贅述。在實施例中，所執行的製程是在第三接合層700上執行的，而不是在第一接合層101或第一承載基底100上。因此，可以形成包括第二積體電路晶粒850、第二緩衝結構901、第二阻障層903和第二間隙填充材料905的第一中間裝置層970。此外，應當注意，形成第一中間裝置層970的循環可以重複多次，以適於形成預期數量的堆疊裝置層。

圖10示出了根據一些實施例的在第一中間裝置層970上方形成的第一頂部裝置層1070的形成的剖視圖。在實施例中，第一頂部裝置層1070包括實質上類似於第一積體電路晶粒50的第三積體電路晶粒1050，不同之處在於第三積體電路晶粒1050可以省略第三積體電路晶粒1050內的TSV 59的形成。在實施例中，第一頂部裝置層1070包括用第三平坦化製程1000加工的第三緩衝結構1001、第三阻障層1003和第三間隙填充材料1005。

在實施例中，第一頂部裝置層1070的形成可以以與先前相對於第一中間裝置層970討論的實質上類似的方式形成，然而，在第三積體電路晶粒1050的第三平坦化製程1000期間，如果未形成TSV 59在第三積體電路晶粒1050內或第三積體電路晶粒1050的第一半導體基底51未被減薄，第三積體電路晶粒1050的平坦化不會暴露出TSV 59。應當再次注意，雖然圖10僅示出了第一頂部裝置層1070下方的一個第一中間裝置層970，但是可以在形成第一頂部裝置層1070之前形成任何數量的第一中間裝置層970。在某些實施例中，第一中間裝置層970可以完全省略。

圖11示出了根據一些實施例的第二承載基底1100附著到第一頂部裝置層1070以便移除第一承載基底100的剖視圖。在實施例中，第二承載基底1100可以通過附著層1101附著到第一頂部裝置層1070。在實施例中，附接層1101可以是通過介電至介電接合（例如，氧化物至氧化物接合）接合到介電質材料（例如，第三間隙填充材料1005或在第三間隙填充材料1005上方單獨沉積的氧化物層）的接合層。在另一個實施例中，附著層1101可以是用於將第二承載基底1100附著到第一頂部裝置層1070的附著膜（例如，粘合劑、晶粒附著膜（die attach film，DAF）或其類似物）。

在實施例中，在將第二承載基底1100附著到第一頂部裝置層1070之後，可以執行第四平坦化製程1130以移除第一承載基底100。在一些實施例中，第四平坦化製程1130可以是CMP平坦化製程、回蝕製程、其組合等。然而，可以利用任何合適的平坦化製程。此外，根據一些實施例，第四平坦化製程1130進一步沿著垂直於第一中間裝置層970的水平主軸移除第一接合層101、移除第一緩衝結構601的部分、減薄第二接合層103的部分以及移除第一阻障層401的部分。在另一個實施例中，第四平坦化製程移除了第一承載基底100，移除了第一接合層101，減薄了第一阻障層401，減薄了第二接合層103。

在實施例中，第二承載基底1100提供第四平坦化製程1130期間的結構支撐。在第四平坦化製程1130之後，第一阻障層401、第一間隙填充材料501、第一緩衝結構601、第一積體電路晶粒50（包括第二接合層103）共享第一平坦底面。此外，在實施例中，第一緩衝結構601可以具有在15微米至30微米之間的範圍內的第一高度H1（例如，其中第一積體電路晶粒50包括第二接合層103的高度在15微米至30微米的範圍內）。然而，第一緩衝結構601的第一高度可以是任何適於與第一積體電路晶粒50的高度匹配的高度。此外，在一些實施例中，第二緩衝結構901和第三緩衝結構1001也可以具有第一高度H1。在實施例中，每個緩衝結構的第一高度H1可以至少是對應的積體電路晶粒（例如，第一積體電路晶粒50、第二積體電路晶粒850和第三積體電路晶粒1050）的高度。如果任何一個緩衝結構的高度小於第一高度H1（例如，小於對應的積體電路晶粒的高度），隨後形成的結構可能會在與緩衝結構接觸之前對其他結構（例如對應的積體電路晶粒）施加應變，從而可能增加角落裂縫擴展的風險或相關積體電路晶粒的角落處的非接合風險。如果任何緩衝結構的高度大於第一高度H1（例如，大於對應積體電路晶粒的高度），那麼隨後形成的結構可能會在緩衝結構上施加過多的應變，導致緩衝結構變形。

圖12示出了在第一底部裝置層670的第一平坦底面上形成重佈線結構1200的剖視圖。在實施例中，重佈線結構1200形成在第一積體電路晶粒50與第一平坦底面的相對的側上。此外，圖12還示出了通過第一積體電路晶粒50的第二接合層103形成的晶粒連接件1250，其允許重佈線結構1200與第一積體電路晶粒50的物理和電耦合。根據一些實施例，重佈線結構1200電耦合到第一積體電路晶粒50、第二積體電路晶粒850和第三積體電路晶粒1050。

在實施例中，開口（未單獨示出）通過第二接合層103的減薄部分而形成，從而暴露出第一積體電路晶粒50內的第一金屬化圖案55。諸如導電柱（舉例來說，由諸如銅的金屬形成）的晶粒連接件1250延伸穿過第二接合層103中的開口並且物理和電耦合到第一積體電路晶粒50內的第一金屬化圖案55。晶粒連接件1250例如可以通過電鍍等形成。

此外，在實施例中，重佈線結構1200包括重佈線介電層1201和重佈線金屬化圖案1203。重佈線金屬化圖案1203也可以稱為重分佈層或重分佈線。重佈線結構1200被示出為具有1層金屬化圖案的示例。可以在重佈線結構1200中形成更多的介電層和金屬化圖案。如果要形成更多的介電層和金屬化圖案，則可以重複下面討論的步驟和製程。在一些實施例中，重佈線結構1200可以完全省略。

在實施例中，接著形成重佈線金屬化圖案1203。重佈線金屬化圖案1203包括沿著第一平坦底面的主表面延伸的導電元件，以物理和電耦合到晶粒連接件1250。作為形成重佈線金屬化圖案1203的示例，在第一底部裝置層670的第一平坦底面上方形成晶種層。在一些實施例中，晶種層為金屬層，其可以是單層層或包括多個不同材料形成的子層的複合層。在一些實施例中，晶種層包括鈦層和位於鈦層上方的銅層。晶種層可以使用例如PVD等形成。然後在晶種層上形成並圖案化光阻。光阻可以通過旋塗或其類似者來形成，並且可以暴露於光以進行圖案化。光阻的圖案對應於重佈線金屬化圖案1203。圖案化形成通過光阻的開口以暴露晶種層。然後在光阻的開口中和晶種層的暴露的部分上形成導電材料。導電材料可以通過鍍覆形成，例如電鍍或化學鍍等。導電材料可以包括金屬，如銅、鈦、鎢、鋁等。導電材料和位於下方的部分的晶種層的組合形成重佈線金屬化圖案1203。移除光阻和在其上未形成導電材料的晶種層的部分。光阻可以通過可接受的灰化或剝離製程來移除，例如使用氧電漿等。一旦移除光阻，就移除晶種層的暴露的部分，例如通過使用可接受的蝕刻製程，例如通過濕法或乾法蝕刻。

在實施例中，重佈線介電層1201沉積在重佈線金屬化圖案1203上方並沿著第一平坦底面。在一些實施例中，重佈線介電層1201由諸如PBO、聚醯亞胺、BCB或其類似物之類的感光材料形成，其可以使用微影罩幕來圖案化。重佈線介電層1201可以通過旋塗、層壓、CVD等或其組合來形成。然後對重佈線介電層1201進行圖案化。圖案化形成暴露重佈線金屬化圖案1203的部分的開口。這種圖案形成可以通過可接受的製程進行，例如，當重佈線介電層1201是感光材料時，可以通過對重佈線介電層1201曝光和顯影的方式，或者通過使用諸如異向性刻蝕（anisotropic etching）的方法進行刻蝕。

在重佈線介電層1201的圖案化之後，形成底部金屬層（under bump metallization，UBM）1205，用於外部連接到重佈線結構1200和上面的積體電路晶粒50、850和1050。UBM 1205具有在重佈線介電層1201的主表面上並沿著重佈線介電層1201的主表面延伸的凸塊部分，並且具有延伸穿過重佈線介電層1201以物理和電耦合重佈線金屬化圖案1203的通孔部分。這使得UBM 1205電耦合至第一積體電路晶粒50。UBM 1205可以由與重佈線金屬化圖案1203相同的材料形成。在一些實施例中，UBM 1205具有與重佈線金屬化圖案1203不同的尺寸。

此外，在實施例中，導電連接件1207形成在UBM 1205上。導電連接件1207可以是球柵陣列（ball grid array，BGA）連接器、焊球、金屬柱、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、微凸塊、無電鍍鎳-無電鍍鈀-浸金技術（electroless nickel-electroless palladium-immersion gold technique，ENEPIG）形成的凸塊等。導電連接件1207可以包括諸如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合的導電材料。在一些實施例中，導電連接件1207是通過蒸鍍、電鍍、印刷、焊料轉移、植球等先形成的焊料層而形成的。一旦在結構上形成焊料層，就可以執行回火以便將材料成形為期望的凸塊形狀。在另一個實施例中，導電連接件1207包括通過濺射、印刷、電鍍、化學鍍、CVD等形成的金屬柱（例如銅柱）。金屬柱可以是無焊料的並且具有實質上垂直的側壁。在一些實施例中，金屬蓋層形成在金屬柱的頂部上。金屬蓋層可以包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳-鈀-金、鎳-金等或其組合，並且可以通過鍍覆製程形成。

此外，在實施例中，可以在相關的第一底部裝置層670中沿著切割道1271執行單分製程1270，相關的第一中間裝置層970和相關的第一頂部裝置層1070可以在後續處理中被封裝以形成積體電路封裝（未單獨示出）。根據一些實施例，單分製程可以是鋸切製程，然而可以利用任何合適的單分製程。另外，在一些實施例中，可選地也可以移除第二承載基底1100。

圖13至圖23示出了另一個實施例，其中在形成緩衝結構之前將阻障層直接沉積在積體電路晶粒上方，使得緩衝結構設置在間隙填充材料和阻障層之間。在圖13至圖23中，除非另有說明，相似的附圖標記表示由與圖1至圖12相似的製程形成的相似元件。

圖13示出了剖視圖，其中一或多個第一積體電路晶粒50接合至第一承載基底100以及第一阻障層401的沉積。在實施例中，一或多個第一積體電路晶粒50至第一承載基底100的接合可以以與上面關於圖1所討論的類似的方式來執行。在實施例中，在一或多個第一積體電路晶粒50至第一承載基底100的接合之後，第一阻障層401可以形成在一或多個第一積體電路晶粒50以及第一承載基底100的第一接合層101上方。在實施例中，第一阻障層401的形成可以以與上面關於圖4所討論的類似的材料用相似的方式來執行，除了第一阻障層401是形成在第一緩衝材料201（參見圖14）的形成之前。應注意的是，圖13所示的結構中，例如第一積體電路晶粒50，可以包括類似的部件並且由以與上面討論的類似材料用相似的製程形成。

圖14示出了剖視圖，其中第一緩衝材料201形成在第一阻障層401上方。在所述實施例中，第一緩衝材料201可以由以與上面關於圖2所討論的類似的材料用相似的方法形成，除了第一緩衝材料201形成在第一阻障層401上方並且與第一阻障層401直接接觸之外。在實施例中，第一緩衝材料201可以包括聚合物，例如感光聚合物、聚醯亞胺等。在實施例中，第一緩衝材料201可包括HD4100、HD8820、Fuji LTC9320-E07、Toray LT-S8300A、HD7100、Asahi BL301、苯並環丁烯（BCB）基材料、聚苯並噁唑（PBO）基材料等或其組合。根據一些實施例，第一緩衝材料201可以有第一韌性。如果第一緩衝材料201的韌性小於第一韌性，則第一緩衝材料201可能太脆並且有裂縫擴展的不適當風險。如果第一緩衝材料201的韌性大於第一韌性，則第一緩衝材料201的剛性可能不足以提供在第一緩衝材料201上執行的後續處理步驟的足夠的支撐。

圖15A示出了第一緩衝材料201的圖案化製程300的剖視圖，以移除第一承載基底100上方的一或多個第一積體電路晶粒50周圍的第一緩衝材料201的多餘部分。在實施例中，第一緩衝材料201的圖案化製程300可以根據與上面關於圖3討論的類似方式執行。第一緩衝材料201的第一寬度W1可以從第一阻障層401的側壁到第一緩衝材料201的外部側壁測量。

圖15B示出了在第一緩衝材料201的圖案化製程300之後的自上而下的平面視圖。在實施例中，在圖案化製程300之後，第一阻障層401覆蓋第一積體電路晶粒50的頂面（在圖15B中未示出）以及未被第一積體電路晶粒50覆蓋的第一接合層101的主表面（在圖15B中未示出）。在此實施例中，第一緩衝材料201覆蓋了第一阻障層401覆蓋第一積體電路晶粒50的頂面。在實施例中，第一緩衝材料還通過第一寬度W1覆蓋了位於第一接合層101上的第一阻障層401的一部分，所述第一寬度從第一阻障層401的側壁的一側延伸，所述一側位於第一阻障層401覆蓋第一積體電路晶片50的另一側。

圖16示出了在第一緩衝材料201上方的第一間隙填充材料501以及第一阻障層401的暴露的部分的剖視圖。在實施例中，第一間隙填充材料501可以以與上面關於圖5討論的類似的材料用類似的方式形成。在一些實施例中，第一間隙填充材料501也可能具有比第一緩衝材料201更大的幾何剛性。在一些實施例中，第一間隙填充材料501的幾何剛性提供在第一間隙填充材料501上方執行的後續加工步驟的結構穩定性。在一些實施例中，第一間隙填充材料501的幾何剛性大於第一緩衝材料201的幾何剛性，第一間隙填充材料501的幾何剛性可以有助於提供額外的剛性，以補償第一緩衝材料201的柔性。

圖17A示出了對第一間隙填充材料501、第一阻障層401、第一緩衝材料201和一或多個第一積體電路晶粒50執行第一平坦化製程600的剖視圖。在實施例中，第一平坦化製程600的執行方式與上面關於圖6A討論的方式類似，並使得第一間隙填充材料501的頂面、第一阻障層401的頂面以及所得的第一緩衝結構601的頂面為實質上平坦的。此外，第一平坦化製程600建立第二底部裝置層1770，其上可以形成積體電路晶粒的後續的層和相關聯的結構。

圖17B示出了對全在第一承載基底100上的（未單獨示出）第一間隙填充材料501、第一阻障層401、第一緩衝材料201和一或多個第一積體電路晶粒50進行第一平坦化製程600之後得到第一緩衝結構601的自上而下的平面圖。在此實施例中，每個第一阻障層401完全包圍每個第一積體電路晶粒50，每個第一阻障層401與每個第一積體電路晶粒50直接物理接觸。第一緩衝結構601然後完全包圍每個第一阻障層401，每個第一阻障層401包圍一或多個第一積體電路晶粒50中的每個。第一緩衝結構601還各自具有從與第一積體電路晶粒50相對的第一阻障層401的側壁延伸的第一寬度W1。第一間隙填充材料501填充了不同的第一積體電路晶粒50以及相關的第一緩衝結構601和相關的第一阻障層401之間的剩餘間隙。

圖18示出了在第二底部裝置層1770的第一平坦頂面上方形成第三接合層700的剖視圖。在實施例中，第三接合層700可以包括第一介電層701和嵌入第一介電層701內的第一接合墊703。在此實施例中，第一介電層701和第一接合墊703可以由與上面關於圖7討論的類似的材料並用類似的方式形成。

圖19示出了第二積體電路晶粒850至第三接合層700的接合的剖視圖。在實施例中，第二積體電路晶粒850可以是實質上類似於第一積體電路晶粒50。在一些實施例中，第四接合層800形成在第二積體電路晶粒850的主動側/前側上方。第四接合層800可以包括第二介電層801和嵌入第二介電層801內的第二接合墊803。在實施例中，第二介電層801和第二接合墊803可以分別以與第一介電層701和第一接合墊703類似的材料用類似的方式形成。在實施例中，第二積體電路晶粒850可以以與上面關於圖8討論的類似的方式接合到第二底部裝置層1770，從而產生類似的特徵。

圖20示出了圍繞第二積體電路晶粒850的第二緩衝結構901、第二阻障層903和第二間隙填充材料905的形成的剖視圖。根據一些實施例，在形成第二緩衝結構901、第二阻障層903和第二間隙填充材料905之後，可以進行第二平坦化製程900。在實施例中，第二緩衝結構901、第二阻障層903和第二間隙填充材料905的形成以及第二平坦化製程900可以與參考圖13至圖17B先前關於第一緩衝結構601、第一阻障層401、第一間隙填充材料501和第一平坦化製程600所討論的以實質上類似方式進行。此外，應當注意，形成第二中間裝置層2070的循環可以重複適合的次數以形成期望數量的堆疊裝置層。

圖21示出了在第二中間裝置層2070上方形成第二頂部裝置層2170的形成的剖視圖。在實施例中，第二頂部裝置層2170包括實質上類似於第一積體電路晶粒50的第三積體電路晶粒1050，除了第三積體電路晶粒1050可以省略第三積體電路晶粒1050內的TSV59的形成。此外，第一頂部裝置層1070包括用第三平坦化製程1000處理的第三緩衝結構1001、第三阻障層1003和第三間隙填充材料1005。第一頂部裝置層1070的形成可以以與先前關於圖13至圖20中的第二中間裝置層2070討論的實質上類似的方式形成，並且以與第一頂部裝置層1070的形成類似的方式形成。

此外，在實施例中，第一緩衝結構601可以具有在15微米至30微米之間的範圍內的第一高度H1（例如，其中包括第二接合層103的第一積體電路晶粒50的高度在15微米至30微米的範圍內）。然而，第一緩衝結構601、第二緩衝結構901和第三緩衝結構1001的第一高度H1可以是使得緩衝結構中的頂面與對應的積體電路晶粒的頂面齊平的高度。在實施例中，考慮到緩衝結構可以形成在阻障層上方，每個緩衝結構的第一高度H1可以至少是對應的積體電路晶粒的高度（例如，第一積體電路晶粒50、第二積體電路晶粒850和第三積體電路晶粒1050）。如果任何一個緩衝結構的高度小於第一高度H1（例如，高度小於對應的積體電路晶粒），隨後形成的結構可能會在與緩衝結構接觸之前對其他結構（例如對應的積體電路晶粒）施加應變，從而可能增加角落裂縫擴展的風險或相關積體電路晶粒的角落處的非接合風險。如果任何緩衝結構具有大於第一高度H1的高度（例如，大於對應的積體電路晶粒的高度），那麼隨後形成的結構可能會在緩衝結構上施加過多的應變，導致緩衝結構變形。

圖22示出了附接到第二頂部裝置層2170的第二承載基底1100以便於移除第一承載基底100的剖視圖。在實施例中，第二承載基底1100可以依據與先前關於圖11討論的類似方式進行附接。圖23還示出了與先前關於圖11討論的類似方式的第四平坦化製程1130。

圖23示出了在第二底部裝置層1770的第一平坦底面上方的重佈線結構1200的形成以及晶粒連接件1250的形成的剖視圖。在實施例中，晶粒連接件1250的形成可以以與先前關於圖12討論的類似的材料用類似的方式形成。在實施例中，重佈線結構1200包括重佈線介電層1201，且重佈線金屬化圖案1203，可以以與先前關於圖12討論的類似的材料用類似的方式形成。在實施例中，UBM 1205和導電連接件1207可以以與先前關於圖12討論的類似的材料用類似的方式形成。

此外，在實施例中，可以沿著切割道1271執行單分製程1270，並且可以在後續處理中封裝相關的第二底部裝置層1770、相關的第二中間裝置層2070和相關的第二頂部裝置層2170中的每個積體電路晶粒，以與之前關於圖12所討論的類似的方式來形成積體電路封裝（未單獨示出）。根據一些實施例，單分製程1270可以是鋸切製程，然而可以利用任何合適的單分製程。另外，在一些實施例中，可選地也可以移除第二承載基底1100。

亦可包含其他特徵及製程。舉例而言，可包含測試結構以輔助3D封裝體或3DIC元件的校驗測試。測試結構可包含例如形成於重佈線層中或基底上的測試墊，其允許3D封裝體或3DIC元件的測試、探針及/或探針卡的使用以及類似者。可對中間結構以及最終結構執行校驗測試。另外，本文中所揭露的結構及方法可結合包括對已知良好晶粒進行中間校驗的測試方法來使用，以提高良率且降低成本。

實施例可取得優勢。根據一些實施例，包含第一緩衝結構601可以允許吸收可能由來自被第一緩衝結構601包圍的另一個半導體晶粒（例如，第一積體電路晶粒50）上方額外添加的半導體晶粒（例如，第二積體電路晶粒850）的應變引起的應力。由於包含第一緩衝結構601而減少的應力還可以降低在微笑型晶粒製造（smiling die fabrication）過程中晶粒的角落處的非接合風險。圍繞上覆的晶粒的附加緩衝結構（例如，圍繞第二積體電路晶粒850的第二緩衝結構901）可以另外幫助降低隨後堆疊的晶粒（例如，第三積體電路晶粒1050）上的應力的風險。吸收因包含緩衝結構而產生的應力可能有助於改善製造完整性和裝置功能。

根據實施例，半導體裝置包括第一半導體晶粒、第一半導體晶粒上的氧化物層，其中第一半導體晶粒具有與氧化物層相對的第一頂面、封裝第一半導體晶粒和氧化物層的第一絕緣材料，其中第一絕緣材料具有與第一頂面齊平的第二頂面，以及第一聚合物緩衝設置在第一半導體晶粒的側壁和第一絕緣材料的側壁之間，其中第一聚合物緩衝具有與第一頂面和第二頂面齊平的第三頂面。在實施例中，還包括設置在第一半導體晶粒的側壁和第一聚合物緩衝的側壁之間的氮化矽層，其中氮化矽層具有與第一頂面和第三頂面皆齊平的第四頂面。在實施例中，還包括設置在第一絕緣材料的側壁和第一聚合物緩衝的側壁之間的氮化矽層，其中氮化矽層具有與第二頂面和第三頂面皆齊平的第四頂面。在實施例中，其中第一聚合物緩衝具有第一寬度，第一寬度在1微米至30微米的範圍內。在實施例中，其中第一聚合物緩衝包括具有第一韌性的聚醯亞胺，並且其中第一絕緣材料包括具有小於第一韌性的第二韌性的氧化物。在實施例中，還包括位於第一頂面、第二頂面和第三頂面上方的第一接合層、通過金屬至金屬和介電至介電接合接合至第一接合層的第二接合層、位於第二接合層上方的第二半導體晶粒、封裝第二半導體晶粒的第二絕緣材料以及在第二絕緣材料的側壁與第二半導體晶粒的側壁之間的第二聚合物緩衝。在實施例中，還包括氧化物層內的導電特徵，以及氧化物層上方與第一半導體晶粒相對的重佈線結構，其中重佈線結構通過導電特徵電耦合到第一半導體晶粒。

根據實施例，製造半導體裝置的方法包括在第一半導體晶粒的第一氧化物層和承載基底的第二氧化物層之間形成介電至介電接合，在承載基底上方旋塗感光聚合物，感光聚合物覆蓋第一半導體晶粒，圖案化感光聚合物以從感光聚合物形成緩衝層，其中緩衝層包圍第一半導體晶粒，在緩衝層上沉積氧化物材料，並在氧化物材料和緩衝層上執行第一平坦化製程以暴露第一半導體晶粒，其中在平坦化製程之後第一半導體晶粒、緩衝層和氧化物材料共享平坦頂面。在實施例中，還包括執行第二平坦化製程，其中第二平坦化製程移除承載基底和第一氧化物層的部分。在實施例中，還包括接合第二半導體晶粒至平坦頂面，其中第二半導體晶粒電耦合至第一半導體晶粒。在實施例中，還包括將支撐基底附接在與第一半導體晶粒相對的第二半導體晶粒上方。在實施例中，還包括在旋塗感光聚合物之前在承載基底上方沿著第一半導體晶粒的側壁沉積氮化矽層。在實施例中，進一步包括在沉積氧化物材料之前在承載基底上方沿著緩衝層的側壁沉積氮化矽層。在實施例中，其中緩衝層的第一韌性大於氧化物材料的第二韌性。

根據實施例，半導體裝置包括第一半導體晶粒、環繞第一半導體晶粒的第一聚合物緩衝和環繞第一聚合物緩衝的第一絕緣層，其中第一聚合物緩衝沿著第一半導體晶粒的側壁從第一半導體晶粒的第一平坦頂面的水平延伸至第一半導體晶粒的平坦底面的水平。在實施例中，還包括與第一半導體晶粒接合的第二半導體晶粒、環繞第二半導體晶粒的第二聚合物緩衝和環繞第二聚合物緩衝的第二絕緣層，其中第二絕緣層、第二聚合物緩衝和第二半導體晶粒共享第二平坦頂面，第二平坦頂面平行於第一平坦頂面。在實施例中，其中第一聚合物緩衝包括感光聚醯亞胺。在實施例中，其中第一聚合物緩衝比第一絕緣層脆性低。在實施例中，還包括設置在第一聚合物緩衝和第一絕緣層之間的氮化矽層，其中氮化矽層環繞第一半導體晶粒。在實施例中，還包括設置在第一半導體晶粒和第一聚合物緩衝之間的氮化矽層，其中氮化矽層環繞第一半導體晶粒。

前文概述若干實施例的特徵，使得本領域的技術人員可更佳地理解本揭露的態樣。本領域的技術人員應理解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。本領域的技術人員亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且本領域的技術人員可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。

50: 第一積體電路晶粒 51: 第一半導體基底 53: 第一內連線結構 55: 第一金屬化圖案 57: 第一內連線介電層 59: 矽通孔/TSV 100: 第一承載基底 101: 第一接合層 103: 第二接合層 201: 第一緩衝材料 300: 圖案化製程 401: 第一阻障層 501: 第一間隙填充材料 600: 第一平坦化製程 601: 第一緩衝結構 670: 第一底部裝置層 700: 第三接合層 701: 第一介電層 703: 第一接合墊 800: 第四接合層 801: 第二介電層 803: 第二接合墊 850: 第二積體電路晶粒 900: 第二平坦化製程 901: 第二緩衝結構 903: 第二阻障層 905: 第二間隙填充材料 970: 第一中間裝置層 1000: 第三平坦化製程 1001: 第三緩衝結構 1003: 第三阻障層 1005: 第三間隙填充材料 1050: 第三積體電路晶粒 1070: 第一頂部裝置層 1100: 第二承載基底 1101: 附著層 1130: 第四平坦化製程 1200: 重佈線結構 1201: 重佈線介電層 1203: 重佈線金屬化圖案 1205: 凸塊金屬化 1207: 導電連接件 1250: 晶粒連接件 1270: 單分製程 1271: 切割道 1770: 第二底部裝置層 2070: 第二中間裝置層 2170: 第二頂部裝置層 H1: 第一高度 W1: 第一寬度

當結合所附的圖閱讀以下詳細描述時，本揭露的方面將得到最好的理解。值得注意的是，根據業界的標準做法，各特徵並未按比例繪製。事實上，為了討論的清楚起見，可以任意增加或減少各種特徵的尺寸。 圖1、2、3、4、5、6A、6B、7、8、9、10、11和12示出了根據一些實施例的製造半導體封裝的中間步驟的各種視圖。 圖13、14、15A、15B、16、17A、17B、18、19、20、21、22和23示出了根據一些實施例的用於形成積體電路封裝的步驟的剖視圖和自上而下的平面視圖。

50: 第一積體電路晶粒 55: 第一金屬化圖案 103: 第二接合層 401: 第一阻障層 501: 第一間隙填充材料 601: 第一緩衝結構 670: 第一底部裝置層 700: 第三接合層 850: 第二積體電路晶粒 901: 第二緩衝結構 903: 第二阻障層 905: 第二間隙填充材料 970: 第一中間裝置層 1001: 第三緩衝結構 1003: 第三阻障層 1005: 第三間隙填充材料 1050: 第三積體電路晶粒 1070: 第一頂部裝置層 1200: 重佈線結構 1201: 重佈線介電層 1203: 重佈線金屬化圖案 1205: 凸塊金屬化 1207: 導電連接件 1250: 晶粒連接件 1270: 單分製程 1271: 切割道

Claims (10)

1. 一種半導體裝置，包括：第一半導體晶粒；氧化物層，在所述第一半導體晶粒上，其中所述第一半導體晶粒具有與所述氧化物層相對的第一頂面；第一絕緣材料，封裝所述第一半導體晶粒和所述氧化物層，其中所述第一絕緣材料具有與所述第一頂面齊平的第二頂面；以及第一聚合物緩衝，設置在所述第一半導體晶粒的側壁和所述第一絕緣材料的側壁之間，其中所述第一聚合物緩衝具有與所述第一頂面和所述第二頂面皆齊平的第三頂面。
2. 如請求項1所述的半導體裝置，還包括氮化矽層，設置在所述第一半導體晶粒的所述側壁和所述第一聚合物緩衝的側壁之間，其中所述氮化矽層具有與所述第一頂面和所述第三頂面皆齊平的第四頂面。
3. 如請求項1所述的半導體裝置，還包括氮化矽層，設置在所述第一絕緣材料的所述側壁與所述第一聚合物緩衝的側壁之間，其中所述氮化矽層具有與所述第二頂面和所述第三頂面齊平的第四頂面。
4. 如請求項1所述的半導體裝置，其中所述第一聚合物緩衝包括具有第一韌性的聚醯亞胺，且其中所述第一絕緣材料包括具有小於所述第一韌性的第二韌性的氧化物。
5. 如請求項1所述的半導體裝置，還包括：第一接合層，在所述第一頂面、所述第二頂面和所述第三頂 面上方；第二接合層，通過金屬至金屬和介電至介電接合而與所述第一接合層接合；第二半導體晶粒，在所述第二接合層上方；第二絕緣材料，封裝所述第二半導體晶粒；以及第二聚合物緩衝，在所述第二絕緣材料的側壁和所述第二半導體晶粒的側壁之間。
6. 一種製造半導體裝置的方法，包括：在第一半導體晶粒的第一氧化物層和承載基底的第二氧化物層之間形成介電至介電接合；在所述承載基底上方旋塗感光聚合物，所述感光聚合物覆蓋所述第一半導體晶粒；將所述感光聚合物圖案化以由所述感光聚合物形成緩衝層，其中所述緩衝層包圍所述第一半導體晶粒；在所述緩衝層上方沉積絕緣材料；以及對所述絕緣材料和所述緩衝層進行第一平坦化製程以暴露所述第一半導體晶粒，其中在所述平坦化製程之後所述第一半導體晶粒的第一頂面、所述絕緣材料的第二頂面以及所述緩衝層的第三頂面齊平，且所述緩衝層設置在所述第一半導體晶粒的側壁和所述絕緣材料的側壁之間。
7. 如請求項6所述的方法，還包括執行第二平坦化製程，其中所述第二平坦化製程移除所述承載基底和所述第一氧化物層的部分。
8. 如請求項6所述的方法，還包括將第二半導體晶粒設置於所述第一頂面之上，其中所述第二半導體晶粒電耦合到所述第一半導體晶粒。
9. 一種半導體裝置，包括：第一半導體晶粒；第一聚合物緩衝，包圍所述第一半導體晶粒；以及第一絕緣層，包圍所述第一聚合物緩衝，其中所述第一聚合物緩衝沿著所述第一半導體晶粒的側壁從所述第一半導體晶粒的第一頂面的水平延伸到所述第一半導體晶粒的底面的水平，且所述第一聚合物緩衝設置在所述第一半導體晶粒的側壁和所述第一絕緣層的側壁之間，其中所述第一半導體晶粒的所述第一頂面、所述第一絕緣層的第二頂面以及所述第一聚合物緩衝的第三頂面齊平。
10. 如請求項9所述的半導體裝置，還包括：第二半導體晶粒，與所述第一半導體晶粒接合；第二聚合物緩衝，環繞所述第二半導體晶粒；以及第二絕緣層，環繞所述第二聚合物緩衝，其中所述第二絕緣層、所述第二聚合物緩衝和所述第二半導體晶粒共享第二平坦頂面，所述第二平坦頂面平行於所述第一平坦頂面。

Images