[go: up one dir, main page]

TWI879380B - 具有襯墊層的半導體元件及其製備方法 - Google Patents

具有襯墊層的半導體元件及其製備方法 Download PDF

Info

Publication number
TWI879380B
TWI879380B TW113100929A TW113100929A TWI879380B TW I879380 B TWI879380 B TW I879380B TW 113100929 A TW113100929 A TW 113100929A TW 113100929 A TW113100929 A TW 113100929A TW I879380 B TWI879380 B TW I879380B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
substrate
liner
opening
Prior art date
Application number
TW113100929A
Other languages
English (en)
Other versions
TW202425231A (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202425231A publication Critical patent/TW202425231A/zh
Application granted granted Critical
Publication of TWI879380B publication Critical patent/TWI879380B/zh

Links

Images

Classifications

    • H10W20/40
    • H10W20/47
    • H10W20/033
    • H10W20/034
    • H10W20/056
    • H10W20/076
    • H10W20/077
    • H10W20/42
    • H10W20/425

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申請揭露一種半導體元件及其製備方法。該半導體元件包括一基底;設置於該基底上的一第一介電層;設置於該第一介電層上的一第二介電層;沿該第一介電層設置並在該基底上的一底部;沿該第二介電層設置並在該底部上的一頂部;以及設置於該底部與該第一介電層之間、該底部與該基底之間、以及該第二介電層與該第一介電層之間的一第一襯墊層。該底部與該頂部構成一導電結構。該第二介電層對該第一襯墊層具有蝕刻選擇性。該第一襯墊層包括氮化鈦、氮化鉭、或其組合。該第一介電層與該第二介電層包括相同的材料。

Description

具有襯墊層的半導體元件及其製備方法
本申請案是2023年5月4日申請之第112116632號申請案的分割案,第112116632號申請案主張2022年12月8日申請之美國正式申請案第18/077,382號的優先權及益處,該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件及其製備方法,特別是關於一種具有襯墊層的半導體元件及其製備方法。
半導體元件被用於各種電子應用,如個人電腦、行動電話、數位相機以和其他電子裝置。半導體元件的尺寸正在不斷縮小,以滿足日益增長的計算能力的需求。然而,在縮小尺寸的過程中出現了各種問題,而且這種問題在不斷增加。因此,在實現提高品質、產量、性能以及可靠性和降低複雜性方面仍然存在挑戰。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一方面提供一種半導體元件,包括一基底;設置於該基底上的一第一介電層;設置於該第一介電層上的一第二介電層;沿該第一介電層設置並在該基底上的一底部;沿該第二介電層設置並在該底部上的一頂部;以及設置於該底部與該第一介電層之間、該底部與該基底之間、以及該第二介電層與該第一介電層之間的一第一襯墊層。該底部與該頂部構成一導電結構。該第二介電層對該第一襯墊層具有蝕刻選擇性。該第一襯墊層包括氮化鈦、氮化鉭、或其組合。該第一介電層與該第二介電層包括相同的材料。
本揭露的另一方面提供一種半導體元件,包括一基底;設置於該基底上的一第一介電層;設置於該第一介電層上的一第二介電層;沿該第一介電層設置並在該基底上的一底部;沿該第二介電層設置並在該底部上的一頂部;以及設置於該第一介電層與該第二介電層之間的一中間層。該底部與該頂部構成一導電結構。該第二介電層對該第一襯墊層具有蝕刻選擇性。該中間層包括氮化矽、氮氧化矽、氧化氮化矽、或其組合。該第一介電層與該第二介電層包括相同的材料。
本揭露的另一方面提供一種半導體元件的製備方法,包括提供一基底;在該基底上形成一第一介電層;沿該第一介電層形成一第一開口以曝露該基底;共形地在該第一開口中及該第一介電層的一頂面形成一第一襯墊層;在該第一襯墊層上並在該第一開口中形成一可能量移除層;在該第一襯墊層上及該可能量移除層上形成一第二介電層;沿該第二介電層形成一第二開口以曝露該可能量移除層;移除該可能量移除層;以及形成一導電結構以填充該第一開口及該第二開口。該第二介電層對該第一襯墊層具有蝕刻選擇性。
藉由本揭露的半導體元件的設計,由於第二介電層與第一襯墊層之間的選擇性,第一襯墊層可以做為蝕刻停止層。因此,可以降低製備半導體元件的複雜性。此外,由於可能量移除層的存在,第一開口的輪廓在第二開口的形成過程中可以保持完整。因此,由此產生的導電結構的性能可以得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
下面的揭露內容提供許多不同的實施例,或實例,用於實現所提供主張的不同特徵。為了簡化本揭露內容,下文描述元件和安排的具體例子。當然,這些只是例子,並不旨在具限制性。例如,在接下來的描述中,第一特徵在第二特徵上或上面的製備可以包括第一和第二特徵直接接觸形成的實施例,也可以包括第一和第二特徵之間可以形成附加特徵的實施例,因而使第一和第二特徵可以不直接接觸。此外,本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭,其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外,空間相對用語,如"下方"、"下面"、"下"、"上方"、"上"等,為了便於描述,在此可用於描述一元素或特徵與圖中所示的另一(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向,以和圖中描述的方向。該元素可以有其他方向(旋轉90度或其他方向),這裡使用的空間相對描述詞也同樣可以相應地解釋。
應該理解的是,當一元素或層被稱為"連接到"或"耦合到"另一元素或層時,它可以直接連接到或耦合到另一元素或層,或者可能存在中間的元素或層。
應理解的是,儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分,但這些元素、元件、區域、層或部分不受這些用語的限制。相反,這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此,下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。
除非上下文另有說明,本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時,使用的用語如"相同"、"相等"、"平面”或"共面",不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施,而是指在可能發生的、例如由於製備過程而發生的可接受的變化範圍內,包含幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語"實質"在這裡可以用來反映這一含義。例如,被描述為"實質相同"、"實質相等"或"實質平面"的項目可以是完全相同、相等或平面的,也可以是在可接受的變化範圍內相同、相等或平面的,例如由於製備過程而可能發生的變化。
在本揭露內容中,半導體元件一般是指利用半導體特性而能發揮作用的元件,而光電元件、發光顯示元件、半導體電路和電子元件都包括在半導體元件的範疇內。
應該注意的是,在本揭露的描述中,上面(或上方)對應於方向Z的箭頭方向,下面(或下方)對應於方向Z的箭頭的相反方向。
應該注意的是,在本揭露內容的描述中,用語"以形成"、 "被形成"和"形成"可以指並包括創建、構建、圖案化、植入或沉積元素、摻雜物或材料的任何方法。形成方法的例子可包括但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、漩塗、擴散、沉積、生長、植入、光學微影、乾蝕刻和濕蝕刻。
應該注意的是,在本揭露內容的描述中,這裡指出的功能或步驟可能以不同於圖中指出的順序發生。例如,連續顯示的兩個圖事實上可能是實質同時執行的,或者有時可能以相反的循序執行,這取決於所涉及的功能或步驟。
圖1為流程圖,例示本揭露一個實施例之半導體元件1A的製備方法10。圖2至圖4為剖視圖,例示本揭露一個實施例之半導體元件1A的製備的部分流程。圖5和圖6為圖表,例示本揭露一些實施例之形成第一襯墊層211的製程條件的實例。
參照圖1至圖3,在步驟S11,可以提供基底101,可以在基底101上形成第一介電層111,並且可以在第一介電層111中形成第一開口111O。
參照圖2,在一些實施例中,基底101可以包括完全由至少一種半導體材料、複數個元件(為清晰起見未顯示)、複數個介電層(為清晰起見未顯示)和複數個導電特徵(為清晰起見未顯示)組成的塊狀(bulk)半導體基底。塊狀半導體基底可包含,例如,元素(elementary)半導體,如矽或鍺;化合物半導體,如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦或其他III-V化合物半導體或II-VI化合物半導體;或其組合。
在一些實施例中,基底101可以更包括絕緣體上的半導體結構,該結構從下到上包括處理基底、絕緣體層和最上面的半導體材料層。處理基底和最上面的半導體材料層可以包含上述塊狀半導體基底相同的材料。絕緣體層可以是結晶或非結晶的介電材料,如氧化物及/或氮化物。例如,絕緣體層可以是介電氧化物,如氧化矽。另一例子,絕緣體層可以是介電氮化物,如氮化矽或氮化硼。在另一例子中,絕緣體層可以包括介電氧化物和介電氮化物的堆疊,如按任何順序,氧化矽和氮化矽或氮化硼的堆疊。絕緣體層的厚度可以在10奈米到200奈米之間。
應該注意的是,用語"大約"修改所採用的成分、組分或反應物的數量是指可能發生的數值數量的變化,例如,透過用於製備濃縮物或溶液的典型測量與液體處理常式。此外,測量程序中的疏忽錯誤、用於製備組合物或執行方法的成分的製備、來源或純度的差異等都可能產生變化。在一方面,用語"大約"是指報告數值的10%以內。在另一方面,用語"大約"是指報告數值的5%以內。然而,在另一方面,用語"大約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
複數個元件單元可以形成在基底101上。複數個元件單元的一些部分可以形成在基底101中。複數個元件單元可以是電晶體,如互補金屬氧化物半導體電晶體、金屬氧化物半導體場效應電晶體、鰭式場效應電晶體等,或其組合。
複數個介電層可以形成在基底101上,並覆蓋複數個元件單元。在一些實施例中,複數個介電層可以包含,例如,氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料等,或其組合。低k介電材料的介電常數可以小於3.0或甚至小於2.5。在一些實施例中,低k介電材料的介電常數可以小於2.0。複數個介電層的製作技術可以包含沉積製程,如化學氣相沉積、電漿增強化學氣相沉積或類似製程。沉積製程後可執行平面化製程,以移除多餘的材料,並為後續製程步驟提供實質平坦的表面。
複數個導電特徵可包括互連層、導電通孔和導電墊。互連層可以彼此分開,並可以沿方向Z水平設置於複數個介電層中。在本實施例中,最上面的互連層可以被指定為導電墊。導電通孔可沿方向Z連接相鄰的互連層、相鄰的元件單元與互連層和相鄰的導電墊與互連層。在一些實施例中,導電通孔可以改善散熱,並且可以提供對結構的支撐。在一些實施例中,複數個導電特徵可包含,例如,鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。複數個導電特徵可以在製備複數個介電層的過程中形成。
參照圖2,在一些實施例中,第一介電層111可以形成在基底101上。第一介電層111可以包括,例如,氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、漩塗式低k介電層、化學氣相沉積式低K介電層或其組合。在一些實施例中,第一介電層111可以包括一自平坦化材料,如漩塗式玻璃或漩塗式低k介電材料,如SiLK™。在一些實施例中,第一介電層111製作技術可以包含沉積製程,包括,例如,化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或漩塗。
參照圖2,可在第一介電層111上形成第一遮罩層601。第一遮罩層601可以包括第一開口111O的圖案。在一些實施例中,第一遮罩層601可以是光阻層。
參照圖3,可以執行蝕刻製程,以移除第一介電層111的一部分,形成第一開口111O。基底101的一部分可以由第一開口111O曝露。在一些實施例中,在蝕刻製程中,第一介電層111對第一遮罩層601的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在一些實施例中,在蝕刻製程中,第一介電層111對基底101的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在第一開口111O製備之後,第一遮罩層601可以被移除。
參照圖1和圖4至圖6,在步驟S13,可在第一開口111O中和第一介電層111的頂面111TS上共形地形成第一襯墊層211。
參照圖4和圖5,在一些實施例中,第一襯墊層211可以包含,例如,氮化鈦、氮化鉭或其他適用的導電金屬氮化物。在本實施例中,第一襯墊層211是氮化鈦。第一襯墊層211的製作技術可以包含化學氣相沉積。在一些實施例中,第一襯墊層211的製備可以包括源氣引入的步驟、第一吹掃的步驟、反應物流動的步驟和第二吹掃的步驟。源氣引入的步驟、第一吹掃的步驟、反應物流動的步驟和第二吹掃的步驟可稱為一週期。可以執行多個週期,以獲得第一襯墊層211的理想厚度。
詳細地說,圖3所示的中間半導體元件可以被載入反應室中。在源氣引入步驟中,在P1期間,含有前趨物和反應物的源氣可以被引入到含有中間半導體元件的反應室。前趨物和反應物可以擴散穿過邊界層並到達中間半導體元件的表面(即第一開口111O的內表面和第一介電層111的頂面111TS)。前驅物和反應物可以吸附在上述表面上並隨後遷移。被吸附的前趨物和被吸附的反應物可以在上述表面上反應並形成固體副產品。固體副產品可以在上述表面上形成核。這些核可以長成島嶼,這些島嶼可以在上述表面上合併成連續的薄膜。在第一吹掃步驟中,在P2期間,可向反應室注入吹掃氣體,如氬氣,以吹掃出氣態副產物、未反應的前趨物和未反應的反應物。
在反應物流動步驟中,在P3期間,可將反應物單獨引入反應室,使連續薄膜變成第一襯墊層211。在第二吹掃步驟中,在P4期間,可將諸如氬氣等的吹掃氣體注入反應室,以吹掃出氣態副產品和未反應的反應物。
在一些實施例中,使用化學氣相沉積製備的第一襯墊層211可以在電漿的協助下執行。電漿的來源可以是,例如,氬氣、氫氣或其組合。
例如,前趨物可以是四氯化鈦。反應物可以是氨。四氯化鈦和氨可以在表面發生反應,形成氮化鈦薄膜,和包括由於四氯化鈦和氨的不完全反應而產生的高氯污染。反應物流動步驟中的氨可以減少氮化鈦薄膜的氯含量。氨處理後,氮化鈦膜可被稱為第一襯墊層211。
參照圖6,在其他一些實施例中,第一襯墊層211的製作技術可以包含原子層沉積,如光輔助原子層沉積或液體注入原子層沉積。在一些實施例中,第一襯墊層211的製備可以包括第一前趨物引入的步驟、第一吹掃的步驟、第二前趨物引入的步驟和第二吹掃的步驟。第一前趨物引入步驟、第一吹掃步驟、第二前趨物引入步驟和第二吹掃步驟可稱為一週期。可以執行多個週期,以獲得第一襯墊層211的理想厚度。
詳細地說,圖3所示的中間半導體元件可被載入反應室中。在第一前趨物引入步驟中,在P5期間,第一前趨物可以被引入到反應室。第一前趨物可以擴散穿過邊界層並到達中間半導體元件的表面(即第一開口111O的內表面和第一介電層111的頂表面111TS)。第一前趨物可以吸附在上述表面上,形成單原子層程度的單層。在第一吹掃步驟中,在P6期間,可將諸如氬氣等吹掃氣體注入反應室,以吹掃出未反應的第一前趨物。
在第二前趨物引入步驟中,在P7期間,第二前趨物可以被引入到反應室。第二前趨物可和該單層反應並將單層變成第一襯墊層211。在第二吹掃步驟中,在P8期間,可將諸如氬氣等吹掃氣體注入反應室,以吹掃出未反應的第二前趨物和氣態副產品。和化學氣相沉積相比,由於第一前趨物和第二前趨物是單獨引入的,因此由氣相反應引起的顆粒產生可以得到抑制。
例如,第一前趨物可以是四氯化鈦。第二前趨物可以是氨。被吸附的四氯化鈦可以形成氮化鈦單層。第二前趨物引入步驟中的氨可和氮化鈦單層反應,並將氮化鈦單層變成第一襯墊層211。
在一些實施例中,製備第一襯墊層211所使用的原子層沉積可以在電漿的協助下執行。電漿的來源可以是,例如,氬氣、氫氣、氧氣或其組合。在一些實施例中,氧氣源可以是,例如,水、氧氣或臭氧。在一些實施例中,可將共反應物引入反應室。共反應物可以選自氫氣、氫氣電漿、氧氣、空氣、水、氨氣、肼、烷基肼、硼烷、矽烷、臭氧和其組合。
在一些實施例中,第一襯墊層211的製備可以使用以下製程條件來執行。基底的溫度可在大約160℃至大約300℃之間。蒸鍍器的溫度可以是大約175℃。反應室的壓力可以是大約5mbar。第一前趨物和第二前趨物的溶劑可以是甲苯。
圖7至圖13為剖視圖,例示本揭露一實施例之半導體元件1A的製備的部分流程。
參照圖1和圖7及圖8,在步驟S15,可在第一襯墊層211上形成可能量移除層301,並填充第一開口111O。
參照圖7,可能量移除層301可以形成在第一襯墊層211上並完全填充第一開口111O。在一些實施例中,可能量移除層301可以包括,例如,一熱分解材料、一光子分解材料、一電子束分解材料或其組合。在一些實施例中,可能量移除層301可以包括一基礎材料和一可分解的致孔材料,該材料在曝露於一能量源時被犧牲掉。基礎材料可以包括基於甲矽烷基的材料。可分解的致孔材料可包括致孔有機化合物,它為可能量移除材料的基礎材料提供孔隙率。
在一些實施例中,可能量移除層301可以包括相對高濃度的可分解的致孔材料和相對低濃度的基礎材料,但不限於此。例如,可能量移除層301可以包括大約75%或更多的可分解的致孔材料,和大約25%或更少的基礎材料。在另一例子中,可能量移除層301可包括大約95%或更多的可分解的致孔材料,和大約5%或更少的基礎材料。在另一例子中,可能量移除層301可以包括大約100%的可分解的致孔材料,而不使用基礎材料。
參照圖8,可以執行平面化製程,例如化學機械研磨,直到第一襯墊層211的頂面211TS曝露,以移除多餘的材料,並為後續製程步驟提供實質平坦的表面。亦即,可能量移除層301的頂面301TS和第一襯墊層211的頂面211TS實質共面。
應該注意的是,在本揭露的描述中,設置於沿維度Z最高垂直水平的元素(或特徵)的表面被稱為元素(或特徵)的頂面。元素(或特徵)的表面設置於沿維度Z最低垂直水平被稱為元件(或特徵)的底面。
參照圖1和圖9至圖11,在步驟S17,可在第一襯墊層211上形成第二介電層121,可在第二介電層121中形成第二開口121O,以曝露可能量移除層301,並可移除可能量移除層301。
參照圖9,在一些實施例中,第二介電層121可以形成在第一襯墊層211和可能量移除層301上。在一些實施例中,第二介電層121可以包含對第一襯墊層211具有蝕刻選擇性的材料。在一些實施例中,第二介電層121和第一介電層111可以包含相同的材料。在一些實施例中,第二介電層121和第一介電層111可以包含不同的材料。在一些實施例中,第二介電層121可以包括,例如,氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、漩塗式低k介電層、化學氣相沉積低K介電層或其組合。在一些實施例中,第二介電層121可包括自平坦化材料,如漩塗式玻璃或漩塗式低k介電材料,如SiLK™。在一些實施例中,第二介電層121的製作技術可以包含沉積製程,包括,例如,化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或漩塗式塗層。
參照圖9,可以在第二介電層121上形成第二遮罩層603。第二遮罩層603可以包括第二開口121O的圖案。在一些實施例中,第二遮罩層603可以是光阻層。
參照圖10,可以執行蝕刻製程,以移除第二介電層121的一部分,形成第二開口121O。可能量移除層301和第一襯墊層211的一部分可由第二開口121O曝露。在一些實施例中,在蝕刻製程中,第二介電層121對第一襯墊層211的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在一些實施例中,在蝕刻製程中,第二介電層121對可能量移除層301的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在第二開口121O製備之後,第二遮罩層603可以被移除。在一些實施例中,第一開口111O的寬度W1可以小於第二開口121O的寬度W2。
參照圖11,可以執行第一移除製程以移除可能量移除層301。在一些實施例中,第一移除製程可以是蝕刻製程,例如濕蝕刻製程。在一些實施例中,第一移除製程可以是使用能量源ES的能量處理。能量源ES可以包括熱、光或其組合。當熱被做為能量源ES時,能量處理的溫度可在大約800℃和大約900℃之間。當使用光做為能量源ES時,可以應用紫外線。
在一些實施例中,在第一移除製程中,可能量移除層301對第二介電層121的移除率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在一些實施例中,在第一移除製程中,可能量移除層301對第一襯墊層211的移除率可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。
參照圖1、圖12和圖13,在步驟S19,可以在第一開口111O和第二開口121O中形成導電結構401。
參照圖12,可以形成第一導電材料605層以完全填充第一開口111O和第二開口121O。在一些實施例中,第一導電材料605可以是,例如,鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如,碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如,氮化鈦)、過渡金屬鋁化物或其組合。在一些實施例中,第一導電材料605層的製作技術可以包含,例如,物理氣相沉積、化學氣相沉積、濺鍍、電鍍或其他適用的沉積製程。
參照圖13,可以執行平面化製程,例如化學機械研磨,直到第二介電層121的頂面121TS曝露,以移除多餘的材料,為後續製程步驟提供實質平坦的表面,並同時形成導電結構401。
參照圖13,導電結構401可以包括底部403和頂部405。底部403可以形成在第一襯墊層211上和第一開口111O中。頂部405可以形成在底部403上和第二開口121O中。在一些實施例中,底部403的寬度W3可以小於頂部405的寬度W4。
圖14為剖視圖,例示本揭露另一實施例之半導體元件1B的製備的部分流程製備。圖15為圖表,例示本揭露另一實施例之形成未處理層211-1的製程條件的實例。圖16為剖視圖,例示本揭露另一實施例之半導體元件1B製備。圖17為圖表,例示本揭露另一實施例之形成處理層211-3的製程條件的實例。圖18和圖19為剖視圖,例示本揭露另一實施例之半導體元件1B的製備的部分流程製備。
參照圖14,可以用類似於圖2和圖3所示的程序製備一中間半導體元件,其描述在此不再重複。
參照圖14和圖15,包括氮化矽的未處理層211-1可以共形地形成在第一開口111O中和第一介電層111的頂面111TS上。未處理層211-1的製作技術可以包含第一沉積製程。第一沉積可以是原子層沉積製程。通常,原子層沉積製程在預定的製程條件下,將兩種(或多種)不同的源氣體逐一交替供給到製程物件上,因此使來自源氣體的化學物種在單個原子層程度上被吸附到製程物件上,並由表面反應沉積到製程對象上。例如,第一源氣和第二源氣交替供應給製程物件,使其沿表面流動,因此使第一源氣中的分子(或化學物種)吸附到製程物件的表面,第二源氣中的分子(或化學物種)和來自第一源氣的吸附分子發生反應,形成單分子層厚度的薄膜。上述製程步驟反復進行,這樣就可以在製程物件上形成高品質的薄膜。
詳細地說,第一沉積製程可以包括依次執行的第一矽前趨物供應步驟501和第一氮前趨物供應步驟503。在第一矽前趨物供應步驟501中,第一矽前趨物可以被供應到反應室,來自第一矽前趨物的化學物種可以在單原子層程度上被吸附到第一介電層111的頂面111TS和第一開口111O的內表面。在第一氮前趨物供應步驟503中,第一氮前趨物可以被活化並供應到反應室,並且第一氮前趨物中包含的化學物種可以和源自第一矽前趨物的吸附化學物種反應,以形成厚度為單分子程度的未處理層211-1。未處理層211-1可以共形地形成在第一介電層111的頂面111TS上和第一開口111O中。
詳細地說,第一矽前趨物供應步驟501可以包括穩定階段、流動階段和吹掃及抽真空階段。
參照圖14和圖15,在第一矽前趨物供應步驟501的穩定階段,可以向反應室供應稀釋氣體(或載氣),如氮氣。稀釋氣體的流速可以在大約0.3slm(標準升/分鐘)和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速可以是0.5slm。穩定階段的製程溫度可在大約25℃和大約700℃之間、大約50℃和大約600℃之間、大約100℃和大約500℃之間、大約200℃和大約450℃之間,或大約350℃和大約425℃之間。例如,在所描述的實施例中,穩定化階段的製程溫度可以是400℃。穩定階段的製程壓力可在大約200Pa和大約600Pa之間、大約300Pa和大約500Pa之間,或大約350Pa和大約450Pa之間。例如,在本實施例中,穩定化階段的製程壓力可以是400Pa。
參照圖14和圖15,在第一矽前趨物供應步驟501的流動階段,第一矽前趨物可以在供應稀釋氣體的同時被供應到反應室。來自第一矽前趨物的化學物種可在單原子層程度上被吸附到第一介電層111的頂面111TS和第一開口111O的內表面。在一些實施例中,第一矽前趨物可包括鹵化物,如碘(I)或氯(Cl)。在所描述的實施例中,第一矽前趨物可以是,例如,二氯矽烷。第一矽前趨物和要吸附的表面之間的反應可以用公式1表示。在一些實施例中,第一矽前趨物可以包括,例如,四氯化矽、三氯矽烷、二氯矽烷或六氯二矽。在一些實施例中,第一矽前趨物可包括,例如,四碘化矽、三碘矽烷、二碘矽烷、碘矽烷、六碘化二矽、八碘化三矽、H 2Si2I4、H 3Si 2I 3、H 4Si 2I 2、H 5Si 2I或HSi 2I 5。在一些實施例中,第一矽前趨物可包括三碘矽烷、二碘矽烷、碘矽烷、H 2Si 2I 4、H 4Si 2I 2和H 5Si 2I中的一種。在一些實施例中,第一矽前趨物可包括三碘矽烷、二碘矽烷、碘矽烷、H 2Si 2I 4、H 4Si 2I 2和H 5Si 2I中的一種。在一些實施例中,第一矽前趨物可包括三碘矽烷、二碘矽烷、碘矽烷、H 2Si 2I 4、H 4Si 2I 2和H 5Si 2I中的二、三、四、五或六種,包括其任何組合。 -NH 2+SiH 2Cl 2→-NH-SiH 2Cl+HCl(公式1)
參照圖14和圖15,在第一矽前趨物供應步驟501的流動階段,第一矽前趨物的流速可在大約1slm和大約5slm之間,或大約3slm和大約4.5slm之間。例如,在所描述的實施例中,第一矽前趨物的流速可以是1slm。如果第一矽前趨物的流速低於1slm,第一矽前趨物的量可能不足以供應給第一介電層111的頂面111TS和第一開口111O的內表面上的氮原子。如果第一矽前趨物的流速大於5slm,則一定量的第一矽前趨物可能不會和基底101的頂面的氮原子反應。稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速可以是0.5slm。
參照圖14和圖15,在第一矽前趨物供應步驟501的流動階段,流動階段的製程溫度可以在大約200℃和大約550℃之間。例如,在所描述的實施例中,流動階段的製程溫度可以是400℃。如果製程溫度低於200℃,來自第一矽前趨物的化學物種可能不會被吸附到第一介電層111的頂面111TS和第一開口111O的內表面。如果製程溫度大於550℃,基底101中元件單元的可靠性可能會受到影響。在一些實施例中,流動階段的製程溫度可在大約390℃和大約410℃之間。藉由使用上述溫度範圍,可以提高沉積率,並且可以改善所產生的氮化矽層的各種特性,如厚度均勻性、耐濕蝕特性和薄膜應力。
參照圖14和圖15,在第一矽前趨物供應步驟501的流動階段中,流動階段的製程壓力可以在大約400Pa和大約1200Pa之間、大約600Pa和大約1100Pa之間,或大約800Pa和大約1000Pa之間。例如,在本實施例中,流動階段的製程壓力可以是850Pa。藉由使用上述壓力範圍,可以提高氮原子和第一矽前趨物之間的反應速率,並且可以隨時調節壓力。
參照圖14和圖15,在第一矽前趨物供應步驟501的吹掃及抽真空階段,可以停止第一矽前趨物的供應。稀釋氣體的流速可以增加以吹掃反應室。例如,稀釋氣體的流速可以在大約3slm和大約7slm之間。在所描述的實施例中,稀釋氣體的流速可以是5slm。
詳細地說,第一氮前趨物供應步驟503可以包括穩定階段、流動階段和吹掃及抽真空階段。
參照圖14和圖15,在第一氮前趨物供應步驟503的穩定階段,可以向反應室供應稀釋氣體,如氮氣。在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速可以是0.5slm。穩定階段的製程溫度可在大約25℃和大約700℃之間、大約50℃和大約600℃之間、大約100℃和大約500℃之間、大約200℃和大約450℃之間,或大約350℃和大約425℃之間。例如,在所描述的實施例中,穩定化階段的製程溫度可以是400℃。穩定階段的製程壓力可在大約10Pa和大約70Pa之間、大約20Pa和大約60Pa之間,或大約30Pa和大約50Pa之間。例如,在本實施例中,穩定化階段的製程壓力可以是50Pa。
參照圖14和圖15,在第一氮前趨物供應步驟503的流動階段,第一氮前趨物可在電漿產生裝置中被活化,然後在供應稀釋氣體的同時被供應到反應室。活化的第一氮前趨物中含有的化學物種可和源自第一矽前趨物的吸附化學物種反應,在第一介電層111的頂面111TS和第一開口111O的內表面形成未處理層211-1。第一氮前趨物可以是,例如,氨氣。
參照圖14和圖15,在第一氮前趨物供應步驟503的流動階段,電漿產生單元中的射頻(RF)可以被打開以活化第一氮前趨物。流動階段的射頻功率可在大約50W和大約1000W之間,或大約100W和大約300W之間。如果流動階段的射頻功率大於1000W,電漿產生單元的石英壁可能會被損壞。流動階段的射頻功率密度可以在大約0.02W/cm2和大約2.0W/cm2之間,或在大約0.05W/cm2和大約1.5W/cm2之間。電漿產生單元的製程頻率可以在大約10.00MHz和大約15.00MHz之間。例如,在所描述的實施例中,流動階段的電漿產生單元的製程頻率可以是13.56MHz。在所描述的實施例中,活化的第一氮前趨物可以是氨自由基(NH3*)。被活化的第一氮前趨物可以以電漿的形式提供給反應室。
參照圖14和圖15,在第一氮前趨物供應步驟503的流動階段,活化的第一氮前趨物的流速可以在大約0.5slm和大約5slm之間,或在3slm和大約5slm之間。藉由使用上述的流速範圍,活化的第一氮前趨物的電漿可以很容易地產生,並且活化的第一氮前趨物的數量可以足夠和來自第一矽前趨物的吸附化學物種反應。在所描述的實施例中,活化的第一氮前趨物的流速可以是,例如,3slm。應該注意的是,稀釋氣體仍然可以在流動階段供應,稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速仍為0.5slm。
參照圖14和圖15,在第一氮前趨物供應步驟503的流動階段,反應室中的製程壓力可在大約40Pa和大約100Pa之間,或大約50Pa和大約70Pa之間。例如,在所描述的實施例中,反應室的製程壓力可以是50Pa。電漿產生單元中的製程壓力可以在大約70Pa和大約600Pa之間,或大約280Pa和大約330Pa之間。藉由在電漿產生單元中使用上述製程壓力範圍,可以很容易地產生活化的第一氮前趨物的電漿,並且活化的第一氮前趨物的數量可以足以和來自第一矽前趨物的吸附化學物種發生反應。
參照圖14和圖15,在第一氮前趨物供應步驟503的流動階段,活化的第一氮前趨物和源自第一矽前趨物的吸附化學物種之間的反應可顯示為公式2和公式3。由-NH-SiH 2(NH 2)和-NH-SiHCl(NH 2)組成的未處理層211-1可在表面反應後形成。應該注意的是,在未處理層211-1中存在的雜質如氯,可能對所形成的層的某些性能,如薄膜應力和耐濕蝕性能,產生不利影響。 -NH-SiH 2Cl+NH 3*→-NH-SiH 2(NH 2)+HCl(公式2) -NH-SiH 2Cl+NH 3*→-NH-SiHCl(NH 2)+H 2(公式3)
參照圖14和圖15,在第一氮前趨物供應步驟503的吹掃及抽真空階段,第一氮前趨物的供應可以停止,電漿產生單元的射頻可以關閉。稀釋氣體的流速可以增加以吹掃反應室。例如,稀釋氣體的流速可以在大約3slm和大約7slm之間。在所描述的實施例中,稀釋氣體的流速可以是5slm。
在第一沉積製程之後,可以形成一層的未處理層211-1。第一沉積製程可以重複多次,以形成所需厚度的未處理層211-1的層。在一些實施例中,第一沉積製程的重複次數可在大約20和大約60之間、大約30和大約50之間,或大約34至40之間。
參照圖16和圖17,包括氮化矽的處理層211-3可以形成在未處理層211-1上,未處理層211-1和處理層211-3共同構成包含氮化矽的第一襯墊層211。
參照圖16和圖17,處理層211-3的製作技術可以包含第二沉積製程。第二沉積可以是原子層沉積製程。第二沉積製程可以包括依次執行的第二矽前趨物供應步驟701、第一氫自由基吹掃步驟703和第二氮前趨物供應步驟705。在第二矽前趨物供應步驟701中,第二矽前趨物可以被供應到反應室,並且來自第二矽前趨物的化學物種可以在單原子層程度上被吸附到未處理層211-1的頂面。在第一氫自由基吹掃步驟703中,氫自由基可被供給到反應室,以取代來自第二矽前趨物的吸附化學物種中所包含的雜質,例如氯。因此,源自第二矽前趨物的吸附化學物種中所包含的雜質的數量可以減少。在第二氮前趨物供應步驟705中,第二氮前趨物可以被活化並供應到反應室,並且第二氮前趨物中包含的化學物種可以和源自第二矽前趨物的吸附化學物種反應,以形成厚度為單分子程度的處理層211-3。處理層211-3可以共形地形成在未處理層211-1的頂面上。
詳細地說,第二矽前趨物供應步驟701可以包括穩定階段、流動階段和吹掃及抽真空階段。
參照圖16和圖17,在第二矽前趨物供應步驟701的穩定階段,可以向反應室供應稀釋氣體,如氮氣。稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速可以是0.5slm。穩定階段的製程溫度可在大約25℃和大約700℃之間、大約50℃和大約600℃之間、大約100℃和大約500℃之間、大約200℃和大約450℃之間,或大約350℃和大約425℃之間。例如,在所描述的實施例中,穩定化階段的製程溫度可以是400℃。穩定階段的製程壓力可在大約200Pa和大約600Pa之間、大約300Pa和大約500Pa之間,或大約350Pa和大約450Pa之間。例如,在本實施例中,穩定化階段的製程壓力可以是400Pa。
參照圖16和圖17,在第二矽前趨物供應步驟701的流動階段,第二矽前趨物可以在稀釋氣體供應的同時被供應到反應室。來自第二矽前趨物的化學物種可以在單原子層程度上被吸附到未處理層211-1的頂面。在一些實施例中,第二矽前趨物可以包括鹵化物,如碘(I)或氯(Cl)。在所描述的實施例中,第二矽前趨物可以是,例如,二氯矽烷。第二矽前趨物和未處理層211-1之間的反應可以類似於第一矽前趨物和第一介電層111的頂面111TS之間的反應,其描述在此不再重複。在一些實施例中,第二矽前趨物可以包括例如四氯化矽、三氯矽烷、二氯矽烷或六氯二矽。在一些實施例中,第二矽前趨物可包括,例如,四碘化矽、三碘矽烷、二碘矽烷、碘矽烷、六碘化二矽、八碘化三矽、H 2Si 2I 4、H 3Si 2I 3、H 4Si 2I 2、H 5Si 2I或HSi 2I 5。在一些實施例中,第二矽前趨物可包括三碘矽烷、二碘矽烷、碘矽烷、H 2Si 2I 4、H 4Si 2I 2和H 5Si 2I中的一種。在一些實施例中,第二矽前趨物可包括三碘矽烷、二碘矽烷、碘矽烷、H 2Si 2I 4、H 4Si 2I 2和H 5Si 2I中的二、三、四、五或六種,包括其任何組合。
參照圖16和圖17,在第二矽前趨物供應步驟701的流動階段,第二矽前趨物的流速可在大約1slm和大約5slm之間,或大約3slm和大約4.5slm之間。例如,在所描述的實施例中,第二矽前趨物的流速可以是1slm。如果第二矽前趨物的流速低於1slm,第二矽前趨物的量可能不足以供應給未處理層211-1的頂面的氮原子。如果第二矽前趨物的流速大於5slm,則一定量的第二矽前趨物可能不會和未處理層211-1的頂面的氮原子反應。稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速可以是0.5slm。
參照圖16和圖17,在第二矽前驅物供應步驟701的流動階段,流動階段的製程溫度可在大約200℃和大約550℃之間。例如,在所描述的實施例中,流動階段的製程溫度可以是400℃。如果製程溫度低於200℃,來自第二矽前趨物的化學物種可能不會被吸附到未處理層211-1的頂面。如果製程溫度大於550℃,基底101中元件單元的可靠性可能會受到影響。在一些實施例中,流動階段的製程溫度可在大約390℃和大約410℃之間。藉由使用上述溫度範圍,可以提高沉積率,並且可以改善所產生的氮化矽層的各種特性,如厚度均勻性、耐濕蝕特性和薄膜應力。
參照圖16和圖17,在第二矽前趨物供應步驟701的流動階段中,流動階段的製程壓力可以在大約400Pa和大約1200Pa之間、大約600Pa和大約1100Pa之間,或大約800Pa和大約1000Pa之間。例如,在本實施例中,流動階段的製程壓力可以是850Pa。藉由使用上述壓力範圍,可以提高氮原子和第一矽前趨物之間的反應速率,並且可以隨時調節壓力。
參照圖16和圖17,在第二矽前趨物供應步驟701的吹掃及抽真空階段,可以停止第二矽前趨物的供應。稀釋氣體的流速可以增加以吹掃反應室。例如,稀釋氣體的流速可以在大約3slm和大約7slm之間。在所描述的實施例中,稀釋氣體的流速可以是5slm。
詳細地說,第一氫自由基吹掃步驟703可以包括穩定階段、流動階段和抽真空階段。
參照圖16和圖17,在第一氫自由基吹掃步驟703的穩定階段,可以向反應室提供稀釋氣體,如氮氣。稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速可以是0.5slm。穩定階段的製程溫度可在大約25℃和大約700℃之間、大約50℃和大約600℃之間、大約100℃和大約500℃之間、大約200℃和大約450℃之間,或大約350℃和大約425℃之間。例如,在所描述的實施例中,穩定化階段的製程溫度可以是400℃。穩定階段的製程壓力可在大約10Pa和大約70Pa之間、大約20Pa和大約60Pa之間,或大約30Pa和大約50Pa之間。例如,在本實施例中,穩定化階段的製程壓力可以是50Pa。
參照圖16和圖17,在第一氫自由基吹掃步驟703的流動階段,第一自由基源可在電漿產生單元中被活化,然後在供應稀釋氣體的同時供應給反應室。被活化的第一自由基源可以被供應到反應室,以取代源自第二矽前趨物的吸附化學物種中所包含的雜質,例如氯。因此,源自第二矽前趨物的吸附化學物種中含有的雜質數量可以減少。第一自由基源可以是,例如,氫氣。
參照圖16和圖17,在第一氫自由基吹掃步驟703的流動階段,電漿產生單元中的射頻可以被打開,以活化第一自由基源。流動階段的射頻功率可在大約50W和大約1000W之間,或大約100W和大約300W之間。如果流動階段的射頻功率大於1000W,電漿產生單元的石英壁可能會被損壞。流動階段在大約0.02W/cm2和大約2.0W/cm2之間,或在大約0.05W/cm2和大約1.5W/cm2之間。電漿產生單元的製程頻率可以在大約10.00MHz和大約15.00MHz之間。例如,在所描述的實施例中,流動階段的電漿產生單元的製程頻率可以是13.56MHz。在所描述的實施例中,活化的第一自由基源可以是氫自由基(H 2*,H*)。被活化的第一自由基源可以以電漿的形式提供給反應室。
參照圖16和圖17,在第一氫自由基吹掃步驟703的流動階段,活化的第一自由基源的流速可以在大約0.5slm和大約5slm之間,或在1.5slm和大約2.3slm之間。藉由使用上述的流速範圍,活化的第一自由基源的電漿可以很容易地產生,並且活化的第一自由基源的數量可以足以替代來自第二矽前趨物的吸附化學物種中包含的雜質。在所描述的實施例中,活化的第一氮前趨物的流速可以是,例如,2slm。應該注意的是,稀釋氣體仍然可以在流動階段供應,稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速仍為0.5slm。
參照圖16和圖17,在第一氫自由基吹掃步驟703的流動階段,電漿產生單元中的製程壓力可在大約70Pa和大約400Pa之間,或大約350Pa和大約400Pa之間。藉由在電漿產生單元中使用上述製程壓力範圍,可以很容易地產生活化的第一自由基源的電漿,並且活化的第一自由基源的數量可以足以替代來自第二矽前趨物的吸附化學物種中所包含的雜質。反應室的製程壓力可在大約40Pa和大約100Pa之間,或大約50Pa和大約70Pa之間。例如,在所描述的實施例中,反應室的製程壓力可以是50Pa。
參照圖16和圖17,在第一氫自由基吹掃步驟703的流動階段,活化的第一自由基源和源自第二矽前趨物的吸附化學物種中所包含的雜質之間的取代反應可顯示在公式4中。在所描述的實施例中,氫自由基(在公式4中用"H 2"表示)可替代化學物種中所包含的氯,而氯可以和氫自由基結合形成氯化氫並可被除去。因此,藉由在第一氫自由基吹掃步驟703中移除氯,可以降低所產生的氮化矽層中的氯濃度。因此,所產生的氮化矽層的濕蝕刻率可以降低。換言之,所產生的氮化矽層的耐蝕特性可以得到改善。 -NH+SiH 2Cl 2+H 2→-NH-SiH 3+HCl(公式4)
參照圖16和圖17,在第一氫自由基吹掃步驟703的抽真空階段,可以停止第一自由基源的供應,並關閉電漿產生單元的射頻。稀釋氣體仍可被供應到反應室。稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。在所描述的實施例中,稀釋氣體的流速可以是0.5slm。
詳細地說,第二氮前趨物供應步驟705可包括穩定階段、流動階段和吹掃及抽真空階段。
參照圖16和圖17,在第二氮前趨物供應步驟705的穩定階段,可以向反應室供應稀釋氣體,如氮氣。稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速可以是0.5slm。穩定階段的製程溫度可在大約25℃和大約700℃之間、大約50℃和大約600℃之間、大約100℃和大約500℃之間、大約200℃和大約450℃之間,或大約350℃和大約425℃之間。例如,在所描述的實施例中,穩定化階段的製程溫度可以是400℃。穩定階段的製程壓力可在大約10Pa和大約70Pa之間、大約20Pa和大約60Pa之間,或大約30Pa和大約50Pa之間。例如,在本實施例中,穩定化階段的製程壓力可以是50Pa。
在一些實施例中,第二沉積製程的兩個階段可以重疊或合併。例如,第一氫自由基吹掃步驟703的抽真空階段和第二氮前趨物供應步驟705的穩定階段可以部分或完全重疊。
參照圖16和圖17,在第二氮前趨物供應步驟705的流動階段,第二氮前趨物可在電漿產生單元中被活化,然後在供應稀釋氣體的同時被供應到反應室。活化的第二氮前趨物中含有的化學物種可以和來自第二矽前趨物的吸附化學物種反應,在未處理層211-1的頂面形成處理層211-3。第二氮前趨物可以是,例如,氨氣。
參照圖16和圖17,在第二氮前趨物供應步驟705的流動階段,電漿產生單元中的射頻可以被打開,以活化第二氮前趨物。流動階段的射頻功率可以在大約50W和大約1000W之間,或大約100W和大約300W之間。如果流動階段的射頻功率大於1000W,電漿產生單元的石英壁可能會被損壞。流動階段的射頻功率密度可以在大約0.02W/cm2和大約2.0W/cm2之間,或在大約0.05W/cm2和大約1.5 W/cm2之間。電漿產生單元的製程頻率可以在大約10.00MHz和大約15.00MHz之間。例如,在所描述的實施例中,流動階段的電漿產生單元的製程頻率可以是13.56MHz。在所描述的實施例中,活化的第二氮前趨物可以是氨自由基(NH 3*)。活化的第二氮前趨物可以以電漿的形式提供給反應室。
參照圖16和圖17,在第二氮前趨物供應步驟705的流動階段,活化的第二氮前趨物的流速可以在大約0.5slm和大約5slm之間,或者在3slm和大約5slm之間。藉由使用上述流速範圍,活化的第二氮前趨物的電漿可以很容易地產生,並且活化的第二氮前趨物的數量可以足夠和來自第二矽前趨物的吸附化學物種反應。在所描述的實施例中,活化的第二氮前趨物的流速可以是,例如,3slm。應該注意的是,稀釋氣體仍然可以在流動階段供應,稀釋氣體的流速可以在大約0.3slm和大約0.7slm之間。例如,在所描述的實施例中,稀釋氣體的流速仍為0.5slm。
參照圖16和圖17,在第二氮前趨物供應步驟705的流動階段,反應室中的製程壓力可在大約40Pa和大約100Pa之間,或大約50Pa和大約70Pa之間。例如,在所描述的實施例中,反應室的製程壓力可以是50Pa。電漿產生單元中的製程壓力可以在大約70Pa和大約600Pa之間,或大約280Pa和大約330Pa之間。藉由在電漿產生單元中使用上述製程壓力範圍,可以很容易地產生活化的第二氮前趨物的電漿,並且活化的第二氮前趨物的數量可以足以和來自第二矽前趨物的吸附化學物種發生反應。
參照圖16和圖17,在第二氮前趨物供應步驟705的流動階段,活化的第二氮前趨物和源自第二矽前趨物的吸附化學物種之間的表面反應可以用公式5表示。由-NH-SiH 2(NH 2)組成的處理層211-3可在表面反應後形成。 -NH-SiH 3+NH 3*→-NH-SiH 2(NH 2)+H 2(公式5)
參照圖16和圖17,在第二氮前趨物供應步驟705的吹掃及抽真空階段,可以停止第二氮前趨物的供應,並關閉電漿產生單元的射頻。稀釋氣體的流速可以增加以吹掃反應室。例如,稀釋氣體的流速可以在大約3slm和大約7slm之間。在所描述的實施例中,稀釋氣體的流速可以是5slm。
在第二沉積製程之後,可以形成一層的處理層211-3。第二沉積製程可以重複多次,以形成所需厚度的處理層211-3的層。在一些實施例中,第二沉積製程的重複次數可在大約5和大約35之間,大約10和大約30之間,或大約13和20之間。未處理層211-1和處理層211-3在第一介電層111的頂面111TS和第一開口111O的內表面共同構成第一襯墊層211。
在一些實施例中,第一襯墊層211的矽氮比,其中不包括氫或其他雜質,可以表示為SiN x。該x可以在大約0.5和大約2.0之間、大約0.9和1.7之間、大約1.0和大約1.5之間,或大約1.2和1.4之間。
由於第一氫自由基吹掃步驟703可除去源自第二矽前驅物的吸附化學物種中所包含的雜質,處理層211-3的雜質濃度(即氯濃度)可低於未處理層211-1的雜質濃度。因此,得到的第一襯墊層211可以具有高的膜應力和更大的耐濕蝕特性。
此外,第一襯墊層211的組成可以藉由改變第一沉積製程和第二沉積製程的重複次數而容易控制,因此,第一襯墊層211的應力也可以容易控制。
在一些實施例中,稀釋氣體可以是,例如,氮氣、氬氣或氦氣。第一矽前趨物、第一氮前趨物、第二矽前趨物、第二氮前趨物或第一自由基源可以借助於稀釋氣體來供應。稀釋氣體也可以做為吹掃氣體,吹掃多餘的前趨物和副產品。
在一些實施例中,第一襯墊層211可以包含氮化矽、氮氧化矽、氧化矽氮化物或其組合。
參照圖18,可能量移除層301、第二介電層121和第二開口121O可以用類似於圖7至圖10所示的程序形成,其描述在此不重複。可移動能量層301可以用類似於圖11所示的程序來移除,其描述在此不再重複。
參照圖18,在可能量移除層301被移除後,可執行襯墊移除製程以移除由第二開口121O曝露的第一襯墊層211。在一些實施例中,在襯墊移除製程中,第一襯墊層211對第二介電層121的移除率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在一些實施例中,在襯墊移除製程中,第一襯墊層211對第一介電層111的移除率可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在一些實施例中,在襯墊移除製程中,第一襯墊層211對基底101的移除率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間,或大約10:1和大約2:1之間。在襯墊移除製程之後,剩餘的第一襯墊層211可以轉變成第二介電層121和第一介電層111之間的中間層213。中間層213可以包含,例如,氮化矽、氮氧化矽、氧化矽碳化物或其組合。
參照圖19,導電結構401可以用類似於圖12和圖13中說明的程序來形成,其描述在此不再重複。
本揭露的一方面提供一種半導體元件,包括一基底;設置於該基底上的一第一介電層;設置於該第一介電層上的一第二介電層;沿該第一介電層設置並在該基底上的一底部;沿該第二介電層設置並在該底部上的一頂部;以及設置於該底部與該第一介電層之間、該底部與該基底之間、以及該第二介電層與該第一介電層之間的一第一襯墊層。該底部與該頂部構成一導電結構。該第二介電層對該第一襯墊層具有蝕刻選擇性。該第一襯墊層包括氮化鈦、氮化鉭、或其組合。該第一介電層與該第二介電層包括相同的材料。
本揭露的另一方面提供一種半導體元件,包括一基底;設置於該基底上的一第一介電層;設置於該第一介電層上的一第二介電層;沿該第一介電層設置並在該基底上的一底部;沿該第二介電層設置並在該底部上的一頂部;以及設置於該第一介電層與該第二介電層之間的一中間層。該底部與該頂部構成一導電結構。該第二介電層對該第一襯墊層具有蝕刻選擇性。該中間層包括氮化矽、氮氧化矽、氧化氮化矽、或其組合。該第一介電層與該第二介電層包括相同的材料。
本揭露的另一方面提供一種半導體元件的製備方法,包括提供一基底;在該基底上形成一第一介電層;沿該第一介電層形成一第一開口以曝露該基底;共形地在該第一開口中及該第一介電層的一頂面形成一第一襯墊層;在該第一襯墊層上並在該第一開口中形成一可能量移除層;在該第一襯墊層上及該可能量移除層上形成一第二介電層;沿該第二介電層形成一第二開口以曝露該可能量移除層;移除該可能量移除層;以及形成一導電結構以填充該第一開口及該第二開口。該第二介電層對該第一襯墊層具有蝕刻選擇性。
藉由於本揭露的半導體元件的設計,由於第二介電層121與第一襯墊層211之間的選擇性,第一襯墊層211可以做為蝕刻停止層。因此,可以降低製備半導體元件1A的複雜性。此外,由於可能量移除層301的存在,第一開口111O的輪廓在第二開口121O的形成過程中可以保持完整。因此,由此產生的導電結構401的性能可以得到改善。
雖然已詳述本揭露及其優點,然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 10:製備方法 101:基底 111:第一介電層 111O:第一開口 111TS:頂面 121:第二介電層 121O:第二開口 121TS:頂面 211:第一襯墊層 211-1:未處理層 211-3:處理層 213:中間層 301:可能量移除層 401:導電結構 403:底部 405:頂部 501:第一矽前趨物供應步驟 503:第一氮前趨物供應步驟 601:第一遮罩層 603:第二遮罩層 605:第一導電材料 701:第二矽前趨物供應步驟 703:第一氫自由基吹掃步驟 705:第二氮前趨物供應步驟 ES:能量源 P1:期間 P2:期間 P3:期間 P4:期間 P5:期間 P6:期間 P7:期間 P8:期間 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S45:步驟 W1:寬度 W2:寬度 W3:寬度 W4:寬度 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容。應該注意的是,根據行產業的標準做法,各種特徵沒有按比例繪製。事實上,為了討論清楚,各種特徵的尺寸可以任意增加或減少。 圖1為流程圖,例示本揭露一實施例之半導體元件的製備方法; 圖2至圖4為剖視圖,例示本揭露一實施例之半導體元件的製備的部分流程; 圖5和圖6為圖表,例示本揭露一些實施例之形成第一襯墊層的製程條件的實例; 圖7至圖13為剖視圖,例示本揭露一實施例之半導體元件的製備的部分流程; 圖14為剖視圖,例示本揭露另一實施例之半導體元件的製備的部分流程; 圖15為圖表,例示本揭露另一實施例之形成未處理層的製程條件的實例; 圖16為剖視圖,例示本揭露另一實施例之半導體元件的製備的部分流程; 圖17為圖表,例示本揭露另一實施例之形成處理層的製程條件的實例;以及 圖18和圖19為剖視圖,例示本揭露另一實施例之半導體元件的製備的部分流程。
1A:半導體元件
101:基底
111:第一介電層
111O:第一開口
121:第二介電層
121O:第二開口
121TS:頂面
211:第一襯墊層
401:導電結構
403:底部
405:頂部
W3:寬度
W4:寬度
Z:方向

Claims (14)

  1. 一種半導體元件,包括:一基底;一第一介電層,設置於該基底上;一第二介電層,設置於該第一介電層上;一底部,沿該第一介電層設置並在該基底上;一頂部,沿該第二介電層設置並在該底部上;以及一第一襯墊層,設置於該底部與該第一介電層之間、該底部與該基底之間、以及該第二介電層與該第一介電層之間,其中該底部與該頂部構成一導電結構,其中該第二介電層對該第一襯墊層具有蝕刻選擇性,其中該第一襯墊層包括氮化鈦、氮化鉭、或其組合,其中該第一介電層與該第二介電層包括相同的材料;其中該底部的一寬度小於該頂部的一寬度。
  2. 如請求項1所述之半導體元件,其中該第一介電層包括氧化矽。
  3. 一種半導體元件,包括:一基底;一第一介電層,設置於該基底上;一第二介電層,設置於該第一介電層上;一底部,沿該第一介電層設置並在該基底上; 一頂部,沿該第二介電層設置並在該底部上;以及一第一襯墊層,設置於該第一介電層與該第二介電層之間,其中該底部與該頂部構成一導電結構,其中該第二介電層對該第一襯墊層具有蝕刻選擇性,其中該第一襯墊層包括氮化矽、氮氧化矽、氧化氮化矽、或其組合,其中該第一介電層與該第二介電層包括相同的材料,其中該底部的一寬度小於該頂部的一寬度。
  4. 如請求項3所述之半導體元件,其中該第一介電層包括氧化矽。
  5. 一種半導體元件的製備方法,包括:提供一基底;在該基底上形成一第一介電層;沿該第一介電層形成一第一開口以曝露該基底;共形地在該第一開口中及該第一介電層的一頂面形成一第一襯墊層;在該第一襯墊層上並在該第一開口中形成一可能量移除層;在該第一襯墊層上及該可能量移除層上形成一第二介電層;沿該第二介電層形成一第二開口以曝露該可能量移除層;移除該可能量移除層;以及形成一導電結構以填充該第一開口及該第二開口,其中該第二介電層對該第一襯墊層具有蝕刻選擇性。
  6. 如請求項5所述之製備方法,其中該第一開口的一寬度小於該第二開口的一寬度。
  7. 如請求項6所述之製備方法,其中移除該能量可移除層包含將一能量源施加至該能量可移除層。
  8. 如請求項7所述之製備方法,其中該能量源為光或熱。
  9. 如請求項8所述之製備方法,其中該可能量移除層包括一熱可分解材料、一光子可分解材料、一電子束可分解材料、或其組合。
  10. 如請求項9所述之製備方法,其中該第一襯墊層包括氮化鈦、氮化鉭、或其組合。
  11. 如請求項9所述之製備方法,更包含:移除在該第一開口的該第一襯墊層,以形成設置於該第一介電層與該第二介電層之間的一中間層。
  12. 如請求項11所述之製備方法,其中該中間層包括氮化矽、氮氧化矽、氧化氮化矽、或其組合。
  13. 如請求項9所述之製備方法,其中該第一介電層與該第二介電層包括 相同的材料。
  14. 如請求項9所述之製備方法,其中該第一介電層與該第二介電層包括不同的材料。
TW113100929A 2022-12-08 2023-05-04 具有襯墊層的半導體元件及其製備方法 TWI879380B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/077,382 US20240194524A1 (en) 2022-12-08 2022-12-08 Semiconductor device with a liner layer
US18/077,382 2022-12-08

Publications (2)

Publication Number Publication Date
TW202425231A TW202425231A (zh) 2024-06-16
TWI879380B true TWI879380B (zh) 2025-04-01

Family

ID=91345970

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112116632A TWI847677B (zh) 2022-12-08 2023-05-04 具有襯墊層的半導體元件
TW113100929A TWI879380B (zh) 2022-12-08 2023-05-04 具有襯墊層的半導體元件及其製備方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112116632A TWI847677B (zh) 2022-12-08 2023-05-04 具有襯墊層的半導體元件

Country Status (3)

Country Link
US (2) US20240194524A1 (zh)
CN (2) CN118173521A (zh)
TW (2) TWI847677B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220359372A1 (en) * 2019-12-18 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance interconnect structure for semiconductor device
US20220384562A1 (en) * 2021-05-31 2022-12-01 United Microelectronics Corp. Capacitor structure and manufacturing method thereof
US20220384429A1 (en) * 2020-05-29 2022-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Isolation for Multigate Device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444340B (en) * 2000-02-14 2001-07-01 Vanguard Int Semiconduct Corp Method for forming self-aligned copper wire by using electroplating technique
KR100462884B1 (ko) * 2002-08-21 2004-12-17 삼성전자주식회사 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
US7241682B2 (en) * 2004-02-27 2007-07-10 Taiwan Seminconductor Manufacturing Co., Ltd. Method of forming a dual damascene structure
CN100356545C (zh) * 2004-09-21 2007-12-19 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
US20060105567A1 (en) * 2004-11-12 2006-05-18 Intel Corporation Method for forming a dual-damascene structure
KR100745986B1 (ko) * 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
US7217663B2 (en) * 2005-01-18 2007-05-15 Taiwan Semiconductor Manufacturing Company Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
US7387961B2 (en) * 2005-01-31 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene with via liner
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220359372A1 (en) * 2019-12-18 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance interconnect structure for semiconductor device
US20220384429A1 (en) * 2020-05-29 2022-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Isolation for Multigate Device
US20220384562A1 (en) * 2021-05-31 2022-12-01 United Microelectronics Corp. Capacitor structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW202425231A (zh) 2024-06-16
TWI847677B (zh) 2024-07-01
US20240194524A1 (en) 2024-06-13
US20240203787A1 (en) 2024-06-20
CN118173520A (zh) 2024-06-11
TW202425225A (zh) 2024-06-16
CN118173521A (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
CN109417048A (zh) 用于间隙填充应用的可流动非晶硅膜
US20200373149A1 (en) In-situ atomic layer deposition process
TWI864658B (zh) 具有週邊閘極結構的半導體元件及其製備方法
US11521849B2 (en) In-situ deposition process
TW202314807A (zh) 完全自對準通孔整合處理
TWI879380B (zh) 具有襯墊層的半導體元件及其製備方法
TWI885677B (zh) 具有填充層的半導體元件的製備方法
CN114512454A (zh) 半导体元件及其制备方法
TWI847786B (zh) 具有多孔層的半導體元件
TWI865323B (zh) 具有抗背濺鍍層的半導體元件及其製備方法
TWI817900B (zh) 具有複合接觸結構的半導體元件
TWI855601B (zh) 具有功函數層的半導體元件
TWI802928B (zh) 具有抗蝕刻氮化物層之半導體元件的製備方法
TWI864797B (zh) 具有填充層的半導體元件
TWI841442B (zh) 具有多孔層的半導體元件
TW202437476A (zh) 具有封蓋層的半導體元件
CN110660640A (zh) 半导体结构的形成方法