[go: up one dir, main page]

TW202437476A - 具有封蓋層的半導體元件 - Google Patents

具有封蓋層的半導體元件 Download PDF

Info

Publication number
TW202437476A
TW202437476A TW112121456A TW112121456A TW202437476A TW 202437476 A TW202437476 A TW 202437476A TW 112121456 A TW112121456 A TW 112121456A TW 112121456 A TW112121456 A TW 112121456A TW 202437476 A TW202437476 A TW 202437476A
Authority
TW
Taiwan
Prior art keywords
layer
capping
semiconductor device
conductive layer
seconds
Prior art date
Application number
TW112121456A
Other languages
English (en)
Other versions
TWI833658B (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI833658B publication Critical patent/TWI833658B/zh
Publication of TW202437476A publication Critical patent/TW202437476A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/0113—
    • H10D64/01306—
    • H10D64/01312—
    • H10D64/01314—
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H10P14/418—
    • H10W20/056—
    • H10W20/077—
    • H10W20/4451—
    • H10W20/48—
    • H10W74/134—
    • H10W74/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10W20/081—
    • H10W20/4462—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申請揭露一種半導體元件及其製備方法。該半導體元件包括一基底；一封蓋遮罩層，設置於該基底上；一第一閘極絕緣層，沿著該封蓋遮罩層設置，向內設置於該基底中，並包括一U形剖視輪廓；一第一功函數層，設置於該第一閘極絕緣層上；一第一導電層，設置於該第一功函數層上；以及一第一封蓋層，設置於該第一導電層上。該第一封蓋層包括氧化鍺。該第一封蓋層的一頂面與該封蓋遮罩層的一頂面實質共面。

Description

具有封蓋層的半導體元件
本申請案主張美國第18/119,953號專利申請案之優先權（即優先權日為「2023年3月10日」），其內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件及其製備方法，特別是關於一種具有封蓋層的半導體元件及其製備方法。
半導體元件被用於各種電子應用，如個人電腦、行動電話、數位相機及其他電子裝置。半導體元件的尺寸正在不斷縮小，以滿足日益增長的計算能力的需求。然而，在縮小尺寸的製程中出現了各種問題，而且這種問題在不斷增加。因此，在實現提高品質、產量、性能和可靠性以及降低複雜性方面仍然存在挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種半導體元件，包括一基底；一封蓋遮罩層，設置於該基底上；一第一閘極絕緣層，沿著該封蓋遮罩層設置，向內設置於該基底中，並包括一U形剖視輪廓；一第一功函數層，設置於該第一閘極絕緣層上；一第一導電層，設置於該第一功函數層上；以及一第一封蓋層，設置於該第一導電層上。該第一封蓋層包括氧化鍺。該第一封蓋層的一頂面與該封蓋遮罩層的一頂面實質共面。
本揭露的另一個方面提供一種半導體元件，包括一基底；一第一介電層，設置於該基底上；一封蓋遮罩層，設置於該第一介電層上；一第一功函數層，設置於該基底中；一第一導電層，設置於該第一功函數層上並在該基底中；以及一第一封蓋層，沿著該封蓋遮罩層設置，並延伸至該第一介電層，並且在該第一導電層上。該第一封蓋層包括氧化鍺。該第一封蓋層的一頂面與該封蓋遮罩層的一頂面實質共面。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底上形成一封蓋遮罩層；沿著該封蓋遮罩層形成一第一溝槽，並延伸至該基底；共形地在該第一溝槽中形成一第一絕緣材料層；在該第一絕緣材料層上並在該第一溝槽中形成一第一功函數層；在該第一功函數層上並在該第一溝槽中形成一第一導電層；以及在該第一導電層上形成一第一封蓋層。該第一封蓋層包括氧化鍺。
由於本揭露的半導體元件的設計，藉由採用包含氧化鍺的第一封蓋層，可以防止半導體元件的洩漏，並降低陷阱密度(trap density)。此外，透過採用包含鍺的第一導電層，可以降低半導體元件的電阻。因此，半導體元件的性能可以得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
下面的揭露內容提供許多不同的實施例或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上或上面的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外，空間相對用語，如"之下"、"下面"、"下"、"之上"、"上"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
應該理解的是，當一個元素或層被稱為"連接到"或"耦合到"另一個元素或層時，它可以直接連接到或耦合到另一個元素或層或者可能存在中間的元素或層。
應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。
除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如"相同"、"相等"、"平面”或"共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製備製程而發生的可接受的變化範圍內，包含幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語"實質"在這裡可以用來反映這一含義。例如，被描述為"實質相同"、"實質相等"或"實質平面"的項目可以是完全相同、相等或平面的，也可以是在可接受的變化範圍內相同、相等或平面，例如由於製備製程而可能發生的變化。
在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，而光電元件、發光顯示元件、半導體電路及電子元件都包括在半導體元件的範疇內。
應該注意的是，在本揭露的描述中，上面(或上方)對應於方向Z的箭頭方向，下面(或下方)對應於方向Z的箭頭的相反方向。
圖1是流程圖，例示本揭露一個實施例之半導體元件1A的製備方法10。圖2至圖9是剖示圖，例示本揭露一個實施例之半導體元件1A的製備流程。
參照圖1和圖2，在步驟S11，可以提供基底101，在基底101上可以形成封蓋遮罩層103。
參照圖2，在一些實施例中，基底101可以包括由至少一種半導體材料組成的塊狀(bulk)半導體基底。塊狀半導體基底可以包含，例如，元素(elementary)半導體，如矽或鍺；化合物半導體，如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V化合物半導體，或II-VI化合物半導體；，或其組合。
在一些實施例中，基底101可以包括絕緣體上的半導體結構，該結構從下到上包括處理基底、絕緣體層和最上面的半導體材料層。處理基底和最上面的半導體材料層可以包含上述塊狀半導體基底相同的材料。絕緣體層可以是結晶或非結晶的介電材料，如氧化物和/或氮化物。例如，絕緣體層可以是一種介電氧化物，如氧化矽。另一個例子，絕緣體層可以是介電氮化物，如氮化矽或氮化硼。在另一個例子中，絕緣體層可以包括介電氧化物和介電氮化物的堆疊，如按任何順序，氧化矽和氮化矽或氮化硼的堆疊。絕緣體層的厚度可以在10奈米和200奈米之間。
應該注意的是，在本揭露內容的描述中，用語"大約"修改所採用的成分、組分或反應劑的數量是指可能發生的數值數量的變化，例如，透過用於製造濃縮物或溶液的典型測量與液體處理常式。此外，測量程序中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等都可能產生變化。在一個方面，用語"大約"是指報告數值的10%以內。在另一個方面，用語"大約"是指報告數值的5%以內。然而，在另一個方面，用語"大約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
參照圖2，封蓋遮罩層103可以形成於基底101上。在一些實施例中，封蓋遮罩層103可以包含，例如，氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、漩塗式(spin-on)低k介電層、化學氣相沉積低k介電層，或其組合。在一些實施例中，封蓋遮罩層103可以包括自平坦化(self-planarizing)材料，如漩塗式玻璃或漩塗式低k介電材料，如SiLK™。在一些實施例中，封蓋遮罩層103的製作技術可以包含沉積製程，包括，例如，化學氣相沉積、電漿增強化學氣相沉積、蒸鍍，或漩塗。在一些實施例中，封蓋遮罩層103可以包含，例如，氧化矽、碳氧化矽(silicon oxycarbide)、碳氮氧化矽(silicon oxycarbonitride)、氮氧化矽(silicon oxynitride)、氮化矽氧化物，或其組合。
或者，在一些實施例中，封蓋遮罩層103可以由碳、氫和氧組成。在一些實施例中，封蓋遮罩層103可以由碳、氫和氟組成。在一些實施例中，封蓋遮罩層103可以是碳膜。用語"碳膜"在此用於描述質量主要為碳的材料，其結構主要由碳原子定義或其物理和化學特性由其碳含量主導。用語"碳膜"的意思是排除那些僅僅是包括碳的混合物或化合物的材料，例如介電材料，如碳摻雜的氮氧化矽、碳摻雜的氧化矽或碳摻雜的多晶矽。
在一些實施例中，碳膜可以包括碳原子和氫原子，可以是可調的碳氫比，範圍從大約10%氫到大約60%氫。控制碳膜的氫比可以調整各自的耐蝕性能和耐化學機械研磨性能。隨著氫含量的減少，碳膜的耐蝕性能，以及因此的蝕刻選擇性都會增加。碳膜去除率的降低可以使碳膜在執行蝕刻製程將所需圖案轉移到底層時適合做為遮罩層。
在一些實施例中，封蓋遮罩層103的製作技術可以包含，例如，化學氣相沉積、電漿增強化學氣相沉積，或其他適用的沉積製程。在一些實施例中，當封蓋遮罩層103是碳膜時，封蓋遮罩層103可以藉由一種製程沉積，包括將由一種或多種碳氫化合物組成的製程氣體混合物引入製程腔室。該碳氫化合物具有公式CxHy，其中x的範圍在2和4之間，y的範圍在2和10之間。例如，碳氫化合物可以是丙烯(C 3H 6)、丙炔(C 3H 4)、丙烷(C 3H 8)、丁烷(C 4H 10)、丁烯(C 4H 8)、丁二烯(C 4H 6)、乙炔(C 2H 2)，或其組合。
在一些實施例中，碳膜可以藉由將基底溫度(也稱為形成碳膜的製程溫度)保持在大約100℃和大約700℃之間或大約350℃和大約550℃之間，從製程氣體混合物中沉積。在一些實施例中，碳膜可以藉由將腔室壓力(也稱為形成碳膜的製程壓力)保持在大約1托和大約20托之間，從製程氣體混合物中沉積。在一些實施例中，碳膜可以藉由分別引入碳氫化合物氣體和任何惰性或活性氣體，以大約50 sccm和大約2000 sccm的流速從製程氣體混合物中沉積。
在一些實施例中，製程氣體混合物可更包括惰性氣體，如氬氣。然而，也可以使用其他惰性氣體，如氮氣或其他惰性氣體，如氦氣。惰性氣體可用於控制碳膜的密度和沉積速率。此外，各種氣體可以被添加到製程氣體混合物中，以改變碳膜的特性。這些氣體可以是活性氣體，如氫氣、氨氣、氫氣和氮氣的混合物，或其組合。氫氣或氨氣的加入可用於控制碳膜的氫氣比例，以控制層的特性，如蝕刻選擇性、耐化學機械研磨特性，和反射率。在一些實施例中，活性氣體和惰性氣體的混合物可被添加到製程氣體混合物中以沉積碳膜。
或者，在一些實施例中，封蓋遮罩層103可以包含碳氮化硼。在一些實施例中，封蓋遮罩層103的形成可以包括向基底101的表面提供第一前趨物，產生第一前趨物的電容耦合電漿，並形成封蓋遮罩層103。
在一些實施例中，第一前趨物可以在前趨物中包括硼、碳和/或氮。非限制性的範例前趨物可以是或包括三(二甲胺)硼烷、二甲胺硼烷、三甲胺硼烷、三乙胺硼烷、四(二甲胺)二硼烷，或任何其他包括一個或複數個硼、碳和/或氮的前趨物。在一些實施例中可以包括額外的前趨物以調整原子比例。例如，額外的含氫前趨物、含碳前趨物(如碳氫化合物分子)，或含氮前趨物(如氮氣和氨氣)可與載體或惰性氣體(如氦氣、氖氣、氬氣、氪氣、氙氣，或氮氣)一起被包括在內。
在一些實施例中，在形成封蓋遮罩層103的製程中可以包括共反應劑。共反應劑可包括二氧化碳、一氧化碳、水、甲醇、氧氣、臭氧、氧化亞氮，及其組合。這類材料可做為氮化劑、氧化劑、還原劑等使用。在一些實施例中，它們可以被用來調整封蓋遮罩層10中的碳的數量。在一些情況下，它們可以用來調整封蓋遮罩層10中的氮或氧的數量。在一些實施例中，共反應劑可與第一前趨物一起引入，例如，不直接曝露於電漿。
執行製程的電漿功率可能會影響層(即封蓋遮罩層103)的生長，以及層的各種特性。例如，在層內加入碳可以透過在層內加入額外的甲基而降低介電常數。然而，在電漿製程期間，甲基可能相對容易地被分解，然後碳可以簡單地從製程腔室中排出。此外，隨著電漿功率的增加，對層的轟擊可能會增加，這可能會去除孔隙並使層緻密化，這可能會更增加層的介電常數。因此，在一些實施例中，電漿可以在小於或大約500W的電漿功率下產生，以及可以在小於或大約450W、小於或大約400W、小於或大約350W、小於或大約300W、小於或大約250W、小於或大約200W、小於或大約150W、小於或大約100W、小於或大約50W，或更少的情況下產生。
同樣，執行製程的壓力也可能影響製程的各個方面。例如，隨著壓力的增加，對大氣中水的吸收可能會增加，這可能會增加層的介電常數。隨著壓力保持較低，層的疏水性可以增加。因此，在一些實施例中，壓力可以保持在小於或大約10托，以提供足夠低的介電常數，以及壓力可以保持在小於或大約9托、小於或大約8托、小於或大約7托、小於或大約6托、小於或大約5托、小於或大約4托、小於或大約3托、小於或大約2托、小於或大約1托、小於或大約0.5托，或更少。然而，為了保持電漿參數以促進層的形成，壓力可以保持在0.5托以上或大約0.5托，也可以保持在1托以上或大約1托，或更高。
在一些實施例中，在形成封蓋遮罩層103期間的製程溫度可保持在低於或大約500℃的溫度，以及在一些實施例中可保持在低於或大約475℃、低於或大約450℃、低於或大約425℃、低於或大約400℃、低於或大約375℃、低於或大約350℃、低於或大約325℃、低於或大約300℃、低於或大約275℃、低於或大約250℃、低於或大約225℃、低於或大約200℃、低於或大約175℃、低於或大約150℃、低於或大約125℃、低於或大約100℃、低於或大約75℃，或更低。
在一些實施例中，封蓋遮罩層103的硼濃度可大於或大約30%，以及可大於或大約32%、大於或大約34%、大於或大約36%、大於或大約38%、大於或大約40%、大於或大約42%、大於或大約44%、大於或大約46%，或更多。同樣，封蓋遮罩層103的碳濃度可大於或大約12%，以及可大於或大約14%、大於或大約16%、大於或大約18%、大於或大約20%、大於或大約22%、大於或大約24%、大於或大約26%、大於或大約28%、大於或大約30%，或更多。封蓋遮罩層103的氮氣濃度可大於或大約20%，以及可大於或大約22%、大於或大約24%、大於或大約26%、大於或大約28%、大於或大約30%、大於或大約32%、大於或大約34%、大於或大約36%、大於或大約38%，或更多。一旦曝露於大氣中，封蓋遮罩層103可以包括任何數量的氧氣摻入，其可以保持在小於或大約15%，以及可以保持在小於或大約14%、小於或大約13%、小於或大約12%、小於或大約11%、小於或大約10%、小於或大約9%、小於或大約8%，或更少。
雖然碳或甲基可促進在封蓋遮罩層103內的介電常數降低，但薄膜內的硼氮比可影響層的硬度和模量(modulus)。因此，在一些實施例中，硼氮比可保持在大於或大約1:1，以及可保持在大於或大約1.2:1、大於或大約1.4:1、大於或大約1.6:1、大於或大約1.8:1、大於或大約2:1，或更高。硼氮比也可以促進封蓋遮罩層103的有益特性。例如，在通常意義上，碳的加入可能對層的硬度產生不利的影響，儘管當基底層的生長特性與硼充分鍵合(bond)時，硬度和模量可能會得到改善。
在一些實施例中，封蓋遮罩層103的介電常數可以小於或大約4.0、小於或大約3.9、小於或大約3.8、小於或大約3.7、小於或大約3.6、小於或大約3.5、小於或大約3.4、小於或大約3.3、小於或大約3.2、小於或大約3.1、小於或大約3.0、小於或大約2.9、小於或大約2.8，或更少。
在一些實施例中，封蓋遮罩層103的楊氏模量(Young's modulus)可保持在大於或大約40 GPa，以及可保持在大於或大約42 GPa、大於或大約44 GPa、大於或大約46 GPa、大於或大約48 GPa、大於或大約50 GPa、大於或大約52 GPa、大於或大約54 GPa、大於或大約56 GPa、大於或大約58 GPa、大於或大約60 GPa、大於或大約62 GPa或更高。在一些實施例中，封蓋遮罩層103的層硬度可保持在大於或大約4.0 GPa，以及可保持在大於或大約4.1 GPa、大於或大約4.2 GPa、大於或大約4.3 GPa、大於或大約4.4 GPa、大於或大約4.5 GPa、大於或大約4.6 GPa、大於或大約4.7 GPa、大於或大約4.8 Gpa，或更高。這些特性可以在不進行額外處理的情況下產生，如紫外線或其他製程。
參照圖2，第一遮罩層501可以形成於封蓋遮罩層103上。第一遮罩層501可以是光阻層。
參照圖1、圖3和圖4，在步驟S13，可沿著封蓋遮罩層103形成第一溝槽TR1，並延伸至基底101。
參照圖3，可以執行封蓋蝕刻製程以去除封蓋遮罩層103的部分並將第一遮罩層501的圖案轉移到封蓋遮罩層103。在一些實施例中，在封蓋蝕刻製程中，封蓋遮罩層103對第一遮罩層501的蝕刻率比可在大約100∶1和大約1.05∶1之間、在大約15∶1和大約2∶1之間，或在大約10∶1和大約2∶1之間。在一些實施例中，在封蓋蝕刻製程中，封蓋遮罩層103對基底101的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間，或大約10:1和大約2:1之間。在封蓋蝕刻製程之後，可沿著封蓋遮罩層103形成第一開口OP1。基底101的一部分可以透過第一開口OP1曝露。在形成第一開口OP1之後，可以去除第一遮罩層501。
參照圖4，可以執行第一溝槽蝕刻製程，以去除基底101的部分，將第一開口OP1延伸至基底101並形成第一溝槽TR1。在一些實施例中，在第一溝槽蝕刻製程中，基底101對封蓋遮罩層103的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間，或大約10:1和大約2:1之間。
參照圖1和圖5，在步驟S15，可以共形地在第一溝槽TR1中形成第一層絕緣材料401。
參照圖5，第一層絕緣材料401可以共形地形成於第一溝槽TR1中和封蓋遮罩層103的頂面103TS上。在一些實施例中，第一層絕緣材料401的厚度可在大約1奈米至大約7奈米的範圍內，包括大約1奈米、大約2奈米、大約3奈米、大約4奈米、大約5奈米、大約6奈米，或大約7奈米。
在一些實施例中，第一層絕緣材料401的製作技術可以包含熱氧化製程。例如，第一層絕緣材料401透過對第一溝槽TR1的表面進行氧化而形成。在一些實施例中，第一層絕緣材料401的製作技術可以包含沉積製程，例如化學氣相沉積或原子層沉積。第一層絕緣材料401可以包括高k材料、氧化物、氮化物、氮氧化物，或其組合。在一些實施例中，在沉積襯墊多晶矽層(為清晰起見未顯示)之後，第一層絕緣材料401可以透過對襯墊多晶矽層進行自由基氧化而形成。在一些實施例中，在形成襯墊氮化矽層(為清晰起見未顯示)後，第一層絕緣材料401可以透過對襯墊氮化矽層進行自由基氧化來形成。在一些實施例中，第一絕緣材料401可以是，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物、高k材料，或其組合。
在一些實施例中，高k材料可以包括含鉿材料。該含鉿材料可以是，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿，或其組合。在一些實施例中，高k材料可以是，例如，氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧化鋯矽、氧化鋁，或其組合。
參照圖1和圖6，在步驟S17，可以在第一層絕緣材料401上形成第一功函數(work function)層105。
參照圖6，第一功函數層105可以形成於第一層絕緣材料401上和第一溝槽TR1中。第一功函數層105的製作技術可以包含沉積製程和隨後的回蝕(etching back)製程。第一功函數層105的頂面105TS可處於比封蓋遮罩層103的底面103BS低的垂直層面VL1。在一些實施例中，第一功函數層105可包含，例如，摻雜多晶矽、摻雜多晶鍺，或摻雜多晶矽鍺。在一些實施例中，第一功函數層105可以包括實質沒有氧和氮的矽和/或鍺。在此方面所使用，"實質沒有氧和氮"的特徵在原子基礎上具有小於2%、小於1%或小於0.5%的氧和氮。在一些實施例中，第一功函數層105可以主要包含矽、鍺或矽鍺。如本文所使用的，關於一個層的組成，"主要包含"是指所述元素在原子基礎上占所述材料的95%以上，98%以上，99%以上或99.5%以上。在一些實施例中，第一功函數層105可以包含對封蓋遮罩層103具有蝕刻選擇性的材料。
參照圖1和圖7，在步驟S19，可以在第一功函數層105上形成第一導電層107。
參照圖7，第一導電層107可以形成於第一功函數層105上和第一溝槽TR1中。詳細地說，第一導電層107可以選擇性地沉積於第一功函數層105上的第一層絕緣材料401或封蓋遮罩層103上。在一些實施例中，第一導電層107可包含，例如鍺。在一些實施例中，第一導電層107可包括原子百分比大於或等於50%的鍺。在此方面，第一導電層107可以被描述為"富鍺層"。在一些實施例中，第一導電層107中鍺的原子百分比可以大於或等於60%、大於或等於70%、大於或等於80%、大於或等於90%、大於或等於95%、大於或等於98%、大於或等於99%，或大於或等於99.5%。換言之，在一些實施例中，第一導電層107主要包含鍺。
在一些實施例中，第一導電層107的製作技術可以包含沉積製程。在一些實施例中，沉積製程可包括活性氣體，該氣體包括鍺前趨物和/或氫氣。在一些實施例中，鍺前趨物可主要包含鍺。在一些實施例中，鍺前趨物可包括鍺、二鍺、異丁基鍺、氯鍺，或二氯鍺中的一種或多種。在一些實施例中，氫氣可做為鍺前趨物的載體或稀釋劑。在一些實施例中，活性氣體可主要包含鍺和氫氣。在一些實施例中，活性氣體中鍺的摩爾百分比可在大約1%至大約50%的範圍之間、大約2%至大約30%的範圍之間，或大約5%至大約20%的範圍之間。
在一些實施例中，要沉積的中間半導體元件的溫度可以在沉積製程中保持。該溫度可被稱為基底溫度。在一些實施例中，基底溫度可在大約300℃和大約800℃之間、大約400℃和大約800℃之間、大約500℃和大約800℃之間、大約250℃和大約600℃之間、大約400℃和大約600℃之間，或大約500℃和大約600℃之間。在一些實施例中，基底溫度可以是大約540°C。
在一些實施例中，用於沉積第一導電層107的製程腔室的壓力可在沉積製程中保持。在一些實施例中，壓力保持在大約1托和大約300托的範圍之間、大約10托和大約300托之間、大約50托和大約300托之間、大約100托和300托之間、大約200托和大約300托之間，或大約1托和大約20托之間。在一些實施例中，壓力可保持在大約13托。
在一些實施例中，沉積的選擇性可以大於或等於5、大於或等於10、大於或等於20、大於或等於30，或大於或等於50。
應該注意的是，在本揭露的描述中，用語"選擇性地在第一特徵上沉積一層，而不是在第二特徵上沉積一層"等，是指在第一特徵上沉積第一量的層，在第二特徵上沉積第二量的層，其中第一量的層大於第二量的層或者不在第二特徵上沉積任何層。沉積製程的選擇性可以表示為生長率的倍數。例如，如果一個表面的沉積速度是另一個表面的二十五倍，則該製程將被描述為具有25:1的選擇性或者簡單地說就是25。在此方面，更高的比率表示更具選擇性的沉積製程。
在這方面使用的用語"而不是在"並不意味著一個特徵在另一個特徵之上的物理方向，而是指化學反應的熱力學或動力學特性與一個特徵相對於另一個特徵的關係。例如，選擇性地將鍺層沉積於矽表面上，而不是在介電質表面上，意味著鍺層沉積於金屬表面上，而介電質表面上的鍺層較少或沒有沉積；或者相對於介電質表面上的鍺層的形成，矽表面上的鍺層在熱力學上或動力學上是有利的。
在一些實施例中，在形成第一導電層107之前，可以執行預清洗製程，如濕蝕刻或乾蝕刻，以去除污染物。在一些實施例中，濕蝕刻製程可以利用氨或氟化氫溶液。在一些實施例中，乾蝕刻製程可以是電漿蝕刻製程，並可以利用含氟或氫的蝕刻劑。預清洗製程不會實質去除第一功函數層105的任何部分。
在一些實施例中，可以選擇對第一導電層107執行植入製程。植入製程可以採用n型摻雜物或p型摻雜物。n型摻雜物可包括但不限於銻、砷和/或磷。p型摻雜物可包括，但不限於，硼、鋁、鎵和/或銦。
在一些實施例中，可以執行退火製程以致動(activate)第一導電層107。退火製程的製程溫度可在大約800℃和大約1250℃之間。退火製程的製程持續時間可以在1毫秒至500毫秒之間。退火製程可以是，例如，快速熱退火、鐳射尖峰退火，或閃光燈退火。
參照圖7，第一導電層107的頂面107TS可以處於比封蓋遮罩層103的底面103BS低的垂直層面VL2。在一些實施例中，第一導電層107的厚度T2和第一功函數層105的厚度T1可以實質相同。在一些實施例中，第一導電層107的厚度T2和第一功函數層105的厚度T1可以不同。
參照圖1、圖8和圖9，在步驟S21，可以在第一導電層107上形成第一層封蓋材料403，並且可以執行一平面化製程，將第一層絕緣材料401變成第一閘極絕緣層115，並將第一層封蓋材料403變成第一封蓋層109。
參照圖8，第一層封蓋材料403可以形成於第一導電層107上、第一層絕緣材料401上，並完全填充第一溝槽TR1。在一些實施例中，第一封蓋材料403可以是對封蓋遮罩層103具有蝕刻選擇性的材料。在一些實施例中，第一封蓋材料403可以是對第一絕緣材料401具有蝕刻選擇性的材料。在一些實施例中，第一封蓋材料403可以是，例如，氧化鍺。在一些實施例中，第一層封蓋材料403的製作技術可以包含，例如，化學氣相沉積、原子層沉積，或其他適用的沉積製程。
例如，當第一層封蓋材料403的製作技術包含原子層沉積時，原子層沉積製程可包括將圖7所示的中間半導體元件與氣相鍺前趨物和含氧反應劑(也稱為氧源)交替和順序地接觸，因此在中間半導體元件的表面形成鍺前趨物層，並且含氧反應劑隨後與鍺前趨物反應以形成第一層封蓋材料403。
詳細地說，鍺前趨物可以以氣相脈衝的形式導入到含有圖7所示的中間半導體元件的製程腔室，並與中間半導體元件的表面接觸。過量的鍺前趨物和反應副產品(如果有的話)可以從中間半導體元件和中間半導體元件的表面以及從接近中間半導體元件和中間半導體元件的表面去除。在一些實施例中，多餘的鍺前趨物和反應副產品(如果有的話)可以透過吹掃(purging)去除。例如，可以用氮氣或氬氣等惰性氣體的脈衝來完成吹掃。吹掃製程腔室是指從製程腔室中去除氣相前趨物和/或氣相副產物，例如用真空泵抽空製程腔室和/或用氬氣或氮氣等惰性氣體取代製程腔室內部的氣體。在一些實施例中，吹掃時間可在大約0.05秒和大約20秒之間、大約1秒和大約10秒之間，或大約1秒和大約20秒之間。
氣態氧源可脈衝式進入製程腔室，在那裡與中間半導體元件表面的鍺前趨物反應，形成包含氧化鍺的第一層封蓋材料403。多餘的氧源和表面反應的氣態副產品可以從中間半導體元件中移除，例如借助惰性氣體將它們從製程腔室中吹掃。
脈衝和移除的步驟可以重複進行，直到在中間的半導體元件上形成所需的厚度。
在一些實施例中，鍺前趨物不是鹵化物。在一些實施例中，鍺前趨物可以在至少一個配位基(ligand)中包括一個鹵素，但不是在所有的配位基中。在一些實施例中，鍺前趨物可包括乙氧基鍺或四(二甲氨基)鍺。
在一些實施例中，氧源可以是水、臭氧、氧電漿、氧自由基，或氧原子。在一些實施例中，氧源不是水。在一些實施例中，在標準條件下(室溫和大氣壓)，製程中採用的鍺前趨物可以是固態、液態，或氣態材料，條件是鍺前趨物在導入到製程腔室並與中間半導體元件接觸之前處於氣態。
應該注意的是，在本揭露內容的描述中，"脈衝式"將汽化的前驅物放到特徵上，意味著前驅物蒸汽在有限的時間內被導入到製程腔室。在一些實施例中，可對鍺前趨物進行脈衝大約0.05秒和大約10秒之間、大約0.1秒和大約5秒之間，或大約0.3秒和大約3.0秒之間。在一些實施例中，氧源可在大約0.05秒至大約10秒之間、大約0.1秒至大約5秒之間，或大約0.2秒至大約3.0秒之間進行脈衝。
在一些實施例中，氧源可以是含氧的氣體脈衝，可以是氧氣和非活性氣體的混合物，如氮氣或氬氣。在一些實施例中，氧源可以是一個含氧分子的氣體脈衝。氧源氣體的氧含量可以在大約10%和大約25%之間。因此，氧氣的一個來源可以是空氣。
在一些實施例中，氧源可以是分子氧。在一些實施例中，氧源可包括活化或激發的氧物種。在一些實施例中，氧源可包括臭氧。在一些實施例中，氧源可以是純臭氧或臭氧、分子氧和其他氣體的混合物，例如非活性氣體，如氮氣或氬氣。
臭氧可以透過臭氧產生器產生，它可以借助於惰性氣體，如氮氣或借助於氧氣被引入製程腔室。在一些實施例中，臭氧的濃度可在大約5vol-%和大約40vol-%之間，或大約15vol-%和大約25vol-%之間提供。在一些實施例中，氧源可以是氧氣電漿。在一些實施例中，臭氧或臭氧和另一種氣體的混合物可被脈衝式地輸入製程腔室。在一些實施例中，臭氧可於製程腔室內部形成，例如透過將含氧氣體導入至電弧(arc)。在一些實施例中，可在製程腔室中形成含氧電漿。在一些實施例中，電漿可以在製程腔室的上方形成一個遠端電漿產生器，電漿產物可以被導入到製程腔室以接觸中間的半導體元件。
在一些實施例中，氧源可以是水以外的氧源。因此，在這些實施例中不提供水。
在一些實施例中，形成第一層封蓋材料403的溫度可在大約20℃和大約600℃之間、大約100℃和大約400℃之間，或大約150℃和大約300℃之間。
在一些實施例中，第一層封蓋材料403是純氧化鍺層。亦即，除了少量雜質外，在第一層封蓋材料403中沒有其他金屬或半金屬元素存在。在一些實施例中，第一層封蓋材料403可以包括除鍺以外的金屬或半金屬的含量低於1-at %。在一些實施例中，第一層封蓋材料403可包括除氫以外的任何雜質少於大約5-at %，除氫以外的任何雜質少於大約3-at %，或除氫以外的任何雜質少於大約1-at %。
在一些實施例中，第一層封蓋材料403可以共形地形成於第一導電層107和第一層絕緣材料401上。在一些實施例中，第二封蓋層可形成於第一層封蓋材料403上，並完全填充第一溝槽TR1(未示出)。在一些實施例中，第二封蓋層可以是，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物，或其他適用的介電材料。
參照圖9，可以執行平面化製程，直到封蓋遮罩層103的頂面103TS被曝露。在平面化製程之後，第一層絕緣材料401可以變成第一閘極絕緣層115。剩餘的第一封蓋材料403可被稱為第一封蓋層109。在一些實施例中，平面化製程可以是蝕刻製程、化學機械研磨製程，或其組合。在一些實施例中，在平面化製程中，第一封蓋材料403對封蓋遮罩層103的蝕刻率比可在大約100：1和大約1.05：1之間、大約15：1和大約2：1之間，或大約10：1和大約2：1之間。
參照圖9，第一閘極絕緣層115的頂面115TS和頂面103TS可以實質共面。在一些實施例中，第一封蓋層109的頂面109TS和封蓋遮罩層103的頂面103TS可以實質共面。在一些實施例中，第一封蓋層109的底面109BS可以處於比封蓋遮罩層103的底面103BS低的垂直層面VL2。
在一些實施例中，第一閘極絕緣層115、第一功函數層105、第一導電層107和第一封蓋層109可以配置成閘極結構。
藉由採用包含氧化鍺的第一封蓋層109，可以防止半導體元件1A的洩漏，並且可以降低陷阱密度(trap density)。此外，透過採用包含鍺的第一導電層107，可以降低半導體元件1A的電阻。因此，半導體元件1A的性能可以得到改善。
圖10是剖示圖，例示本揭露另一個實施例之半導體元件1B。
參照圖10，半導體元件1B可以具有與圖9所示類似的結構。圖10中與圖9中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
在半導體元件1B中，第一閘極絕緣層115的頂面115TS可以處於比封蓋遮罩層103的底面103BS低的垂直層面VL3。在一些實施例中，第一閘極絕緣層115的頂面115TS和第一封蓋層109的底面109BS可以實質共面。在一些實施例中，第一閘極絕緣層115的頂面115TS可以不與第一封蓋層109的底面109BS實質共面。
圖11是剖示圖，例示本揭露另一個實施例之半導體元件1C。
參照圖11，半導體元件1C可以具有與圖9所示類似的結構。圖11中與圖9中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
參照圖11，半導體元件1C可以包括第一襯墊層111和第二導電層113。第二導電層113可以共形地設置於第一導電層107和第一閘極絕緣層115上，並設置於第一封蓋層109和第一導電層107之間。第一襯墊層111可具有U形的剖視輪廓。第一襯墊層111的頂面111TS可以與第一封蓋層109的底面109BS實質共面。第二導電層113可以設置於第一封蓋層109和第一襯墊層111之間。第二導電層113的頂面113TS和第一封蓋層109的底面109BS可以實質共面。
在一些實施例中，第一襯墊層111可包含對第一閘極絕緣層115具有蝕刻選擇性的材料。在一些實施例中，第一襯墊層111可包含對第一導電層107具有蝕刻選擇性的材料。在一些實施例中，第一襯墊層111可包含對基底101具有蝕刻選擇性的材料。在一些實施例中，第一襯墊層111可以包含，例如包括sp2混成(hybridized)碳原子的材料。在一些實施例中，第一襯墊層111可以包含，例如包括具有六方晶體結構的碳的材料。在一些實施例中，第一襯墊層111可以包含，例如石墨烯、石墨，或類似材料。
在一些實施例中，第一襯墊層111可以形成於催化劑基底上，然後轉移到第一導電層107上。催化劑基底於可以包括鎳、銅、鈷、鉑、銀、釕、銥、鈀、鐵和鎳的合金、銅和鎳的合金、鎳和鉬的合金、金和鎳的合金，以及鈷和銅的合金。
在一些實施例中，第一襯墊層111可以在催化劑的幫助下形成。催化劑可以是單晶金屬或多晶金屬、二元合金或液體金屬。單晶金屬或多晶金屬可以是，例如，鎳、銅、鈷、鉑、銀、釕、銥、或鈀。二元合金可以是，例如，鐵和鎳的合金，銅和鎳的合金，鎳和鉬的合金，金和鎳的合金，以及鈷和銅的合金。液態金屬可以是，例如，液態鎵，液態銦，或液態銅。
在一些實施例中，可在第一導電層107和第一閘極絕緣層115上共形地形成催化導電層(為清晰起見未顯示)。第一襯墊層111可以形成於催化導電層上。催化導電層可包括鎳、銅、鈷、鉑、銀、釕、銥、鈀、鐵和鎳的合金、銅和鎳的合金、鎳和鉬的合金、金和鎳的合金以及鈷和銅的合金。
在一些實施例中，第二導電層113可以包含，例如鉬。在一些實施例中，第二導電層113的製作技術可以包含化學氣相沉積製程。例如，要沉積的中間半導體元件可以曝露於鉬前趨物和反應劑。在一些實施例中，反應劑可以連續流動，流向腔室的鉬前趨物可以被打開和關閉。
在一些實施例中，鉬前趨物可包括鹵化鉬。在一些實施例中，鹵化鉬可包括氟化鉬、氯化鉬，或其組合。在一些實施例中，鉬前趨物可以使用載氣在要沉積的中間半導體元件上流動。在一些實施例中，載氣可流經包括鉬前趨物的安瓿(ampoule)。在一些實施例中，載氣可以是一種惰性氣體。在一些實施例中，惰性氣體可以包括N 2、Ar和He中的一種或多種。
在一些實施例中，鉬前趨物的流速可以在100 slm至1000 slm、100 slm至700 slm、100 slm至400 slm、400 slm至1000 slm、400 slm至700 slm，或700 slm至1000 slm的範圍內。在一些實施例中，鉬前趨物的持續時間可以在0.3秒至5秒、0.3秒至3秒、0.3秒至1秒、1秒至5秒、1秒至3秒，或3秒至5秒的範圍內。
在一些實施例中，待沉積的中間半導體元件可曝露於鉬前趨物的連續流或複數個脈衝中。在一些實施例中，鉬前趨物的複數個脈衝的等待時間可以在0.3秒至30秒、0.3秒至10秒、0.3秒至5秒、0.3秒至1秒、0.5秒至5秒、1秒至30秒、1秒至10秒、1秒至5秒、5秒至30秒、5秒至10秒，或10秒至30秒之間。
在一些實施例中，鉬前趨物的複數個脈衝中的每個脈衝的持續時間可在0.3秒至5秒、0.3秒至3秒、0.3秒至1秒、1秒至5秒、1秒至3秒，或3秒至5秒的範圍內。在一些實施例中，鉬前趨物的複數個脈衝中的至少一個可被施加時間持續在0.3秒至5秒、0.3秒至3秒、0.3秒至1秒、1秒至5秒、1秒至3秒，或3秒至5秒的範圍內。
在一些實施例中，反應劑可包括氧化劑、還原劑，或其組合。在一些實施例中，反應劑可包括氫氣、氨氣、矽烷、聚矽烷，或其組合。在一些實施例中，矽烷可選自二矽烷、三矽烷、四矽烷、高階矽烷和取代矽烷中的一種或多種。在一些實施例中，反應劑可使用載氣在中間半導體元件上流動。在一些實施例中，載氣可以是一種惰性氣體。在一些實施例中，惰性氣體可包括N 2、Ar和He中的一種或多種。
在一些實施例中，反應劑的流速可以在0.5 slm至15 slm、0.5 slm至10 slm、0.5 slm至5 slm、5 slm至15 slm、5 slm至10 slm，或10 slm至15 slm的範圍內。在一些實施例中，反應劑的持續時間可以在0.5秒至10秒、0.5秒至5秒、0.5秒至1秒、1秒至10秒、1秒至5秒，或5秒至10秒的範圍內。
在一些實施例中，待沉積的中間半導體元件可曝露於反應劑的連續流或複數個脈衝。在一些實施例中，反應劑的複數個脈衝的等待時間可在0.3秒至30秒、0.3秒至10秒、0.3秒至5秒、0.3秒至1秒、0.5秒至5秒、1秒至30秒、1秒至10秒、1秒至5秒、5秒至30秒、5秒至10秒，或10秒至30秒之間。
在一些實施例中，反應劑的複數個脈衝中的每一個可被施加時間持續在0.5秒至10秒、0.5秒至5秒、0.5秒至1秒、1秒至10秒、1秒至5秒，或5秒至10秒的範圍內。在一些實施例中，複數個反應劑脈衝中的至少一個可被施加時間持續在0.5秒至10秒、0.5秒至5秒、0.5秒至1秒、1秒至10秒、1秒至5秒，或5秒至10秒的範圍內。
在一些實施例中，第二導電層113可在2托至60托、2托至40托、2托至20托、20托至60托、20托至40托，或40托至60托的壓力範圍內形成。在一些實施例中，第二導電層113可在350℃至550℃、350℃至500℃、350℃至450℃、350℃至400℃、400℃至550℃、400℃至500℃、400℃至450℃、450℃至550℃、450℃至500℃，或500℃至550℃的溫度範圍內形成。
在一些實施例中，在形成第二導電層113之後，可以執行選擇性的退火製程。在一些實施例中，退火製程可在大於形成第二互連材料層411的溫度下執行。在一些實施例中，退火製程可在100℃至550℃、100℃至450℃、100℃至350℃、100℃至250℃、200℃至550℃、200℃至450℃、200℃至350℃、300℃至550℃、300℃至450℃，或400℃至550℃範圍內的溫度下執行。
在一些實施例中，退火製程的環境可以包括惰性氣體(如分子氮、氬)或還原性氣體(如分子氫或氨)中的一種或多種。
在一些實施例中，退火製程的持續時間可以在從1小時至24小時、從1小時至20小時、從1小時至15小時、從1小時至10小時、從1小時至5小時、從5小時至24小時、從5小時至20小時、從5小時至15小時、從5小時至10小時、從10小時至24小時、從10小時至20小時、從10小時至15小時、從15小時至24小時、從15小時至20小時，或從20小時至24小時範圍內。退火製程可以增加密度，降低電阻率，和/或增加第二導電層113的純度。
第一襯墊層111和第二導電層113可使半導體元件1C具有低電阻。因此，半導體元件1C的性能可以得到改善。
圖12是剖示圖，例示本揭露另一個實施例之半導體元件1D。
參照圖12，半導體元件1D可以具有與圖11中所示類似的結構。圖12中與圖11中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
在半導體元件1D中，第一閘極絕緣層115的頂面115TS可以處於比封蓋遮罩層103的底面103BS低的垂直層面VL4。在一些實施例中，第一閘極絕緣層115的頂面115TS和第一封蓋層109的底面109BS可以實質共面。在一些實施例中，第一閘極絕緣層115的頂面115TS可以不與第一封蓋層109的底面109BS實質共面。在一些實施例中，第一閘極絕緣層115的頂面115TS、第一襯墊層111的頂面111TS和第二導電層113的頂面113TS可以實質共面。
圖13是流程圖，例示本揭露另一個實施例之半導體元件1E的製備方法30。圖14至圖20是剖示圖，例示本揭露另一個實施例之半導體元件1E的製備流程。
參照圖13和圖14，在步驟S31，可以提供基底101，可以在基底101上形成第一介電層201，並且可以在第一介電層201上形成封蓋遮罩層103。
參照圖14，基底101可以包括完全由至少一種半導體材料組成的塊狀半導體基底、複數個元件元素(device element，為清晰起見未顯示)、複數個介電層(為清晰起見未顯示)和複數個導電特徵(為清晰起見未顯示)。塊狀半導體基底可以類似於圖2中的說明，其描述在此不再重複。
複數個元件元素可以形成於基底101上。複數個元件元素的一些部分可以形成於基底101中。複數個元件元素可以是電晶體，如互補金屬氧化物半導體電晶體、金屬氧化物半導體場效應電晶體、鰭式場效應電晶體等，或其組合。
複數個介電層可以形成於基底101上並覆蓋複數個元件元素。在一些實施例中，複數個介電層可以包含，例如，氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料等，或其組合。低介電材料的介電常數可以小於3.0或甚至小於2.5。在一些實施例中，低k介電材料的介電常數可以小於2.0。複數個介電層的製作技術可以包含沉積製程，如化學氣相沉積、電漿增強化學氣相沉積，或類似製程。沉積製程之後可以執行平面化製程，以去除多餘的材料，並為後續的製程步驟提供一個實質平面的表面。
複數個導電特徵可包括互連層、導電通孔和導電墊。互連層可以相互分離，並可以沿著Z方向水平設置於複數個介電層中。在本實施例中，最上面的互連層可以被指定為導電墊。導電通孔可沿著Z方向連接相鄰的互連層、相鄰的元件元素和互連層，以及相鄰的導電墊和互連層。在一些實施例中，導電通孔可改善散熱，並可提供結構支撐。在一些實施例中，複數個導電特徵可包含，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物，或其組合。複數個導電特徵可以在形成複數個介電層的過程中形成。
在一些實施例中，複數個元件元素和複數個導電層可以共同配置成半導體元件1E的功能單元。在本揭露內容的描述中，功能單元一般是指與功能相關的電路，這些電路已被劃分為一個獨立的單元。在一些實施例中，半導體元件1E的功能單元可以包括，例如，高度複雜的電路，如處理器核心、記憶體控制器、加速器單元，或其他適用的功能電路。
參照圖14，第一介電層201可以包含，例如，氧化矽、未摻雜的矽酸鹽玻璃、氟矽酸鹽玻璃、硼磷矽酸鹽玻璃、漩塗式低k介電層、化學氣相沉積低k介電層，或其組合。在一些實施例中，第一介電層201可以包括自平坦化的材料，例如漩塗式玻璃或漩塗式低k介電材料，如SiLK™。在一些實施例中，第一介電層201的製作技術可以包含沉積製程，包括例如化學氣相沉積、電漿增強化學氣相沉積、蒸鍍，或旋壓式塗層。
參照圖14，封蓋遮罩層103可以形成於第一介電層201上。在一些實施例中，封蓋遮罩層103可以包含對第一介電層201具有蝕刻選擇性的材料。在一些實施例中，封蓋遮罩層103可包含類似於圖2所示的材料，其描述在此不再重複。
參照圖14，第一遮罩層501可以形成於封蓋遮罩層103上。第一遮罩層501可以是光阻層。
參照圖13、圖15和圖16，在步驟S33，可沿著封蓋遮罩層103形成第一溝槽TR1並延伸至第一介電層201。
參照圖15，可以執行封蓋蝕刻製程以去除封蓋遮罩層103的部分並將第一遮罩層501的圖案轉移到封蓋遮罩層103。可以用類似於圖3中說明的程序來執行封蓋蝕刻製程，其描述在此不再重複。在形成第一開口OP1之後，可以去除第一遮罩層501。
參照圖16，可執行第二溝槽蝕刻製程，以去除第一介電層201的部分，因此將第一開口OP1延伸至第一介電層201，並形成第一溝槽TR1。在一些實施例中，在第二溝槽蝕刻製程中，第一介電層201對封蓋遮罩層103的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間，或大約10:1和大約2:1之間。
參照圖13和圖17，在步驟S35，可在第一溝槽TR1中形成第一功函數層105。
參照圖17，第一功函數層105可以形成於第一溝槽TR1中。第一功函數層105可以藉由沉積製程和隨後的回蝕製程形成於第一溝槽TR1中。第一功函數層105的頂面105TS可以處於比封蓋遮罩層103的底面103BS低的垂直層面VL1。在一些實施例中，第一功函數層105可包含，例如，摻雜多晶矽、摻雜多晶鍺，或摻雜多晶矽鍺。在一些實施例中，第一功函數層105可以包括實質沒有氧和氮的矽和/或鍺。在此方面所使用，"實質沒有氧和氮"的特徵在原子基礎上具有小於2%、小於1%或小於0.5%的氧和氮。在一些實施例中，第一功函數層105可以主要包含矽、鍺或矽鍺。在一些實施例中，第一功函數層105可以包含對封蓋遮罩層103具有蝕刻選擇性的材料。
參照圖13和圖18，在步驟S37，可以在第一功函數層105上形成第一導電層107。
參照圖18，第一導電層107可以形成於第一功函數層105上和第一溝槽TR1中。詳細地說，第一導電層107可以選擇性地沉積於第一功函數層105上的第一介電層201或封蓋遮罩層103上。在一些實施例中，第一導電層107可包含，例如鍺。在一些實施例中，第一導電層107可以包括原子百分比大於或等於50%的鍺。在此方面，第一導電層107可以被描述為"富鍺層"。在一些實施例中，第一導電層107中鍺的原子百分比可以大於或等於60%、大於或等於70%、大於或等於80%、大於或等於90%、大於或等於95%、大於或等於98%、大於或等於99%，或大於或等於99.5%。換言之，在一些實施例中，第一導電層107主要包含鍺。在一些實施例中，沉積的選擇性可以大於或等於5、大於或等於10、大於或等於20、大於或等於30，或大於或等於50。
第一導電層107的形成可以類似於圖7中的說明，其描述在此不再重複。
參照圖18，第一導電層107的頂面107TS可以處於比封蓋遮罩層103的底面103BS低的垂直層面VL2。在一些實施例中，第一導電層107的厚度T2和第一功函數層105的厚度T1可以實質相同。在一些實施例中，第一導電層107的厚度T2和第一功函數層105的厚度T1可以不同。
參照圖13、圖19和圖20，在步驟S39，可在第一導電層107上形成第一封蓋層109。
參照圖19，第一層封蓋材料403可以用類似於圖8所示的程序形成，其描述在此不再重複。
參照圖20，可以執行平面化製程，直到封蓋遮罩層103的頂面103TS被曝露。在平面化製程之後，剩餘的第一封蓋材料403可以被稱為第一封蓋層109。在一些實施例中，平面化製程可以是蝕刻製程、化學機械研磨製程，或其組合。在一些實施例中，在平面化製程中，第一封蓋材料403對封蓋遮罩層103的蝕刻率比可在大約100:1和大約1.05:1之間、大約15:1和大約2:1之間，或大約10:1和大約2:1之間。在一些實施例中，第一封蓋層109的底面109BS可以處於比封蓋遮罩層103的底面103BS低的垂直層面VL3。
圖21是剖示圖，例示本揭露另一個實施例之半導體元件1F。
參照圖21，半導體元件1F可以具有與圖20中所示類似的結構。圖21中與圖20中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
參照圖21，半導體元件1F可以包括第一襯墊層111和第二導電層113。第一襯墊層111和第二導電層113可以類似於圖11中的說明，其描述在此不再重複。
圖22是剖示圖，例示本揭露另一個實施例之半導體元件1G。
參照圖22，半導體元件1G可以具有與圖20中所示類似的結構。圖22中與圖20中相同或相似的元件已被標記為類似的參考符號，重複的描述已被省略。
參照圖22，第一溝槽TR1可沿著第一介電層201形成。因此，第一功函數層105和第一導電層107可與基底101的相應元件元素電性連接。
本揭露的一個方面提供一種半導體元件，包括一基底；一封蓋遮罩層，設置於該基底上；一第一閘極絕緣層，沿著該封蓋遮罩層設置，向內設置於該基底中，並包括一U形剖視輪廓；一第一功函數層，設置於該第一閘極絕緣層上；一第一導電層，設置於該第一功函數層上；以及一第一封蓋層，設置於該第一導電層上。該第一封蓋層包括氧化鍺。該第一封蓋層的一頂面與該封蓋遮罩層的一頂面實質共面。
本揭露的另一個方面提供一種半導體元件，包括一基底；一第一介電層，設置於該基底上；一封蓋遮罩層，設置於該第一介電層上；一第一功函數層，設置於該基底中；一第一導電層，設置於該第一功函數層上並在該基底中；以及一第一封蓋層，沿著該封蓋遮罩層設置，並延伸至該第一介電層，並且在該第一導電層上。該第一封蓋層包括氧化鍺。該第一封蓋層的一頂面與該封蓋遮罩層的一頂面實質共面。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底上形成一封蓋遮罩層；沿著該封蓋遮罩層形成一第一溝槽，並延伸至該基底；共形地在該第一溝槽中形成一第一絕緣材料層；在該第一絕緣材料層上並在該第一溝槽中形成一第一功函數層；在該第一功函數層上並在該第一溝槽中形成一第一導電層；以及在該第一導電層上形成一第一封蓋層。該第一封蓋層包括氧化鍺。
由於本揭露的半導體元件的設計，藉由採用包含氧化鍺的第一封蓋層109，可以防止半導體元件1A的洩漏，並且可以降低陷阱密度(trap density)。此外，透過採用包含鍺的第一導電層107，可以降低半導體元件1A的電阻。因此，半導體元件1A的性能可以得到改善。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程，或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。所述技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 1E:半導體元件 1F:半導體元件 1G:半導體元件 10:製備方法 30:製備方法 101:基底 103:封蓋遮罩層 103BS:底面 103TS:頂面 105:第一功函數層 105TS:頂面 107:第一導電層 107TS:頂面 109:第一封蓋層 109BS:底面 109TS:頂面 111:第一襯墊層 111TS:頂面 113:第二導電層 113TS:頂面 115:第一閘極絕緣層 115TS:頂面 201:第一介電層 401:第一層絕緣材料 403:第一層封蓋材料 501:第一遮罩層 OP1:第一開口 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S31:步驟 S33:步驟 S35:步驟 S37:步驟 S39:步驟 T1:厚度 T2:厚度 TR1:第一溝槽 VL1:垂直層面 VL2:垂直層面 VL3:垂直層面 VL4:垂直層面 Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容。應該注意的是，根據行業的標準做法，各種特徵沒有按比例繪製。事實上，為了討論清楚，各種特徵的尺寸可以任意增加或減少。 圖1是流程圖，例示本揭露一個實施例之半導體元件的製備方法； 圖2至圖9是剖示圖，例示本揭露一個實施例之半導體元件的製備流程； 圖10是剖示圖，例示本揭露另一個實施例之半導體元件； 圖11是剖示圖，例示本揭露另一個實施例之半導體元件； 圖12是剖示圖，例示本揭露另一個實施例之半導體元件； 圖13是流程圖，例示本揭露另一個實施例之半導體元件的製備方法； 圖14至圖20是剖示圖，例示本揭露另一個實施例之半導體元件的製備流程； 圖21是剖示圖，例示本揭露另一個實施例之半導體元件；以及 圖22是剖示圖，例示本揭露另一個實施例之半導體元件。
1A:半導體元件
101:基底
103:封蓋遮罩層
103BS:底面
103TS:頂面
105:第一功函數層
107:第一導電層
109:第一封蓋層
109BS:底面
109TS:頂面
115:第一閘極絕緣層
115TS:頂面
TR1:第一溝槽
VL2:垂直層面
Z:方向

Claims (20)

  1. 一種半導體元件，包括： 一基底； 一封蓋遮罩層，設置於該基底上； 一第一閘極絕緣層，沿著該封蓋遮罩層設置，向內設置於該基底中，並包括一U形剖視輪廓； 一第一功函數層，設置於該第一閘極絕緣層上； 一第一導電層，設置於該第一功函數層上；以及 一第一封蓋層，設置於該第一導電層上； 其中該第一封蓋層包括氧化鍺； 其中該第一封蓋層的一頂面與該封蓋遮罩層的一頂面實質共面。
  2. 如請求項1所述之半導體元件，其中該第一導電層包括鍺。
  3. 如請求項2所述之半導體元件，其中該第一功函數層包括矽及/或鍺，實質沒有氧及氮。
  4. 如請求項3所述之半導體元件，其中該第一閘極絕緣層包括氧化矽、氮化矽、氮氧化矽、氮化矽氮化物、一高k材料，或其組合。
  5. 如請求項4所述之半導體元件，其中該封蓋遮罩層包括氧化矽、碳氧化矽、碳氮氧化矽、氮氧化矽、氮化矽氧化物，或其組合。
  6. 如請求項5所述之半導體元件，其中該第一封蓋層的一底面處於一垂直層面，且該垂直層面低於該封蓋遮罩層的一底面。
  7. 如請求項6所述之半導體元件，其中該第一閘極絕緣層的一頂面與該封蓋遮罩層的該頂面實質共面。
  8. 如請求項6所述之半導體元件，其中該第一功函數層的一厚度與該第一導電層的一厚度不同。
  9. 如請求項6所述之半導體元件，其中該第一功函數層的一厚度與該第一導電層的一厚度實質相同。
  10. 如請求項6所述之半導體元件，其中該第一閘極絕緣層的一頂面處於一垂直層面，且該垂直層面低於該封蓋遮罩層的一底面。
  11. 如請求項6所述之半導體元件，更包括一第二導電層，設置於該第一導電層與該第一封蓋層之間，其中該第二導電層包括鉬。
  12. 如請求項11所述之半導體元件，更包括一第一襯墊層，設置於該第二導電層與該第一導電層之間以及該第二導電層與該第一閘極絕緣層之間，其中該第一襯墊層包括石墨烯或石墨。
  13. 一種半導體元件，包括： 一基底； 一第一介電層，設置於該基底上； 一封蓋遮罩層，設置於該第一介電層上； 一第一功函數層，設置於該基底中； 一第一導電層，設置於該第一功函數層上並在該基底中；以及 一第一封蓋層，沿著該封蓋遮罩層設置，並延伸至該第一介電層，並且在該第一導電層上； 其中該第一封蓋層包括氧化鍺； 其中該第一封蓋層的一頂面與該封蓋遮罩層的一頂面實質共面。
  14. 如請求項13所述之半導體元件，其中該第一導電層包括鍺。
  15. 如請求項14所述之半導體元件，其中該第一功函數層包括矽及/或鍺，實質沒有氧及氮。
  16. 如請求項15所述之半導體元件，其中第一介電層包括氧化矽、氮化矽、氮氧化矽、氮化矽氧化物、一高k材料，或其組合。
  17. 如請求項16所述之半導體元件，其中該封蓋遮罩層包括氧化矽、碳氧化矽、碳氮氧化矽、氮氧化矽、氮化矽氧化物，或其組合。
  18. 如請求項17所述之半導體元件，其中該第一封蓋層的一底面處於一垂直層面，且該垂直層面低於該封蓋遮罩層的一底面。
  19. 如請求項17所述之半導體元件，更包括一第二導電層，設置於該第一導電層與該第一封蓋層之間，其中該第二導電層包括鉬。
  20. 如請求項19所述之半導體元件，更包括一第一襯墊層，設置於該第二導電層與該第一導電層之間，其中該第一襯墊層包括石墨烯或石墨。
TW112121456A 2023-03-10 2023-06-08 具有封蓋層的半導體元件 TWI833658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/119,953 2023-03-10
US18/119,953 US12501686B2 (en) 2023-03-10 2023-03-10 Semiconductor device with capping layer

Publications (2)

Publication Number Publication Date
TWI833658B TWI833658B (zh) 2024-02-21
TW202437476A true TW202437476A (zh) 2024-09-16

Family

ID=90825109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112121456A TWI833658B (zh) 2023-03-10 2023-06-08 具有封蓋層的半導體元件

Country Status (3)

Country Link
US (3) US12501686B2 (zh)
CN (1) CN118630043A (zh)
TW (1) TWI833658B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
KR101535222B1 (ko) * 2008-04-17 2015-07-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102336033B1 (ko) 2015-04-22 2021-12-08 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR102396085B1 (ko) 2015-10-28 2022-05-12 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10283605B2 (en) 2016-01-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd Self-aligned metal gate etch back process and device
KR102404645B1 (ko) * 2017-08-28 2022-06-03 삼성전자주식회사 반도체 장치
KR102457515B1 (ko) * 2018-02-22 2022-10-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
TWI653672B (zh) 2018-04-16 2019-03-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10833087B2 (en) * 2018-08-21 2020-11-10 Micron Technology, Inc. Semiconductor devices including transistors comprising a charge trapping material, and related systems and methods
KR102492798B1 (ko) * 2018-11-09 2023-01-31 삼성전자주식회사 반도체 소자 및 그 형성 방법
TWI732182B (zh) 2019-02-23 2021-07-01 世界先進積體電路股份有限公司 半導體裝置及其形成方法
KR20220167057A (ko) 2021-06-11 2022-12-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20250344485A1 (en) 2025-11-06
US12501686B2 (en) 2025-12-16
CN118630043A (zh) 2024-09-10
US20240304696A1 (en) 2024-09-12
TWI833658B (zh) 2024-02-21
US20240304697A1 (en) 2024-09-12

Similar Documents

Publication Publication Date Title
US20250070020A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same
TWI885677B (zh) 具有填充層的半導體元件的製備方法
TWI833658B (zh) 具有封蓋層的半導體元件
TWI888584B (zh) 矽前驅物化合物及形成含矽膜之方法
TWI864694B (zh) 具有能量可移除層的半導體元件及其製備方法
TWI864797B (zh) 具有填充層的半導體元件
TWI817900B (zh) 具有複合接觸結構的半導體元件
TWI841442B (zh) 具有多孔層的半導體元件
US20240194524A1 (en) Semiconductor device with a liner layer
US12338528B2 (en) Method for fabricating semiconductor device with deposition cycles of chemical vapor deposition process to form composite contact structure
US20240347453A1 (en) Semiconductor device with assisting layer and method for fabricating the same
US20230402388A1 (en) Semiconductor device with composite contact structure
CN116471833A (zh) 半导体元件的制备方法