TWI841442B

TWI841442B - 具有多孔層的半導體元件

Info

Publication number: TWI841442B
Application number: TW112125065A
Authority: TW
Inventors: 黃則堯
Original assignee: 南亞科技股份有限公司
Priority date: 2023-05-19
Filing date: 2023-07-05
Publication date: 2024-05-01
Also published as: CN119008586A; US20240387166A1; US20260018406A1; CN119447091A; TW202447758A; US20240387165A1; TW202447759A; US12482649B2; TWI898469B

Abstract

本揭露公開一種半導體元件及其製備方法。半導體元件包括一基底；一底部內連接層，其設置於該基底中；一底部介電層，其設置於該基底上；一內連接結構，其沿著該底部介電層設置，設置於該底部內連接層上，並設置於該底部介電層上；一頂部膠合層，其共形地設置於該底部介電層與該內連接結構上；一頂部介電層，其圍繞該頂部膠合層設置。該頂部膠合層的頂面與頂部介電層的頂面實質上共平面。該頂部介電層是多孔的。

Description

具有多孔層的半導體元件

本申請案主張美國第18/199,455號專利申請案之優先權（即優先權日為「2023年5月19日」），其內容以全文引用之方式併入本文中。

本揭露涉及一種半導體元件及其製備方法，尤其涉及一種具有多孔層的半導體元件及其製備方法。

半導體元件用於各種電子應用，例如個人計算機、手機、數位相機和其他電子設備。為滿足對計算能力不斷增長的需求，半導體元件的尺寸不斷地縮小。然而，在縮減過程中會出現各種各樣的問題，而且這些問題還在不斷增加。因此，在提高半導體元件的性能、質量、良率、效能和可靠性等方面仍然面臨挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的一個方面提供一種半導體元件，包括一基底；一底部內連接層，其設置於該基底中；一底部介電層，其設置於該基底上；一內連接結構，其沿著該底部介電層設置，設置於該底部內連接層上，並設置於該底部介電層上；一頂部膠合層，其共形地設置於該底部介電層與該內連接結構上；一頂部介電層，其圍繞該頂部膠合層設置。該頂部膠合層的頂面與頂部介電層的頂面實質上共平面。該頂部介電層是多孔的。

本揭露的另一方面提供一種半導體元件，包括一基底；一底部內連接層，其設置於該基底中；一底部介電層，其設置於該底部膠合層上；一內連接結構，其沿著該底部介電層設置，設置於該底部內連接層上，並設置於該底部介電層上；一頂部膠合層，其共形地設置於該底部介電層上並圍繞該內連接結構；一頂部介電層，其圍繞該頂部膠合層設置。該頂部膠合層的頂面與該內連接結構的頂面實質上共平面。該頂部介電層是多孔的。

本揭露的另一方面提供一種用於半導體元件的製備方法，包括提供一基底；形成一底部內連接層在該基底中；形成一底部能量可移除層在該基底上；形成一內連接結構，其沿著該底部能量可移除層並在該底部能量可移除層上與該底部內連接層上；共形地形成一頂部膠合層在該底部介電層與該內連接結構上；形成一頂部能量可移除層圍繞該頂部膠合層；進行一能量處理以將該底部能量可移除層轉變為一底部介電層，以及將該頂部能量可移除層轉變為一頂部介電層。該頂部膠合層的頂面與該頂部介電層的頂面實質上共平面。該頂部介電層與該底部介電層是多孔的。

由於本揭露的半導體元件的設計，可以通過採用具有低介電常數的底部介電層來降低半導體元件的寄生電容。結果，半導體元件的性能將得以提高。此外，頂部膠合層可以提高底部介電層和頂部介電層的黏著力。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。

「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。

為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。

在本揭露中，半導體元件一般是指能夠利用半導體特性發揮作用的裝置，電光元件、發光顯示元件、半導體電路和電子元件都屬於半導體元件的範疇。

需要說明的是，在本揭露的描述中，上方(或上)對應於Z方向的箭頭方向，下方(或下)對應於Z方向箭頭的相反方向。

需要說明的是，在本揭露的描述中，「形成」一詞表示任何創造、建立、圖形化、植入或沉積一元素、一摻質或一材料的方法。舉例來說包括原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋轉塗布、擴散、沉積、長晶、植入、微影、乾式蝕刻與濕式蝕刻等方法，但不以此為限。

需要說明的是，在本揭露的描述中，此處所提及的功能或步驟可能以與附圖中所標註的順序不同的順序出現。例如，根據所涉及的功能或步驟，連續顯示的兩個圖示實際上可以實質上同時執行或者有時可以以相反的順序執行。

圖1為流程圖，例示本揭露一實施例的一種半導體元件1A的製備方法10。圖2至圖15為剖面圖，例示本揭露於一實施例中製備半導體元件1A的流程。

參照圖1至圖5，於步驟S11中，提供一基底101，形成一底部內連接層103在基底101中，形成一底部膠合層201在基底101上，形成一底部能量可移除層501在底部膠合層201上，並形成一第一凹陷R1以暴露底部內連接層103。

參照圖2，基底101可以包括完全由至少一種半導體材料構成的塊狀半導體基底、多個裝置元件(為清楚起見未示出)、多個介電層(為清楚起見未示出)和多個導電特徵(為清楚起見未顯示)。塊狀半導體基底可以由矽、鍺等元素半導體；化合物半導體，例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V族化合物半導體或II-VI族化合物半導體；或其組合所形成。

在一些實施例中，基底101包括絕緣體上半導體結構，其從底部到頂部由處理基底、絕緣體層和最頂部半導體材料層組成。處理基底和最頂部半導體材料層由與上述塊狀半導體基底相同的材料所形成。絕緣體層為結晶或非結晶介電材料，例如氧化物和/或氮化物。例如，絕緣體層可以是介電氧化物，例如氧化矽。又例如，絕緣體層可以是介電氮化物，例如氮化矽或氮化硼。再例如，絕緣體層包括介電氧化物和介電氮化物的堆疊，如以任意順序堆疊的氧化矽及氮化矽或氮化硼。絕緣體層具有介於約10 nm和約200 nm之間的厚度。

需要說明的是，在本揭露的描述中，術語「約」改變本揭露的成分、組分或反應物的量是指例如通過用於製備的典型測量和液體處理程序可發生的數值變化於濃縮物或溶液。此外，變化亦可能源自量測程序中的非故意失誤、製備組合物或實施方法時等情況中所使用之成分的製備、來源或純度上之差異。在一方面，術語「約」指所示數值10%以內之變化。在另一些方面，術語「約」指所示數值5%以內之變化。在其他方面，術語「約」係指所示數值10%、9%、8%、7%、6%、5%、4%、3%、2%、或1%以內之變化。

多個裝置元件可以形成在基底101上。裝置元件的一些部分可以形成在基底101中。裝置元件可以是晶體管，例如互補金屬氧化物半導體晶體管、金屬氧化物半導體場效應晶體管、鰭式場效應晶體管等、或其組合。

介電層可以形成在基底101上並且覆蓋裝置元件。在一些實施例中，介電層可以由例如氧化矽、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低介電常數(low-k)介電材料等、或其組合形成。低介電常數介電材料的介電常數小於3.0甚至小於2.5。在一些實施例中，低介電常數介電材料可以具有小於2.0的介電常數。介電層可以通過諸如化學氣相沉積、電漿增強化學氣相沉積等的沉積製程形成。在沉積製程之後執行平坦化製程以去除多餘材料，並為後續處理步驟提供實質上平坦的表面。

導電特徵包括互連層(interconnect layers)、導電通孔(conductive vias)和導電墊(conductive pads)。互連層彼此間分離並且沿Z方向水平設置在介電層中。在本實施例中，最頂部的互連層被視為為導電墊。導電通孔沿Z方向連接相鄰的互連層、相鄰的裝置元件和互連層、以及相鄰的導電墊和互連層。在一些實施例中，導電通孔可以改善散熱並且可以提供結構支撐。在一些實施例中，導電特徵可以由例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬形成氮化物(例如氮化鈦)、過渡金屬鋁化物、或其組合形成。導電特徵可以在形成介電層期間形成。

在一些實施例中，裝置元件和導電特徵一起構成半導體裝置1A中的多個功能單元，在本揭露的描述中，功能單元通常是指出於功能目的而被劃分為不同單元的功能相關電路。在一些實施例中，半導體裝置1A的功能單元可包括例如高度複雜的電路，例如處理器核心、記憶體控制器、加速器單元、或其它適用的功能電路。

參照圖2，底部內連接層103可以視為基底101的導電特徵的一部分。在一些實施例中，底部內連接層103可以由例如鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物、或其組合形成。在一些實施例中，基底101的頂面和底部內連接層103的頂面可以實質上共平面。

參照圖3，形成底部膠合層201在基底101上。在一些實施例中，底部膠合層201可以由低多孔的介電材料(low porous dielectric material)所形成。例如，底部膠合層201的孔隙率可以小於5％、小於4％、小於3％、小於2％、小於1％，也可以為0％。在一些實施例中，底部膠合層201可以由例如氧化矽形成。在一些實施例中，底部膠合層201可以由對底部能量可移除層501具有蝕刻選擇性的材料形成，底部能量可移除層501將於稍後進行說明。在一些實施例中，底部膠合層201可以由對鋁、銅、或鎢具有蝕刻選擇性的材料形成。在一些實施例中，底部膠合層201可以由例如氮化矽、氮氧化矽、氧氮化矽、或其組合形成。在一些實施例中，底部膠合層201可以通過例如原子層沉積、化學氣相沉積、電漿增強化學氣相沉積、或其他適用的沉積製程形成。在一些實施例中，底部膠合層201可以提高基底101與底部能量可移除層501之間的黏著力。

需要說明的是，在本揭露的描述中，氮氧化矽是指含有矽、氮和氧的物質，其中氧的比例大於氮的比例。氧氮化矽是指含有矽、氧和氮的物質，其中氮的比例大於氧的比例。

參照圖4，形成底部能量可移除層501在底部膠合層201上。在一些實施例中，底部能量可移除層501包括一材料，其為可熱分解材料、光子可分解材料、電子束可分解材料、或其組合。例如，底部能量可去除層501可以包括一基底材料和在暴露於能量源(energy source)時被犧牲去除的一可分解致孔劑材料(decomposable porogen material)。基底材料包括基於甲基倍半矽氧烷(methylsilsesquioxane)的材料。可分解致孔劑材料可以包括致孔劑有機化合物，其為底部能量可移除層501的基底材料提供孔隙率。

在一些實施例中，底部能量可移除層501可包括約50％的可分解致孔劑材料和約50％的基底材料。在一些實施例中，底部能量可移除層501可包括約45％的可分解致孔劑材料和約55％的基底材料。在一些實施例中，底部能量可移除層501可包括約35％的可分解致孔劑材料和約65％的基底材料。在一些實施例中，底部能量可移除層501可包括約25％的可分解致孔劑材料和約75％的基底材料。在一些實施例中，底部能量可移除層501可包括約15％的可分解致孔劑材料和約85％的基底材料。在一些實施例中，底部能量可移除層501可包括約10％的可分解致孔劑材料和約90％的基底材料。

參照圖4，形成第一遮罩層601在底部能量可移除層501上。在一些實施例中，第一遮罩層601可以是光阻劑層並且包括第一凹陷R1的圖案，第一凹陷R1將於稍後說明。第一遮罩層601的圖案可以通過微影製程形成。未圖案化的第一遮罩層601(圖4中未示出)可以根據遮罩(圖4中未示出)暴露於製程的光(process light)。製程的光的波長可以與圖案的臨界尺寸相關聯。在一些實施例中，製程的光可以是深紫外線(deep ultraviolet，DUV)。在一些實施例中，製程的光可以是極紫外光(extreme ultraviolet，EUV)，並且微影製程可以是EUV微影。在經由製程的光曝光之後，遮罩上的圖案被轉換至未圖案化的第一遮罩層601，然後可以根據轉換後的圖案蝕刻未圖案化的第一遮罩層601，從而在第一遮罩層601上形成圖案。

參照圖5，進行一第一凹陷蝕刻製程以去除部分的底部能量可移除層501和底部膠合層201。在一些實施例中，第一凹陷蝕刻製程可以是多階段的蝕刻製程。例如，第一凹陷蝕刻製程可以是兩階段的各向異性乾式蝕刻製程。每個階段的蝕刻化學(etching chemistry)可以不同，以提供不同的蝕刻選擇性。在一些實施例中，在第一凹陷蝕刻製程的第一階段期間，底部能量可移除層501與底部膠合層201的蝕刻速率比可介於約100:1與約1.05:1之間、介於約15:1與約2:1之間、或介於約10:1與約2:1之間。在一些實施例中，在第一凹陷蝕刻製程的第二階段期間，底部膠合層201與底部內連接層103的蝕刻速率比可介於約100:1與約1.05:1之間、介於約15:1與約2:1之間、或介於約10:1與約2:1之間。

參照圖5，在第一凹陷蝕刻製程之後，可以沿著底部能量可移除層501和底部膠合層201形成第一凹陷R1。底部內連接層103可以通過第一凹陷R1部分地暴露。在一些實施例中，第一凹陷R1的寬度W2可以小於底部內連接層103的寬度W1。在形成第一凹陷R1之後，可以去除第一遮罩層601。

參照圖1和圖6至圖10，於步驟S13，形成一內連接結構400在第一凹陷R1中以及底部內連接層103和底部能量可移除層501上。

參照圖6，共形地形成一阻障材料505的層在第一凹陷R1中、在底部內連接層103上與底部能量可移除層501上。在一些實施例中，阻障材料505可以包括例如鈦、氮化鈦、鉭、氮化鉭、或其組合。在一些實施例中，阻障材料505可以通過例如化學氣相沉積、原子層沉積、電漿增強化學氣相沉積、或其他適用的沉積製程形成。

例如，阻障材料505的層可以通過化學氣相沉積形成。在一些實施例中，阻障材料505的層的形成可以包括源氣體引入步驟(source gas introducing step)、第一吹掃步驟(first purging step)、反應物流動步驟(reactant flowing step)和第二吹掃步驟。源氣體引入步驟、第一吹掃步驟、反應物流動步驟和第二吹掃步驟可以視為一個循環。可以執行多個循環以獲得阻障材料505的層的期望厚度。

詳細地，圖5中所示的半導體元件半成品可以被裝載在反應室中。在源氣體引入步驟中，可以將包含前驅物和反應物的源氣體引入到包含半導體元件半成品的反應室中。前驅物和反應物可以擴散穿過邊界層並到達半導體元件半成品的表面(即，底部能量可移除層501、第一凹陷R1和底部內連接層103的表面)。前驅物和反應物可以吸附在上述表面上並隨後於上述表面上遷移。吸附的前驅物和吸附的反應物可以在上述表面上反應並形成固體副產物。固體副產物可在上述表面上形成核(nuclei)。核可以長成島(island)，島可以合併成上述表面上的連續薄膜。在第一吹掃步驟中，可將諸如氬氣的吹掃氣體注入反應室中以吹掃出氣態副產物、未反應的前驅物和未反應的反應物。

在反應物流動步驟中，可以將反應物單獨引入到反應室中以將連續薄膜變成阻障材料505的層。在第二吹掃步驟中，可將諸如氬氣的吹掃氣體注入反應室以吹掃出氣態副產物和未反應的反應物。

在一些實施例中，可以在電漿的幫助下執行使用化學氣相沉積形成阻障材料505的層。電漿源可以是例如氬氣、氫氣、或其組合。

在一些實施例中，前驅物可以是四氯化鈦。反應物可以是氨。由於四氯化鈦和氨之間的反應不完全，四氯化鈦和氨可能在表面反應並形成包含高氯化物污染的氮化鈦膜。反應物流動步驟中的氨可以降低氮化鈦膜的氯化物含量。在氨處理之後，氮化鈦膜可以視為阻障材料505的層。

又例如，阻障材料505的層可以通過原子層沉積形成，例如光輔助原子層沉積或液體注入原子層沉積。在一些實施例中，阻障材料505的層的形成可以包括第一前驅物引入步驟、第一吹掃步驟、第二前驅物引入步驟和第二吹掃步驟。第一前驅物引入步驟、第一吹掃步驟、第二前驅物引入步驟和第二吹掃步驟可視為一個循環。可以執行多個循環以獲得阻障材料505的層的期望厚度。

詳細地，圖5中所示的半導體元件半成品可以裝載在反應室中。在第一前驅物引入步驟中，可以將第一前驅物引入到反應室中。第一前驅物可以擴散越過邊界層並到達半導體元件半成品的表面(即，底部能量可移除層501、第一凹陷R1和底部內連接層103的表面)。第一前驅物可吸附於上述表面以形成單原子水平的單層。在第一吹掃步驟中，可以將諸如氬氣的吹掃氣體注入反應室中以吹掃出未反應的第一前驅物。

在第二前驅物引入步驟中，可以將第二前驅物引入到反應室中。第二前驅物可以與單層反應並且將單層轉變為阻障材料505的層。在第二吹掃步驟中，可將諸如氬氣的吹掃氣體注入反應室以吹掃出未反應的第二前驅物和氣態副產物。與化學氣相沉積相比，由於分別引入第一前驅物和第二前驅物，因此可以抑制由氣相反應引起的顆粒產生。

在一些實施例中，第一前驅物可以是四氯化鈦。第二前驅物可以是氨。吸附的四氯化鈦可形成氮化鈦單層。第二前驅物引入步驟中的氨可與氮化鈦單層反應並將氮化鈦單層轉變為阻障材料505的層。

在一些實施例中，可以在電漿的幫助下執行使用原子層沉積形成阻障材料505的層。電漿源可以是例如氬氣、氫氣、氧氣、或其組合。在一些實施例中，氧源(oxygen source)可以是例如水、氧氣、或臭氧。在一些實施例中，可將共反應物(co-reactants)引入反應室。共反應物可選自氫、氫電漿、氧氣、空氣、水、氨、肼、烷基肼、硼烷、矽烷、臭氧、及其組合。

在一些實施例中，阻障材料505的層的形成可以使用以下製程條件來執行，基底溫度可介於約160℃與約300℃之間。蒸發器溫度(evaporator temperature )可約為175℃。反應室的壓力可為約5 mbar。第一前驅物和第二前驅物的溶劑可以是甲苯。

參照圖7和圖8，共形地形成一成核部分507-1在阻障材料505的層上並且形成一塊狀部分507-3在成核部分507-1上，其中成核部分507-1和塊狀部分507-3共同構成一導電材料507的層。

在一些實施例中，導電材料507可以包括鎢。鎢在積體電路元件的動態隨機存取記憶體類型中的閘極和字元線和位元線中特別有用，因為它具有熱穩定性可應對隨後的高溫製程，其中製程溫度可能達到900°C或更高。此外，鎢是一種高折射率材料，具有良好的抗氧化性和較低的電阻率。

在一些實施例中，成核部分507-1可以是用於促進隨後在其上形成的塊狀材料(即，塊狀部分507-3)的薄的共形層(conformal layer)。順應阻障材料505的層對於支持高質量的沉積是關鍵的。在一些實施例中，成核部分507-1可以通過脈衝成核層方法(pulsed nucleation layer method)形成。

在脈衝成核層方法中，反應物(例如，還原劑或前驅物)的脈衝可以順序地注入並從反應室中吹掃，通常通過反應物之間的吹掃氣體脈衝。第一反應物可以被吸附到基底(例如，阻障材料505的層)上，可用於與下一個反應物反應。該過程以循環的方式重複，直到達到所需的厚度。需要注意的是，脈衝成核層方法通常可以通過其更高的操作壓力範圍(大於1 Torr)與其更高的每週期生長速率(每週期大於1個單層膜生長)區別於原子層沉積。脈衝成核層方法期間的腔室壓力可在約1 Torr至約400 Torr的範圍內。

在一些實施例中，形成成核部分507-1的反應物可以是例如含矽還原劑(silicon-containing reducing agent)和含鎢前驅物(tungsten-containing precursor)。阻障材料505的層可以首先暴露於含矽還原劑，然後暴露於含鎢前驅物以形成成核部分507-1。暴露於含矽還原劑和含鎢前驅物可被定義為一個循環並且可被重複直到獲得成核部分507-1的期望厚度。

已發現矽烷和相關化合物能很好地吸附在某些積體電路的應用中用作阻障層材料的金屬氮化物(例如氮化鈦和氮化鎢)的表面。任何合適的矽烷或矽烷衍生物可用作含矽還原劑，包括矽烷的有機衍生物。通常理解的是，矽烷以自限的方式吸附在基底表面上以產生名義上的單層矽烷物質。因此，吸附物質的量在很大程度上與矽烷的用量無關。

在一些實施例中，在暴露於含矽還原劑期間的基底溫度可以在約200℃和約475℃之間、在約300℃和約400℃之間、或約300℃。在一些實施例中，在暴露於含矽還原劑期間的腔室壓力可介於約1 Torr和約350 Torr之間或固定在約40 Torr。暴露時間(或脈衝時間)會部分地取決於劑量和腔室條件。在一些實施例中，阻障材料505的層被暴露直到表面至少被飽和的矽烷物質層充分且均勻地覆蓋。在一些實施例中，可單獨提供含矽還原劑。在一些實施例中，含矽還原劑可與載氣(carrier gas)如氬或氬-氫混合物一起提供。

在一些實施例中，一旦阻障材料505的層被矽烷物質充分覆蓋，就可以停止含矽還原劑的流動。可以執行吹掃製程以吹掃阻障材料505的層的表面附近的殘餘氣體反應物。可以用諸如氬氣、氫氣、氮氣或氦氣的載氣來執行吹掃製程。

在一些實施例中，含鎢前驅物可包括六氟化鎢、六氯化鎢、或六羰基鎢。在一些實施例中，含鎢前驅物可包括不含氟的有機金屬化合物，例如甲基環戊二烯基-二羰基亞硝酰基-鎢(methylcyclopentadienyl-dicarbonylnitrosyl-tungsten，MDNOW)和乙基環戊二烯基-二羰基亞硝酰基-鎢(ethylcyclopentadienyl-dicarbonylnitrosyl-tungsten，EDNOW)。在一些實施例中，含鎢前驅物可在稀釋氣體、伴隨氣體例如氬氣、氮氣、氫氣或其組合中提供。

在一些實施例中，在暴露於含鎢前驅物期間的基底溫度可以在約200℃和約475℃之間、在約300℃和約400℃之間、或約300℃。在一些實施例中，在暴露於含鎢前驅物期間的腔室壓力可介於約1 Torr和約350 Torr之間。含鎢前驅物的劑量和基底暴露時間(或脈衝時間)將根據許多因素而變化。一般而言，可以暴露直到吸附的矽烷物質通過與含鎢前驅物的反應被充分消耗以產生成核部分507-1。此後，可以停止含鎢前驅物的流動，並且可以用諸如氬氣、氫氣、氮氣或氦氣的載氣執行吹掃製程。

或者，在一些實施例中，形成成核部分507-1的反應物可以是例如含硼還原劑(boron-containing reducing agent)和含鎢前驅物。阻障材料505的層可以首先暴露於含硼還原劑，然後暴露於含鎢前驅物以形成成核部分507-1。暴露於含硼還原劑和含鎢前驅物可被定義為一個循環並且可被重複直到獲得成核部分507-1的期望厚度。

在一些實施例中，含硼還原劑可以是例如硼烷、乙硼烷、三硼烷或與氫的滷化硼(例如BF ₃、BCl ₃)。含鎢前驅物可為與上述含鎢前驅物類似的材料，在此不再贅述。在一些實施例中，含硼還原劑可在稀釋氣體、伴隨氣體例如氬氣、氮氣、氫氣、矽烷或其組合中提供。例如，乙硼烷可由稀釋來源提供(例如，5%乙硼烷和95%氮氣)。在一些實施例中，在暴露於含硼還原劑期間的基底溫度可以在約200℃和約475℃之間、在約300℃和約400℃之間、或約300℃。在一些實施例中，在暴露於含硼還原劑期間的腔室壓力可介於約1 Torr和約350 Torr之間。在一些實施例中，一旦含硼還原劑沉積到足夠的厚度，就可以停止含硼還原劑的流動。可以用諸如氬氣、氫氣、氮氣或氦氣的載氣來執行吹掃製程。

在暴露於含硼還原劑之後，半導體元件半成品接著可以暴露於含鎢前驅物。該過程與暴露於含矽還原劑後暴露於含鎢前驅物的過程類似，在此不再贅述。

在一些實施例中，可以在形成成核部分507-1之前將阻障材料505的層暴露於含硼還原劑和含鎢前驅物，以對阻障材料505的層進行預處理。預處理可以包括乙硼烷。

在一些實施例中，示例性數據揭示基於乙硼烷的成核部分507-1可以在形成成核部分507-1的初始階段產生具有更大晶粒尺寸的鎢。相反，基於矽烷的成核部分507-1可以在形成成核部分507-1的初始階段產生具有較小晶粒尺寸的鎢。也就是說，在基於矽烷的成核部分507-1上沉積的塊狀部分507-3可以具有較少或沒有缺陷(例如縫隙和空隙)。

或者，可以通過依次暴露於含矽還原劑、含鎢前驅物、含硼還原劑和含鎢前驅物來形成成核部分507-1。暴露的四個步驟可以定義為一個循環。可以重複整個四步循環以形成具有期望厚度的成核部分507-1。在該方法的變型中，循環的前兩個步驟(依次暴露於含矽還原劑和含鎢前驅物)可以在與含硼還原劑接觸之前重複一次或多次。在另一個變型中，循環的最後兩個步驟(依次暴露於含硼還原劑和含鎢前驅物)可以在前兩個步驟完成後重複一次或多次。

或者，在一些實施例中，形成成核部分507-1的反應物可以是例如含鍺還原劑(germanium-containing reducing agent)和含鎢前驅物。阻障材料505的層可以首先暴露於含鍺還原劑，然後暴露於含鎢前驅物以形成成核部分507-1。在一些實施例中，含鍺還原劑可為鍺烷，例如Ge _nH _n+4、Ge _nH _n+6、Ge _nH _n+8和Ge _nH _m，其中n為1至10的整數，且n為不同於m的整數。也可以使用其他含鍺化合物，例如烷基鍺、烷基鍺、氨基鍺、碳鍺和鹵鍺。含鎢前驅物可為與上述含鎢前驅物類似的材料，在此不再贅述。

用於形成成核部分507-1的示例性製程可以如下所示。

首先，圖6所示的實施例的半導體元件半成品可以在氫氣環境中暴露於含鍺還原劑的脈衝以在阻障材料505的層上形成鍺層。在一些實施例中，氫與含鍺還原劑的比率可為約10:1、約50:1、約70:1、或約100:1。氫的存在可以降低每個循環中沉積的厚度，以及降低沉積的塊狀部分507-3的電阻率。

在一些實施例中，可使用一種或多種額外的還原劑的脈衝，例如含硼或含矽還原劑的脈衝。額外的還原劑可與含鍺還原劑相繼或同時脈衝。在一些實施例中，脈衝之間的間隔時間停頓可以在約0.5秒和約5秒之間。在一些實施例中，含鍺還原劑的脈衝可以是可選的，可以僅使用含硼或含矽還原劑的脈衝。

在一些實施例中，脈衝的持續時間(或脈衝時間)可以在約0.25秒和約30秒之間、在約0.25秒和約5秒之間、或在約0.5秒和約3秒之間。該脈衝可能足以使阻障材料505的層的表面飽和或過飽和。在一些實施例中，可以使用載氣，例如氬氣、氦氣或氮氣。在一些實施例中，可以執行可選的吹掃製程以吹掃仍然處於氣相且未吸附到阻障材料505的層表面的過量的含鍺還原劑。可以通過使惰性氣體在固定壓力下流動從而降低腔室的壓力並在開始另一氣體暴露之前對腔室重新加壓來進行吹掃製程。

接下來，半導體元件半成品可以暴露於含鎢前驅物的脈衝。含鎢前驅物與沉積的鍺層反應形成元素鎢。在一些實施例中，脈衝的持續時間(或脈衝時間)可以在約0.25秒與約30秒之間、在約0.25秒與約5秒之間、或在約0.5秒與約3秒之間。該脈衝可能足以與阻障材料505的層表面上的反應點反應，而鍺吸附在該表面上。在一些實施例中，脈衝之間的間隔時間停頓可以在約0.5秒和約5秒之間。

在一些實施例中，可以使用載氣，例如氬氣、氦氣或氮氣。在一些實施例中，暴露於含鎢前驅物可在氫氣環境中進行。在一些實施例中，可執行可選的吹掃製程以吹掃仍處於氣相中的過量含鎢前驅物，其未與吸附到阻障材料505的層的表面上的鍺反應。可以通過使惰性氣體在固定壓力下流動從而降低腔室的壓力並在開始另一氣體暴露之前對腔室重新加壓來進行吹掃製程。

最後，可以重複暴露於含鍺還原劑和含鎢前驅物的脈衝，直到在阻障材料505的層的表面上沉積期望厚度的成核部分507-1。每次重複暴露於含鍺還原劑和含鎢前驅物的脈衝可視為一個週期。

在一些實施例中，含鍺還原劑和含鎢前驅物暴露於脈衝的順序可以顛倒，使得含鎢前驅物首先被脈衝。

參照圖8，塊狀部分507-3可以形成在成核部分507-1上並且完全填充第一凹陷R1。塊狀部分507-3可以通過例如物理氣相沉積、原子層沉積、分子層沉積、化學氣相沉積、原位自由基輔助沉積、金屬有機化學氣相沉積、分子束外延、濺射、電鍍、蒸發、離子束沉積、電子束沉積、激光輔助沉積、化學溶液沉積、或其組合形成。

例如，使用化學氣相沉積的塊狀部分507-3的沉積可以包括使含鎢前驅物和諸如還原劑的共反應物流動(或引入)到包括成核部分507-1的半導體元件半成品。示例製程壓力可以在約10 Torr和約500 Torr之間。示例基底溫度可以在約250℃和約495℃之間。含鎢前驅物可以是例如六氟化鎢、氯化鎢或六羰基鎢。還原劑可以是例如氫氣、矽烷、乙矽烷、肼、乙硼烷、或鍺烷。

在一些實施例中，塊狀部分507-3的鎢的晶粒尺寸可以大於30 nm、大於50 nm、大於70 nm、大於80 nm、大於85 nm、或大於87 nm。在一些實施例中，塊狀部分507-3可以包括α相鎢(alpha phase tungsten)。

可以在導電材料507的層上執行平坦化製程，例如化學機械研磨，以為後續製程步驟提供實質上平坦的表面。

參照圖9，形成一硬遮罩層405在導電材料507的層上。在一些實施例中，硬遮罩層405的寬度W3可以大於底部內連接層103的寬度W1。在一些實施例中，硬遮罩層405的寬度W3和底部內連接層103的寬度W1可以實質上相同。在一些實施例中，硬遮罩層405的寬度W3可以大於第一凹陷R1的寬度W2。

在一些實施例中，硬遮罩層405可以由例如對導電材料507或阻障材料505具有蝕刻選擇性的材料形成。在一些實施例中，硬遮罩層405可以由例如矽、矽鍺、原矽酸四乙酯、氮化矽、氮氧化矽、氧氮化矽、碳化矽等或其組合形成。在一些實施例中，硬遮罩層405可以通過諸如化學氣相沉積、電漿增強化學氣相沉積、原子層沉積等沉積製程形成。形成硬遮罩層405的製程溫度可以小於400℃。

在一些實施例中，硬遮罩層405可以由例如氮化硼、氮化矽硼、氮化磷硼、氮化硼碳矽等形成。在一些實施例中，硬遮罩層405可以通過成膜製程(film formation prcoess)和處理製程(treatment process)形成。詳細地，於成膜製程中，可於導電材料507的層的上方引入第一前驅物以形成一硼基層，第一前驅物為基於硼的前驅物。隨後，在處理製程中，可以引入第二前驅物以與硼基層反應並且將硼基層變成硬遮罩層405，第二前驅物可以是基於氮的前驅物。

在一些實施例中，第一前驅物為如乙硼烷、環硼氮烷或環硼氮烷的烷基取代的硼衍生物。在一些實施例中，可以以介於約5 sccm與約50 slm之間或介於約10 sccm與約1 slm之間的流速引入第二前驅物。在一些實施例中，第一前驅物可以通過稀釋氣體例如氮氣、氫氣、氬氣、或其組合引入。可以以約5 sccm至約50 slm或約1 slm至約10 slm的流速引入稀釋氣體。

在一些實施例中，可以在沒有電漿輔助的情況下執行成膜製程。在這種情況下，成膜製程的基底溫度可能在約100℃至約1000℃之間。例如，成膜製程的基底溫度可以在約300℃至約500℃之間。成膜製程的製程壓力可以在大約10 mTorr和大約760 Torr之間。例如，成膜製程的製程壓力可以介於約2 Torr和約10 Torr之間。

在一些實施例中，成膜製程可以在電漿存在下進行。在這種情況下，成膜製程的基底溫度可以介於約100℃和約1000℃之間。例如，成膜製程的基底溫度可以介於約300℃至約500℃之間。成膜製程的製程壓力可以在大約10 mTorr和大約760 Torr之間。例如，成膜製程的製程壓力可以介於約2 Torr和約10 Torr之間。電漿可以由2W和5000W之間的RF功率產生。例如，RF功率可以在30W和1000W之間。

在一些實施例中，第二前驅物可以是例如氨或肼。在一些實施例中，可以以介於約5 sccm與約50 slm之間或介於約10 sccm與約1 slm之間的流速引入第二前驅物。

在一些實施例中，氧基前驅物(oxygen-based precursors)可在處理製程中與第二前驅物一起引入。氧基前驅物可以是例如氧氣、一氧化氮、一氧化二氮、二氧化碳、或水。

在一些實施例中，矽基前驅物(silicon-based precursors)可以在處理製程中與第二前驅物一起引入。矽基前驅物可以是例如矽烷、三甲矽烷基胺、三甲基矽烷、或矽氮烷(例如，六甲基環三矽氮烷)。

在一些實施例中，磷基前驅物(phosphorus-based precursors)可在處理製程中與第二前驅物一起引入。磷基前驅物可以是例如磷化氫。

在一些實施例中，氧基前驅物、矽基前驅物或磷基前驅物可在處理製程中與第二前驅物一起引入。

在一些實施例中，處理製程可以在電漿製程、UV固化製程、熱退火製程或其組合的輔助下進行。

當在電漿製程的幫助下進行處理時。電漿製程的電漿可以由RF功率產生。在一些實施例中，在約100kHz至約1MHz之間的單個低頻下，RF功率可以在約2W與約5000W之間。在一些實施例中，在大於約13.6MHz的單個高頻下，RF功率可以在約30W和約1000W之間。在這種情況下，處理製程的基底溫度可以介於約20℃和約1000℃之間。處理製程的製程壓力可以介於約10 mTorr和約760 Torr之間。

當借助於UV固化製程進行處理時，在這種情況下，處理製程的基底溫度可以介於約20℃和約1000℃之間。處理製程的製程壓力可以介於約10 mTorr和約760 Torr之間。UV固化可由任何UV源提供，例如汞微波弧光燈、脈衝氙閃光燈或高效UV發光二極管陣列。UV源可具有介於約170 nm和約400 nm之間的波長。UV源可提供介於約0.5 eV與約10 eV之間的光子能量或介於約1 eV和約6 eV之間的光子能量。UV固化製程的輔助可以硬遮罩層405中去除氫。由於氫可能會擴散到半導體元件1A的其他區域中，並可能降低半導體元件1A的可靠性，因此通過UV固化製程的輔助去除氫可提高半導體元件1A的可靠性。另外，UV固化製程可以增加硬遮罩層405的密度。

當在熱退火製程的輔助下進行處理時，在這種情況下，處理製程的基底溫度可以介於約20℃和約1000℃之間。處理製程的製程壓力可以介於約10 mTorr和約760 Torr之間。

參照圖10，可以使用硬遮罩層405作為遮罩來執行第一蝕刻製程以去除部分的導電材料507和阻障材料505。在一些實施例中，第一蝕刻製程可以是多階段蝕刻製程。例如，第一蝕刻製程可以是兩階段的各向異性乾式蝕刻製程。每個階段的蝕刻化學可以不同以提供不同的蝕刻選擇性。在一些實施例中，在第一蝕刻製程的第一階段期間，導電材料507與硬遮罩層405的蝕刻速率比可介於約100:1與約1.05:1之間、介於約15:1與約5:1之間、或介於約10:1與約3:1之間。在一些實施例中，在第一蝕刻製程的第一階段期間，導電材料507與阻障材料505的蝕刻速率比可介於約100:1與約1.05:1之間、介於約15:1與約5:1之間、或介於約10:1與約3:1之間。

在一些實施例中，在第一蝕刻製程的第二階段期間，阻障材料505與硬遮罩層405的蝕刻速率比可介於約100:1與約1.05:1之間、介於約15:1與約5:1之間、或介於約10:1與約3:1之間。在一些實施例中，在第一蝕刻製程的第二階段期間，阻障材料505與底部能量可移除層501的蝕刻速率比可介於約100:1與約1.05:1之間、介於約15:1與約5:1之間、或介於約10:1與約3:1之間。

參照圖10，在第一蝕刻製程之後，剩餘的導電材料507可以視為導電層403。剩餘的阻障材料505可以視為阻障層401。阻障層401、導電層403和硬遮罩層405一起構成內連接結構400。內連接結構400可以形成在底部內連接層103和底部能量可移除層501上。

參照圖10，導電層403可以包括一成核部分403-1和一塊狀部分403-3。導電層403的成核部分403-1可以由導電材料507的層的成核部分507-1形成。導電層403的塊狀部分403-3可以由導電材料507的層的塊狀部分507-3形成。

參照圖10，塊狀部分403-3可以包括一垂直段403-3V和一水平段403-3H。垂直段403-3V可以設置在底部內連接層103上和第一凹陷R1中。垂直段403-3V的頂部可以從底部能量可移除層501的頂面501TS突出。換句話說，垂直段403-3V的頂面可以處於比底部能量可去除層501的頂面501TS高的垂直層級VL1。垂直段403-3V的底部可以被底部膠合層201所包圍。在一些實施例中，垂直段403-3V的寬度W4可以小於硬遮罩層405的寬度W3。

參照圖10，水平段403-3H可以設置在垂直段403-3V上。在一些實施例中，水平段403-3H可以具有與硬遮罩層405相同的寬度W3。在一些實施例中，水平段403-3H的寬度W3可以大於垂直段403-3V的寬度W4。換言之，塊狀部分403-3可以具有T形橫截面輪廓。

參照圖10，阻障層401可以共形地設置在導電層403和底部能量可移除層501之間、導電層403和底部膠合層201之間、以及導電層403和底部內連接層103之間。詳細地，阻障層401可以共形地設置在水平段403-3H和底部能量可移除層501之間、垂直段403-3V和底部能量可移除層501之間、垂直段403-3V和底部膠合層201之間，以及垂直段403-3V和底部內連接層103之間。阻障層401可以提高導電層403與底部能量可移除層501、底部膠合層201和底部內連接層103之間的黏著力。阻障層401還可以防止金屬離子從導電層403擴散到底部能量可移除層501或基底101。

參照圖10，成核部分403-1可以共形地設置在阻障層401和塊狀部分403-3之間。

參照圖1和圖11至圖13，於步驟S15中，共形地形成一頂部膠合層203在底部可去除能量層501和內連接結構400上，並且形成一頂部能量可移除層503圍繞頂部膠合層203。

參照圖11，頂部膠合層203可以共形地形成在底部能量可移除層501上並覆蓋內連接結構400。在一些實施例中，頂部膠合層203的厚度T1可以大於阻障層401的厚度T2。在一些實施例中，頂部膠合層203的厚度T1和阻障層401的厚度T2可以實質上相同。在一些實施例中，頂部膠合層203的厚度T1可以大於底部膠合層201的厚度T3。在一些實施例中，頂部膠合層203的厚度T1可以小於底部膠合層201的厚度T3。在一些實施例中，頂部膠合層203的厚度T1和底部膠合層201的厚度T3可以實質上相同。

在一些實施例中，頂部膠合層203可以由低多孔的介電材料形成。例如，頂部膠合層203的孔隙率可以小於5％、小於4％、小於3％、小於2％、小於1％，也可以為0％。在一些實施例中，頂部膠合層203可以由例如氧化矽形成。在一些實施例中，頂部膠合層203可以由對底部能量可移除層501具有蝕刻選擇性的材料形成。在一些實施例中，頂部膠合層203可以由對鋁、銅、或鎢具有蝕刻選擇性的材料形成。在一些實施例中，頂部膠合層203可以由例如氮化矽、氮氧化矽、氧氮化矽、或其組合形成。在一些實施例中，頂部膠合層203可以通過例如原子層沉積、化學氣相沉積、電漿增強化學氣相沉積或其他適用的沉積製程形成。在一些實施例中，頂部膠合層203和底部膠合層201可以由相同的材料形成，但不限於此。在一些實施例中，頂部膠合層203可以提高底部能量可去除層501和頂部能量可去除層503之間的黏著力，這將在後面說明。在一些實施例中，頂部膠合層203還可以提高內連接結構400和頂部能量可移除層503之間的黏著力。

參照圖12，可以在頂部膠合層203上形成頂部能量可移除層503。在一些實施例中，頂部能量可移除層503包括一材料，其為可熱分解材料、光子可分解材料、電子束可分解材料、或其組合。例如，頂部能量可移除層503可以包括一基底材料和在暴露於能量源時被犧牲去除的一可分解致孔劑材料。基底材料可包括基於甲基倍半矽氧烷的材料。可分解致孔劑材料可以包括致孔劑有機化合物，其為頂部能量可移除層503的基底材料提供孔隙率。

在一些實施例中，頂部能量可移除層503的基底材料的比例小於底部能量可移除層501的基底材料的比例。在一些實施例中，頂部能量可移除層503可包括約55％的可分解致孔劑材料和約45％的基底材料。在一些實施例中，頂部能量可移除層503可包括約65％的可分解致孔劑材料和約35％的基底材料。在一些實施例中，頂部能量可移除層503可包括約75％的可分解致孔劑材料和約25％的基底材料。在一些實施例中，頂部能量可移除層503可包括約85％的可分解致孔劑材料和約15％的基底材料。

參照圖13，可以執行諸如化學機械研磨的平坦化製程直到暴露頂部膠合層203的頂面203TS，以去除多餘的材料並為後續製程步驟提供實質上平坦的表面。在平坦化製程之後，頂部膠合層203的頂面203TS和頂部能量可去除層503的頂面503TS可以實質上共平面。

參照圖1、14和15，於步驟S17，進行一能量處理，將底部能量可移除層501變成一底部介電層301，將頂部能量可移除層503變成一頂部介電層303，以及形成一覆蓋介電層105在頂部介電層303和頂部膠合層203上。

參照圖14，可以對圖13中的半導體元件半成品通過向其施加能量源進行能量處理。能量源可包括熱、光、或其組合。當熱被用作能量源時，能量處理的溫度可以在約800℃和約900℃之間。當使用光作為能量源時，可以使用紫外光。能量處理可以從底部能量可移除層501和頂部能量可移除層503去除可分解致孔劑材料以產生空的空間(孔隙)，而基底材料則保留在原處。空的空間可以填充有空氣，使得包含空的空間的層的介電常數可以非常低。

在能量處理之後，底部能量可移除層501可以變成底部介電層301。頂部能量可去除層503可以變成頂部介電層303。頂部介電層303的頂面303TS和頂部膠合層203的頂面203TS可以實質上共平面。在一些實施例中，底部介電層301和頂部介電層303都可以是多孔的。在一些實施例中，頂部介電層303的孔隙率可以大於底部介電層301的孔隙率。在一些實施例中，底部介電層301的孔隙率可以大於底部膠合層201或頂部膠合層203的孔隙率。在一些實施例中，底部介電層301的孔隙率可以介於約20％和約50％之間。在一些實施例中，頂部介電層303的孔隙率可以為約50％。

參照圖15，形成覆蓋介電層105在頂部介電層303和頂部膠合層203上。在一些實施例中，覆蓋介電層105可以由例如氧化矽、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、諸如旋塗低介電常數(low-k)介電層或化學氣相沉積低介電常數介電層的低介電常數介電材料、或其組合形成。在本揭露中使用的術語「低介電常數」表示具有小於二氧化矽的介電常數的介電材料。在一些實施例中，覆蓋介電層105可以包括諸如旋塗玻璃的自平坦化材料或諸如SiLK ^TM的旋塗低介電常數介電材料。自平坦化介電材料的使用可以避免執行後續平坦化步驟的需要。在一些實施例中，覆蓋介電層105可以通過沉積製程形成，包括例如化學氣相沉積、電漿增強化學氣相沉積、蒸發、或旋塗。

通過採用具有低介電常數的底部介電層301和頂部介電層303，半導體元件1A的寄生電容將得以降低。結果，半導體元件1A的性能將得以提高。此外，阻障層401可以防止多孔層(即底部介電層301和頂部介電層303)的放氣問題(outgasing issues)以避免內連接結構400的損壞並提高半導體元件1A的可靠性。此外，底部膠合層201和頂部膠合層203還可以提高底部介電層301和頂部介電層303的黏著力。

圖16至圖18為剖面圖，例示本揭露另一實施例中製備半導體元件1B的流程。

參照圖16，半導體元件半成品可以用類似於圖2至圖12中所示的過程來製備，在此不再贅述。可以執行諸如化學機械研磨的平坦化製程直到硬遮罩層405的頂面405TS暴露，以去除多餘的材料並且為後續製程步驟提供實質上平坦的表面。硬遮罩層405的頂面405TS、頂部膠合層203的頂面203TS和頂層能量可去除層503的頂面503TS可以實質上共平面。

參照圖17，可以用類似於圖14所示的過程來執行能量處理，在此不再贅述。硬遮罩層405的頂面405TS、頂部膠合層203的頂面203TS和頂部介電層303的頂面303TS可以實質上共平面。

參照圖18，覆蓋介電層105可以形成在硬遮罩層405上、頂部膠合層203上和頂部介電層303上，其過程類似於圖15中所示的過程，在此不再贅述。

由於本揭露的半導體元件的設計，半導體元件1A的寄生電容可以通過採用具有低介電常數的底部介電層301和頂部介電層303來降低。結果，半導體元件1A的性能將得以提高。此外，阻障層401可以防止多孔層(即底部介電層301和頂部介電層303)的放氣問題以避免內連接結構400的損壞並提高半導體元件1A的可靠性。另外，底部膠合層201和頂部膠合層203還可以提高底部介電層301和頂部介電層303的黏著力。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

1A:半導體元件

1B:半導體元件

10:方法

101:基底

103:底部內連接層

105:覆蓋介電層

201:底部膠合層

203:頂部膠合層

203TS:頂面

301:底部介電層

303:頂部介電層

400:內連接結構

401:阻障層

403:導電層

403-1:成核部分

403-3:塊狀部分

403-3V:垂直段

403-3H:水平段

405:硬遮罩層

405TS:頂面

501:底部能量可移除層

501TS:頂面

503:頂部能量可移除層

503TS:頂面

505:阻障材料

507:導電材料

507-1:成核部分

507-3:塊狀部分

601:第一遮罩層

R1:第一凹陷

S11:步驟

S13:步驟

S15:步驟

S17:步驟

T1:厚度

T2:厚度

T3:厚度

VL1:垂直層級

W1:寬度

W2:寬度

W3:寬度

W4:寬度

Z:方向

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。圖1為流程圖，例示本揭露一實施例的一種半導體元件的製備方法；圖2至圖15為剖面圖，例示本揭露於一實施例中製備半導體元件的流程；及圖16至圖18為剖面圖，例示本揭露另一實施例中製備半導體元件的流程。