[go: up one dir, main page]

TWI855601B - 具有功函數層的半導體元件 - Google Patents

具有功函數層的半導體元件 Download PDF

Info

Publication number
TWI855601B
TWI855601B TW112110239A TW112110239A TWI855601B TW I855601 B TWI855601 B TW I855601B TW 112110239 A TW112110239 A TW 112110239A TW 112110239 A TW112110239 A TW 112110239A TW I855601 B TWI855601 B TW I855601B
Authority
TW
Taiwan
Prior art keywords
peripheral
layer
array
work function
interconnect layer
Prior art date
Application number
TW112110239A
Other languages
English (en)
Other versions
TW202427802A (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202427802A publication Critical patent/TW202427802A/zh
Application granted granted Critical
Publication of TWI855601B publication Critical patent/TWI855601B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10W20/425—
    • H10W20/435—
    • H10W20/4462—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本申請揭露一種半導體元件。該半導體元件包括：一基底；一周邊閘極結構包括：向內設置於該基底中並包括一U形截面輪廓的一周邊閘極絕緣層，設置於該周邊閘極絕緣層上並包括一凹槽的一周邊功函數層，設置於該周邊功函數層上的一第一周邊互連體層，設置於該周邊功函數層與該第一周邊互連體層之間的一第一周邊襯墊層，以及設置於該第一周邊互連體層上的一周邊封蓋層。該周邊功函數層包括鈦、氮化鈦、矽、矽鍺或其組合。該第一周邊襯墊層包括石墨烯。該第一周邊互連體層包括鎢、氮化鎢，或其組合。

Description

具有功函數層的半導體元件
本申請案主張美國第18/090,721號專利申請案之優先權(即優先權日為「2022年12月29日」)，其內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件及其製備方法，特別是關於一種具有功函數層的半導體元件及其製備方法。
半導體元件運用於各種電子應用，如個人電腦、行動電話、數位相機及其他電子裝置。半導體元件的尺寸持續縮小以因應在計算能力日漸增長的需求。然而，在縮小尺寸的製程中出現了各種問題，而且此種問題不斷地增加。因此，在實現提高品質、產量、性能以及可靠性並降低複雜性的方面仍存在著挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種半導體元件包括一基底；一周邊閘極結構包括：向內設置於該基底中並包括一U形截面輪廓的一周邊閘 極絕緣層，設置於該周邊閘極絕緣層上並包括一凹槽的一周邊功函數層，設置於該周邊功函數層上的一第一周邊互連體層，設置於該周邊功函數層與該第一周邊互連體層之間的一第一周邊襯墊層，以及設置於該第一周邊互連體層上的一周邊封蓋層。該周邊功函數層包括鈦、氮化鈦、矽、矽鍺或其組合。該第一周邊襯墊層包括石墨烯。該第一周邊互連體層包括鎢、氮化鎢，或其組合。
本揭露的另一個方面提供一種半導體元件，包括一基底，該基底包括一陣列區及一周邊區；一陣列閘極結構，設置於該基底的該陣列區中；以及一周邊閘極結構，包括向內設置於該基底的該周邊區中的一周邊閘極絕緣層並包括一U形截面輪廓，設置於該周邊閘極絕緣層上並包括一凹槽的一周邊功函數層，設置於該周邊功函數層上的一第一周邊互連體層，設置於該周邊功函數層與該第一周邊互連體層之間的一第一周邊襯墊層，以及設置於該第一周邊互連體層上的一周邊封蓋層。該周邊閘極結構的一寬度大於該陣列閘極結構一寬度的兩倍。該周邊功函數層包括鈦、氮化鈦、矽、矽鍺或其組合。該第一周邊襯墊層包括石墨烯。該第一周邊互連體層包括鎢、氮化鎢，或其組合。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底，包括一陣列區及一周邊區；在該陣列區中形成一陣列凹槽及在該周邊區中形成一周邊凹槽；共形地在該陣列凹槽中形成一陣列閘極絕緣層及共形地在該周邊凹槽中形成一周邊閘極絕緣層。在該陣列閘極絕緣層上形成一陣列功函數層，以及在該周邊閘極絕緣層上形成包括一U形截面輪廓的一周邊功函數層；共形地在該陣列功函數層及該周邊功函數層上形成一第一襯墊材料層。在該陣列功函數層之上形成一第一陣列互連體 層，以及在該周邊功函數層之上形成一第一周邊互連體層；執行一襯墊移除製程，使該第一襯墊材料層在該第一陣列互連體層與該陣列功函數層之間變成一第一陣列襯墊層，在該第一周邊互連體層與該周邊功函數層之間變成一第一周邊襯墊層；以及在該第一陣列互連體層上形成一陣列封蓋層，在第一周邊互連體層上形成一周邊封蓋層。該周邊凹槽的一寬度大於該陣列凹槽一寬度的兩倍。
由於本揭露的半導體元件的設計，周邊功函數層、第一周邊襯墊層及第一周邊互連體層可使周邊閘極結構具有低電阻。因此，周邊閘極結構的性能可得到改善。因此，半導體元件的性能也可得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
1:半導體元件
10:製備方法
101:基底
101TS:頂面
210:陣列閘極結構
211:陣列閘極絕緣層
211TS:頂面
213:陣列功函數層
215:第一陣列襯墊層
215TS:頂面
217:第一陣列互連體層
217TS:頂面
219:第二陣列襯墊層
219TS:頂面
221:第二陣列互連體層
221TS:頂面
223:陣列封蓋層
310:周邊閘極結構
311:周邊閘極絕緣層
311TS:頂面
313:周邊功函數層
313R:凹槽
315:第一周邊襯墊層
315TS:頂面
317:第一周邊互連體層
317-1:底部部分
317-3:頂部部分
317TS:頂面
319:第二周邊襯墊層
319TS:頂面
321:第二周邊互連體層
321TS:頂面
323:周邊封蓋層
401:第一功函數材料
403:第一犧牲材料
405:第一襯墊材料
407:第一互連體材料
409:第二襯墊材料
411:第二互連體材料
413:封蓋材料
AA:陣列區
AR:陣列凹槽
PA:周邊區
PR:周邊凹槽
S11:步驟
S13:步驟
S15:步驟
S17:步驟
S19:步驟
VL1:垂直高度
VL2:垂直高度
VL3:垂直高度
VL4:垂直高度
VL5:垂直高度
VL6:垂直高度
W1:寬度
W2:寬度
W3:寬度
W4:寬度
Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為流程圖，例示本揭露一個實施例之半導體元件的製備方法；以及圖2至圖16為剖示圖，分別例示本揭露一個實施例之該半導體元件的製備流程。
下面的揭露內容提供許多不同的實施例，或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外，空間相對用語，如"下面"、"之下"、"下"、"之上"、"上"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
應該理解的是，當一個元素或層被稱為"連接到"或"耦合到"另一個元素或層時，它可以直接連接到或耦合到另一個元素或層，或者可能存在中間的元素或層。
應該理解的是，儘管這裡可以用用語第一、第二等來描述各種元素，但這些元素不應受到這些用語的限制。除非另有說明，這些用語僅用於區分一個元素和另一個元素。因此，例如，下面討論的第一元素、第一元件或第一部分可以被稱為第二元素、第二元件或第二部分，而不偏離本揭露內容的教導。
除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如"相同"、"相等"、"平面"或"共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製備過程而發生的可接受的變化範圍內，包含幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語"實質上"在這裡可以用來反映這一含義。例如，被描述為"實質上相同"、"實質上相等"或"實質上平面"的項目可以是完全相同、相等或平面的，也可以是在可接受的變化範圍內相同、相等或平面的，例如由於製備過程而可能發生的變化。
在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，而光電元件、發光顯示元件、半導體電路及電子元件都包括在半導體元件的範疇內。
應該注意的是，在本揭露的描述中，之上(或上方)對應於方向Z的箭頭方向，之下(或下方)對應於方向Z的箭頭的相反方向。
應該注意的是，在本揭露內容的描述中，用語"以形成"、"被形成"和"形成"可以指並包括創建、構建、圖案化、植入或沉積元素、摻雜物或材料的任何方法。形成方法的例子可包括但不限於原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋塗、擴散、沉積、生長、植入、光學微影、乾蝕刻和濕蝕刻。
應該注意的是，在本揭露內容的描述中，此處指出的功能或步驟可能以不同於圖中指出的順序發生。例如，連續顯示的兩個圖事實上可能實質上是同時執行的，或者有時可能以相反的循序執行，這取決於所涉及的功能或步驟。
圖1為流程圖，例示本揭露一個實施例之半導體元件1的製備方法10。圖2至圖16為剖示圖，分別例示本揭露一個實施例之半導體元件1的製備流程。
參照圖1至圖7，在步驟S11，可以提供包括陣列區AA及周邊區PA的基底101，在陣列區AA中可以形成陣列凹槽AR，在周邊區PA中可以形成周邊凹槽PR，在陣列凹槽AR中可以共形地形成陣列閘極絕緣層211，在周邊凹槽PR中可以共形地形成周邊閘極絕緣層311，在陣列閘極絕緣層211上形成陣列功函數層213，在周邊閘極絕緣層311上形成周邊功函數層313。
參照圖2，基底101可以包括陣列區AA及周邊區PA。在一些實施例中，周邊區PA可以圍繞陣列區AA。應該注意的是，在本揭露內容的描述中，陣列區AA可以包括基底101的一部分以及基底101的一部分之上及之下的空間。將元素描述為設置於陣列區AA上是指該元素設置於基底101的該部分的一頂面上。將元素描述為設置於陣列區AA中是指該元素設置於基底101的該部分中；然而，該元素的一頂面可以與基底101的該部分的該頂面相平。將元素描述為設置於陣列區AA之上是指該元素設置於基底101的該部分的頂面之上。將元素描述為設置於陣列區AA之下是指該元素設置於基底101的該部分的一底面之下；其中該元素接觸基底101的該部分的該底面或遠離基底101的該部分的該底面。相應地，周邊區PA可以包括基底101的另一部分以及基底101的該另一部分之上及之下的空間。
在所描述的實施例中，陣列區AA的一元素密度可能大於周邊區PA的該元素密度。從一俯視角度，該元素密度可以是由設置於陣 列區AA或周邊區PA的元素(例如，閘極結構)除以陣列區AA或周邊區PA的表面積所定義的數值。從一剖視角度，更大的密度可能表示元素之間的水平距離更小。
在一些實施例中，基底101可以包括由至少一種半導體材料組成的塊狀半導體基底。塊狀半導體基底可包含例如一元素(elementary)半導體，如矽或鍺；一化合物半導體，如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V族化合物半導體或II-VI族化合物半導體；或其組合。
在一些實施例中，基底101可以包括一絕緣體上的半導體(SOI)結構，該結構從下到上包括一處理基底、一絕緣體層以及一最頂層的半導體材料層。該處理基底及該最頂層的半導體材料層可以包含上述塊狀半導體基底相同的材料。該絕緣體層可以是一結晶或非結晶的介電材料，如氧化物及/或氮化物。例如，該絕緣體層可以是一介電氧化物，如氧化矽。另一個例子，該絕緣體層可以是一介電氮化物，如氮化矽或氮化硼。在另一個例子中，該絕緣體層可以包括介電氧化物與介電氮化物的堆疊，如按任何順序，氧化矽與氮化矽或氮化硼的堆疊。該絕緣體層的厚度可以在大約10nm(奈米)至大約200nm之間。該絕緣體層可以消除基底101中相鄰元件之間的洩漏電流，並減少與源極及汲極有關的寄生電容。
應該注意的是，用語"大約"修改所採用的成分、組分或反應物的數量是指可能發生的數值數量的變化，例如，透過用於製造濃縮物或溶液的典型測量與液體處理常式。此外，測量程式中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等都可能產生變化。在一個方面，用語"大約"是指報告數值的10%以內。在另一個方面， 用語"大約"是指報告數值的5%以內。然而，在另一個方面，用語"大約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
參照圖2，陣列凹槽AR可以形成在基底101的陣列區AA中，周邊凹槽PR可以形成在基底101的周邊區PA中。在一些實施例中，周邊凹槽PR的寬度W1可以大於陣列凹槽AR的寬度W2的至少兩倍。陣列凹槽AR及周邊凹槽PR的製作技術可以包含一光學微影(photolithography)製程及一後續蝕刻製程。
參照圖2，陣列閘極絕緣層211可以共形地形成在陣列凹槽AR中，周邊閘極絕緣層311可以共形地形成在周邊凹槽PR中。陣列閘極絕緣層211及周邊閘極絕緣層311可以分別具有一U形的截面輪廓。換言之，陣列閘極絕緣層211可以向內形成在基底101的陣列區AA中，周邊閘極絕緣層311可以向內形成在基底101的周邊區PA中。在一些實施例中，陣列閘極絕緣層211及周邊閘極絕緣層311的厚度可在大約1nm至大約7nm的範圍內，包括大約1nm、大約2nm、大約3nm、大約4nm、大約5nm、大約6nm或大約7nm。
在一些實施例中，陣列閘極絕緣層211及周邊閘極絕緣層311的製作技術可以包含一熱氧化製程。例如，陣列閘極絕緣層211及周邊閘極絕緣層311的製作技術可以包含對陣列凹槽AR及周邊凹槽PR的表面進行氧化。在一些實施例中，陣列閘極絕緣層211及周邊閘極絕緣層311的製作技術可以包含一沉積製程，如一化學氣相沉積或一原子層沉積。陣列閘極絕緣層211及周邊閘極絕緣層311可以包括一高k材料、一氧化物、一氮化物、一氮氧化物或其組合。在一些實施例中，在沉積一襯墊多晶矽層(為清晰起見未顯示)之後，陣列閘極絕緣層211及周邊閘極絕緣 層311可以藉由對該襯墊多晶矽層進行自由基氧化而形成。在一些實施例中，在形成一襯墊氮化矽層(為清晰起見未顯示)之後，陣列閘極絕緣層211及周邊閘極絕緣層311可以藉由對該襯墊氮化矽層進行自由基氧化來形成。
在一些實施例中，該高k材料可以包括一含鉿材料。該含鉿材料可以是，例如，氧化鉿、氧化矽鉿、氮氧化矽鉿，或其一種組合。在一些實施例中，該高k材料可以是，例如，氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧化鋯矽、氧化鋁或其一種組合。
應該注意的是，用語"功函數"是指一材料(如金屬)相對於真空度的體積化學位能(bulk chemical potential)。
參照圖3，第一功函數材料401層可以形成在陣列閘極絕緣層211上及陣列凹槽AR中、周邊閘極絕緣層311上及周邊凹槽PR中、以及基底101的頂面101TS上。應該注意的是，由於陣列凹槽AR及周邊凹槽PR之間的尺寸不同，第一功函數材料401層可以完全填充陣列凹槽AR，但部分填充周邊凹槽PR。例如，在周邊凹槽PR中形成的第一功函數材料401層可以包括一U形的截面輪廓。換言之，第一功函數材料401層可以共形地形成在周邊閘極絕緣層311上。
在一些實施例中，第一功函數材料401可以是，例如，鈦、氮化鈦、矽、矽鍺，或其一種組合。
例如，在本實施例中，第一功函數材料401是氮化鈦，製作技術可以包含化學氣相沉積。在一些實施例中，第一功函數材料401層的製備可以包括一源氣引入的步驟、一第一吹掃的步驟、一反應物流動的步驟以及一第二吹掃的步驟。該源氣引入的步驟、該第一吹掃的步驟、該 反應物流動的步驟以及該第二吹掃的步驟可稱為一個循環。可以進行多次循環，以獲得所需厚度的第一功函數材料401層。
詳細地說，圖2所示的中間半導體元件可以被載入一反應室中。在該引入源氣的步驟中，含有一前趨物及一反應物的源氣可以被引入到含有該中間半導體元件的該反應室。該前趨物及該反應物可以擴散穿過邊界層並到達中間半導體元件的表面(即陣列閘極絕緣層211及周邊閘極絕緣層311的表面以及基底101的頂面101TS)。該前趨物及該反應物可以吸附在上述表面上並隨後遷移。被吸附的前趨物及被吸附的反應物可在上述表面上發生反應並形成固體副產品。固體副產品可以在上述表面上形成核。這些核可以長成島嶼，並且這些島嶼可以在上述表面上合併成為一連續的薄膜。在該第一吹掃的步驟中，可將氬氣等的一吹掃氣體注入該反應室，以吹掃出氣態副產物、未反應的前趨物及未反應的反應物。
在該反應物流動的步驟中，可將該反應物單獨引入該反應室，使連續薄膜變成第一功函數材料401層。在該第二吹掃的步驟中，可將諸如氬氣等的一吹掃氣體注入該反應室，以吹掃出氣態副產品及未反應的反應物。
在一些實施例中，第一功函數材料401層的製備所使用的化學氣相沉積可以在電漿的協助下執行。電漿的來源可以是，例如，氬氣、氫氣，或其一種組合。
例如，該前趨物可以是四氯化鈦。該反應物可以是氨氣。由於四氯化鈦與氨氣之間的反應不完全，四氯化鈦與氨氣可能在表面反應並形成包含高氯化物污染的一氮化鈦膜。該反應物流動的步驟中的氨氣可以減少該氮化鈦膜的氯含量。在氨氣處理之後，氮化鈦膜可被稱為第一功 函數材料401層。
或者，在其他一些實施例中，第一功函數材料401層的製作技術可以包含原子層沉積，如光輔助原子層沉積或液體注入原子層沉積。在一些實施例中，第一功函數材料401層的製備可以包括一第一前趨物引入的步驟、一第一吹掃的步驟、一第二前趨物引入的步驟以及一第二吹掃的步驟。該第一前趨物引入的步驟、該第一吹掃的步驟、該第二前趨物引入的步驟以及該第二吹掃的步驟可稱為一個循環。可以進行多次循環以獲得所需厚度的第一功函數材料401層。
詳細地說，圖2所示的中間半導體元件可被載入一反應室中。在該第一前趨物引入的步驟中，一第一前趨物可以被引入到該反應室中。該第一前趨物可以擴散穿過邊界層並到達中間半導體元件的表面(即陣列閘極絕緣層211及周邊閘極絕緣層311的表面以及基底101的頂部表面101TS)。該第一前趨物可以吸附在上述表面上，形成一單原子層等級的單層。在該第一吹掃的步驟中，可將諸如氬氣等的一吹掃氣體注入該反應室以吹掃出未反應的第一前趨物。
在該第二前趨物引入的步驟中，一第二前趨物可以被引入到該反應室。該第二前趨物可與該單層反應，使該單層變成第一功函數材料401層。在該第二清洗的步驟中，可將諸如氬氣等的一清洗氣體注入該反應室，以清除未反應的第二前趨物及氣態副產品。與化學氣相沉積相比，由於第一前趨物及第二前趨物是單獨引入的，因此由氣相反應引起的顆粒產生可以得到抑制。
例如，該第一前趨物可以是四氯化鈦。該第二前趨物可以是氨氣。被吸附的四氯化鈦可以形成一氮化鈦單層。該第二前趨物引入的 步驟中的氨氣可與該氮化鈦單層反應，並將該氮化鈦單層變成第一功函數材料401層。
在一些實施例中，第一功函數材料401層的製備所使用的原子層沉積可以在電漿的協助下進行。電漿的來源可以是，例如，氬氣、氫氣、氧氣或其一種組合。在一些實施例中，氧源可以是，例如，水、氧氣或臭氧。在一些實施例中，可將共反應物引入該反應室。共反應物可以選自氫氣、氫氣電漿、氧氣、空氣、水、氨氣、肼、烷基肼、硼烷、矽烷、臭氧及其一種組合。
在一些實施例中，第一功函數材料401層的製備可以使用以下製程條件來進行。基底的溫度可在大約160℃至大約300℃之間。蒸發器的溫度可以是大約175℃。反應室的壓力可以是大約5mbar。該第一前趨物及該第二前趨物的溶劑可以是甲苯。
參照圖4，第一犧牲材料403層可以形成在第一功函數材料401層上。第一犧牲材料403層可以完全填充周邊凹槽PR。在一些實施例中，第一犧牲材料403可以是一種對第一功函數材料401具有蝕刻選擇性的材料。在一些實施例中，第一犧牲材料403可以是一光阻。
參照圖5，可以進行一平面化製程，直到曝露出基底101的頂面101TS，以移除多餘的材料，並為後續的製程步驟提供一個實質上平坦的表面。在當前階段，陣列凹槽AR完全由第一功函數材料401填充，周邊凹槽PR由第一功函數材料401及第一犧牲材料403填充。
參照圖6，可以執行一第一回蝕製程以移除第一功函數材料401的部分。在一些實施例中，第一功函數材料401與第一犧牲材料403的蝕刻率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、 或大約10：1至大約2：1之間。在一些實施例中，在該第一回蝕製程中，第一功函數材料401對陣列閘極絕緣層211(或周邊閘極絕緣層311)的蝕刻率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。在一些實施例中，在該第一回蝕製程中，第一功函數材料401對基底101的蝕刻率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。
在該第一回蝕製程之後，陣列凹槽AR中剩餘的第一功函數材料401可稱為陣列功函數層213。周邊凹槽PR中的剩餘第一功函數材料401可稱為周邊功函數層313。在一些實施例中，陣列閘極絕緣層211的頂面211TS與周邊閘極絕緣層311的頂面311TS可以實質上共面。在一些實施例中，陣列閘極絕緣層211的頂面211TS可以位於垂直高度VL1處，不同於周邊閘極絕緣層311的頂面311TS的垂直高度VL2。周邊功函數層313可具有一U形截面輪廓，並可包括凹槽313R。
參照圖7，可以執行一移除製程以完全移除第一犧牲材料403。在一些實施例中，當第一犧牲材料403是該光阻時，該移除製程可以是一灰化製程。在一些實施例中，該移除製程可以是一蝕刻製程，例如一濕蝕刻製程。在一些實施例中，在該移除製程中，第一犧牲材料403與陣列閘極絕緣層211(或周邊閘極絕緣層311)的移除率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。在一些實施例中，在該移除製程中，第一犧牲材料403對陣列功函數層213(或周邊功函數層313)的移除率可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。在一些實施例中，在該移除製程中，第一犧牲材料403對基底101的移除率比可在大約100：1至 大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。
參照圖1及圖8至圖10，在步驟S13，可在陣列功函數層213及周邊功函數層313上共形地形成第一襯墊材料405層，可在陣列功函數層213之上形成第一陣列互連體層217，以及在周邊功函數層313之上形成第一周邊互連體層317。
參照圖8，第一襯墊材料405層可以共形地形成在陣列功函數層213上及陣列凹槽AR中、周邊功函數層313上及周邊凹槽PR中、以及基底101的頂面101TS上。在一些實施例中，第一襯墊材料405可以是對陣列閘極絕緣層211或周邊閘極絕緣層311具有蝕刻選擇性的材料。在一些實施例中，第一襯墊材料405可以是對基底101具有蝕刻選擇性的材料。在一些實施例中，第一襯墊材料405可以是，例如，包括sp2混成(hybridized)碳原子的材料。在一些實施例中，第一襯墊材料405可以是，例如，包括具有六方晶體結構的碳原子的材料。在一些實施例中，第一襯墊材料405可以是，例如，石墨烯、石墨或類似材料。
在一些實施例中，第一襯墊材料405層可以形成在一催化劑基底上，然後轉移到圖7中所示的中間半導體元件上。該催化劑基底可以包括鎳、銅、鈷、鉑、銀、釕、銥、鈀、鐵與鎳的合金、銅與鎳的合金、鎳與鉬的合金、金與鎳的合金以及鈷與銅的合金。
在一些實施例中，第一襯墊材料405層可以在催化劑的幫助下形成。催化劑可以是單晶金屬或多晶金屬、二元合金或液體金屬。單晶金屬或多晶金屬可以是，例如，鎳、銅、鈷、鉑、銀、釕、銥、或鈀。二元合金可以是，例如，鐵與鎳的合金，銅與鎳的合金，鎳與鉬的合金，金與鎳的合金，以及鈷與銅的合金。液態金屬可以是，例如，液態鎵，液 態銦，或液態銅。
在一些實施例中，一催化導電層(為清晰起見未示出)可共形地形成在陣列功函數層213上及陣列凹槽AR中、周邊功函數層313上及周邊凹槽PR中以及基底101的頂表面101TS上。第一襯墊材料405層可以形成在該催化導電層上。該催化導電層可包括鎳、銅、鈷、鉑、銀、釕、銥、鈀、鐵與鎳的合金、銅與鎳的合金、鎳與鉬的合金、金與鎳的合金以及鈷與銅的合金。
參照圖9，在第一襯墊材料405層上可以形成第一互連體材料407層，並完全填充陣列凹槽AR及周邊凹槽PR。在一些實施例中，第一互連體材料407可以是，例如，鎢、氮化鎢，或其組合。在一些實施例中，第一互連體材料407層的製作技術可以包含例如一脈衝成核法、化學氣相沉積、物理氣相沉積或其他適用的沉積製程。在一些實施例中，可以執行一平面化製程，如化學機械研磨，以移除多餘的材料，並為後續製程步驟提供一個實質上平坦的表面。
參照圖10，可執行一第二次回蝕製程以移除第一互連體材料407的部分。在一些實施例中，在該第二次回蝕製程中，第一互連體材料407對第一襯墊材料405的蝕刻率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。在該第二次回蝕製程之後，陣列凹槽AR中剩餘的第一互連體材料407可被稱為第一陣列互連元件體層217。周邊凹槽PR中的剩餘第一互連體材料407可被稱為第一周邊互連體層317。在一些實施例中，第一陣列互連體層217的頂面217TS與第一周邊互連體層317的頂面317TS可以實質上共面。在一些實施例中，第一陣列互連體層217的頂面217TS可以位於垂直高度VL3處，不同於第 一周邊互連體層317的頂面317TS的垂直高度VL4。
參照圖10，在一些實施例中，第一周邊互連體層317可以包括底部部分317-1及頂部部分317-3。底部部分317-1可以形成在第一襯墊材料405層上及周邊閘極絕緣層311的凹槽313R中。頂部部分317-3可以形成在底部部分317-1上。底部部分317-1的寬度W3可以小於頂部部分317-3的寬度W4。
參照圖1及圖11至圖13，在步驟S15，可共形地在第一陣列互連體層217及第一周邊互連體層317上形成第二襯墊材料409層，可在第一陣列互連體層217之上形成第二陣列互連體層221，以及在第一周邊互連體層317之上形成第二周邊互連體層321。
參照圖11，第二襯墊材料409層可以共形地形成在第一陣列互連體層217及陣列凹槽AR中、第一周邊互連體層317及周邊凹槽PR中、以及第一襯墊材料405上。
在一些實施例中，第二襯墊材料409可以是對陣列閘極絕緣層211或周邊閘極絕緣層311具有蝕刻選擇性的材料。在一些實施例中，第二襯墊材料409可以是與第一襯墊材料405相同的材料。亦即，在一些實施例中，第二襯墊材料409可以是對陣列閘極絕緣層211或周邊閘極絕緣層311具有蝕刻選擇性的材料。在一些實施例中，第二襯墊材料409可以是對基底101具有蝕刻選擇性的材料。在一些實施例中，第二襯墊材料409可以是，例如，包括sp2混成碳原子的材料。在一些實施例中，第二襯墊材料409可以是，例如，包括具有六方晶體結構的碳的材料。在一些實施例中，第二襯墊材料409可以是，例如，石墨烯、石墨或類似材料。
在一些實施例中，第二襯墊材料409層可以形成在一催化劑基底上，然後轉移到圖10中說明的中間半導體元件上。該催化劑基底可以包括鎳、銅、鈷、鉑、銀、釕、銥、鈀、鐵與鎳的合金、銅與鎳的合金、鎳與鉬的合金、金與鎳的合金以及鈷與銅的合金。
在一些實施例中，第二襯墊材料409層可以在催化劑的幫助下形成。催化劑可以是單晶金屬或多晶金屬、二元合金或液體金屬。單晶金屬或多晶金屬可以是，例如，鎳、銅、鈷、鉑、銀、釕、銥、或鈀。二元合金可以是，例如，鐵與鎳的合金，銅與鎳的合金，鎳與鉬的合金，金與鎳的合金，以及鈷與銅的合金。液態金屬可以是，例如，液態鎵，液態銦，或液態銅。
在一些實施例中，一催化導電層(為清晰起見未示出)可共形地形成在第一陣列互連體層217及陣列凹槽AR中、第一周邊互連體層317上及周邊凹槽PR中以及第一襯墊材料405上。第二襯墊材料409層可以形成在該催化導電層上。該催化導電層可包括鎳、銅、鈷、鉑、銀、釕、銥、鈀、鐵與鎳的合金、銅與鎳的合金、鎳與鉬的合金、金與鎳的合金以及鈷與銅的合金。
參照圖12，可以在第二襯墊材料409層上形成第二互連體材料411層，並完全填充陣列凹槽AR及周邊凹槽PR。可以執行一平面化製程，如化學機械研磨，以移除多餘的材料，並為後續製程步驟提供一個實質上平坦的表面。在一些實施例中，第二互連體材料411可以是，例如，鉬或其他適用的導電材料。
在一些實施例中，第二互連體材料411的製作技術可以包含化學氣相沉積製程。例如，圖11中說明的中間半導體元件可以曝露在一 鉬前趨物及一反應物中。在一些實施例中，該反應物可以連續流動，流向腔室的該鉬前趨物可以被打開及關閉。
在一些實施例中，該鉬前趨物可包括一鹵化鉬。在一些實施例中，該鹵化鉬可包括氟化鉬、氯化鉬或其組合。在一些實施例中，該鉬前趨物可以使用一載氣在圖11所示的中間半導體元件上方流動。在一些實施例中，該載氣可以流經包括該鉬前趨物的一安瓿(ampoule)。在一些實施例中，該載氣可以是一種惰性氣體。在一些實施例中，該惰性氣體可以包括N2、Ar及He中的一種或多種。
在一些實施例中，該鉬前趨物的流速可以在100slm至1000slm、100slm至700slm、100slm至400slm、400slm至1000slm、400slm至700slm或700slm至1000slm的範圍內。在一些實施例中，該鉬前趨物的持續時間可以在0.3秒至5秒、0.3秒至3秒、0.3秒至1秒、1秒至5秒、1秒至3秒或3秒至5秒的範圍內。
在一些實施例中，圖11所示的中間半導體元件可以曝露於該鉬前趨物的一連續流或複數個脈衝中。在一些實施例中，該鉬前趨物的複數個脈衝的一等待時間可以在0.3秒至30秒、0.3秒至10秒、0.3秒至5秒、0.3秒至1秒、0.5秒至5秒、1秒至30秒、1秒至10秒、1秒至5秒、5秒至30秒、5秒至10秒或10秒至30秒之間。
在一些實施例中，施加該鉬前趨物的複數個脈衝中的每一個脈衝的一持續時間可在0.3秒至5秒、0.3秒至3秒、0.3秒至1秒、1秒至5秒、1秒至3秒或3秒至5秒的範圍內。在一些實施例中，施加該鉬前趨物的複數個脈衝中的至少一個脈衝的一持續時間可以在0.3秒至5秒、0.3秒至3秒、0.3秒至1秒、1秒至5秒、1秒至3秒或3秒至5秒的範圍內。
在一些實施例中，該反應物可包括一氧化劑、一還原劑或其組合。在一些實施例中，該反應物可包括氫氣、氨氣氣、矽烷、聚矽烷或其組合。在一些實施例中，矽烷可選自二矽烷、三矽烷、四矽烷、高階矽烷及取代的矽烷中的一種或多種。在一些實施例中，該反應物可使用一載氣在圖11所示的中間半導體元件上方流動。在一些實施例中，該載氣可以是一種惰性氣體。在一些實施例中，該惰性氣體可包括N2、Ar及He中的一種或多種。
在一些實施例中，該反應物的流速可以在0.5slm至15slm、0.5slm至10slm、0.5slm至5slm、5slm至15slm、5slm至10slm或10slm至15slm的範圍內。在一些實施例中，該反應物的持續時間可以在0.5秒至10秒、0.5秒至5秒、0.5秒至1秒、1秒至10秒、1秒至5秒或5秒至10秒的範圍內。
在一些實施例中，圖11所示的中間半導體元件可曝露於該反應物的一連續流動或複數個脈衝中。在一些實施例中，該反應物的複數個脈衝的一等待時間可以在0.3秒至30秒、0.3秒至10秒、0.3秒至5秒、0.3秒至1秒、0.5秒至5秒、1秒至30秒、1秒至10秒、1秒至5秒、5秒至30秒、5秒至10秒或10秒至30秒的範圍內。
在一些實施例中，施加該反應物的複數個脈衝中的每一個脈衝的一持續時間可在0.5秒至10秒、0.5秒至5秒、0.5秒至1秒、1秒至10秒、1秒至5秒或5秒至10秒的範圍內。在一些實施例中，施加該反應物的複數個脈衝中的至少一個脈衝的一持續時間可以在0.5秒至10秒、0.5秒至5秒、0.5秒至1秒、1秒至10秒、1秒至5秒或5秒至10秒的範圍內。
在一些實施例中，第二互連體材料411層可以在2托至60 托、2托至40托、2托至20托、20托至60托、20托至40托或40托至60托的壓力範圍內形成。在一些實施例中，第二互連體材料411層可以在350℃至550℃、350℃至500℃、350℃至450℃、350℃至400℃、400℃至550℃、400℃至500℃、400℃至450℃、450℃至550℃、450℃至500℃或500℃至550℃的溫度範圍內形成。
在一些實施例中，在第二互連體材料411層的製備之後，可以執行一可選的退火製程。在一些實施例中，該退火製程可以在大於第二互連體材料411層的製備溫度的一溫度下執行。在一些實施例中，該退火製程可以在100℃至550℃、100℃至450℃、100℃至350℃、100℃至250℃、200℃至550℃、200℃至450℃、200℃至350℃、300℃至550℃、300℃至450℃或400℃至550℃範圍內的溫度下執行。
在一些實施例中，該退火製程的環境可以包括一惰性氣體(如分子氮、氬)或一還原性氣體(如分子氫或氨氣)中的一種或多種。
在一些實施例中，該退火製程的持續時間可以在1小時至24小時、1小時至20小時、1小時至15小時、1小時至10小時、1小時至5小時、5小時至24小時、5小時至20小時、5小時至15小時、5小時至10小時、10小時至24小時、10小時至20小時、10小時至15小時、15小時至24小時、15小時至20小時或20小時至24小時的範圍。該退火製程可以增加密度，降低電阻率，及/或增加第二互連體材料411層的純度。
參照圖13，可執行一第三次回蝕製程，以移除第二互連體材料411的部分。在一些實施例中，在該第三次回蝕製程中，第二互連體材料411對第二襯墊材料409的蝕刻率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。
在該第三次回蝕製程後，陣列凹槽AR中剩餘的第二互連體材料411可稱為第二陣列互連體層221。周邊凹槽PR中剩餘的第二互連體材料411可稱為第二周邊互連體層321。在一些實施例中，第二陣列互連體層221的頂面221TS與第二周邊互連體層321的頂面321TS可以實質上共面。在一些實施例中，第二陣列互連體層221的頂面221TS可以位於垂直高度VL5處，不同於第二周邊互連體層321的頂面321TS的垂直高度VL6。
參照圖1及圖14，在步驟S17，可執行一襯墊移除製程，將第二襯墊材料409層變成第二陣列襯墊層219及第二周邊襯墊層319，以及將第一襯墊材料405層變成第一陣列襯墊層215及第一周邊襯墊層315。
參照圖14，可執行該襯墊移除製程以移除第二襯墊材料409及第一襯墊材料405的部分。在一些實施例中，在該襯墊移除製程中，第二襯墊材料409(及第一襯墊材料405)對第二陣列互連體層221(及第二周邊互連體層321)的移除率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。在一些實施例中，在該襯墊移除製程中，第二襯墊材料409(及第一襯墊材料405)對陣列閘極絕緣層211(及周邊閘極絕緣層311)的移除率比可在大約100：1至大約1.05：1之間、大約15：1至大約2：1之間、或大約10：1至大約2：1之間。
在該移除襯墊製程之後，陣列凹槽AR中剩餘的第二襯墊材料409可稱為第二陣列襯墊層219。周邊凹槽PR中剩餘的第二襯墊材料409可稱為第二周邊襯墊層319。陣列凹槽AR中剩餘的第一襯墊材料405可被稱為第一陣列襯墊層215。周邊凹槽PR中剩餘的第一襯墊材料405可稱為第一周邊襯墊層315。第一陣列襯墊層215可以具有一U形截面輪廓。 第二陣列襯墊層219及第二周邊襯墊層319可以具有一U形截面輪廓。在一些實施例中，第一陣列襯墊層215的頂面215TS、第二陣列襯墊層219的頂面219TS、第二陣列互連體層221的頂面221TS、第一周邊襯墊層315的頂面315TS、第二周邊襯墊層319的頂面319TS、以及第二周邊互連體層321的頂面321TS可以實質上共面。
參照圖1、圖15及圖16，在步驟S19，可以在第二陣列互連體層221上形成陣列封蓋層223，以配置陣列閘極結構210，以及可以在第二周邊互連體層321上形成周邊封蓋層323，以配置周邊閘極結構310。
參照圖15，可以在第二陣列互連體層221及第二周邊互連體層321上形成封蓋材料413層，並完全填充陣列凹槽AR及周邊凹槽PR。在一些實施例中，封蓋材料413可以是，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物或其他適用的絕緣材料。
應該注意的是，在本揭露的描述中，氮氧化矽是指含有矽、氮及氧的物質，其中氧的比例大於氮的比例。氮化矽氧化物是指含有矽、氧及氮的物質，其中氮的比例大於氧的比例。
參照圖16，可以執行一平面化製程，例如化學機械研磨，直到曝露出基底101的頂面101TS，以移除多餘的材料，為後續製程步驟提供一個實質上平坦的表面，並同時形成陣列封蓋層223及周邊封蓋層323。陣列封蓋層223可以形成在第二陣列互連體層221上、第二陣列襯墊層219上、第一陣列襯墊層215上、以及陣列凹槽AR中。周邊封蓋層323可以形成在第二周邊互連體層321上、第二周邊襯墊層319上、第一周邊襯墊層315上、以及周邊凹槽PR中。
參照圖16，陣列閘極絕緣層211、陣列功函數層213、第一 陣列襯墊層215、第一陣列互連體層217、第二陣列襯墊層219、第二陣列互連體層221及陣列封蓋層223共同配置成陣列閘極結構210。第一陣列襯墊層215及第一陣列互連體層217可經配置以與陣列功函數層213協作，調整功函數以獲得具有低電阻的陣列閘極結構210。因此，陣列閘極結構210的性能可以得到改善。
參照圖16，周邊閘極絕緣層311、周邊功函數層313、第一周邊襯墊層315、第一周邊互連體層317、第二周邊襯墊層319、第二周邊互連體層321以及周邊封蓋層323共同配置成周邊閘極結構310。第一周邊襯墊層315及第一周邊互連體層317可經配置以與周邊功函數層313協作，調整功函數以獲得具有低電阻的周邊閘極結構310。因此，周邊閘極結構310的性能可以得到改善。
參照圖16，陣列閘極結構210的形狀及周邊閘極結構310的形狀可以由陣列凹槽AR的輪廓及周邊凹槽PR的輪廓分別相應地確定。亦即，陣列閘極結構210可以具有寬度W2，周邊閘極結構310可以具有寬度W1。周邊閘極結構310的寬度W1可以大於陣列閘極結構210的寬度W2的至少兩倍。
在一些實施例中，陣列閘極結構210及周邊閘極結構310可以具有大於或等於4.3eV的功函數。在一些實施例中，陣列閘極結構210及周邊閘極結構310可具有大於或等於4.5eV的功函數。在一些實施例中，陣列閘極結構210及周邊閘極結構310可以具有大於或等於4.3eV的功函數，包括大於或等於4.4eV、大於或等於4.5eV、大於或等於4.6、大於或等於4.7eV、大於或等於4.8eV、大於或等於4.9eV、大於或等於5.0eV、大於或等於5.1eV、或大於或等於5.2eV。
在一些實施例中，陣列閘極結構210及周邊閘極結構310在總厚度為100埃時可具有小於或等於40μΩ-cm、小於或等於30μΩ-cm、小於或等於25μΩ-cm、或小於或等於20μΩ-cm、或小於或等於15μΩ-cm的電阻。在一些實施例中，陣列閘極結構210及周邊閘極結構310在總厚度為100埃時，可具有小於或等於20μΩ-cm的電阻。在一些實施例中，陣列閘極結構210及周邊閘極結構310在總厚度為100埃時，可具有50μΩ-cm至5μΩ-cm、40μΩ-cm至10μΩ-cm、30μΩ-cm至10μΩ-cm、25μΩ-cm至10μΩ-cm、20μΩ-cm至10μΩ-cm範圍內的電阻。
本揭露的一個方面提供一種半導體元件包括一基底；一周邊閘極結構包括：向內設置於該基底中並包括一U形截面輪廓的一周邊閘極絕緣層，設置於該周邊閘極絕緣層上並包括一凹槽的一周邊功函數層，設置於該周邊功函數層上的一第一周邊互連體層，設置於該周邊功函數層與該第一周邊互連體層之間的一第一周邊襯墊層，以及設置於該第一周邊互連體層上的一周邊封蓋層。該周邊功函數層包括鈦、氮化鈦、矽、矽鍺或其組合。該第一周邊襯墊層包括石墨烯。該第一周邊互連體層包括鎢、氮化鎢，或其組合。
本揭露的另一個方面提供一種半導體元件，包括一基底，該基底包括一陣列區及一周邊區；一陣列閘極結構，設置於該基底的該陣列區中；以及一周邊閘極結構，包括向內設置於該基底的該周邊區中的一周邊閘極絕緣層並包括一U形截面輪廓，設置於該周邊閘極絕緣層上並包括一凹槽的一周邊功函數層，設置於該周邊功函數層上的一第一周邊互連體層，設置於該周邊功函數層與該第一周邊互連體層之間的一第一周邊襯墊層，以及設置於該第一周邊互連體層上的一周邊封蓋層。該周邊閘極結 構的一寬度大於該陣列閘極結構一寬度的兩倍。該周邊功函數層包括鈦、氮化鈦、矽、矽鍺或其組合。該第一周邊襯墊層包括石墨烯。該第一周邊互連體層包括鎢、氮化鎢，或其組合。
本揭露的另一個方面提供一種半導體元件的製備方法，包括提供一基底，包括一陣列區及一周邊區；在該陣列區中形成一陣列凹槽及在該周邊區中形成一周邊凹槽；共形地在該陣列凹槽中形成一陣列閘極絕緣層及共形地在該周邊凹槽中形成一周邊閘極絕緣層。在該陣列閘極絕緣層上形成一陣列功函數層，以及在該周邊閘極絕緣層上形成包括一U形截面輪廓的一周邊功函數層；共形地在該陣列功函數層及該周邊功函數層上形成一第一襯墊材料層。在該陣列功函數層之上形成一第一陣列互連體層，以及在該周邊功函數層之上形成一第一周邊互連體層；執行一襯墊移除製程，使該第一襯墊材料層在該第一陣列互連體層與該陣列功函數層之間變成一第一陣列襯墊層，在該第一周邊互連體層與該周邊功函數層之間變成一第一周邊襯墊層；以及在該第一陣列互連體層上形成一陣列封蓋層，在第一周邊互連體層上形成一周邊封蓋層。該周邊凹槽的一寬度大於該陣列凹槽一寬度的兩倍。
由於本揭露的半導體元件的設計，周邊功函數層313、第一周邊襯墊層315及第一周邊互連體層317可使周邊閘極結構310具有低電阻。因此，周邊閘極結構310的性能可得到改善。因此，半導體元件1的性能也可得到改善。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代 上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1:半導體元件
101:基底
101TS:頂面
211:陣列閘極絕緣層
213:陣列功函數層
215:第一陣列襯墊層
217:第一陣列互連體層
219:第二陣列襯墊層
221:第二陣列互連體層
223:陣列封蓋層
311:周邊閘極絕緣層
313:周邊功函數層
313R:凹槽
315:第一周邊襯墊層
317:第一周邊互連體層
317-1:底部部分
317-3:頂部部分
319:第二周邊襯墊層
321:第二周邊互連體層
323:周邊封蓋層
AA:陣列區
AR:陣列凹槽
PA:周邊區
PR:周邊凹槽
W1:寬度
W2:寬度
Z:方向

Claims (16)

  1. 一種半導體元件，包括：一基底；一周邊閘極結構，包括：一周邊閘極絕緣層，向內設置於該基底中並包括一U形截面輪廓；一周邊功函數層，設置於該周邊閘極絕緣層上並包括一凹槽；一第一周邊互連體層，設置於該周邊功函數層上；一第一周邊襯墊層，設置於該周邊功函數層與該第一周邊互連體層之間；一周邊封蓋層，設置於該第一周邊互連體層上；一第二周邊互連體層，設置於該第一周邊互連體層與該周邊封蓋層之間；以及一第二周邊襯墊層，設置於該第一周邊互連體層與該第二周邊互連體層之間；其中該周邊功函數層包括鈦、氮化鈦、矽、矽鍺或其組合；其中該第一周邊襯墊層包括石墨烯；其中該第一周邊互連體層包括鎢、氮化鎢或其組合；其中該第二周邊襯墊層包括石墨烯。
  2. 如請求項1所述的半導體元件，其中該第一周邊互連體層包括：一底部部分，設置於該凹槽中；以及 一頂部部分，設置於該底部部分上。
  3. 如請求項2所述的半導體元件，其中該底部部分的一寬度小於該頂部部分的一寬度。
  4. 如請求項1所述的半導體元件，其中該第二周邊互連體層包括鉬。
  5. 如請求項4所述的半導體元件，其中該周邊閘極絕緣層包括氧化矽、氮化矽、一高k材料或其組合。
  6. 如請求項5所述的半導體元件，其中該第二周邊互連體層的一頂面與該第二周邊襯墊層的一頂面實質上共面。
  7. 如請求項5所述的半導體元件，其中該第二周邊互連體層的一頂面與該第一周邊襯墊層的一頂面實質上共面。
  8. 一種半導體元件，包括：一基底，包括一陣列區及一周邊區；一陣列閘極結構，設置於該基底的該陣列區中；以及一周邊閘極結構，包括：一周邊閘極絕緣層，向內設置於該基底的該周邊區中並包括一U形截面輪廓；一周邊功函數層，設置於該周邊閘極絕緣層上並包括一凹槽； 一第一周邊互連體層，設置於該周邊功函數層上；一第一周邊襯墊層，設置於該周邊功函數層與該第一周邊互連體層之間；一周邊封蓋層，設置於該第一周邊互連體層上；一第二周邊互連體層，設置於該第一周邊互連體層與該周邊封蓋層之間；以及一第二周邊襯墊層，設置於該第一周邊互連體層與該第二周邊互連體層之間；其中該周邊閘極結構的一寬度大於該陣列閘極結構一寬度的2倍；其中該周邊功函數層包括鈦、氮化鈦、矽、矽鍺或其組合；其中該第一周邊襯墊層包括石墨烯；其中該第一周邊互連體層包括鎢、氮化鎢或其組合；其中該第二周邊互連體層包括鉬；其中該周邊閘極絕緣層包括氧化矽、氮化矽、一高k材料或其組合；以及其中該第二周邊襯墊層包括石墨烯。
  9. 如請求項8所述的半導體元件，其中該第一周邊互連體層包括：一底部部分，設置於該凹槽中；以及一頂部部分，設置於該底部部分上；其中該底部部分的一寬度小於該頂部部分的一寬度。
  10. 如請求項8所述的半導體元件，其中該第二周邊互連體層的一頂面與 該第二周邊襯墊層的一頂面實質上共面。
  11. 如請求項8所述的半導體元件，其中該第二周邊互連體層的一頂面與該第一周邊襯墊層的一頂面實質上共面。
  12. 如請求項8所述的半導體元件，其中該陣列閘極結構包括：一陣列閘極絕緣層，向內設置於該基底的該陣列區中並包括一U形截面輪廓；一陣列功函數層，設置於該陣列閘極絕緣層上；一第一陣列互連體層，設置於該陣列功函數層上；一第一陣列襯墊層，設置於該陣列功函數層與第一陣列互連體層之間；一第二陣列互連體層，設置於該第一陣列互連體層上；一第二陣列襯墊層，設置於該第二陣列互連體層與該第一陣列互連體層之間；以及一陣列封蓋層，設置於該第二陣列互連體層上。
  13. 如請求項12所述的半導體元件，其中該陣列功函數層的一頂面與該周邊功函數層的一頂面實質上共面。
  14. 如請求項12所述的半導體元件，其中該陣列功函數層的一頂面與周邊功函數層的一頂面位於不同的垂直高度處。
  15. 如請求項12所述的半導體元件，其中該第一陣列互連體層的一頂面與該第一周邊互連體層的一頂面實質上共面。
  16. 如請求項12所述的半導體元件，其中該第一陣列互連體層的一頂面與該第一周邊互連體層的一頂面位於不同的垂直高度處。
TW112110239A 2022-12-29 2023-03-20 具有功函數層的半導體元件 TWI855601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/090,721 2022-12-29
US18/090,721 US12408421B2 (en) 2022-12-29 2022-12-29 Semiconductor device with work function layer

Publications (2)

Publication Number Publication Date
TW202427802A TW202427802A (zh) 2024-07-01
TWI855601B true TWI855601B (zh) 2024-09-11

Family

ID=91472063

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112110239A TWI855601B (zh) 2022-12-29 2023-03-20 具有功函數層的半導體元件
TW113103156A TWI865317B (zh) 2022-12-29 2023-03-20 具有功函數層的半導體元件及其製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW113103156A TWI865317B (zh) 2022-12-29 2023-03-20 具有功函數層的半導體元件及其製備方法

Country Status (4)

Country Link
US (2) US12408421B2 (zh)
CN (2) CN118280991A (zh)
DE (1) DE102023119128B4 (zh)
TW (2) TWI855601B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159145A1 (en) * 2012-12-06 2014-06-12 Samsung Electronics Co., Ltd. Semiconductor device
CN104241367A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 半导体器件及其制造方法
CN114156270A (zh) * 2020-09-08 2022-03-08 三星电子株式会社 具有掩埋栅极的半导体器件
TW202224188A (zh) * 2020-12-07 2022-06-16 南韓商三星電子股份有限公司 半導體裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851552B1 (ko) * 2007-03-28 2008-08-11 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US20140145332A1 (en) * 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
KR102396085B1 (ko) * 2015-10-28 2022-05-12 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
KR102432719B1 (ko) * 2015-12-23 2022-08-17 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US9793267B1 (en) * 2016-04-22 2017-10-17 United Microelectronics Corp. Semiconductor device having gate structure with reduced threshold voltage and method for manufacturing the same
US11189622B1 (en) 2020-07-21 2021-11-30 Nanya Technology Corporation Semiconductor device with graphene layer and method for forming the same
US11309214B2 (en) 2020-08-11 2022-04-19 Nanya Technology Corporation Semiconductor device with graphene-based element and method for fabricating the same
EP4050653B1 (en) * 2020-12-30 2024-01-31 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure, and semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159145A1 (en) * 2012-12-06 2014-06-12 Samsung Electronics Co., Ltd. Semiconductor device
CN104241367A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 半导体器件及其制造方法
CN114156270A (zh) * 2020-09-08 2022-03-08 三星电子株式会社 具有掩埋栅极的半导体器件
TW202224188A (zh) * 2020-12-07 2022-06-16 南韓商三星電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
DE102023119128B4 (de) 2024-07-18
TWI865317B (zh) 2024-12-01
US12408421B2 (en) 2025-09-02
TW202427802A (zh) 2024-07-01
US20240222370A1 (en) 2024-07-04
CN118280991A (zh) 2024-07-02
US20240222371A1 (en) 2024-07-04
DE102023119128A1 (de) 2024-07-04
CN118280990A (zh) 2024-07-02
TW202443914A (zh) 2024-11-01

Similar Documents

Publication Publication Date Title
US12014955B2 (en) Method for fabricating conductive layer stack and method for fabricating semiconductor device with gate contact
TWI855601B (zh) 具有功函數層的半導體元件
TWI871727B (zh) 具有間隙壁的半導體元件
TWI892489B (zh) 具有輔助層的半導體元件及其製備方法
TWI864694B (zh) 具有能量可移除層的半導體元件及其製備方法
TWI817900B (zh) 具有複合接觸結構的半導體元件
US20260013193A1 (en) Semiconductor device with spacer and method for fabricating the same
TWI803278B (zh) 具有閘極接觸點的半導體元件
TWI841312B (zh) 具有接觸結構的半導體元件及其製備方法
US11876051B2 (en) Conductive layer stack and semiconductor device with a gate contact
CN116471833A (zh) 半导体元件的制备方法