TWI878725B

TWI878725B - 電鍍系統及其方法

Info

Publication number: TWI878725B
Application number: TW111135986A
Authority: TW
Inventors: 何政恩; 陳昱璉; 王程麒; 張又仁; 呂勇聖; 李承宇; 林鈺銘
Original assignee: 元智大學; 群創光電股份有限公司
Priority date: 2022-09-22
Filing date: 2022-09-22
Publication date: 2025-04-01
Also published as: TW202413737A; US20240102194A1

Abstract

一種電鍍系統及其方法，基板的孔洞以第M電流密度持續第M電鍍時間進行第M階段電鍍於待鍍層上依序形成的第M電鍍層的N階段電鍍填孔製程，其中，N為大於等於3的正整數，M為1至N的正整數，藉此可以達成在電鍍層總厚度固定情況下相對於習知電鍍填孔技術能提高填孔率的技術功效。

Description

電鍍系統及其方法

一種電鍍系統及其方法，尤其是指一種透過不同電流密度進行多階段孔洞填補的電鍍系統及其方法。

為了滿足電子工業對元件更快速及小封裝體積的追求，三維積體電路（three-dimensional integrated circuits，3D IC）和多層印刷電路板（printed circuit boards，PCB）上的高密度互連（high density interconnection，HDI）技術在近年來受到電子工業高度關注。使用電鍍技術對孔洞填充（drilling filling），以形成貫穿各導線層的垂直線路即是其中的關鍵步驟。

在孔洞的特殊形狀（近似U型）結構下，電鍍填孔製程在孔洞的孔口端的電流密度將高於底部區域，因此電鍍於孔洞的電鍍層高機率發生凹陷的不平整現象（即填孔率降低），電鍍層的平整度問題將影響後續製程（例如：疊孔）的良率。

現有技術為了克服上述問題，即將電鍍時間特意延長以提高電鍍層的平整度（即提高填孔率），但隨著電鍍時間延長，電鍍層的總厚度會大幅增厚（大於15μm），以致無法符合高密度互連板（HDI-PCB）的現行產品規格（約12μm），故需要輔以蝕刻製程以減少電鍍層的總厚度。

然而，利用蝕刻製程以減少電鍍層的總厚度卻也會在電鍍層的表面上蝕刻產生許多針孔（pin　holes），針孔的產生會造成線路阻抗上升並且會破壞線路的機械特性。在極端的情況，若是許多針孔同時產生於相同的線路上時，則會導致細線路發生斷路的情況。

綜上所述，可知先前技術中長期以來一直存在考量填孔率導致電鍍層的電鍍厚度過厚，輔以蝕刻製程使電鍍層的表面產生針孔，造成線路阻抗上升並且會破壞線路的機械特性的問題，因此有必要提出改進的技術手段，來解決此一問題。

有鑒於先前技術存在考量填孔率導致電鍍層的電鍍厚度過厚，輔以蝕刻製程使電鍍層的表面產生針孔，造成線路阻抗上升並且會破壞線路的機械特性的問題，本發明遂揭露一種電鍍系統及其方法，其中：

本發明所揭露的電鍍系統，其包含：基板、電源供應裝置以及電鍍槽。

基板具有至少一孔洞，並於基板表面形成待鍍層，基板被以預處理程序進行清洗；電源供應裝置具有陰極與陽極，基板配置於陰極，電源供應裝置提供電鍍時的電源供應以及電流密度的調整；電鍍槽內放置具有金屬離子的電鍍液，基板以及陽極置入於電鍍槽中的電鍍液。

其中，當電源供應裝置啟動並被設定以第M電流密度持續第M電鍍時間進行第M階段電鍍使至少一孔洞內的待鍍層上依序形成的第M電鍍層的N階段電鍍填孔製程，其中，N為大於等於3的正整數，M為1至N的正整數；及終止電源供應裝置的電源供應並將基板自電鍍液中取出進行清洗與乾燥製程。

本發明所揭露的電鍍方法，其包含下列步驟：

首先，基板具有至少一孔洞，基板表面形成待鍍層；接著，對基板以預處理程序進行清洗；接著，電源供應裝置具有陰極與陽極，基板配置於陰極，電源供應裝置提供電鍍時的電源供應，且電源供應裝置提供電流密度的調整；接著，電鍍槽內放置具有金屬離子的電鍍液，基板以及陽極置入於電鍍槽中的電鍍液；接著，電源供應裝置啟動並被設定以第M電流密度持續第M電鍍時間進行第M階段電鍍使至少一孔洞內的待鍍層上依序形成的第M電鍍層的N階段電鍍填孔製程，其中，N為大於等於3的正整數，M為1至N的正整數；最後，終止電源供應裝置的電源供應並將基板自電鍍液中取出進行清洗與乾燥製程。

本發明所揭露的系統及方法如上，與先前技術之間的差異在於基板的孔洞以第M電流密度持續第M電鍍時間進行第M階段電鍍於待鍍層上依序形成的第M電鍍層的N階段電鍍填孔製程，其中，N為大於等於3的正整數，M為1至N的正整數。

透過上述的技術手段，本發明可以達成在電鍍層總厚度固定情況下相對於習知電鍍填孔技術能提高填孔率的技術功效。

以下將配合圖式及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施，並且本發明為了清楚的示意出各技術特徵，故而圖式中所示意的技術特徵部分將以較為誇示的示意作為呈現。

以下首先要說明本發明所揭露的電鍍系統，並請參考「第1圖」以及「第2圖」所示，「第1圖」繪示為本發明電鍍系統的架構示意圖；「第2圖」繪示為本發明的基板剖視圖。

本發明所揭露的電鍍系統，其包含：基板10、電源供應裝置20以及電鍍槽30。

基板10的厚度D可為但不限於0.2至3毫米（millimeter，mm），基板10可為BT基板、FR4基板、銅基板或ABF基板，基板10的材質可為但不限於玻璃纖維、環氧樹脂、聚苯醚樹脂（Polyphenylene Oxide，PPO）、聚醯亞胺（Polyimide，PI）、聚丙烯（Polypropylene，PP）的其中一種或多種混合。值得注意的是，基板10可為但不限於印刷電路板，透過雷射孔洞製程或機械孔洞製程於基板10形成至少一個孔洞11（圖式中僅以單一一個孔洞作為示意，並不以此侷限本發明的應用範疇），孔洞11的數量與位置可依據實際需求進行調整。當孔洞11為圓形孔洞（即其俯視圖為圓形）時，其孔徑（直徑）可為50μm至200μm，AR值（即縱橫比，基板10的厚度和孔徑的比值）可為0.5至4.0，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

基板10可於雙面表面上形成待鍍層12，但本實施例並非用以限定本發明，可依據實際需求進行調整。舉例而言，基板10可僅於具有孔洞11的表面上形成待鍍層12。由於基板10為非導體，因此需要在其表面進行無電鍍製程、物理氣相沉積製程或化學氣相沉積製程，使基板10的表面具有導電層（即待鍍層12）。其中，待鍍層12的材質可選自於由銀、金、鎳、鈷、鈀與銅所構成的群組，可依據實際需求進行調整。

對基板10以預處理程序進行清洗，前述的預處理程序進行清洗可包含：依序以水、清潔劑與酸洗液清洗基板10與孔洞11所形成的待鍍層12，更詳細地說，預處理程序可清除待鍍層12上的污漬以及去除其表面的氧化層，且為避免清潔過程中有氣泡殘留於待鍍層12上。前述的水可為但不限於去離子水。需注意的是，由於後續進行電鍍，因此，當用以酸洗清潔的酸洗液不包含電鍍液所具有的離子時，為避免影響後續電鍍金屬的品質，可再次以水進行清洗。

電源供應裝置20具有陰極21與陽極22，需將具有待鍍層12的基板10配置於陰極21的位置，而陽極22的位置可配置有溶解性陽極（即用於補充電鍍液中所消耗的金屬離子）或不溶性陽極（例如：鈦網、銥/鉭氧化物複合陽極…等，在此僅為舉例說明之，並不以此侷限本發明的應用範疇），在本實施例中，陽極22的材質可為但不限於銥/鉭氧化物複合不溶性陽極。

電源供應裝置20是提供基板10進行電鍍填孔製程時的電源供應以及電流密度的調整，具有金屬離子的電鍍液31被容置於電鍍槽30內，基板10以及電源供應裝置20的陽極22置入於電鍍槽30中的電鍍液31中，並當電源供應裝置20提供電源供應時，使基板10進行電鍍填孔製程，前述的金屬離子為銅離子以外的其他金屬離子，例如：銀離子、金離子、鎳離子、鈷離子以及鈀離子…等，在此僅為舉例說明之，並不以此侷限本發明的應用範疇，可依據預計生成的第M電鍍層的材質進行調整。

請參考「第3圖」所示，「第3圖」繪示為本發明多階段形成多層電鍍層示意圖，在圖式中雖以三層電鍍層（即三階段電鍍填孔製程作為示意），圖式中的示意並不以此侷限本發明的應用範疇。

當電源供應裝置20啟動並被設定以第M電流密度持續第M電鍍時間進行第M階段電鍍使孔洞11內的待鍍層12上依序形成的第M電鍍層的N階段電鍍填孔製程，其中，N為大於等於3的正整數，M為1至N的正整數，以下將說明N為3以及M為1至3的實施例，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

將電源供應裝置20調整電流密度為第一電流密度持續第一電鍍時間以對基板10的待鍍層12進行第一階段電鍍填孔製程，藉以使得孔洞11內的待鍍層12上形成第一電鍍層131。

接著，將電源供應裝置20調整電流密度為第二電流密度持續第二電鍍時間以在第一電鍍層131持續進行第二階段電鍍填孔製程，藉以使得孔洞11內的第一電鍍層131上形成第二電鍍層132。

接著，將電源供應裝置20調整電流密度為第三電流密度持續第三電鍍時間以在第二電鍍層132持續進行第三階段電鍍填孔製程，藉以使得孔洞11內的第二電鍍層132上形成第三電鍍層133。

本發明是先設定第M電流密度與對應的第M電鍍層預計的第M電鍍層的電鍍厚度THK，透過法拉第定律以分別計算出第M電流密度進行相對應階段的電鍍填孔製程時所需的第M電鍍時間，法拉第定律公式如下：

其中， t為第M電鍍時間（單位：分鐘），為第M電鍍層的電鍍厚度（單位：μm）， j為第M電流密度（單位：A/dm ²或ASD）。

值得注意的是，每一階段電鍍填孔製程所使用的電流密度（即第一電流密度、第二電流密度以及第三電流密度）皆介於0.5至100ASD，且每一階段電鍍填孔製程所使用的電流密度為相同或是不相同。

在N為3以及M為1至3的實施例中，第二階段電鍍被設定的第二電流密度為第一階段電鍍被設定的第一電流密度增加，第三階段電鍍被設定的第三電流密度為第二階段電鍍被設定的第二電流密度的，具體而言，假設第一階段電鍍被設定的第一電流密度為1ASD時，第二階段電鍍被設定的第二電流密度可以是介於1.9至2.1ASD的範圍；假設第二階段電鍍被設定的第二電流密度為2ASD時，第三階段電鍍被設定的第三電流密度可以是0.4至0.6 ASD的範圍，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

接著，以下將利用COMSOL-Multiphysics（version：6.0）進行電鍍填孔製程的電鍍模擬，請參考「第4圖」以及「第5A圖」至「第5E圖」所示，「第4圖」繪示為本發明填孔率示意圖；「第5A圖」至「第5E圖」繪示為使用不同電流密度進行單一階段電鍍填孔製程模擬結果圖。

本發明所述的填孔率為電鍍層表面最低位置至孔洞底部的距離b除以電鍍層表面最高位置至孔洞底部的距離a再乘以100%，即填孔率= ，如「第4圖」所示，值得注意的是，由於待鍍層12在實際上的厚度占比不高，故而在距離a以及距離b的計算過程可以忽略不計，距離a以及距離b也可以包含待鍍層12的厚度。

在「第5A圖」中使用單一電流密度為0.5ASD進行固定電鍍層的電鍍厚度為15μm的單一階段電鍍填孔製程，使用電流密度為0.5ASD電鍍填孔製程的電鍍時間模擬結果為136.36分鐘以及填孔率模擬結果為66.8%，填孔率66.8%即是由計算得到。

在「第5B圖」中使用單一電流密度為1ASD進行固定電鍍層的電鍍厚度為15μm的單一階段電鍍填孔製程，使用電流密度為1ASD電鍍填孔製程的電鍍時間模擬結果為68.18分鐘以及填孔率模擬結果為66.7%，填孔率66.7%即是由計算得到。

在「第5C圖」中使用單一電流密度為2ASD進行固定電鍍層的電鍍厚度為15μm的單一階段電鍍填孔製程，使用電流密度為2ASD電鍍填孔製程的電鍍時間模擬結果為34.09分鐘以及填孔率模擬結果為66.5%，填孔率66.5%即是由計算得到。

在「第5D圖」中使用單一電流密度為5ASD進行固定電鍍層的電鍍厚度為15μm的單一階段電鍍填孔製程，使用電流密度為5ASD電鍍填孔製程的電鍍時間模擬結果為13.63分鐘以及填孔率模擬結果為66%，填孔率66%即是由計算得到。

在「第5E圖」中使用單一電流密度為10ASD進行固定電鍍層的電鍍厚度為15μm的單一階段電鍍填孔製程，使用電流密度為10ASD電鍍填孔製程的電鍍時間模擬結果為6.81分鐘以及填孔率模擬結果為64.5%，填孔率64.5%即是由計算得到。

由上述模擬結果可以得到，使用高電流密度（例如：10ASD）進行電鍍填孔製程相比使用低電流密度（例如：1ASD）進行電鍍填孔製程形成固定電鍍層的電鍍厚度15μm所需要的電鍍時間減少許多，但使用高電流密度（例如：10ASD）進行電鍍填孔製程相比使用低電流密度（例如：1ASD）進行電鍍填孔製程形成固定電鍍層的電鍍厚度15μm的填孔率則下降許多，故而使用高電流密度（例如：5ASD、10ASD…等）將不利於孔洞填孔率的改善。

請參考「第6A圖」以及「第6B圖」所示，「第6A圖」繪示為使用單一電流密度進行單一階段電鍍填孔製程模擬結果圖；「第6B圖」繪示為本發明使用不同電流密度進行填孔製程且各階段電鍍層的電鍍厚度相同的模擬結果圖。

在「第6A圖」中使用單一電流密度為2ASD進行固定電鍍層的電鍍厚度為8μm的單一階段電鍍填孔製程，使用電流密度為2ASD電鍍填孔製程的電鍍時間模擬結果為18.2分鐘以及填孔率模擬結果為51%。

在「第6B圖」中先使用第一電流密度為0.5ASD進行第一電鍍層的電鍍厚度為2.6μm的第一階段電鍍填孔製程，再使用第二電流密度為2ASD進行第二電鍍層的電鍍厚度為2.6μm的第二階段電鍍填孔製程，再使用第三電流密度為1ASD進行第三電鍍層的電鍍厚度為2.6μm的第三階段電鍍填孔製程，經過三階段電鍍填孔製程的電鍍時間模擬結果為42.42分鐘以及填孔率模擬結果為51.97%，值得注意的是，第一電鍍層的電鍍厚度、第二電鍍層的電鍍厚度以及第三電鍍層的電鍍厚度為相同，在此僅為舉例說明之，並不以此侷限本發明的應用範疇，事實上，第一電鍍層的電鍍厚度、第二電鍍層的電鍍厚度以及第三電鍍層的電鍍厚度也可以是各不相同，第一電鍍層的電鍍厚度、第二電鍍層的電鍍厚度以及第三電鍍層的電鍍厚度亦可以是部分相同部分不相同。

請參考「第7A圖」以及「第7B圖」所示，「第7A圖」繪示為使用單一電流密度進行單一階段電鍍填孔製程模擬結果圖；「第7B圖」繪示為本發明使用不同電流密度進行填孔製程且各階段電鍍層的電鍍厚度相同的模擬結果圖。

在「第7A圖」中使用單一電流密度為2ASD進行固定電鍍層的電鍍厚度為20μm的單一階段電鍍填孔製程，使用電流密度為2ASD電鍍填孔製程的電鍍時間模擬結果為45.45分鐘以及填孔率模擬結果為74%。

在「第7B圖」中先使用第一電流密度為0.5ASD進行第一電鍍層的電鍍厚度為6.7μm的第一階段電鍍填孔製程，再使用第二電流密度為2ASD進行第二電鍍層的電鍍厚度為6.7μm的第二階段電鍍填孔製程，再使用第三電流密度為1ASD進行第三電鍍層的電鍍厚度為6.7μm的第三階段電鍍填孔製程，經過三階段電鍍填孔製程的電鍍時間模擬結果為106.1分鐘以及填孔率模擬結果為77.07%，值得注意的是，第一電鍍層的電鍍厚度、第二電鍍層的電鍍厚度以及第三電鍍層的電鍍厚度相同，在此僅為舉例說明之，並不以此侷限本發明的應用範疇，事實上，第一電鍍層的電鍍厚度、第二電鍍層的電鍍厚度以及第三電鍍層的電鍍厚度也可以是各不相同，第一電鍍層的電鍍厚度、第二電鍍層的電鍍厚度以及第三電鍍層的電鍍厚度亦可以是部分相同部分不相同。

接著，以下將說明本發明的電鍍方法，並請同時參考「第8圖」所示，「第8圖」繪示為本發明電鍍方法的方法流程圖。

本發明電鍍方法，其包含下列步驟：

首先，基板具有至少一孔洞，基板表面形成待鍍層（步驟101）；接著，電源供應裝置具有陰極與陽極，基板配置於陰極，電源供應裝置提供電鍍時的電源供應，且電源供應裝置提供電流密度的調整（步驟102）；接著，電鍍槽內放置有具有金屬離子的電鍍液，基板以及陽極置入於電鍍槽中的電鍍液（步驟103）；接著，電源供應裝置啟動並被設定以第M電流密度持續第M電鍍時間進行第M階段電鍍使至少一孔洞內的待鍍層上依序形成的第M電鍍層，其中，N為大於等於3的正整數，M為1至N的正整數（步驟104）；最後，終止電源供應裝置的電源供應並將基板自電鍍液中取出進行清洗與乾燥製程（步驟105）。

綜上所述，可知本發明與先前技術之間的差異在於基板的孔洞以第M電流密度持續第M電鍍時間進行第M階段電鍍於待鍍層上依序形成的第M電鍍層的N階段電鍍填孔製程，其中，N為大於等於3的正整數，M為1至N的正整數。

藉由此一技術手段可以來解決先前技術所存在考量填孔率導致電鍍層的電鍍厚度過厚，輔以蝕刻製程使電鍍層的表面產生針孔，造成線路阻抗上升並且會破壞線路的機械特性的問題，進而達成在電鍍層總厚度固定情況下相對於習知電鍍填孔技術能提高填孔率的技術功效。

雖然本發明所揭露的實施方式如上，惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露的精神和範圍的前提下，可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍，仍須以所附的申請專利範圍所界定者為準。

10:基板 11:孔洞 12:待鍍層 131:第一電鍍層 132:第二電鍍層 133:第三電鍍層 20:電源供應裝置 21:陰極 22:陽極 30:電鍍槽 31:電鍍液 a:距離 b:距離 D:厚度 THK:電鍍厚度步驟 101:基板具有至少一孔洞，基板表面形成待鍍層步驟 102:電源供應裝置具有陰極與陽極，基板配置於陰極，電源供應裝置提供電鍍時的電源供應，且電源供應裝置提供電流密度的調整步驟 103:電鍍槽內放置有具有金屬離子的電鍍液，基板以及陽極置入於電鍍槽中的電鍍液步驟 104:電源供應裝置啟動並被設定以第M電流密度持續第M電鍍時間進行第M階段電鍍使至少一孔洞內的待鍍層上依序形成的第M電鍍層，其中，N為大於等於3的正整數，M為1至N的正整數步驟 105:終止電源供應裝置的電源供應並將基板自電鍍液中取出進行清洗與乾燥製程

第1圖繪示為本發明電鍍系統的架構示意圖。第2圖繪示為本發明的基板剖視圖。第3圖繪示為本發明多階段形成多層電鍍層示意圖。第4圖繪示為本發明填孔率示意圖。第5A圖至第5E圖繪示為使用不同電流密度進行單一階段電鍍填孔製程模擬結果圖。第6A圖繪示為使用單一電流密度進行單一階段電鍍填孔製程模擬結果圖。第6B圖繪示為本發明使用不同電流密度進行填孔製程且各階段電鍍層的電鍍厚度相同的模擬結果圖。第7A圖繪示為使用單一電流密度進行單一階段電鍍填孔製程模擬結果圖。第7B圖繪示為本發明使用不同電流密度進行填孔製程且各階段電鍍層的電鍍厚度相同的模擬結果圖。第8圖繪示為本發明電鍍方法的方法流程圖。

10:基板

11:孔洞

12:待鍍層

20:電源供應裝置

21:陰極

22:陽極

30:電鍍槽

31:電鍍液

Claims

一種電鍍方法，其包含下列步驟：一基板具有至少一孔洞，所述基板表面形成一待鍍層；一電源供應裝置具有一陰極與一陽極，所述基板配置於所述陰極，所述電源供應裝置提供電鍍時的電源供應，且所述電源供應裝置提供電流密度的調整；一電鍍槽內放置具有金屬離子的一電鍍液，所述基板以及所述陽極置入於所述電鍍槽中的電鍍液；所述電源供應裝置啟動並被設定以一第M電流密度持續一第M電鍍時間進行第M階段電鍍使所述至少一孔洞內的所述待鍍層上依序形成的一第M電鍍層，所述第M電鍍時間是以設定的所述第M電鍍層的電鍍厚度除以(0.22乘以所述第M電流密度)計算得到，其中，N為大於等於3的正整數，M為1至N的正整數，第二階段電鍍被設定的第二電流密度為第一階段電鍍被設定的第一電流密度增加100±10%，第三階段電鍍被設定的第三電流密度為第二階段電鍍被設定的第二電流密度的25±5%；及終止所述電源供應裝置的電源供應並將所述基板自所述電鍍液中取出進行清洗與乾燥製程。
如請求項1所述的電鍍方法，其中每一階段電鍍填孔製程的電流密度皆介於0.5至100A/dm²(ASD)，且每一階段電鍍填孔製程的電流密度為不相同。
如請求項1所述的電鍍方法，其中每一層電鍍層的電鍍厚度為相同或是不相同。
如請求項1所述的電鍍方法，其中所述金屬離子為銅離子以外的其他金屬離子。