JPH118469A - ビアフィリング方法 - Google Patents
ビアフィリング方法Info
- Publication number
- JPH118469A JPH118469A JP17278197A JP17278197A JPH118469A JP H118469 A JPH118469 A JP H118469A JP 17278197 A JP17278197 A JP 17278197A JP 17278197 A JP17278197 A JP 17278197A JP H118469 A JPH118469 A JP H118469A
- Authority
- JP
- Japan
- Prior art keywords
- electrolysis
- metal
- plating
- hole
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ブラインドホール等の微小孔中に金属を、金
属ピラーやポストの状態で充填するビアフィリングを簡
単な操作で、効率よく行う方法を開発すること。 【解決手段】 微小孔中に無電解金属皮膜を形成し、必
要により直流電解した後、ＰＲ電解により金属電気めっ
きを行うビアフィリング方法。
属ピラーやポストの状態で充填するビアフィリングを簡
単な操作で、効率よく行う方法を開発すること。 【解決手段】 微小孔中に無電解金属皮膜を形成し、必
要により直流電解した後、ＰＲ電解により金属電気めっ
きを行うビアフィリング方法。
Description
【０００１】
【発明の属する技術分野】本発明は、ビアフィリング方
法に関し、更に詳細には、ブラインドホール等の微小孔
中に金属を充填し、金属ピラーやポストを形成させるビ
アフィリング方法に関する。
法に関し、更に詳細には、ブラインドホール等の微小孔
中に金属を充填し、金属ピラーやポストを形成させるビ
アフィリング方法に関する。
【０００２】
【従来の技術】最近、携帯電話、パソコン、ビデオ、ゲ
ーム機等の電子機器の回路実装法として、ビルドアップ
工法が適用されるようになってきた。このビルドアップ
工法では、積層板に微小孔（スルーホールやビアホー
ル）が設けられており、この微小孔中に析出させた金属
によって各回路層間の接続が行われる。 この微小孔の
うち、ブラインドの微小孔であるビアホール（以下、
「ビアホール」という）については、ビアホールめっき
やビアフィリングによって各層間の接続が施される。今
後、さまざまな高密度化および多層化のトレンドの中
で、各層間のビアホールの接続信頼性は重要となり、ま
た特に各層の平坦化の要求が高まるものと予測される。
ーム機等の電子機器の回路実装法として、ビルドアップ
工法が適用されるようになってきた。このビルドアップ
工法では、積層板に微小孔（スルーホールやビアホー
ル）が設けられており、この微小孔中に析出させた金属
によって各回路層間の接続が行われる。 この微小孔の
うち、ブラインドの微小孔であるビアホール（以下、
「ビアホール」という）については、ビアホールめっき
やビアフィリングによって各層間の接続が施される。今
後、さまざまな高密度化および多層化のトレンドの中
で、各層間のビアホールの接続信頼性は重要となり、ま
た特に各層の平坦化の要求が高まるものと予測される。
【０００３】ビアホールの内側面および底面に金属皮膜
を形成させるビアホールめっきでは、穴の上にさらに導
体層を積み上げることは難しく、また、層間接続にあた
って、通電を保証するためには金属皮膜の析出エリアを
増大させなければならない。一方、ビアフィリング法を
用いると穴が完全に埋まり、しかもビアフィリングを行
った後のビアホールの表面が平坦であれば穴の上に穴を
形成できるのでダウンサイジングには有利である。 し
たがって、ビアホールめっきでは絶縁体の平坦化には限
界があり、それゆえ、層間のホールを埋めるいわゆるビ
アフィリングの必要性が高まっている。
を形成させるビアホールめっきでは、穴の上にさらに導
体層を積み上げることは難しく、また、層間接続にあた
って、通電を保証するためには金属皮膜の析出エリアを
増大させなければならない。一方、ビアフィリング法を
用いると穴が完全に埋まり、しかもビアフィリングを行
った後のビアホールの表面が平坦であれば穴の上に穴を
形成できるのでダウンサイジングには有利である。 し
たがって、ビアホールめっきでは絶縁体の平坦化には限
界があり、それゆえ、層間のホールを埋めるいわゆるビ
アフィリングの必要性が高まっている。
【０００４】従来のビアフィリングの形成は、絶縁層に
ホールを形成した底部の導体層を活性化し、電気めっき
によってピラー（柱）やポストを形成し、表面に露出し
た析出銅を研磨により平滑化する方法か、あるいは無電
解銅めっきを用いて穴の底部の導体層のみを活性化し、
無電解めっきで選択的に積み上げる方法がとられてい
た。これらの方法を採用すると、いずれにしても次の絶
縁層上にスパッタまたは無電解めっきで導体化処理をし
なければならず、きわめて煩雑な操作となる。
ホールを形成した底部の導体層を活性化し、電気めっき
によってピラー（柱）やポストを形成し、表面に露出し
た析出銅を研磨により平滑化する方法か、あるいは無電
解銅めっきを用いて穴の底部の導体層のみを活性化し、
無電解めっきで選択的に積み上げる方法がとられてい
た。これらの方法を採用すると、いずれにしても次の絶
縁層上にスパッタまたは無電解めっきで導体化処理をし
なければならず、きわめて煩雑な操作となる。
【０００５】
【発明が解決しようとする課題】従って、簡単な操作
で、効率よくビアフィリングを形成する方法の開発が求
められていた。
で、効率よくビアフィリングを形成する方法の開発が求
められていた。
【０００６】
【課題を解決するための手段】本発明者は、ビアホール
を構成する底部の導体層、絶縁壁、表面の絶縁層の上に
まず無電解金属めっきで導体膜を形成した後、電気めっ
きで一定の膜厚を得る方法について検討した。
を構成する底部の導体層、絶縁壁、表面の絶縁層の上に
まず無電解金属めっきで導体膜を形成した後、電気めっ
きで一定の膜厚を得る方法について検討した。
【０００７】そしてその結果、単なる電気めっきでは、
ビアホール中に均一な金属皮膜を形成させることは困難
であるが、陰極と陽極を交換させるＰＲ電解の手法を利
用することによりビアホール中に適度な濃度の金属イオ
ンを存在せしめることができ、均一性の優れた金属皮膜
が形成されることを見出し、本発明を完成した。
ビアホール中に均一な金属皮膜を形成させることは困難
であるが、陰極と陽極を交換させるＰＲ電解の手法を利
用することによりビアホール中に適度な濃度の金属イオ
ンを存在せしめることができ、均一性の優れた金属皮膜
が形成されることを見出し、本発明を完成した。
【０００８】すなわち本発明は、ビアホール中に無電解
金属皮膜を形成した後、ＰＲ電解により金属電気めっき
を行うことを特徴とするビアフィリング方法である。ま
た本発明は、ビアホール中に無電解金属皮膜を形成した
後、まず直流電解により金属電気めっきを行ない、次い
でＰＲ電解で金属電気めっきを行うことを特徴とするビ
アフィリング方法である。
金属皮膜を形成した後、ＰＲ電解により金属電気めっき
を行うことを特徴とするビアフィリング方法である。ま
た本発明は、ビアホール中に無電解金属皮膜を形成した
後、まず直流電解により金属電気めっきを行ない、次い
でＰＲ電解で金属電気めっきを行うことを特徴とするビ
アフィリング方法である。
【０００９】
【発明の実施の形態】本発明方法が適用されるビアホー
ルは、特にその径や深さが限定されるものではないが、
一般には径１０〜１０００μｍ、深さ１０〜１０００μ
ｍ程度のものである。このビアホールは、常法に従って
ビアホールの底部および側面を電導化処理し、次いで電
導化処理した底部および側面に無電解金属めっきを施し
た後、本発明に付される。 このビアホールは、一般に
金属箔と高分子の絶縁層が交互に積層された積層板にお
いて、金属箔間の通電を担うものである。
ルは、特にその径や深さが限定されるものではないが、
一般には径１０〜１０００μｍ、深さ１０〜１０００μ
ｍ程度のものである。このビアホールは、常法に従って
ビアホールの底部および側面を電導化処理し、次いで電
導化処理した底部および側面に無電解金属めっきを施し
た後、本発明に付される。 このビアホールは、一般に
金属箔と高分子の絶縁層が交互に積層された積層板にお
いて、金属箔間の通電を担うものである。
【００１０】電気めっき層を形成させるためのＰＲ電解
は、当然のことながらビアホール内に金属が析出するよ
うな条件でなければならない。 例えば、電圧が一定で
あれば物品が陰極である時間が長くなるようにしなけれ
ばならない。
は、当然のことながらビアホール内に金属が析出するよ
うな条件でなければならない。 例えば、電圧が一定で
あれば物品が陰極である時間が長くなるようにしなけれ
ばならない。
【００１１】本発明方法において、好ましいＰＲの条件
は、析出させる金属の種類、そのための浴組成あるいは
ビアホールの形状（口径、深さ）等によって異なり、実
験的に定めるべきである。 しかし、一般的な条件とし
ては、陰極である時間と陽極である時間は、１：１〜１
０：１程度、好ましくは２：１〜５：１程度の時間割合
で、ＰＲ周期は、１秒〜６００秒程度、好ましくは１０
秒〜１００秒程度、全電解時間は０.１〜１０時間程度
である。 また、ＰＲ電解における電流密度は、特に制
限されるものでなく、各めっき浴における一般的なもの
が採用できる。
は、析出させる金属の種類、そのための浴組成あるいは
ビアホールの形状（口径、深さ）等によって異なり、実
験的に定めるべきである。 しかし、一般的な条件とし
ては、陰極である時間と陽極である時間は、１：１〜１
０：１程度、好ましくは２：１〜５：１程度の時間割合
で、ＰＲ周期は、１秒〜６００秒程度、好ましくは１０
秒〜１００秒程度、全電解時間は０.１〜１０時間程度
である。 また、ＰＲ電解における電流密度は、特に制
限されるものでなく、各めっき浴における一般的なもの
が採用できる。
【００１２】本発明が適用可能な金属めっき浴として
は、銅、ニッケル、金、銀、パラジウム、スズやそれら
の合金、例えばはんだ等の電導性金属めっき皮膜が得ら
れるめっき浴が挙げられ、これらを析出することのでき
る種々の浴が特に制限なく利用される。
は、銅、ニッケル、金、銀、パラジウム、スズやそれら
の合金、例えばはんだ等の電導性金属めっき皮膜が得ら
れるめっき浴が挙げられ、これらを析出することのでき
る種々の浴が特に制限なく利用される。
【００１３】なお、本発明の実施に当たっては、実施当
初からＰＲ電解を行っても良いが、好ましくは一定時間
直流電解を行い、開口部周辺にある程度の金属を析出さ
せてからＰＲ電解を行った方が効率的である。
初からＰＲ電解を行っても良いが、好ましくは一定時間
直流電解を行い、開口部周辺にある程度の金属を析出さ
せてからＰＲ電解を行った方が効率的である。
【００１４】
【作用】穴が小さく、かつ深いビアホール中では、金属
イオン濃度および電流分布が共に不均一であるため、均
一電着性の優れた電気めっき皮膜を形成するためには、
一般的に電流密度を低くするかまたは撹拌を強くしなけ
ればならない。特に金属イオンについては、ビアホール
の穴径が小さくなるほど、また深さが深くなるほど穴へ
めっき液が侵入することに対して外部の流れがあまり効
果を及ぼさなくなるため、ある程度強制的に金属イオン
を供給することが必要となってくる。
イオン濃度および電流分布が共に不均一であるため、均
一電着性の優れた電気めっき皮膜を形成するためには、
一般的に電流密度を低くするかまたは撹拌を強くしなけ
ればならない。特に金属イオンについては、ビアホール
の穴径が小さくなるほど、また深さが深くなるほど穴へ
めっき液が侵入することに対して外部の流れがあまり効
果を及ぼさなくなるため、ある程度強制的に金属イオン
を供給することが必要となってくる。
【００１５】本発明方法によれば、開口部分に優先的に
析出した金属を、ＰＲ電解で電極を逆転させることによ
り溶解させるものであるため、ビアホール内の析出部位
近傍の金属イオン濃度が常に過剰な状態で電気めっきが
でき、電流密度や撹拌を調整することなしに均一な成膜
が可能で、ビアフィリングが形成できるものである。
析出した金属を、ＰＲ電解で電極を逆転させることによ
り溶解させるものであるため、ビアホール内の析出部位
近傍の金属イオン濃度が常に過剰な状態で電気めっきが
でき、電流密度や撹拌を調整することなしに均一な成膜
が可能で、ビアフィリングが形成できるものである。
【００１６】
【発明の効果】以上説明した本発明方法は、電気めっき
法という比較的簡単な手段により実施されるものである
ので、従来に比べ極めて簡単にビアフィリングを行なう
ことができ、種々の回路の製造に極めて有効なものであ
る。
法という比較的簡単な手段により実施されるものである
ので、従来に比べ極めて簡単にビアフィリングを行なう
ことができ、種々の回路の製造に極めて有効なものであ
る。
【００１７】
【実施例】次に実施例を挙げ、本発明を更に詳しく説明
するが、本発明はこれになんら制約されるものではな
い。
するが、本発明はこれになんら制約されるものではな
い。
【００１８】実 施 例 １ 硫酸銅めっきによるビアフィリング：下記組成の電気銅
めっき液２ｄｍ3をめっき実験装置のセルに注入し、温
度２５℃、１分間に１００ｍｌ・ｄｍ-3程度の空気撹拌
を行いながら、エキシマレーザーによってテーパー状の
ブラインドビア（開口部穴径６０μｍ、底部４０μｍ、
深さ６０μｍ）を形成した銅張積層板（１０００ｍｍ2
（２０×５０ｍｍ）、厚さ６０ミクロンのエポキシ樹脂
を絶縁層としてコーティング）に銅めっきを施した。
めっき液２ｄｍ3をめっき実験装置のセルに注入し、温
度２５℃、１分間に１００ｍｌ・ｄｍ-3程度の空気撹拌
を行いながら、エキシマレーザーによってテーパー状の
ブラインドビア（開口部穴径６０μｍ、底部４０μｍ、
深さ６０μｍ）を形成した銅張積層板（１０００ｍｍ2
（２０×５０ｍｍ）、厚さ６０ミクロンのエポキシ樹脂
を絶縁層としてコーティング）に銅めっきを施した。
【００１９】銅めっきは、下記条件で、直流、パルスお
よびＰＲ電解の３種類を行った。また、陽極には含りん
銅（チタンケース、アノ−ドパック使用）を使用し、陽
極と陰極間の距離は５０ｍｍに固定した。
よびＰＲ電解の３種類を行った。また、陽極には含りん
銅（チタンケース、アノ−ドパック使用）を使用し、陽
極と陰極間の距離は５０ｍｍに固定した。
【００２０】ブラインドビアを形成した銅張積層板は、
慣用の手段により、過マンガン酸塩による樹脂エッチン
グ、キャタライジング、アクセラレーティングを行い、
無電解銅めっき（シプレイ社製、＃２５３）を約０.５
ミクロン施すことにより前処理を行った。電気銅めっき
皮膜の析出状態は、クロスカットした試料の走査型電子
顕微鏡観察の結果から評価した。
慣用の手段により、過マンガン酸塩による樹脂エッチン
グ、キャタライジング、アクセラレーティングを行い、
無電解銅めっき（シプレイ社製、＃２５３）を約０.５
ミクロン施すことにより前処理を行った。電気銅めっき
皮膜の析出状態は、クロスカットした試料の走査型電子
顕微鏡観察の結果から評価した。
【００２１】 ［硫酸銅めっき液組成］ 硫 酸 銅 ０.２４ｍｏｌ／ｄｍ-3 硫 酸 １.８４ｍｏｌ／ｄｍ-3 塩化ナトリウム １００ｍｇ／ｄｍ-3 添 加 剤 ＨＬ（アトテック社製光沢剤） ２０ｍｌ／ｄｍ-3 ＧＳ（アトテック社製光沢剤） ０.２ｍｌ／ｄｍ-3
【００２２】［めっき条件］ （１）直流電解 電流密度１.２Ａ・ｄｍ-2 電解時間６０分間 （２）パルス電解 電流密度３.６Ａ・ｄｍ-2 直流電解を１ミリ秒（ｍｓ）、休止を２ミリ秒 （３）ＰＲ電解 電流密度１.２Ａ・ｄｍ-2 カソード電解で約１０ミクロンの皮膜を形成させた後、
上記電流密度でカソード電解６０秒、アノード電解３０
秒のサイクルでＰＲ電解
上記電流密度でカソード電解６０秒、アノード電解３０
秒のサイクルでＰＲ電解
【００２３】［実験結果］めっき前のビアホール、直流
電解で電気銅めっきを行ったときのビアホール内への析
出状態およびパルス電解で電気銅めっきを行ったときの
ビアホール内への析出状態を図１のＡ、Ｂ、Ｃに、ＰＲ
電解で電気銅めっきを行ったときの析出状態を図２（Ａ
は２時間電解、Ｂは３時間電解）に示す。 この結果か
ら明らかなように、直流電解を行った場合はビアホール
開口部に析出銅が集中し、電気銅めっきが均一に成膜さ
れず、特に底部の銅回路と壁面の境界は、著しく膜厚が
薄く、隙間が形成されていた。
電解で電気銅めっきを行ったときのビアホール内への析
出状態およびパルス電解で電気銅めっきを行ったときの
ビアホール内への析出状態を図１のＡ、Ｂ、Ｃに、ＰＲ
電解で電気銅めっきを行ったときの析出状態を図２（Ａ
は２時間電解、Ｂは３時間電解）に示す。 この結果か
ら明らかなように、直流電解を行った場合はビアホール
開口部に析出銅が集中し、電気銅めっきが均一に成膜さ
れず、特に底部の銅回路と壁面の境界は、著しく膜厚が
薄く、隙間が形成されていた。
【００２４】またパルス電解の場合も、直流電解とはほ
とんど差異が無く、均一電着性が改善されなかった。
このことから、ビアホールでは穴径が小さくなるほど液
の循環および拡散が起こりにくくなり、一般的に設定さ
れるデューティーサイクルのパルス電解では、均一電着
性はほとんど改善できないことが確認された。
とんど差異が無く、均一電着性が改善されなかった。
このことから、ビアホールでは穴径が小さくなるほど液
の循環および拡散が起こりにくくなり、一般的に設定さ
れるデューティーサイクルのパルス電解では、均一電着
性はほとんど改善できないことが確認された。
【００２５】これに対しＰＲ電解で電気銅めっきを行っ
たときは析出銅が底部から徐々に積み上がり、３時間後
にはビアホールの開口部付近まで析出銅が埋まって、い
わゆるビアフィリングが形成できることが確認された。
たときは析出銅が底部から徐々に積み上がり、３時間後
にはビアホールの開口部付近まで析出銅が埋まって、い
わゆるビアフィリングが形成できることが確認された。
【図１】めっき前のビアホール、直流電解で電気銅めっ
きを行ったときのビアホール内への析出状態およびパル
ス電解で電気銅めっきを行ったときのビアホール内への
析出状態を示す金属組織の写真。
きを行ったときのビアホール内への析出状態およびパル
ス電解で電気銅めっきを行ったときのビアホール内への
析出状態を示す金属組織の写真。
【図２】ＰＲ電解で電気銅めっきを行ったときのビアホ
ール内への析出状態を示す金属組織の写真。 以 上
ール内への析出状態を示す金属組織の写真。 以 上
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤波 知之 神奈川県藤沢市城南３−１−33−1110
Claims (2)
- 【請求項１】 微小孔中に無電解金属皮膜を形成した
後、ＰＲ電解により金属電気めっきを行うことを特徴と
するビアフィリング方法。 - 【請求項２】 微小孔中に無電解金属皮膜を形成した
後、まず直流電解により金属電気めっきを行ない、次い
でＰＲ電解で金属電気めっきを行うことを特徴とするビ
アフィリング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17278197A JPH118469A (ja) | 1997-06-16 | 1997-06-16 | ビアフィリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17278197A JPH118469A (ja) | 1997-06-16 | 1997-06-16 | ビアフィリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118469A true JPH118469A (ja) | 1999-01-12 |
Family
ID=15948238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17278197A Pending JPH118469A (ja) | 1997-06-16 | 1997-06-16 | ビアフィリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118469A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122434A2 (en) | 2000-02-02 | 2001-08-08 | Yamada Corporation | Pressure pump for high viscosity fluid |
| JP2002359468A (ja) * | 2001-05-31 | 2002-12-13 | Toppan Printing Co Ltd | フィルドビア構造を有する多層プリント配線板及びその製造方法 |
| US6783654B2 (en) | 2000-03-22 | 2004-08-31 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Electrolytic plating method and device for a wiring board |
| JP2006188745A (ja) * | 2004-12-30 | 2006-07-20 | Samsung Electro Mech Co Ltd | 内部ビアホールの充填メッキ構造及びその製造方法 |
-
1997
- 1997-06-16 JP JP17278197A patent/JPH118469A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1122434A2 (en) | 2000-02-02 | 2001-08-08 | Yamada Corporation | Pressure pump for high viscosity fluid |
| US6783654B2 (en) | 2000-03-22 | 2004-08-31 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Electrolytic plating method and device for a wiring board |
| JP2002359468A (ja) * | 2001-05-31 | 2002-12-13 | Toppan Printing Co Ltd | フィルドビア構造を有する多層プリント配線板及びその製造方法 |
| JP2006188745A (ja) * | 2004-12-30 | 2006-07-20 | Samsung Electro Mech Co Ltd | 内部ビアホールの充填メッキ構造及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750144B2 (en) | Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes | |
| US6210555B1 (en) | Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating | |
| US10455704B2 (en) | Method for copper filling of a hole in a component carrier | |
| AU765242B2 (en) | Electrodeposition of metals in small recesses using modulated electric fields | |
| US6309528B1 (en) | Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes | |
| EP0252139B1 (en) | A process and apparatus for electroplating copper foil | |
| KR100386146B1 (ko) | 배선기판의 전해 도금 방법 및 배선기판의 전해 도금 장치 | |
| US6839219B2 (en) | Laminate for forming capacitor layer and method for manufacturing the same | |
| US12063751B2 (en) | Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board | |
| TW569390B (en) | Via filling method | |
| JP4132273B2 (ja) | 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法 | |
| JPH1143797A (ja) | ビアフィリング方法 | |
| JPH118469A (ja) | ビアフィリング方法 | |
| TW201910565A (zh) | 電解鍍銅用陽極及使用其之電解鍍銅裝置 | |
| GB2080630A (en) | Printed circuit panels | |
| JP2000129490A (ja) | 電解めっき方法及び電解めっき装置 | |
| JP4672189B2 (ja) | 配線基板または半導体回路の製造方法 | |
| TWI878725B (zh) | 電鍍系統及其方法 | |
| US20200006135A1 (en) | Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier | |
| JPH09115961A (ja) | 銅被覆ポリイミド基板を用いた電子回路部品素材の製造方法 | |
| JP2629018B2 (ja) | 粗化めっき方法 | |
| TW200305661A (en) | Electroplating method | |
| CN120138737A (zh) | 用于印制电路x型通孔填充的电镀钴镀液及应用 | |
| JPS60141889A (ja) | めつき方法 | |
| JPH04287395A (ja) | 多層プリント基板の電解メッキ方法 |