TWI876441B - 半導體結構及其製作方法 - Google Patents

Abstract

提供一種包括經由晶圓對晶圓接合的方式來接合第一晶 圓與第二晶圓的方法，其中第二晶圓包括第一多個裝置晶粒。第二多個裝置晶粒經由晶片對晶圓接合的方式來接合在第二晶圓之上。間隙填充製程將多個間隙填充區填充於填充第二多個裝置晶粒之間的間隙。間隙填充區以及第二多個裝置晶粒共同形成重構晶圓。

Description

半導體結構及其製作方法

本發明的實施例是有關於一種半導體結構及其製作方法

隨著積體電路的積體密度越來越高，半導體裝置不再將所有積體電路形成於同一晶粒中，而是將越來越多裝置晶粒接合在一起形成封裝，其中有不同功能的裝置晶粒可以同時運作來實現系統功能。

根據一些實施例，包括經由晶圓對晶圓接合的方式來接合第一晶圓和第二晶圓的方法，其中第二晶圓包括第一多個裝置晶粒在內；經由晶片對晶圓接合的方式，來接合第二多個裝置晶粒在第二晶圓上；進行間隙填充製程來填充第二多個裝置晶粒與間隙填充區之間的間隙，其中間隙填充區和第二多個裝置晶粒共同形成重構晶圓。

根據一些實施例，一個包括經由熔融接合的方式來將裝 置晶圓接合至載體，其中裝置晶圓包括積體電路在內；經由晶片對晶圓接合的方式來接合裝置晶圓上的多個裝置晶粒；進行間隙填充製程，用間隙填充區填充多個裝置晶粒之間的間隙；將支撐基板接合至間隙填充區以及多個裝置晶粒；從裝置晶圓移除載體；以及形成裝置晶圓上的電子連接器，其中電子連接器耦合於裝置晶圓中的積體電路。

根據一些實施例，所述方法包括：經由第一接合製程來接合載體上的第一多個裝置晶粒；經由第二接合製程來接合第一多個裝置晶粒上方的第二多個裝置晶粒，其中第一個第一接合製程與第二接合製程包括晶圓對晶圓接合製程，以及第二個第一接合製程與第二接合製程包括晶片對晶圓接合製程；接合第二多個裝置晶粒上方的空白矽基板；以及移除載體。在實施例中，當進行晶圓對晶圓接合製程時，第一多個裝置晶粒是在未切割的裝置晶圓裡。在實施例中，當進行晶圓對晶圓接合製程時，第一多個裝置晶粒是在重構晶圓裡。

10:晶圓、載體

12:基板

14:接合層

30:晶圓、裝置晶圓

30’:裝置晶粒

32:基板

34:積體電路裝置

36:穿孔

38:前側內連結構

40:介電層

42:導電特徵

44:金屬接墊

48:邊緣密封層

50:凹陷

52:介電絕緣層

54:背側內連結構

56:介電層

58:重佈線層

60:接合墊

62:裝置晶粒

64:基板

66:積體電路

68:內連結構

70:介電層

72:接合墊

74:黏著層

76:介電層

78:間隙填充層

80:斜角凹陷

81:重構晶圓

82A:第一斜角凹陷填充區

82B:第二斜角凹陷填充區

84A、84B:犧牲層

86:接合層

88:支撐基板

88’:切割的支撐基板

92:接合層

96:重構晶圓

96’:分離的封裝

97:修剪線

98:保護層

100:重構晶圓

102:開口

104:聚合物層

106:電子連接器

108、108A、108B、108C、108D、108E:切割道

T1:第一級裝置晶粒

T2:第二級裝置晶粒

T3:第三級裝置晶粒

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1至圖18繪示為根據一些實施例的晶圓接合製程以及封 裝的形成之中間步驟。

圖19至圖23繪示為根據一些實施例所形成的封裝。

圖24繪示為根據一些實施例的重構晶圓(reconstructed wafer)的俯視圖。

圖25繪示為根據一些實施例的基於晶圓對晶圓接合的方式來形成封裝之製程流程。

以下揭露內容提供用於實施本發明的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，此等僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，並且亦可包括額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且其本身並不規定所論述的各種實施例及/或組態之間的關係。

此外，為易於描述，本文中可使用諸如「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及類似者的空間相對術語來描述如諸圖中所示出的一個部件或特徵與另一部件或特徵的關係。除諸圖中所描繪的定向之外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處 於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解釋。

提供多晶粒堆疊以及其形成方法。根據一些實施例，裝置晶圓經由晶圓對晶圓接合(wafer-on-wafer bonding)來接合至第一載體(carrier)；然後將裝置晶圓從背側薄化，且背側重佈線(redistribution lines)形成在晶圓上；接著，裝置晶粒經由晶片對晶圓接合(chip-on-wafer bonding)而接合在晶圓上，進而形成重構晶圓(reconstructed wafer)。執行斜角填充製程(bevel filling process)以填充重構晶圓上的角落(corner)。進行載體轉換製程(carrier switch process)並且形成電子連接器(electrical connector)在晶圓的前側上方。然後切割晶圓。經由晶圓對晶圓接合製程，可以降低製造成本。這裡討論的實施例是提供能夠實現或者使用本揭露標的之實例，並且發明所屬技術領域具有通常知識者將易於理解可以進行的修改方式，同時維持在不同實施例的預期範圍。在各種視圖和實施例說明之中，同樣的標號用於標記同樣的元件。雖然方法實施例可以採特定的順序進行討論，但是其他的方法實施例可以採任何的邏輯順序。

圖1至圖18繪示為根據一些實施例的用於形成經由晶圓對晶圓接合的封裝(package)的中間步驟的剖視圖。相對應的方法也示意地反映在製程流程200(參見圖25)。

參照圖1，形成晶圓10。根據一些實施例，晶圓10是沒有主動元件(例如電晶體)以及被動元件在內的載體，因此在下文 被稱為載體10。載體10具有圓形的俯視形狀，圖1繪示為晶圓10的角落部分。根據一些實施例，載體10包括基板12。基板12為一個空白基板(blank substrate)，並且由與裝置晶圓30中的基板32相同的材料所形成，以致於在隨後的封裝製程中，由於熱膨脹係數(Coefficients of Thermal Expansion(CTE))不匹配(mismatch)所導致載體10與裝置晶圓30之間的彎曲(warpage)會減少。基板12可以形成自或包括矽，然而其他材料諸如陶瓷、玻璃、矽玻璃或者類似也是可以使用的材料。根據一些實施例，整個基板12是由均質材料(homogeneous material)所形成，沒有其他不同於均質材料的材料在內，例如，整個基板12由矽所形成(摻雜或無摻雜)，並無金屬層、介電層(dielectric layer)等在內。

根據其他的實施例，晶圓10是包括主動元件(例如電晶體)以及/或被動元件(例如電容、電阻、電感以及/或類似元件)於其中的裝置晶圓。當晶圓10作為裝置晶圓時，為無切割的晶圓，其包括連續地延伸到晶圓中所有裝置晶粒的半導體基板；或者為重構晶圓，其包括一起被封裝在同個封裝內(例如模封材料或者無機的間隙填充區)的分離的裝置晶粒。

接合層14沉積在基板12上。根據一些實施例，接合層14形成自或包括介電材料，其為以矽為基質的介電材料，例如SiO2、SiN、SiON、SiOCN、SiC、SiCN或類似物或其組合物。根據一些實施例，接合層14是由高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition(HDPCVD))、電漿化學氣相沉 積(Plasma Enhanced Chemical Vapor Deposition(PECVD))、化學氣相沉積(Chemical Vapor Deposition(CVD))、低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition(LPCVD))、原子層沉積(Atomic Layer deposition(ALD))或者類似的沉積方法所形成。

根據一些實施例，接合層14為物理性地接觸基板12。根據其他的實施例，載體10包括接合層14與基板12之間的多層(未示出)。例如，前述的多層可由以氧化物為基質的材料(也可以是二氧化矽基質)所形成的氧化層，諸如二氧化矽、磷矽玻璃(phospho-silicate glass(PSG))、硼矽玻璃(borosilicate glass(BSG))、硼摻雜磷矽玻璃(boron-doped phospho silicate glass(BPSG))、氟摻雜矽玻璃(fluorine-doped silicate glass(FSG))或者類似物；也可以是以氮化物為基質的層，其由氮化矽、氮氧化矽或類似物所形成，或者包括氮化矽、氮氧化矽或類似物。根據一些實施例，在基板12與接合層14之間的層可以使用PECVD、CVD、LPCVD、ALD或類似的沉積方法來形成；也可以是接合層14與基板12之間的對準標記(alignment mark)(未示出)，對準標記可以是經由鑲嵌製程(damascene processes)所形成的金屬柱塞(metal plug)。

裝置晶圓30同樣被形成。裝置晶圓30可以為無切割的晶圓，並且如圖2所示的接合製程為晶圓對晶圓接合製程。根據一些實施例，裝置晶圓30包括基板32以及基板32之表面上的積體電路裝置34。根據一些實施例，基板穿孔(through-substrate via) 36是由前側(圖中的底側)延伸到基板32所形成。根據其他的實施例，在這個階段沒有形成穿孔，並且穿孔是在圖3的階段形成。基板32可以為半導體基板，例如矽基板。根據其他的實施例，基板32可以包括其他半導體材料，諸如矽鍺(silicon germanium)、碳摻雜矽(carbon-doped silicon)或類似物。基板32可以為塊體基板(bulk substrate)，或者可以有層狀結構，例如，包括矽基板以及矽基板上的矽鍺基板。

根據一些實施例，裝置晶圓30包括裝置晶粒，裝置晶粒可以包括邏輯晶粒、記憶晶粒、輸入/輸出(I/O)晶粒、整合被動元件(Integrated Passive Devices，IPDs)或類似物。例如，裝置晶圓30中的邏輯裝置晶粒可以是中央處理器(CPU)晶粒、圖像處理器(GPU)晶粒、行動應用程式晶粒、微處理器(MCU)晶粒、基頻(BaseBand，BB)晶粒、應用處理器(Application Processor，AP)晶粒或類似物。裝置晶圓30中的記憶晶粒可以包括靜態存取記憶體(Static Random-Access Memory，SRAM)晶粒、動態存取記憶體(Dynamic Random-Access Memory，DRAM)晶粒或類似物。裝置晶圓30可以是簡單的裝置晶圓，其包括連續地延伸穿過裝置晶圓的半導體基板；或者可以是重構晶圓，其包括封裝於其內的裝置晶粒，且這些裝置晶粒可以整合為一個系統。

根據一些實施例，積體電路裝置34形成在半導體基板32的前表面(圖中的底面)上。實例的積體電路裝置34可以包括互補金氧半導體(CMOS)電晶體、電阻、電容、二極體以及/或類似物， 積體電路裝置34的細節並沒有在此圖中示出。根據其他的實施例，裝置晶圓30被用來形成中介層(interposer)，其中基板可以是半導體基板或者介電基板。

前側的內連結構(interconnect structure)38形成在基板32的前側上。前側的內連結構38可以包括多個介電層40，諸如層間介電質(Inter-Layer Dielectric，ILD)、金屬間介電質(Inter-Metal Dielectrics，IMD)、非低介電保護層(non-low-k passivation layers)、聚合物層(polymer layer)以及/或類似物。根據一些實施例，ILD形成自或包括二氧化矽、PSG、BSG、BPSG、FSG或類似物；IMD可以是由介電常數(k值)低於3.0左右的低介電材料所形成。舉例而言，IMD可以包括含碳的低介電材料、氫倍半矽氧烷(Hydrogen SilsesQuioxane，HSQ)、甲基倍半矽氧烷(MethylSilsesQuioxane，MSQ)或其類似材料。

前側的內連結構38進一步包括介電層裡的導電特徵(conductive feature)。導電特徵可以包括接觸柱塞(contact plug)、金屬線、金屬接墊(metal pad)、(圖形如元件標號42所示)、金屬穿孔及/或類似物。接觸柱塞可以由鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、合金及/或多層所形成；每個金屬線和金屬穿孔都可以包括擴散阻障層(diffusion barrier layer)以及擴散阻障層上的含銅金屬材料，擴散阻障層可以包括鈦、氮化鈦、鉭、氮化鉭或類似物。

根據一些實施例，金屬接墊44可形成在介電層40中，金屬接墊44可以形成自或包括鋁、銅、鎳、鈦、鈀或類似物或合 金。根據一些實施例，金屬接墊44是在保護層中。根據其他實施例，可形成聚合物層(其可以為聚醯亞胺(polyimide)、聚苯並噁唑(polybenzoxazole(PBO))或類似物)，而金屬接墊44在聚合物層中。

裝置晶圓30經由晶圓對晶圓接合的方式被接合至載體10。各個製程繪示在圖25所示的製程流程200中的製程202。成果結構如圖2所示。介電層40中的表面介電層經由熔融接合(fusion bonding)的方式來接合至接合層14，而矽-氧-矽鍵結被形成來使介電層40中的表面介電層接合至接合層14。

進一步參照圖2，邊緣密封層(edge-sealing layer)48被塗佈在基板12與基板32之間的邊緣間隙中，以及在內連結構38的側壁(sidewall)上。各個製程繪示在如圖25所示的製程流程200中的製程204。根據一些實施例，邊緣密封層48形成自或包括聚醯亞胺，其可以是聚醯亞胺、聚苯並噁唑或類似物。邊緣密封層48可以被塗佈成可流動的形式，接著熟化(cured)和凝固(solidified)。再者，邊緣密封層48被塗佈成完全環繞的內連結構38之環(ring)。

參照圖3，進行晶圓邊緣修剪製程(edge trimming process)以形成凹陷(recess)50，其沿著晶圓10和30的周邊形成凹陷環。各個製程繪示在圖25所示的製程流程200中的製程206。接著，在裝置晶圓30的背側進行背側研磨製程(grinding process)，並且薄化基板32。背側研磨製程可以透過化學機械研磨製程(Chemical Mechanical Polish(CMP)process)或是機械研磨製程(mechanical polishing process)來進行。在背側研磨製程中，邊緣密封層48具有防止裝置晶圓30自載體10剝離的功能。進行背側研磨製程直到露出穿孔36。

根據一些實施例，露出穿孔36之後，半導體基板32即輕微地凹陷，例如經由蝕刻製程(etching process)，使得穿孔36的頂端自凹陷的半導體基板32凸出。

接著，如圖4所示，形成介電絕緣層(dielectric isolation layer)52以使穿孔36的凸出部分嵌入於其中。根據一些實施例，介電絕緣層52首先沉積的介電質所形成，其可以形成自或包括二氧化矽、氮化矽或類似物。然後，進行平坦化製程(planarization process)以移除介電質在穿孔36上方多餘的部分，使得穿孔36再次露出。剩餘的介電質為介電絕緣層52。

進一步參照圖4，形成背側內連結構54。各個製程繪示在圖25所示的製程流程200中的製程208。背側內連結構54包括一個或多個介電層56以及一個或多個重佈線(redistribution lines(RDLs))層58。根據一些實施例，重佈線層58經由鑲嵌製程所形成，其包括沉積相對應的介電層56、形成介電層56中的溝槽與孔開口、以及用金屬材料來填充溝槽與孔開口，以形成重佈線層58。介電層56可以形成自或包括無機介電質，諸如二氧化矽、氮化矽、氮氧化矽或類似物。根據其他的實施例，介電層56可以由聚合物所形成，其可以是光敏性(photo-sensitive)聚合物，並 且重佈線層58的形成製程可以包括沉積金屬晶種層(metal seed layer)、形成與圖形化金屬晶種層上方的電鍍光罩(plating mask)、進行電鍍製程來形成重佈線層、移除電鍍光罩來露出金屬晶種層的底層、以及蝕刻金屬晶種層的露出部分。

根據一些實施例，接合墊60被形成來作為晶圓30的表面導電特徵。接合墊60可以有與介電層56中頂端介電層的頂面共平面(coplanar)之頂面。根據一些實施例，接合墊60形成自或包括銅。介電層56中的頂端介電層可以形成自或包括以矽為基質的介電質，諸如二氧化矽、氮化矽、SiC、SiOC、SiON、SiOC或類似材料。

參照圖5，多個裝置晶粒62經由晶片對晶圓接合的方式來接合至晶圓30。各個製程繪示在圖25所示的製程流程200中的製程210。接合可以用面對背接合(face-to-back bonding)的方式來實踐，其中將裝置晶粒62的前側接合至晶圓30中晶粒的背側。晶圓30中的每個晶粒可以接合至一個或多個裝置晶粒62。每個晶粒62也可以接合至晶圓30中的一個或多個晶粒。裝置晶粒62可以包括半導體基板64以及半導體基板64之表面上的積體電路66。半導體基板64可以是矽基板。

每個裝置晶粒62可以包括內連結構68，其包括介電層70以及導電特徵(未示出)在內。接合墊72被形成來作為裝置晶粒62的表面導電特徵。接合墊72可以有與介電層70中表面介電層的表面共平面之表面(於圖中的底面)。根據一些實施例，接合 墊72形成自或包括銅。介電層70中的表面介電層可以形成自或包括以矽為基底的介電質，諸如二氧化矽、氮化矽、SiC、SiOC、SiON、SiOC或類似物。

接合可以經由混和接合(hybrid bonding)的方式來實踐。例如，接合墊72經由金屬對金屬直接接合的方式來接合至接合墊60。根據一些實施例，金屬對金屬直接接合是指銅對銅直接接合。再者，介電層70中的表面介電層經由熔融接合的方式接合至介電層56中的表面介電層，例如其中產生Si-O-Si接合。

圖6示出形成間隙填充層/區的間隙填充製程。各個製程繪示在圖25所示的製程流程200中的製程212。根據一些實施例，間隙填充層包括黏著層(adhesion layer)74、以及位於黏著層74上方且接觸黏合層74的介電層76。黏著層74可以使用共形沉積製程(conformal deposition process)的方式沉積，諸如原子層沉積或化學氣相沉積。因此，黏著層74可以是共形層，例如其中橫向部分的厚度和垂直部分的厚度大致上相等(例如，差異小於20%左右)。黏著層74是由對於裝置晶粒62的側壁以及介電層56的頂面具有好的黏著度之介電質所形成。根據一些實施例，黏著層74形成自或包括含氮材料，例如氮化矽。

介電層76是由不同於黏著層74的材料之材料所形成。根據一些實施例，介電層76形成自或包括二氧化矽，然而其他介電質諸如碳化矽、氮氧化矽、氮碳氧化矽或類似物，也可以使用之。介電層76可以是橫向部分和垂直部分的厚度不一的非共形層，或 者也可以是共形層。

進一步參照圖6，諸如CMP製程或機械研磨製程的平坦化製程，被用來移除間隙填充層74和76的多餘部分，使得基板64的頂面露出。基板64也可以被研磨到所需的厚度，例如小於50μm左右。間隙填充層74和76的剩餘部分統稱為間隙填充層78。綜上所述，圖6所示的結構被稱為重構晶圓100。

裝置晶粒62和間隙填充區78統稱為重構晶圓81。根據一些實施例，重構晶圓81可以預先形成，然後經由晶圓對晶圓接合的方式接合到底層的晶圓，而不是將裝置晶粒62接合至晶圓30並且基於接合的裝置晶粒62來形成重構晶圓81。同樣的，晶圓30可以是未切割的裝置晶圓，或者可以是與重構晶圓81有相同結構的重構晶圓。重構晶圓經由晶圓對晶圓接合的方式接合至載體10。

間隙填充區78有凹槽，因此有斜角凹陷(bevel recesses)80，其凹陷會側向地延伸到已修剪晶圓30的側壁。斜角凹陷80將不利地影響隨後的製程，諸如支撐基板(supporting substrate)的接合。例如，如圖24所示，因為裝置晶粒62可以像矩陣一樣排列，並且晶圓30的俯視圖是圓形的，一些裝置晶粒62可以比其他裝置晶粒62更遠離晶圓邊緣，導致大且寬的斜角凹陷80。因此，斜角凹陷80可以在隨後製程之前被填充。圖7至圖10示出一些實例製程，其為根據一些實施例，用斜角凹陷填充區82來填充斜角凹陷的實例製程。

參照圖7，形成犧牲層(sacrificial layer)84。犧牲層84A 可以形成來覆蓋在分佈有裝置晶粒的重構晶圓100區域，而非覆蓋在裝置晶粒的最外側與重構晶圓100相對最近邊緣之間的一些區域。各個製程繪示在圖25所示的製程流程200中的製程214。犧牲層84A可以包括光阻。

圖24示出犧牲層84A的實例俯視圖，其可以覆蓋所有的裝置晶粒62，以及具有與最外側裝置晶粒62的外邊緣垂直對齊的邊緣，或者稍微擴大超出最外側裝置晶粒62的外邊緣。由於最外側裝置晶粒62的最外邊緣距離晶圓30邊緣更遠的地方，斜角凹陷可以比它們更靠近晶圓30邊緣的地方更大，因此犧牲層84A可以有接近裝置晶粒62的邊緣。根據一些實施例，在重構晶圓100的俯視圖中，犧牲層84A可以形成為具非圓形的形狀(雖然晶圓30有圓形的俯視形狀)。

再參照圖7，沉積第一個填充層。各個製程繪示在圖25所示的製程流程200中的製程216。第一填充層82A可以包括或形成自二氧化矽、氮氧化矽、碳氧化矽、氮碳氧化矽或類似物或其組合物。第一填充層82A的材料可以跟介電層76的材料相同或不同。

根據其他的實施例，沒有形成犧牲層84，並且第一填充層82A直接地與半導體基板接觸。繪示在圖25所示的製程流程200中之製程214和218因此被用虛線來表示這些製程(製程214和218)可以進行或不用進行。

根據一些實施例，第一填充層82A的沉積可以採用非共 形沉積製程，諸如PVD或者PEVCD，使得第一填充層82A的頂端比側壁更薄。在填充斜角凹陷中非共形的第一填充層82A是較有效的方式。或者，第一填充層82A可以形成自共形沉積製程，諸如CVD。第一填充層82A的一些部分在犧牲層84A上方沉積。

在沉積製程之後，犧牲層84A已被移除，例如在蝕刻製程中。各個製程繪示在圖25所示的製程流程200中的製程218。第一填充層82A在犧牲層84A上方的部分因此被移除，這也被稱作為脫離(being lifted)。然後，第一平坦化製程諸如CMP製程可以被用來將沉積的第一填充層82A的頂面與裝置晶粒62的頂面對齊。各個製程繪示在圖25所示的製程流程200中的製程220。先前的製程包括形成犧牲層84A、沉積第一填充層82A、移除犧牲層84A、以及平坦化製程，被統稱為第一斜角填充循環(bevel-filling cycle)。

根據其他的實施例，第一斜角填充循環包括沉積第一填充層82A以及隨後的平坦化製程，並且不包括沉積以及移除犧牲層84A。根據另一些其他的實施例，第一斜角填充循環包括沉積犧牲層84A、沉積第一填充層82A、移除犧牲層84A，並且不包括隨後的平坦化製程。平坦化製程在所有隨後的斜角填充循環完成之後進行。

根據一些斜角凹陷未完全填充的實施例，在第一斜角填充循環之後，可以進行第二斜角填充循環。各個製程繪示在圖25所示為循環回到製程214。例如，如圖9所示在第二斜角填充循環 中的中間階段包括形成和圖形化犧牲層、沉積第二斜角填充層82B、為了脫離第二填充層82B的一些部份去移除犧牲層84B、以及可能進行第二平坦化製程。第二填充層82B可以包括或形成自二氧化矽、氮氧化矽、碳氧化矽、氮碳氧化矽，或類似物或其組合物。並且，第二填充層82B的材料可以與第一填充層82A的材料相同或不同。

斜角填充循環可以重複進行直到斜角凹陷被完全填滿，或者基本上完全填滿，例如超過90%的體積被填滿。填充層的剩餘部分(包括第一填充層82A和第二填充層82B或者更多(如果包括更多斜角填充循環的話))被統稱為斜角填充層/區82。如圖10所示，進行平坦化製程之後的結構。平坦化製程可以是在最後的斜角填充循環中，或者如果斜角填充循環沒有包括平坦化製程的話，可以是在多個斜角填充循環之後。由於平坦化製程，裝置晶粒62裡的結構64頂面可以露出，以及與斜角填充區82和介電層76的頂面共平面。

如圖11所示，接合層86的形成。各個製程繪示在圖25所示的製程流程200中的製程222。根據一些實施例，接合層86包括以矽為基底的介電質，諸如二氧化矽、氮化矽、碳化矽、SiOC、SiON、SiOCN或其組合物。形成的製程可以是共形沉積製程，諸如ALD、CVD或類似物。

如圖12所示，斜角移除製程，其經由蝕刻來移除一些先前沉積的材料。各個製程繪示在圖25所示的製程流程200中的製 程224。斜角移除製程可以在之後的製程期間減少這些材料的碎片和顆粒。根據一些實施例，光阻(未示出)可以形成來覆蓋重構晶圓100的中間部分(參照圖11)。接著，蝕刻製程可以被用來移除載體10的底端角落上的接合層86的部分以及介電層76的部分。

如圖13所示，根據一些實施例，支撐基板88到重構晶圓100的接合。各個製程繪示在圖25所示的製程流程200中的製程226。支撐基板88是以晶圓形態形成，因此也稱作支撐晶圓。支撐基板88可以透過接合層92來接合到接合層86。根據一些實施例，接合層92在支撐基板88上預先形成，例如透過熱氧化製程或者沉積製程，並且將包括接合層92以及支撐基板88的結構接合至接合層86。

接合層92可以是以碳為基底的介電層，其形成自或包括SiO2、SiN、SiC、SiON或類似物。沉積製程可以包括LPCVD、PECVD、PVD、ALD、PEALD或類似物。支撐基板88可以由高熱導率的材料所形成。根據一些實施例，支撐基板88為矽基板，但也可以使用其他類型的基板，諸如其他的半導體基板、介電基板、金屬基板，或者類似可使用的基板。整個支撐基板88可以由均質材料所形成。例如，支撐基板88可以沒有主動元件和被動元件、金屬線、介電層和類似物在內。接合層92與接合層86之間的接合可以包括熔融接合。

根據一些實施例，在接合製程之後，例如在機械研磨製程或CMP製程中，支撐基板88變薄，使支撐基板88的厚度減少到 適當值。然後支撐基板88足夠厚來支撐之後的晶圓10研磨(參照圖12)，並且不會太厚。根據其他的實施例，支撐基板88沒有變薄。

接著，將重構晶圓100上下翻轉，如圖14所示。下一步，移除載體10，例如透過機械研磨製程。各個製程繪示在圖25所示的製程流程200中的製程228。載體移除製程可以進行直到晶圓30露出，如圖15所示。成果結構如圖15所示，並且被稱為重構晶圓96。

參照圖16，沉積保護層98。各個製程繪示在圖25所示的製程流程200中的製程230。保護層98可以由具有阻絕水分功效的非低介電層所形成。根據一些實施例，保護層98形成自二氧化矽、氮化矽、USG或類似物或其組合物或其多層物。保護層98可以為共形地，以及可以用ALD、CVD或類似方法所形成。

圖17繪示開口102的形成，開口102是透過蝕刻保護層98以及介電層40來形成。各個製程繪示在圖25所示的製程流程200中的製程232。接著，可以形成聚合物層104，並且延伸到開口102中。各個製程繪示在圖25所示的製程流程200中的製程234。透過移除直接位於金屬接墊44上方的聚合物層部分，來露出金屬接墊44。下一步，如圖18所示，形成電子連接器106耦合於金屬接墊44。各個製程繪示在圖25所示的製程流程200中的製程236。電子連接器106可以為銲錫(solder)區、金屬柱(metal pillar)、金屬接墊或類似物。

重構晶圓96可以在晶圓的形態下被使用，其中整個晶圓96被用來做封裝。換句話說，重構晶圓96被用在(耦合於)最終產品中。這可以使用在對性能要求較高的應用，諸如AI應用。根據這些實施例，重構晶圓96可以修剪或者不用修剪來移除一些不包括裝置晶粒、電路、佈線等等的邊緣部分。例如，圖24圖例化的繪示出當重構晶圓96被修剪時，修剪線97被移除，其中移除重構晶圓96在修剪線97以外的部分。

參照圖18，根據其他的實施例，單體化製程(singulation process)被用來將重構晶圓96切割成分離的封裝96’，其每一者均相同。各個製程繪示在圖25所示的製程流程200中的製程238。在封裝96’，切割晶圓30的部分之裝置晶粒30’，被稱作第一級(tier-1,T1)晶粒，因為是封裝形成製程中第一個被接合的。裝置晶粒62被稱作第二級(tier-2,T2)晶粒。封裝96’也可以包括從晶圓級支撐基板88所切割的支撐基板88’。

單體化製程可沿著切割道(scribe line)108進行。切割道108A、108B、108C、108D以及108E繪示出一些單體化或切割道的可能位置(如圖24的修剪線97所示)。一些位在重構晶圓96邊緣處的封裝96’可以具獨特結構。例如，當採用切割道108A時，各個封裝96’是沒有斜角填充區82的。同時，半導體基板32的邊緣露出。除此以外，當採用切割道108B時，各個封裝96’可以包括斜角填充區82，其是在圖式的封裝96’左側上方而非右側上方。當採用切割道108C、108D或108E時，各個封裝96’更可以包括 在圖式的封裝96’之黏著層74左側上方而非右側上方。切割道也可以是切割道108A和108E之間位置的任何位置。

圖19經由元件標號23示出一些根據本揭露的實施例所形成之封裝96’。這些封裝的形成包括晶圓對晶圓的接合製程，其中晶圓可以包括未切割的裝置晶圓或者重構晶圓，而其重構晶圓包括封進去封裝(間隙填充區)裡的分離裝置晶粒。在這些封裝中，除非另有說明，標記為T1裝置晶粒是接合T2晶粒之前接合(至初始載體10)的裝置晶粒，並且T2裝置晶粒是接合T3晶粒之前接合至T1晶粒的裝置晶粒。雖然電子連結器106存在，但並未顯示於圖19-32。

圖19示意地地示出第二級封裝96’，其與圖18所示的封裝96’相同，省略一些細節。封裝的形成包括晶圓對晶圓接合製程，其中將包括T1晶粒的裝置晶圓接合至載體；然後是晶片對晶圓接合製程，其中經由晶圓對晶圓接合的方式將分離的T2晶粒接合至包括T1晶粒的裝置晶圓。

圖20示意地地示出第二級封裝96’。封裝的形成包括晶片對晶圓接合製程，其中將分離的T1晶粒接合至載體晶圓；然後是間隙填充製程以形成重置晶圓。接著，進行晶圓對晶圓接合製程，其中將包括T2晶粒的未切割裝置晶圓接合至包括T1晶粒的重構晶圓。接著可以接合支撐基板88，並且可以移除載體。單體化製程可以進行或者不用進行。

圖21示意地地示出第三級裝置96’。封裝的形成包括晶 圓對晶圓接合製程，其中將包括T1晶粒的裝置晶圓接合至載體；然後是晶片對晶圓接合製程，其中將分離的T2晶粒接合至包括T1晶粒的裝置晶圓。T2晶粒被封裝(間隙填充)來形成第一重構晶圓。接著，經由晶圓對晶圓接合的方式來將包括封裝T3晶粒的第二重構晶圓接合至第一重構晶圓。或者，可以經由晶片對晶圓接合的方式將T3晶粒接合至T2晶粒。單體化製程可以進行或者不用進行。

圖22示意地的示出第三級封裝96’。封裝的形成包括晶片對晶圓接合製程，其中將分離的T1晶粒接合至載體來形成第一重構晶圓；然後是晶圓對晶圓接合製程，其中將包括T2晶粒的裝置晶圓接合至第一重構晶圓來形成第二重構晶圓。接著，經由晶片對晶圓接合的方式，將分離的T3晶粒接合至T2晶粒於第二重構晶圓中；然後是封裝製程來填充T3晶粒之間的間隙。或者，可以預先封裝T3晶粒來形成重構晶圓，其經由晶圓對晶圓接合的方式來接合至T2晶粒。單體化製程可以進行或者不用進行。

圖23示意地地示出第三級封裝96’。封裝的形成包括晶片對晶圓接合製程，其中將分離的T1晶粒接合至載體來形成第一重構晶圓；然後是晶片對晶圓接合製程，其中將分離的T2晶粒接合至第一重構晶圓來形成第二重構晶圓。或者，可以預先封裝T2晶粒來形成重構晶圓，其經由晶圓對晶圓接合的方式來接合至T1晶粒。接著，經由晶圓對晶圓接合的方式將包括T3晶粒的晶圓接合至第二重構晶圓。單體化製程可以進行或者不用進行。

本揭露的實施例具有一些有利的技術特徵。藉由進行晶圓對晶圓製程來形成封裝，晶圓中晶粒的準備和間隙填充製程可以省略，因此降低製造成本。結合晶圓對晶圓製程與晶片對晶圓接合，進一步提供了更彈性的積體電路製程。

根據一些實施例，包括經由晶圓對晶圓接合的方式來接合第一晶圓和第二晶圓的方法，其中第二晶圓包括第一多個裝置晶粒在內；經由晶片對晶圓接合的方式，來接合第二多個裝置晶粒在第二晶圓上；進行間隙填充製程來填充第二多個裝置晶粒與間隙填充區之間的間隙，其中將多個間隙填充區填充於第二多個裝置晶粒之間共同形成重構晶圓。

在一些實施例中，第一晶圓包括載體，以及所述方法進一步包括：經由晶圓對晶圓接合的方式來接合支撐基板在第二多個裝置晶粒上，其中支撐基板以及第一晶圓在第二晶圓的相對側；並且移除第一晶圓。在實施例中，移除第一晶圓包括了研磨製程。在實施例中，所述方法進一步包括：移除第一晶圓後，蝕刻第二晶圓裡的介電層以形成開口，露出第二晶圓中的金屬接墊；並且形成金屬接墊上方的電子連接器。

在實施例中，所述方法進一步包括：間隙填充製程後，進行斜角填充製程，來填充接近重構晶圓的邊緣區域之斜角凹陷。在實施例中，斜角填充製程包括多個循環，以及其中多個循環中的每個循環包括了沉積填充層；並且平坦化填充層。在實施例中，多個循環中的每個循環進一步包括了形成覆蓋重構晶圓的中央部分的 犧牲層，露出重構晶圓的邊緣部分，以及在犧牲層上方沉積填充層部分；並且在沉積填充層之後，移除犧牲層，使填充層部分移除。

在實施例中，第二晶圓包括半導體基板以及延伸進半導體基板的穿孔，以及其中所述方法進一步包括：在將第二多數裝置晶圓接合至第二晶圓之前，薄化半導體基板來露出穿孔。在實施例中，所述方法進一步包括：切割重構晶圓來形成多個封裝。在實施例中，所述方法進一步包括；修剪重構晶圓的邊緣部分來移除重構晶圓部分，其中修剪的部分沒有電路。在實施例中，所述方法進一步包括：在將第二多個裝置晶粒接合至第二晶圓之前，進行邊緣修剪製程來移除第二晶圓的邊緣部分。

根據一些實施例，一個結構包括經由熔融接合的方式來將裝置晶圓接合至載體，其中裝置晶圓包括積體電路在內；經由晶片對晶圓接合的方式來接合裝置晶圓上的多個裝置晶粒；進行間隙填充製程，將多個間隙填充區填充於多個裝置晶粒之間的間隙；將支撐基板接合至間隙填充區以及多個裝置晶粒；從裝置晶圓移除載體；以及形成裝置晶圓上的電子連接器，其中電子連接器耦合於裝置晶圓中的積體電路。

在實施例中，支撐基板包括了空白的矽基板。在實施例中，所述方法進一步包括：在間隙填充製程之後並且將支撐基板接合至間隙填充區之前，沉積在間隙填充區以及多個裝置晶粒上方的接合層。在實施例中，所述方法進一步包括：在接合支撐基板之前，蝕刻間隙填充層的部分，其中蝕刻部分被沉積在載體的邊緣上。在 實施例中，所述方法進一步包括：在將多個裝置晶粒接合至載體之前，進行邊緣修剪製程來移除裝置晶圓的邊緣部分。在實施例中，在邊緣修剪製程中，邊緣凹陷被形成自從載體的頂面延伸至載體的頂面與底面之間的中間面。

根據一些實施例，所述方法包括：經由第一接合製程來接合載體上的第一多個裝置晶粒；經由第二接合製程來接合第一多個裝置晶粒上方的第二多個裝置晶粒，其中第一個第一接合製程與第二接合製程包括晶圓對晶圓接合製程，以及第二個第一接合製程與第二接合製程包括晶片對晶圓接合製程；接合第二多個裝置晶粒上方的空白矽基板；以及移除載體。在實施例中，當進行晶圓對晶圓接合製程時，第一多個裝置晶粒是在未切割的裝置晶圓裡。在實施例中，當進行晶圓對晶圓接合製程時，第一多個裝置晶粒是在重構晶圓裡。

以上概述了若干實施例的特徵，以使熟習此項技術者可更加地理解本揭露的各態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍的條件下對其做出各種改變、代替及變更。

10、30:裝置晶圓

62:裝置晶粒

97:修剪線

84A、84B:犧牲層

Claims (10)

1. 一種半導體結構的製作方法，包括：經由晶圓對晶圓接合的方式，接合第一晶圓與第二晶圓，其中所述第二晶圓包括第一多個裝置晶粒於其中；經由晶片對晶圓接合的方式，接合第二多個裝置晶粒至所述第二晶圓上；進行間隙填充製程，以將多個間隙填充區填充於所述第二多個裝置晶粒之間的間隙，其中所述多個間隙填充區以及所述第二多個裝置晶粒共同形成重構晶圓；以及進行斜角填充製程，以填充接近所述重構晶圓的邊緣部分之斜角凹陷。
2. 如請求項1所述的半導體結構的製作方法，其中所述第一晶圓包括載體，且所述方法進一步包括：經由晶圓對晶圓接合的方式，接合支撐基板至所述第二多個裝置晶粒，其中所述支撐基板與所述第一晶圓位在所述第二晶圓的相對側；以及移除所述第一晶圓。
3. 如請求項1所述的半導體結構的製作方法，其中所述斜角填充製程包括多個循環，且其中所述多個循環中的每一者包括：形成覆蓋所述重構晶圓的中央部分的犧牲層，以使所述重構晶圓的邊緣部分露出，並且填充層的部分沉積在所述犧牲層上；以 及於沉積所述填充層之後，移除所述犧牲層，以使所述填充層的所述部分被移除。
4. 如請求項1所述的半導體結構的製作方法，其中所述第二晶圓包括半導體基板以及延伸至半導體基板中的穿孔，且其中所述方法進一步包括：於接合所述第二多個裝置晶粒至所述第二晶圓之前，薄化所述半導體基板以露出所述穿孔。
5. 如請求項1所述的半導體結構的製作方法，進一步包括修剪所述重構晶圓的邊緣部分，以移除所述重構晶圓的部分，且被修剪的部分沒有電路。
6. 如請求項1所述的半導體結構的製作方法，進一步包括於接合所述第二裝置晶粒至所述第二晶圓上之前，進行邊緣修剪製程，以移除所述第二晶圓的邊緣部分。
7. 一種半導體結構的製作方法，包括：經由熔融接合的方式，接合裝置晶圓至載體，其中所述裝置晶圓包括積體電路於其中；經由晶片對晶圓接合的方式，接合多個裝置晶粒至所述裝置晶圓上；進行間隙填充製程，以將多個間隙填充區填充於所述多個裝置晶粒之間的間隙；進行斜角填充製程，以填充所述多個間隙填充區的斜角凹陷； 接合支撐基板至所述間隙填充區以及所述多個裝置晶粒；自所述裝置晶圓移除所述載體；以及在所述裝置晶圓上形成電子連接器，其中所述電子連接器耦合於所述裝置晶圓中的積體電路。
8. 如請求項7所述的半導體結構的製作方法，進一步包括在所述間隙填充製程之後以及在所述支撐基板被接合至所述間隙填充區之前：在所述間隙填充區以及所述多個裝置晶粒之上沉積接合層。
9. 一種半導體結構，包括：第一裝置晶粒；第二裝置晶粒，位於所述第一裝置晶粒下方並且接合至所述第一裝置晶粒，其中所述第二裝置晶粒包括半導體基板；間隙填充區，包圍所述第二裝置晶粒；斜角凹陷填充區，位於間隙填充區的一側並且與間隙填充區接觸；接合層，與所述斜角凹陷填充區、所述間隙填充區以及所述半導體基板接觸；以及支撐基板，經由所述接合層接合至所述第二裝置晶粒，其中所述支撐基板的整體由均質材料所形成。
10. 如請求項9所述的半導體結構，進一步包括介電層，與所述斜角凹陷填充區以及所述間隙填充區兩者接觸，其中在 結構的剖面圖中，所述介電層被伸長且具有長度方向，且所述長度方向垂直於所述第一裝置晶粒與所述第二裝置晶粒之間的介面。

Images