TWI864629B - 封裝件及其形成方法 - Google Patents

Abstract

一種封裝件的形成方法包括：經由面對面接合將第一元件晶粒接合到第二元件晶粒，其中所述第二元件晶粒在元件晶圓中。形成間隙填充區包圍所述第一元件晶粒。在所述元件晶圓上執行背側研磨製程以裸露出所述第二元件晶粒的第一穿孔。在所述元件晶圓的背側上形成重佈線路結構，其中所述重佈線路結構在所述第二元件晶粒中通過所述第一穿孔與所述第一元件晶粒電性連接。將支撐基底接合到所述第一元件晶粒。

Description

封裝件及其形成方法

本揭露實施例是有關於一種積體電路及其形成方法，且特別是有關於一種封裝件及其形成方法。

積體電路的封裝常用晶粒與晶圓接合和晶圓與晶圓接合。例如，多個離散元件晶粒可以接合至晶圓。多個元件晶粒可以封裝在模製化合物中，形成重分佈線。然後可以將晶圓鋸開以形成離散封裝件。

本揭露實施例之形成封裝件的方法包括經由面對面接合將第一元件晶粒接合到第二元件晶粒，其中所述第二元件晶粒在元件晶圓中；形成包圍第一元件晶粒的間隙填充區；在元件晶圓上執行背側研磨製程，以裸露出所述第二元件晶粒的第一穿孔；在元件晶圓的背側上形成重佈線路結構，其中重佈線路結構通過第二元件晶粒的第一穿孔與第一元件晶粒電性連接。將支撐基底接合到所述第一元件晶粒。

本揭露實施例之一種封裝件包括第一元件晶粒，第一元 件晶粒包括第一半導體基底；以及在第一半導體基底的第一前表面上的第一主動元件；第二元件晶粒接合到第一元件晶粒，其中第二元件晶粒包括第二半導體基底；在第二半導體基底的第二前表面上的第二主動元件，其中第一前表面與第二前表面相對；第一穿孔穿過第二半導體基底；以及第二元件晶粒的背側上的內連線結構；以及接合到第一元件晶粒的支撐基底。

本揭露實施例之封裝件包括第一元件晶粒；支撐基底，在所述第一元件晶粒上，並接合至所述第一元件晶粒，其中所述支撐基底中不含主動元件和被動元件；熱介面材料；金屬特徵通過熱介面材料連接到支撐基底；以及在所述第一元件晶粒下方且與所述第一元件晶粒接合，其中所述第二元件晶粒包括穿孔，在所述第二元件晶粒中；以及背側內連線結構底層在所述穿孔下方並連接到所述穿孔。

20:元件晶圓

20’、22’、110’、120’:元件晶粒

21’:邊緣區

22、122:基底

24、124:積體電路裝置

26:層間介電質

28:接觸插塞

30、130、304:內連線結構

32、132:金屬線

34、52、134、152:通孔

34A:金屬線墊

36、96、136:介電層

40、140:金屬墊

42、142:鈍化層

44、144:平坦化層

46、146:開口

48、148:探針卡

50、150:接合墊

54、72、82、154:接合層

56、170:切割道

64:重構晶圓

64’:封裝件

65’、121’:邊緣部分

66、68:間隙填充材料/層

70:隔離區

74:保護層

76:凹陷

78:邊緣保護層

84:支撐基底

86:介質隔離層

88:背側內連線結構

92:重佈線路層

94:介電層

98:導電特徵

120:晶圓

126:ILD

160:基底穿孔

162:介電絕緣層

180:封裝件

182:金屬蓋

183、185:熱介面材料

184、187、188、308:封裝構件

186:散熱器

200:製程流程

202、204、206、208、210、212、214、216、218、220、222、 224、226、228、230、232:製程

302:包封體

310:扇出封裝件

316:穿孔

α:直角

當結合所附的圖閱讀以下詳細描述時，本揭露的方面將得到最好的理解。值得注意的是，根據業界的標準做法，各特徵並未按比例繪製。事實上，為了討論的清楚起見，可以任意增加或減少各種特徵的尺寸。

圖1到16示出根據一些實施例在形成封裝件的中間階段中。

圖17示出根據可選實施例的封裝件的剖視圖。

圖18A、18B和18C示出根據一些實施例的一些背側內連線結構的剖視圖。

圖的19至22示出根據一些實施例的一些封裝件的截面圖和俯視圖。

圖23示出根據一些實施例的具有更多元件晶粒並且在底部晶粒中具有主動元件的封裝件的剖視圖。

圖24示出根據一些實施例的具有更多元件晶粒並且在底部晶粒中沒有主動元件的封裝件的剖視圖。

圖25示出根據一些實施例的具有單個頂部晶粒的封裝件的截面圖，所述頂部晶粒具有與相應的底部晶粒相同的橫向尺寸。

圖26至28示出根據一些實施例的頂部晶粒和相應的穿孔的配置。

圖29至31示出根據一些實施例的一些封裝件。

圖32示出根據一些實施例的用於形成封裝件的製程流程。

以下公開內容提供了許多不同的實施例或示例，用於實現本發明的不同特徵。下面描述構件和配置的具體示例以簡化本揭露。當然，這些僅是示例而不是限制性的。例如，在以下描述中在第二特徵之上或之上形成第一特徵可以包括其中直接接觸地形成第一和第二特徵的實施例，並且還可以包括其中可以在兩者之間形成附加特徵的實施例。第一和第二特徵，這樣第一和第二特徵可能不會直接接觸。此外，本揭露可以在各種示例中重複參考數字和/或字母。這種重複是為了簡單和清楚的目的，並且本身並不規定所討論的各種實施例和/或架構之間的關係。

此外，為了便於描述，本文可以使用諸如“底層”、“下 方”、“下層”、“上層”、“上層”等空間相關術語來描述組件或特徵與另組件的關係或特徵，如圖中所示。除了圖中描繪的方向之外，空間相關術語旨在涵蓋使用中的元件或操作的不同方向。該設備可以以其他方式定向(旋轉90度或以其他方向)，並且本文中使用的空間相關描述符同樣可以相應地解釋。

提供一種封裝件及其形成方法。根據一些實施例，多個頂部晶粒通過面對面的接合結合到底部晶圓。底部晶圓包括底部晶粒，具有穿孔形成於其中。多個頂部晶粒被封裝在間隙填充材料中。研磨底部晶圓露出穿孔，在底部晶圓的背側上形成背側內連線結構。支撐基底接合到頂部晶粒。執行單體化製程以將底部晶圓和相應的頂部晶粒切鋸轉換為包括頂部晶粒和底部晶粒的封裝件。通過在底部晶粒的背側上形成重佈線路結構，可以有效地將頂部晶粒產生的熱量通過支撐基底散發出去，從而減少底部晶粒受到熱量的損害。此外，由於在頂部晶粒中沒有形成穿孔，因此可容納主動元件的主動區更大。

在此討論的實施例是為了提供能夠製作或使用本揭露的主題的示例，並且本領域的普通技術人員將容易地理解在保持在不同實施例的預期範圍內的同時可以製作的修飾。在各種視圖和說明性實施例中，相似的參考數字用於指示相似的組件。儘管方法實施例可以被討論為以特定順序執行，但是其他方法實施例可以以任何邏輯順序執行。

圖1至16示出根據一些實施例的在封裝件的形成的中間階段的截面圖。相應的製程也示意性地反映在圖32所示的製程流程中。

參考圖1，形成元件晶圓20。圖1示出元件晶圓20的最右邊的部分，而在示出的部分的左側的元件晶圓20的部分沒有示出。圖所示的部分包括元件晶粒20’和邊緣區21’。在俯視圖中，元件晶圓20可以具有圓形。元件晶圓20可以是未鋸切的晶圓，而圖6中所示的接合製程是晶粒到晶圓接合製程。

根據一些實施例，元件晶圓20包括基底22。基底22可以是半導體基底，例如矽基底。根據其他實施例，基底22可以包括其他半導體材料，例如矽鍺、碳-摻雜的矽等。基底22可以是塊材基底，或者可以具有層狀的結構，例如，包括在矽基底之上的矽基底和矽鍺層。元件晶圓20可以沒有在其中形成的穿孔。

根據一些實施例，元件晶圓20包括元件晶粒，其可包括邏輯晶粒、記憶體晶粒、輸入-輸出晶粒、積體被動元件(IPD)等或其組合。元件晶圓20可以包括系統晶片晶粒，每個包括相互連接以形成系統的多個電路。例如，系統晶片晶粒可以包括中央處理單元(CPU)、記憶體、輸入/輸出電路和/或輔助存儲器電路。元件晶圓20還可以包括圖形處理單元(GPU)晶粒、移動應用程序晶粒、微控制單元(MCU)晶粒、基帶(BB)晶粒、應用處理器(AP)晶粒等。元件晶圓20的記憶電路可以包括靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等。

元件晶圓20可以是未鋸切的晶圓，包括連續延伸到元件晶圓20中所有元件晶粒20’的半導體基底22。或者，元件晶圓20可以是重構晶圓，重構晶圓包括封裝在其中的元件晶粒和 封裝在介電包封體中。根據一些實施例，積體電路元件24形成在半導體基底22的頂面上。示例積體電路元件24可以包括電晶體、電容器、二極體和/或類似物。積體電路元件24的細節在此不再贅述。

層間介電質(ILD)26形成在半導體基底22之上並填充於積體電路元件24中電晶體(未示出)的閘疊層之間的空間。根據一些實施例，ILD26由氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼-摻雜的磷矽酸鹽玻璃(BPSG)、摻氟矽酸鹽玻璃(FSG)等。ILD26可以使用電漿增強化學氣相沉積(PECVD)、旋塗、可流動化學氣相沉積(FCVD)、化學氣相沉積(CVD)等形成。

接觸插塞28形成在ILD26中，並且用於將積體電路元件24電性連接到覆蓋的金屬線和通孔。根據一些實施例，接觸插塞28由選自鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、因此的合金和/或其多層的導電材料形成。接觸插塞28的形成可以包括在ILD26中形成接觸開口，將導電材料填充到接觸開口中，以及執行平坦化製程(例如化學機械研磨(CMP)製程)以使得接觸插塞28的頂面與ILD26的頂面齊平。

內連線結構30形成於ILD26和接觸插塞28之上。內連線結構30包括形成於介電層36中的金屬線32和通孔34。下文中介電層36可以包括內金屬介電質(IMD)層。根據一些實施例，一些介電層36由具有低於約3.0的介電常數值(k值)的低介電常數介電材料形成。介電層36可由含碳低介電常數介電材料、氫矽倍半氧烷(HSQ)、甲基矽倍半氧烷(MSQ)等形成或 包括含碳低介電常數介電材料、氫矽倍半氧烷(HSQ)、甲基矽倍半氧烷(MSQ)等。根據一些實施例，介電層36的形成包括沉積含致孔劑的介電材料，然後進行固化製程以驅除致孔劑，因此剩餘的介電層36是多孔的。

根據本揭露的可選實施例，介電層36中的一些或全部由非低介電常數介電材料例如氧化矽、碳化矽(SiC)、碳氮化矽(SiCN)、氧碳氮化矽(SiOCN)等形成。介電層36之間形成蝕刻停止層(未圖示)、氧化鋁、氮化鋁、SiON等或其多個層，為了簡單起見未示出。

金屬線32和通孔34形成於介電層36中。同一高度的金屬線32以下統稱為金屬層。根據一些實施例，內連線結構30包括經由通孔34互連的多個金屬層。

金屬線32和通孔34可以由銅或銅合金形成，或者由其他金屬形成。其形成的製程可以包括單金屬鑲嵌法製程和雙重金屬鑲嵌製程。在單金屬鑲嵌法製程的示例中，先在介電層36之一中形成溝渠，然後以導電材料填充溝渠。然後執行諸如CMP製程的平坦化製程以去除高於IMD層的頂面的導電材料的多餘部分，在溝渠中留下金屬線。在雙重金屬鑲嵌製程中，溝渠和通孔開口都形成在IMD層中，通孔開口在下面並連接到溝渠。然後將導電材料填充到溝渠和通孔開口中，分別形成金屬線和通孔。導電材料可以包括擴散阻障層和擴散阻障層之上的含銅的金屬材料。擴散阻障層可包括鈦、氮化鈦、鉭、氮化鉭等。

介電層36可以在低介電常數介電層之上更包括鈍化層。例如，在金屬鑲嵌法金屬線32和通孔34之上可以有未摻雜 的矽酸鹽玻璃(USG)層、氧化矽層、氮化矽層等。鈍化層比低介電常數介電層更緻密，並且具有將低介電常數介電層與有害化學物質和氣體(例如水分)隔離的功能。

根據一些實施例，可以有金屬墊40形成在內連線結構30之上，並且通過金屬線32和通孔34電性連接到積體電路元件24。金屬墊40可以由銅、鋁、鋁銅、鎳、鈦、鈀等或其合金形成或包括前述材料。

根據一些實施例，金屬墊40在鈍化層42中。根據一些實施例，鈍化層42由具有等於或大於氧化矽的介電常數的介電常數的非低介電常數介電材料形成。鈍化層42可由無機介電材料形成或包括無機介電材料，其可包括選自但不限於氮化矽、氧化矽、碳化矽、氧氮化矽、氧碳化矽等、其組合的材料，和/或其多層。形成製程可以包括LPCVD、電漿增強化學氣相沉積(PECVD)、物理氣相沉積(PVD)、原子層沉積(ALD)等。根據一些實施例，鈍化層42的頂面具有與金屬線墊34A處於相同水平的部分。

鈍化層42被圖案化形成開口，裸露出金屬墊40。根據一些實施例，金屬墊40的裸露由平坦化鈍化層42執行，使得鈍化層42中超過金屬墊40的部分被移除。因此，金屬墊40和鈍化層42的頂面彼此共面。根據替代實施例，鈍化層42通過蝕刻製程被圖案化，例如，使用圖案化的光阻蝕刻罩幕。因此，鈍化層42可以延伸並覆蓋金屬墊40的邊緣部分。

分配平坦化層44，然後圖案化，形成開口46。平坦化層44可以由聚合物形成，其可以是光敏的或非光敏的。形成平 坦化層44的感光聚合物可以包括聚醯亞胺、聚苯并噁唑(PBO)、苯並環丁烯(BCB)等。當平坦化層44為感光時，平坦化層44的圖案化可以包括對平坦化層44進行曝光製程，然後對平坦化層44進行顯影以形成開口46。在根據平坦化層44是非光敏的替代實施例中，例如，當平坦化層44包括非光敏環氧樹脂/聚合物時，平坦化層44的圖案化可以包括在平坦化層44上施加和圖案化光阻，以及使用圖案化的光阻蝕刻平坦化層44來定義開口的圖案。根據替代實施例，平坦化層44可由無機介電材料例如氧化矽、氮化矽等形成。

進一步參考圖1，執行探測製程。相應的製程在製程流程200中被示為製程202，如圖32所示。可以使用探針卡48執行示例探測製程，探針卡48電性連接到用於確定積體電路元件24功能的儀器。探針卡48中的探頭引腳與金屬墊40(也稱為探針墊)接觸，從而可以向積體電路元件24提供電流/電壓，並可以測量積體電路元件24中的電壓/電流。通過探測製程發現元件晶圓20中有缺陷的晶粒20’以及已知良好晶粒(known-good-dies)20’。

圖2示出了根據一些實施例的接合層54、通孔52和接合墊50的形成。相應的製程在製程流程200中示為製程204，如圖32所示。接合層54可由含矽介電材料形成或包括含矽介電材料，其可由氧化矽、氮氧化矽、碳化矽、碳氧化矽、氮化矽等形成或包括前述材料。

根據使用的接合方法包括介電與介電接合和金屬與金屬接合兩者的一些實施例，接合墊50形成在接合層54中。通孔52 也形成在接合層54中，並將接合墊50電性連接到內連線結構30。根據一些實施例，通孔52著陸在金屬墊/線32上，這些線32在金屬墊40下方，並且可連接到金屬墊40。根據替代實施例，通孔52直接著陸在金屬墊40的頂面上。接合墊50和通孔52的形成包括蝕刻接合層54和下面的介電層以形成開口，通過開口暴露出導電特徵(如金屬墊/線32或金屬墊40)，以導電材料填充開口，並進行平坦化製程以去除高於頂面的接合層54的多餘的部分導電材料。

每一個接合墊50還可以包括共形導電阻障層(由Ti、TiN、Ta、TaN等形成)和在導電阻障層之上的金屬填充物材料。金屬填充物材料可由銅形成或包括銅。

在後續的製程中，將晶圓20單體化，例如沿著切割道56鋸成離散元件晶粒20’。相應的製程在製程流程200中示為製程206，如圖32所示。通過探測製程確定的已知良好晶粒20’被選擇並用於後續包裝製程。

在整個描述中，基底22的具有積體電路元件24的邊稱為基底22的前側。因此，所示的基底22和晶圓20的頂側被稱為基底22和晶圓20的前側。將基底22和晶圓20的與前側相反的一側(圖示的底部側)稱為背面。根據一些實施例，沒有形成延伸到基底22中的穿孔。或者說，在所得的封裝件64’(圖16)中，基底22中沒有形成穿孔以提供從前側到基底22的背側的電性連接。

圖3和4示出根據一些實施例的晶圓120的形成和探測。晶圓120可能有一個結構和一些電路不同於晶圓20的結構 和電路，儘管圖中沒有顯示出差異。圖3示出包括元件晶粒120’和邊緣部分121’的元件晶圓120的最右邊的部分，而在所示出的部分的左側的元件晶圓20的部分未示出。在俯視圖中，元件晶圓120可以具有圓形。根據一些實施例，晶圓20和元件晶粒20’(圖1)是使用先進技術形成的，而晶圓120和元件晶粒120’是使用較舊技術形成的。例如，晶圓20和元件晶粒20’可以使用5-nm技術、3-nm技術或2-nm技術形成，而晶圓120和元件晶粒120’可以使用7-nm技術、14-nm技術、28-nm技術形成，或更老。因此，元件晶粒20’可以比元件晶粒120’產生更多的熱量(每單位晶片面積)。在各個封裝件的操作期間，由於各個封裝的操作期間產生的熱量，元件晶粒20’也可能具有比元件晶粒120’更高的溫度。

根據一些實施例，晶圓120是主動晶圓，其中積體電路裝置124包括主動元件，例如電晶體。根據替代實施例，晶圓120是不含主動元件的被動晶圓。例如，積體電路裝置124可包括被動元件例如電容器、電感器、電阻器等。

此處討論了元件晶圓120的示例結構。元件晶圓120的結構和材料可能與元件晶圓20類似，元件晶圓120的結構和材料可以參考元件晶圓20中相應特徵的討論。元件晶圓120中的特徵可以類似於元件晶圓20中具有相似附圖標記的相應特徵，除了元件晶圓120中的特徵可以在前面標有附加數字“1”。元件晶圓120的結構和材料也可能與晶圓20不同。

根據一些實施例，如圖3中所示，元件晶圓120包括基底122。基底穿孔160(有時稱為矽穿孔(TSV)或半導體穿孔 (也稱為TSV))從前側(所示頂側)延伸到基底122。基底穿孔160被介電絕緣層162包圍，使基底穿孔160與基底122電絕緣。基底122可以是半導體基底，例如矽基底。根據其他實施例，基底122可以包括其他半導體材料，例如矽鍺、碳-摻雜的矽等。基底122可以是塊材基底，或者可以具有層狀的結構，例如，包括在矽基底之上的矽基底和矽鍺層。

根據一些實施例，元件晶圓120包括元件晶粒，其可包括邏輯晶粒、記憶體晶粒、輸入-輸出晶粒、IPD等或其組合。元件晶圓120中的元件晶粒也可能包括記憶體晶粒。元件晶圓120可以是半導體基底122連續延伸到元件晶圓120中的所有元件晶粒20’，也可以是重構晶圓封裝元件晶粒。

根據一些實施例，積體電路裝置124形成在半導體基底122的頂面上。示例積體電路裝置124可以包括電晶體、二極體、電容器、電阻器和/或類似物。ILD126形成於半導體基底122之上並填充積體電路裝置124中電晶體(未示出)的閘疊層之間的空間。接觸插塞(未示出)形成在ILD126中，並且用於將積體電路裝置124電性連接到上覆的金屬線和通孔。

內連線結構130形成於ILD126和接觸插塞之上。內連線結構130包括介電層136，以及形成在介電層136中的金屬線132和通孔134。金屬墊140形成在內連線結構130之上，並通過金屬線132和通孔134電性連接到積體電路裝置124。金屬墊140可以由銅、鋁、鋁銅、鎳、鈦、鈀等或其合金形成或包括前述材料。

鈍化層142形成在內連線結構130之上。鈍化層142可 以延伸並覆蓋金屬墊140的邊緣部分。分配平坦化層144，然後圖案化，以形成開口146。

進一步參考圖3，執行探測製程。相應的製程在製程流程200中示為製程208，如圖32所示。可以使用探針卡148執行探測製程，其電性連接到用於確定積體電路裝置124功能的儀器。通過探測製程發現元件晶圓120中有缺陷的晶粒120’，確定良裸晶粒120’。

圖4示出接合層154的形成，其可由含矽介電材料形成或包括含矽介電材料。相應的製程在製程流程200中示為製程210，如圖32所示。接合層154可以由氧化矽、氮氧化矽、碳化矽、碳氧化矽、氮化矽等形成或包括前述材料。

參考圖5，在接合層154中形成接合墊150。相應的製程在製程流程200中示為製程212，如圖32所示。通孔152也形成在接合層154中，並將接合墊150電性連接到內連線結構130。根據一些實施例，通孔152著陸在金屬墊/線132下方，並可連接到金屬墊140。根據替代實施例，通孔152著陸在金屬墊140的頂面上。接合墊150和通孔152的形成包括蝕刻接合層154和下面的介電層，以形成開口，通過開口暴露出導電特徵如金屬墊或金屬墊132，用導電材料填充開口，並進行平坦化製程以去除導電材料中高於接合層154頂面的多餘的部分。

在整個描述中，基底122的形成有積體電路裝置124的一側被稱為基底122的前側。因此，所示的基底122和晶圓120的頂側被稱為基底122和晶圓120的前側。基底122和晶圓120的與前側相反的一側(圖示的底部側)稱為背面。

參照圖6，元件晶粒20’與晶圓120的元件晶粒120’接合。相應的製程在製程流程200中示為製程214，如圖32所示。因此，通孔160與元件晶粒20’的積體電路元件24電性連接。接合通過面對面的接合進行，其中元件晶粒20’與120’的前側相對。元件晶粒20’的細節不再展示，可以參考圖2。儘管兩個元件晶粒20’被示與一個元件晶粒120’接合，但是每個元件晶粒120’可以與單個元件晶粒20’或三個或更多個元件晶粒20’接合。元件晶粒20’與晶圓120的接合可以通過混合接合、焊料接合、金屬與金屬直接接合等實現。與同一元件晶粒120’接合的多個元件晶粒20’可以相同，也可以具有不同的結構。

當使用的接合方法包括介電與介電接合和金屬與金屬接合兩者時，接合墊50通過金屬與金屬直接接合接合到接合墊150。根據一些實施例，金屬與金屬直接接合是或包括銅與銅直接接合。此外，介電層54和154通過介電與介電接合相互接合，可以是融合接合。例如，可以產生Si-O-Si鍵，其中Si-O鍵在接合層54和154中的第一接合層中，Si原子在接合層54和154中的第二接合層中。

根據一些實施例，在接合製程之後，執行背側研磨製程以薄化元件晶粒20’。通過元件晶粒20’的薄化，減少相鄰元件晶粒20’之間的間隙的高寬比，以降低後續間隙填充製程的難度。

圖7示出了間隙填充材料/層66和68的形成，其填充在元件晶粒20’之間的間隙。相應的製程在製程流程200中示為製程216，如圖32所示。根據一些實施例，間隙填充材料/層包括介電襯裡(也充當蝕刻停止層)66和介電層68。蝕刻停止層66 由與元件晶粒20’的側壁和接合層154的頂面具有良好粘附性的介電材料形成。根據一些實施例，蝕刻停止層66由諸如氮化矽的含氮化物材料形成。蝕刻停止層66可以是共形層。蝕刻停止層66的形成可以包括諸如ALD、CVD等的共形沉積製程。

介電層68由不同於蝕刻停止層66的材料形成。根據一些實施例，介電層68由氧化矽形成，而也可以使用其他介電材料，例如碳化矽、氮氧化矽、氧碳氮化矽、PSG、BSG、BPSG等。介電層68可以使用CVD、高密度電漿化學氣相沉積(HDPCVD)、可流動CVD、旋塗等形成。介電層68完全填滿了元件晶粒20’之間的間隙。

根據本揭露的可選實施例，代替形成蝕刻停止層66和介電層68，元件晶粒110’被包封體封裝，其可以由模製化合物、模製底部填充、樹脂、環氧樹脂、聚合物和/或類似物形成。

接下來，進行平坦化製程例如CMP製程或機械研磨製程以去除多餘的部分的間隙填充層66和68，從而暴露元件晶粒20’。間隙-填充層66和68中剩餘的部分統稱為(間隙-填充)隔離區70。在整個描述中，晶圓120和重疊的結構統稱為重構晶圓64。

進一步參考圖7，接合層72沉積在元件晶粒20’和隔離區70之上。相應的製程在製程流程200中示為製程218，如圖32所示。根據一些實施例，接合層72是或包括氮化矽、氧化矽、碳化矽、氧氮化矽、氧碳化矽等、其組合和/或其多-層。形成製程可以包括PECVD、ALD、CVD等。

圖8示出根據一些實施例的邊緣修整製程。相應的製程 在製程流程200中示為製程220，如圖32所示。在圖8中，先形成保護層74。保護層74可以由光阻形成或包括光阻，而可以容易地移除而不損壞圖8中所示的結構的其他材料也可以使用。

在邊緣修整製程中，重構晶圓64中的一些邊緣部分被移除。凹陷76由此產生，並延伸為晶圓120的邊緣部分。在修整製程期間，由於修整輪在研磨的部分上的研磨而產生的顆粒可能會著陸在保護層74上。接著，例如通過蝕刻製程去除保護層74，從而去除著陸在其上的粒子。

圖9示出根據一些實施例的邊緣保護層78的形成，其用於保護結構的側壁。相應的製程在製程流程200中示為製程222，如圖32所示。根據一些實施例，邊緣保護層78包括聚合物，其可包括聚醯亞胺、PBO等。然後可以例如在蝕刻製程或研磨製程中去除接合層72頂部上的邊緣保護層78的頂部部分，而不去除邊緣保護層78的側壁部分。根據替代實施例，不形成邊緣保護層78。

根據替代實施例，省略瞭如圖8中所示的邊緣修整製程和如圖9中所示的隨後形成的邊緣保護層。

參考圖10，支撐基底84結合到下面的結構以向上延伸重構晶圓64。相應的製程在製程流程200中示為製程224，如圖32所示。支撐基底84為晶圓形式，因此以下也稱為支撐晶圓84。支撐基底84可以通過接合層82接合到接合層72。根據一些實施例，接合層82預先形成在支撐基底84上，例如通過熱氧化製程或沉積製程，並且包括接合層82和支撐基底84兩者的結構與接合層72結合。

接合層82可以是由SiO₂、SiN、SiC、SiON等形成或包括的含矽介電層。沉積製程可以包括LPCVD、PECVD、PVD、ALD、PEALD等。支撐基底84可以由具有高熱導率的材料形成。根據一些實施例，支撐基底84是矽基底，而可以使用另一種類型的基底，例如另一種半導體基底、介電基底、金屬基底等。整個支撐基底84可以由同質的材料形成。例如，支撐基底84中可以不含主動和被動元件、金屬線、介電層等。當由金屬材料形成時，支撐基底84可以由鎳、銅、鋁等形成或包括鎳、銅、鋁等。接合層82至半導體基底22中的接合可包括融合接合。

根據一些實施例，在接合製程之後，支撐基底84被薄化，例如，在機械研磨製程或CMP製程中，使得支撐基底84的厚度減小到合適的值。支撐基底84因此足夠厚以支持後續研磨晶圓120(圖12)，並且不會太厚。

然後將重構晶圓64倒置，如圖11所示。接下來，對基底122進行背側拋光製程。相應的製程在製程流程200中示為製程226，如圖32所示。進行背側研磨製程直到露出通孔160。此外，直接在凹陷76之上的基底122的部分也被移除。得到的重構晶圓64顯示在圖12中。

如圖12所示，由於邊緣修整製程，背側拋光製程後，頂面與半導體基底122的側壁形成直角α。做為對比，如果不做邊緣修整製程，背側磨製程後，由於半導體基底122的彎曲邊緣部分，頂面和半導體基底122的側壁可能會形成銳角。這可能會導致應力集中到晶圓120的某些部分，並可能導致損壞。因此， 邊緣修整製程避免了由應力集中造成的損壞。

根據一些實施例，在暴露出通孔160之後，例如通過蝕刻製程使半導體基底122稍微凹陷，使得通孔160的頂部部分突出凹陷的半導體基底122。

接下來，如圖13所示，形成介質隔離層86以將通孔160的突出部分嵌於其中。相應的製程在製程流程200中示為製程228，如圖32所示。根據一些實施例，半導體基底122是先凹陷的，使得通孔160的頂部部分突出高於半導體基底122的所示頂面。然後通過沉積介電材料形成介質隔離層86，其可以由氧化矽、氮化矽等形成或包括氧化矽、氮化矽等。然後執行平坦化製程以去除介電材料中超過通孔160的多餘部分，從而裸露出通孔160。剩下的介電材料即是介電層86。

參考圖14，形成背側內連線結構88。相應的製程在製程流程200中示為製程230，如圖32所示。可以理解，背側內連線結構88可以具有各種結構，這些都在本揭露的範圍內。例如，圖18A、18B和18C示出根據一些實施例的內連線結構88的一些示例結構。如圖14所示，形成重佈線路層90和92以及介電層94和96。重佈線路層90和92可以由銅、鋁、鎳、鈦等或它們的多層形成或包括前述材料。介電層94和96中的每一個可由無機材料和/或有機材料形成或包括無機材料和/或有機材料。無機材料可包括氮化矽、氧化矽、碳化矽、氮氧化矽、氧-碳-氮化矽等、其組合和/或它們的多層。有機材料可包括聚醯胺、PBO等。

圖15示出導電特徵98的形成，其在下文中也被稱為電 性連接件98。導電特徵98可以是金屬柱、金屬墊等，可以包括也可以不包括焊料層。

根據一些實施例，沿著切割道170執行單體化製程，使得重構晶圓64被鋸成多個相同的封裝件64’。相應的製程在製程流程200中示為製程232，如圖32所示。重構晶圓64的邊緣部分65’被丟棄。封裝件64’之一如圖16所示，且與圖15中所示的相反。

如圖16所示，每一個通孔160都可以具有較寬的一端和較窄的一端。由於底部側是元件晶粒120’的背側，較寬的一端可能比較窄的一端更靠近支撐基底84。

根據一些實施例，如前段所述，元件晶粒20’可產生更多熱量，並且在其操作期間可具有比元件晶粒120更高的溫度。元件晶粒20’中產生的熱量通過支撐基底84比通過元件晶粒120’更有效地消散。支撐基底84本身可以用作散熱器，和/或附加到散熱器。由於元件晶粒20’可以有效地散熱到支撐基底84，元件晶粒20’的溫度降低，並且通過元件晶粒120’散發的熱量更少。從而降低了元件晶粒120’的溫度，減少了元件晶粒120’因受熱造成的損壞。做為比較，如果熱量主要通過元件晶粒120’散熱，則元件晶粒120’可能會受到損壞。

此外，本發明實施例採用面對面接合。封裝件64’中用於電性連接積體電路裝置的背側內連線結構88形成在元件晶粒120’的背側上，而不是在元件晶粒20’的前側上。形成製程的成本低於在元件晶粒20’的前側上形成連接結構的成本。

圖17示出根據本揭露的替代實施例形成的封裝件64’。 這些實施例類似於圖16中所示的實施例，除了通孔152著陸在金屬墊140上，而不是著陸在金屬墊132上。類似地，根據替代實施例，通孔52(圖2)也可以著陸在金屬墊40上。

圖18A、18B和18C示出根據一些實施例的元件晶粒120’的背側上的一些背側內連線結構88和形成製程。圖18A示出先介電層製程，其先形成介電層96，而重佈線路層92在形成介電層96後形成。圖18B示出先重佈線路層製程，其重佈線路層92在形成介電層96之前形成。圖18C示出與圖16或圖17中所示相同的結構，其多個重佈線路層90和92、金屬墊98和介電層94和96形成為背側內連線結構88的一部分。

圖19和20分別示出封裝件64’的示意剖視圖和示意上視圖。根據一些實施例，通孔160與(頂部)元件晶粒20’垂直對齊，沒有通孔160與間隙填充區域70垂直對齊和重疊。

圖21和22示出根據可選實施例的封裝件64’的示意剖視圖和示意上視圖。一些通孔160與(頂部)元件晶粒20’垂直對齊並與之重疊，而其他一些通孔160與間隙填充區域70垂直對齊並與之重疊。因此，不僅元件晶粒20’(其可能比元件晶粒120’對效能的要求更高)由於在其之中沒有形成穿孔而具有更小的佔用區域，而且可以在元件晶粒120’中形成的穿孔的數量也增加了，因為位於間隙填充區70正下方並與其重疊晶片區域也可用於形成通孔160。

圖23和24示出根據一些實施例之形成重構晶圓64的中間階段。在圖23中，元件晶粒120’是主動元件晶粒，其包括主動元件的積體電路裝置124。圖24中，元件晶粒120’為穿孔 晶粒或被動元件晶粒，或沒有形成積體電路裝置，或其中的積體電路裝置124包括被動元件，而不包括主動元件。

此外，圖23和24示出元件晶粒22’可以與更多的元件晶粒接合，例如三個、四個、五個、六個或更多個元件晶粒。

圖25示出根據可選實施例的封裝件64’。這些實施例類似於前述實施例，不同之處在於每個底部元件晶粒120’與單個頂部元件晶粒20’接合。因此，元件晶粒120’的邊緣與重疊的元件晶粒20’的相應邊緣垂直對齊，並且元件晶粒120’的橫向尺寸(例如從頂部看時的長度和寬度)與元件晶粒20’的橫向尺寸相同。

圖26、27和28示出根據一些實施例的頂部晶粒20’和通孔160的一些配置的上視圖。在圖26中，上晶粒20’可能有不同的尺寸，上晶粒20’的一部分或全部可與某些通孔160重疊。圖27示出上晶粒20’可以形成陣列，上晶粒20’的一部分或全部可以與部分通孔160重疊。也可能有一些通孔160不與任何頂部晶粒20’重疊，並且與間隙填充區域70(圖16或17)重疊。圖28示出類似於圖27的實施例的實施例，除了所有通孔160都被頂部晶粒20’重疊。

圖29至31示出根據一些實施例形成的一些示例封裝件180。參考圖29，封裝件64’接合到封裝構件184，其可以是封裝基底(有芯或無芯)、中介層、其中包括元件晶粒的封裝件等。金屬蓋182可以通過熱介面材料183附接到支撐基底84的頂面。散熱器186可以通過熱介面材料185附接到金屬蓋182的頂面。金屬蓋182和散熱器186可由銅、鋁、鎳、不銹鋼等形成或 包括銅、鋁、鎳、不銹鋼等。

圖30示出根據替代實施例的包括封裝件64’的示例封裝件180。可以有多個封裝構件188例如元件晶粒、晶粒堆疊、IO晶粒等連同封裝件64’接合到相同的封裝構件187以通過晶圓上晶片封裝製程(chip-on-wafer packaging process)形成封裝件。封裝構件187可以包括中介層、封裝基底等。封裝構件187進一步接合到封裝構件184，其可以是封裝基底、印刷電路板等，以形成晶片上晶圓上基底封裝(chip-on-wafer-on-substrate package)。散熱器186可以通過熱介面材料185附加到下方的封裝件的頂面。

圖31示出根據又一替代實施例的包括封裝件64’的示例封裝件180。封裝件64’和封裝構件188，可以是小晶片(chiplet)(比如被動元件晶粒)，封裝在包封體302中。包封體302可以是模製化合物、模製底部填充等。封裝件64’和封裝構件188接合到內連線結構304，內連線結構304有扇出結構橫向延伸超出包封體302的邊緣，以形成扇出封裝件310。內連線結構304可以由包封體302、封裝件64’和封裝構件188直接形成，或者可以預先形成然後接合到封裝件64’和封裝構件188。穿孔316也可以形成在包封體302中以內連。封裝構件184和308接合到扇出封裝件310的相對側。封裝構件308可以是封裝件、元件晶粒等。

在上面說明的實施例中，根據一些實施例討論了一些製程和特徵以形成三維(3D)封裝。其他功能和製程也可能包括在內。例如，可能包括測試結構以幫助驗證測試3D封裝或3DIC元件。測試結構可以包括例如在重分佈層中或在基底上形成的測 試接墊，其允許測試3D封裝或3DIC、探頭和/或探針卡的使用等。驗證測試可以在中間結構以及最終結構上進行。此外，本文公開的結構和方法可以與結合已知良好晶粒的中間驗證的測試方法結合使用，以增加良率並降低成本。

本揭露的實施例具有一些有利的特徵。通過面對面接合將上晶粒和對應的底部晶粒接合，並在底部晶粒中形成穿孔，在底部晶粒的背側上形成背側內連線結構，可以節省上晶粒的晶片面積，並且使得上晶粒的佔用區域更小。因為與間隙填充區域重疊的底部晶粒的部分可以用於形成穿孔，因此可以在底部晶粒中形成更多的穿孔。此外，由於主要的散熱側是支撐基底的一側，因此不太可能損壞底部晶粒。

根據一些實施例，一種方法包括經由面對面接合將第一元件晶粒接合到第二元件晶粒，其中所述第二元件晶粒在元件晶圓中；形成包圍第一元件晶粒的間隙填充區；在元件晶圓上執行背側研磨製程，以裸露出所述第二元件晶粒的第一穿孔；在元件晶圓的背側上形成重佈線路結構，其中重佈線路結構通過第二元件晶粒的第一穿孔與第一元件晶粒電性連接。將支撐基底接合到所述第一元件晶粒。

在一實施例中，第一元件晶粒包括半導體基底，並且第一元件晶粒在半導體基底中不含穿孔。在一實施例中，支撐基底包括半導體基底，支撐基底中不含主動元件和被動元件。在一實施例中，支撐基底包括在晶圓中，並且晶圓在晶圓至晶圓接合製程中接合至第一元件晶粒。在一實施例中，該方法還包括切鋸製程，以將所述元件晶圓鋸切成多個封裝件，其中所述第一元件晶 粒、所述第二元件晶粒和一片所述支撐基底包含在所述多個封裝件中的離散封裝件中。

在一實施例中，所述離散封裝件更包括多個元件晶粒，與所述第二元件晶粒重疊，所述多個元件晶粒排列成陣列。在一實施例中，所述第二元件晶粒還包括第二穿孔，其中所述第一穿孔與所述第一元件晶粒重疊，並且所述第二穿孔與所述間隙填充區重疊。在一實施例中，所述將所述第一元件晶粒接合到所述第二元件晶粒接合是通過介電與介電接合和金屬與金屬接合兩者來執行的。在一實施例中，所述第二元件晶粒包括主動元件。在一實施例中，所述第二元件晶粒包括被動元件，並且所述第二元件晶粒不含主動元件。在一實施例中，所述支撐基底包括金屬板。

根據一些實施例，一種封裝件包括第一元件晶粒，第一元件晶粒包括第一半導體基底；以及在第一半導體基底的第一前表面上的第一主動元件；第二元件晶粒接合到第一元件晶粒，其中第二元件晶粒包括第二半導體基底；在第二半導體基底的第二前表面上的第二主動元件，其中第一前表面與第二前表面相對；第一穿孔穿過第二半導體基底；以及第二元件晶粒的背側上的內連線結構；以及接合到第一元件晶粒的支撐基底。

在一實施例中，所述支撐基底和所述第二元件晶粒在所述第一元件晶粒的相對側上。在一實施例中，所述支撐基底中不含主動元件和被動元件。在一實施例中，所述支撐基底包括矽基底。在一實施例中，所述第一穿孔包括較寬端和與所述較寬端相對的較窄端，並且其中所述較寬端在所述較窄端和所述支撐基底之間。在一實施例中，封裝件還包括環繞所述第一元件晶粒的間 隙填充介電材料；穿過所述第二半導體基底的第二穿孔，其中所述第一元件晶粒與所述第一穿孔重疊，而所述間隙填充介電材料與所述第二穿孔重疊。

根據一些實施例，一種封裝件包括第一元件晶粒；支撐基底，在所述第一元件晶粒上，並接合至所述第一元件晶粒，其中所述支撐基底中不含主動元件和被動元件；熱介面材料；金屬特徵通過熱介面材料連接到支撐基底；以及在所述第一元件晶粒下方且與所述第一元件晶粒接合，其中所述第二元件晶粒包括穿孔，在所述第二元件晶粒中；以及背側內連線結構底層在所述穿孔下方並連接到所述穿孔。在一實施例中，支撐基底包括半導體基底，並且其中金屬特徵包括金屬蓋或散熱器。在一實施例中，穿孔包括較寬端和與較寬端相對的較窄端，並且其中較寬端位於較窄端和支撐基底之間。

以上概述了幾個實施例的特徵，以便本領域的技術人員可以更好地理解本揭露的方面。本領域的技術人員應當理解，他們可以容易地使用本揭露做為設計或修改其他製程和結構以用於載出的相同目的和/或實現與本文介紹的實施例相同的優點的基礎。本領域的技術人員還應該認識到，這樣的等同構造並不脫離本揭露的精神和範圍，並且他們可以在不脫離本揭露的精神和範圍的情況下對其進行各種改變、替換和更改。

20’、120’:元件晶粒

122:基底

160:基底穿孔

64’:封裝件

84:支撐基底

72、82:接合層

70:隔離區

Claims (10)

1. 一種封裝件的形成方法包括：經由面對面接合將第一元件晶粒接合到第二元件晶粒，其中所述第二元件晶粒在元件晶圓中；形成間隙填充區包圍所述第一元件晶粒；在所述元件晶圓上執行背側研磨製程以裸露出所述第二元件晶粒的第一穿孔；在所述元件晶圓的背側上形成重佈線路結構，其中所述重佈線路結構在所述第二元件晶粒中通過所述第一穿孔與所述第一元件晶粒電性連接；以及將支撐基底接合到所述第一元件晶粒，其中所述第二元件晶粒還包括第二穿孔，其中所述第一穿孔與所述第一元件晶粒重疊，並且所述第二穿孔與所述間隙填充區重疊。
2. 如請求項1的所述封裝件的形成方法，其中所述第一元件晶粒包括半導體基底，並且所述第一元件晶粒在所述半導體基底中不含穿孔。
3. 如請求項1所述的所述封裝件的形成方法，其中所述支撐基底包括半導體基底並且所述支撐基底中不含主動元件和被動元件，或所述支撐基底包括在晶圓中，並且所述晶圓以晶圓至晶圓接合製程接合至所述第一元件晶粒。
4. 如請求項1所述的所述封裝件的形成方法，更包括切鋸製程，以將所述元件晶圓鋸切成多個封裝件，其中所述第一元件晶粒、所述第二元件晶粒和一片所述支撐基底包含在所述多個封裝件中的離散封裝件中。
5. 如請求項1所述的所述封裝件的形成方法，，其中所述離散封裝件更包括多個元件晶粒，與所述第二元件晶粒重疊，所述多個元件晶粒排列成陣列。
6. 一種封裝件包括：第一元件晶粒，包括：第一半導體基底；以及第一主動元件，在所述第一半導體基底的第一前表面上；第二元件晶粒，接合至所述第一元件晶粒，其中所述第二元件晶粒包括：第二半導體基底；第二主動元件，在所述第二半導體基底的第二前表面上，其中所述第一前表面與所述第二前表面相對；第一穿孔，穿過所述第二半導體基底；以及內連線結構，在所述第二元件晶粒的背側上；支撐基底，接合到所述第一元件晶粒；間隙填充介電材料，環繞所述第一元件晶粒；以及 第二穿孔，穿過所述第二半導體基底，其中所述第一元件晶粒與所述第一穿孔重疊，而所述間隙填充介電材料與所述第二穿孔重疊。
7. 如請求項6所述的所述封裝件，其中所述支撐基底和所述第二元件晶粒在所述第一元件晶粒的相對側上，其中所述支撐基底中不含主動元件和被動元件。
8. 如請求項7所述的所述封裝件，其中所述支撐基底包括矽基底。
9. 如請求項6的所述封裝件，其中所述第一穿孔包括較寬端和與所述較寬端相對的較窄端，並且其中所述較寬端在所述較窄端和所述支撐基底之間。
10. 一種封裝件包括：第一元件晶粒，包括第一半導體基底；支撐基底，在所述第一元件晶粒上，並接合至所述第一元件晶粒，其中所述支撐基底中不含主動元件和被動元件；熱介面材料；金屬特徵，在所述支撐基底上，並藉由所述熱介面材料連接到所述支撐基底；以及第二元件晶粒，在所述第一元件晶粒下方且與所述第一元件晶粒接合，其中所述第二元件晶粒包括：第二半導體基底； 第一穿孔，在所述第二元件晶粒中，穿過所述第二半導體基底；背側內連線結構，在所述第一穿孔下方並連接到所述第一穿孔；間隙填充介電材料，環繞所述第一元件晶粒；以及第二穿孔，穿過所述第二半導體基底，其中所述第一元件晶粒與所述第一穿孔重疊，而所述間隙填充介電材料與所述第二穿孔重疊。

Images