[go: up one dir, main page]

TWI875300B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI875300B
TWI875300B TW112143186A TW112143186A TWI875300B TW I875300 B TWI875300 B TW I875300B TW 112143186 A TW112143186 A TW 112143186A TW 112143186 A TW112143186 A TW 112143186A TW I875300 B TWI875300 B TW I875300B
Authority
TW
Taiwan
Prior art keywords
emitter layer
emitter
layer
side direction
contact hole
Prior art date
Application number
TW112143186A
Other languages
English (en)
Other versions
TW202410455A (zh
Inventor
梅本康成
大部功
井手野馨
小屋茂樹
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202410455A publication Critical patent/TW202410455A/zh
Application granted granted Critical
Publication of TWI875300B publication Critical patent/TWI875300B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/135—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Noodles (AREA)

Abstract

本發明提供能夠增大過渡電壓而將SOA擴大的半導體裝置。配置於基板之上的集極層、基極層、及射極層構成雙極電晶體。射極電極與射極層進行歐姆接觸。射極層具有在俯視觀察時在一個方向較長的形狀。射極層與射極電極進行歐姆接觸的歐姆接觸界面與射極層間的在射極層的長邊方向的尺寸差大於射極層與歐姆接觸界面間的在射極層的寬度方向的尺寸差。

Description

半導體裝置
本發明係有關一種半導體裝置。
作為構成移動體終端的功率放大器模組的主動元件，主要使用有異質接合型雙極電晶體（HBT）（專利文獻1）。該HBT所需的期望的特性具有高效率、高增益、高輸出、及高耐壓等各個項目。在最近備受關注的封包追蹤系統中，需要在高集極電壓下工作的HBT。為了實現HBT的高電壓工作，需要將安全工作區（SOA：Safe Operating Area）擴大。
專利文獻1：日本特開2005-101402號公報
在示出集極電流-集極電壓特性（Ic-Vce特性）的圖表中，若增高HBT的集極電壓，則SOA的範圍內與SOA的範圍外的邊界線（SOA線）逐漸降低。根據本申請的發明人等的評價實驗，發現了在某個集極電壓下，出現SOA線不連續地降低的現象。將SOA線不連續地降低時的集極電壓稱為過渡電壓（transition voltage）。
若使工作電壓與過渡電壓為相同程度，或是比過渡電壓高，則在HBT的工作中產生了負載的變動時，實際的工作範圍偏離SOA的範圍的危險性增高。若工作範圍偏離SOA的範圍，則存在HBT形成損傷的情況。為了即使產生負載變動也不會使HBT損傷、並在高集極電壓下進行工作，期望增大過渡電壓而將SOA擴大。
本發明的目的是，提供一種能夠增大過渡電壓而將SOA擴大的半導體裝置。
根據本發明的一觀點，提供一種半導體裝置，具有： 集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體；及 射極電極，其與上述射極層進行歐姆接觸， 上述射極層具有在俯視觀察時在一個方向較長的形狀， 歐姆接觸界面與上述射極層間的在上述射極層的長邊方向的尺寸差大於上述射極層與上述歐姆接觸界面間的在上述射極層的寬度方向的尺寸差，其中，上述歐姆接觸界面是上述射極層與上述射極電極進行歐姆接觸的歐姆接觸界面。
根據本發明的其它觀點，提供一種半導體裝置，具有： 集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體； 射極電極，其與上述射極層進行歐姆接觸；以及 射極配線，其穿過設置於絕緣膜的接觸孔而連接於上述射極電極， 上述射極層具有在俯視觀察時在一個方向較長的形狀， 上述射極層與上述接觸孔間的在上述射極層的長邊方向的尺寸差大於上述射極層與上述接觸孔間的在上述射極層的寬度方向的尺寸差。
根據本發明的又一其它觀點，提供一種半導體裝置，具有： 集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體；以及 射極電極，其與上述射極層進行歐姆接觸， 上述射極層具有在俯視觀察時在一個方向較長的形狀，上述射極層與上述射極電極進行歐姆接觸的歐姆接觸界面具有對長方形的至少1個頂點進行了去角的平面形狀。
根據本發明的又一其它觀點，提供一種半導體裝置，具有： 集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體； 射極電極，其與上述射極層進行歐姆接觸；以及 射極配線，其穿過設置於絕緣膜的接觸孔而連接於上述射極電極， 上述射極層具有在俯視觀察時在一個方向較長的形狀，上述接觸孔具有對長方形的至少1個頂點進行了去角的平面形狀。
根據本發明的又一其它觀點，提供一種半導體裝置，具有： 集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體； 射極電極，其與上述射極層進行歐姆接觸；以及 射極配線，其穿過設置於絕緣膜的接觸孔而連接於上述射極電極， 上述射極層具有在一個方向較長的形狀， 上述射極層的至少一個端部處的射極接入電阻為上述射極層的中央部處的上述射極接入電阻的5倍以上，其中，射極接入電阻是從上述射極層與上述基極層間的接合界面起至上述射極電極為止的電氣電阻。
若將射極電極的配置、射極電極的形狀、射極用的接觸孔的配置、或者射極用的接觸孔的形狀如上述那樣形成，則能夠增大過渡電壓而將SOA擴大。
在對實施例進行說明之前，針對通常的HBT中妨礙SOA擴大的一個因素，基於本申請發明人等所進行的評價實驗並參照圖1~圖3的圖式進行說明。
圖1是作為評價實驗的對象的參考例的HBT的俯視圖。在基板的表層部設置有由具有導電性的半導體構成的子集極層40。在子集極層40之上配置有集極層41和基極層51。在俯視觀察時，集極層41與基極層51對齊，並配置於子集極層40的內部。在基極層51之上配置有射極層31。在俯視觀察時，射極層31配置於基極層51的內側。集極層41、基極層51、及射極層31構成雙極電晶體、例如HBT。
射極層31具有在俯視觀察時在一個方向（在圖1中為橫向）上較長的平面形狀。例如射極層31的平面形狀為長方形。在射極層31之上配置有射極電極32。射極電極32由金屬形成，並與射極層31進行歐姆接觸。將射極電極32與射極層31進行歐姆接觸的界面稱為“歐姆接觸界面”。在俯視觀察時，歐姆接觸界面35與射極電極32對齊。歐姆接觸界面35的邊緣配置為比射極層31的邊緣稍微靠內側、且與射極層31的邊緣保持大致恆定的間隔。
在基極層51之上配置有基極電極52，基極電極52與基極層51進行歐姆接觸。在圖1中，對基極電極52標注剖面線。基極電極52包括2個基極電極主部52A、基極電極焊墊部52B。在俯視觀察時，2個基極電極主部52A分別配置於射極層31的寬度方向的兩側，並在射極層31的長邊方向延伸。基極電極焊墊部52B在比射極層31的長邊方向的一個端部（在圖1中為左端）靠外側將2個基極電極主部52A相互連接。由基極電極主部52A和基極電極焊墊部52B構成的基極電極52以U字形將射極層31包圍。
在子集極層40的內側且在集極層41的兩側分別配置有集極電極42。集極電極42各自具有在與射極層31的長邊方向平行的方向較長的平面形狀。集極電極42經由子集極層40連接於集極層41。
在射極電極32、集極電極42、及基極電極52之上配置有絕緣膜。在該絕緣膜之上，配置有射極配線34、集極配線44、及基極配線54，並且，在俯視觀察時，使其等分別與射極電極32、集極電極42、及基極電極焊墊部52B重疊。射極配線34穿過設置於絕緣膜的接觸孔33而連接於射極電極32。集極配線44穿過設置於絕緣膜的接觸孔43而連接於集極電極42。基極配線54穿過設置於絕緣膜的接觸孔53而連接於基極電極焊墊部52B。
在俯視觀察時，射極用的接觸孔33配置於射極電極32的內側，並具有在射極層31的長邊方向較長的平面形狀。在俯視觀察時，集極用的接觸孔43配置於集極電極42的內側，並具有在集極電極42的長邊方向較長的平面形狀。基極用的接觸孔53配置於將射極層31沿長邊方向延長獲得的延長線與基極電極焊墊部52B相交叉的交叉位置。
將射極配線34從配置有接觸孔33的位置向與射極層31的長邊方向平行的方向引出。將基極配線54從配置有接觸孔53的位置向與射極配線34的引出方向相反的方向引出。也存在在射極配線34、集極配線44、及基極配線54之上還配置有第2層配線的情況。
在俯視觀察時，射極層31、射極電極32、及接觸孔33在長邊方向和寬度方向中的任一方向均對稱配置。另外，不論是長邊方向還是寬度方向，射極層31的邊緣與射極電極32的邊緣的間隔均大致恆定。不論是長邊方向還是寬度方向，射極層31的邊緣與接觸孔33的邊緣的間隔也大致恆定。這裡，“大致”恆定的意思是，尺寸的偏差在製程上的偏差的範圍內，例如偏差的幅度為0.5μm以下。
通常，為了將射極層31內的供電流流動的區域確保為較大，而將射極電極32的面積設計為盡可能大。例如，射極層31的外周線與射極電極32的外周線之間的間隔設計為1μm以下。
在構成組裝有功率放大器的單片微波集成電路元件（MMIC）的情況下，圖1示出的HBT在1塊半導體基板配置有複數個。複數個HBT經由射極配線34、集極配線44、基極配線54、及其上的第2層配線等直接地電連接，或者經由電阻器等元件間接地電連接。藉此，構成功率級或驅動級的功率放大器。
圖2是表示HBT的SOA線的實測結果的圖表。橫軸以單位“V”表示集極電壓Vce，縱軸以單位“mA/cm 2”表示集極電流密度Jc。圖表中的圓形符號和三角形符號分別表示以不同的射極尺寸的試樣的實測為基礎的SOA線。圖2的圖表中的圓形符號和實線表示射極電極32的寬度為3μm、長度為40μm的試樣的實測結果，三角形符號和虛線表示射極電極32的寬度為3μm、長度為20μm的試樣的實測結果。比SOA線靠低電壓側的區域相當於SOA。
可看出，若集極電壓Vce從6V增加至6.5V，則SOA線不連續地急劇降低。SOA線不連續地降低時的集極電壓Vce相當於過渡電壓Vt。
在圖1和圖2示出的參考例中，將射極電極32設為1個，將基極電極主部52A設為2個，但即使在將射極電極32的個數和基極電極主部52A的個數以其它方式組合而獲得的HBT中，也確認到SOA線的不連續的降低。例如，在將射極電極32和基極電極主部52A均設為1個的HBT中、在將射極電極32設為2個而將基極電極主部52A設為1個的HBT中、在將射極電極32設為2個而將基極電極主部52A設為3個的HBT中、在將射極電極32設為3個而將基極電極主部52A設為4個的HBT中，也確認到SOA線的不連續的降低。
圖3是表示集極電流-基極電壓特性（Ic-Vb特性）的實測結果的圖表。橫軸以任意單位表示基極電壓Vb，縱軸以任意單位表示集極電流Ic。在測量中，一邊用電流源掃描基極電流Ib，一邊對基極電壓Vb和集極電流Ic進行了測量。在集極電壓Vce=V1、V2、V3、V4以及V5的複數個電壓下進行測量。這裡，電壓V1~V5的大小關係為V1＜V2＜V3＜V4＜V5。
在集極電流Ic較小的範圍中，集極電流Ic隨著基極電壓Vb的增加而單調增加，且集極電流Ic相對於基極電壓Vb的傾斜逐漸變大。進一步，若集極電流Ic變大，則迎來集極電流Ic比基極電壓Vb的斜率變為無限大的突返點SB。若使集極電流Ic越過突返點SB而增加，則集極電流Ic比基極電壓Vb的斜率變為負，且基極電壓Vb隨著集極電流Ic增加而降低。
當集極電壓Vce為V4和V5時，在集極電流Ic通過突返點SB之後，出現集極電流Ic不連續地降低的扭折K。當集極電壓Vce為低於V4、V5的V1、V2、V3時，不出現扭折K。扭折K出現的最小的集極電壓Vce與過渡電壓Vt（圖2）對應。這裡，扭折K是指，在Ic-Vb特性中表現基極電壓Vb減少且集極電流Ic增加的趨勢的區域，出現基極電壓Vb的暫時增加、或者集極電流Ic的暫時減少的特徵區域（參照圖3）。
接下來，對在集極電流-基極電壓特性的越過突返點SB的區域出現扭折K的理由進行說明。
推定扭折K的出現，是由於HBT具有的熱或電的不對稱性引起的。在射極層31（圖1）的內側，射極電極32和接觸孔33的配置維持對稱性。然而，在射極層31的周邊配置有以射極層31為基準不對稱地配置的集極電極42、基極電極52、以及各種配線等。另外，若俯瞰構成功率級或驅動級的功率放大器的複數個HBT、及其周邊的引出配線、電路元件、通孔等的配置，則相對於所著眼的1個射極層31，存在熱、電的不對稱性因素。
若集極電流越過突返點SB而增加，則射極電流Ie主要流動的區域由於這些不對稱因素而向射極層31（圖1）的長邊方向位移。可認為扭折K（圖3）由於射極電流Ie主要流動的區域的位移而出現。在以下進行說明的實施例中，射極電流Ie主要流動的區域的位置不易受到射極層31的周邊的不對稱因素的影響。
［第1實施例］ 參照圖4~圖8B的圖式對第1實施例的半導體裝置進行說明。 圖4是第1實施例的半導體裝置的俯視圖。以下，對與參考例的半導體裝置的俯視圖（圖1）的不同點進行說明，對共同點則省略說明。
在參考例（圖1）中，不論是長邊方向還是寬度方向，射極層31的邊緣與射極電極32（歐姆接觸界面35）的邊緣間的間隔均恆定。在本說明書中，將從位於射極層31的長邊方向的端部的邊緣起至位於歐姆接觸界面35的長邊方向的端部的邊緣為止的間隔（距離）稱為在長邊方向的距離a1。另外，將從與射極層31的長邊方向平行的邊緣起至與歐姆接觸界面35的長邊方向平行的邊緣為止的間隔（距離）稱為在寬度方向的距離a2。不論位置如何，在射極層31的寬度方向的距離a2均大致恆定；不論位置如何，在長邊方向的距離a1也大致恆定。實際上，在製造過程中，存在射極層31和歐姆接觸界面35的長方形的角帶圓弧的情況。此時，將從射極層31的長邊方向的前端起至歐姆接觸界面35的長邊方向的前端為止的距離的長邊方向成分定義為在長邊方向的距離a1即可。
射極層31的長邊方向的尺寸例如為5μm以上60μm以下。射極層31的寬度方向的尺寸例如為1μm以上8μm以下。
在第1實施例中，在射極層31的長邊方向的距離a1比在射極層31的寬度方向的距離a2長。其結果是，射極層31與歐姆接觸界面35間的在長邊方向的尺寸差（在長邊方向的距離a1的2倍）大於射極層31與歐姆接觸界面35間的在寬度方向的尺寸差（在寬度方向的距離a2的2倍）。
圖5是圖4的一點鏈線5-5的剖面圖。在由半絕緣性的半導體構成的基板60之上配置有子集極層40。在子集極層40的局部區域之上配置有集極層41，並在集極層41上配置有基極層51。基極層51的邊緣與集極層41的邊緣對齊。在基極層51的局部區域之上配置有射極層31。射極層31例如由狹義的射極層31A、蓋層31B、以及接觸層31C這3層構成。集極層41、基極層51、及射極層31構成HBT。
在子集極層40的上表面中的集極層41兩側的區域分別配置有集極電極42。集極電極42經由子集極層40連接於集極層41。在基極層51的上表面中的射極層31兩側的區域分別配置有基極電極主部52A。基極電極主部52A與基極層51進行歐姆接觸。在射極層31的上表面的局部區域配置有射極電極32。射極電極32與射極層31的界面相當於歐姆接觸界面35。
設置有絕緣膜61，並使之覆蓋集極電極42、基極電極主部52A、及射極電極32。在絕緣膜61之上配置有集極配線44和射極配線34。集極配線44穿過設置於絕緣膜61的接觸孔43連接於集極電極42。射極配線34穿過設置於絕緣膜61的接觸孔33連接於射極電極32。
圖6是圖4的一點鏈線6-6的剖面圖。在基板60之上依次層疊有子集極層40、集極層41、基極層51、射極層31、及射極電極32。在基極層51的上表面的局部區域配置有基極電極焊墊部52B。絕緣膜61覆蓋射極層31、射極電極32以及基極電極焊墊部52B。在絕緣膜61之上配置有射極配線34和基極配線54。射極配線34穿過設置於絕緣膜61的接觸孔33連接於射極電極32。基極配線54穿過設置於絕緣膜61的接觸孔53連接於基極電極焊墊部52B。射極電極32由導電度比由半導體構成的射極層31充分高的金屬等低電阻材料形成，因而能夠將射極電極32近似地假定為等電位。在圖6中，將射極電極32假定為等電位，並僅示意性地示出從射極電極32起至射極基極接合界面為止的電阻。
射極層31被劃分為歐姆接觸界面35的正下方的區域（以下，稱為中央區域36）、以及比歐姆接觸界面35靠外側的區域（以下，稱為端部區域37）。在中央區域36處，在射極電極32與基極層51之間，射極電流主要在射極層31內沿厚度方向流動。與此相對地，在端部區域37，射極電極32不與射極層31重疊，因而射極電流不僅從基極層51起在射極層31內沿厚度方向流動，還沿面內方向流動而到達至射極電極32。因此，在端部區域37，與中央區域36相比，射極接入電阻增加相當於射極層31的表面電阻的電阻量。這裡，“射極接入電阻”的意思是，從射極層31與基極層51的界面起到射極配線34與射極電極32的界面為止的電流路所具有的電氣電阻。
作為一個例子，狹義的射極層31A（圖5）由Si摻雜濃度為2×10 17cm -3以上5×10 17cm -3以下的n型InGaP形成，其厚度為20nm以上50nm以下。蓋層31B（圖5）由Si摻雜濃度為2×10 18cm -3以上4×10 18cm -3以下的n型GaAs形成，其厚度為50nm以上200nm以下。接觸層31C（圖5）由Si摻雜濃度為1×10 19cm -3以上3×10 19cm -3以下的n型InGaAs形成，其厚度為100nm以上200nm以下。因此，上述的射極接入電阻的增加量主要基於蓋層31B以及接觸層31C的表面電阻。例如，射極層31的表面電阻3層合計為20Ω/□以上50Ω/□以下。
接下來，參照圖7對第1實施例的優異效果進行說明。 圖7是第1實施例的半導體裝置的射極層31的附近的俯視圖，以及表示工作中的在射極層31的長邊方向的溫度分布的一個例子的圖表。示出溫度分布的圖表的橫軸表示射極層31的長邊方向的位置，縱軸表示溫度。
在端部區域37，若射極電流增加而越過突返點SB（圖3），則由於射極接入電阻量，與中央區域36相比，電壓下降變大。其結果是，去除了寄生電阻的影響的淨的基極射極間電壓降低，抑制了在端部區域37流動的射極電流。即，在端部區域37，與中央區域36相比，在射極基極接合面流動的電流密度減少。由於電流密度減少，端部區域37的溫度相比於中央區域36的溫度而相對降低。
端部區域37的相對的溫度降低引起進一步的電流密度的相對降低。由於該反饋的連鎖效應，在通過圖3示出的集極電流-基極電壓特性（Ic-Vb特性）的突返點SB以後的大電流範圍內，與突返點SB通過前的低電流範圍相比，在端部區域37流動的電流急劇減少。其結果是，電流實質上不再在端部區域37流動，射極電流主要流動的區域、溫度較高的區域大致限定於中央區域36。
射極電流主要流動的區域、以及溫度變高的區域限定於射極層31的中央區域36，因而射極電流不易受到射極層31的端部的附近的熱、電不對稱性的影響。藉此，抑制扭折K（圖3）的出現，可獲得過渡電壓Vt（圖2）上升這一效果。其結果是，SOA的範圍擴大，能在更高的集極電壓下工作。
接下來，對射極接入電阻的較佳分布進行說明。為了擴大SOA的範圍，較佳使射極層的至少一個端部的射極接入電阻大於射極層的中央部的射極接入電阻。為了獲得將SOA的範圍擴大的充分的效果，較佳將射極層的至少一個端部處的射極接入電阻形成為射極層的中央部處的射極接入電阻的5倍以上。雖然對HBT的射極接入電阻進行實際測量較困難，但例如能夠藉由進行數值模擬來求得射極接入電阻。
接下來，參照圖8A和圖8B，對用於擴大SOA的範圍間的在射極層31的長邊方向的距離a1的較佳尺寸進行說明。SOA線不連續地降低時的集極電壓Vce亦即過渡電壓Vt（圖2）的上升的意思是SOA的範圍的擴大，因而藉由進行過渡電壓Vt的評價，求得在長邊方向的距離a1的較佳尺寸。
圖8A是為了評價過渡電壓Vt而製成的HBT的射極層31、歐姆接觸界面35、及基極電極52的俯視圖。實際製成在射極層31的長邊方向的距離a1不同的複數個HBT並對過渡電壓Vt進行測量。製成的試樣是在基極電極主部52A的兩側配置有射極層31的所謂雙射極HBT。射極層31的長度為40μm、寬度為3μm。另外，射極層31的一個端部的在長邊方向的距離a1與另一個端部的在長邊方向的距離a1相等。另外，在寬度方向的距離a2為0.3μm。
圖8B是表示過渡電壓Vt的測量結果的圖表。橫軸以單位“μm”表示在射極層31的長邊方向的距離a1，縱軸以單位“V”表示過渡電壓Vt。在長邊方向的距離a1為2.2μm以下的範圍內，過渡電壓Vt約為6.3V左右，但在長邊方向的距離a1為3μm以上的範圍內，過渡電壓Vt上升至8V左右。例如，若將在長邊方向的距離a1從2.2μm增加至3.2μm，則過渡電壓Vt約增加1.9V。
根據圖8B示出的評價實驗的結果得知，藉由將在長邊方向的距離a1設定為3μm以上，可獲得使過渡電壓Vt上升的顯著效果。該效果如參照圖7進行說明的那樣，藉由將端部區域37中從射極電極32向射極基極接合界面的射極接入電阻增大而產生。
為了獲得使過渡電壓Vt上升的效果，未必必需在射極層31的兩端加長在長邊方向的距離a1。若在射極層31的至少一個端部加長在長邊方向的距離a1，則可獲得使過渡電壓Vt上升的恆定的效果。例如，也可以使射極層31與歐姆接觸界面35間的在長邊方向的尺寸差（在長邊方向的距離a1的2倍）大於射極層31與歐姆接觸界面35間的在寬度方向的尺寸差（在寬度方向的距離a2的2倍）。特別是，也可以將射極層31與歐姆接觸界面35間的在長邊方向的尺寸差形成為射極層31與歐姆接觸界面35間的在寬度方向的尺寸差的10倍以上。若著眼於射極層31的一個端部，則將射極層31與歐姆接觸界面35間的在長邊方向的距離a1在至少一個端部形成為射極層31與歐姆接觸界面35間的在寬度方向的尺寸差的5倍以上較佳。
為了確認SOA擴大，製成與第1實施例的HBT（圖4）對應的試樣、與參考例的HBT（圖1）對應的試樣，並進行測量SOA線的評價實驗。以下，參照圖9對該評價實驗的結果進行說明。
圖9是表示與第1實施例的HBT（圖4）對應的試樣、及與參考例的HBT（圖1）對應的試樣的SOA線的測量結果的圖表。所製成的試樣均具有圖8A示出的雙射極構造。在與第1實施例的HBT（圖4）對應的試樣中，射極層31與射極電極32的位置關係與第1實施例的HBT相同。在與參考例的HBT（圖1）對應的試樣中，射極層31與射極電極32的位置關係與參考例的HBT相同。圖9示出的圖表的橫軸以單位“V”表示集極電壓Vc，縱軸以單位“A”表示集極電流Ic。圖9的圖表中的實線和虛線分別表示與第1實施例的HBT對應的試樣和與參考例的HBT對應的試樣的SOA線的測量結果。
可看出，與參考例的HBT對應的試樣的過渡電壓Vt0相比，與第1實施例的HBT對應的試樣的過渡電壓Vt1較高。根據該評價實驗，確認到藉由採用第1實施例的HBT的構造來擴大SOA的範圍。
接下來，參照圖10A~圖11的圖式對射極層31與射極配線34的相對較佳的位置關係進行說明。
圖10A、圖10B、以及圖10C是表示射極層31、射極電極32、歐姆接觸界面35、接觸孔33、及射極配線34的位置關係的俯視圖。在圖10A、圖10B、以及圖10C示出的任一例子中，在射極層31的長邊方向的距離a1都比在寬度方向的距離a2長。
在圖10A示出的例子中，射極配線34的端部在射極層31的長邊方向配置得比射極層31的端部靠外側。在圖10B和圖10C示出的例子中，射極配線34的端部在射極層31的長邊方向配置於射極層31的端部與歐姆接觸界面35的端部之間。此外，在圖10B示出的例子中，射極配線34的端部配置得比射極層31的端部與歐姆接觸界面35的端部間的中央靠外側（接近射極層31的端部的一側）。與此相對地，在圖10C示出的例子中，射極配線34的端部配置於比射極層31的端部與歐姆接觸界面35的端部間的中央靠內側（接近歐姆接觸界面35的端部的一側）。
圖11是表示試樣的過渡電壓Vt的測量結果的圖表，試樣的射極層31、射極配線34、以及歐姆接觸界面35的位置關係具有圖10B和圖10C示出的關係。橫軸以單位“μm”表示在長邊方向的距離a1，縱軸以單位“V”表示過渡電壓Vt。圖11的圖中的實線和虛線分別表示與圖4示出的實施例對應的試樣以及與圖10C示出的例子對應的試樣的測量結果。
實際上製成的試樣具有圖8A示出的雙射極構造。在與圖4示出的實施例對應的試樣中，採用圖4示出的實施例的HBT中的布局，作為2個射極構造各自的射極層31、射極電極32、及射極配線34的布局。即，與圖4示出的實施例對應的試樣相當於如下例子：射極層31的一個端部形成為圖10B的試樣的構成，另一個端部形成為圖10A的試樣的構成。在與圖10C示出的例子對應的試樣中，採用圖10C示出的布局，作為2個射極構造各自的一個端部的射極層31、射極電極32、及射極配線34的布局。在另一個端部，為了將射極配線34引出至外部而採用圖10A示出的布局。
根據圖11示出的圖表得知，若將射極配線34的端部配置得比射極層31的端部與歐姆接觸界面35的端部間的中央靠外側，則可獲得過渡電壓Vt上升的效果。以下，對過渡電壓Vt上升的理由進行說明。
在射極層31的端部區域37中的、在俯視觀察時與射極配線34（圖6）重疊的區域，熱主要從射極層31起以絕緣膜61為主在厚度方向傳導而到達射極配線34。與此相對地，在射極層31的端部區域37中的、在俯視觀察時不與射極配線34（圖6）重疊的區域，熱從射極層31起以絕緣膜61為主地不僅沿厚度方向、也沿橫向傳導而到達射極配線34。由於絕緣膜61的導熱率低於射極配線34的導熱率，所以在射極層31的端部區域37中的不與射極配線34重疊的區域，由射極層31產生的熱不易逃逸。因此，與射極配線34重疊的區域較小的情況（圖10C）相比，在端部區域37中的與射極配線34重疊的區域較大的情況下（圖10B），射極層31的溫度上升獲得抑制。藉此，在端部區域37流動的電流進一步減少。其結果是，更不易受到熱和電不對稱性的影響，使得過渡電壓Vt上升。並且，若考慮用於向外部引出的射極層31上的射極配線34，則與圖10C示出的構成相比，圖10B示出的構成的熱對稱性較高。因此，熱不對稱性的影響減少，過渡電壓Vt上升的效果增加。
根據圖11示出的評價實驗的結果、上述的考察得知，較佳將射極配線34的端部配置得比射極層31的端部與歐姆接觸界面35的端部間的中央靠外側（包括如圖10A那樣比射極配線34的端部靠外側的位置）。
此外，在射極層31的一個端部區域37中，也可以將射極配線34的端部配置在射極層31的端部與歐姆接觸界面35的端部之間，且另一個端部區域37配置得整個區域與射極配線34重疊。
接下來，參照圖12對第1實施例的變形例的半導體裝置進行說明。 圖12是第1實施例的變形例的半導體裝置的俯視圖。本變形例的半導體裝置包括複數個單位電晶體70。單位電晶體70分別具有與第1實施例的半導體裝置（圖4、圖5、圖6）相同的構成。複數個單位電晶體70在與射極層31的長邊方向正交的方向（在圖12中為縱向）上排列配置。
從每個單位電晶體70分別朝向長邊方向的一側（在圖12中為右側）引出有射極配線34。從每個單位電晶體70分別引出的射極配線34與射極共通配線（接地配線）71連續。在俯視觀察時，在射極共通配線71的內側設置有通孔72。通孔72將基板60（圖5、圖6）貫通而到達至基板60的背面。射極共通配線71經由配置於通孔72內的金屬構件，連接於在基板60的背面設置的外部連接用的接地電極。
從每個單位電晶體70分別朝向與射極配線34的引出方向相反的方向（在圖12中為左側）引出有基極配線54。基極配線54各自加寬並與高頻輸入配線75重疊。基極配線54各自與高頻輸入配線75重疊的重疊位置作為MIM構造的電容器76發揮作用。並且，基極配線54各自經由薄膜電阻77連接於偏壓配線78。
雖然圖12中並未示出，但單位電晶體70各自的集極配線44連接於在比射極共通配線71靠上層配置的集極共通配線（高頻輸出配線）。也可以是，射極共通配線71和集極共通配線分別獨立地與Cu柱狀凸塊、焊料凸塊等連接。
如圖12所示，各種配線、電路元件、通孔等以各個單位電晶體70為基準左右不對稱地配置。作為單位電晶體70，藉由採用第1實施例的半導體裝置的構成，即使是左右不對稱的構成也能夠使過渡電壓Vt上升、將SOA的範圍擴大。
接下來，參照圖13對第1實施例的其它變形例進行說明。 圖13是本變形例的半導體裝置的剖面圖。在第1實施例中，如圖5所示，射極配線34經由射極電極32連接於射極層31。在本變形例中，如圖13所示，射極配線34直接連接於射極層31。在該構造中，射極配線34與射極層31間的界面為歐姆接觸界面35。另外，設置於絕緣膜61的接觸孔33與歐姆接觸界面35在俯視觀察時對齊。
在本變形例中，藉由將射極層31與歐姆接觸界面35的位置關係設定為與第1實施例的情況相同，也能夠使過渡電壓Vt上升而將SOA的範圍擴大。
［第2實施例］ 接下來，參照圖14A~圖15B的圖式對第2實施例的半導體裝置進行說明。以下，對與第1實施例的半導體裝置（圖4、圖5、圖6）共通的構成省略說明。
圖14A是第2實施例的半導體裝置的射極層31、射極電極32、及射極配線34的俯視圖。在第1實施例中，藉由使在射極層31的長邊方向的距離a1比在寬度方向的距離a2長，從而使過渡電壓Vt上升。將從位於射極層31的長邊方向的端部的邊緣起至位於接觸孔33的端部的邊緣為止的間隔（距離）稱為距離b1。將從與射極層31的長邊方向平行的邊緣起至與接觸孔33的長邊方向平行的邊緣為止的間隔（距離）稱為距離b2。在第2實施例中，藉由使在射極層31的長邊方向的距離b2比在寬度方向的距離b1長，從而使過渡電壓Vt上升。在長邊方向的距離a1和在寬度方向的距離a2大致相等。作為一個例子，在長邊方向的距離a1和在寬度方向的距離a2約為0.5μm以下，在長邊方向的距離b1為4μm以上。
圖14B是圖14A的一點鏈線14B-14B的剖面示意圖。在第2實施例中，在射極層31的長邊方向，將與接觸孔33重疊的區域定義為中央區域36，將比接觸孔33靠外側的區域定義為端部區域37。在中央區域36中，電流主要在射極層31和射極電極32沿厚度方向從基極層51與射極層31間的接合界面起朝向接觸孔33內的射極配線34地流動。在端部區域37中，電流從基極層51與射極層31間的接合界面起主要在射極層31內沿厚度方向流動之後，在射極電極32內橫向流動。
第2實施例中也與第1實施例的情況相同，射極接入電阻在端部區域37相對較高。因此，可獲得使過渡電壓Vt上升、將SOA擴大的效果。
接下來，參照圖15A和圖15B對在射極層31的長邊方向的距離b1的較佳尺寸進行說明。
圖15A是為了評價過渡電壓Vt而製成的HBT的射極層31、接觸孔33、及基極電極52的俯視圖。實際製成在長邊方向的距離b1不同的複數個HBT並對過渡電壓Vt進行測量。製成的試樣是在基極電極主部52A的兩側配置有射極層31的所謂雙射極HBT。射極層31各自的長度為40μm，寬度為3μm。另外，射極層31的一個端部處的在長邊方向的距離b1與另一個端部處的在長邊方向的距離b1相等。另外，在宽度方向的距离b2為0.3μm。
圖15B是表示過渡電壓Vt的測量結果的圖表。橫軸以單位“μm”表示在長邊方向的距離b1，縱軸以單位“V”表示過渡電壓Vt。隨著在長邊方向的距離b1從約3μm加長至約10μm，過渡電壓Vt逐漸上升。例如，在長邊方向的距離b1在2.5μm以上3.5μm以下的範圍內，未觀察到過渡電壓Vt上升。
根據圖15B示出的評價實驗的結果得知，藉由將在長邊方向的距離b1設定為4μm以上，可獲得使過渡電壓Vt上升的效果。另外，若將在長邊方向的距離b1設為7μm以上，則該效果顯著出現。
在第2實施例中，端部區域37（圖14B）中的射極接入電阻的增加量基於射極電極32（圖14B）的表面電阻。與此相對地，在第1實施例中，端部區域37的射極接入電阻的增加量基於射極層31（圖6）的表面電阻。由於射極電極32的表面電阻（約0.5Ω/□以上約10Ω/□以下）低於射極層31的表面電阻（約20Ω/□以上約50Ω/□以下），因而與第1實施例中的過渡電壓Vt（圖8B）的上升趨勢相比，第2實施例中的過渡電壓Vt（圖15B）的上升趨勢平緩。
與第1實施例的情況相同，為了獲得使過渡電壓Vt上升的效果，未必需要在射極層31的兩端，將在長邊方向的距離b1加長。若在射極層31的至少一個端部處，將在長邊方向的距離b1加長，則可獲得使過渡電壓Vt上升的恆定的效果。例如，也可以使射極層31與接觸孔33間的在長邊方向的尺寸差（在長邊方向的距離b1的2倍）大於射極層31與接觸孔33間的在寬度方向的尺寸差（在寬度方向的距離b2的2倍）。特別是，也可以將射極層31與接觸孔33間的在長邊方向的尺寸差形成為射極層31與接觸孔33間的在寬度方向的尺寸差的10倍以上。若著眼於射極層31的一個端部，則也可以將在長邊方向的距離b1在至少一個端部處形成為射極層31與接觸孔33間的在寬度方向的尺寸差的5倍以上。
接下來，對射極層31、接觸孔33、射極配線34的相對較佳的位置關係進行說明。
與第1實施例中參照圖10A~圖11進行說明的情況相同，較佳在射極層31的長邊方向，將射極配線34（圖14A）的端部配置得比射極層31的端部與接觸孔33的端部間的中央靠外側。此外，也可以使射極配線34在俯視觀察時包括端部區域37的整個區域。藉由採用該構成，能夠抑制端部區域37的溫度上升，提高使過渡電壓Vt上升的效果。
接下來，對第2實施例的變形例進行說明。在第2實施例中，將射極電極32配置在射極層31的內側，但也可以使射極電極32在俯視觀察時探出至射極層31的外側。即使在該情況下，也可以將射極層31與接觸孔33間的相對位置關係形成為上述的較佳關係。在本變形例中，射極層31是將射極電極32作為蝕刻掩模並使用幹蝕刻等加工技術進行自對準而形成的。在該情況下，射極電極32在射極層31之上具有從射極層31的邊緣微微探出而保留為簷狀的構造。
［第3實施例］ 接下來，參照圖16對第3實施例的半導體裝置進行說明。以下，對與第1實施例和第2實施例的半導體裝置共通的構成省略說明。
圖16是第3實施例的半導體裝置的射極層31、射極電極32、歐姆接觸界面35、接觸孔33、及射極配線34的俯視圖。射極電極32與歐姆接觸界面35對齊。在第1實施例中，使在長邊方向的距離a1比在寬度方向的距離a2長，在第2實施例中，使在長邊方向的距離b1比在寬度方向的距離b2長。在第3實施例中，使在長邊方向的距離a1和距離b1這兩者分別比在寬度方向的距離a2和距離b2長。
將圖8B及圖15B相比得知，與將從射極層31的端部起至接觸孔33的端部為止的在長邊方向的距離b1加長的情況相比，將從射極層31的端部起至射極電極32的端部為止的在長邊方向的距離a1加長可獲得使過渡電壓Vt上升的較大的效果。然而，若加長距離a1，則由於歐姆接觸界面35的面積變小而存在HBT的高頻特性降低之虞。因此，在圖16中，也可以根據抑制高頻特性降低這樣的觀點、以及使過渡電壓Vt上升這樣的觀點來決定在長邊方向的距離a1和距離b1。
［第4實施例］ 接下來，參照圖17對第4實施例的半導體裝置進行說明。以下，對與第1實施例的半導體裝置（圖4、圖5、圖6）共通的構成省略說明。
圖17是第4實施例的半導體裝置的俯視圖。在第1實施例中，在射極層31的兩端，使在長邊方向的距離a1比在寬度方向的距離a2長。在第4實施例中，在射極層31的一個端部，使在長邊方向的距離a1比在寬度方向的距離a2長。在另一個端部，使在長邊方向的距離a1與在寬度方向的距離a2大致相等。在基極電極焊墊部52B側的端部（在圖17中為左側的端部），較佳將在長邊方向的距離a1加長。
對於在射極層31流動的電流而言，與圖17的右側的端部相比，左側的端部處，容易從基極電極焊墊部52B、接觸孔53、基極配線54等受到熱、電影響。在容易受到熱、電影響的射極層31的端部處，將在長邊方向的距離a1設定為相對較長，並將其等的影響抵銷，藉此不易在集極電流-基極電壓特性（圖3）出現扭折K。其結果是，可獲得使過渡電壓Vt上升的效果。較佳將基極電極焊墊部52B側的端部處的在長邊方向的距離a1形成為3μm以上。或者，較佳將基極電極焊墊部52B側的端部處的在長邊方向的距離a1形成為在寬度方向的距離a2的5倍以上。
在與接觸孔53相反一側的端部處，較佳將在長邊方向的距離a1形成為比基極電極焊墊部52B側的端部處的在長邊方向的距離a1短。較佳與基極電極焊墊部52B側相反一側的端部處的在長邊方向的距離b1也比基極電極焊墊部52B側的端部處的距離b1短。例如，較佳將與基極電極焊墊部52B側相反一側的端部處的在長邊方向的距離a1和距離b1形成為未達1μm。
另外，在第4實施例中，與第1實施例相比，歐姆接觸界面35的面積增大。其結果是，與第1實施例相比，可獲得在大電流的範圍內高頻特性優異的HBT。
［第5實施例］ 接下來，參照圖18對第5實施例的半導體裝置進行說明。以下，對與第2實施例的半導體裝置（圖14A、圖14B）共通的構成省略說明。
圖18是第5實施例的半導體裝置的俯視圖。在第2實施例中，在射極層31的兩端處，使在長邊方向的距離b1比在寬度方向的距離b2長。在第5實施例中，在射極層31的一個端部處，使在長邊方向的距離b1比在寬度方向的距離b2長。在另一個端部處，使在長邊方向的距離b1與在寬度方向的距離b2大致相等。特別是，在配置有基極電極焊墊部52B的一側（在圖18中為左側）的端部處，較佳將在長邊方向的距離b1加長。
在第5實施例中也與第2實施例相同地，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升的效果。較佳將基極電極焊墊部52B側的端部處的在長邊方向的距離b1形成為4μm以上。或者，較佳將基極電極焊墊部52B側的端部處的在長邊方向的距離b1形成為在寬度方向的距離b2的5倍以上。在與基極電極焊墊部52B側相反一側的端部處，較佳使在長邊方向的距離b1比基極電極焊墊部52B側的端部處的在長邊方向的距離b1短。例如，較佳將與基極電極焊墊部52B側相反一側的端部處的在長邊方向的距離b1形成為1μm以下。較佳在射極層31的兩端處，將在長邊方向的距離a1形成為1μm以下。
［第6實施例］ 接下來，參照圖19對第6實施例的半導體裝置進行說明。以下，對與第4實施例的半導體裝置（圖17）共通的構成省略說明。
圖19是第6實施例的半導體裝置的俯視圖。在第4實施例中，在基極電極焊墊部52B側的端部處，使在長邊方向的距離a比在寬度方向的距離a長。在第6實施例中，代替加長在長邊方向的距離a，而將射極電極32形成為對長方形的2個頂點進行了去角的平面形狀。
藉由將射極電極32的相互相鄰的2個頂點去角而形成的斜邊39相互連續，使得射極電極32的平面形狀成為五角形。作為一個例子，射極層31的長邊方向與斜邊39所成的角度為45°。此外，也可以將角度形成為45°以外。歐姆接觸界面35的平面形狀與射極電極32的平面形狀一致。射極用的接觸孔33的平面形狀也反應射極電極32的頂點的去角而成為將長方形的2個頂點去角後的形狀。將從射極層31的長邊方向的端部起至被去角的部分的最遠的位置為止的在長邊方向的距離稱為距離c。較佳距離c與第4實施例（圖17）的距離a1相同地形成為3μm以上。
在第6實施例中，射極層31的被去角的部分的射極接入電阻增大。藉此，與第4實施例的情況相同地，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升、將SOA的範圍擴大的效果。另外，在第6實施例中，與第4實施例（圖17）的情況相比，歐姆接觸界面35的面積較大。因此，能夠抑制高頻特性降低。
［第7實施例］ 接下來，參照圖20對第7實施例的半導體裝置進行說明。以下，對與第6實施例的半導體裝置（圖19）共通的構成省略說明。
圖20是第7實施例的半導體裝置的俯視圖。在第6實施例（圖19）中，與參考例（圖1）相同，基極電極52由2個基極電極主部52A和將兩個基極電極主部52A連接的基極電極焊墊部52B構成。在第7實施例中，基極電極52由1個基極電極主部52A和與基極電極主部52A的端部連續的基極電極焊墊部52B構成。基極電極主部52A配置於射極層31的單側並沿與射極層31的長邊方向平行的方向延伸。由基極電極主部52A和基極電極焊墊部52B構成的基極電極52具有L字形的平面形狀。
在第6實施例（圖19）中，將射極電極32的一個端部的2個頂點去角。在第7實施例中，僅將1個頂點去角。被去角的是L字形的基極電極52的朝向角部的頂點。被去角的斜邊39與射極層31的長邊方向所成的角度例如為45°。此外，也可以將角度形成為45°以外。
在第7實施例中，也與第6實施例相同地，射極層31的被去角的部分的射極接入電阻增大。藉此，與第6實施例的情況相同，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升、將SOA的範圍擴大的效果。
與第6實施例相同地，較佳從射極層31的長邊方向的端部起至被去角的部分的最遠的位置為止的在長邊方向的距離c形成為3μm以上。此外，在第7實施例中，也可以將基極電極焊墊部52B側的射極電極32的端部的2個頂點去角。
［第8實施例］ 接下來，參照圖21對第8實施例的半導體裝置進行說明。以下，對與第7實施例的半導體裝置（圖20）共通的構成省略說明。
圖21是第8實施例的半導體裝置的俯視圖。在第7實施例（圖20）中，配置有1個射極層31，相對於此，在第8實施例中，相互平行地配置有2個射極層31。與2個射極層31分別對應地配置有射極電極32和接觸孔33。
在2個射極層31之間配置有基極電極主部52A，在其一個端部（在圖21中為左端）配置有基極電極焊墊部52B。由基極電極主部52A和基極電極焊墊部52B構成的基極電極52具有T字形的平面形狀。
與第7實施例（圖20）的情況相同地，射極電極32分別具有將長方形的1個頂點去角後的平面形狀。被去角的是朝向基極電極主部52A與基極電極焊墊部52B間的連接位置的頂點。
在第8實施例中，也與第7實施例相同地，射極層31的被去角的部分的射極接入電阻增大。藉此，與第7實施例的情況相同地，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升、將SOA的範圍擴大的效果。
與第7實施例相同地，較佳從射極層31的長邊方向的端部起至被去角的部分的最遠的位置為止的在長邊方向的距離c形成為3μm以上。此外，在第8實施例中，也可以將基極電極焊墊部52B側的射極電極32的端部的2個頂點去角。
［第9實施例］ 接下來，參照圖22對第9實施例的半導體裝置進行說明。以下，對與第6實施例的半導體裝置（圖19）共通的構成省略說明。
圖22是第9實施例的半導體裝置的俯視圖。在第6實施例（圖19）中，配置有1個射極層31，相對於此，在第9實施例中，相互平行地配置有2個射極層31。與2個射極層31分別對應地配置有射極電極32和接觸孔33。
在2個射極層31之間、以及在2個射極層31各自的外側分別配置有基極電極主部52A。基極電極焊墊部52B將3個基極電極主部52A連接。由3個基極電極主部52A、以及基極電極焊墊部52B構成的基極電極52具有E字形的平面形狀。與第6實施例（圖19）的情況相同地，每個射極電極32具有將長方形的2個頂點去角後的平面形狀。
在第9實施例中，也與第6實施例相同地，射極層31的被去角的部分的射極接入電阻增大。藉此，與第6實施例的情況相同，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升、將SOA的範圍擴大的效果。
與第6實施例相同地，較佳從射極層31的長邊方向的端部起至被去角的部分的最遠的位置為止的在長邊方向的距離c形成為3μm以上。
［第10實施例］ 接下來，參照圖23A、圖23B、以及圖23C對第10實施例的半導體裝置進行說明。以下，對與第1實施例的半導體裝置（圖4）共通的構成省略說明。
圖23A、圖23B、以及圖23C是第10實施例及其變形例的半導體裝置的射極層31、射極電極32、接觸孔33、以及歐姆接觸界面35的俯視圖。在第1實施例（圖4）中，射極層31的平面形狀為長方形。與此相對地，在圖23A示出的例子中，射極層31具有在長方形的兩端的短邊分別附加有等腰三角形的平面形狀，換言之，具有細長的龜殼形的平面形狀。在圖23B示出的例子中，具有將長方形的4個頂點抹圓的平面形狀。在圖23C示出的例子中，射極層31具有將長方形的4個頂點去角後的八角形的平面形狀。
在任一個例子中，都是從射極層31的長邊方向的端部起至歐姆接觸界面35為止的在長邊方向的距離a1比在寬度方向的距離a2長。因此，與第1實施例的情況相同地，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升、將SOA的範圍擴大的效果。
［第11實施例］ 接下來，參照圖24對第11實施例的半導體裝置進行說明。以下，對與第1實施例的半導體裝置共通的構成省略說明。
圖24是第11實施例的半導體裝置的俯視圖。在第1實施例中，射極層31（圖4）的平面形狀是在與1條假想直線平行的方向較長的長方形。在第11實施例中，射極層31的平面形狀是使長方形彎曲獲得的U字形。在該情況下，能夠將沿著彎曲的長方形的中心線的方向（彎曲部分的周向）定義為射極層31的長邊方向。另外，能夠將與長邊方向正交的方向（彎曲部分的半徑方向）定義為射極層31的寬度方向。
射極電極32和接觸孔33也與射極層31相同地具有U字形的平面形狀。
與第1實施例的情況相同地，將射極層31的位於長邊方向的端部的邊緣與射極電極32的位於長邊方向的端部的邊緣間的間隔稱為距離a1。將射極層31的沿著長邊方向的邊緣（彎曲部的邊緣）與射極電極32的沿著長邊方向的邊緣（彎曲部的邊緣）間的間隔稱為在寬度方向的距離a2。彎曲部的在寬度方向的距離a2例如相當於射極層31的外周側的邊緣與射極電極32的外周側的邊緣間的在半徑方向的距離、或者射極層31的內周側的邊緣與射極電極32的內周側的邊緣間的在半徑方向的距離。
配置有射極配線34，並使其與射極電極32重疊。射極配線34穿過接觸孔33而連接於射極電極32。
在被U字形的射極層31圍成的區域配置有基極電極52。配置有基極配線54，並使其以與基極電極52重疊。基極配線54穿過接觸孔53連接於基極電極52。
配置有集極電極42，並使其從彎曲部的外側包圍射極層31。配置有集極配線44，並使其與集極電極42重疊。集極配線44穿過接觸孔43連接於集極電極42。
在第11實施例中，也與第1實施例的情況相同地，使在射極層31的長邊方向的距離a1比在寬度方向的距離a2長。因此，與第1實施例的情況相同地，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升、將SOA的範圍擴大的效果。與第1實施例的情況相同地，較佳在射極層31的長邊方向的距離a1形成為3μm以上。
［第12實施例］ 接下來，參照圖25對第12實施例的半導體裝置進行說明。以下，對與第6實施例的半導體裝置（圖19）共通的構成省略說明。
圖25是第12實施例的半導體裝置的俯視圖。在第6實施例（圖19）中，使射極電極32形成為將長方形的頂點去角後的平面形狀。在第12實施例中，使射極用的接觸孔33形成為將長方形的頂點去角後的平面形狀。射極電極32和歐姆接觸界面35的平面形狀為長方形。
在第12實施例中，與第2實施例（參照圖14A~圖15B的圖式）的情況相同地，向接觸孔33的被去角的部分的正下方的射極層31流動的電流變少。因此，與第2實施例相同地，不易在集極電流-基極電壓特性出現扭折K（圖3）。其結果是，可獲得使過渡電壓Vt上升、將SOA的範圍擴大的效果。
將從射極層31的長邊方向的端部起至被去角的部分的最遠的位置為止的在長邊方向的距離稱為距離d。與第2實施例的情況相同地，較佳將距離d形成為4μm以上。
接下來，對第12實施例的變形例進行說明。在第12實施例中，代替將第6實施例的射極電極32（圖19）的頂點去角，而將射極用的接觸孔33的頂點去角。也可以代替將第7實施例（圖20）、第8實施例（圖21）、第9實施例（圖22）的半導體裝置的射極電極32的頂點去角，而將射極用的接觸孔33的頂點去角。在該情況下，與第12實施例的情況相同地，較佳將距離d形成為4μm以上。
上述的各實施例以及變形例是例示，當然能夠進行不同的實施例以及變形例所示的構成的局部的置換或者組合。不在每個實施例中依次提及由複數個實施例以及變形例的相同的構成所產生的同樣的作用效果。並且，本發明並不限定於上述的實施例以及變形例。例如，對本技術領域中具有通常知識者而言明確能夠進行各種變更、改進、組合等。
31:射極層 31A:狹義的射極層 31B:蓋層 31C:接觸層 32:射極電極 33:接觸孔 34:射極配線 35:歐姆接觸界面 36:射極層的中央區域 37:射極層的端部區域 39:斜邊 40:子集極層 41:集極層 42:集極電極 43:接觸孔 44:集極配線 51:基極層 52:基極電極 52A:基極電極主部 52B:基極電極焊墊部 53:接觸孔 54:基極配線 60:基板 61:絕緣膜 70:單位電晶體 71:射極共通配線（接地配線） 72:通孔 75:高頻輸入配線 76:MIM構造的電容器 77:薄膜電阻 78:偏壓配線 a1、a2:距離
[圖1]是作為評價實驗的對象的參考例的HBT的俯視圖。 [圖2]是表示HBT的SOA線的實測結果的圖表。 [圖3]是表示集極電流-基極電壓特性（Ic-Vb特性）的實測結果的圖表。 [圖4]是第1實施例的半導體裝置的俯視圖。 [圖5]是圖4的一點鏈線5-5的剖面圖。 [圖6]是圖4的一點鏈線6-6的剖面圖。 [圖7]是第1實施例的半導體裝置的射極層的附近的俯視圖，以及表示工作中的在射極層的長邊方向的溫度分布的一個例子的圖表。 [圖8A]是為了評價過渡電壓Vt而製成的HBT的射極層、歐姆接觸界面、以及基極電極的俯視圖，[圖8B]是表示過渡電壓Vt的測量結果的圖表。 [圖9]是表示與第1實施例的HBT（圖4）對應的試樣及與參考例的HBT（圖1）對應的試樣的SOA線的測量結果的圖表。 [圖10A]、[圖10B]、以及[圖10C]是表示射極層、射極電極、歐姆接觸界面、接觸孔、以及射極配線的位置關係的俯視圖。 [圖11]是表示試樣的過渡電壓Vt的測量結果的圖表，試樣的射極層、射極配線、以及歐姆接觸界面的位置關係具有圖10B和圖10C示出的關係。 [圖12]是第1實施例的變形例的半導體裝置的俯視圖。 [圖13]是第1實施例的其它變形例的半導體裝置的剖面圖。 [圖14A]是第2實施例的半導體裝置的射極層、射極電極、以及射極配線的俯視圖，[圖14B]是圖14A的一點鏈線14B-14B的剖面示意圖。 [圖15A]是為了評價過渡電壓Vt而製成的HBT的射極層、接觸孔、以及基極電極的俯視圖，[圖15B]是表示過渡電壓Vt的測量結果的圖表。 [圖16]是第3實施例的半導體裝置的射極層、射極電極、接觸孔、以及射極配線的俯視圖。 [圖17]是第4實施例的半導體裝置的俯視圖。 [圖18]是第5實施例的半導體裝置的俯視圖。 [圖19]是第6實施例的半導體裝置的俯視圖。 [圖20]是第7實施例的半導體裝置的俯視圖。 [圖21]是第8實施例的半導體裝置的俯視圖。 [圖22]是第9實施例的半導體裝置的俯視圖。 [圖23A]、[圖23B]、以及[圖23C]是第10實施例及其變形例的半導體裝置的射極層、射極電極、接觸孔、以及歐姆接觸界面的俯視圖。 [圖24]是第11實施例的半導體裝置的俯視圖。 [圖25]是第12實施例的半導體裝置的俯視圖。
31:射極層
32:射極電極
33:接觸孔
34:射極配線
35:歐姆接觸界面
a1、a2:距離

Claims (17)

  1. 一種半導體裝置，具有：集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體；射極電極，其與所述射極層進行歐姆接觸；以及射極配線，其穿過設置於絕緣膜的接觸孔而連接於所述射極電極，所述射極層具有在俯視觀察時在一個方向較長的形狀，所述射極層與所述接觸孔間的在所述射極層的長邊方向的尺寸差大於所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差。
  2. 如請求項1所述之半導體裝置，其中，所述射極層與所述接觸孔間的在所述射極層的長邊方向的尺寸差為所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差的10倍以上。
  3. 如請求項2所述之半導體裝置，其中，在所述射極層的長邊方向的兩端處，從所述射極層的長邊方向的端部起至所述接觸孔為止的在所述射極層的長邊方向的距離，為所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差的5倍以上。
  4. 如請求項2或3所述之半導體裝置，其中，在所述射極層的長邊方向的至少一個端部處，從所述射極層的長邊方向的端部起至所述接觸孔為止的在所述射極層的長邊方向的距離為4μm以上。
  5. 一種半導體裝置，具有：集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體；射極電極，其與所述射極層進行歐姆接觸；以及射極配線，其穿過設置於絕緣膜的接觸孔而連接於所述射極電極，所述射極層具有在俯視觀察時在一個方向較長的形狀，所述射極層與所述接觸孔間的在所述射極層的長邊方向的尺寸差大於所述 射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差，在所述射極層的長邊方向的至少一個端部處，從所述射極層的長邊方向的端部起至所述接觸孔為止的在所述射極層的長邊方向的距離為4μm以上。
  6. 一種半導體裝置，具有：集極層、基極層、及射極層，其等配置於基板之上而構成雙極電晶體；射極電極，其與所述射極層進行歐姆接觸；以及射極配線，其穿過設置於絕緣膜的接觸孔而連接於所述射極電極，所述射極層具有在俯視觀察時在一個方向較長的形狀及包含一個彎曲部分，所述射極層與所述接觸孔間的在所述射極層的長邊方向的尺寸差大於所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差。
  7. 如請求項6所述之半導體裝置，其中，所述射極層與所述接觸孔間的在所述射極層的長邊方向的尺寸差為所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差的10倍以上。
  8. 如請求項6所述之半導體裝置，其中，在所述射極層的長邊方向的至少一個端部處，從所述射極層的長邊方向的端部起至所述接觸孔為止的在所述射極層的長邊方向的距離為4μm以上。
  9. 如請求項6所述之半導體裝置，其中，歐姆接觸界面與所述射極層間的在所述射極層的長邊方向的尺寸差大於所述射極層與所述歐姆接觸界面間的在所述射極層的寬度方向的尺寸差，其中，所述歐姆接觸界面是所述射極層與所述射極電極進行歐姆接觸的歐姆接觸界面。
  10. 如請求項9所述之半導體裝置，其中，所述射極層與所述接觸孔間的在所述射極層的長邊方向的尺寸差為所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差的10倍以上。
  11. 如請求項9所述之半導體裝置，其中，在所述射極層的長邊方向的至少一個端部處，從所述射極層的長邊方向的端部起至所述接觸孔為止的在所述射極層的長邊方向的距離為4μm以上。
  12. 一種半導體裝置，具有：射極電極；射極配線，其穿過設置於絕緣膜的接觸孔而連接於所述射極電極；以及射極層，其包含在俯視觀察時一個彎曲部分，在俯視觀察時，所述射極層從所述接觸孔的一個端部處起在長邊方向亦即沿著所述射極層的所述彎曲部分的周向延伸的尺寸，大於所述射極層與所述接觸孔間的在所述射極層的寬度方向亦即與所述長邊方向正交的方向的尺寸差。
  13. 如請求項12所述之半導體裝置，其中，所述射極層與所述接觸孔間的在所述射極層的長邊方向的尺寸差為所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差的10倍以上。
  14. 如請求項12所述之半導體裝置，其中，從在所述射極層的長邊方向的所述接觸孔的至少一個端部處起，所述射極層延伸4μm以上。
  15. 如請求項12所述之半導體裝置，其中，歐姆接觸界面與所述射極層間的在所述射極層的長邊方向的尺寸差大於所述射極層與所述歐姆接觸界面間的在所述射極層的寬度方向的尺寸差，其中，所述歐姆接觸界面是所述射極層與所述射極電極進行歐姆接觸的歐姆接觸界面。
  16. 如請求項15所述之半導體裝置，其中，所述射極層從所述接觸孔起在所述射極層的長邊方向延伸的尺寸大於所述射極層與所述接觸孔間的在所述射極層的寬度方向的尺寸差。
  17. 如請求項15所述之半導體裝置，其中， 從在所述射極層的長邊方向的所述接觸孔的至少一個端部處起，所述射極層延伸4μm以上。
TW112143186A 2018-06-15 2019-04-25 半導體裝置 TWI875300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018114345A JP2019220501A (ja) 2018-06-15 2018-06-15 半導体装置
JPJP2018-114345 2018-06-15

Publications (2)

Publication Number Publication Date
TW202410455A TW202410455A (zh) 2024-03-01
TWI875300B true TWI875300B (zh) 2025-03-01

Family

ID=68840534

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111145648A TWI829452B (zh) 2018-06-15 2019-04-25 半導體裝置
TW112143186A TWI875300B (zh) 2018-06-15 2019-04-25 半導體裝置
TW108114512A TWI787502B (zh) 2018-06-15 2019-04-25 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111145648A TWI829452B (zh) 2018-06-15 2019-04-25 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108114512A TWI787502B (zh) 2018-06-15 2019-04-25 半導體裝置

Country Status (4)

Country Link
US (4) US11107909B2 (zh)
JP (1) JP2019220501A (zh)
CN (2) CN110610988B (zh)
TW (3) TWI829452B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052150A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 パワーアンプ単位セル及びパワーアンプモジュール
JPWO2021214866A1 (zh) * 2020-04-21 2021-10-28
JP7320910B2 (ja) 2020-09-18 2023-08-04 株式会社東芝 半導体装置およびその制御方法
JP7625825B2 (ja) * 2020-10-21 2025-02-04 株式会社村田製作所 半導体装置
WO2022202370A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075737A1 (en) * 2001-10-10 2003-04-24 Takeshi Kawasaki Bipolar transistor and the method of manufacturing the same
TW200524170A (en) * 2004-01-05 2005-07-16 Kou-Cheng Bruce Wu Wu Schottky-barrier tunneling transistor
TW200711068A (en) * 2005-08-31 2007-03-16 Sanyo Electric Co Semiconductor device and method for making the same, circuit board and method for making the same
US20130087828A1 (en) * 2010-06-21 2013-04-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
US20150155277A1 (en) * 2013-12-04 2015-06-04 Kabushiki Kaisha Toshiba Semiconductor device
TW201725698A (zh) * 2012-07-31 2017-07-16 矽瀾納股份有限公司 於共同基板上之功率裝置整合
TW201806160A (zh) * 2016-05-06 2018-02-16 矽立瑟有限公司 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法
TW201812727A (zh) * 2006-09-29 2018-04-01 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221646B2 (ja) * 1995-04-28 2001-10-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
JP4788096B2 (ja) * 2003-06-04 2011-10-05 住友電気工業株式会社 ヘテロ接合バイポーラトランジスタ
JP2005101402A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005243897A (ja) * 2004-02-26 2005-09-08 Nec Corp 半導体装置
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
TWI394276B (zh) * 2010-04-22 2013-04-21 Nat Univ Tsing Hua 一種具有載子捕獲層之雙極性接面電晶體
JP2013012577A (ja) * 2011-06-29 2013-01-17 Hitachi Ltd 半導体装置
JP6057145B2 (ja) * 2012-04-04 2017-01-11 株式会社村田製作所 トランジスタ
US8674440B2 (en) * 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
JP2017135246A (ja) * 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075737A1 (en) * 2001-10-10 2003-04-24 Takeshi Kawasaki Bipolar transistor and the method of manufacturing the same
TW200524170A (en) * 2004-01-05 2005-07-16 Kou-Cheng Bruce Wu Wu Schottky-barrier tunneling transistor
TW200711068A (en) * 2005-08-31 2007-03-16 Sanyo Electric Co Semiconductor device and method for making the same, circuit board and method for making the same
TW201812727A (zh) * 2006-09-29 2018-04-01 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US20130087828A1 (en) * 2010-06-21 2013-04-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
TW201725698A (zh) * 2012-07-31 2017-07-16 矽瀾納股份有限公司 於共同基板上之功率裝置整合
US20150155277A1 (en) * 2013-12-04 2015-06-04 Kabushiki Kaisha Toshiba Semiconductor device
TW201806160A (zh) * 2016-05-06 2018-02-16 矽立瑟有限公司 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法

Also Published As

Publication number Publication date
TW202410455A (zh) 2024-03-01
US20210359114A1 (en) 2021-11-18
US20240204087A1 (en) 2024-06-20
CN118039676A (zh) 2024-05-14
CN110610988B (zh) 2024-01-19
TW202002087A (zh) 2020-01-01
TWI829452B (zh) 2024-01-11
US11949003B2 (en) 2024-04-02
TW202315125A (zh) 2023-04-01
US11107909B2 (en) 2021-08-31
US20190386122A1 (en) 2019-12-19
US20220231150A1 (en) 2022-07-21
TWI787502B (zh) 2022-12-21
US11329146B2 (en) 2022-05-10
CN110610988A (zh) 2019-12-24
JP2019220501A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
TWI875300B (zh) 半導體裝置
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
CN109390319B (zh) 半导体装置
US20070205432A1 (en) Heterojunction bipolar transistor and power amplifier using same
US20200006536A1 (en) Compound semiconductor device
US11276689B2 (en) Semiconductor device and amplifier module
TWI745847B (zh) 半導體裝置
TWI862899B (zh) 半導體裝置及半導體模組
CN111916494B (zh) 半导体装置
JP2020150250A (ja) 半導体装置
TWI757801B (zh) 半導體裝置
TWI825632B (zh) 半導體裝置
TW202209491A (zh) 半導體裝置
TWI803218B (zh) 半導體裝置及半導體模組