[go: up one dir, main page]

TWI394276B - 一種具有載子捕獲層之雙極性接面電晶體 - Google Patents

一種具有載子捕獲層之雙極性接面電晶體 Download PDF

Info

Publication number
TWI394276B
TWI394276B TW099112741A TW99112741A TWI394276B TW I394276 B TWI394276 B TW I394276B TW 099112741 A TW099112741 A TW 099112741A TW 99112741 A TW99112741 A TW 99112741A TW I394276 B TWI394276 B TW I394276B
Authority
TW
Taiwan
Prior art keywords
junction transistor
bipolar junction
layer
carrier
carrier trap
Prior art date
Application number
TW099112741A
Other languages
English (en)
Other versions
TW201138098A (en
Inventor
Chrong Jung Lin
Ya Chin King
Yi Hung Tsai
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW099112741A priority Critical patent/TWI394276B/zh
Priority to US12/859,025 priority patent/US20110260292A1/en
Publication of TW201138098A publication Critical patent/TW201138098A/zh
Application granted granted Critical
Publication of TWI394276B publication Critical patent/TWI394276B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/60—Lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

一種具有載子捕獲層之雙極性接面電晶體
本發明係屬於半導體元件領域，更具體而言係屬於雙極性接面電晶體之領域。
電晶體之種類很多，其中雙極性接面電晶體(bipolar junction transistor,BJT)係利用兩個很接近之pn接面，電訊號控制其中一接面之注入載體，另一接面收集載體，而載體形成之電流遠比控制訊號之電流大，故有所謂之電流增益(current gain)。雙極性接面電晶體之前身是點接觸電晶體(point contact transistor)，由美國貝爾實驗室(Bell Laboratory)的巴丁(John Bardeen,1908-1991)、布來登(Walter Brattain,1902-1987)及夏克立(William Shockley,1910-1989)在1947製作出來，次年再改良為利用兩個pn接面之結構。
雙極性接面電晶體之基本結構是兩個反向連結之pn接面，可有pnp及npn兩種組合。三個接出來之端點依序稱為射極(emitter,E)、基極(base,B)及集極(collector,C)，名稱來源和他們在電晶體操作時之功能有關。在沒接外加偏壓時，兩個pn接面都會形成空乏區，將中性之p型區及n型區隔開。雙極性接面電晶體之電特性和兩個pn接面之偏壓有關，工作區間也依偏壓方式來分類，在常用之「順向活性區」(forward active)中，射-基極間之pn接面維持在順向偏壓，而基-集極間之pn接面則在逆向偏壓，通常用作放大器之雙極性接面電晶體都以此方式偏壓。射-基極接面之空乏區由於在順向偏壓會變窄，載體所見之位障變小，射極之電洞會注入到基極，基極之電子也會注入到射極；而基-集極接面之空乏區則會變寬，載體所見之位障變大，故本身係為不導通。
雙極性接面電晶體及兩個反向相接之pn二極體間最大之不同在於，雙極性接面電晶體之二接面相當接近。以偏壓在順向活性區之pnp電晶體為例，射極之電洞注入基極之n型中性區，馬上被多數載體電子包圍遮蔽，然後朝集極方向擴散，同時也被電子復合(recombine)。當沒有被復合之電洞到達基-集極接面之空乏區時，會被此區內之電場加速掃入集極，電洞在集極中為多數載體，很快藉由漂移電流到達連結外部之歐姆接點，形成集極電流IC 。集極電流IC 之大小及基-集極間逆向偏壓大小之關係不大。基極外部僅需提供與注入電洞復合部分之電子流IBrec ，與由基極注入射極之電子流InBE (這部分是電晶體作用不需要之部分)。電子流InBE 在射極與與電洞復合，即InBE =IErec 。
一般電晶體設計時，射極的摻雜濃度較基極的高許多，如此由射極注入基極之射極主要載體電洞(也就是基極之少數載體)IpEB 電流會比由基極注入射極之載體電子電流InBE 大很多，電晶體之效益較高。同時如果基極中性區之寬度WB 愈窄，電洞通過基極之時間愈短，被多數載體電子復合之機率愈低，到達集極之有效電洞流IpE C愈大，基極必須提供之復合電子流也降低，電晶體之效益也就愈高。
射極注入基極之電洞流大小是由射-基極接面間之順向偏壓大小來控制，和二極體之情形類似，在啟動電壓附近，微小之偏壓變化，即可造成注入電流有很大的變化。更精確的說，雙極性接面電晶體是利用VEB (或VBE )之變化來控制集極電流IC ，而且提供之基極電流IB 遠比集極電流IC 小。npn電晶體之操作原理和pnp電晶體相同，只是偏壓方向及電流方向均相反，電子及電洞之角色互換。pnp電晶體係利用VEB 控制由射極經基極、入射至集極之電洞，而npn電晶體則是利用VBE 控制由射極經基極、入射至集極之電子。電晶體之效益可以由在順向活性區時，射極電流中有多少比例可以到達集極看出。效益高之雙極性接面電晶體可以只有小於1%的射極電流在基極與射極內與基極之主要載體復合，超過99%之射極電流到達集極。
為了使集極電流更大，在製造npn雙極性接面電晶體時，會將射極區之電子濃度(即n型摻雜濃度)會做得較集極高，以使電子容易擴散；而pnp電晶體亦相同，射極區之電洞濃度(即p型摻雜濃度)較集極更高。由於電子在穿越基極之過程中，容易和電洞復合而消失，故在雙極性接面電晶體基極之部分會盡量做薄，基極做得越薄，則電子所需擴散之距離也就愈短，使載子能夠較容易跨越基極而到達基極-集極接面之空乏區。因此可知，各極載子濃度及基極寬度與集極電流極為相關。
雙極性接面電晶體在數位電路中之用途其中之一為開關，利用電訊號使雙極性接面電晶體在順向活性區(或飽和區)與截止區間切換，就開關而言，對應開與關之狀態，就數位電路而言則代表0與1(或1與0)兩個二進位數字。若雙極性接面電晶體一直在順向活性區維持偏壓，在射極與基極間微小之電訊號(可以是電壓或電流)變化，會造成射極與集極間電流相對很大之變化，故亦可用作訊號放大器。
微調電路主要用於放大器輸入級、類比數位轉換器、數位類比轉換器等功能。一般微調電路主要用來解決差動對不匹配之問題，常見作法係為使用可變電阻器在出廠前進行校準之動作。然而在積體電路當中，電阻之尺寸往往較電晶體大上許多，使用可變電阻器作微調電路將會增加額外之電路面積，造成製作成本增加。為解決上述問題，是以本發明揭露一種具有載子捕獲層之雙極性接面電晶體。
本發明之一目的在於提出一種半導體元件，可去除微調電路之可變電阻器。
本發明之另一目的在於使用高壓脈衝利用微調電路輸入至具載子捕獲層之雙極性接面電晶體，以漸進增加單側電晶體之電流增益至兩側相配，以達成自我微調之功效。
本發明所揭露之一種具有載子捕獲層之雙極性接面電晶體，包含一半導體基板，具有一第一型態離子井；二第二型態離子區，形成於所述第一型態離子井上方；一絕緣層橫跨所述第一型態離子井，且部分重疊於所述第二型態離子區；及一載子捕獲層，形成於所述絕緣層上。
本發明亦揭示一種嶄新之電子元件，亦即具有載子捕獲層之雙極性接面電晶體。其近似一非揮發性記憶體與雙極性接面電晶體之並聯結構，包含：一雙極性接面電晶體；一非揮發性記憶體，並聯於極性接面電晶體；其中非揮發性記憶體包含一載子捕獲層。
本發明揭露一種具有載子捕獲層之雙極性接面電晶體，其結構示之於圖二。於本發明之一實施例中，如圖一所示，先提供一種雙極性接面電晶體300，形成於一半導體晶圓或基板303之上。雙極性接面電晶體300包含一射極區310、一基極區320及一集極區330。上述雙極性接面電晶體300係形成於一半導體基板303上。
於本發明之一實施例中，雙極性接面電晶體300之材質可為任何半導體材質，如包含但不限於單晶矽、SiGe或GaAs晶圓或基板等。
於本發明之一較佳實施例中，雙極性接面電晶體300為一PNP型雙極性接面電晶體，其製程大體上如下所述：先行製備一電阻率約在8~12Ω-cm間之P型矽底材晶片；使用第一光罩，經微影製程，將晶片上用來製作N井(N well)之主動區域加以定義；使用第二光罩，經微影製程，保護晶片上非N井之區域；接著以離子佈植法或擴散法將製作N型半導體所需之雜質，如磷，植入晶片上未受光阻所保護之部分；將光阻除去後，以熱退火法將雜質活化。上述製作N井之離子佈植程序可執行一次或複數次，端視需求而定；再一次利用光阻，將雙極性接面電晶體之射極區310及集極區330裸露出來，以便進行P+ 之離子植入；使用離子佈植機摻雜P型半導體，形成P型之射極區310及集極區330。
於本發明之另一較佳實施例，雙極性接面電晶體300為一NPN型雙極性接面電晶體，其製程大體上與上述PNP型雙極性接面電晶體相同，惟所摻雜之離子型態相反。
隨之，於本發明之一實施例中，如圖二所示，於上述之基板303上製作載子捕獲層，以形成一種具有載子捕獲層之雙極性接面電晶體1000，換言之，其係為在圖一所示之雙極性接面電晶體300上形成一非揮發性載子捕捉結構600。其中非揮發性載子捕捉結構600包含一第一絕緣層610，形成於雙極性接面電晶體300之基極區320上，且分別部分重疊於射極區310及集極區330上；一載子捕獲層620，設置於第一絕緣層610上。之後，可分別在覆蓋於射極區310及集極區330上方之載子捕獲層進行選擇性蝕刻，以分別產生一射極區插塞孔313及一集極區插塞孔333，又上述插塞孔333之蝕刻方式可包含但不限於乾蝕刻或濕蝕刻。使插塞336(plug)可分別形成於射極區插塞孔313及集極區插塞孔333中。且插塞336可利用高溫鋁、鎢回蝕或選擇性鎢技術形成。在其他實施例中，亦可以採用金屬合金、矽、矽化金屬或其他適合之金屬製作。
又，於本發明之另一實施例中，如圖二所示，可於雙極性接面電晶體300上方未被第一絕緣層610所覆蓋之部分，形成一矽化物(silicide)605層，矽化物605之材質可包含但不限於TiSi2 、NiSi、CoSi2 、WSi2 等，其特性在於矽化物605與矽之間之接觸電阻極小(約10-8 Ω/cm2 )，可提供一幫助導電之導電用物質，用以在插塞(plug)與射極區310/集極區330接觸時，使其較接近歐姆接觸(ohmic contact)。上述之矽化物605層可以採用自對準矽化製程(self-aligned silicide;salicide)。並可於載子捕獲層620上方形成一第二絕緣層630，用以保護或隔絕具有載子捕獲層之雙極性接面電晶體1000。
於本發明之一實施例中，提供一種具有載子捕獲層之雙極性接面電晶體1000。其中第一絕緣層610之材質較佳為二氧化矽或其他相當之介電層。第一絕緣層610之製程可為任何沈積方式，如熱氧化法或薄膜氣相層積等，但更佳為由濕式氧化法形成，其原因在於，在對氧化層之電性要求不高時，濕式氧化法之氧化速率較快，可以節省製程所需之時間；濕式氧化法之製程大體上如下所述：將矽晶片曝露在涵養之環境中，晶片表面之矽原子發生Si(s) +2H2 O(g) →SiO2(s) +2H2(g)5 之氧化反應，藉此在矽晶片之表面形成二氧化矽層。第一絕緣層610之可能沈積厚度較佳為10nm～30nm，更佳為15nm～20nm。
於本發明之一實施例中，提供一種具有載子捕獲層之雙極性接面電晶體1000。其中載子捕獲層620之材質可為任何可捕捉電子之介電層材質，如具有高介電常數之介電層，高介電係數之氧化物，更具體而言如氮化矽或氮氧化矽。一般來說，載子捕獲層620係利用薄膜沈積形成於第一絕緣層610上。載子捕獲層620之沈積厚度較佳為20nm～60nm，更佳為30nm～40nm。
於本發明之一實施例中，提供一種具有載子捕獲層之雙極性接面電晶體1000。其中由載子捕獲層600所構成之通道長度(也就是基極區之寬度，射極區至集極區之距離)在90nm之邏輯製程中，約為0.24μm～0.32μm。若基極區之寬度小於此範圍，則射極區及集極區之間會產生短路；若基極區之寬度大於此範圍，則雙極性接面電晶體無法運作，或不具有雙極性接面電晶體之特性。又，由載子捕獲層600所構成之通道寬度，大體上等於設計規範之最小值即可，如在90nm之邏輯製程中，約為0.15μm。
於本發明之一實施例中，提供一種具有載子捕獲層之雙極性接面電晶體1000。其中薄膜沈積依據沈積過程中，是否含有化學反應之機制，分別區分為物理氣相沈積(Physical Vapor Deposition，PVD)及化學氣相沈積(Chemical Vapor Deposition，CVD)。物理氣相沈積法可包含蒸鍍(Evaporation)、分子束磊晶成長(Molecular Beam Epitaxy，MBE)及濺鍍(Sputter)。化學氣相沈積方式有三種，一種為大氣壓化學氣相沈積(Atmospheric Pressure Chemical Vapor Deposition，APCVD)、一種為低壓化學氣相沈積(Low Pressure Chemical Vapor Deposition，LPCVD)、另一種則採用電漿輔助化學氣相沈積(Plasma Enhanced Chemical Vapor Deposition，PECVD)來完成。於本發明中之薄模沈積，可使用但不限於上述之各式沈積法，較佳為採用化學氣相沈積法。
於本發明之較佳實施例中，其中第一絕緣層610亦可稱為電阻保護氧化層(Resist-Protection Oxide，RPO)；載子捕獲層620亦具有接觸蝕刻停止層(Contact Etch-Stop Layer，CESL)作用與功能；第二絕緣層630亦可稱為層間絕緣層(Inter Layer Dielectric，ILD)。
於本發明之一實施例，本發明之具有載子捕獲層之雙極性接面電晶體1000，係利用撞擊游離化(impact ionization)將電子或電洞打入非揮發載子捕捉結構600之氮化矽層(載子捕獲層620)，被捕捉之電子或電洞在雙極性接面電晶體300之基極區320感應形成通道，使得電晶體在正常操作時之集極電流增加，因此獲得較大之電流增益。且利用撞擊游離化將電子或電洞打入載子捕獲層620中，可改變雙極性接面電晶體300之電流增益特性，以達到調變電流增益特性之功效。上述可調變電流增益之功效可實際應用於操作放大器中，取代習知技術中之可調變電阻。在操作放大器中，差動輸入級使用固定之電阻負載，差動電晶體對則由一對具有載子捕獲層之雙極性接面電晶體l000取代。依照習知技術進行電路設計外，另需增加一微調電路本發明將電子或電洞打入載子捕獲層中，此與先前技術之手段完全不同，且本發明除可增加電流增益，且可以提升晶圓面積利用率。在實際電路完成之後，即可進行微調。將高壓脈衝利用微調電路輸入具有載子捕獲層之雙極性接面電晶體1000中，以漸進增加單側電晶體之電流增益，直到兩側相配，完成自我調整之功效。
又，於本發明之一實施例，本發明之具有載子捕獲層之雙極性接面電晶體1000。其中第一絕緣層610，形成於雙極性接面電晶體300之基極區320上，且分別部分重疊於射極區310及集極區330上，其原因在於，用以分別隔離射-基極區之接面與載子捕獲層620及基-集極區與載子捕獲層620，使載子捕獲層620形成通道時，即使RPO製程之微影偏差亦不會曝露出基極，而避免造成載子捕獲層620與基-集極區之隔絕失效。
在本發明之一實施例，如圖三所示，為本發明之具有載子捕獲層之雙極性接面電晶體1000，其PNP形式之運作機制。在編程時，由集極區330施加負極高電壓，射極區310及基極區320接地。在集極區330會發生撞擊離子化，產生大量電子電洞對，電子623隨機注入載子捕獲層620中。被捕捉在載子捕獲層620中之電子623，會對正下方之n型井(n well)感應反轉層640(inversion layer)，造成集極區等效區域向射極區310方向延伸，使撞擊離子化之發生點往內移，如此反復使得集極區等效區域越來越長。亦即表面之基極區等效區域愈短，使得整體具有載子捕獲層之雙極性接面電晶體1000之增益增加。
於本發明之一實施例，如圖四所示，為本發明之具有載子捕獲層之雙極性接面電晶體1000，其NPN形式之運作機制。在編程時，由集極區330施加正極高電壓，射極區310及基極區320接地。在集極區330會發生撞擊離子化，產生大量電子電洞對，電洞626隨機注入載子捕獲層620中。被捕捉在載子捕獲層620中之電洞626，會對正下方之p型井(p well)感應反轉層640(inversion layer)，造成集極區等效區域向射極區310方向延伸，使撞擊離子化之發生點往內移，如此反復使得集極區等效區域越來越長。亦即表面之基極區等效區域愈短，使得整體具有載子捕獲層之雙極性接面電晶體1000之增益增加。
於本發明之一實施例，如圖三及圖四所示，本發明之具有載子捕獲層之雙極性接面電晶體1000在讀取時可看作兩個雙極性接面電晶體。一個是下方井(即基極區320)中之雙極性接面電晶體，一個是表面之雙極性接面電晶體(即反轉層640、表面之集極區330、表面之基極區320、以及表面之射極區310)。表面之雙極性接面電晶體之增益會隨著運作之時間，因基極區等效區域寬度變窄而增加。而下方井(即基極區320)中之雙極性接面電晶體不受影響。
有關本發明之具有載子捕獲層之雙極性接面電晶體1000之實際功效，請參考圖五至圖十二，圖五至圖十為本發明之具有載子捕獲層之雙極性接面電晶體之甘梅圖(Gummel plot)。下述之「順向」係表示正常之BJT操作，「逆向」係表示將射極區310及集極區330角色互相對換 之操作。又圖五至圖十中數據取得條件為：射極區電壓0伏特、基極區電壓0到1.5伏特、集極區電壓0到1.5伏特。圖十一及圖十二之數據取得條件為：射極區電壓0伏特、基極區電壓-0.7伏特、集極區電壓0到-1.5伏特。圖五係為對雙極性接面電晶體進行順向操作時取得之甘梅圖(Gummel plot)，其中圖五為順向甘梅圖，取得條件為未經操作、通道長度0.3μm、集-基極電壓0伏特；圖六係為對雙極性接面電晶體進行逆向操作時取得之甘梅圖(Gummel plot)，其中圖六為逆向甘梅圖，取得條件為未經操作、通道長度0.3μm、射-基極電壓0伏特；圖七係為對雙極性接面電晶體進行順向操作10ms後取得之甘梅圖(Gummel plot)，其中圖七為順向甘梅圖，取得條件為10ms操作後、通道長度0.3μm、集-基極電壓0伏特；圖八係為對雙極性接面電晶體進行逆向操作10ms後取得之甘梅圖(Gummel plot)，其中圖八為逆向甘梅圖，取得條件為10ms操作後、通道長度0.3μm、射-基極電壓0伏特；圖九係為對雙極性接面電晶體進行順向操作之瞬間及10ms後取得之甘梅圖(Gummel plot)，其中圖九為順向甘梅圖，取得條件為通道長度0.3μm、集-基極電壓0伏特；圖十係為對雙極性接面電晶體進行逆向操作之瞬間及10ms後取得之甘梅圖(Gummel plot)，其中圖十為逆向甘梅圖，取得條件為通道長度0.3μm、射-基極電壓0伏特；圖十一係為對雙極性接面電晶體進行順向操作之瞬間及10ms後之輸出特性圖表，其中圖十一之取得條件為通道長度0.3 μm、基-射極電壓絕對值0.7伏特；圖十二係為對雙極性接面電晶體進行逆向操作之瞬間及10ms後之輸出特性圖表，其中圖十二之取得條件為通道長度0.3μm、基-集極電壓絕對值0.7伏特。其中，當基-射極區電壓小於0.8伏特時，雙極性接面電晶體處於低電流狀態，故表面之雙極性接面電晶體之集極電流增加即反映在直流特性圖上；當基-射極區電壓大於0.8伏特時，井中之雙極性接面電晶體主導電流，故表面之雙極性接面電晶體之集極電流被井中之電流超過，因此影響並不明顯。由上數據可知，本發明可大幅改善電流增益且改善基板面積使用率。綜上所述，本發明揭示一種嶄新之電子元件，具有載子捕獲層之雙極性接面電晶體1300。其等效電路可參考圖十三，其近似一非揮發性記憶體1310與雙極性接面電晶體1320之並聯結構。本發明揭示一種具有載子捕獲層之雙極性接面電晶體1300，包含：一雙極性接面電晶體；一非揮發性記憶體，並聯於該極性接面電晶體；其中該非揮發性記憶體包含一載子捕獲層。
因此，上列敘述係為本發明之實施例。本領域之習知技術者應可領會其係用於說明本發明而非用於限定本發明所主張之專利保護範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡熟悉本領域之習知技術者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本發明所揭示之精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
1000‧‧‧具有載子捕獲層之雙極性接面電晶體
1300‧‧‧具有載子捕獲層之雙極性接面電晶體
1310‧‧‧非揮發性記憶體
1320‧‧‧雙極性接面電晶體
300‧‧‧雙極性接面電晶體
303‧‧‧半導體基板
310‧‧‧射極區
313‧‧‧射極區插塞孔
320‧‧‧基極區
330‧‧‧集極區
333‧‧‧集極區插塞孔
336‧‧‧插塞
600‧‧‧非揮發性載子捕捉結構
605‧‧‧矽化物
610‧‧‧第一絕緣層
620‧‧‧載子捕獲層
623‧‧‧電子
626‧‧‧電洞
630‧‧‧第二絕緣層
640‧‧‧感應反轉層
圖一描繪了習知之雙極性接面電晶體結構。
圖二描繪了具有載子捕獲層之雙極性接面電晶體之結構。
圖三描繪了一種具有載子捕獲層之雙極性接面電晶體之詳細運作圖式。
圖四描繪了另一種具有載子捕獲層之雙極性接面電晶體之詳細運作圖式。
圖五描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之甘梅圖(Gummel plot)。
圖六描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之甘梅圖(Gummel plot)。
圖七描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之甘梅圖(Gummel plot)。
圖八描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之甘梅圖(Gummel plot)。
圖九描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之甘梅圖(Gummel plot)。
圖十描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之甘梅圖(Gummel plot)。
圖十一描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之輸出特性圖；及圖十二描繪了本發明之具有載子捕獲層之雙極性接面電晶體實際功效之輸出特性圖。
圖十三本發明之等效電路圖。
1000．．．具有載子捕獲層之雙極性接面電晶體
300．．．雙極性接面電晶體
303．．．半導體基板
310．．．射極區
313．．．射極區插塞孔
320．．．基極區
330．．．集極區
333．．．集極區插塞孔
336．．．插塞
600．．．非揮發性載子捕捉結構
605．．．矽化物
610．．．第一絕緣層
620．．．載子捕獲層
630．．．第二絕緣層

Claims (16)

  1. 一種具有載子捕獲層之雙極性接面電晶體，包含：一半導體基板，具有一第一型態離子井；二第二型態離子區，水平相對形成於該第一型態離子井內；一絕緣層，橫跨該第一型態離子井，且部分重疊於該二第二型態離子區；及一載子捕獲層，形成於該絕緣層上。
  2. 如請求項1所述之具有載子捕獲層之雙極性接面電晶體，其中該第一型態離子井係為N井，該第二型態離子區摻雜P型半導體，形成一PNP型雙極性接面電晶體。
  3. 如請求項1所述之具有載子捕獲層之雙極性接面電晶體，其中該第一型態離子井係為P井，該第二型態離子區摻雜N型半導體，形成一NPN型雙極性接面電晶體。
  4. 如請求項1所述之具有載子捕獲層之雙極性接面電晶體，其中該二第二型態離子區間之距離為0.24μm至0.32μm。
  5. 如請求項1所述之具有載子捕獲層之雙極性接面電晶體，其中該絕緣層之材質為二氧化矽。
  6. 如請求項1所述之具有載子捕獲層之雙極性接面電晶體，其中該絕緣層之厚度為10nm至30nm。
  7. 如請求項6所述之具有載子捕獲層之雙極性接面電晶體，其中該絕緣層之厚度為15nm至20nm。
  8. 如請求項1所述之具有載子捕獲層之雙極性接面電晶體，在覆蓋於該二第二型態離子區上方之該絕緣層及該載子捕獲層上各蝕刻出至少一插塞孔。
  9. 如請求項8所述之具有載子捕獲層之雙極性接面電晶體，於該至少一插塞孔中形成至少一插塞，用以連接至該二第二型態導電區。
  10. 如請求項1所述之具有載子捕獲層之雙極性接面電晶體，其中在該具有載子捕獲層之雙極性接面電晶體上方形成有一第二絕緣層，用以保護該具有載子捕獲層之雙極性接面電晶體。
  11. 如請求項10所述之具有載子捕獲層之雙極性接面電晶體，其中該第二絕緣層之材質為二氧化矽。
  12. 如請求項2或3所述之具有載子捕獲層之雙極性接面電晶體，更包含金屬矽化物形成在該二第二型態離子區 上。
  13. 一種具有載子捕獲層之雙極性接面電晶體，包含：一雙極性接面電晶體；及一非揮發性記憶體，並聯於該極性接面電晶體；其中該非揮發性記憶體包含一載子捕獲層。
  14. 如請求項1或13所述之具有載子捕獲層之雙極性接面電晶體，其中該載子捕獲層之材質為高介電常數之介電層，該高介電常數之介電層為氮化矽層或氮氧化矽層。
  15. 如請求項1或13所述之具有載子捕獲層之雙極性接面電晶體，其中該載子捕獲層之厚度為20nm至60nm。
  16. 如請求項1或13所述之具有載子捕獲層之雙極性接面電晶體，其中該載子捕獲層之厚度為30nm至40nm。
TW099112741A 2010-04-22 2010-04-22 一種具有載子捕獲層之雙極性接面電晶體 TWI394276B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099112741A TWI394276B (zh) 2010-04-22 2010-04-22 一種具有載子捕獲層之雙極性接面電晶體
US12/859,025 US20110260292A1 (en) 2010-04-22 2010-08-18 Bipolar Junction Transistor Having a Carrier Trapping Layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099112741A TWI394276B (zh) 2010-04-22 2010-04-22 一種具有載子捕獲層之雙極性接面電晶體

Publications (2)

Publication Number Publication Date
TW201138098A TW201138098A (en) 2011-11-01
TWI394276B true TWI394276B (zh) 2013-04-21

Family

ID=44815093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099112741A TWI394276B (zh) 2010-04-22 2010-04-22 一種具有載子捕獲層之雙極性接面電晶體

Country Status (2)

Country Link
US (1) US20110260292A1 (zh)
TW (1) TWI394276B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416008B2 (en) * 2011-01-20 2013-04-09 Advanced Energy Industries, Inc. Impedance-matching network using BJT switches in variable-reactance circuits
KR20150048157A (ko) * 2012-08-28 2015-05-06 어드밴스드 에너지 인더스트리즈 인코포레이티드 3단자 pin 다이오드
US9711718B1 (en) 2016-04-28 2017-07-18 Western Digital Technologies, Inc. Nonvolatile bipolar junction memory cell
JP2019220501A (ja) * 2018-06-15 2019-12-26 株式会社村田製作所 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395610B1 (en) * 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1264209A (zh) * 1968-04-19 1972-02-16
US5422502A (en) * 1993-12-09 1995-06-06 Northern Telecom Limited Lateral bipolar transistor
US6534850B2 (en) * 2001-04-16 2003-03-18 Hewlett-Packard Company Electronic device sealed under vacuum containing a getter and method of operation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395610B1 (en) * 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Surface Accumulation Layer Transistor (SALTran): A New Bipolar Transistor for Enhenced Current Gain and Reduced Hot-Carrier Degradation, IEEE Trans. Device and Materials Reliability, Vol. 4, No.3, pp.509-515, Sept. 2004 *

Also Published As

Publication number Publication date
US20110260292A1 (en) 2011-10-27
TW201138098A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
US9991254B1 (en) Forming horizontal bipolar junction transistor compatible with nanosheets
CN105321995B (zh) 双极晶体管结构和制造双极晶体管结构的方法
US8367485B2 (en) Embedded silicon germanium n-type filed effect transistor for reduced floating body effect
US8900952B2 (en) Gate stack including a high-k gate dielectric that is optimized for low voltage applications
US9312370B2 (en) Bipolar transistor with extrinsic base region and methods of fabrication
TWI394276B (zh) 一種具有載子捕獲層之雙極性接面電晶體
US10157993B2 (en) Low resistance contact for semiconductor devices
JP2004103656A (ja) 半導体装置及び半導体装置の製造方法
CN108109916B (zh) 双极晶体管及其制作方法
CN108231583B (zh) 双极晶体管及其制作方法
US9634010B2 (en) Field effect transistor device spacers
US10833187B2 (en) Low resistance contact interlayer for semiconductor devices
JP2014036215A (ja) 半導体装置およびその製造方法
US10840345B2 (en) Source and drain contact cut last process to enable wrap-around-contact
US7956415B2 (en) SOI transistor having a carrier recombination structure in a body
KR20160030860A (ko) 반도체 디바이스
US9741849B1 (en) Integrated circuits resistant to electrostatic discharge and methods for producing the same
US20080280414A1 (en) Systems and Methods for Fabricating Vertical Bipolar Devices
CN113725290B (zh) 半导体结构及其形成方法
JP4708722B2 (ja) 炭化珪素半導体装置の製造方法
TWI447906B (zh) 半導體結構及其製作方法
JPH07106337A (ja) 半導体装置およびその製造方法
CN108063162A (zh) 双极晶体管的制作方法
JP2005057171A (ja) 半導体装置とその製造方法
TWI653759B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees