[go: up one dir, main page]

TW201806160A - 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法 - Google Patents

具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法 Download PDF

Info

Publication number
TW201806160A
TW201806160A TW106115004A TW106115004A TW201806160A TW 201806160 A TW201806160 A TW 201806160A TW 106115004 A TW106115004 A TW 106115004A TW 106115004 A TW106115004 A TW 106115004A TW 201806160 A TW201806160 A TW 201806160A
Authority
TW
Taiwan
Prior art keywords
schottky
region
gate
substrate
source
Prior art date
Application number
TW106115004A
Other languages
English (en)
Other versions
TWI725184B (zh
Inventor
蓋瑞Ｍ 道尼
威廉Ｒ 查理
藍道爾 閔可夫斯基
Original Assignee
矽立瑟有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽立瑟有限公司 filed Critical 矽立瑟有限公司
Publication of TW201806160A publication Critical patent/TW201806160A/zh
Application granted granted Critical
Publication of TWI725184B publication Critical patent/TWI725184B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/658—Lateral DMOS [LDMOS] FETs having trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H10D64/0121—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0112—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明揭示其用於提供一蕭特基或類蕭特基接觸作為一功率電晶體之一源極區域及/或一汲極區域之裝置、結構及方法。一功率電晶體結構包含一第一摻雜劑極性之一基板、形成於該基板上或該基板內之一漂移區域、形成於該漂移區域上或該漂移區域內的一主體區域、形成於該基板上或該基板內之一閘極結構、鄰近於該閘極結構之一源極區域、鄰近於該閘極結構所形成之一汲極區域。該源極區域及該汲極區域中之至少一者由實質上接近該基板之一表面的一蕭特基或類蕭特基接觸形成，該蕭特基或類蕭特基接觸包含一矽化物層及一界面摻雜劑隔離層。該蕭特基或類蕭特基接觸藉由低溫退火該源極及/或汲極區域中之一摻雜劑隔離植入物而形成。

Description

具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法 【相關申請之交叉參考】
本發明係關於以下美國專利文獻且主張該等美國專利文獻之優先權：本申請案主張於2017年4月28日申請之美國非臨時專利申請案第15/581,768號之優先權，其主張於2016年5月6日申請之美國臨時專利申請案第62/333,073號之權益。本申請案亦主張於2016年5月6日申請之美國臨時專利申請案第62/333,073號之優先權。以上所提及的申請案中之每一者以全文引用之方式併入本文中。
本發明實質上係關於功率電晶體結構及裝置，更具體地說，係關於具有蕭特基或類蕭特基接觸的功率電晶體及裝置。
電壓調節在電路對瞬變、雜訊及其他類型之干擾敏感時是重要的。裝置溫度為許多申請案之關鍵。此外，功率消耗亦為關鍵設計要求。
功率電晶體用於許多申請案，諸如在諸如行動電子裝置、消費型電子裝置及自動電子裝置之領域中之直流電(DC)至直流電(DC)之轉換、電壓調節及電池管理。此等申請案常常遭受於惡劣電環境，其導致要求裝置同時耐受較高電壓及較高電流的操作條件。
避免電性過應力(overstress)(例如過電流、過電壓及過功率)之操作條件之邊界內的區域稱為安全操作區域(safe operating area；SOA)。在習知技術中，電壓及電流之較大偏移可導致許多功率電晶體中固有的寄生雙極電晶體之活化，導致破壞性故障。
為避免電性過應力及潛在裝置故障，裝置的最大額定操作電壓包括實質上低於裝置之物理崩潰電壓的安全界限。然而，此方法增加裝置之接通狀態電阻，該電阻限制裝置之功效且浪費電功率。
減少安全操作區域(SOA)侷限性之替代方法藉由引入深p+區域至裝置中之p-主體及/或使用嵌入型接觸結構來達成。此等替代方法導致複雜度增大、晶粒面積增大且成本增加。
藉助於實例，以下為相關先前技術文獻： 由發明人John P.Snyder於2002年9月6日申請之「Short-channel Schottky-barrier MOSFET device and manufacturing method」之美國專利第6,744,103 B2號描述MOSFET裝置及製造方法。MOSFET裝置利用用於本文之MOSFET裝置結構內之源極及/或汲極接觸製造之蕭特基屏障接觸以除去對暈圈/袋植入物及較淺源極/汲極延伸之要求以控制短通道效應。此外，與先前技術相比較，本發明無條件地除去與MOSFET製造關聯之寄生雙極增益、降低製造成本、加強對裝置效能參數之控制且提供優越的裝置特性。
由發明人John P.Snyder於2009年8月20日申請之「Power transistor with metal source and method of manufacture」之美國公開案第2010/0059819號描述金屬源極功率電晶體裝置及製造方法。金屬源極功率電 晶體具有由金屬組成且藉由電晶體之主體區域及通道區域形成蕭特基屏障之源極。金屬源極功率電晶體無條件地不受寄生雙極作用之影響且因此在無主體接觸之需要的情況下不受回跳(snap-back)及閉鎖(latch-up)效應之影響。允許主體浮於金屬源極功率電晶體中之能力降低製程之複雜度且允許更緊湊的裝置佈局。
由發明人John P.Synder於2009年9月28日申請之「Dynamic Schottky barrier MOSFET device and method of manufacture」之美國專利第8,058,167 B2號描述用於調節電流流動之裝置及其製造方法。裝置包括形成對半導體基板之蕭特基屏障或類蕭特基接面之金屬-絕緣體-半導體源極-汲極接觸。裝置包括半導體基板與金屬源極及/或汲極電極之間的界面層，以此藉由應用不同偏壓條件動態地調整蕭特基屏障高度。動態蕭特基屏障調變針對低汲極偏壓條件提供增加的電流，降低蕭特基屏障MOSFET裝置之次線性接通特性(sub-linear turn-on characteristic)且改良裝置效能。
由發明人Richard A.Blanchard於1988年12月28日申請之「Vertical DMOS transistor fabrication process」之美國專利第4,983,535A號描述用於製造垂直DMOS電晶體之製程。起始材料為其上具有磊晶層之重摻雜矽晶圓。DMOS主體區域擴散至磊晶層中且產生之深主體接觸區域。源極為定位於主體區域之頂部上之耐火金屬蕭特基屏障。溝槽經蝕刻至磊晶層中以便完全穿透主體區域且溝槽表面經氧化以形成閘氧化物。溝槽隨後經充滿摻雜之多晶矽以產生閘極電極。所得DMOS具有相對短之通道且無法接通平行雙極寄生電晶體。
由發明人Fwu-Iuan Hshieh等人於2001年6月14日申請之 「Symmetric trench MOSFET device and method of making same」之美國專利第6,777,745 B2號描述溝槽MOSFET電晶體裝置且提供製造此裝置之方法。溝槽MOSFET電晶體裝置包含：(a)第一導電型之汲極區；(b)第二導電型之主體區域，該區域提供於汲極區域上方以使得汲極區域及主體區域形成第一接面；(c)第一導電型之源極區域，該區域經提供於主體區域上方以使得源極區域及主體區域形成第二接面；(d)源極金屬，其安置於源極區域之上表面上；(e)溝槽，其延伸穿過源極區域，穿過主體區域且進入汲汲區域中；及(f)閘極區域，其包含(i)絕緣層，其沿溝槽之至少一部分線性排列及(ii)導電區域，其安置於鄰近絕緣層之溝槽內。此裝置中之主體區域與源極金屬分隔開。此外，在沿垂直於裝置之上表面及下表面之線取用時，主體區域內及源極區域及汲極區域之至少一部分內之摻雜分佈為在主體區域之中心面之一側上的摻雜分佈與在中心面之相對側上之摻雜分佈對稱之此類摻雜分佈。
由發明人Yongzhong Hu等人於2011年9月8日申請之「Method of fabrication and device configuration of asymmetrical DMOSFET with schottky barrier source」之美國專利第9,337,329 B2號描述包括由閘極絕緣層所絕緣且由包含於在安置於半導體基板之底部表面上之的汲極區域上方之主體區域中的源極區域所包圍之溝槽式閘極之溝槽式半導體功率裝置。包圍溝槽式閘極之源極區域包括具有低屏障高度以充當蕭特基源極且可包括PtSi、ErSi層且可進一步為具有低屏障高度之金屬矽化物層的金屬。頂部氧化層安置於在溝槽式閘極頂部上之氮化矽間隔物下用於使溝槽式閘極與源極區域隔絕。源極接觸安置於打開至主體區域中之溝槽中用於接觸主體接 觸摻雜劑區域且用諸如Ti/TiN層之導電金屬層覆蓋。
由發明人John Lin於2003年6月13日申請之「LDMOS transistors and methods for making the same」之美國專利第6,900,101 B2號描述LDMOS電晶體裝置及製造方法。在接近在通道與汲極之間的厚介電質的基板之區域提供額外摻雜劑以降小裝置電阻而不明顯地影響崩潰電壓。在厚介電質形成之前(諸如在LOCOS製程溝槽中氧化矽之前或繼溝槽形成之後及在STI製程中填充溝槽之前)，藉由植入添加額外摻雜劑。
由發明人Wagdi W.Abadeer等人於2003年5月6日申請之「High voltage N-LDMOS transistors having shallow trench isolation region」的美國專利第6,876,035 B2號描述具有閘極、閘極下之通道區域、在通道區域之一側上之源極區域、在源極區域之通道區域之與源極區域之相對側上之汲極區域、汲極區域與通道區域之間的基板中之淺溝槽隔離(shallow trench isolation；STI)區域及STI區域下之汲極延伸。汲極延伸沿STI區域之底部及沿STI之側面之一部分定位。汲極延伸沿STI之底部的部分可包含與汲極延伸沿STI側面之部分不同的摻雜劑植入物。汲極延伸沿STI側面之部分自STI底部延伸至部分在STI側面上之位置。STI區域在閘極之一部分下方。汲極延伸提供STI較低周邊周圍之汲極區域與通道區域之間的導電路徑。與源極區域相比，汲極區域經定位離閘極更遠。
由發明人Peter H.Wilson等人於2004年9月26日申請之「Trench-gate LDMOS structures」之美國專利7,576,388 B1描述用於使用溝槽-閘極代替習知地用於橫向MOSFET裝置之橫向閘極的RF應用之MOSFET裝置。溝槽-閘極提供具有用於高頻增益之單一短通道的裝置。本發明之具 體實例提供具有溝槽閘極中之不對稱氧化物以及針對改良的RF效能降低閘極-汲極電容之LDD區域之裝置。此等TG-LDMOS裝置之改進包括在閘極下方置放源極屏蔽導體且在溝槽-閘極區域中置放兩個閘極。此等藉由減小閘極至汲極電容而改良裝置之高頻效能。其他改進包括添加電荷平衡區域至LDD區域且添加源極至基板或汲極至基板通路。美國專利7,576,388描述用於如先前技術圖式中所展示之溝槽-閘極LDMOS結構的結構及方法。
由發明人Donald L.Wollesen等人於1998年3月17日申請之「Short channel self-aligned VMOS field effect transistor」之美國專利5,960,271 A描述場效電晶體，其中具有V形壁之溝槽或凹槽閘極形成於半導體基板中且閘氧化物形成於基板表面之V形壁上且充滿諸如多晶矽之閘極電極材料。較佳地，在填充溝槽之前，V形壁之底部為圓形。源極/汲極雜質任一者擴散於或者植入於V形閘極之表面氧化物的兩個側面上之基板的區域中。接觸場隔離內之源極、汲極及閘極以使結構完整。所得FET結構包含自對準V形閘極，該自對準V形閘極具有藉由場隔離所包圍之習知源極及汲極但具有小於約閘極之表面寬度之一半的有效通道長度(Leff)。較佳地，V形閘極之收斂壁以圓形凹面底部結束。歸因於閘極之V形結構，施加汲極電壓之通道之有效飽和長度僅自源極邊緣延伸至正好在半導體基板內部中之V形結構頂端之前。V形結構之汲極側由於所施加的汲極電壓變成空乏區域。由於此結構之此特性，閘極之表面寬度可為(例如)所要通道長度之距離的兩倍或大於兩倍，籍此允許習知的微影用於定義比微影極限短得多的閘極長度。
由發明人Donald L.Wollesen等人於1996年9月18日申請之 「Short channel self aligned VMOS field effect transistor」之美國專利5,808,340 A描述場效電晶體，其中具有V形壁之溝槽或凹槽閘極形成於半導體基板中且閘氧化物形成於基板表面之V形壁上且充滿諸如多晶矽之閘極電極材料。較佳地，在填充溝槽之前，V形壁之底部為圓形。源極/汲極雜質任一者擴散於或者植入於V形閘極之表面氧化物的兩個側面上之基板的區域中。接觸場隔離內之源極、汲極及閘極以使結構完整。所得FET結構包含自對準V形閘極，該自對準V形閘極具有藉由場隔離所包圍之習知源極及汲極但具有小於約閘極之表面寬度之一半的有效通道長度(Leff)。較佳地，V形閘極之收斂壁以圓形凹面底部結束。歸因於閘極之V形結構，施加汲極電壓之通道之有效飽和長度僅自源極邊緣延伸至正好在半導體基板內部中之V形結構頂端之前。V形結構之汲極側由於所施加的汲極電壓變成空乏區域。由於此結構之此特性，閘極之表面寬度可為(例如)所要通道長度之距離的兩倍或大於兩倍，籍此允許習知的微影用於定義比微影極限短得多的閘極長度。
由發明人Jacek Korec等人於2008年1月15日申請之「LDMOS integrated Schottky diode」之美國專利第7,745,846 B2號描述包括具有第一導電型之基板及形成於基板上方且具有下表面及上表面之半導體層的半導體裝置。橫向擴散金屬氧化物半導體(laterally metal-oxide-semiconductor；LDMOS)電晶體裝置形成於基板上方且包括形成於鄰近半導體層之上表面之半導體層中的第一導電型之源極區域及第一導電型之汲極延伸區域及將汲極延伸區域電連接至基板之汲極接觸。蕭特基二極體形成於基板上方且包括形成於接近於上表面之半導體層中之第一導 電型的至少一個摻雜區域、藉由至少一個摻雜區域形成蕭特基屏障之陽極接觸及與陽極接觸橫向隔開且將至少一個摻雜區域電連接至基板之陰極接觸。
由發明人Richard K.Williams於2007年8月8日申請之「Cascode current sensor for discrete power semiconductor devices」之美國專利第7,960,997 B2號描述疊接電流感測器，其包括主MOSFET及感測MOSFET。主MOSFET之汲極終端連接至電流經監測之功率裝置，且主MOSFET之源極終端及閘極終端分別連接至感測MOSFET之源極終端及閘極終端。主MOSFET及感測MOSFET之汲極電壓在一個具體實例中藉由使用可變電流源及負反饋而均等。主MOSFET之閘極寬度典型地大於感測MOSFET之閘極寬度。使用閘極寬度之大小比，主MOSFET中之電流藉由感測感測MOSFET中之電流的量值來量測。在功率電路中植入相對較大之MOSFET使功率損失降至最小。
由發明人James D.Welch於1994年12月29日申請之「Schottky barrier MOSFET systems and fabrication thereof」之美國專利第5,663,584 A號描述(MOS)裝置系統一一揭示將蕭特基屏障源極及汲極用於通道區域接面。本發明報告實驗上所導出的結果，該結果展現製造N通道及P通道蕭特基屏障(MOSFET)裝置及製造具有與(CMOS)類似且與非栓鎖(SRC)類似之操作特性之單一裝置的操作。本發明亦揭示涉及高度摻雜及類似者及純質半導體以允許裝置區域之非整流互連及電存取的(MOS)結構中之實質上非整流蕭特基屏障之使用。教示絕緣體影響之低漏電流裝置幾何形狀及其製造程序。P型、N型及純質半導體上所形成之N 通道及/或P通道蕭特基屏障(MOSFET)裝置的汲極至汲極、源極至汲極或源極至源極之選擇性電互連允許實現蕭特基屏障(CMOS)、具有(MOSFET)負載之(MOSFET)、平衡差分(MOSFET)裝置系統及具有與(CMOS)類似之操作特性的倒相及非倒相單一裝置，該等裝置可用於調變中以及交換及影響整流之方向所控制之電壓中。
由發明人Martin Ward Allen等人於2008年5月19日申請之「Schottky-like contact and method of fabrication」之美國專利第8,508,015 B2號描述包含在氧化鋅基板上之金屬氧化物的類蕭特基接觸及歐姆接觸以及形成此類接觸之方法。金屬氧化物類蕭特基接觸及姆接觸可使用各種沉積及起離光微影技術形成於氧化鋅基板上。金屬氧化物類蕭特基接觸之屏障高度明顯高於普通金屬之彼等高度且其理想性因素與像力控制之極限極其接近。接觸可應用於二極體、功率電子裝置、FET電晶體及相關結構中及諸如UV光偵測器之各種光電裝置中。
由發明人Witold P.Maszara於2003年12月3日申請之「Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect」之美國專利第7,081,655 B2號描述形成具有半導體基板之突變接面裝置之方法。閘極介電質形成於半導體基板上，且閘極形成於閘極介電質上。側壁間隔物形成於鄰近閘極與閘極介電質之半導體基板上。厚化層由鄰近側壁間隔物之半導體基板上之選擇性磊晶成長形成。突起源極/汲極摻雜劑植入區域形成於厚化層之至少一部分中。矽化物層形成於突起源極/汲極摻雜劑植入區域之至少一部分中以形成在矽化物層之下富含自矽化物層之摻雜劑的源極/汲極區域。介電層沉積於矽化物層上方，且接觸隨 後形成於介電層至矽化物層中。
由發明人Witold P.Maszara於2005年6月7日申請之「Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect」之美國專利第7,306,998 B2號描述形成具有半導體基板之突變接面裝置之方法。閘極介電質形成於半導體基板上，且閘極形成於閘極介電質上。側壁間隔物形成於鄰近閘極與閘極介電質之半導體基板上。厚化層由鄰近側壁間隔物之半導體基板上之選擇性磊晶成長形成。突起源極/汲極摻雜劑植入區域形成於厚化層之至少一部分中。矽化物層形成於突起源極/汲極摻雜劑植入區域之至少一部分中以形成在矽化物層之下富含自矽化物層之摻雜劑的源極/汲極區域。介電層沉積於矽化物層上方，且接觸隨後形成於介電層至矽化物層中。
由本發明人Cryil Cabral Jr.等人於2010年7月9日申請之「Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect」之美國專利第8,889,537 B2號描述用於在半導體材料與矽化物層之間的接面處形成隔離界面摻雜劑層之方法。方法包括：於半導體材料上方沉積摻雜金屬層；退火摻雜金屬層及半導體材料，其中退火使摻雜金屬層之一部分與半導體材料之一部分反應以在半導體材料上形成矽化物層，且其中退火進一步使隔離界面摻雜劑層形成於半導體材料及矽化物層之間，隔離界面摻雜劑層包含來自摻雜金屬層之摻雜劑；且將摻雜金屬層之不反應部分從矽化物層移除。
由發明人Gary W.Rubloff等人於1986年7月28日申請之「Low temperature shallow doping technique」之美國專利第4,692,348 A號描述 用於在低溫下於基板中產生極淺摻雜區域的技術。摻雜區域不超過約300埃之深度且在低於700℃之溫度下形成。此等淺摻雜區域可用於不同應用，該等應用包括半導體交換裝置、二極體及接觸之製造。含有所要摻雜劑之上覆層沉積於基板上，其後進行退火步驟以開始形成金屬化合物。當化合物形成時，待用作基板摻雜劑之上覆層中之材料將推到生長化合物之界面之前且將清除至基板之頂部表面以產生其中淺摻雜區域。
由發明人Devid B.Fraser等人於1981年1月19日申請之「Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices」之美國專利第4,362,597號描述用於製造MOS裝置之較高導電性多晶矽上矽化物之方法。已知在多晶矽閘極層上沉積耐火金屬矽化物以形成低電阻率複合結構。對於VLSI MOS裝置來說，複合結構之極高分辨率圖案化為必需的。根據本發明，矽化物圖案藉由起離技術形成於多晶矽上。之後，經圖案化矽化物用作用於底層多晶矽之各向異性蝕刻之光罩。籍此獲得用於VLSI MOS裝置之較高導電性複合多晶矽上矽化物閘極結構。
先前技術文獻中無一者描述如本發明中所提供之功率電晶體結構及用於具有蕭特基或類蕭特基接觸作為源極及/或汲極區域之方法。
本發明用於改良安全操作區域(SOA)、改良之未箝制電感性切換(unclamped inductive switching)、改良之裝置可靠性、經減小之裝置大小及低導通電阻而提供功率電晶體結構及使得其用於具有蕭特基或類蕭特基接觸作為源極區域及/或汲極區域之方法。
在一個具體實例中，功率電晶體結構包含第一摻雜劑極性之 基板、形成於基板上或基板內的第二摻雜劑極性之漂移區域、形成於漂移區域內之第一摻雜劑極性之主體區域、閘極介電薄膜、對接閘極介電質的閘極結構、鄰近於閘極結構之汲極區域、鄰近於閘極結構之源極區域，且源極區域及汲極區域中之至少一者為蕭特基或類蕭特基接觸，其中蕭特基或類蕭特基接觸實質上接近包含矽化物層、界面摻雜劑隔離層之基板表面形成，其中界面摻雜劑隔離層實質上接近閘極結構以提供對閘極及通道區域之電耦接。
在另一具體實例中，蕭特基屏障LDMOS(Schottky Barrier LDMOS；SBLDMOS)電晶體包含第一極性之基板晶圓、形成於基板內或基板上的第二摻雜劑極性之LDMOS漂移區域、形成於漂移區域內的第一摻雜劑極性之LDMOS主體區域、實質上接近基板表面形成之隔離結構、LDMOS閘極介電薄膜、對接閘極介電質的LDMOS閘極結構、鄰近於LDMOS閘極結構之LDMOS源極區域、形成於基板中之LDMOS汲極區域，且LDMOS源極區域及LDMOS汲極區域中之至少一者為實質上接近基板表面所形成之蕭特基或類蕭特基接觸。
此外，本發明揭示形成蕭特基屏障LDMOS(SBLDMOS)結構之方法，該方法包含：(1)提供第一極性之基板晶圓；(2)在基板晶圓中形成第二極性之漂移區域；(3)在第一極性的漂移區域中形成第一極性之主體區域；(4)自基板晶圓表面形成隔離區域；(5)在基板晶圓上形成閘極介電質；(6)沉積閘極堆疊；(7)圖案化閘極堆疊；(8)形成及圖案化閘極堆疊上之間隔物結構；(9)圖案化及植入第一極性之主體接觸；(10)圖案化LDMOS源極；(11)植入用於第二極性之汲極區域的摻雜劑隔離植 入物；(12)低溫退火摻雜劑隔離植入物以提供蕭特基或類蕭特基接觸；及(13)圖案化及定義層間介電質(interlevel dielectric；ILD)及互連佈線。
在考慮附圖時閱讀以下描述之後，本發明之此等及其他態樣對於熟習此項技術者將變得顯而易見，因其支持所主張之本發明。
100‧‧‧結構/功率MOSFET
105‧‧‧基板晶圓
110‧‧‧n-漂移區域/n-區域
115‧‧‧p-主體/p-主體區域/p-型主體區域
120‧‧‧n+源極/n+源極區域
125‧‧‧n+汲極區域
130‧‧‧閘氧化物/閘極介電質
135‧‧‧薄膜堆疊
137‧‧‧間隔物
140‧‧‧歐姆接觸區域
145‧‧‧p+主體接觸區域
150‧‧‧歐姆接觸區域
160‧‧‧歐姆接觸區域
170‧‧‧LOCOS
200‧‧‧結構/功率MOSFET/功率電晶體
205‧‧‧p-基板晶圓
210‧‧‧n-區域/n-漂移區域
215‧‧‧p-主體/p-主體區域/p-型主體區域
220‧‧‧n+源極
225‧‧‧n+汲極區域
230‧‧‧氧化物
235‧‧‧閘極結構
237‧‧‧間隔物
240‧‧‧p+主體接觸區域/歐姆接觸區域
250‧‧‧歐姆接觸區域
260‧‧‧歐姆接觸區域
270‧‧‧p+內埋主體區域/p+主體區域
300‧‧‧功率MOSFET結構/結構/功率電晶體
310‧‧‧n-區域/n-漂移區域
315‧‧‧p-主體/p-主體區域
320‧‧‧n+源極
325‧‧‧n+汲極區域
335‧‧‧閘極結構
340‧‧‧p+主體接觸區域/歐姆接觸區域/p+主體接觸
350‧‧‧歐姆接觸區域
360‧‧‧歐姆接觸區域
400‧‧‧結構
410‧‧‧n-漂移區域
415‧‧‧p-主體區域/p-主體
420‧‧‧對接歐姆接觸
422‧‧‧p+主體接觸
423‧‧‧n+源極
425‧‧‧n-型汲極區域/汲極結構/n-型汲極
430‧‧‧閘極介電質區域
435‧‧‧閘極電極區域
500‧‧‧垂直溝槽功率MOSFET/結構
515‧‧‧p-主體接觸
520‧‧‧n+源極
525‧‧‧n+源極接觸
530‧‧‧溝槽閘極介電質
535‧‧‧溝槽閘極
600‧‧‧曲線
610‧‧‧回跳特性
620‧‧‧安全操作區域
630‧‧‧最大額定電壓
640‧‧‧物理崩潰電壓
650‧‧‧最大額定電流
700‧‧‧蕭特基屏障LDMOS(SBLDMOS)結構/結構
705‧‧‧p-基板晶圓/基板區域
710‧‧‧p-井區域/p-井
715‧‧‧p-主體/p-主體區域
720‧‧‧n-井區域/n-井/n-漂移區域
725‧‧‧n+汲極區域
730‧‧‧閘氧化物
735‧‧‧閘極結構
737‧‧‧間隔物結構
750‧‧‧蕭特基或類蕭特基源極接觸
760‧‧‧歐姆接觸
800‧‧‧SBLDMOS結構
810‧‧‧n-漂移區域
815‧‧‧p-主體接觸
825‧‧‧n-型汲極
835‧‧‧閘極
850‧‧‧源極接觸/源極區域
860‧‧‧汲極歐姆接觸
900‧‧‧結構/功率MOSFET
905‧‧‧p-基板晶圓
910‧‧‧n-區域/n-漂移區域
915‧‧‧p-主體
925‧‧‧n+汲極區域
930‧‧‧閘氧化物
935‧‧‧閘極結構
937‧‧‧間隔物
950‧‧‧源極蕭特基或類蕭特基接觸結構
960‧‧‧歐姆接觸
970‧‧‧淺溝槽隔離
1000‧‧‧蕭特基屏障汲極延伸(SBDeMOS)結構/結構/功率MOSFET
1010‧‧‧p-基板晶圓/基板
1015‧‧‧p-井/源極區域
1020‧‧‧n+汲極延伸/n+汲極區域
1025‧‧‧n+汲極
1030‧‧‧閘氧化物
1035‧‧‧閘極結構
1037‧‧‧側壁間隔物
1050‧‧‧蕭特基或類蕭特基接觸
1060‧‧‧歐姆接觸
1070‧‧‧矽局部氧化(LOCOS)隔離
1100‧‧‧蕭特基屏障溝槽MOS(SBTMOS)結構/垂直溝槽MOSFET
1110‧‧‧n-磊晶區域/n-漂移區域
1112‧‧‧蕭特基或類蕭特基源極接觸
1115‧‧‧p-主體
1125‧‧‧n+汲極/汲極
1130‧‧‧溝槽閘極介電質
1135‧‧‧溝槽閘極結構
1200‧‧‧垂直溝槽MOSFET/結構/垂直溝槽結構
1215‧‧‧p+主體接觸
1220‧‧‧n+源極/n+源極電極
1225‧‧‧閘極
1230‧‧‧溝槽閘極介電質
1235‧‧‧溝槽結構
1300‧‧‧蕭特基屏障VMOS(SBVMOS)結構/結構/功率MOSFET
1305‧‧‧p-基板晶圓
1310‧‧‧n-區域/n-漂移區域
1315‧‧‧p-主體/p-型主體區域
1325‧‧‧n+汲極區域
1330‧‧‧閘氧化物
1335‧‧‧閘極結構/VMOS閘極結構
1350‧‧‧蕭特基或類蕭特基接觸
1360‧‧‧歐姆接觸
1370‧‧‧LOCOS
1400‧‧‧電流-電壓(I-V)特性/曲線
1420‧‧‧安全操作區域
1430‧‧‧最大額定電壓
1440‧‧‧物理崩潰電壓
1450‧‧‧最大額定電流
1500‧‧‧方法
1505‧‧‧步驟
1510‧‧‧步驟
1515‧‧‧步驟
1520‧‧‧步驟
1525‧‧‧步驟
1530‧‧‧步驟
1535‧‧‧步驟
1540‧‧‧步驟
1545‧‧‧步驟
1550‧‧‧步驟
1560‧‧‧步驟
1565‧‧‧步驟
1570‧‧‧步驟
1610‧‧‧矽化物
1615‧‧‧空乏區域
1620‧‧‧摻雜劑隔離層
1630‧‧‧閘極介電質
1635‧‧‧閘極
1637‧‧‧間隔物
先前技術圖1說明先前技術之功率MOSFET結構之橫截面。
先前技術圖2說明先前技術之具有p+內埋體的功率MOSFET結構之橫截面。
先前技術圖3說明先前技術之功率MOSFET結構之頂部表面視圖。
先前技術圖4說明先前技術之垂直溝槽功率MOSFET結構之橫截面。
先前技術圖5說明先前技術之垂直溝槽功率MOSFET結構之頂部表面視圖。
先前技術圖6說明先前技術之功率MOSFET裝置之電流-電壓(I-V)特性。
圖7A說明根據本發明之第一個具體實例之具有淺溝槽隔離的蕭特基屏障LDMOS(SBLDMOS)結構之第一橫截面。
圖7B說明根據本發明之第一具體實例之具有淺溝槽隔離的蕭特基屏障LDMOS(SBLDMOS)結構之第二橫截面。
圖8說明根據本發明之第一具體實例的SBLDMOS結構之俯視圖。
圖9說明根據本發明之第二具體實例之具有淺溝槽隔離(STI)的蕭特基屏障LDMOS(SBLDMOS)結構之橫截面。
圖10說明根據本發明之第三具體實例的蕭特基屏障汲極延伸MOS(Schottky Barrier Drain Extended MOS；SBDeMOS)結構之橫截面。
圖11說明根據本發明之第四具體實例的蕭特基屏障溝槽MOS(Schottky Barrier Trench MOS；SBTMOS)結構之橫截面。
圖12說明根據本發明之第四具體實例的蕭特基屏障溝槽MOS(SBTMOS)結構之頂部表面視圖。
圖13說明根據本發明之第五具體實例的蕭特基屏障VMOS(Schottky Barrier VMOS；SBVMOS)結構之橫截面。
圖14為蕭特基屏障LDMOS(SBLDMOS)裝置之電流-電壓(I-V)特性之曲線。
圖15為根據本發明之第一具體實例的形成蕭特基屏障LDMOS(SBLDMOS)結構之方法的流程圖。
圖16說明具有作為源極區域及汲極區域之蕭特基或類蕭特基接觸的場效電晶體之橫截面。
期望提供具有低導通電阻及經減小之晶粒大小或兩者之裝置。期望提供具有經減小的製程複雜度之裝置。本發明之主要目標為提供具有改良之安全操作區域(SOA)的裝置及電路。本發明之另一個其他目標為提供具有改良之裝置可靠性的裝置及電路。本發明之另一個其他目標為提供具有其寄生雙極接面電晶體(bipolar junction transistor；BJT)之經減小的雙極電流增益之裝置及電路。本發明之另一個其他目標為提供在未箝制電感性切換事件下具有故障抵抗的裝置及電路。本發明之另一個其他目的 為向CMOS閉鎖提供具有經減小之靈敏度的裝置及電路。本發明之另一個其他目標為向單事件閉鎖(single event latchup；SEL)提供具有經減小之靈敏度的裝置及電路。總之，本發明向功率電晶體裝置提供在無任何負面的副作用的情況下具有改良之可靠性之經改良SOA，例如，增加的導通狀態電阻、增加的裝置大小或較大額外製造成本。
如本文中所使用，蕭特基接觸或類蕭特基接觸欲意謂形成於半導體基板上以定義在導電層與半導體基板之間的「整流屏障接面」之導電層(例如，金屬、矽化物及其他導電材料)。
在本發明的一個具體實例中，藉由形成蕭特基接觸或類蕭特基接觸作為源極區域及/或汲極區域而提供蕭特基屏障橫向擴散功率MOSFET(Schottky Barrier lateral diffused power MOSFET；SBLDMOS)。蕭特基接觸或類蕭特基接觸除去寄生n-p-n雙極電晶體，藉此除去安全操作區域限制及全部其相關聯取捨或負面副作用。亦可除去先前技術中之p+主體以便減小全部裝置大小且因此改良特定導通狀態電阻。除去LDMOS結構中之寄生雙極作用所產生的另一個益處是對包括單事件燃盡(Single Event Burnout；SEB)之災難性高能離子所誘發之單事件效應之抵抗。SEB為航天器功率系統中之災難性的故障機制，其中寄生雙極作用及後續裝置故障藉由當宇宙離子及/或質子穿過裝置活動體積時所產生之電荷軌跡而觸發。由於SBLDMOS結構除去寄生雙極，其啟用使用本發明之輻射硬化航天器功率管理解決方案。
在本發明的另一個具體實例中，溝槽類型垂直功率MOSFET電晶體之源極區域及/或汲極區域使用蕭特基或類蕭特基接觸形成。蕭特基 或類蕭特基接觸除去寄生n-p-n雙極電晶體，以此降低由於通常藉由此類型裝置碰到之未箝制電感性切換事件之災難性的故障之或然性。
本發明及藉此提供之對應優勢及特徵將在結合以下圖式審閱以下實施方式後最好地理解且瞭解，其中相似編號代表相似元件。
先前技術圖1說明先前技術之功率MOSFET結構之橫截面。結構100含有基板晶圓105。n-區域110形成用於功率MOSFET 100之漂移區域(n-漂移)。n-漂移區域110可形成於塊體矽中作為p-型或n-型基板上之n-型磊晶層或絕緣體上矽(silicon-on-insulator；SOI)晶圓或作為至塊體或磊晶矽層中任一者中的植入區域及擴散區域。p-主體115含於n-漂移區域110內。n+源極120含於p-主體區域115內。n+汲極區域125製造於n-漂移區域110中。較薄閘氧化物130形成於n-漂移區域110之頂部上且藉由典型地由n+多晶矽形成之薄膜堆疊135部分覆蓋。間隔物137將植入物與閘通道區域隔開。閘極結構包括閘極介電質130、間隔物137及薄膜堆疊135。通道區域由p-型主體區域115(亦稱為p-井)與n+源極120之間的橫向擴散中之差異形成。源極區域及主體區域自對準(或非自對準)至共同光微影特徵或可由單獨光微影特徵定義。出於最小化由n+源極120、p-主體115及n-漂移區域110形成之寄生n-p-n雙極電晶體之增益降至最小的目的，p+主體接觸區域145亦存在於先前技術結構中。歐姆接觸區域140、150及160分別使用標準金屬化技術形成於p+主體、n+源極及n+汲極上。金屬化層及層間介電質(ILD)置放於晶圓表面上。
先前技術圖2說明先前技術之具有p+內埋主體的功率MOSFET結構之橫截面。結構200含有p-基板晶圓205。n-區域210形成用 於功率MOSFET 200之漂移區域(n-漂移)。n-漂移區域210可形成於塊體矽中作為p-型或n-型基板上之n-型磊晶層或絕緣體上矽(SOI)晶圓或作為至塊體或磊晶矽層中任一者之植入區域及擴散區域。p-體215含於n-漂移區域210內。n+源極220含於p-主體區域215內。n+汲極區域225製造於n-漂移區域210中。氧化物230形成於n-漂移區域210之頂部上且藉由典型地由n+多晶矽形成之閘極結構235部分覆蓋。間隔物237在閘極結構235之側面上。通道區域由p-型主體區域215(亦稱為p-井)與n+源極220之間之橫向擴散中之差異形成。源極區域及主體區域自對準(或非自對準)至共同光微影特徵或可由單獨光微影特徵定義。功率電晶體200具有在實體接觸中之n+源極區域之下引入的深p+內埋主體區域270.額外p+內埋主體區域270之目的為提供用於自寄生n-p-n電晶體之基極區域移除電洞由此降低其增益之低電阻路徑。應理解額外p+內埋區域之引入增加裝置製造成本。出於將由n+源極220(射極)、p-主體215及p+主體區域270(基極)、n-漂移區域210(集極)形成之寄生n-p-n雙極電晶體之增益降至最小的目的，p+主體接觸區域240亦存在於先前技術結構中。歐姆接觸區域240、250及260分別使用標準金屬化技術形成於p+主體、n+源極及n+汲極上。金屬化層及層間介電質(ILD)置放於晶圓表面上(未圖示)。
先前技術圖3說明先前技術之功率MOSFET結構300之頂部表面視圖。結構300含有p-基板晶圓。n-區域310形成功率MOSFET 300之區域(n-漂移)。n-漂移區域310可形成於塊體矽中作為p-型或n-型基板上之n-型磊晶層或絕緣體上矽(SOI)晶圓或作為至塊體或磊晶矽層中任一者之植入區域及擴散區域。p-主體315含於n-漂移區域310內。n+源極320 含於p-主體區域315內。n+汲極區域325製造於n-漂移區域310中。氧化物形成於n-漂移區域310之頂部上且藉由典型地由n+多晶矽形成之閘極結構335部分覆蓋。通道區域由p-型主體區域(亦稱為p-井)與n+源極320之間之橫向擴散中之差異形成。源極區域及主體區域自對準(或非自對準)至共同光微影特徵或可由單獨光微影特徵定義。功率電晶體300可具有在n+源極區域之下引入的深p+內埋主體區域(如圖2中所示)。額外p+內埋主體區域之目的為提供用於自寄生n-p-n電晶體之基極區域移除電洞由此降低其增益之低電阻路徑。應理解額外p+內埋區域之引入增加裝置製造成本。出於將由n+源極320(發射極)、p-體315(基極)及n-漂移區域310(採集器)形成之寄生n-p-n雙極電晶體之增益降至最小的目的，p+主體接觸區域340亦存在於先前技術結構中。歐姆接觸區域340、350及360分別使用標準金屬化技術形成於p+主體、n+源極及n+汲極上。金屬化層及層間介電質(ILD)置放於晶圓表面上(未圖示)。結構需要p+主體接觸區域340。p+主體接觸340之目的為提供用於試圖減少寄生n-p-n電晶體之不當的效應之寄生基極區域中之電洞的低電阻離開路徑。應理解p+主體接觸340增加裝置之面積。
先前技術圖4說明先前技術之具有垂直溝槽閘極的LDMOS之橫截面。結構400包括由p-井形成之p-主體區域415、n-漂移區域410、藉由對接歐姆接觸420短接在一起之n+源極423及p+主體接觸422、n-型汲極區域425、包圍閘極電極區域435之閘極介電質區域430。汲極結構425為在n-型基板上之n-磊晶層。此結構400亦含有由n+源極423(發射極)、p-主體415(基極)形成至n-漂移區域410及n-型汲極425(採集器)之組 合之具有全部上述不當的特性的寄生n-p-n電晶體。
先前技術圖5說明先前技術之垂直溝槽功率MOSFET 500之頂部表面視圖。結構500含有溝槽閘極介電質530及溝槽閘極535。結構包含n+源極520、n+源極接觸525、p-主體510及p-主體接觸515。連續p-主體接觸515增加功率MOSFET裝置之晶片面積，其增加總晶片面積。
先前技術圖6說明先前技術之功率MOSFET之電流-電壓(I-V)特性。圖6展示汲極至源極電流(Ids)比汲極至源極電壓(Vds)之曲線600。回跳特性610係由於寄生n-p-n雙極電晶體之活化。圖6展示對應於最大額定電壓630與物理崩潰電壓640之間之指定設計界限的最大額定電流650之安全操作區域(SOA)620限制。此項技術中應熟知此結構之導通狀態電阻與崩潰電壓成比例。由此顯而易見的是，此盈餘設計界限大大地增加裝置導通狀態電阻及晶粒大小。
圖7A說明根據本發明之第一具體實例的蕭特基屏障LDMOS(SBLDMOS)結構700之橫截面。結構700含有p-基板晶圓705。p-井區域710在基板區域705中。n-井區域720形成於p-井710中。p-主體715含於p-井710內。p-井與p-主體相比可具有較深深度或等效深度。p-主體為額外植入物以定製裝置特性之最佳化的功率電晶體。n+汲極區域725製造於充當n-漂移區域之n-井720中。較薄閘氧化物730形成於n-漂移區域720之頂部上且藉由典型地由n+多晶矽形成之閘極結構735部分覆蓋。閘極結構735具有在側壁上之間隔物結構737。
蕭特基或類蕭特基源極接觸750形成於p-主體區域715上。p-型主體區域可具有如p-井之相同深度及量變曲線。蕭特基或類蕭特基源極 接觸及p-主體區域自對準(或非自對準)至常見光微影特徵或由單獨光微影特徵定義。n+汲極區域725置放於n-井區域720中。歐姆接觸760形成於n+汲極區域725上。金屬化層及層間介電質(ILD)置放於電晶體結構上。間隔物結構737在閘極結構735之兩側面上對稱或不對稱。較佳地，不對稱間隔物結構提供可撓性以獨立地在獨立於汲極側之源極側上建立適當電耦接。一次性間隔物技術可用以在源極側上產生較薄間隔物以允許蕭特基或類蕭特基源極接觸與由閘極定義之通道區域之間的改良電耦接。間隔物形成於閘極之源極側處以恰當地控制閘極邊緣與蕭特基或類蕭特基接觸邊緣之間的距離。
由於摻雜源極/汲極(source/drain；S/D)區域或輕微摻雜的汲極(Lightly Doped Drain；LDD)在習知MOSFET中，蕭特基或類蕭特基接觸在與閘極之下相對的閘極外部之某一臨界距離處。閘極與蕭特基或類蕭特基接觸之間的臨界距離為約1nm與約100nm之間。較佳地，閘極與蕭特基或類蕭特基接觸之間的距離為約10nm與約50nm之間。源極區域及/或汲極區域可與閘極結構欠疊(underlapped)，且閘極與蕭特基接觸或類蕭特基接觸之間的距離可小於10nm。間隔物由SiO2、SiN或任何其他絕緣材料製成。在間隔物形成之後，標準光微影技術用於定義植入p+主體接觸之區域。在p+主體接觸植入及退火之後，蕭特基或類蕭特基接觸形成。藉助於實例(且非限制)，蕭特基或類蕭特基接觸使用所謂的矽化誘發的摻雜劑隔離(Silicidation-Induced Dopant Segregation；SIDS)技術形成。對於n-型裝置，在源極側矽化物形成之前，矽表面以例如1015cm-3之劑量植入砷(摻雜劑隔離植入物)。緊隨植入物，無需退火，源極金屬使用諸如Co、Ni、Pt、Ta、 Ti、TiN、Pd、Ni/Pt或W之耐火金屬沉積。
退火具有產生所要矽化物化學計量以及推動摻雜劑分佈於矽化物/矽界面前以形成源極矽化物與電晶體通道之間的自約1nm至約100nm之範圍的區域的雙效應。在另一具體實例中，區域範圍介於約5nm至約30nm。
用於形成蕭特基或類蕭特基接觸之另一個技術為在無需使用SIDS技術的情況下藉由使用選自來自週期表之d-區塊或f-區塊鑭系系列的過渡元素及其各別矽化物之群之經恰當地定值之功函數材料。在任一情況下，結構之最重要屬性為形成於源極及/或汲極至通道接面處之蕭特基或類蕭特基源極接觸，在該處為正常pn接面界面。在SIDS形成之情況下，屏障高度可經由退火參數(例如，退火溫度及退火時間)或摻雜劑隔離植入物參數(例如，摻雜劑隔離植入物劑量及摻雜劑隔離植入物能量)調整。使用或不使用SIDS技術，需要對高效能裝置將屏障高度減到最小。
結構上，當第一薄膜為矽化物薄膜且第二薄膜為界面摻雜劑層時，蕭特基或類蕭特基接觸包含第一薄膜及第二薄膜。應注意至少一個蕭特基或類蕭特基接觸提供於源極區域或汲極區域或兩者上，其中至少一個蕭特基或類蕭特基接觸實質上接近基板之表面形成。蕭特基或類蕭特基接觸包括矽化物層及界面摻雜劑隔離層，其中界面摻雜劑隔離層實質上接近閘極結構以提供至閘極及通道區域之電耦接。在矽化物時，發生隨著矽化物層形成而推送植入物摻雜劑至基板的「雪犁」效應(snowplow effect)。植入物之雪犁消除隨著耐火金屬消耗矽原子以形成矽化物而產生。實驗結果顯示雪犁效應使植入物之尾端推到矽基板中，其中峰值集中在矽化物-矽界 面處。形成矽化物時，在矽化期間雜質之實體推送產生比習知擴散量變曲線中所見之彼者更陡經修正之雜質量變曲線。雜質之高度摻砸區域用於控制非晶形矽化物(金屬)與單晶矽之間之電屏障。
圖16說明具有作為源極區域及汲極區域之蕭特基或類蕭特基接觸的場效電晶體之橫截面。蕭特基或類蕭特基接觸之蕭特基屏障高度可使用共同退火技術調節。矽化物形成利用(例如)單級退火或涉及形成及轉換步驟兩者之多級退火。取決於所利用之技術及矽化物材料，退火溫度可在約260℃至約850℃之溫度範圍內。蕭特基屏障高度亦可藉由植入劑量及/或植入能量調整。蕭特基或類蕭特基接觸之空乏區域1615必須延伸穿過摻雜劑隔離層1620至閘極區域1635之下以允許源極與由功率電晶體之閘極區域定義之通道之間的電耦接。此耦接可藉由間隔物厚度、植入劑量、植入能量及熱退火調整。
圖7B說明根據本發明之第一具體實例的穿過蕭特基屏障LDMOS(SBLDMOS)結構700之間歇p+主體接觸區域的另一橫截面。結構700含有p-基板晶圓705。p-井區域710在基板區域705中。n-井區域720形成於p-井710中。p-主體715含於p-井710內。p+主體接觸區域713置放於源極區域中且在p-主體區域715內之蕭特基或類蕭特基接觸750下。n+汲極區域725製造於充當n-漂移區域之n-井720中。較薄閘氧化物730形成於n-漂移區域710之頂部上且藉由典型地由n+多晶矽形成之閘極結構735部分覆蓋。閘極結構735具有在側壁上之間隔物結構737。間隔物結構737在閘極結構735之兩側面上不對稱。
應注意間隔物可經優化以提供至蕭特基或類蕭特基接觸之 界面摻雜劑隔離層之電耦接。可利用一次性間隔物技術，其中間隔物可經移除以用於電耦接最佳化。蕭特基或類蕭特基接觸750可在p-主體715上形成蕭特基屏障接面。通道區域由p-型主體區域715(亦稱為p-井)與蕭特基或類蕭特基接觸750之間的橫向擴散中之差異形成。蕭特基或類蕭特基接觸(例如，源極)及主體區域自對準(或非自對準)至常見光微影特徵或由單獨光微影特徵定義。n+汲極區域725置放於n-井區域720中。歐姆接觸760形成於n+汲極區域725上。金屬化層及層間介電質(ILD)置放於電晶體結構上。p-主體接觸713置放於p-體715中。
連續p+主體接觸用於先前技術中以提供用於衝擊電離電洞之離開路徑且將寄生雙極n-p-n電晶體之雙極電流增益降至最小。連續p+主體接觸由於浮動主體(井)效應亦除去裝置臨限電壓之非所要變化。有利的是，源極及/或汲極區域中之蕭特基或類蕭特基接觸除去許多功率電晶體裝置中之寄生雙極n-p-n電晶體。同時，阻止p-體(p-井)區域浮動實質上需要比阻止寄生雙極n-p-n電晶體打開所需要之面積更小的接觸面積。由此，週期性及非連續性p+主體接觸用於本發明中以在減小裝置尺寸之情況下除去浮動主體(井)效應。
圖8說明根據本發明之第一具體實例的SBLDMOS結構之俯視圖。圖8展示自源極區域至汲極區域之SBLDMOS結構800。SBLDMOS結構800存在於p-基板之表面上。n-漂移區域810置放於p-基板晶圓中(未圖示)。p-主體接觸815置放於p-主體區域上。n-型汲極825與閘極835藉由n-漂移區域810分隔開。應注意連續p+主體接觸結構經除去，減小裝置面積。本具體實例可利用非連續性主體接觸。源極接觸850為蕭特基或類蕭 特基接觸。圖8中，源極區域850週期性間雜有p+主體接觸，該等接觸允許至底層p-井(或p-主體)區域之歐姆接觸。此等週期性p+主體接觸在裝置面積或效能中無重要負面副作用的情況下除去非所要浮動井效應。
蕭特基或類蕭特基接觸可藉由多種技術形成，包括純金屬沉積、矽化物沉積、摻雜劑隔離或新穎的接觸技術。間隔物寬度可經優化以提供至蕭特基或類蕭特基接觸之界面摻雜劑隔離植入物層之最佳電耦接。間隔物寬度在約1nm與約100nm之間。較佳地，間隔物寬度在約10nm與約50nm之間。若功率電晶體在汲極上具有歐姆接觸，則間隔物結構寬度與藉由在半導體晶片上其他電晶體所利用之寬度(例如，標準MOSFET間隔物寬度)相同，該寬度提供在源極及汲極區域之間的不對稱間隔物沉積。由於本發明之具體實例並不包括n+源極區域，所以除去寄生n-p-n電晶體及其相關聯非所要效應。
圖9說明根據本發明之第二具體實例之具有淺溝槽隔離(STI)的蕭特基屏障LDMOS(SBLDMOS)結構之橫截面。結構900含有具有淺溝槽隔離(STI)970之p-基板晶圓905。n-區域910形成用於功率MOSFET 900之漂移區域(n-漂移)。n-漂移區域910形成於主體矽中作為n-型磊晶層或絕緣體上矽(SOI)晶圓或作為至主體或磊晶矽層中任一者之植入及擴散區域。p-主體915含於n-漂移區域910內。n+汲極區域925製造於n-漂移區域910中。較薄閘氧化物930形成於n-漂移區域910之頂部上且藉由典型地由n+多晶矽形成之閘極結構935部分覆蓋。閘極結構可具有間隔物或一次性間隔物結構。間隔物亦可對稱或不對稱以允許蕭特基或類蕭特基源極與通道區域之間的耦接。淺溝槽隔離970將p-主體接觸與源極蕭特 基或類蕭特基接觸結構950分隔開。
圖10說明根據本發明之第三具體實例的蕭特基屏障汲極延伸MOS(SBDeMOS)結構之橫截面。圖10說明根據本發明之第三具體實例之具有矽局部氧化(Local Oxidation of Silicon；LOCOS)隔離1070之蕭特基屏障汲極延伸(Schottky Barrier Drain Extended；SBDeMOS)結構1000的橫截面。結構1000含有p-基板晶圓1010。p-井1015形成於用於功率MOSFET 1000之基板1010上。n+汲極區域為置放於p-井1015中之n+汲極1025及n+汲極延伸1020植入物。歐姆接觸1060形成於n+汲極區域1025上。較薄閘氧化物1030形成於p-井1015上，接著是典型地由n+多晶矽形成之閘極結構1035。閘極結構1035包含複數個薄膜，其毗鄰側壁間隔物1037。蕭特基或類蕭特基接觸1050形成於源極區域1015上。閘極結構可具有間隔物或一次性間隔物結構。間隔物亦可對稱或不對稱以允許蕭特基或類蕭特基源極與通道區域之間的耦接。為建立蕭特基屏障與閘極結構之間的耦接，間隔物可減小尺寸或移除間隔物。
圖11說明根據本發明之第四具體實例的蕭特基屏障溝槽MOS(SBTMOS)結構1100之橫截面。圖11說明通過垂直溝槽MOSFET 1100之源極區域之橫截面。所述結構置放於n+汲極1125及n-磊晶區域1110上。p-主體1115形成於n-磊晶區域1110上。間歇p-主體接觸至p-主體1115未在此橫截面中展示。源極區域利用蕭特基或類蕭特基源極接觸1112。溝槽閘極介電質1130定位於溝槽閘極結構1135周圍。溝槽功率MOSFET 1100自汲極1125、n-漂移區域1110及p-主體1115延伸至蕭特基或類蕭特基源極接觸1112。寄生n-p-n雙極接面電晶體可導致閉鎖、單事件閉鎖(SEL)、軟 錯誤率(soft error rate)故障及由於未箝制電感性切換之故障。在本發明之此具體實例中，寄生n-p-n電晶體及其相關聯非所要效應類似地除去。
圖12說明根據本發明之第四具體實例之垂直溝槽MOSFET 1200之頂部表面。圖12展示具有p+主體接觸1215、n+源極1220及積體於頂部表面上之底層蕭特基或類蕭特基源極接觸(未圖示)之結構1200。閘極1225、溝槽閘極介電質1230及溝槽結構1235在n+源極電極1220之兩側上。圖12亦展示積體於裝置源極區域中之週期性p+主體接觸1215。此垂直溝槽結構1200中，不存在連續p+主體接觸。此等週期性p+接觸1215在裝置面積或效能中無重要負面副作用的情況下除去非所要浮動井效應。
圖13說明根據本發明之第五具體實例的蕭特基屏障VMOS(Schottky Barrier VMOS；SBVMOS)結構之橫截面。圖13說明根據本發明之第五具體實例的蕭特基屏障VMOS(SBVMOS)結構1300之橫截面。結構1300含有p-基板晶圓1305。n-區域1310形成用於功率MOSFET 1300之漂移區域(n-漂移)。n-漂移區域1310可形成於塊體矽中作為p-型或n-型基板上之n-型磊晶層或絕緣體上矽(SOI)晶圓或作為植入區域及擴散區域至或者塊體或磊晶矽層。p-主體1315含於n-漂移區域1310內。n+汲極區域1325製造於n-漂移區域1310中。V形較薄閘氧化物1330形成於n-漂移區域1310之頂部上且藉由典型地由n+多晶矽形成之閘極結構1335部分覆蓋。蕭特基或類蕭特基接觸1350可在p-主體體1315上形成蕭特基屏障接面。通道區域由p-型主體區域1315(亦稱為p-井)與蕭特基或類蕭特基接觸1350之間之橫向擴散中之不同形成.蕭特基或類蕭特基接觸(例如，源極)及主體區域自對準(或非自對準)至常見光微影特徵或由單獨光微影特徵定義。n+汲 極區域1325置放於n-漂移區域1310中.歐姆接觸1360形成於n+汲極區域1325上。結構由LOCOS隔離、淺溝槽隔離(shallow trench isolation；STI)或VMOS閘極結構1335定義。汲極結構由在至少一個邊上之隔離定義。金屬化層及層間介電質(ILD)置放於電晶體結構上。
圖14為蕭特基屏障LDMOS(SBLDMOS)裝置之電流-電壓(I-V)特性1400之曲線。圖14為功率MOSFET之突顯安全操作區域(SOA)之電流-電壓(I-V)特性。圖14展示汲極至源極電流(Ids)比汲極至源極電壓(Vds)之曲線1400。在曲線1400中，由於寄生n-p-n雙極接面電晶體之消除，不存在所觀測之突返特徵，針對指定最大額定電壓1430啟用較高最大額定電流1450。圖14展示方形安全操作區域(SOA)1420除去最大額定電壓1430與物理崩潰電壓1440之間的設計界限。
本發明中的功率電晶體具有在較低特定導通狀態電阻及經減小裝置大小之情況下之經改良SOA及裝置可靠性。作為實例(但非限制性)，對於SBLDMOS，在SOA中20%改良之情況下，特定導通狀態電阻減小了40%且SBLDMOS之晶粒面積縮小了20%。亦作為實例但非限制性，對於在源極區域及/或汲極區域中具有蕭特基或-類蕭特基接觸之垂直溝槽MOSFET，在SOA中之20%改良之情況下，特定導通狀態電阻減小了20%且垂直電晶體之晶粒面積縮小了20%。
圖15為根據本發明之第一具體實例的形成蕭特基屏障LDMOS(SBLDMOS)結構之第一方法的流程圖。形成蕭特基屏障LDMOS之方法1500包括以下步驟：1)步驟1505，提供第一極性之基板晶圓； 2)步驟1510，在基板晶圓中形成第二極性之漂移區域；3)步驟1515，在漂移區域中形成第一極性之主體區域；4)步驟1520，形成與基板晶圓表面對向上之隔離區域；5)步驟1525，在基板晶圓上形成閘極介電質；6)步驟1530，沉積閘極堆疊；7)步驟1535，圖案化閘極堆疊；8)步驟1540，形成且圖案化閘極堆疊上之間隔物結構；9)步驟1545，圖案化且植入第一極性之主體接觸；10)步驟1550，圖案化LDMOS源極；11)步驟1560，植入摻雜劑隔離植入物；12)步驟1565，低溫退火摻雜劑隔離植入物以提供蕭特基或類蕭特基接觸；及13)步驟1570，圖案化且定義層級間介電質(ILD)及互連佈線。
形成根據本發明之第一具體實例之蕭特基屏障LDMOS(SBLDMOS)結構之第二方法包括以下步驟：1)提供第一極性之基板晶圓；2)在基板晶圓中形成第二極性之漂移區域；3)在第一極性的漂移區域中形成第一極性之主體區域；4)形成與基板晶圓之表面對向上之隔離區域；5)在基板晶圓上形成閘極介電質；6)沉積閘極堆疊；7)圖案化閘極堆疊； 8)形成且圖案化閘極堆疊上之間隔物結構；9)圖案化且植入第二極性之摻雜劑植入物；10)圖案化且植入第一極性之主體接觸；11)圖案化LDMOS源極及條帶；12)形成CMOS矽化物；13)植入摻雜劑隔離植入物；14)低溫退火摻雜劑隔離植入物以提供蕭特基或類蕭特基接觸；及15)圖案化且定義層級間介電質(ILD)及互連佈線。
形成根據本發明之第一具體實例之蕭特基屏障LDMOS(SBLDMOS)結構之第三方法包括以下步驟：1)提供第一極性之基板晶圓；2)在基板晶圓中形成第二極性之漂移區域；3)在第一極性的漂移區域中形成第一極性之主體區域；4)形成與基板晶圓表面對向上之隔離區域；5)在基板晶圓上形成閘極介電質；6)沉積閘極堆疊；7)圖案化閘極堆疊；8)形成且圖案化閘極堆疊上之間隔物結構；9)圖案化且植入第二極性之摻雜劑植入物；10)圖案化且植入第一極性之主體接觸；11)圖案化LDMOS源極；12)條串化LDMOS間隔物； 13)植入摻雜劑隔離植入物；14)形成CMOS矽化物；15)低溫退火摻雜劑隔離植入物以提供蕭特基或類蕭特基接觸；及16)圖案化且定義層級間介電質(ILD)及互連佈線。
形成根據本發明之第一具體實例之蕭特基屏障LDMOS(SBLDMOS)結構之第四方法包括以下步驟：1)提供第一極性之基板晶圓；2)在基板晶圓中形成第二極性之漂移區域；3)在第一極性的漂移區域中形成第一極性之主體區域；4)形成與基板晶圓之表面對向上之隔離區域；5)在基板晶圓上形成閘極介電質；6)沉積閘極堆疊；7)圖案化閘極堆疊；8)形成且圖案化閘極堆疊上之間隔物結構；9)圖案化且植入第二極性之摻雜劑植入物；10)圖案化且植入第一極性之主體接觸；11)圖案化LDMOS源極；12)條串化LDMOS間隔物；13)形成CMOS矽化物；14)植入摻雜劑隔離植入物；15)低溫退火摻雜劑隔離植入物以提供蕭特基或類蕭特基接觸；及16)圖案化且定義層級間介電質(ILD)及互連佈線。
此外，以CMOS或BiCMOS技術形成根據本發明之第一具體實例之蕭特基屏障LDMOS(SBLDMOS)結構之方法包括以下步驟：1)提供第一極性之基板晶圓；2)在基板晶圓中形成第二極性之漂移區域；3)在第一極性的漂移區域中形成第一極性之主體區域；4)形成與基板晶圓之表面對向上之隔離區域；5)在基板晶圓上形成閘極介電質；6)沉積閘極堆疊；7)圖案化閘極堆疊；8)形成且圖案化閘極堆疊上之間隔物結構；9)圖案化且植入第二極性之摻雜劑植入物；10)圖案化且植入第一極性之主體接觸；11)圖案化LDMOS源極；12)條串化LDMOS間隔物；13)植入摻雜劑隔離植入物；14)形成CMOS矽化物；及15)低溫退火摻雜劑隔離植入物以提供蕭特基或類蕭特基接觸；及16)圖案化且定義層級間介電質(ILD)及互連佈線。
此外，以CMOS或BiCMOS技術形成根據本發明之第一具體實例之蕭特基屏障LDMOS(SBLDMOS)結構之另一個方法使用純金屬源極，無需摻雜劑隔離植入物。對於蕭特基金屬化，來自週期表在d-區塊或f-區塊鑭系系列及其各別矽化物之過渡元素可沉積。
熟習此項技術者應理解應使用適當隔離方案。適當隔離方案可為STI製程、LOCOS製程或適合於此等類型之裝置的其他技術。類似地，應理解可基於裝置之吾人所需應用將閘極材料及對應的閘極功函數修正或設定成合適的值。
上述方法中，在閘極材料經沉積且圖案化之後，形成間隔物層以恰當地控制閘極之邊緣與蕭特基矽化物之邊緣之間的距離。由於摻雜S/D區域或LDD在習知MOSFET中，金屬或矽化物S/D區域在相對於閘極下之閘極外部某一臨界尺寸處。
在一個具體實例中，閘極與蕭特基或類蕭特基接觸之間的距離為約1nm與約100nm之間。在另一具體實例中，閘極與蕭特基或類蕭特基接觸之間的距離為約10nm與約50nm之間。在又一具體實例中，源極區域及/或汲極區域與閘極結構欠疊，且閘極與蕭特基接觸或類蕭特基接觸之間的距離小於10nm。間隔物由SiO2、SiN或任何其他方便的絕緣材料製備。在間隔物形成之後，標準光微影技術用於定義植入p+主體接觸之區域。在p+主體接觸植入及退火之後，蕭特基或類蕭特基接觸形成。此可(例如)藉由使用矽化-誘發摻雜劑隔離(SIDS)技術完成。對於n-型裝置，源極/汲極矽化物形成之前，矽表面以例如1015cm-3之劑量植入砷(摻雜劑隔離植入物)。緊隨植入之後，無需退火，源極/汲極金屬使用(例如)Co、Ni或Pt沉積。矽化物形成經由後續退火(例如，單級退火、或涉及形成及轉換步驟兩者之多級退火)出現。取決於所利用之技術及矽化物材料，退火溫度可在約260℃至約850℃之溫度範圍內。
應理解存在用於建立等效功率電晶體之替代結構及方法。替 代類蕭特基接觸包括純金屬、金屬源極及/或金屬汲極，無摻雜劑隔離界面層。替代矽化物可由諸如Co、Ti、Ta、TiN、Ni、Pd、Pt、Ni/Pt及W之過渡金屬形成。功率電晶體裝置可利用純金屬或矽化物至半導體作為具有界面層之源極/汲極。
在商業實踐中，期望整合具有由雙極、CMOS或BiCMOS元件形成之各種邏輯及控制裝置之蕭特基LDMOS功率電晶體。具有帶BiCMOS元件之LDMOS元件之整合，所得裝置有時稱作BCDMOS裝置。對LDMOS元件或與CMOS元件整合之方法或製程之參考為按需要對BCDMOS元件、製程或裝置之參考。需要上文所述之蕭特基形成製程與額外雙極、CMOS或BiCMOS處理相容。本發明提供用於達成CMOS或BiCMOS處理之此整合之具體實例。對於具有雙極處理之整合，製程將適於反映雙極處理與用於CMOS或BiCMOS裝置之處理之間的差異。
用於處理具有CMOS及/或BiCMOS元件之蕭特基LDMOS功率電晶體之額外具體實例包含執行CMOS矽化物及蕭特基屏障矽化物之沉積且執行兩種矽化物的單熱製程步驟。在當單熱處理步驟用於矽化物時的情況下，額外具體實例進一步包含在CMOS矽化之前執行摻雜劑隔離植入。
熟習此項技術者將理解本發明之具體實例可實施於常用於諸如主體矽、SOI、SiC、GaN、GaAs、InP等工業中之晶圓材料。特定起始材料或材料系統的使用不應限於彼等明確指定之使用。目標為能夠在晶圓內建置蕭特基或類蕭特基接觸，由此應考慮典型的基於半導體之起始材料。同樣地，用於隔離半導體起始材料內之主動裝置或區域之隔離方案包 括但不限於：自隔離、接面隔離、淺溝槽隔離(STI)、介電質隔離等。
應注意描述及圖式僅說明提供於本發明中之方法及系統之原理。因此應瞭解，熟習此項技術者將能夠設計各種配置，儘管並未在本文中明確地描述或展示，但該等配置體現本發明之原理且包括於其精神及範疇內。此外，本文中所述全部實例大體上明確地意欲僅用於教育目的以輔助讀者理解提供於本發明中之方法及系統之原理及由發明人提供之概念以促進本領域且待理解為不限於此類專門所述實例及條件。此外，本文中列舉原理、態樣及本發明之具體實例之全部陳述以及其特定實例意欲涵蓋其等效物。
其他優勢將由一般熟習此項技術者識別。以上本發明之實施方式及其中所描述之實例已出於說明及描述的目的而呈現。當上文已結合特定裝置描述了本發明之原理時，應清楚地理解此描述僅藉助於實例進行且不作為本發明的範疇上之限制。
一旦閱讀前述描述後熟習此項技術者將想到某些修改及改良。以上提及之實例經提供以用作澄清本發明之態樣之目的，且對熟習此項技術者而言其不用於限制本發明之範疇將為顯而易見的。雖然全部修改及改良出於簡潔性及可讀性起見已於本文中刪除，但該等修改及改良在本發明的範疇內為恰當的。
100‧‧‧結構/功率MOSFET
105‧‧‧基板晶圓
110‧‧‧n-漂移區域/n-區域
115‧‧‧p-主體/p-主體區域/p-型主體區域
120‧‧‧n+源極/n+源極區域
125‧‧‧n+汲極區域
130‧‧‧閘氧化物/閘極介電質
135‧‧‧薄膜堆疊
137‧‧‧間隔物
140‧‧‧歐姆接觸區域
145‧‧‧p+主體接觸區域
150‧‧‧歐姆接觸區域
160‧‧‧歐姆接觸區域
170‧‧‧LOCOS

Claims (29)

  1. 一種功率電晶體結構，其包含：一第一摻雜劑極性之一基板；形成於該基板上或該基板內之一漂移區域；形成於該漂移區域上或該漂移區域內之一主體區域；形成於該基板上或該基板內之一閘極結構；鄰近於該閘極結構之一源極區域；鄰近於該閘極結構所形成之一汲極區域；及其中該源極區域及該汲極區域中之至少一者由實質上接近該基板之一表面的一蕭特基或類蕭特基接觸形成。
  2. 如申請專利範圍第1項之功率電晶體結構，其中該蕭特基或類蕭特基接觸包含一矽化物層及一界面摻雜劑隔離層。
  3. 如申請專利範圍第2項之功率電晶體結構，其中該蕭特基或類蕭特基接觸進一步包含延伸穿過該界面摻雜劑隔離層至該閘極結構之下的一空乏區域以用於該源極區域與由該閘極結構定義之一通道之間的電耦接。
  4. 如申請專利範圍第2項之功率電晶體結構，其中該矽化物層中所沉積之一金屬係選自由下列組成之群組：Co、Ni、Pt、Ta、Ti、TiN、Pd、Ni/Pt及W。
  5. 如申請專利範圍第1項之功率電晶體結構，其中該蕭特基或類蕭特基接觸是由選自下列組成之群組之一技術而形成：純金屬沉積、矽化物沉積、摻雜劑隔離及其他接觸技術。
  6. 如申請專利範圍第1項之功率電晶體結構，其中該蕭特基或類蕭特基接觸之一屏障高度使用退火參數調整，且其中該等退火參數包含一溫度及一時間。
  7. 如申請專利範圍第1項之功率電晶體結構，其中該蕭特基或類蕭特基接觸之一屏障高度是藉由摻雜劑隔離植入物劑量及/或摻雜劑隔離植入物能量而被調整。
  8. 如申請專利範圍第1項之功率電晶體結構，其中該閘極結構包含在該閘極結構之該源極側與該汲極側之間不對稱的一間隔物。
  9. 如申請專利範圍第8項之功率電晶體結構，其中該間隔物之一寬度在約1nm與約100nm之間。
  10. 如申請專利範圍第9項之功率電晶體結構，其中該間隔物之一寬度在約10nm與約50nm之間。
  11. 如申請專利範圍第1項之功率電晶體結構，其進一步包含整合於該源極區域中用於阻止該主體區域浮動之週期性及非連續性主體接觸。
  12. 如申請專利範圍第1項之功率電晶體結構，其中該源極區域及該閘極結構之間的一距離在約5nm與約30nm之間。
  13. 如申請專利範圍第1項之功率電晶體結構，其中由該閘極結構定義之一通道與該源極及/或汲極區域之間的一電耦接是藉由調整一間隔物寬度、植入劑量、植入能量及/或熱退火來最佳化。
  14. 如申請專利範圍第1項之功率電晶體結構，其中由該閘極結構定義之一通道與該源極及/或汲極區域之間的一電耦接是藉由調整一間隔物寬度及下列技術中之至少一者來最佳化：植入劑量、植入能量及熱退火。
  15. 如申請專利範圍第1項之功率電晶體結構，其中該蕭特基或類蕭特基接觸為至半導體介面之一純金屬或矽化物。
  16. 一種形成一功率電晶體結構之方法，其包含：提供一基板晶圓；在該基板晶圓上或該基板晶圓內形成一漂移區域；在該漂移區域上或該漂移區域內形成一主體區域；形成與該基板晶圓之一表面對向上之一隔離區域；在該基板晶圓上形成一閘極介電質；沉積一閘極堆疊；圖案化該閘極堆疊；形成且圖案化該閘極堆疊上之一間隔物結構；圖案化且植入一第一極性之一主體接觸；圖案化一源極區域；在該源極區域中植入一摻雜劑隔離植入物；低溫退火該摻雜劑隔離植入物以提供一蕭特基或類蕭特基接觸作為該源極區域；及圖案化且定義層級間介電質(ILD)及互連佈線。
  17. 如專利申請範圍第16項之方法，其中該間隔物結構在該閘極結構之該源極側與該汲極側之間不對稱。
  18. 如專利申請範圍第16項之方法，其中用於退火之該低溫在約260℃至約850℃之範圍內。
  19. 如專利申請範圍第16項之方法，其進一步包含：圖案化一汲極區域； 在該汲極區域中植入一摻雜劑隔離植入物；及低溫退火該汲極區域中之該摻雜劑隔離植入物以提供一蕭特基或類蕭特基接觸作為該汲極區域。
  20. 一種橫向功率電晶體結構，其包含：一第一摻雜劑極性之一基板；形成於該基板上或該基板內之一第二摻雜劑極性之一漂移區域；形成於該漂移區域上或該漂移區域內之一第一摻雜劑極性之一主體區域；與該基板接觸之一閘極介電薄膜；對接該閘極介電薄膜之一閘極結構；在該閘極結構外部之一源極區域；形成於該基板上之一汲極區域；及其中該源極區域為實質上接近該基板之一表面形成之蕭特基或類蕭特基接觸以用於除去一寄生雙極接面電晶體以提供一改良安全操作區域、減小該橫向功率電晶體結構之一特定導通狀態電阻及/或減小該橫向功率電晶體結構之一晶粒大小。
  21. 如申請專利範圍第20項之橫向功率電晶體結構，其中該蕭特基或類蕭特基接觸包含一矽化物層及一界面摻雜劑隔離層。
  22. 如專利申請範圍第20項之橫向功率電晶體結構，其進一步包含整合於該源極區域中之週期性及非連續性主體接觸。
  23. 如專利申請範圍第20項之橫向功率電晶體結構，其進一步包含對接該閘極結構之該側壁的一間隔物。
  24. 如專利申請範圍第20項之橫向功率電晶體結構，其中該間隔物在該源 極區域與該汲極區域之間不對稱。
  25. 如專利申請範圍第20項之橫向功率電晶體結構，其中該間隔物之一寬度可調整用於電耦接最佳化。
  26. 一種垂直溝槽功率電晶體結構，其包含：一第一摻雜劑極性之一基板；形成於該基板上或該基板內之一第一摻雜劑極性之一漂移區域；形成於該漂移區域內之一第二摻雜劑極性之一主體區域；該基板中之一垂直閘極結構；該垂直閘極結構之該側壁上之一閘極介電薄膜；對接該閘極介電薄膜之一閘極結構；在該閘極結構外部之一源極區域；形成於該基板之一頂部表面或一底部表面內或該基板之一頂部表面或一底部表面上之一汲極區域；及其中該源極區域為實質上接近該基板之一表面所形成的蕭特基或類蕭特基接觸以用於除去在未箝制電感性切換事件下用於故障之抵抗的一寄生雙極接面電晶體。
  27. 如申請專利範圍第26項之垂直溝槽功率電晶體結構，其中該蕭特基或類蕭特基接觸包含一矽化物層及一界面摻雜劑隔離層。
  28. 如申請專利範圍第26項之垂直溝槽功率電晶體結構，其中該蕭特基或類蕭特基接觸為至半導體介面的一純金屬或矽化物。
  29. 如申請專利範圍第26項之垂直溝槽功率電晶體結構，其中該主體區域與含於該源極區域內之一非連續性主體接觸接觸。
TW106115004A 2016-05-06 2017-05-05 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法 TWI725184B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662333073P 2016-05-06 2016-05-06
US62/333,073 2016-05-06
US15/581,768 2017-04-28
US15/581,768 US9947787B2 (en) 2016-05-06 2017-04-28 Devices and methods for a power transistor having a schottky or schottky-like contact

Publications (2)

Publication Number Publication Date
TW201806160A true TW201806160A (zh) 2018-02-16
TWI725184B TWI725184B (zh) 2021-04-21

Family

ID=60203303

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110116609A TWI773303B (zh) 2016-05-06 2017-05-05 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法
TW106115004A TWI725184B (zh) 2016-05-06 2017-05-05 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110116609A TWI773303B (zh) 2016-05-06 2017-05-05 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法

Country Status (3)

Country Link
US (1) US9947787B2 (zh)
TW (2) TWI773303B (zh)
WO (1) WO2017192432A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749803B (zh) * 2019-10-18 2021-12-11 台灣積體電路製造股份有限公司 高電壓電晶體結構與其製作方法
TWI787502B (zh) * 2018-06-15 2022-12-21 日商村田製作所股份有限公司 半導體裝置
TWI879326B (zh) * 2023-10-03 2025-04-01 南亞科技股份有限公司 接觸結構、包含接觸結構的半導體元件及其製備方法
TWI894239B (zh) * 2020-03-25 2025-08-21 美商肖特基Ｌｓｉ公司 積體半導體裝置及形成其之方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510869B2 (en) 2016-05-06 2019-12-17 Silicet, LLC Devices and methods for a power transistor having a Schottky or Schottky-like contact
CN111466032B (zh) * 2017-12-19 2023-08-18 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
US11094806B2 (en) * 2017-12-29 2021-08-17 Texas Instruments Incorporated Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region
CN108447910A (zh) * 2018-03-07 2018-08-24 上海新储集成电路有限公司 一种3d金属氧化物半导体场效应晶体管及其制造方法
JP6968042B2 (ja) * 2018-07-17 2021-11-17 三菱電機株式会社 ＳｉＣ−ＳＯＩデバイスおよびその製造方法
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
CN110350038B (zh) * 2019-08-02 2024-04-19 厦门亚锝电子科技有限公司 一种基于GaN技术的驱动电源
US11257948B2 (en) * 2019-09-06 2022-02-22 Texas Instruments Incorporated Integrated schottky diode with guard ring
US10892362B1 (en) 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
CN113838936B (zh) 2020-06-23 2025-10-17 意法半导体股份有限公司 具有改善短路性能的4H-SiC电子器件及其制造方法
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione
US12136661B2 (en) * 2020-09-08 2024-11-05 James D. Welch Compact CMOS
CN111987152B (zh) * 2020-09-09 2024-01-26 电子科技大学 一种抗辐照双栅ldmos器件结构
WO2022120175A1 (en) 2020-12-04 2022-06-09 Amplexia, Llc Ldmos with self-aligned body and hybrid source
IT202100001934A1 (it) * 2021-01-29 2022-07-29 St Microelectronics Srl Dispositivo mosfet a conduzione verticale in carburo di silicio e relativo processo di fabbricazione
US12507455B2 (en) * 2021-05-26 2025-12-23 Mediatek Inc. Semiconductor device and method of forming the same
US12336220B2 (en) * 2022-02-24 2025-06-17 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a gap between the drain and body wells
CN114744035B (zh) * 2022-03-28 2024-08-30 重庆大学 一种超势垒栅肖特基整流器及其制造方法
TWI852118B (zh) * 2022-10-11 2024-08-11 鴻揚半導體股份有限公司 半導體結構與其形成方法
TWI831561B (zh) * 2023-01-05 2024-02-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN118053761B (zh) * 2024-04-16 2024-06-25 泰科天润半导体科技（北京）有限公司 一种抑制栅极击穿的沟槽栅碳化硅mosfet的制备方法
CN119092408A (zh) * 2024-11-07 2024-12-06 深圳市美浦森半导体有限公司 Igbt芯片结构的制备方法和igbt芯片结构

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362597A (en) 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4983535A (en) 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
US4692348A (en) 1984-06-21 1987-09-08 International Business Machines Corporation Low temperature shallow doping technique
US5663584A (en) 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US6252278B1 (en) * 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US6303479B1 (en) 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US6777745B2 (en) 2001-06-14 2004-08-17 General Semiconductor, Inc. Symmetric trench MOSFET device and method of making same
US6878994B2 (en) * 2002-08-22 2005-04-12 International Rectifier Corporation MOSgated device with accumulated channel region and Schottky contact
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6876035B2 (en) 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US6900101B2 (en) 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
US20050139860A1 (en) 2003-10-22 2005-06-30 Snyder John P. Dynamic schottky barrier MOSFET device and method of manufacture
US7081655B2 (en) 2003-12-03 2006-07-25 Advanced Micro Devices, Inc. Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect
CN101019236A (zh) 2004-07-15 2007-08-15 斯平内克半导体股份有限公司 金属源极功率晶体管及其制造方法
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
CN101882583A (zh) * 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
US20070001223A1 (en) * 2005-07-01 2007-01-04 Boyd Diane C Ultrathin-body schottky contact MOSFET
US8022482B2 (en) 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
US7473976B2 (en) * 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes
US7851889B2 (en) * 2007-04-30 2010-12-14 Freescale Semiconductor, Inc. MOSFET device including a source with alternating P-type and N-type regions
WO2008143526A1 (en) 2007-05-17 2008-11-27 Canterprise Limited Contact and method of fabrication
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
US7960997B2 (en) 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
US7745846B2 (en) 2008-01-15 2010-06-29 Ciclon Semiconductor Device Corp. LDMOS integrated Schottky diode
US8482031B2 (en) * 2009-09-09 2013-07-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistors (LIGBTS)
US8889537B2 (en) 2010-07-09 2014-11-18 International Business Machines Corporation Implantless dopant segregation for silicide contacts
US10600903B2 (en) * 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
CN104752423B (zh) * 2013-12-31 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787502B (zh) * 2018-06-15 2022-12-21 日商村田製作所股份有限公司 半導體裝置
TWI875300B (zh) * 2018-06-15 2025-03-01 日商村田製作所股份有限公司 半導體裝置
TWI749803B (zh) * 2019-10-18 2021-12-11 台灣積體電路製造股份有限公司 高電壓電晶體結構與其製作方法
US11942475B2 (en) 2019-10-18 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage transistor structure
US12148752B2 (en) 2019-10-18 2024-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage transistor structures
TWI894239B (zh) * 2020-03-25 2025-08-21 美商肖特基Ｌｓｉ公司 積體半導體裝置及形成其之方法
TWI879326B (zh) * 2023-10-03 2025-04-01 南亞科技股份有限公司 接觸結構、包含接觸結構的半導體元件及其製備方法

Also Published As

Publication number Publication date
TW202131515A (zh) 2021-08-16
TWI725184B (zh) 2021-04-21
US9947787B2 (en) 2018-04-17
US20170323970A1 (en) 2017-11-09
WO2017192432A1 (en) 2017-11-09
TWI773303B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
TWI773303B (zh) 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法
US10727334B2 (en) Lateral DMOS device with dummy gate
US10510869B2 (en) Devices and methods for a power transistor having a Schottky or Schottky-like contact
US6927453B2 (en) Metal-oxide-semiconductor device including a buried lightly-doped drain region
US7608513B2 (en) Dual gate LDMOS device fabrication methods
US7602037B2 (en) High voltage semiconductor devices and methods for fabricating the same
US9269806B2 (en) Semiconductor device and method of fabricating same
US4868617A (en) Gate controllable lightly doped drain mosfet devices
US7282765B2 (en) Power LDMOS transistor
US9136323B2 (en) Drain-end drift diminution in semiconductor devices
US11664449B2 (en) LDMOS architecture and method for forming
US20120094457A1 (en) Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
CN1312777C (zh) 半导体器件及其制造方法
WO2002001644A2 (en) Power mosfet and methods of forming and operating the same
US20080265313A1 (en) Semiconductor device having enhanced performance and method
US10276686B2 (en) Cascode configured semiconductor component
US20090014814A1 (en) Power semiconductor device having improved performance and method
US9666671B2 (en) Semiconductor device with composite drift region and related fabrication method
US11289613B2 (en) Electronic device including a junction field-effect transistor
JP2025510198A (ja) 浅い伝導領域を備えるパワー半導体デバイス