[go: up one dir, main page]

TWI757801B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI757801B
TWI757801B TW109124399A TW109124399A TWI757801B TW I757801 B TWI757801 B TW I757801B TW 109124399 A TW109124399 A TW 109124399A TW 109124399 A TW109124399 A TW 109124399A TW I757801 B TWI757801 B TW I757801B
Authority
TW
Taiwan
Prior art keywords
collector
base
layer
wiring
emitter
Prior art date
Application number
TW109124399A
Other languages
English (en)
Other versions
TW202113981A (zh
Inventor
佐佐木健次
梅本康成
小屋茂樹
髙橋新之助
近藤将夫
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202113981A publication Critical patent/TW202113981A/zh
Application granted granted Critical
Publication of TWI757801B publication Critical patent/TWI757801B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/602—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/135—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H10D62/138—Pedestal collectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/311—Design considerations for internal polarisation in bipolar devices
    • H10W20/212—
    • H10W20/427—
    • H10W20/484—
    • H10W40/00—
    • H10W72/20—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/366—Multiple MOSFETs are coupled in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H10W20/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本發明提供一種能夠實現SOA的擴大、以及擊穿電壓的提高的半導體裝置。在基板的表層部，設置有具有導電性的子集極層。在俯視時，在子集極層的內部，配置有集極層、基極層、以及發射極層。集極層與子集極層連接。在俯視時具有在第一方向上較長的形狀的發射極電極配置於與發射極層重疊的位置。在俯視時具有在第一方向上較長的形狀的基極電極在與第一方向正交的第二方向上與發射極電極隔著間隔而配置。在俯視時，從發射極電極觀察集極電極配置於第二方向的一側，而未配置於另一側。在基極電極的長度方向的兩端以外的部位，基極佈線與基極電極連接。

Description

半導體裝置
本發明涉及包含雙極電晶體的半導體裝置。
在移動終端等利用高頻無線通訊的設備中，作為發送用的功率放大電路的放大元件，使用異質接面雙極電晶體（HBT）。在下述的專利文獻1中，公開了與大輸出功率對應的功率放大用HBT。
在專利文獻1所公開的HBT中，在與發射極的長邊方向正交的方向上，依次並排配置有集極電極、基極電極、發射極電極、基極電極、發射極電極、基極電極、以及集極電極。
專利文獻1：日本特開2007－242727號公報
在HBT等雙極電晶體中，提出了實現安全動作區域（SOA）的擴大、以及擊穿電壓的提高的各種方案，但希望進一步擴大SOA，並進一步提高擊穿電壓。
本發明的目的在於提供一種能夠實現SOA的擴大、以及擊穿電壓的提高的半導體裝置。
根據本發明的一個觀點，提供一種半導體裝置，具有： 至少一個子集極層，設置於基板的表層部，具有導電性，在俯視時被絕緣性的區域包圍； 雙極電晶體，在俯視時配置於各個上述子集極層的內部，在厚度方向上依次具備集極層、基極層、以及發射極層，且上述集極層與上述子集極層連接； 發射極電極，俯視時在第一方向上具有較長的形狀，並配置於與上述發射極層重疊的位置，與上述發射極層電性連接； 基極電極，俯視時在上述第一方向上具有較長的形狀，在與上述第一方向正交的第二方向上與上述發射極電極隔著間隔而配置，與上述基極層電性連接； 集極電極，在俯視時，從上述發射極電極觀察配置於上述第二方向的一側，而未配置於另一側，並透過上述子集極層與上述集極層電性連接；以及 基極佈線，在上述基極電極的長度方向的兩端以外的部位與上述基極電極連接。
[發明效果] 藉由如上述那樣設定發射極電極與集極電極的位置關係，並如上述那樣設定基極電極與基極佈線的連接部位，能夠實現SOA的擴大、以及擊穿電壓的提高。
［第一實施例］ 參照圖1~圖6的圖式，對第一實施例的半導體裝置進行說明。 圖1是表示第一實施例的半導體裝置的複數個構成要素的平面佈局的圖。圖2A以及圖2B分別是圖1的一點鏈線2A－2A上的剖視圖、以及一點鏈線2B－2B上的剖視圖。此外，在圖2A以及圖2B所示的剖視圖中，著眼於高度方向的位置關係示出複數個構成要素，橫向的位置關係未必與圖1所示的佈局一致。
在第一實施例的半導體裝置中，使用（100）GaAs基板70。在基板70的表層部，設置有被絕緣性的區域71包圍的導電性的子集極層50。子集極層50例如由在基板70上外延生長的n型GaAs形成。子集極層50的周圍的絕緣性的區域71藉由向n型GaAs層注入氫離子（質子）而形成。在俯視時，在子集極層50的內部配置有檯面狀的集極檯面51以及集極電極C0。
在俯視時，集極檯面51以及集極電極C0具有在基板的［01－1］方向上較長的形狀，並在［011］方向上相互隔著間隔而配置。在這裡，對密勒指數標注的負符號意味著密勒指數橫線（overbar）。將集極檯面51以及集極電極C0的長度方向稱為第一方向D1。將在基板的表面內與第一方向D1正交的方向稱為第二方向D2。
在俯視時，在集極檯面51的內部配置有檯面狀的基極檯面52。集極檯面51包含集極層CL（集極檯面51的至少一部分由集極層CL構成），基極檯面52包含配置在集極層CL上的基極層BL。在俯視時，集極檯面51在子集極層50的內部偏向第二方向D2的一側而配置。
在俯視時，在基極檯面52的內部配置有發射極電極E0以及基極電極B0。在俯視時，發射極電極E0以及基極電極B0具有在第一方向D1上較長的形狀，並在第二方向D2上相互隔著間隔而配置。在發射極電極E0與基極層BL之間，配置有在俯視時與發射極電極E0幾乎重疊的形狀的發射極層EL。在圖1中未明確示出發射極層EL。集極層CL以及基極層BL例如分別由n型GaAs以及p型GaAs形成。發射極層EL例如包含n型InGaP層、配置於其上的發射極蓋層以及接觸層。發射極蓋層以及接觸層例如分別由比發射極層EL高濃度的n型GaAs以及n型InGaAs形成。構成在基板70的厚度方向上，從基板70側開始依次具備集極層CL、基極層BL、以及發射極層EL的異質接面雙極電晶體（HBT）。
基極電極B0包含在第一方向D1上延伸的等寬度的主部B0a、以及從主部B0a的中央部朝向第二方向D2的單側（在圖1中為右側）突出的連接部B0b（圖1）。基極檯面52、集極檯面51、以及子集極層50也包含反映出基極電極B0的俯視時的形狀，並與基極電極B0的連接部B0b對應的突出部。
集極電極C0透過子集極層50與集極層CL電性連接。基極電極B0與基極層BL電性連接。發射極電極E0與發射極層EL電性連接。集極電極C0、發射極電極E0、以及基極電極B0在第二方向D2上依次排列而配置。即，在俯視時，從發射極電極E0觀察，集極電極C0配置於第二方向D2的一側，而未配置於另一側。
集極電極C0、發射極電極E0、以及基極電極B0被絕緣膜（未圖示）覆蓋，在該絕緣膜上配置有第一層集極佈線C1、發射極佈線E1、以及基極佈線B1。在圖1中，在集極電極C0、發射極電極E0、以及基極電極B0上，標注有密度相對較高的右邊偏上的陰影線，並在第一層集極佈線C1、發射極佈線E1、以及基極佈線B1上，標注有密度相對較低的右邊偏下的陰影線。
第一層集極佈線C1通過設置於其下方的絕緣膜的開口CV1與集極電極C0電性連接。第一層發射極佈線E1通過設置於其下方的絕緣膜的開口EV1與發射極電極E0電性連接。第一層基極佈線B1通過設置於其下方的絕緣膜的開口BV1與基極電極B0的連接部B0b電性連接。第一層基極佈線B1在從在俯視時與基極電極B0的連接部B0b重疊的區域沿第二方向D2引出到子集極層50的外部之後，彎曲成直角並在第一方向D1上延伸。
第二層絕緣膜（未圖示）覆蓋第一層集極佈線C1、基極佈線B1、以及發射極佈線E1。在該絕緣膜上，配置有第二層發射極佈線E2（圖2A、圖2B）。第二層發射極佈線E2通過設置於其下方的絕緣膜的開口EV2與第一層發射極佈線E1電性連接。在圖1中，用虛線表示開口EV2。在第二層發射極佈線E2上配置有保護膜（未圖示），在該保護膜上，設置有凸塊用的開口EV3。在該開口EV3內的第二層發射極佈線E2上配置有發射極凸塊E3。在俯視時，發射極凸塊E3突出到比開口EV3稍靠外側而配置。
接下來，參照圖3至圖6的圖式，對第一實施例的優異的效果進行說明。 圖3是表示第一實施例以及比較例的半導體裝置的構成要素的俯視時的佈局的圖。在圖3中，在左側示有第一實施例的半導體裝置，在右側示有比較例的半導體裝置。在第一實施例的半導體裝置中，在第一方向D1上在基極電極B0的中央配置有連接部B0b。即，第一層基極佈線B1在基極電極B0的長度方向的中央與基極電極B0連接。與此相對，在比較例的半導體裝置中，在基極電極B0的一個端部（在圖3中為上端）配置有連接部B0b。即，第一層基極佈線B1在基極電極B0的長度方向的端部與基極電極B0連接。
第二層發射極佈線E2配置為在俯視時包含發射極電極E0。進一步，在俯視時，發射極凸塊E3配置為包含於第二層發射極佈線E2。發射極凸塊E3通過開口EV3與第二層發射極佈線E2連接。發射極電極E0、第一層發射極佈線E1、第二層發射極佈線E2、開口EV3、以及發射極凸塊E3在第一方向D1上具有幾乎對稱的位置關係。
在電晶體動作時，動作電流i0（圖2A、圖2B）從集極電極C0通過子集極層50、集極層CL、基極層BL、發射極層EL流動到發射極電極E0。藉由在發射極電極E0的正下方的發射極層EL、基極層BL、以及集極層CL（圖2A、圖2B）中在厚度方向上流動的動作電流產生發熱。產生的熱量透過發射極電極E0、第一層發射極佈線E1、第二層發射極佈線E2、以及發射極凸塊E3散熱到外部。
在基極發射極結介面流動的動作電流在基極電阻相對較小的部位相對地增大。基極電阻在基極電極B0中的連接部B0b的位置最小，隨著在第一方向D1上遠離連接部B0b而增大。因此，在第一實施例的半導體裝置中，在發射極電極E0的長度方向的中央動作電流最大，發熱量也增大。在圖3中，在發熱量相對較大的區域，標注密度相對較高的陰影線。在比較例的半導體裝置中，在發射極電極E0的上端的附近動作電流最大，發熱量也增大。
從發熱區域到發射極凸塊E3的上表面的散熱路徑的熱電阻在第一方向D1上在發射極凸塊E3的中央附近最低，隨著接近兩端而升高。在第一實施例中，在第一方向D1上發熱量相對較大的區域，熱電阻相對較低。因此，在第一方向D1上，實現溫度分佈的調平。與此相對，在比較例中，在第一方向D1上發熱量相對較大的上端附近的熱電阻高於中央附近的熱電阻。因此，容易產生温度分布的偏差。
圖4A是表示另一比較例的半導體裝置的構成要素的俯視時的佈局的圖，圖4B是圖4A的一點鏈線4B－4B上的剖視圖。在本比較例中，在第二方向上在發射極電極E0的兩側配置有基極電極B0。發射極電極E0的兩側的基極電極B0在一個端部藉由連接部B0b相互連接。在該連接部B0b，連接有第一層基極佈線B1。進一步，在第二方向D2上在集極檯面51的兩側分別配置有集極電極C0。
在各個集極電極C0連接有第一層集極佈線C1，在發射極電極E0連接有第一層發射極佈線E1。在第一層發射極佈線E1連接有第二層發射極佈線E2，並在其上配置有發射極凸塊E3。
在電晶體動作時，如在圖4B中用箭頭所示的那樣，動作電流i1從左側以及右側的集極電極C0分別通過子集極層50、集極層CL、基極層BL、以及發射極層EL流到發射極電極E0的左端以及右端。進一步，流動從左側的集極電極C0朝向發射極電極E0的右端的動作電流i2、以及從右側的集極電極C0朝向發射極電極E0的左端的動作電流i3。若電特性以及熱特性完全左右對稱，則動作電流i2和i3相互抵消。若失去左右的平衡，則動作電流i2和i3不會相互抵消，在發射極電極E0的正下方的發熱區域，左右的發熱量失去平衡。
圖5A是表示又一比較例的半導體裝置的構成要素的俯視時的佈局的圖，圖5B是圖5A的一點鏈線5B－5B上的剖視圖。在本比較例中，2個發射極電極E0在第二方向D2上隔著間隔而配置。在2個發射極電極E0之間配置有基極電極B0。另外，在第二方向D2上在集極檯面51的兩側分別配置有集極電極C0。
在電晶體動作時，如在圖5B中用箭頭表示的那樣，動作電流i1從左側以及右側的集極電極C0分別通過子集極層50、集極層CL、基極層BL、以及發射極層EL流動到左側以及右側的發射極電極E0。進一步，流動從左側的集極電極C0朝向右側的發射極電極E0的動作電流i2、以及從右側的集極電極C0朝向左側的發射極電極E0的動作電流i3。若電特性以及熱特性完全左右對稱，則動作電流i2和i3相互抵消。若失去左右的平衡，則動作電流i2和i3不會相互抵消，而左右的發射極電極E0的正下方的發熱區域中的發熱量失去平衡。
在圖4A至圖5B的圖式所示的比較例的電晶體中，若左右發熱量失去平衡，則動作電流越發集中在相對高溫的區域。若消耗電力增加，則存在最終導致擊穿的情況。像這樣的發熱量失去平衡因動作電流在第二方向D2上左右雙向流動而產生。
相對於這些比較例，在第一實施例的半導體裝置（圖2A、圖2B）中，從集極電極C0朝向發射極電極E0的動作電流i0在第二方向D2上僅向單向（在圖2A、圖2B中從左向右）流動。由於無需保持在第二方向D2上向雙向流動的動作電流的平衡，所以也不會產生發熱量失去平衡。其結果，可獲得抑制由發熱集中於特定部位引起的擊穿電壓的降低這樣的效果。
製作第一實施例的半導體裝置（試樣S0）、圖4A、圖4B所示的比較例的半導體裝置（試樣S4）、以及圖5A、圖5B所示的比較例的半導體裝置（試樣S5），並測定這些試樣的SOA邊界的遷移電壓以及擊穿邊界的電壓。在這裡，SOA意味著電晶體能夠不自損傷地進行穩定的動作的集極電壓以及集極電流的範圍。遷移電壓被定義為在表示集極電壓和集極電流的關係的圖表中，在使集極電壓增加時作為SOA的邊界的SOA線急劇降低時的集極電壓。擊穿邊界意味著電晶體未擊穿（短路狀態或者斷開狀態）的集極電壓以及集極電流的範圍的邊界。
圖6是表示試樣S0、S4、S5的SOA邊界的遷移電壓與擊穿邊界的電壓的關係的測定結果的圖表。橫軸用單位“V”表示SOA邊界的遷移電壓，縱軸用單位“V”表示擊穿邊界的電壓。第一實施例的半導體裝置（試樣S0）與圖4A、圖4B所示的比較例的半導體裝置（試樣S4）、以及圖5A、圖5B所示的比較例的半導體裝置（試樣S5）相比，確認出SOA邊界的遷移電壓以及擊穿邊界的電壓均較高。這樣，第一實施例的半導體裝置與圖4A至圖5B的圖式所示的比較例的半導體裝置相比，具有SOA被擴大，並且擊穿電壓較高這樣的優異的效果。
接下來，參照圖7，對第一實施例的變形例的半導體裝置進行說明。 圖7是第一實施例的變形例的半導體裝置的剖視圖。在第一實施例的半導體裝置（圖2A、圖2B）中，藉由質子注入形成絕緣性的區域71，從而劃定子集極層50的外周線。與此相對，在圖7所示的變形例中，藉由對成為子集極層50的n型GaAs層以及基板70的表層部進行蝕刻，來劃定子集極層50的外周線。向被蝕刻而形成的凹部72填充絕緣膜。被埋入蝕刻而成的凹部72的絕緣膜作為在俯視時包圍子集極層50的絕緣性的區域來發揮作用。
接下來，參照圖8，對第一實施例的另一變形例的半導體裝置進行說明。 圖8是第一實施例的本變形例的半導體裝置的剖視圖。在第一實施例的半導體裝置（圖2A、圖2B）中，藉由對成為集極層CL的n型GaAs中的不必要的部分進行蝕刻而形成集極檯面51，來劃定集極層CL的外周線。與此相對在圖8所示的變形例中，藉由向成為集極層CL的n型GaAs層中的不必要的部分注入質子而形成絕緣性的區域73，來劃定集極層CL的外周線的一部分。子集極層50的外周線也藉由絕緣性的區域73來劃定。
對成為集極層CL的n型GaAs中的應配置集極電極C0的區域進行蝕刻而形成有凹部74。凹部74到達子集極層50。集極電極C0配置在凹部74內的子集極層50上。集極層CL的外周線的一部分藉由凹部74來劃定。在本變形例中，藉由絕緣性的區域73以及凹部74來劃定外周線的集極層CL相當於第一實施例的集極檯面51（圖1、圖2A、圖2B）。
接下來，對第一實施例的又一變形例進行說明。 在第一實施例（圖1）中，將基極電極B0的連接部B0b在第一方向D1上配置於主部B0a的中央，無需一定配置於中央，配置於主部B0a的端部以外的部位即可。即，在基極電極B0的長度方向的兩端以外的部位，將基極佈線B1與基極電極B0連接即可。即使在該情況下，如圖3所示的比較例那樣，與將連接部B0b設置於主部B0a的端部的情況相比，能夠實現發熱區域的溫度的調平。為了獲得溫度的調平的充分的效果，優選從基極電極B0的第一方向D1上的中心點到連接部B0b（基極電極B0與基極佈線B1的連接部位）的在第一方向D1上的距離設為基極電極B0的長度的1／4以下。
在第一實施例中，集極層CL使用n型GaAs，基極層BL使用p型GaAs，發射極層EL使用n型InGaP等，但也可以使用其它化合物半導體。此外，第一實施例的半導體裝置的構造並不限於異質接面雙極電晶體，也可以應用於通常的雙極電晶體。在第一實施例中，對包含於半導體裝置的一個異質接面雙極電晶體進行了說明，但也可以藉由在同一基板上配置複數個圖1、圖2A、以及圖2B所示的異質接面雙極電晶體，並相互以並聯的方式連接，來構成輸出級的放大電路。此時，也可以將複數個異質接面雙極電晶體在第二方向D2上排列配置。
在第一實施例中，在俯視（圖1）時使基極檯面52比集極檯面51小，並配置於集極檯面51的內部。在剖視圖（圖2A、圖2B）中，在基極檯面52的邊緣形成有階梯差。代替該構成，也可以在俯視時使基極檯面52和集極檯面51一致。在該情況下，利用1次蝕刻步驟對基極層BL和集極層CL進行圖案化，基極層BL的側面和集極層CL的側面連續地連接。
［第二實施例］ 接下來，參照圖9以及圖10，對第二實施例的半導體裝置進行說明。以下，對與第一實施例的半導體裝置（圖1、圖2A、圖2B）共用的構成省略說明。
圖9是表示第二實施例的半導體裝置的複數個構成要素的平面佈局的圖。圖10是圖9的一點鏈線10－10上的剖視圖。
在第一實施例（圖1）中，在俯視時，第一層發射極佈線E1收斂於基極檯面52的內部。與此相對在第二實施例中，第一層發射極佈線E1從發射極電極E0的位置向與配置有集極電極C0的一側相反側擴展，並在基極電極B0的主部B0a的上方通過，沿第二方向D2延伸到基極檯面52以及集極檯面51的外側。在俯視時，用於連接第一層發射極佈線E1和第二層發射極佈線E2的開口EV2也延伸到集極檯面51的外側。為了避免第一層發射極佈線E1與基極佈線B1的干擾，在基極電極B0的配置有連接部B0b的位置，第一層發射極佈線E1不向第二方向D2擴展，而收斂於基極檯面52的內部。
接下來，對第二實施例的優異的效果進行說明。在第二實施例中，也與第一實施例相同，可獲得SOA被擴大，並且擊穿電壓較高這樣的優異的效果。進一步，在第二實施例中，用於連接第一層發射極佈線E1和第二層發射極佈線E2的開口EV2的俯視時的面積比第一實施例的情況寬。因此，從雙極電晶體的發熱區域到發射極凸塊E3的散熱路徑的剖面積變寬，其結果，散熱路徑的熱電阻降低。由此，能夠提高來自發熱區域的散熱效率。
接下來，參照圖11，對第二實施例的變形例進行說明。 圖11是第二實施例的變形例的半導體裝置的剖視圖。在本變形例中，與圖8所示的第一實施例的變形例相同，藉由向成為集極層CL的n型GaAs層的不必要的部分注入質子而形成有絕緣性的區域73。第一層發射極佈線E1在俯視時延伸到基極檯面52的外側，但收斂於集極層CL的內部。在本變形例中，也可獲得與第二實施例的情況相同的優異的效果。此外，藉由擴寬絕緣性的區域73而接近基極檯面52，第一層發射極佈線E1也可以為在俯視時延伸到集極層CL的外側的構成。
［第三實施例］ 接下來，參照圖12以及圖13，對第三實施例的半導體裝置進行說明。以下，對於與第一實施例的半導體裝置（圖1、圖2A、圖2B）共用的構成省略說明。
圖12是表示第三實施例的半導體裝置的複數個構成要素的平面佈局的圖。圖13是圖12的一點鏈線13－13上的剖視圖。
在第一實施例中，發射極電極E0（圖1）從基極檯面52的第一方向D1的一端連接到另一端。與此相對在第三實施例中，在基極檯面52的第一方向D1的大致中央，發射極電極E0被分離為2個部分。另外，在第一實施例中，基極電極B0的連接部B0b（圖1）從主部B0a朝向與配置有集極電極C0的一側相反側突出。與此相對在第三實施例中，基極電極B0的連接部B0b從主部B0a朝向集極電極C0突出。連接部B0b配置於被分離的發射極電極E0的2個部分之間。在連接部B0b，連接有第一層基極佈線B1。
對應於發射極電極E0被分離為2個部分，第一層發射極佈線E1也被分離為2個部分。第一層發射極佈線E1的2個部分藉由第二層發射極佈線E2（圖13）相互連接。
接下來，對第三實施例的優異的效果進行說明。即使如第三實施例那樣將發射極電極E0分離為2個部分，也與第一實施例的情況相同，可獲得SOA擴大，以及擊穿電壓上升這樣的優異的效果。
［第四實施例］ 接下來，參照圖14，對第四實施例的半導體裝置進行說明。以下，對於與第三實施例的半導體裝置（圖12、圖13）共用的構成省略說明。
圖14是表示第四實施例的半導體裝置的複數個構成要素的平面佈局的圖。在第三實施例中，被分離為2個部分的第一層發射極佈線E1（圖12）在俯視時收斂於基極檯面52的內部。與此相對在第四實施例中，與第二實施例（圖9）的情況相同，第一層發射極佈線E1的2個部分從發射極電極E0的位置向與配置有集極電極C0的一側相反側擴寬，並通過基極電極B0的主部B0a的上方，沿第二方向D2延伸到基極檯面52以及集極檯面51的外側。進一步，在第四實施例中，用於連接第一層發射極佈線E1和第二層發射極佈線E2的開口EV2也在俯視時延伸到集極檯面51的外側。
接下來，對第四實施例的優異的效果進行說明。在第四實施例中，也與第三實施例的情況相同，可獲得SOA擴大，以及擊穿電壓上升這樣的優異的效果。進一步，與第二實施例的情況相同，能夠提高來自發熱區域的散熱效率。
［第五實施例］ 接下來，參照圖15以及圖16，對第五實施例的半導體裝置進行說明。以下，對於與第三實施例的半導體裝置（圖12、圖13）共用的構成省略說明。
圖15是表示第五實施例的半導體裝置的複數個構成要素的平面佈局的圖。圖16是圖15的一點鏈線16－16上的剖視圖。在第三實施例（圖12）中，在第二方向D2上，從發射極電極E0觀察，基極電極B0配置於與集極電極C0相反側。與此相對在第五實施例中，在第二方向D2上，基極電極B0的主部B0a配置於發射極電極E0與集極電極C0之間。
基極電極B0的連接部B0b在第一方向D1上設置於基極電極B0的主部B0a的中央。另外，連接部B0b從主部B0a朝向與配置有集極電極C0的一側相反側突出。發射極電極E0在基極電極B0的連接部B0b的位置被分離為2個部分。第一層發射極佈線E1也同樣被分離為2個部分。第一層基極佈線B1的一端配置於第一層發射極佈線E1的2個部分之間，並與基極電極B0的連接部B0b連接。
接下來，對第五實施例的優異的效果進行說明。在第五實施例中，也與第一實施例的情況相同，從發射極電極E0觀察，集極電極C0配置於第二方向D2的一側，而未配置於另一側。因此，從集極電極C0朝向發射極電極E0的動作電流i0在第二方向D2上僅向單向流動。其結果，與第一實施例的情況相同，可獲得SOA擴大，以及擊穿電壓上升這樣的優異的效果。
另外，在第一實施例（圖1）中，在第二方向D2上，除了配置集極電極C0、發射極電極E0、以及基極電極B0的主部B0a的區域以外，還必須確保配置基極電極B0的連接部B0b的區域。與此相對在第五實施例中，在第二方向D2上，基極電極B0的連接部B0b和發射極電極E0配置於相同的位置。因此，能夠減小雙極電晶體的第二方向D2的尺寸。
［第六實施例］ 接下來，參照圖17，對第六實施例的半導體裝置進行說明。以下，對於與第五實施例的半導體裝置（圖15、圖16）共用的構成省略說明。
圖17是表示第六實施例的半導體裝置的複數個構成要素的平面佈局的圖。在第五實施例（圖15）中，在俯視時，第一層發射極佈線E1收斂於基極檯面52的內部。與此相對在第六實施例中，與第四實施例（圖14）的情況相同，在俯視時，第一層發射極佈線E1延伸到集極檯面51的外側。對應於第一層發射極佈線E1的延伸，開口EV2也延伸到集極檯面51的外側。
接下來，對第六實施例的優異的效果進行說明。 在第六實施例中，也與第五實施例的情況相同，可獲得SOA擴大，以及擊穿電壓上升這樣的優異的效果。進一步，與第四實施例的情況相同，能夠提高來自發熱區域的散熱效率。
［第七實施例］ 接下來，參照圖18以及圖19，對第七實施例的半導體裝置進行說明。以下，對於與第三實施例的半導體裝置（圖12、圖13）共用的構成省略說明。
圖18是表示第七實施例的半導體裝置的複數個構成要素的平面佈局的圖。圖19是圖18的一點鏈線19－19上的剖視圖。
在第三實施例（圖12）中，基極電極B0的主部B0a在第二方向D2上僅配置於發射極電極E0的單側。與此相對在第七實施例中，基極電極B0的主部B0a分別配置於發射極電極E0的兩側。在分割出的發射極電極E0的2個部分之間配置有基極電極B0的連接部B0b，連接部B0b將2根主部B0a相互連接。因此，在俯視時，基極電極B0具有H型的形狀。
接下來，對第七實施例的優異的效果進行說明。 在第七實施例中，在第二方向上，從發射極電極E0觀察在兩側配置有基極電極B0的主部B0a，然而集極電極C0與第三實施例（圖12）的情況相同僅配置於單側。因此，從集極電極C0向發射極電極E0流動的動作電流i0（圖19）在第二方向D2上向單向流動。由此，與第三實施例的情況相同，可獲得SOA擴大，以及擊穿電壓上升這樣的優異的效果。
進一步，在第七實施例中，由於在發射極電極E0的兩側配置有基極電極B0的主部B0a，所以也可獲得與第三實施例的情況相比基極電阻降低這樣的效果。
［第八實施例］ 接下來，參照圖20，對第八實施例的半導體裝置進行說明。以下，對於與第七實施例的半導體裝置（圖18、圖19）共用的構成省略說明。
圖20是表示第八實施例的半導體裝置的複數個構成要素的平面佈局的圖。在第七實施例（圖18）中，在俯視時，第一層發射極佈線E1收斂於基極檯面52的內部。與此相對在第八實施例中，與第四實施例（圖14）的情況相同，在俯視時，第一層發射極佈線E1擴展到基極檯面52以及集極檯面51的外側。
接下來，對第八實施例的優異的效果進行說明。 在第八實施例中，也與第七實施例的情況相同，可獲得SOA擴大、以及擊穿電壓上升這樣的優異的效果。進一步在第八實施例中，與第四實施例的情況相同，能夠提高來自發熱區域的散熱效率。
［第九實施例］ 接下來，參照圖21，對第九實施例的半導體裝置進行說明。以下，對於與第一實施例的半導體裝置共用的構成省略說明。
圖21是表示第九實施例的半導體裝置的複數個構成要素的平面佈局的圖。集極電極C0、發射極電極E0、基極電極B0、第一層集極佈線C1、發射極佈線E1、以及基極佈線B1的俯視時的形狀、以及相對的位置關係與第一實施例（圖1）的情況相同。但是，在第一實施例（圖1）中，第一方向D1，即發射極電極E0的長度方向與由單結晶GaAs構成的基板70的［01－1］方向平行，相對於此在第九實施例中，第一方向D1，即發射極電極E0的長度方向與基板70的［011］方向平行。
在第一實施例（圖1）中，第一層基極佈線B1在從連接部B0b沿第二方向D2引出的部分，與集極檯面51的平行於第一方向D1的邊緣交叉。與此相對在第九實施例中，從連接部B0b沿第二方向D2引出的部分在俯視時位於集極檯面51的內部，在集極檯面51的內部基極佈線B1被折彎成直角之後，沿第一方向D1延伸。基極佈線B1在沿第一方向D1延伸的部分，與集極檯面51的平行於第二方向D2的邊緣交叉。即，在第一實施例（圖1）以及第九實施例中，也都在俯視時，第一層基極佈線B1與集極檯面51的平行於［01－1］方向的邊緣交叉。
接下來，對第九實施例的優異的效果進行說明。在第九實施例中，也與第一實施例的情況相同，可獲得SOA擴大、以及擊穿電壓上升這樣的優異的效果。
若對構成集極層CL（圖2A）的GaAs層進行濕式蝕刻，則根據蝕刻速度的各向異性，集極檯面51的側面不相對於基板70的上表面垂直，而是傾斜。集極檯面51的圖2A所示的剖面中的側面，即沿［01－1］方向延伸的側面的傾斜角小於90°。將具有這樣的側面的檯面形狀稱為“正檯面形狀”。與此相對，集極檯面51的沿［011］方向延伸的側面的傾斜角大於90°。將具有這樣的側面的檯面形狀稱為“倒臺面形狀”。
若使第一層基極佈線B1與倒臺面形狀的側面交叉而配置，則容易產生斷線。為了使難以產生斷線的發生，優選使第一層基極佈線B1與集極檯面51的正檯面形狀的側面交叉。在第一實施例中，第一層基極佈線B1（圖2B）交叉的集極檯面51的側面沿［01－1］方向延伸，為正檯面形狀。在第九實施例（圖21）中，也藉由將第一層基極佈線B1在俯視時在集極檯面51的內部折彎成直角，而與集極檯面51的沿［01－1］方向延伸的正檯面形狀的側面交叉。因此，在第九實施例中，也難以產生第一層基極佈線B1的斷線的發生。
此外，在俯視時，第一層基極佈線B1與基極檯面52的倒臺面形狀的側面交叉，但基極檯面52的側面的高度比集極檯面51的側面的高度充分低。因此，即使第一層基極佈線B1與基極檯面52的倒臺面形狀的側面交叉，也不會容易產生基極佈線B1的斷線。
接下來，參照圖22至圖28的圖式，對第九實施例的變形例的半導體裝置進行說明。在圖22至圖28所示的變形例中，也都與第九實施例（圖21）的情況相同，作為發射極電極E0的長度方向的第一方向D1與基板70的［011］方向平行。進一步，在任意一個變形例中，也與第九實施例的情況相同，第一層基極佈線B1與集極檯面51的沿第二方向D2（［01－1］方向）延伸的側面交叉。
在圖22所示的變形例中，集極電極C0、發射極電極E0、基極電極B0、第一層集極佈線C1、發射極佈線E1、以及基極佈線B1的俯視時的形狀以及位置關係與第二實施例（圖9）的情況相同。在圖23所示的變形例中，這些構成要素的俯視時的形狀以及位置關係與第三實施例（圖12）的情況相同。在圖24所示的變形例中，這些構成要素的俯視時的形狀以及位置關係與第四實施例（圖14）的情況相同。在圖25所示的變形例中，這些構成要素的俯視時的形狀以及位置關係與第五實施例（圖15）的情況相同。在圖26所示的變形例中，這些構成要素的俯視時的形狀以及位置關係與第六實施例（圖17）的情況相同。在圖27所示的變形例中，這些構成要素的俯視時的形狀以及位置關係與第七實施例（圖18）的情況相同。在圖28所示的變形例中，這些構成要素的俯視時的形狀以及位置關係與第八實施例（圖20）的情況相同。
在這些變形例中，也與第九實施例的情況相同，可獲得SOA擴大、以及擊穿電壓上升這樣的優異的效果、以及可獲得難以產生第一層基極佈線B1的斷線的發生這樣的效果。進一步，在這些變形例中，分別獲得與第二實施例至第八實施例的對應的實施例相同的效果。
［第十實施例］ 接下來，參照圖29以及圖30，對第十實施例的半導體裝置進行說明。以下，對於與第二實施例的半導體裝置（圖9）共用的構成省略說明。
圖29是表示第十實施例的半導體裝置的複數個構成要素的平面佈局的圖。在第二實施例（圖9）中，基極電極B0包含有一個連接部B0b，第一層基極佈線B1在1處與基極電極B0連接。與此相對在第十實施例中，基極電極B0包含有2個連接部B0b，第一層基極佈線B1在第一方向D1的位置不同的2處與基極電極B0連接。此外，2個連接部B0b在基極電極B0的兩端以外，配置於在第一方向D1上距離基極電極B0的中央等距離的位置。
接下來，對第十實施例的優異的效果進行說明。 在第十實施例中，第一方向D1上的基極電阻的分佈與第一實施例的情況相比被調平。因此，第一方向D1上的基極電流的分佈也被調平，其結果，雙極電晶體的發熱區域中的發熱量的分佈也被調平。
圖30是表示第一實施例以及第十實施例的半導體裝置的構成要素的俯視時的佈局的圖。在圖30中，在左側示有第一實施例的半導體裝置，在右側示有第十實施例的半導體裝置。發射極電極E0、第一層發射極佈線E1、第二層發射極佈線E2、發射極凸塊E3、以及開口EV3的第一方向D1上的相對的位置關係如參照圖3說明的那樣。在圖30中，在發熱量相對較大的區域，標注有密度相對較高的陰影線。
在第一實施例以及第十實施例中，也都在第一方向D1上，在基極電極B0的連接部B0b的位置發熱量最大。但是，第十實施例與第一實施例相比發熱量的集中的程度較低。
也可以根據從發熱區域到發射極凸塊E3的上表面的散熱路徑的熱電阻在第一方向D1上的分佈，來決定採用第一實施例的構成還是採用第十實施例的構成。例如，也可以根據在第一方向D1上，發射極電極E0的兩端的熱電阻與中央的熱電阻之差，來決定採用什麼樣的構成。
例如，若考慮高頻性能（例如2.5GHz上的性能）以及擊穿電壓，則優選延長發射極層EL以及發射極電極E0的第一方向D1的長度。例如，存在發射極層EL以及發射極電極E0的第一方向D1的長度超過100μm的情況。對應於發射極層EL以及發射極電極E0變長，基極電極B0的第一方向D1的長度也變長。若基極電極B0變長，則基極電極電阻在第一方向D1上的偏差容易增大。此時，如第十實施例那樣，優選將基極電極B0和基極佈線B1的連接部位設為複數個，並減小基極電極電阻的偏差。相反，若基極電極B0的第一方向D1的長度為100μm以下，則也可以將基極電極B0和基極佈線B1的連接部位設為1處。
進一步，在第十實施例中，藉由調整基極電極B0的2個連接部B0b的配置，能夠調整發熱量的分佈。例如，若縮小2個連接部B0b的間隔，則發熱量的集中的程度升高。第一方向D1上的連接部B0b的位置可以根據熱電阻的分佈來決定。由此，能夠進一步調平發熱區域的溫度。
接下來，對第十實施例的變形例進行說明。 在第十實施例中，在基極電極B0設置有2個連接部B0b，但也可以設置三個以上的連接部B0b。若增加連接部B0b的個數，則發熱量的分佈的控制的自由度升高。
另外，在第十實施例中，在第一方向D1上在距離基極電極B0的中央等距離的位置配置有2個連接部B0b，但無需一定是等距離。當在第一方向D1上的熱電阻的分佈為非對稱的情況下，根據熱電阻的分佈而連接部B0b的配置也成為非對稱，也可以在距離中央的距離不同的位置分別配置連接部B0b。
［第十一實施例］ 接下來，參照圖31以及圖32，對第十一實施例的半導體裝置進行說明。 圖31是第十一實施例的半導體裝置的構成要素的俯視時的佈局的圖。在第一實施例至第十實施例的各實施例中，對一個雙極電晶體的構成進行了說明。第十一實施例的半導體裝置包含形成在共用的基板上的複數個雙極電晶體。雙極電晶體分別具有與第二實施例的半導體裝置（圖9）的雙極電晶體相同的構成。將一個雙極電晶體、以及與其連接的集極電極C0、基極電極B0、以及發射極電極E0（圖9）稱為“單元”。
複數個單元80在第二方向D2，即與發射極電極E0的長度方向正交的方向上排列配置。對每個單元80配置有子集極層50，在第二方向D2上相鄰的2個子集極層50藉由絕緣性的區域71（圖10）相互分離。
複數個單元80被劃分為第一組81和第二組82。例如，第一組81以及第二組82分別包括6個單元80。在相同組內的單元80中，集極電極C0、發射極電極E0、以及基極電極B0的在第二方向D2上的排列順序相同。另外，在相同組內，複數個單元80等間隔排列。第一組81的單元80和第二組82的單元80在第二方向D2上具有鏡像對稱性。
第二層的一個發射極佈線E2配置為在俯視時與屬於第一組81的複數個單元80的第一層發射極佈線E1重疊。同樣地，第二層的另一個發射極佈線E2配置為在俯視時與屬於第二組82的複數個單元80的第一層發射極佈線E1重疊。第二層發射極佈線E2與屬於對應的組的單元80的第一層發射極佈線E1連接。
發射極凸塊E3配置為在俯視時包含於第二層的2個發射極佈線E2的每一個。在俯視時，發射極凸塊E3具有在第二方向D2上較長的形狀。發射極凸塊E3通過設置於其下方的保護膜的開口EV3與第二層發射極佈線E2連接。在俯視時，發射極凸塊E3與複數個單元80的發射極電極E0重疊。此外，發射極電極E0的每一個的一部分也可以在俯視時從發射極凸塊E3延伸。
第一層集極佈線C1從複數個單元80的每一個的集極電極C0沿第一方向D1引出。複數個集極佈線C1與在第二方向D2上較長的第一層集極共用佈線C1c連續。在俯視時，集極共用佈線C1c和與其連續的複數個集極佈線C1具有梳齒狀的形狀。
第二層集極佈線C2配置為在俯視時與集極共用佈線C1c部分重疊。第二層集極佈線C2通過設置於其下方的絕緣膜的開口CV2與第一層集極共用佈線C1c連接。集極凸塊C3配置於在俯視時處於第二層集極佈線C2的內部，並且在第一層集極共用佈線C1c的外側。在俯視時，集極凸塊C3具有在第二方向D2較長的形狀。集極凸塊C3的長度方向與發射極凸塊E3的長度方向相互平行。在俯視時，發射極凸塊E3的每一個比集極凸塊C3大。集極凸塊C3通過設置於其下方的保護膜的開口CV3與第二層集極佈線C2連接。
第一層基極佈線B1從複數個單元80的每一個的基極電極B0沿第一方向D1引出。基極佈線B1引出的方向與集極佈線C1引出的方向相互為相反方向。在俯視時沿第二方向D2延伸的高頻訊號輸入佈線RF2與複數個基極佈線B1的每一個交叉。高頻訊號輸入佈線RF2配置於第二層佈線層，第一層基極佈線B1和高頻訊號輸入佈線RF2重疊的區域作為將基極佈線B1和高頻訊號輸入佈線RF2設為一對電極的輸入電容元件85發揮作用。在基極佈線B1和高頻訊號輸入佈線RF2重疊的區域，基極佈線B1的寬度變寬，而獲得所需的電容。與複數個單元80對應地配置的複數個輸入電容元件85在第二方向D2上排列配置。從單元80引出的基極佈線B1的每一個在與高頻訊號輸入佈線RF2交叉之後，透過鎮流電阻元件86與基極共用佈線B1c連接。
圖32是第十一實施例的半導體裝置的等效電路圖。屬於第一組81的複數個單元80的雙極電晶體的發射極透過第二層發射極佈線E2與發射極凸塊E3連接。同樣地，屬於第二組82的複數個單元80的雙極電晶體的發射極透過第二層的另一個發射極佈線E2與另一個發射極凸塊E3連接。發射極凸塊E3例如與安装基板的地線連接。
複數個單元80的雙極電晶體的集極透過1根集極共用佈線C1c與集極凸塊C3連接。複數個單元80的雙極電晶體的基極分別透過輸入電容元件85與1根高頻訊號輸入佈線RF2連接。高頻訊號從高頻訊號輸入端子RFin透過高頻訊號輸入佈線RF2輸入至複數個單元80的雙極電晶體的基極。複數個單元80的雙極電晶體的基極進一步透過鎮流電阻元件86與基極共用佈線B1c連接。從基極偏置端子BB透過基極共用佈線B1c向複數個單元80的雙極電晶體供給基極偏壓。
如圖31、圖32所示，在第十一實施例中，藉由將複數個單元80相互並聯連接而構成功率放大電路。第十一實施例的半導體裝置以正面朝下方式倒裝構裝於構裝基板。
接下來，對第十一實施例的優異的效果進行說明。 在第十一實施例中，由於作為單元80使用第二實施例的半導體裝置，所以與第二實施例的情況相同，能夠實現SOA的擴大、以及擊穿電壓的提高。進一步，藉由使發射極凸塊E3比集極凸塊C3大，可獲得雙極電晶體的散熱路徑的熱電阻降低這樣的優異的效果。
接下來，對第十一實施例的變形例進行說明。在第十一實施例中，作為半導體裝置的單元80，使用與第二實施例的半導體裝置相同構成的裝置。此外，作為單元80，也可以使用與第一實施例、第三實施例至第十實施例中的任意一個實施例的半導體裝置相同構成的裝置。
［第十二實施例］ 接下來，參照圖33，對第十二實施例的半導體裝置進行說明。以下，對於與第十一實施例的半導體裝置（圖31、圖32）共用的構成省略說明。
圖33是表示第十二實施例的半導體裝置的構成要素的俯視時的佈局的圖。在第十一實施例（圖31）中，在相同組內的複數個單元80中，集極電極C0、發射極電極E0、以及基極電極B0的在第二方向D2上的排列順序相同。與此相對在第十二實施例中，在複數個單元80中相互相鄰的2個單元80中，集極電極C0、發射極電極E0、以及基極電極B0的在第二方向D2上的排列順序相反。即，在第二方向D2上相鄰的2個單元80在第二方向D2上具有鏡像對稱性。例如，在圖33的從左數第奇數個單元80中，集極電極C0、發射極電極E0、基極電極B0從左向右排列，在第偶數個單元80中，從右向左排列。
從左數第奇數個單元80和其右側相鄰的單元80具有基極電極B0彼此相鄰的構成。從左數第偶數個單元80和其右側相鄰的單元80具有集極電極C0彼此相鄰的構成。與集極電極C0連接的第一層集極佈線C1被集極電極C0彼此在第二方向D2上相鄰配置的2個單元80共用。
在第十一實施例（圖31）中，與在第二方向D2上相鄰的2個單元80對應的子集極層50藉由絕緣性的區域71（圖2A、圖2B）相互分離。與此相對，在第十二實施例中，配置為集極電極C0彼此在第二方向D2上相鄰的2個單元80在俯視時，配置於共用的子集極層50的內部。即，配置為集極電極C0彼此在第二方向D2上相鄰的2個單元80共用一個子集極層50。即使在共用子集極層50的情況下，也滿足在子集極層50內，從發射極電極E0觀察集極電極C0僅配置於第二方向D2的單側的條件。配置為基極電極B0彼此在第二方向D2上相鄰的2個單元80的子集極層50藉由絕緣性的區域71（圖2A、圖2B）相互分離。
接下來，對第十二實施例的優異的效果進行說明。 在第十二實施例中，也與第十一實施例的情況相同，能夠實現SOA的擴大、以及擊穿電壓的提高。進一步，在第十二實施例中，在集極電極C0彼此在第二方向D2上相鄰的2個單元80中，由於共用子集極層50以及集極佈線C1，所以能夠縮小第二方向D2上的半導體裝置的尺寸。
進一步，在第十二實施例中，對於複數個單元80的每一個，發射極佈線E1配置於第一層基極佈線B1與第一層集極佈線C1之間。該發射極佈線E1與地線連接。因此，能夠抑制基極佈線B1與集極佈線C1之間的高頻訊號的干擾。
接下來，對第十二實施例的變形例進行說明。在第十二實施例中，集極電極C0彼此在第二方向D2上相鄰的2個單元80中共用子集極層50以及集極佈線C1，但進一步，也可以共用集極電極C0。
［第十三實施例］ 接下來，參照圖34、圖35以及圖36，對第十三實施例的半導體裝置進行說明。以下，對於與第十二實施例的半導體裝置（圖33）共用的構成省略說明。
圖34是表示第十三實施例的半導體裝置的構成要素的俯視時的佈局的圖。圖35是圖34的一點鏈線35－35上的剖視圖。在第十二實施例（圖33）中，作為外部連接用的端子，使用發射極凸塊E3以及集極凸塊C3。與此相對，在第十三實施例的半導體裝置中，作為外部連接用的端子使用電引線鍵合用的焊盤等。
以下，對第十三實施例的半導體裝置的具體的構造進行說明。第二層發射極佈線E2配置為在俯視時包含複數個單元80的發射極電極E0。從複數個單元80所排列的列觀察，第一層接地佈線G1配置於第一方向D1的單側。第一層接地佈線G1和第二層發射極佈線E2在俯視時部分重疊，在重疊的部分相互連接。
第二層集極共用佈線C2c配置為在俯視時與第一層接地佈線G1部分重疊。第二層集極共用佈線C2c與第一層複數個集極佈線C1的每一個在俯視時部分重疊，在重疊的部分與集極佈線C1連接。
複數個通孔87配置為在俯視時包含於第一層接地佈線G1。每個通孔87從接地佈線G1到達基板70（圖35）的背面。接地佈線G1在通孔87的底面露出。在基板70的背面、通孔87的側面以及底面，藉由鍍敷法形成有導體膜。該導體膜包含覆蓋基板70的背面的接地導體G2、以及覆蓋通孔87的側面以及底面的導體部分88。接地導體G2透過通孔87內的導體部分88與接地佈線G1電性連接。藉由將背面的接地導體G2焊接於構裝基板的接地端子，而半導體裝置固定於構裝基板。
保護膜（未圖示）覆蓋第二層集極共用佈線C2c。在該保護膜上設置有開口，在開口內露出的集極共用佈線C2c作為外部連接用的集極端子（集極焊盤）89來利用。
圖36是第十三實施例的半導體裝置的等效電路圖。複數個單元80的雙極電晶體的發射極與接地佈線G1連接。接地佈線G1透過複數個通孔87內的導體部分88與背面的接地導體G2連接。接地導體G2與構裝基板的接地連接。複數個單元80的雙極電晶體的集極透過集極共用佈線C2c與集極端子89連接。有關複數個單元80的雙極電晶體的基極的連接構成與第十一實施例（圖32）的構成相同。
接下來，第十三實施例的優異的效果進行說明。在第十三實施例中，也與第十二實施例相同，由於從發射極電極E0觀察集極電極C0僅配置於第二方向的單側，所以動作電流在第二方向上僅沿單向流動。其結果，可獲得擊穿電壓提高這樣的優異的效果。
接下來，對第十三實施例的變形例進行說明。在第十三實施例中，與第十二實施例相同，在複數個單元80的列的中央設置有單元間的間隔相對較寬的部分，但也可以使中央部分的間隔與其它間隔相同。
［第十四實施例］ 接下來，參照圖37以及圖38，對第十四實施例的半導體裝置進行說明。以下，對於與第十二實施例的半導體裝置（圖33）共用的構成省略說明。
圖37是表示第十四實施例的半導體裝置的構成要素的俯視時的佈局的圖。在第十二實施例（圖33）中，對於配置為基極電極B0彼此相鄰的2個單元80，分別設置有第一層基極佈線B1。與此相對在第十四實施例中，第一層基極佈線B1的一部分被相互相鄰的2個單元80共用。更具體而言，基極佈線B1的一部分被配置為集極電極C0位於比基極電極B0靠外側的2個單元80共用。
以下，對第一層基極佈線B1的構成進行說明。基極佈線B1從配置為集極電極C0位於比基極電極B0靠外側的2個單元80朝向第二方向D2的相互接近的方向引出。將基極佈線B1中的沿第二方向D2引出的部分稱為第一部分。從2個單元80引出的基極佈線B1的第一部分相互連續。基極佈線B1從相互連續的第一部分的中央進一步沿第一方向D1延伸。將沿第一方向D1延伸的部分稱為第二部分。像這樣，基極佈線B1中沿第一方向D1延伸的第二部分被兩側的單元80共用。
藉由基極佈線B1被2個單元80共用，輸入電容元件85以及鎮流電阻元件86也被2個單元80共用。
圖38是第十四實施例的半導體裝置的等效電路圖。相鄰的2個單元80的基極相互連接，一個輸入電容元件85以及一個鎮流電阻元件86與2個單元80連接。
接下來，對第十四實施例的優異的效果進行說明。在第十四實施例中也與第十二實施例的情況相同，能夠實現SOA的擴大以及擊穿電壓的提高、以及抑制基極佈線B1與集極佈線C1之間的高頻訊號的干擾。進一步，由於第一層基極佈線B1的第二部分被2個單元80共用，所以能夠縮小第二方向D2上的半導體裝置的尺寸。
［第十五實施例］ 接下來，參照圖39以及圖40，對第十五實施例的半導體裝置進行說明。以下，對於與第十四實施例的半導體裝置（圖37、圖38）共用的構成省略說明。
圖39是表示第十五實施例的半導體裝置的構成要素的俯視時的佈局的圖。在第十四實施例（圖37）中，與屬於第一組81的複數個單元80對應地設置有第二層的發射極佈線E2以及發射極凸塊E3，與屬於第二組82的複數個單元80對應地設置有第二層的另一個發射極佈線E2以及另一個發射極凸塊E3。與此相對在第十五實施例中，對所有的單元80設置有共用的第二層發射極佈線E2以及發射極凸塊E3。配置為集極電極C0彼此相鄰的中央的2個單元80的間隔與配置為集極電極C0彼此相鄰的其它的2個單元80的間隔相同。
圖40是第十五實施例的半導體裝置的等效電路圖。複數個單元80的雙極電晶體的發射極與共用的發射極佈線E2連接。在發射極佈線E2上連接有一個發射極凸塊E3。
接下來，對第十五實施例的優異的效果進行說明。在第十五實施例中也與第十四實施例的情況相同，能夠實現SOA的擴大以及擊穿電壓的提高、以及抑制基極佈線B1與集極佈線C1之間的高頻訊號的干擾。進一步，在第十五實施例中，藉由將所有的單元80與一個發射極凸塊E3連接，能夠縮小半導體裝置的第二方向D2的尺寸。此外，若發射極凸塊E3的第二方向D2的尺寸過大，則存在使發射極凸塊E3的上表面平坦化變得困難的情況。若發射極凸塊E3的上表面的平坦性降低，則擔心將半導體裝置構裝於構裝基板的步驟的成品率的降低。在顯著地出現平坦性的降低的情況下，優選如第十四實施例（圖37）那樣分割發射極凸塊E3。
［第十六實施例］ 接下來，參照圖41以及圖42，對第十六實施例的半導體裝置進行說明。以下，對於與第十一實施例的半導體裝置（圖31、圖32）共用的構成省略說明。
圖41是第十六實施例的半導體裝置的等效電路圖。在第十六實施例中，向第十一實施例的半導體裝置的等效電路圖（圖32）追加偏置電路90。與第十一實施例的情況相同，複數個單元80相互以並聯的方式連接。複數個單元80的雙極電晶體的集極以及發射極分別與集極凸塊C3以及發射極凸塊E3連接。複數個單元80的雙極電晶體的基極透過輸入電容元件85與高頻訊號輸入端子RFin連接。進一步，雙極電晶體的基極透過鎮流電阻元件86與基極偏置端子BB連接。偏置電路90向基極偏置端子BB供給基極偏置電壓或者電流。
接下來，對偏置電路90的構成進行說明。偏置電路90包含電晶體Q2，該電晶體Q2作為向單元80供給基極偏置電壓或者電流的發射極跟隨器電晶體而動作。電晶體Q2例如使用HBT。電晶體Q2的發射極透過電阻元件R2與基極偏置端子BB連接。電晶體Q2的集極與偏置電壓端子Vbatt連接。
電晶體Q3和電晶體Q4以串聯的方式連接構成溫度特性補償元件S1。電晶體Q3、Q4例如使用HBT。電晶體Q3、Q4分別二極體連接並作為二極體發揮作用。具體而言，在電晶體Q3、Q4的每一個，集極與基極短路。電晶體Q4的基極與電晶體Q2的基極連接，構成電流鏡。溫度特性補償元件S1以接受單元80的雙極電晶體的溫度變化的影響的程度，配置於接近單元80的位置。
偏置控制端子Vbias透過電阻元件R7以及溫度特性補償元件S1與地線連接。對偏置控制端子Vbias施加的電壓藉由電阻元件R7和溫度特性補償元件S1被分壓而被施加給電晶體Q2的基極。電晶體Q2的基極透過旁路電容元件CA與地線連接。
接下來，對偏置電路90的動作進行說明。若電晶體Q3或者Q4的溫度發生變化，則溫度特性補償元件S1的電阻值發生變化。其結果，對電晶體Q2的基極施加的電壓發生變化。具體而言，溫度特性補償元件S1隨著自身的溫度的上升，而使對電晶體Q2的基極施加的電壓降低。若對電晶體Q2的基極施加的電壓降低，則對單元80的雙極電晶體的基極供給的電流減少。即，若隨著單元80的雙極電晶體的溫度上升而集極電流（動作電流）增加，則隨著溫度特性補償元件S1的溫度上升，而單元80的雙極電晶體的基極電流減少。藉由基極電流的減少，來抑制集極電流的增加。這樣，溫度特性補償元件S1具有補償單元80的雙極電晶體的溫度特性的功能。
圖42是表示第十六實施例的半導體裝置的構成要素的俯視時的佈局的圖，與第十四實施例的半導體裝置（圖37）的構成要素的佈局相同。在屬於第一組81的複數個單元80的列與屬於第二組的複數個單元80的列之間，確保比相同組內的相鄰的單元80的間隔寬的間隔。優選溫度特性補償元件S1（圖41）盡可能配置於單元80的附近。
對於單元80的每一個在第一方向D1上相鄰的區域，配置有第一層集極佈線C1或者第一層基極佈線B1。因此，很難在這些區域配置溫度特性補償元件S1。另外，在相同組內的相鄰的單元80之間，未確保配置溫度特性補償元件S1所需的空間。因此，溫度特性補償元件S1配置於複數個單元80的列的兩端的附近的區域A1、A2、或者屬於第一組81的單元80的列與屬於第二組82的複數個單元80的列之間的區域A3中的任意一個區域。
接下來，對第十六實施例的優異的效果進行說明。在第十六實施例中，由於溫度特性補償元件S1配置於單元80的附近，所以單元80的雙極電晶體的發熱區域的溫度變化高效地反映溫度特性補償元件S1的溫度。由此，能夠提高溫度特性補償效果。
接下來，參照圖43A至圖43D的圖式，對第十六實施例的變形例進行說明。
圖43A是示意性地表示第十六實施例的變形例的半導體裝置的複數個單元80、偏置電路90的溫度特性補償元件S1、以及電晶體Q2的平面位置關係的圖。溫度特性補償元件S1和配置於與其最接近的位置的單元80不夾有其它電子元件以及佈線相鄰地配置。例如，在俯視時以最短距離連接單元80和溫度特性補償元件S1的直線SL不與和單元80以及溫度特性補償元件S1都不直接連接的佈線（以下，稱為“非直接連接佈線”。）、其它電子元件交叉。
在圖43A所示的配置例中，在第一方向D1上，在配置有單元80的範圍內配置有溫度特性補償元件S1。以最短距離連接溫度特性補償元件S1和單元80的直線SL與第二方向D2平行，並存在無數個。存在無數個的直線SL都不與非直接連接佈線以及其它電子元件交叉。
圖43B以及圖43C是示意性地表示比較例的半導體裝置的複數個單元80、偏置電路90的溫度特性補償元件S1、以及電晶體Q2的平面位置關係的圖。在圖43B所示的比較例中，直線SL與其它電子元件92交叉。在圖43C所示的比較例中，直線SL與非直接連接佈線93交叉。即，在溫度特性補償元件S1和與其最接近的單元80之間，夾有其它電子元件92或者非直接連接佈線93。若為這樣的配置，則很難將溫度特性補償元件S1和單元80接近而配置。
如圖43A所示，藉由在溫度特性補償元件S1與單元80之間不配置其它電子元件92以及非直接連接佈線93的任何一個，能夠將溫度特性補償元件S1接近單元80而配置。
圖43D是示意性地表示第十六實施例的另一個變形例的半導體裝置的複數個單元80、偏置電路90的溫度特性補償元件S1、以及電晶體Q2的平面位置關係的圖。在本變形例中，在第二方向D2上，在配置有單元80的範圍的外側配置有溫度特性補償元件S1。因此，以最短距離連結溫度特性補償元件S1和單元80的直線SL相對於第二方向D2傾斜。另外，僅存在1根直線SL。在本變形例中，在1根直線SL不與其它電子元件、非直接連接佈線交叉的情況下，可以說在溫度特性補償元件S1與單元80之間，未夾有其它電子元件以及非直接連接佈線。
接下來，對第十六實施例的又一變形例進行說明。 在第十六實施例中，將溫度特性補償元件S1配置於單元80的附近，但也可以將構成溫度特性補償元件S1的2個電晶體Q3、Q4的一方配置於單元80的附近。例如，在圖42所示的第十六實施例中，也可以在區域A1、A2、或者A3的內部僅配置電晶體Q3、Q4的一方。在圖43A以及圖43D所示的變形例中，也可以為在電晶體Q3、Q4的一方和與其最接近的單元80之間，不夾有其它電子元件以及非直接連接佈線的構成。
接下來，參照圖44A以及圖44B，對第十六實施例的又一變形例進行說明。在這些變形例中，偏置電路90的構成與第十六實施例的半導體裝置的偏置電路90的構成不同。
圖44A以及圖44B是這些變形例的半導體裝置的等效電路圖。在圖44A所示的變形例中，相互以串聯的方式連接的電晶體Q3和電晶體Q4也作為溫度特性補償元件S1發揮作用。在圖44B所示的變形例中，電晶體Q3作為溫度特性補償元件S1發揮作用。
在圖44A所示的變形例中，也可以將電晶體Q3以及電晶體Q4的至少一方與第十六實施例的情況相同配置於單元80的附近。在圖44B所示的變形例中，也可以將電晶體Q3與第十六實施例的情況相同配置於單元80的附近。在圖44A以及圖44B所示的變形例中，也與第十六實施例的情況相同，能夠提高溫度特性補償效果。
［第十七實施例］ 接下來，參照圖45A、圖45B、以及圖46，對第十七實施例的放大器模組進行說明。
圖45A是第十七實施例的放大器模組的方塊圖。第十七實施例的放大器模組包含模組基板（構裝基板）100、以及構裝於模組基板100的半導體裝置101。
半導體裝置101包含初級放大電路102、級間匹配電路105、輸出級放大電路103、初級偏置電路107、以及輸出級偏置電路108。在模組基板100上，構裝有輸入匹配電路104、輸出匹配電路106、電感器L1、L2。作為輸出級放大電路103，使用第十一實施例（圖31、圖32）的半導體裝置。
從模組基板100的高頻訊號輸入端子RFin1輸入的高頻訊號透過輸入匹配電路104輸入至半導體裝置101的高頻訊號輸入端子RFin2。向高頻訊號輸入端子RFin2輸入的高頻訊號被初級放大電路102放大，透過級間匹配電路105輸入至輸出級放大電路103的高頻訊號輸入端子RFin（圖32）。被輸出級放大電路103放大後的高頻訊號從高頻訊號輸出端子RFout（相當於集極凸塊C3（圖32））輸出。從高頻訊號輸出端子RFout輸出的高頻訊號透過輸出匹配電路106從模組基板100的高頻訊號輸出端子RFout1輸出。
從偏置電壓端子Vbatt向初級偏置電路107以及輸出級偏置電路108施加偏置用的電壓。基於從偏置控制端子Vbias1輸入的控制訊號，初級偏置電路107向初級放大電路102供給偏置電壓以及電流。基於從偏置控制端子Vbias2輸入的控制訊號，輸出級偏置電路108向輸出級放大電路103的基極偏置端子BB（圖32）供給偏置電壓以及電流。
透過電感器L1向初級放大電路102的電源端子Vcc1施加直流電源電壓。透過電感器L2向輸出級放大電路103的電源端子Vcc2（相當於集極凸塊C3（圖32））施加直流電源電壓。
圖45B是表示構裝於第十七實施例的放大器模組的模組基板100（圖45A）的半導體裝置101的電路佈局的圖。在半導體裝置101的與模組基板100對置的面，配置有複數個凸塊。輸出級放大電路103的發射極凸塊E3（圖31、圖32等）與模組基板100的地線連接。輸出級放大電路103的集極凸塊C3（圖31、圖32）相當於圖45A的電源端子Vcc2以及高頻訊號輸出端子RFout。此外，設置有偏置電壓端子Vbatt、偏置控制端子Vbias1、Vbias2、電源端子Vcc1、高頻訊號輸入端子RFin2、接地GND等凸塊。
圖46是模組基板100以及半導體裝置101的剖視圖。設置於半導體裝置101的發射極凸塊E3藉由焊料114與模組基板100的第一面的接地導體110連接。在模組基板100的第一面，除了半導體裝置101以外還構裝有複數個表面構裝元件113。複數個通孔導體111從第一面的接地導體110沿厚度方向延伸，到達設置於與第一面相反側的第二面的接地導體112。在俯視時，發射極凸塊E3與複數個通孔導體111部分重疊。第二面的接地導體112與主機板等的地線連接。主機板等的地線也作為散熱片發揮作用。
接下來，對第十七實施例的優異的效果進行說明。 發射極凸塊E3、焊料114、接地導體110、複數個通孔導體111、以及接地導體112成為使在輸出級放大電路103的複數個單元80（圖31、圖32）中產生的熱量傳導至主機板等的地線的散熱路徑。由於將發射極凸塊E3和複數個通孔導體111在俯視時重疊地配置，所以散熱路徑的熱電阻降低。其結果，能夠抑制單元80（圖31、圖32）的溫度上升。
另外，由於輸出級放大電路103使用第十一實施例的半導體裝置，所以可獲得與在第十一實施例中獲得的優異的效果相同的效果。
接下來，對第十七實施例的變形例進行說明。在第十七實施例中，輸出級放大電路103使用第十一實施例的半導體裝置（圖31、圖32）。此外，輸出級放大電路103也可以使用第十二實施例至第十六實施例的任意一個實施例、或者它們的變形例的半導體裝置。
上述的各實施例是例示，當然能夠進行在不同的實施例中示出的構成的部分置換或者組合。對於由複數個實施例的相同的構成起到的相同的作用效果不在每個實施例中依次提及。進一步，本發明並不限於上述的實施例。例如，能夠進行各種變更、改進、組合等對於發明所述技術領域中具有通常知識者來說是顯而易見的。
50:子集極層 51:集極檯面 52:基極檯面 70:基板 71:絕緣性的區域 72:凹部 73:絕緣性的區域 74:凹部 80:單元 81:第一組 82:第二組 85:輸入電容元件 86:鎮流電阻元件 87:通孔 88:導體部分 89:集極端子 90:偏置電路 92:其它電子元件 93:非直接連接佈線 100:模組基板（構裝基板） 101:半導體裝置 102:初級放大電路 103:輸出級放大電路 104:輸入匹配電路 105:級間匹配電路 106:輸出匹配電路 107:初級偏置電路 108:輸出級偏置電路 110:接地導體 111:通孔導體 112:接地導體 113:表面構裝元件 114:焊料 B0:基極電極 B0a:基極電極的主部 B0b:基極電極的連接部 B1:第一層基極佈線 B1c:第一層基極共用佈線 BB:基極偏置端子 BL:基極層 C0:集極電極 C1:第一層集極佈線 C1c:第一層集極共用佈線 C2:第二層集極佈線 C2c:第二層集極共用佈線 C3:集極凸塊 CA:旁路電容元件 CL:集極層 CV2、CV3:開口 D1:第一方向 D2:第二方向 E0:發射極電極 E1:第一層發射極佈線 E2:第二層發射極佈線 E3:發射極凸塊 EL:發射極層 EV2、EV3:開口 G1:接地佈線 Q2、Q3、Q4:電晶體 R2、R7:電阻元件 RF2:高頻訊號輸入佈線 RFin、RFin1、RFin2:高頻訊號輸入端子 RFout、RFout1:高頻訊號輸出端子 S1:溫度特性補償元件 Vbatt:偏置電壓端子 Vbias、Vbias1、Vbias2:偏置控制端子 Vcc1、Vcc2:電源端子
[圖1]是表示第一實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖2]A以及圖2B分別是圖1的一點鏈線2A－2A上的剖視圖、以及一點鏈線2B－2B上的剖視圖。 [圖3]是表示第一實施例以及比較例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖4]A是表示第一實施例的另一比較例的半導體裝置的構成要素的俯視時的佈局的圖，圖4B是圖4A的一點鏈線4B－4B上的剖視圖。 [圖5]A是表示第一實施例的又一比較例的半導體裝置的構成要素的俯視時的佈局的圖，圖5B是圖5A的一點鏈線5B－5B上的剖視圖。 [圖6]是表示試樣S0、S4、S5的SOA邊界的遷移電壓與擊穿邊界的電壓的關係的測定結果的圖表。 [圖7]是第一實施例的變形例的半導體裝置的剖視圖。 [圖8]是第一實施例的又一變形例的半導體裝置的剖視圖。 [圖9]是表示第二實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖10]是圖9的一點鏈線10－10上的剖視圖。 [圖11]是第二實施例的變形例的半導體裝置的剖視圖。 [圖12]是表示第三實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖13]是圖12的一點鏈線13－13上的剖視圖。 [圖14]是表示第四實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖15]是表示第五實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖16]是圖15的一點鏈線16－16上的剖視圖。 [圖17]是表示第六實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖18]是表示第七實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖19]是圖18的一點鏈線19－19上的剖視圖。 [圖20]是表示第八實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖21]是表示第九實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖22]是表示第九實施例的變形例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖23]是表示第九實施例的另一變形例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖24]是表示第九實施例的又一變形例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖25]是表示第九實施例的又一變形例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖26]是表示第九實施例的又一變形例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖27]是表示第九實施例的又一變形例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖28]是表示第九實施例的又一變形例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖29]是表示第十實施例的半導體裝置的複數個構成要素的平面佈局的圖。 [圖30]是表示第一實施例以及第十實施例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖31]是第十一實施例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖32]是第十一實施例的半導體裝置的等效電路圖。 [圖33]是表示第十二實施例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖34]是表示第十三實施例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖35]是圖34的一點鏈線35－35上的剖視圖。 [圖36]是第十三實施例的半導體裝置的等效電路圖。 [圖37]是表示第十四實施例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖38]是第十四實施例的半導體裝置的等效電路圖。 [圖39]是表示第十五實施例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖40]是第十五實施例的半導體裝置的等效電路圖。 [圖41]是第十六實施例的半導體裝置的等效電路圖。 [圖42]是表示第十六實施例的半導體裝置的構成要素的俯視時的佈局的圖。 [圖43]A是示意性地表示第十六實施例的變形例的半導體裝置的複數個單元、偏置電路的溫度特性補償元件與電晶體的平面的位置關係的圖，圖43B以及圖43C是示意性地表示比較例的半導體裝置的複數個單元、偏置電路的溫度特性補償元件與電晶體的平面的位置關係的圖，圖43D是示意性地表示第十六實施例的另一變形例的半導體裝置的複數個單元、偏置電路的溫度特性補償元件與電晶體的平面的位置關係的圖。 [圖44]A以及圖44B是第十六實施例的變形例的半導體裝置的等效電路圖。 [圖45]A是第十七實施例的放大器模組的方塊圖，圖45B是表示第十七實施例的放大器模組被構裝於模組基板的半導體裝置的電路佈局的圖。 [圖46]是第十七實施例的放大器模組的模組基板以及半導體裝置的剖視圖。
50:子集極層
51:集極檯面
52:基極檯面
B0:基極電極
B0a:基極電極的主部
B0b:基極電極的連接部
B1:第一層基極佈線
C0:集極電極
C1:第一層集極佈線
D1:第一方向
D2:第二方向
E0:發射極電極
E1:第一層發射極佈線
EV2:開口

Claims (10)

  1. 一種半導體裝置，具有： 至少一個子集極層，設置於基板的表層部，具有導電性，在俯視時被絕緣性的區域包圍； 雙極電晶體，在俯視時配置於各個上述子集極層的內部，在厚度方向上依次具備集極層、基極層以及發射極層，上述集極層與上述子集極層連接； 發射極電極，俯視時在第一方向上具有較長的形狀，並配置於與上述發射極層重疊的位置，與上述發射極層電性連接； 基極電極，俯視時在上述第一方向上具有較長的形狀，在與上述第一方向正交的第二方向上與上述發射極電極隔著間隔而配置，並與上述基極層電性連接； 集極電極，在俯視時，從上述發射極電極觀察，配置於上述第二方向的一側，而未配置於另一側，並透過上述子集極層來與上述集極層電性連接；以及 基極佈線，在上述基極電極的長度方向的兩端以外的部位與上述基極電極連接。
  2. 如請求項1所述之半導體裝置，其中， 從上述基極電極的在上述第一方向上的中心點到上述基極佈線與上述基極電極的連接部位的在上述第一方向上的距離為上述基極電極的長度的1／4以下。
  3. 如請求項1或2所述之半導體裝置，其中， 在上述第一方向上的位置不同的至少2處部位，上述基極佈線與上述基極電極連接。
  4. 如請求項1或2所述之半導體裝置，其中， 在上述第二方向上排列配置有複數個單元，上述複數個單元分別包含上述子集極層、上述雙極電晶體、上述發射極電極、上述基極電極、以及上述集極電極； 進而具有發射極凸塊，在俯視時，上述發射極凸塊與上述複數個單元的上述發射極電極重疊，並與上述複數個單元的上述發射極電極電性連接。
  5. 如請求項4所述之半導體裝置，其中， 上述複數個單元中的相互相鄰的2個單元具有上述集極電極、上述發射極電極、以及上述基極電極的在上述第二方向上的排列順序相反的構成； 進而具有集極佈線，上述集極佈線與上述複數個單元的每一個單元的上述集極電極連接，並從上述集極電極沿上述第一方向引出； 與上述複數個單元中的上述集極電極彼此在上述第二方向上相鄰配置的2個單元的上述集極電極連接的上述集極佈線被2個單元共用。
  6. 如請求項4所述之半導體裝置，其中， 上述基極佈線包含：從與上述基極電極的連接部位沿上述第二方向引出的第一部分、以及從上述第一部分的前端沿上述第一方向延伸的第二部分； 在上述第二方向上相鄰的2個單元中，上述基極佈線的上述第一部分從具有在上述第二方向上上述集極電極配置於比上述基極電極靠外側的構成的2個單元的上述基極電極朝著相互接近的方向引出，上述基極佈線的上述第二部分被2個單元共用。
  7. 如請求項1或2所述之半導體裝置，其中， 上述基板是（100）GaAs基板； 上述第一方向是上述基板的［01－1］方向； 上述集極層構成配置在上述基板上的檯面狀的集極檯面； 在俯視時，上述基極佈線與上述集極檯面的平行於上述第一方向的邊緣交叉，並從上述集極檯面的內側引出到外側。
  8. 如請求項1或2所述之半導體裝置，其中， 上述基板是（100）GaAs基板； 上述第一方向是上述基板的［011］方向； 上述集極層包含於配置在上述基板上的檯面狀的集極檯面； 在俯視時，上述基極佈線在從與上述基極電極的連接部位沿上述第二方向引出之後，與上述集極檯面的平行於上述第二方向的邊緣交叉，並從上述集極檯面的內側引出到外側。
  9. 如請求項1或2所述之半導體裝置，其進而具有： 接地佈線，與上述發射極電極電性連接，並配置於在俯視時不與上述雙極電晶體重疊的位置； 通孔，在俯視時包含於上述接地佈線，從上述接地佈線到達上述基板的背面； 接地導體，配置於上述基板的與配置有上述雙極電晶體的面相反側的面，通過上述通孔內並與上述接地佈線電性連接；以及 集極共用佈線，與上述集極電極電性連接，且其一部分區域被作為外部連接用的集極端子。
  10. 如請求項1或2所述之半導體裝置，其進而具有偏置電路，上述偏置電路設置於上述基板，向上述雙極電晶體供給基極偏壓； 上述偏置電路具有： 發射極跟隨器電晶體，向上述雙極電晶體供給基極偏置電壓或者電流；以及 溫度特性補償元件，使對上述發射極跟隨器電晶體的基極施加的電壓變化； 上述溫度特性補償元件隨著自身的溫度的上升，而使對上述發射極跟隨器電晶體的基極施加的電壓降低； 將上述溫度特性補償元件以及上述雙極電晶體配置為：在俯視時，成為以最短距離連結上述溫度特性補償元件和上述雙極電晶體的直線，和與上述溫度特性補償元件以及上述雙極電晶體都不直接連接的佈線、以及其它電子元件都不交叉的位置關係。
TW109124399A 2019-09-18 2020-07-20 半導體裝置 TWI757801B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2019-169765 2019-09-18
JP2019169765A JP2021048250A (ja) 2019-09-18 2019-09-18 半導体装置

Publications (2)

Publication Number Publication Date
TW202113981A TW202113981A (zh) 2021-04-01
TWI757801B true TWI757801B (zh) 2022-03-11

Family

ID=74868288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124399A TWI757801B (zh) 2019-09-18 2020-07-20 半導體裝置

Country Status (4)

Country Link
US (1) US11784245B2 (zh)
JP (1) JP2021048250A (zh)
CN (1) CN112531022B (zh)
TW (1) TWI757801B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118448447B (zh) * 2024-07-10 2024-10-18 苏州华太电子技术股份有限公司 一种碳化硅的双极结型晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012644A (ja) * 2005-06-28 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007242727A (ja) * 2006-03-06 2007-09-20 Sharp Corp ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
TW201705284A (zh) * 2015-02-17 2017-02-01 Murata Manufacturing Co 異質接面雙極性電晶體及電力增幅模組
US20190181251A1 (en) * 2017-12-07 2019-06-13 Qualcomm Incorporated Mesh structure for heterojunction bipolar transistors for rf applications
TW201929226A (zh) * 2017-10-13 2019-07-16 日商村田製作所股份有限公司 異質接面雙極性電晶體

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953972B2 (ja) 1995-01-27 1999-09-27 日本電気株式会社 半導体装置
JP2000183076A (ja) * 1998-10-09 2000-06-30 Toshiba Corp 半導体装置およびその製造方法
JP2000294566A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置およびその製造方法ならびに基板の製造方法
KR20100061608A (ko) * 2008-11-29 2010-06-08 한국전자통신연구원 이종 접합 바이폴라 트랜지스터 및 그 형성 방법
US20160141220A1 (en) * 2014-11-18 2016-05-19 Sumitomo Electric Industries, Ltd. Hetero-bipolar transistor and method for producing the same
JP6071009B2 (ja) 2014-11-27 2017-02-01 株式会社村田製作所 化合物半導体装置
JP2019033180A (ja) * 2017-08-08 2019-02-28 株式会社村田製作所 半導体装置
JP2019033199A (ja) * 2017-08-09 2019-02-28 株式会社村田製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012644A (ja) * 2005-06-28 2007-01-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007242727A (ja) * 2006-03-06 2007-09-20 Sharp Corp ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
TW201705284A (zh) * 2015-02-17 2017-02-01 Murata Manufacturing Co 異質接面雙極性電晶體及電力增幅模組
TW201929226A (zh) * 2017-10-13 2019-07-16 日商村田製作所股份有限公司 異質接面雙極性電晶體
US20190181251A1 (en) * 2017-12-07 2019-06-13 Qualcomm Incorporated Mesh structure for heterojunction bipolar transistors for rf applications

Also Published As

Publication number Publication date
CN112531022A (zh) 2021-03-19
US20210083080A1 (en) 2021-03-18
JP2021048250A (ja) 2021-03-25
TW202113981A (zh) 2021-04-01
US11784245B2 (en) 2023-10-10
CN112531022B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
TWI671822B (zh) 半導體裝置
CN110912523B (zh) 高频功率放大器以及功率放大模块
US10868155B2 (en) Compound semiconductor device
US20070205432A1 (en) Heterojunction bipolar transistor and power amplifier using same
TWI712260B (zh) 高頻功率放大器以及功率放大模組
TWI757801B (zh) 半導體裝置
CN111725207B (zh) 半导体装置以及放大器模块
WO2023112486A1 (ja) バイポーラトランジスタ及び半導体装置
TWI744839B (zh) 半導體裝置
US11869957B2 (en) Compound semiconductor device
TWI787909B (zh) 半導體裝置
US20230299726A1 (en) Semiconductor device
TWI825632B (zh) 半導體裝置
US20250212432A1 (en) Semiconductor device and radio frequency power amplifier