[go: up one dir, main page]

TWI872000B - 半導體裝置與其製造方法 - Google Patents

半導體裝置與其製造方法 Download PDF

Info

Publication number
TWI872000B
TWI872000B TW113130999A TW113130999A TWI872000B TW I872000 B TWI872000 B TW I872000B TW 113130999 A TW113130999 A TW 113130999A TW 113130999 A TW113130999 A TW 113130999A TW I872000 B TWI872000 B TW I872000B
Authority
TW
Taiwan
Prior art keywords
layer
hole
conductive structure
polymer
opening
Prior art date
Application number
TW113130999A
Other languages
English (en)
Other versions
TW202450001A (zh
Inventor
鄭閔中
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW113130999A priority Critical patent/TWI872000B/zh
Publication of TW202450001A publication Critical patent/TW202450001A/zh
Application granted granted Critical
Publication of TWI872000B publication Critical patent/TWI872000B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置包含第一與第二介電層、第一與第二導電結構、第一與第二通孔件、聚合物襯墊層。第一導電結構位於第一介電層中。第二導電結構位於第一介電層中並與第一導電結構分開。第一通孔件位於第一導電結構上。第二通孔件位於第二導電結構上。聚合物襯墊層側向包圍第二通孔件,第一通孔件在橫截面具有第一尺寸,聚合物襯墊層與第二通孔件的總合在橫截面具有大於第一尺寸的第二尺寸,第一通孔件的寬度大於第二通孔件的寬度。第二介電層側向包圍第一通孔件與聚合物襯墊層,第二介電層接觸第一通孔件且藉由聚合物襯墊層與第二通孔件分開。

Description

半導體裝置與其製造方法
本揭露的一些實施方式是關於半導體裝置與其製造方法。
在半導體裝置中的後段製程(back end of line,BEOL)中,互連結構形成在晶圓的元件層上。互連結構可用於提供不同元件(例如電晶體)之間的電性互連。互連結構可包含複數層金屬層與連接不同層金屬層的通孔件。
本揭露的一些實施方式提供一種半導體裝置,包含第一介電層、第一導電結構、第二導電結構、第一通孔件、第二通孔件、聚合物襯墊層與第二介電層。第一導電結構位於第一介電層中。第二導電結構位於第一介電層中並與第一導電結構分開。第一通孔件位於第一導電結構上。第二通孔件位於第二導電結構上。聚合物襯墊層側向包圍第二通孔件,其中第一通孔件在橫截面具有第一尺寸,聚合物襯墊層與第二通孔件的總合在橫截面具有第二尺寸,第二尺寸大於第一尺寸,且第一通孔件的寬度大於第二通孔件的寬度。以及,第二介電層側向包圍第一通孔件與聚合物襯墊層,其中第二介電層接觸第一通孔件且藉由聚合物襯墊層而與第二通孔件分開。
在一些實施方式中,聚合物襯墊層的寬度隨著越遠離第一介電層越窄,使得聚合物襯墊層的底面寬於聚合物襯墊層的頂面,且聚合物襯墊層的底面接觸第一介電層的頂面與第二導電結構的頂面。
在一些實施方式中,第二通孔件的一寬度與第二導電結構不同。
在一些實施方式中,聚合物襯墊層的側面與該第二導電結構的上表面形成夾角,且夾角在65度至75度之間。
本揭露的一些實施方式提供一種製造半導體裝置的方法,包含形成第一導電結構與第二導電結構於第一介電層中,形成第二介電層於第一介電層上,形成第一通孔件開口與第二通孔件開口於第二介電層中,第一通孔件開口暴露第一導電結構,第二通孔件開口暴露第二導電結構,形成聚合物層於第一通孔件開口與第二通孔件開口中,其中聚合物層在第一通孔件開口的第一部分的厚度小於聚合物層在第二通孔件開口的第二部分的厚度,對該聚合物層的第一部分以及第二部分執行蝕刻製程,以完全移除聚合物層的第一部分,而聚合物層的第二部分在蝕刻製程後殘留,以及在執行蝕刻製程後,填充金屬材料於第一通孔件開口與第二通孔件開口中,以形成在第一通孔件開口中的第一通孔件與在第二通孔件開口中的第二通孔件。
在一些實施方式中,在形成聚合物層時,在第二通孔件開口中的聚合物層比在第一通孔件開口中的聚合物層還厚。
在一些實施方式中,在形成聚合物層時,包含使用氣體以沉積該聚合物層,氣體包含六氟丁二烯、甲烷、氮氣、八氟環丁烷或其組合。
在一些實施方式中,執行蝕刻製程包含使用具有高氟比的氣體。
在一些實施方式中,第一通孔件與第二通孔件的寬度不同。
在一些實施方式中,聚合物層的第二部分的寬度隨著越遠離第一介電層越窄,使得聚合物層的第二部分的底面寬於聚合物層的第二部分的頂面,且聚合物層的第二部分的底面接觸第一介電層的頂面與第二導電結構的頂面。
綜上所述,可使用本揭露的一些實施方式以在同一個製程中形成不同尺寸的通孔件。具體而言,可先在介電層上形成具有不同尺寸的開口的光阻層,接著在光阻層上沉積聚合物層。在蝕刻介電層時,聚合物層可用於調整開口大小,以形成不同尺寸的通孔件。
以下將以圖式揭露本揭露之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本揭露。也就是說,在本揭露部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
本揭露的一些實施方式是關於利用沉積聚合物以調整通孔件尺寸的方法。具體而言,可先在介電層上形成具有不同尺寸的開口的光阻層,接著在光阻層上沉積聚合物層。在蝕刻介電層時,聚合物層可用於調整開口大小,以形成不同尺寸的通孔件。
第1圖至第8圖繪示本揭露的一些實施方式的半導體裝置的製程的中間階段的橫截面視圖。參見第1圖,在第一介電層102中形成第一導電結構112、第二導電結構114與第三導電結構116。可先在半導體裝置的元件(例如電晶體、二極體、電容器、電阻器或類似者)上形成第一介電層102。接著,使用蝕刻製程在第一介電層102中形成複數個開口,並在開口中填充適合的導電材料,以形成在第一介電層102中的第一導電結構112、第二導電結構114與第三導電結構116。第一導電結構112、第二導電結構114與第三導電結構116彼此之間不互連且彼此藉由第一介電層102分開。第一介電層102可提供第一導電結構112、第二導電結構114與第三導電結構116之間的電性隔絕。在一些實施方式中,第一導電結構112、第二導電結構114與第三導電結構116可由金屬製成,例如銅,第一介電層102可由低介電常數或超低介電常數的介電材料製成,例如介電常數低於3.0的介電材料。
在一些實施方式中,第一導電結構112、第二導電結構114與第三導電結構116可分別為半導體裝置中的互連結構中的金屬線,因此第一導電結構112、第二導電結構114與第三導電結構116的下方可連接至半導體裝置中的其他元件,例如電晶體、二極體、電容器、電阻器或類似者。或者,第一導電結構112、第二導電結構114與第三導電結構116的下方可連接至互連結構中的通孔件。第一導電結構112、第二導電結構114與第三導電結構116可分別位於晶圓的不同區域中,例如,在不同的周邊電路區域中。由於不同區域的通孔件所要求的電阻值大小不同,因此不同區域的通孔件的尺寸(例如寬度)也不同,以符合各區域所要求的電阻值大小。
參見第2圖,在第一導電結構112、第二導電結構114、第三導電結構116與第一介電層102上形成蝕刻停止層122,使得蝕刻停止層122完整覆蓋第一導電結構112、第二導電結構114與第三導電結構116。在一些實施方式中,可使用化學氣相沉積、物理氣相沉積、原子層沉積或類似者形成蝕刻停止層122。在一些實施方式中,蝕刻停止層122可由適合的材料形成,例如氮化矽、碳化矽、碳氮化矽或類似者形成。
參見第3圖,在蝕刻停止層122上形成第二介電層124。在一些實施方式中,可使用化學氣相沉積、物理氣相沉積、原子層沉積或類似者形成第二介電層124。在一些實施方式中,第二介電層124可由低介電常數的介電材料製成,例如介電常數低於3.0的介電材料。在一些實施方式中,第二介電層124可由與第一介電層102相同的材料製成。
參見第4圖,形成光阻層PR於第二介電層124上,其中光阻層PR具有第一開口O1、第二開口O2與第三開口O3。具體而言,可先在第二介電層124上形成一層光阻材料層。接著,可將光阻材料層曝光於不透光的圖案,並對曝光後的光阻材料層進行顯影,以在第二介電層124上形成具有圖案的光阻層PR,且此圖案包含第一開口O1、第二開口O2與第三開口O3。第一開口O1位於第一導電結構112上方,第二開口O2位於第二導電結構114上方,且第三開口O3位於第三導電結構116上方。在一些實施方式中,可依照後續所形成的通孔件的寬度來形成不同尺寸的第一開口O1、第二開口O2與第三開口O3。舉例而言,第一開口O1與第二開口O2大小不同,且第一開口O1與第三開口O3大小相同。具體而言,第二開口O2可比第一開口O1與第三開口O3還大。因此,第一開口O1與第三開口O3的側壁可分別對齊第一導電結構112、第三導電結構116的上表面的邊緣。第二開口O2的側壁則不對齊第二導電結構114的上表面的邊緣,且第二開口O2的寬度寬於第二導電結構114的上表面的寬度。
參見第5圖,藉由光阻層PR蝕刻第二介電層124與蝕刻停止層122,以在第二介電層124與蝕刻停止層122中形成第一通孔件開口VO1、第二通孔件開口VO2與第三通孔件開口VO3。在一些實施方式中,可先執行第一蝕刻製程藉由光阻層PR蝕刻第二介電層124,再執行第二蝕刻製程藉由光阻層PR與第二介電層124蝕刻蝕刻停止層122,以在第二介電層124與蝕刻停止層122中形成第一通孔件開口VO1、第二通孔件開口VO2與第三通孔件開口VO3。接著,可使用適當的方式移除光阻層PR,例如光阻灰化。第一蝕刻製程與第二蝕刻製程可以是乾式蝕刻、濕式蝕刻或其組合的蝕刻製程。
第一通孔件開口VO1暴露第一導電結構112,第二通孔件開口VO2暴露第二導電結構114,且第三通孔件開口VO3暴露第三導電結構116。第一通孔件開口VO1與第一導電結構112的寬度相同,第三通孔件開口VO3與第三導電結構116的寬度相同,使得第一通孔件開口VO1與第三通孔件開口VO3的側壁可分別對齊第一導電結構112、第三導電結構116的上表面的邊緣,且第一通孔件開口VO1與第三通孔件開口VO3不暴露出第一介電層102。第二通孔件開口VO2的寬度比第二導電結構114的寬度還寬,因此第二通孔件開口VO2暴露一部分的第一介電層102。
參見第6圖,在第二介電層124的上表面、第一通孔件開口VO1、第二通孔件開口VO2與第三通孔件開口VO3中形成聚合物層130。具體而言,可使用氣體以沉積聚合物層130。在一些實施方式中,用於沉積聚合物層130的氣體包含六氟丁二烯、甲烷、氮氣、八氟環丁烷或其組合。
當聚合物氣體沉積至第一通孔件開口VO1、第二通孔件開口VO2與第三通孔件開口VO3時,會因不同的開口大小,使得開口中沉積的聚合物氣體量不一樣。舉例而言,當開口比較小時,例如第一通孔件開口VO1與第三通孔件開口VO3,聚合物氣體不易沉積在開口中。因此,在第一通孔件開口VO1與第三通孔件開口VO3形成的聚合物層132較薄。當開口比較大時,例如第二通孔件開口VO2,聚合物氣體容易沉積在開口中,也容易堆積在開口側壁與下方的第一介電層102的上表面所形成的角落處。如此一來,在形成聚合物層130時,在第二通孔件開口VO2中的聚合物層134比在第一通孔件開口VO1與第三通孔件開口VO3中的聚合物層132還厚。第二通孔件開口VO2的寬度也變得比第一通孔件開口VO1與第三通孔件開口VO3還小。此外,由於聚合物氣體容易堆積在第二通孔件開口VO2的角落,因此聚合物層134的寬度沿著遠離第一介電層102的方向變窄。如此一來,在形成聚合物層130之後,第二通孔件開口VO2的寬度縮小,且形成沿著遠離第一介電層102的方向漸寬的開口。在形成聚合物層130時,在第二通孔件開口VO2中的聚合物層134覆蓋住第一介電層102的上表面,使得第二通孔件開口VO2的底部變得比第二導電結構114的上表面還窄。
參見第7圖,執行蝕刻製程以移除第二介電層124的上表面、第一通孔件開口VO1、第二通孔件開口VO2與第三通孔件開口VO3的底表面上的聚合物層130、第一通孔件開口VO1與第三通孔件開口VO3的側壁上的聚合物層132,並部分側向地移除第二通孔件開口VO2的側壁上的聚合物層134,以在第二通孔件開口VO2的側壁上形成聚合物襯墊層136。
具體而言,第7圖中的蝕刻製程會對第一通孔件開口VO1、第二通孔件開口VO2與第三通孔件開口VO3的側壁上的聚合物層130進行側蝕。由於第一通孔件開口VO1與第三通孔件開口VO3的側壁上的聚合物層132較薄,因此當執行第7圖中的蝕刻製程時,第一通孔件開口VO1與第三通孔件開口VO3的側壁上的聚合物層132容易被移除,而露出第二介電層124與蝕刻停止層122的側壁。另一方面,在第二通孔件開口VO2中的聚合物層134較厚,因此蝕刻製程僅部分側蝕第二通孔件開口VO2的側壁上的聚合物層134,並形成在第二通孔件開口VO2的側壁上的聚合物襯墊層136。在蝕刻製程中,聚合物襯墊層136仍覆蓋住第一介電層102的上表面,使得第二通孔件開口VO2仍僅暴露出第二導電結構114。如此一來,便可使用聚合物層130在同一個製程中來製造出不同尺寸的通孔件開口。在一些實施方式中,可使用適當的蝕刻氣體來執行蝕刻,例如具有高氟比的氣體,例如四氟化碳。由於聚合物層134為堆積在第二通孔件開口VO2的聚合物層,使得聚合物層134的側壁與第二導電結構114的上表面具有夾角a。在一些實施方式中,夾角a在65度至75度之間。
參見第8圖,填充金屬材料於第一通孔件開口VO1、第二通孔件開口VO2與第三通孔件開口VO3中,以形成在第一通孔件開口VO1中的第一通孔件142與在第二通孔件開口VO2中的第二通孔件144與在第三通孔件開口VO3中的第三通孔件146。
如此一來,所得的半導體裝置如第8圖所示。半導體裝置可包含第一介電層102、第一導電結構112、第二導電結構114、第三導電結構116、第一通孔件142、第二通孔件144、第三通孔件146、聚合物襯墊層136與第二介電層124。第一導電結構112、第二導電結構114與第三導電結構116位於第一介電層102中,且第一導電結構112、第二導電結構114與第三導電結構116彼此藉由第一介電層102分開。第一通孔件142、第二通孔件144與第三通孔件146分別位於第一導電結構112、第二導電結構114與第三導電結構116上。聚合物襯墊層136側向包圍第二通孔件144。第二介電層124側向包圍第一通孔件142、第三通孔件146與聚合物襯墊層136。第二介電層124接觸該第一通孔件142且藉由聚合物襯墊層136與第二通孔件144分開。在一些實施方式中,半導體裝置更包含蝕刻停止層122。蝕刻停止層122位於第二介電層124下與第一介電層102上,且接觸聚合物襯墊層136。
聚合物襯墊層136可用於調整通孔件開口的寬度。舉例而言,聚合物襯墊層136可形成在第二通孔件開口VO2的側壁上,使得聚合物襯墊層136接觸第二導電結構114與第一介電層102,從而縮小第二通孔件開口VO2的寬度。所形成的第一通孔件142、第二通孔件144、第三通孔件146的寬度便因此不同。舉例而言,第一通孔件142與第三通孔件146的寬度大於第二通孔件144的寬度。聚合物襯墊層136使得第二通孔件開口VO2相較第二導電結構114而言,第二通孔件開口VO2的底部比較窄,因此第二通孔件144的底部寬度與第二導電結構114的上表面的寬度不同。而第一通孔件開口VO1與第三通孔件開口VO3中不具有聚合物襯墊層,且第一通孔件開口VO1與第三通孔件開口VO3的側壁分別實質對齊第一導電結構112的上表面與第三導電結構116的上表面。因此第一通孔件142與第三通孔件146可分別實質對齊第一導電結構112的上表面與第三導電結構116的上表面。如此一來,便可在同一個製程中製造出具有不同尺寸的通孔件,使得製程的複雜度得以降低。不同尺寸的通孔件可用於晶圓的不同區域,並針對特定區域提供特定的電阻值。
應注意,第1圖至第8圖繪示製造半導體裝置的互連結構中的其中一層導電結構與通孔件的製程。在完成第8圖的製程之後,可重複第1圖至第8圖所繪示的製程,以在第一通孔件142、第二通孔件144與第三通孔件146上形成導電結構與通孔件。藉此,便可完成半導體裝置的互連結構的形成。
綜上所述,使用本揭露的實施方式的製程可在同一個製程中形成不同尺寸的通孔件開口。具體而言,根據不同開口尺寸,聚合物氣體在開口中的沉積量會隨之改變。例如,聚合物氣體容易沉積在較寬的開口中,且不易沉積在較窄的開口中。因此可先在介電層中形成不同尺寸的通孔件開口,接著沉積聚合物氣體以形成可調整通孔件開口的聚合物襯墊層。接著,便可形成不同尺寸的通孔件。如此一來,便可在同一個製程中形成具有不同尺寸的通孔件,使得製程的複雜度得以降低。
雖然本揭露已以實施方式揭露。如上,然其並非用以限定本揭露,任何熟習此技藝者,在不脫離本揭露之精神和範圍內,當可作各種之更動與潤飾,因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
102:第一介電層 112:第一導電結構 114:第二導電結構 116:第三導電結構 122:蝕刻停止層 124:第二介電層 130:聚合物層 132:聚合物層 134:聚合物層 136:聚合物襯墊層 142:第一通孔件 144:第二通孔件 146:第三通孔件 a:夾角 O1:第一開口 O2:第二開口 O3:第三開口 PR:光阻層 VO1:第一通孔件開口 VO2:第二通孔件開口 VO3:第三通孔件開口
第1圖至第8圖繪示本揭露的一些實施方式的一些實施方式的半導體裝置的製程的中間階段的橫截面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:第一介電層 112:第一導電結構 114:第二導電結構 116:第三導電結構 122:蝕刻停止層 124:第二介電層 136:聚合物襯墊層 142:第一通孔件 144:第二通孔件 146:第三通孔件 a:夾角

Claims (10)

  1. 一種半導體裝置,包含: 一第一介電層; 一第一導電結構,位於該第一介電層中; 一第二導電結構,位於該第一介電層中並與該第一導電結構分開; 一第一通孔件,位於該第一導電結構上; 一第二通孔件,位於該第二導電結構上; 一聚合物襯墊層,側向包圍該第二通孔件,其中該第一通孔件在一橫截面具有一第一尺寸,該聚合物襯墊層與該第二通孔件的總合在該橫截面具有一第二尺寸,該第二尺寸大於該第一尺寸,且該第一通孔件的寬度大於該第二通孔件的寬度;以及 一第二介電層,側向包圍該第一通孔件與該聚合物襯墊層,其中該第二介電層接觸該第一通孔件且藉由該聚合物襯墊層而與該第二通孔件分開。
  2. 如請求項1所述之半導體裝置,其中該聚合物襯墊層的寬度隨著越遠離該第一介電層越窄,使得該聚合物襯墊層的一底面寬於該聚合物襯墊層的一頂面,且該聚合物襯墊層的該底面接觸該第一介電層的一頂面與該第二導電結構的一頂面。
  3. 如請求項1所述之半導體裝置,其中該第二通孔件的一寬度與該第二導電結構不同。
  4. 如請求項1所述之半導體裝置,其中該聚合物襯墊層的一側面與該第二導電結構的一上表面形成一夾角,且該夾角在65度至75度之間。
  5. 一種製造半導體裝置的方法,包含: 形成一第一導電結構與一第二導電結構於一第一介電層中; 形成一第二介電層於該第一介電層上; 形成一第一通孔件開口與一第二通孔件開口於該第二介電層中,該第一通孔件開口暴露該第一導電結構,該第二通孔件開口暴露該第二導電結構; 形成一聚合物層於該第一通孔件開口與該第二通孔件開口中,其中該聚合物層在該第一通孔件開口的一第一部分的一厚度小於該聚合物層在該第二通孔件開口的一第二部分的一厚度; 對該聚合物層的該第一部分以及該第二部分執行一蝕刻製程,以完全移除該聚合物層的該第一部分,而該聚合物層的該第二部分在該蝕刻製程後殘留;以及 在執行該蝕刻製程後,填充一金屬材料於該第一通孔件開口與該第二通孔件開口中,以形成在該第一通孔件開口中的一第一通孔件與在該第二通孔件開口中的一第二通孔件。
  6. 如請求項5所述之方法,其中在形成該聚合物層時,在該第二通孔件開口中的該聚合物層比在該第一通孔件開口中的該聚合物層還厚。
  7. 如請求項5所述之方法,其中在形成該聚合物層時,包含使用一氣體以沉積該聚合物層,該氣體包含六氟丁二烯、甲烷、氮氣、八氟環丁烷或其組合。
  8. 如請求項5所述之方法,其中執行該蝕刻製程包含使用具有高氟比的一氣體。
  9. 如請求項5所述之方法,其中該第一通孔件與該第二通孔件的寬度不同。
  10. 如請求項5所述之方法,其中該聚合物層的該第二部分的寬度隨著越遠離該第一介電層越窄,使得該聚合物層的該第二部分的一底面寬於該聚合物層的該第二部分的一頂面,且該聚合物層的該第二部分的該底面接觸該第一介電層的一頂面與該第二導電結構的一頂面。
TW113130999A 2021-12-02 2021-12-02 半導體裝置與其製造方法 TWI872000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW113130999A TWI872000B (zh) 2021-12-02 2021-12-02 半導體裝置與其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113130999A TWI872000B (zh) 2021-12-02 2021-12-02 半導體裝置與其製造方法

Publications (2)

Publication Number Publication Date
TW202450001A TW202450001A (zh) 2024-12-16
TWI872000B true TWI872000B (zh) 2025-02-01

Family

ID=94735392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113130999A TWI872000B (zh) 2021-12-02 2021-12-02 半導體裝置與其製造方法

Country Status (1)

Country Link
TW (1) TWI872000B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292782A1 (en) * 2011-05-19 2012-11-22 Samsung Electronics Co., Ltd. Microelectronic devices having conductive through via electrodes insulated by gap regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120292782A1 (en) * 2011-05-19 2012-11-22 Samsung Electronics Co., Ltd. Microelectronic devices having conductive through via electrodes insulated by gap regions

Also Published As

Publication number Publication date
TW202450001A (zh) 2024-12-16

Similar Documents

Publication Publication Date Title
TWI688134B (zh) 半導體結構及其製造方法
TWI861340B (zh) 半導體裝置與其形成方法
CN110890315B (zh) 具有大马士革结构的半导体结构及其制备方法
US10276377B2 (en) Method for patterning interconnects
TW201941362A (zh) 製作積體電路裝置的方法
US20230290720A1 (en) Apparatuses including metal-insulator-metal capacitor and methods for forming same
TWI872000B (zh) 半導體裝置與其製造方法
TWI677056B (zh) 半導體裝置及其製造方法
TWI855278B (zh) 半導體裝置與其製造方法
TWI458044B (zh) 具有超低電介質常數介電質的積體電路系統及其製造方法
US7196002B2 (en) Method of making dual damascene with via etch through
US20050250280A1 (en) Capacitance process by using passivation film scheme
US10204859B2 (en) Interconnect structure and fabricating method thereof
US20080311743A1 (en) Method of fabricating opening and plug
CN118251122A (zh) 一种mim电容结构的制造方法
CN103545244A (zh) 大马士革结构的制作方法
KR100641980B1 (ko) 반도체 소자의 배선 및 그 형성방법
US10879108B2 (en) Topographic planarization method for lithography process
CN108257910A (zh) 浅沟槽隔离沟槽的制作方法
US11682558B2 (en) Fabrication of back-end-of-line interconnects
TWI905468B (zh) 半導體元件的製造方法
TWI825516B (zh) 製造半導體裝置的方法
US9922876B1 (en) Interconnect structure and fabricating method thereof
KR100816247B1 (ko) Mim 캐패시터 및 그 제조방법
TWI865111B (zh) 製作觸點插塞的方法