[go: up one dir, main page]

TWI865660B - 半導體裝置及其製造方法、積體電路與其裝置及其製造方法 - Google Patents

半導體裝置及其製造方法、積體電路與其裝置及其製造方法 Download PDF

Info

Publication number
TWI865660B
TWI865660B TW109140427A TW109140427A TWI865660B TW I865660 B TWI865660 B TW I865660B TW 109140427 A TW109140427 A TW 109140427A TW 109140427 A TW109140427 A TW 109140427A TW I865660 B TWI865660 B TW I865660B
Authority
TW
Taiwan
Prior art keywords
layer
gate
thickness
channel member
channel
Prior art date
Application number
TW109140427A
Other languages
English (en)
Other versions
TW202129973A (zh
Inventor
吳沛勳
韓銘鴻
陳柏年
林志勇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202129973A publication Critical patent/TW202129973A/zh
Application granted granted Critical
Publication of TWI865660B publication Critical patent/TWI865660B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H10D30/6213—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections having rounded corners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

在此提供一種半導體裝置。此半導體裝置包括基板；位於基板上的輸入/輸出裝置；位於基板上的核心裝置。此輸入/輸出裝置包括第一閘極結構，其具有界面層；第一高介電常數介電質堆疊，其位於界面層上；以及導電層，其位於第一高介電常數介電質堆疊上並與之物理接觸。核心裝置包括包括第二閘極結構，其具有界面層；第二高介電常數介電質堆疊，其位於界面層上；以及導電層，其位於第二高介電常數介電質堆疊上並與之物理接觸。第一高介電常數介電質堆疊包括第二高介電常數介電質堆疊及第三介電層。

Description

半導體裝置及其製造方法、積體電路與其裝置及其製造方法
本發明實施例係有關於一種積體電路裝置，且特別係有關於一種具有不同厚度的閘極介電層的積體電路裝置及其製造方法。
半導體積體電路工業已經歷快速成長。積體電路之材料和設計方面的技術進步已經產生了數代的積體電路，其中每一代都比上一代具有更小且更複雜的電路。在積體電路的發展過程中，隨著幾何尺寸(亦即，利用製程所製造的最小裝置尺寸或線寬)的降低，功能密度(functional density，亦即，每一晶片面積中內連接的裝置數量)已普遍增加。尺寸縮減之製程具有提升生產效率及降低相關成本的優點。然而，隨著如此的尺寸縮減，加工與製造積體電路的複雜性也隨之增加。
舉例而言，隨著積體電路技術朝著更小的技術節點發展，已經導入多閘極(multi-gate)裝置，以藉由增加閘極-通道耦合(gate-channel coupling)、降低截止狀態電流(off-state current)及降低短通道效應(short-channel effects,SCEs)，而改善閘極控制。多閘極裝置通常是指以下的裝置：具有閘極結構或其一部分設置在通道區域的多於一側上。全繞式閘極(gate-all-around,GAA)電晶體是多閘極裝置的示範例，在高性能和低漏電流的應用中，這些多閘極裝置已成 為普遍且有潛力的候選方案。與平面式電晶體相比，如此的配置方式提供了更佳的通道控制，並且大幅降低了短通道效應(特別是，藉由降低次臨界漏電流(sub-threshold leakage))。全繞式閘極電晶體具有部分地或完全地圍繞通道區域而延伸的閘極結構，而可從每一側提供對通道區域的存取。全繞式閘極電晶體的通道區域可以由奈米線(nanowire)、奈米片(nanosheet)、其他奈米結構及/或其他合適的結構所形成。在一些實施例中，如此的通道區域包含垂直堆疊的多個奈米線(其水平延伸，而提供水平配向的溝道)。
積體電路裝置包括具有不同功能的電晶體，例如，輸入/輸出功能及核心功能。這些不同的功能要求電晶體具有不同的結構。同時，具有相似的製程與相似的製程視窗以製造這些不同的電晶體而降低成本及改善良率是有利的。雖然現有的全繞式閘極電晶體及製程已普遍能夠符合其預期目的，然而其仍無法完全滿足所有方面的需求。舉例而言，不同的核心功能(例如，高速應用與低功率(及/或低漏電流)應用)可能會需要全繞式閘極電晶體的不同閘極介電層厚度。因此，如何持續縮小用於具有不同閘極介電層厚度以適合不同應用的輸入/輸出裝置與核心裝置的閘極堆層是半導體行業面臨的挑戰。本揭露的目標在於解決以上問題及其他相關問題。
本揭露之一實施例係揭示一種積體電路，包括：基板，具有第一區域及第二區域；第一全繞式閘極裝置，位於第一區域中，其中第一全繞式閘極裝置包括：第一通道構件，在第一方向上縱向延伸；以及第一閘極結構，包裹第一通道構件的通道區域，其中第一閘極結構包括第一界面層，第一界面層具有在大致垂直於第一方向的第二方向上所測量到的第一厚度；第二全繞式閘極裝置，位於第一區域中，其中第二全繞式閘極裝置包括：第二通道構件，在 第一方向上縱向延伸；以及第二閘極結構，包裹第二通道構件的通道區域，其中第二閘極結構包括第二界面層，第二界面層具有在第二方向上所測量到的第二厚度，且第二厚度大於第一厚度；以及第三全繞式閘極裝置，位於第二區域中，其中第三全繞式閘極裝置包括：第三通道構件，在第一方向上縱向延伸；以及第三閘極結構，包裹第三通道構件的通道區域，其中第三閘極結構包括第三界面層，第三界面層具有在第二方向上所測量到的第三厚度，且第三厚度大於第二厚度。
本揭露之一實施例係揭示一種積體電路裝置，包括：核心裝置，包括：第一通道構件；第一閘極結構，與第一通道構件嚙合，其中第一閘極結構包括第一界面層，其中第一界面層包裹第一通道構件的通道區域；第二通道構件；以及第二閘極結構，與第二通道構件嚙合，其中第二閘極結構包括第二界面層，其中第二界面層包裹第二通道構件的通道區域，其中第二界面層在大致垂直於第二通道構件的縱軸的方向上的厚度大於第一界面層在大致垂直於第一通道構件的縱軸的方向上的厚度；以及輸入/輸出裝置，包括：第三通道構件；以及第三閘極結構，與第三通道構件嚙合，其中第三閘極結構包括第三界面層，其中第三界面層包裹第三通道構件的通道區域，其中第三界面層在大致垂直於第三通道構件的縱軸的方向上的厚度的厚度大於第二界面層的厚度。
本揭露之一實施例係揭示一種積體電路裝置的製造方法，包括：提供基板，其中基板具有第一通道構件、第二通道構件及第三通道構件，其中第一通道構件及第二通道構件位於積體電路的核心區域中，且第三通道構件位於積體電路的輸入/輸出區域中；藉由第一製程以形成第一氧化物層及第二氧化物層，其中第一氧化物層包裹第一通道構件的通道區域，且第二氧化物層包裹第二通道構件的通道區域；藉由不同於第一製程的第二製程，以形成第三氧化物層包裹第三通道構件的通道區域；分別形成第一介電層、第二介電層及第三 介電層於第一氧化物層、第二氧化物層及第三氧化物層上，分別形成第一蓋層、第二蓋層及第三蓋層於第一介電層、第二介電層及第三介電層上，移除第二蓋層以暴露出第二介電層，其中在移除第二蓋層之後，第一蓋層及第三蓋層分別保留於第一介電層及第三介電層上；以及在移除第二蓋層之後，進行退火製程以增加第二氧化物層的厚度。
10:半導體結構(積體電路)
12:核心區域
14:輸入/輸出區域
16:裝置區域
18:全繞式閘極裝置
20:全繞式閘極裝置
22:裝置區域
24:第三全繞式閘極裝置
26:通道構件
27:基板
28a:閘極介電層
28b:閘極介電層
28c:閘極介電層
30a:界面層
30b:界面層
30c:界面層
32a:高介電常數介電層
32b:高介電常數介電層
32c:高介電常數介電層
36:隔離結構
100:方法
102:操作步驟
104:操作步驟
106:操作步驟
108:操作步驟
110:操作步驟
112:操作步驟
114:操作步驟
116:操作步驟
118:操作步驟
120:操作步驟
122:操作步驟
124:操作步驟
126:操作步驟
200:半導體結構(半導體裝置)
202:第一區域(核心區域)
204:第二區域(輸入/輸出區域)
206a:裝置結構(全繞式閘極核心裝置結構)
206b:裝置結構(全繞式閘極核心裝置結構)
206c:裝置結構(全繞式閘極輸入/輸出裝置結構)
208:基板
210:隔離結構
212a:鰭片(經堆疊鰭片)
212b:鰭片(經堆疊鰭片)
212c:鰭片(經堆疊鰭片)
216:虛置閘極結構
220:半導體層(奈米線)
222:半導體層
230:虛置界面層
232:虛置閘極電極
234:第一閘極硬罩幕層
236:第二閘極硬罩幕層
238:閘極間隔物
240:源極/汲極部件
242:接觸蝕刻停止層
244:層間介電層
246:閘極溝槽
248:界面層
249:罩幕層
250a:閘極介電層
250b:閘極介電層
250c:閘極介電層
252a:界面層
252b:界面層
252c:界面層
254a:高介電常數介電層
254b:高介電常數介電層
254c:高介電常數介電層
260:蓋層(厚度調整層)
261:罩幕層
270:退火製程
271:退火製程
272:部分
274:氧原子的運動
276:非晶矽層
282:閘極電極層
P1:通道節距
S1:間隔
TIL1:厚度
TIL2:厚度
TIL3:厚度
依據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，依據本產業的一般作業，圖式並未必按照比率繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1A圖及第1B圖是依據一些實施例之半導體裝置的示意性方塊圖及用於輸入/輸出及核心裝置的三個閘極堆疊的相應的局部剖面示意圖。
第2A圖及第2B圖是依據一些實施例之用於形成如第1A圖及第1B圖所繪示的半導體裝置的方法的流程圖。
第3圖是依據一些實施例之半導體裝置的透視示意圖。
第4圖、第5圖、第6圖、第7圖、第8圖、第9圖、第10圖、第11圖、第12圖、第13圖、第14圖、第15圖、第16圖、第17圖及第18圖是依據一些實施例之半導體裝置在第2A圖及第2B圖所述的方法的製程期間的剖面示意圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同部件(feature)。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本說明書敘述了一第一部件形成於一第二部件之上或上方，即表示其可能包括上述第一部件與上述 第二部件是直接接觸的實施例，亦可能包括了有額外的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與第二部件可能未直接接觸的實施例。另外，以下揭露的不同範例可能重複使用相同的參照符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
再者，其中可能用到與空間相對用詞，例如「在......之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個(些)部件或特徵與另一個(些)部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，其中所使用的空間相對形容詞也將依轉向後的方位來解釋。此外，除非另有定義，否則當使用“大約”、“近似於”或其他類似的用語等描述一個數值或一個數值範圍時，此術語旨在涵蓋在包括所述數值的+/- 10%的範圍內的數字。舉例而言，技術用語“大約5nm”涵蓋從4.5nm至5.5nm的尺寸範圍。
本揭露整體而言是有關於半導體裝置，更具體而言，是有關於在同一基板上具有輸入/輸出(I/O)裝置(或電晶體)與擁有奈米線通道的核心裝置(或電晶體)的積體電路(IC)。在一實施例中，至少兩個具有經過堆疊的奈米線通道的全繞式閘極(gate-all-around,GAA)裝置被放置在積體電路的核心區域中，例如，分別用於實現高速應用與低功率(及/或低漏電流)應用，同時將第三個全繞式閘極裝置放置在積體電路的輸入/輸出區域中，以實現輸入/輸出應用(包括靜電放電(electrostatic discharge,ESD)應用)。
輸入/輸出區域的操作電壓可以相似於外部電壓(外部/周邊電路的電壓位準(voltage level))，並且高於核心區域的操作電壓。為了適應更高的操作電壓，與核心區域中的電晶體相比，輸入/輸出區域中的電晶體可具有較厚的閘 極介電層。在核心區域，電晶體的閘極介電層的厚度與電路速度及漏電流性能相關。隨著閘極介電層較薄，則全繞式閘極裝置較適合於高速應用。隨著閘極介電層較厚，則全繞式閘極裝置較適合於低功率(及/或低漏電流)應用。在其他實施例中，用於高速應用的全繞式閘極裝置具有比用於低功率(及/或低漏電流)應用的全繞式閘極裝置更薄的閘極介電層。本揭露的實施例提供了靈活的設計整合方案，以適應同一積體電路中的不同電路。根據本揭露的製造方法可以容易地整合到現有的半導體製造流程中。參照第1A圖到第18圖描述本揭露的各個實施例的細節。
請同時參照第1A圖及第1B圖，其中繪示出根據本揭露的實施例所製造的半導體結構10(例如，積體電路10)的示意性方塊圖。積體電路10包括核心區域12及輸入/輸出區域14。核心區域12包括邏輯電路、記憶體電路及其他核心電路。輸入/輸出區域14包括輸入/輸出單元、靜電放電單元及其他電路。核心區域12包括裝置區域16，且全繞式閘極裝置18及全繞式閘極裝置20形成於裝置區域16中。在一些實施例中，如第1B圖所繪示，全繞式閘極裝置18與全繞式閘極裝置20彼此相鄰放置(或鄰接)，其中第1B圖是局部剖面示意圖。在一些其他實施例中，全繞式閘極裝置18與全繞式閘極裝置20彼此隔開，例如，藉由位於兩者之間或在核心區域12的不同裝置區域中的其他全繞式閘極裝置而彼此隔開。輸入/輸出區域14包括裝置區域22，且第三全繞式閘極裝置24形成於裝置區域24中。全繞式閘極裝置24位於與全繞式閘極裝置18及20相距一間隔「S1」的位置。在所繪示的實施例中，間隔S1是全繞式閘極裝置18或20的閘極節距(gate pitch)的至少4倍或全繞式閘極裝置18或20的通道節距(channel pitch)的至少4倍。可以使用兩個相鄰的閘極或通道之間的中心到中心距離(center-to-center distance)或邊緣到邊緣距離(edge-to-edge distance)，以定義閘極節距及通道節距。在第1B圖中繪示出例示性的通道節距P1，其為兩個相鄰通道之間的邊緣到邊緣距離。間 隔S1被設計為藉由在將裝置區域16及22圖案化時提供裕度(margin)，以簡化製程。
三個全繞式閘極裝置18、20及24中的每一個均包括在基板27上方垂直堆疊的多個通道構件26。隔離結構36形成於基板27中且相鄰於全繞式閘極裝置18、20及24。在每一個全繞式閘極裝置中的通道構件26的數量可以在2到10的範圍內。每一個通道構件26包括矽或其他合適的半導體材料。全繞式閘極裝置18的通道構件26被閘極介電層28a圍繞，此閘極介電層28a可以包括界面層30a及高介電常數(high-k)介電層32a。全繞式閘極裝置20的通道構件26被閘極介電層28b圍繞，此閘極介電層28b可以包括界面層30b及高介電常數介電層32b。全繞式閘極裝置24的通道構件26被閘極介電層28c圍繞，此閘極介電層28c可以包括界面層30c及高介電常數介電層32c。閘極電極(未繪示)包裹在每個閘極介電層28a、28b及28c周圍或上方。閘極電極可以包括一個或多個功函數金屬層及塊材(bulk)金屬層。在本實施例中，全繞式閘極裝置18與20共用相同的閘極電極，並且全繞式閘極裝置24具有分離的閘極電極。
全繞式閘極裝置18、20及24具有不同的閘極介電層厚度。舉例而言，輸入/輸出區域14中的全繞式閘極裝置24包括具有第一厚度(電容等效厚度(capacitance equivalent thickness,CET))的閘極介電層28c，此第一厚度是適合於高電壓應用的最厚的閘極介電層。核心區域12中的全繞式閘極裝置20包括具有第二厚度的閘極介電層28b，此第二厚度是適合於低功率及低漏電流應用的中等厚度(中等電容等效厚度)。核心區域12中的全繞式閘極裝置18包括具有第三厚度的閘極介電層28a，此第三厚度是最適合於高速應用的最薄的閘極介電層(最薄的電容等效厚度)。因此，積體電路10可以被稱為三閘極電晶體(tri-gate transistor)裝置。在其他實施例中，在閘極介電層28a、28b及28c之中，高介電常數介電層32a、32b及32c可以具有實質上相同的物理厚度(例如，從大約20Å到大約100Å)，而 界面層30a、30b及30c具有不同的物理厚度。作為示範例，界面層30b可以比界面層30a更厚約10%至約20%。如果界面層30b的厚度比界面層30a的厚度更厚的程度小於10%，則漏電流問題可能會開始降低電路性能；如果界面層30b的厚度比界面層30a的厚度更厚的程度大於20%，則核心裝置的速度可能會減慢太多。界面層30c的厚度可以是界面層30a的厚度的約2倍至約4倍。如果界面層30c的厚度比界面層30a的厚度更厚的程度小於約2倍，則高電壓性能將降低；界面層30c的厚度將降低。如果界面層30c的厚度比界面層30a的厚度更厚的程度大於4倍，則由於氧化物厚度很大，輸入/輸出裝置的閘極驅動能力(gate drive capability)變弱。在一個特定的例子中，界面層30a的厚度在從大約5Å(埃)到大約20Å之間的範圍，界面層30b的厚度與界面層30a的厚度的比率為約1.1：1到約1.2：1，且界面層30c的厚度在從大約20Å到大約40Å之間的範圍。
第2A圖及第2B圖是依據本揭露的各個實施例之用於形成三閘極電晶體裝置的方法100的流程圖。下文將結合第3圖到第17圖描述第2A圖及第2B圖，其中第3圖到第17圖是根據方法100在製造的各個階段的工件的局部剖面示意圖。方法100僅是示例，並且不意圖將本揭露限制於申請專利範圍中明確記載的範圍之外。可以在方法100之前、之間及之後提供額外的步驟，並且對於方法100的附加實施例，可以移動、替換或省略所述的一些步驟。可以在第3圖到第17圖所繪示的半導體裝置中添加額外的部件，並且在半導體裝置的其他實施例中，可以替換、修改或省略下文所描述的某些部件。
在操作步驟102中，方法100(第2A圖)提供包括第一區域202及第二區域204的半導體結構200(或半導體裝置200)，如第3圖所繪示。區域202及204中的每一個包括裝置區域，此裝置區域包括提供不同功能的電晶體。在一些實施例中，第一區域202是核心區域，且第二區域204是輸入/輸出(I/O)區域。在那些實施例中，核心裝置區域是指包括邏輯單元(例如，逆變器(inverter)、反及閘 (NAND)、反或閘(NOR)、及閘(AND)、或閘(OR)、正反器(Flip-Flop))以及記憶體單元(例如，靜態隨機存取記憶體(SRAM)的裝置區域、動態隨機存取記憶體(DRAM)及快閃記憶體(Flash))。輸入/輸出裝置區域是指中介於核心裝置區域與外部/周邊電路(例如，位於印刷電路板(PCB)上有半導體裝置200安裝於其上的電路)之間的裝置區域。在所繪示的實施例中，核心區域202包括用於高速應用的全繞式閘極核心裝置結構206a及用於低功率與低漏電流應用的全繞式閘極核心裝置結構206b。輸入/輸出區域204包括用於輸入/輸出或靜電放電應用的全繞式閘極輸入/輸出裝置結構206c。
裝置結構206a、206b及206c中的每一個包括基板208、隔離結構210、鰭片212a、212b或212c、以及虛置閘極結構216，其中鰭片212a、212b或212c包括垂直堆疊的交替的半導體層220及222(也稱為經堆疊鰭片212a、212b或212c)，且虛置閘極結構216與經堆疊鰭片212a、212b或212c嚙合。
在一些實施例中，基板208包括矽。替代地或額外地，基板208包括另一種元素半導體(例如，鍺)；化合物半導體(例如，碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦及/或銻化銦)；合金半導體(例如，矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)及/或砷磷化銦鎵(GaInAsP))；或上述之組合。在一些實施例中，基板208包括一種或複數種III-V族材料、一種或複數種II-IV族材料或上述之組合。在一些實施例中，基板208是絕緣體上覆半導體(semiconductor-on-insulator)基板，例如，絕緣體上覆矽(silicon-on-insulator,SOI)基板、絕緣體上覆矽鍺(silicon germanium-on-insulator,SGOI)基板或絕緣體上覆鍺(germanium-on-insulator,GOI)基板。可藉由使用氧注入隔離(separation by implantation of oxygen,SIMOX)、晶片接合及/或其他合適的方法，而製造絕緣體上覆半導體基板。基板208可包括依據半導體裝置200的設計需求而配置的各種摻雜區域。P型摻雜區域 可以包括p型摻質，例如，硼、銦、其他p型摻質或上述之組合。N型摻雜區可以包括n型摻質，例如，磷、砷、其他n型摻質或上述之組合。在一些實施例中，基板208包括由p型摻質及n型摻質的組合所形成的摻雜區域。各種摻雜區域可直接形成在基板208上及/或基板208中，例如，提供p型井結構、n型井結構、雙重井(dual-well)結構、凸起結構或上述之組合。可進行離子佈植製程、擴散製程及/或其他合適的摻雜製程，以形成各種摻雜區域。在一些實施例中，在n型井之上形成p型全繞式閘極裝置及p型鰭式場效電晶體裝置，而在p型井之上形成n型全繞式閘極裝置及n型鰭式場效電晶體裝置。裝置結構206a、206b及206c中的每一個可以各自獨立地為n型或p型裝置。
隔離結構210可以包括氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(fluoride-doped silicate glass,FSG)、低介電常數(low-k)介電材料及/或其他合適的絕緣材料。隔離結構210可以是淺溝槽隔離(STI)特徵。其他隔離結構也是可能的，例如，場氧化物(field oxide)、矽的局部氧化(local oxidation of silicon,LOCOS)及/或其他合適的結構。隔離結構210可以包括多層結構，例如，具有一個或多個熱氧化物襯層。
經堆疊鰭片212a、212b及212c中的每一個具有交替堆疊的半導體層220及222。在材料及/或組成上，半導體層220中的第一半導體材料與半導體層222中的第二半導體材料是不同的。第一半導體材料及第二半導體材料中的每一個可以包括矽、鍺、化合物半導體(其包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及銻化銦)、或合金半導體(其包括矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)及砷磷化銦鎵(GaInAsP))。在本實施例中，半導體層220包括矽，並且半導體層222包括鍺或矽鍺合金。經堆疊鰭片212a及212b中的半導體層220及222可以額外包括摻質(例如，磷、砷、硼及/或銦)，以改善後續形成的全繞式閘極電晶體的性能。
經堆疊鰭片212a、212b及212c可以藉由在基板208上磊晶成長半導體層220及222而形成，然後藉由任何合適的方法進行圖案化以形成個別獨立的經堆疊鰭片212a、212b及212c。舉例而言，可使用一個或多個光微影製程(photolithography process)，包括雙重圖案化製程或多重圖案化製程，而將結構圖案化。一般而言，雙重圖案化或多重圖案化製程結合了光微影製程及自對準製程(self-aligned process)，以創造具有較小節距(pitch)的圖案，舉例而言，此圖案所具有的節距比使用單一直接光微影製程所能夠得到的節距更小。舉例而言，在一實施例中，形成犧牲層於基板之上並使用光微影製程將其圖案化。使用自對準製程形成間隔物於經過圖案化的犧牲層旁。之後，移除犧牲層，然後可以藉由蝕刻初始的半導體層220、222及基板208，而使用剩餘的間隔物或心軸(mandrel)將經堆疊鰭片212a、212b及212c圖案化。蝕刻製程包括乾式蝕刻、濕式蝕刻、反應性離子蝕刻(reactive ion etching,RIE)及/或其他合適的製程。在所繪示的實施例中，經堆疊鰭片212a、212b及212c在相同方向上縱向延伸(縱向軸線平行)。在一些實施例中，核心區域202中的經堆疊鰭片212a及212b在相同方向(例如，沿著y方向)上縱向延伸，而輸入/輸出區域204中的經堆疊鰭片212c可以在不同的方向上縱向延伸，例如，沿著垂直方向(例如，沿著x方向)或其他方向。
虛置閘極結構216保留用於金屬閘極堆疊的區域，且虛置閘極結構216包括虛置界面層230、虛置閘極電極232、第一閘極硬罩幕層234及第二閘極硬罩幕層236。虛置界面層230形成在每一個經堆疊鰭片212a、212b及212c的頂表面及側壁表面上，並且形成在隔離結構210的頂表面上。虛置界面層230可以包括介電材料，例如，氧化物層(例如，二氧化矽(SiO2))或氮氧化物層(例如，氮氧化矽(SiON))，並且可以藉由化學氧化、熱氧化、原子層沉積(ALD)、化學氣相沉積(CVD)及/或其他合適的方法而沉積虛置界面層230。
虛置閘極電極232可以包括多晶矽(poly-Si)，並且可以藉由合適當 的沉積製程而形成，例如，低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)及電漿輔助化學氣相沉積(plasma-enhanced CVD,PECVD)。閘極硬罩幕層234及236中的每一個可以包括一層或多層介電材料，例如，氧化矽及/或氮化矽，並且可以藉由化學氣相沉積或其他合適的方法而形成。舉例而言，第一閘極硬罩幕層234可以包括與虛置閘極電極232相鄰的氧化矽層，且第二閘極硬罩幕層236可以包括氮化矽層。可以藉由光微影及蝕刻製程而將各種膜層230、232、234及236圖案化。
為了使描述與圖式更清楚，第4圖到第6圖包括沿著第3圖所繪示的A-A剖線的全繞式閘極核心裝置結構206a的局部剖面示意圖，其中A-A剖線沿著經堆疊鰭片212a的長度方向(在Y-Z平面中)通過各個通道區域。在Y-Z平面中的全繞式閘極核心裝置結構206b及全繞式閘極輸入/輸出裝置結構206c的剖面示意圖相似於第4圖到第6圖所繪示的剖面示意圖，因此，為了簡潔起見，而將其省略。第7圖到第18圖包括沿著第3圖所繪示的B-B剖線的半導體裝置200的局部剖面示意圖，其中B-B剖線沿著經堆疊鰭片212a、212b及212c的長度方向(在X-Z平面中)通過多個通道區域。
在操作步驟104中，方法100(第2A圖)形成閘極間隔物238於虛置閘極結構216的側壁上，如第4圖所繪示。閘極間隔物238可包括介電材料，例如，氧化矽、氮化矽、氮氧化矽、碳化矽、其他介電材料或上述之組合，並且可包括一層或多層材料。可以藉由在半導體裝置200上沉積作為覆蓋層的間隔物材料，而形成閘極間隔物238。之後，藉由非等向性蝕刻製程而蝕刻間隔物材料。位於虛置閘極結構216側壁上的間隔物材料的部分成為閘極間隔物238。操作步驟104進一步形成源極/汲極部件240於源極/汲極區域中，如第圖5所繪示。舉例而言，操作步驟104可以蝕刻凹口於經堆疊鰭片212a、212b及212c中，並且在凹口中磊晶成長半導體材料。可以使半導體材料凸出於各個鰭片的頂表面上方。 操作步驟104可以分別形成用於n型及p型裝置的源極/汲極部件240。例如，操作步驟104可以形成具有n型摻雜矽的源極/汲極部件240而用於n型裝置，並且形成具有p型摻雜矽鍺的源極/汲極部件240而用於p型裝置。操作步驟104可以進一步形成接觸蝕刻停止層(CESL)242於源極/汲極部件240上，並且形成層間介電(ILD)層244於接觸蝕刻停止層242上。接觸蝕刻停止層242可以包括氮化矽、氮氧化矽、含氧(O)或碳(C)元素的氮化矽及/或其他材料；並且可以藉由化學氣相沉積、物理氣相沉積(PVD)、原子層沉積或其他合適的方法而形成接觸蝕刻停止層242。層間介電層244可以包括四乙氧基矽烷(tetraethylorthosilicate,TEOS)、未摻雜的矽酸鹽玻璃、或經摻雜的氧化矽，例如，硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、熔融矽石玻璃(fused silica glass,FSG)、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼摻雜矽玻璃(boron doped silicon glass,BSG)及/或其他合適的介電材料。可使用化學氣相沉積或流動式化學氣相沉積(flowable CVD,FCVD)或其他合適的方法而形成間介電層244。在操作步驟104之後可以進行化學機械研磨製程以移除過多的介電材料。在一些實施例中，化學機械研磨製程也移除閘極硬罩幕234及236，並暴露出虛置閘極電極232。
在操作步驟106中，方法100(第2A圖)移除虛置閘極電極232，從而形成閘極溝槽246，如第6圖所繪示。操作步驟106可以包括一種或多種蝕刻製程，這些蝕刻製程對虛置閘極電極232中的材料具有選擇性。藉由選擇抵抗蝕刻閘極間隔物238及層間介電層244的蝕刻劑，相鄰於虛置閘極電極232的閘極間隔物238及層間介電層244的部分被暴露於閘極溝槽246中，而沒有實質的蝕刻損失。這可能增加光微影製程的容忍度(tolerance)。蝕刻製程可以包括任何合適的蝕刻技術，例如，濕式蝕刻、乾式蝕刻、反應性離子蝕刻、灰化及/或其他蝕刻方法。在一實施例中，蝕刻製程是使用氟基蝕刻劑(例如，全氟甲烷(CF4)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)等)的乾式蝕刻製程。操作步驟106也包括從閘極 溝槽246移除虛置界面層230，如第7圖所繪示。
在操作步驟108中，方法100(第2A圖)從閘極溝槽246釋放全繞式閘極裝置結構206a、206b及206c的通道區域中的通道構件，如第8圖所繪示。在所繪示的實施例中，通道構件是奈米線。技術用語「奈米線」在本文中用於表示具有奈米級或甚至微米級尺寸並且具有細長形狀的任何材料部分，而與此部分的剖面形狀無關。因此，此技術用語指的是圓形與實質上圓形剖面的細長材料部分，以及，例如，包括圓柱形或實質上矩形的剖面的梁形或條形材料部分。為了簡化與清楚起見，在操作步驟110之後將半導體層220表示為奈米線220。在本實施例中，半導體層220包括矽，並且半導體層222包括矽鍺。可以選擇性地移除多個半導體層222。在一些實施例中，選擇性移除製程包括使用合適的氧化劑(例如，臭氧)，以氧化多個半導體層222。之後，可以選擇性地移除被氧化的半導體層222。在其他實施例中，操作步驟110包括乾式刻蝕製程以選擇性地移除半導體層222，此乾式刻蝕製程是藉由，例如，在500℃至700℃的溫度下施加HCl氣體或是施加全氟甲烷(CF4)、六氟化硫(SF6)及三氟甲烷(CHF3)的氣體混合物而進行。此時，如第8圖所繪示，在全繞式閘極核心裝置結構206a、206b的通道區域及全繞式閘極輸入輸出裝置結構206c的通道區域中形成垂直堆疊的奈米線220。雖然第9圖繪示每一個堆疊具有四個奈米線220，但是在其他實施例中可以存在更少或更多的垂直堆疊的奈米線220。舉例而言，每一個全繞式閘極裝置結構中的奈米線220的數量可以在2至10的範圍內。
在操作步驟110中，方法100(第2A圖)形成界面層248，此界面層248包裹位於全繞式閘極裝置結構206a、206b及206c中的所有奈米線220。界面層248可以包括介電材料，例如，氧化物層(例如，二氧化矽)或氮氧化物層(例如，氮氧化矽)，並且可以藉由化學氧化、熱氧化、原子層沉積、化學氣相沉積及/或其他合適的方法而沉積界面層248。界面層248具有適合於輸入/輸出應用的厚 度，例如，厚度在從大約20Å到大約40Å之間的範圍。在所繪示的實施例中，界面層248是藉由電漿輔助原子層沉積製程而沉積的二氧化矽層，電漿輔助原子層沉積製程適合於成長相對較厚的氧化物層。電漿輔助原子層沉積製程可以在從大約100℃到大約200℃的溫度範圍內，以從大約500W到大約700W的射頻功率施加包含氧氣(O2)及氬氣(Ar)的電漿。在沉積之後，界面層248可以進一步經歷氧化後退火(post oxide annealing,POA)製程，以改善閘極氧化物的品質。如後續所繪示，界面層248保留在全繞式閘極輸入輸出裝置結構206c中的奈米線220上作為輸入輸出氧化物層，而界面層248的其他部分將從在全繞式閘極核心裝置結構206a及206b中的其他奈米線220上被移除。
在操作步驟112中，方法100(第2A圖)在輸入/輸出區域上形成罩幕層249，並從位於全繞式閘極核心裝置結構206a及206b中的奈米線220上移除界面層248，如第10圖所繪示。可以藉由，例如，濕式蝕刻、乾式蝕刻、反應性離子蝕刻或其他合適的蝕刻方法，而移除界面層248。舉例而言，操作步驟108可以施加用於濕式蝕刻的基於氫氟酸(HF-based)的濕式蝕刻劑或是用於乾式蝕刻的氨(NH3)及氫氣(H2)混合物。在此操作步驟期間，罩幕層249覆蓋位於全繞式閘極輸入輸出裝置結構206c中的界面層248的部分。在下文的討論中，界面層248的剩餘部分被標示為界面層252c。在一些實施例中，罩幕層249是光阻層，例如，底部抗反射塗層(bottom antireflective coating,BARC)。
在操作步驟114中，方法100在全繞式閘極核心裝置結構206a及206b中形成另一個界面層以包裹奈米線220，如第11圖所繪示。界面層252a包裹位於全繞式閘極核心裝置結構206a中的奈米線220，而界面層252b包裹位於全繞式閘極核心裝置結構206b中的奈米線220。界面層252a及252b可以包括介電材料，例如，氧化物層(例如，二氧化矽)或氮氧化物層(例如，氮氧化矽)，並且可以藉由化學氧化、熱氧化、原子層沉積、化學氣相沉積及/或其他合適的方法而 沉積界面層252a及252b。在一些實施例中，界面層252a及252b中的每一個可以具有適合於高速應用的厚度，例如，厚度在從大約5Å到大約20Å之間的範圍。在一些實施例中，藉由與用於形成界面層252c的製程不同的製程成長界面層252a及252b。在所繪示的實施例中，界面層252a及252b是二氧化矽層，其在含過氧化氫(H2O2)的溶液(例如，SC1、SC2及SPM)中形成。在操作步驟114期間，罩幕層249保護界面層252c不會發生厚度變化。在操作步驟114之後，可在蝕刻製程或其他合適的製程(例如，灰化或光阻剝離(resist stripping))中移除罩幕層249。
在操作步驟116中，方法100(第2B圖)在閘極溝槽246中形成高介電常數介電層254，如第12圖所繪示，而在全繞式閘極核心裝置結構206a、全繞式閘極核心裝置結構206b及全繞式閘極輸入輸出裝置結構206c的通道區域中分別形成閘極介電層250a、250b及250c(統稱為閘極介電層250)。閘極介電層250a包括界面層252a及高介電常數介電層254a，其中界面層252a包裹全繞式閘極核心裝置結構206a的奈米線220，而高介電常數介電層254a包裹界面層252a。閘極介電層250b包括界面層252b及高介電常數介電層254b，其中界面層252b包裹全繞式閘極核心裝置結構206b的奈米線220，而高介電常數介電層254b包裹界面層252b。閘極介電層250c包括界面層252c及高介電常數介電層254c，其中界面層252c包裹全繞式閘極輸入輸出裝置結構206c的奈米線220，而高介電常數介電層254c包裹界面層252c。在所繪示的實施例中，界面層252a、252b、252c及高介電常數介電層254a、254b、254c被沉積為實質上順應性的膜層。高介電常數介電層254a、254b及254c的厚度可以實質上相同。可以使用任何合適的技術而沉積高介電常數介電層254，例如，原子層沉積、化學氣相沉積、金屬有機化學氣相沉積(metal-organic CVD,MOCVD)、物理氣相沉積、熱氧化、上述之組合及/或其他合適的技術。高介電常數介電層254可以包括金屬氧化物(例如，氧化鑭(LaO)、氧化鋁(AlO)、氧化鋯(ZrO)、氧化鈦(TiO)、五氧化二鉭(Ta2O5)、三氧化二釔 (Y2O3)、鈦酸鍶(SrTiO3,STO)、鈦酸鋇(BaTiO3,BTO)、氧化鋯鋇(BaZrO)、氧化鋯鉿(HfZrO)、氧化鑭鉿(HfLaO)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、鈦酸鍶鋇((Ba,Sr)TiO3,BST)、三氧化二鋁(Al2O3)等)、金屬矽化物(例如，氧化矽鉿(HfSiO)、氧化矽鑭(LaSiO)、氧化矽鋁(AlSiO)等)、金屬氮化物或半導體氮化物、金屬氮氧化物或半導體氮氧化物、上述之組合及/或其他合適的材料。在一個特定的例子中，高介電常數介電層254的厚度在從大約30Å到大約100Å之間的範圍。
在操作步驟118中，方法100(第2B圖)首先形成覆蓋閘極介電層250a、250b及250c的蓋層260，如第13圖所繪示。厚度調整層260可以包括一個或多個材料層。在所繪示的實施例中，厚度調整層260包括氮化鈦(TiN)。在此實施例的進一步方案中，蓋層260包括富含金屬的氮化鈦，例如，為約1.05：1或約2：1的鈦氮比(Ti：N ratio)。沉積方法包括物理氣相沉積、化學氣相沉積、原子層沉積或其他合適的方法。隨後，操作步驟120形成罩幕層261覆蓋全繞式閘極核心裝置結構206a及全繞式閘極輸入輸出裝置結構206c的奈米線220，並且從全繞式閘極核心裝置結構206b移除蓋層260，如第14圖所繪示。可以藉由，例如，濕式蝕刻、乾式蝕刻、反應性離子蝕刻或其他合適的蝕刻方法而移除蓋層260。在一些實施例中，罩幕層261是光阻層，例如，底部抗反射塗層。在操作步驟120之後，可以藉由，例如，蝕刻、灰化或光阻剝離而移除罩幕層261。此時，蓋層260僅保留在全繞式閘極核心裝置結構206a的閘極介電層250a及全繞式閘極輸入輸出裝置結構206c的閘極介電層250c上。
在操作步驟120中，方法100(第2B圖)進行退火製程(藉由第15圖中的箭號270表示)，以在界面層252b上啟動氧化物再生製程(oxide regrowth proces)。退火製程包括尖峰退火(spike annealing)製程，其具有含氮的環境，其初始溫度在大約500℃到大約700℃之間，並且峰值溫度在大約700℃到大約900℃ 之間。在一些實施例中，界面層252b的厚度可藉由進一步的矽消耗而增加約10%至約20%。蓋層260藉由從環境阻擋氧氣而限制界面層252a及252c的進一步成長。在操作步驟120之後，界面層252b的厚度TIL2大於界面層252a的厚度TIL1，但是仍然小於界面層252c的厚度TIL3。由於退火製程是在含氮的環境中進行的，因此高介電常數介電層254b可以吸收氮，進而導致高介電常數介電層254b中的氮濃度高於高介電常數介電層254a或254c中的氮濃度。
在方法100的一些其他實施例中，蓋層260是厚度調整層，例如，除氧層(oxygen-scavenging layer)260。相較於金屬氧化物(位於高介電常數閘極介電層中)中的金屬及矽(位於界面層中)，除氧層260具有更高的氧親和力。除氧層260可以包括金屬或金屬化合物，例如，鈦(Ti)、鉿(Hf)、鋯(Zr)、鉭(Ta)、鋁(Al)或上述之組合，例如，鈦鋁(TiAl)。除氧層260也可以由金屬氮化物(例如，氮化鉭(TaN)、氮化矽鉭(TaSiN)、氮化矽鈦(TiSiN))或金屬合金的氮化物形成(例如，氮化鈦鋁(TiAlN))。在一些實施例中，除氧層260可以是矽層。在一個特定的例子中，除氧層260包括富含金屬的氮化矽鈦(例如，Ti：N比為大約1.05：1至大約2：1)。除氧層260具有在高溫下從界面層252a清除氧的功能。在一些替代實施例中的操作步驟120中，方法100進行退火製程(藉由16圖中的箭號271表示)以啟動並實現氧的清除。可以使用尖峰退火而進行清除退火(scavenging anneal)，其中持續時間為毫秒等級，例如，在大約10毫秒與大約500毫秒之間。各個晶片的溫度可以在大約400℃至大約1100℃之間的範圍內。根據一些例示性的實施例，溫度在大約700℃至大約1,000℃之間的範圍內。
氧的清除製程至少從界面層252a及252c的底部剝奪氧氣，因此保留在界面層252a及252c中的矽，而在奈米線220的界面層252a及252c的結晶矽層的頂部形成另一層矽層。第16圖繪示出部分272的放大圖。箭號274被繪示而用以指示因清除而引起的氧原子的運動。因此，形成非晶矽層276。在從界面層252a (252c)的底部清除了氧氣之後，另一層矽層由界面層252a(252c)殘留的矽形成。在清除退火製程期間，高介電常數介電層254a(254c)可以與界面層252a(252c)的頂部分及從界面層252a(252c)的底部分清除的氧相互混合，而形成互混化合物(intermix compound)，此互混化合物可以是金屬矽酸鹽。互混化合物可能具有增加的氧含量。例如，當高介電常數介電層254a包括二氧化鉿(HfO2)時，互混化合物包括矽酸鉿(HfSiO4)。當高介電常數介電層254a包括二氧化鋯(ZrO2)時，互混化合物包括矽酸鋯(ZrSiO4)。
氧的清除製程化學性地減少界面層252a及252c。因此，界面層252a具有減小的厚度(例如，薄化約10%至約50%)，此減小的厚度小於界面層252b的厚度，或者甚至可以被消除(完全轉化)。由於氧化物的再成長，界面層252b仍然可能成長。界面層252c也遭受厚度損失，但是仍然大於界面層252b的厚度。
在操作步驟122中，方法100(第2A圖)在選擇性蝕刻製程中移除蓋層260，而在閘極溝槽246中暴露出閘極介電層250a、250b及250c，如第17圖所繪示。選擇性蝕刻製程可以包括乾式蝕刻、濕式蝕刻、反應性離子蝕刻及/或其他合適的製程。因此，隨著界面層厚度的變化，閘極介電層250a具有第一電容等效厚度，此第一電容等效厚度最薄而適合於高速應用；閘極介電層250b具有第二電容等效厚度，此第二電容等效厚度適中而適合於低功率及低漏電流應用；且閘極介電層250c具有最厚的電容等效厚度而適合於高電壓應用。
在操作步驟124中，方法100(第2B圖)在閘極溝槽中形成閘極電極層282，在核心區域及輸入/輸出區域中包裹閘極介電層250a、250b及250c。在所繪示的實施例中，全繞式閘極核心裝置結構206a及206b相鄰並共用相同的閘極電極層，而全繞式閘極輸入輸出裝置結構206c具有分離的閘極電極層。閘極電極層282是導電層，其包括一個或多個金屬層，例如，功函數金屬層、導電阻障層級金屬填充層。閘極電極層282可以針對的n型電晶體與p型電晶體分別形成， 其中n型電晶體與p型電晶體可能使用不同金屬層。功函數金屬層可以是p型功函數金屬層或n型功函數層。此p型功函數層包括具有足夠大的有效功函數(effective work function)的金屬，此金屬選自於但不限於氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鎢(W)、鉑(Pt)或上述之組合。此n型功函數層包括具有足夠低的有效功函數的金屬，此金屬選自於但不限於鈦(Ti)鋁(Al)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮矽化鉭(TaSiN)、氮矽化鈦(TiSiN)或上述之組合。閘極電極層282可以包括多個功函數金屬層，例如，第一金屬層及第二金屬層。作為示範例，第一金屬層可以包括氮化鈦，且第二金屬層可以包括鈦鋁合金(TiAl)或鈦、鉭、碳、鋁的其他組合，例如，碳化鋁鈦(TiAlC)或碳化鋁鉭(TaAlC)。閘極電極層282亦包括金屬填充層。金屬填充層可以包括鋁(Al)、鎢(W)、鈷(Co)及/或其他合適的材料。在各種實施例中，可以藉由鍍覆(plating)、原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸發(e-beam evaporation)或其他合適的製程，而形成閘極電極層282的金屬填充層。在各種實施例中，可以進行化學機械研磨製程以從閘極堆疊的金屬層移除過量的金屬，而提供實質上平坦的頂表面。
在方法100(第2B圖)的操作步驟126中，可以對半導體裝置200進行進一步的製程以形成本領域已知的各種部件及區域。舉例而言，後續的製程可以形成接觸件開口、接觸件金屬以及各種接觸件/導通孔/導線及多層內連線部件(例如，金屬層及層間介電質)，其被配置為連接各種部件以形成功能電路，此功能電路可以包括一個或多個多閘極(multi-gate)裝置。在此示範例的進一步改進中，多層內連線可以包括垂直內連線及水平內連線，此垂直內連線可為，例如，導通孔或接觸件，此水平內連線可為，例如，金屬線之類。各種內連線部件可以採用各種導電材料，包括銅、鎢及/或矽化物。在一示範例中，鑲嵌及/或雙鑲嵌製程用於形成與銅相關的多層內連線結構。再者，可以在方法100之前、之間及之後提供額外的製程步驟，並且根據方法100的各種實施例可以替換或省略所 述的一些製程步驟。
雖然目的並非用以限制，但是本揭露的一個或多個實施例為半導體裝置及其形成提供了許多優點。例如，本揭露的實施例提供在同一基板上及在同一積體電路中的全繞式閘極高速裝置、全繞式閘極低功率/低漏電流裝置及全繞式閘極高電壓裝置。全繞式閘極高速裝置及全繞式閘極低功率/低漏電流裝置位於積體電路的核心區域，例如，用於高速或低功率電路，而全繞式閘極高電壓裝置位於積體電路的輸入/輸出區域，用於實現輸入輸出電路或靜電放電電路。全繞式閘極高速裝置、全繞式閘極低功率/低漏電流裝置及全繞式閘極高電壓裝置具有各不相同的閘極介電質厚度，而在三種類型的裝置中產生性能差異。本實施例使電路設計者能夠藉由選擇不同類型的裝置而將位於積體電路的不同區域中的電路最佳化。
在一些示範性實施例中，提供一種積體電路。上述積體電路包括：基板，具有第一區域及第二區域；第一全繞式閘極裝置，位於上述第一區域中，其中上述第一全繞式閘極裝置包括：第一通道構件，在第一方向上縱向延伸；以及第一閘極結構，包裹上述第一通道構件的通道區域，其中上述第一閘極結構包括第一界面層，上述第一界面層具有在大致垂直於上述第一方向的第二方向上所測量到的第一厚度；第二全繞式閘極裝置，位於上述第一區域中，其中上述第二全繞式閘極裝置包括：第二通道構件，在上述第一方向上縱向延伸；以及第二閘極結構，包裹上述第二通道構件的通道區域，其中上述第二閘極結構包括第二界面層，上述第二界面層具有在上述第二方向上所測量到的第二厚度，且上述第二厚度大於上述第一厚度；以及第三全繞式閘極裝置，位於上述第二區域中，其中上述第三全繞式閘極裝置包括：第三通道構件，在上述第一方向上縱向延伸；以及第三閘極結構，包裹上述第三通道構件的通道區域，其中上述第三閘極結構包括第三界面層，上述第三界面層具有在上述第二方向上 所測量到的第三厚度，且上述第三厚度大於上述第二厚度。在一些實施例中，其中上述第二厚度與上述第一厚度的比率在大約1.1與大約1.2之間。在一些實施例中，其中上述第一厚度在約5Å與20Å之間。在一些實施例中，其中上述第三厚度在大約20Å和40Å之間。在一些實施例中，其中上述第一界面層、上述第二界面層及上述第三界面層中的每一者包括二氧化矽。在一些實施例中，其中上述第一閘極結構更包括第一介電層，包裹上述第一界面層，其中上述第二閘極結構更包括第二介電層，包裹上述第二界面層，其中上述第三閘極結構更包括第三介電層，包裹上述第三界面層，且其中在上述第二方向上所測量到的上述第一介電層、上述第二介電層及上述第三介電層的厚度實質上相等。在一些實施例中，其中上述第一介電層、上述第二介電層及上述該第三介電層中的每一者包括一材料，且上述材料是選自由氮化矽(SiN)、氮氧化矽(SiON)、氮氧碳化矽(SiCON)、碳氧化矽(SiOC)、二氧化鉿(HfO2)及三氧化二鋁(Al2O3)所組成的群組。在一些實施例中，其中上述第二介電層具有比上述第一介電層及上述第三介電層更高的氮濃度。在一些實施例中，其中上述第一全繞式閘極裝置及上述第二全繞式閘極裝置是上述積體電路的核心裝置，且其中上述第三全繞式閘極裝置是上述積體電路的輸入/輸出裝置。在一些實施例中，其中上述第一全繞式閘極裝置包括第一非晶矽層，位於上述第一界面層與上述第一通道構件之間，其中上述第二界面層與上述第二通道構件直接接觸，且其中上述第三全繞式閘極裝置包括第二非晶矽層，位於上述第三界面層與上述第三通道構件之間。
在另一些示範性實施例中，提供一種積體電路裝置。上述積體電路裝置包括：核心裝置，包括：第一通道構件；第一閘極結構，與上述第一通道構件嚙合，其中上述第一閘極結構包括第一界面層，其中上述第一界面層包裹上述第一通道構件的通道區域；第二通道構件；以及第二閘極結構，與上述第二通道構件嚙合，其中上述第二閘極結構包括第二界面層，其中上述第二界 面層包裹上述第二通道構件的通道區域，其中上述第二界面層在大致垂直於上述第二通道構件的縱軸的方向上的厚度大於上述第一界面層在大致垂直於上述第一通道構件的縱軸的方向上的厚度；以及輸入/輸出裝置，包括：第三通道構件；以及第三閘極結構，與上述第三通道構件嚙合，其中上述第三閘極結構包括第三界面層，其中上述第三界面層包裹上述第三通道構件的通道區域，其中上述第三界面層在大致垂直於上述第三通道構件的縱軸的方向上的厚度大於上述第二界面層的上述厚度。在一些實施例中，其中上述第二界面層的上述厚度與上述第一界面層的上述厚度的比率在大約1.1與大約1.2之間。在一些實施例中，其中上述第一界面層的上述厚度在約5Å與20Å之間。在一些實施例中，其中上述第一通道構件的縱軸、上述第二通道構件的縱軸及上述第三通道構件的縱軸彼此平行。在一些實施例中，其中上述第一界面層、上述第二界面層及上述第三界面層包括二氧化矽。
在另一些示範性實施例中，提供一種積體電路裝置的製造方法。上述製造方法包括：提供基板，其中上述基板具有第一通道構件、第二通道構件及第三通道構件，其中上述第一通道構件及上述第二通道構件位於積體電路裝置的核心區域中，且上述第三通道構件位於上述積體電路裝置的輸入/輸出區域中；藉由第一製程以形成第一氧化物層及第二氧化物層，其中上述第一氧化物層包裹上述第一通道構件的通道區域，且上述第二氧化物層包裹上述第二通道構件的通道區域；藉由不同於上述第一製程的第二製程，以形成第三氧化物層包裹上述第三通道構件的通道區域；分別形成第一介電層、第二介電層及第三介電層於上述第一氧化物層、上述第二氧化物層及上述第三氧化物層上；分別形成第一蓋層、第二蓋層及第三蓋層於上述第一介電層、上述第二介電層及上述第三介電層上；移除上述第二蓋層以暴露出上述第二介電層，其中在移除上述第二蓋層之後，上述第一蓋層及上述第三蓋層分別保留於上述第一介電層 及上述第三介電層上；以及在移除上述第二蓋層之後，進行退火製程以增加上述第二氧化物層的厚度。在一些實施例中，其中上述第二氧化物層的上述厚度相對於上述第一氧化物層的厚度的比率在大約1.1與大約1.2之間，且其中上述第三氧化物層的厚度大於上述第二氧化物層的上述厚度。在一些實施例中，其中上述第二製程在上述第一製程之前進行，且在進行上述第一製程之前，上述製造方法更包括：藉由上述第二製程，以形成上述第三氧化物層包裹上述第一通道構件的上述通道區域及上述第二通道構件的上述通道區域；形成蝕刻罩幕，以覆蓋上述積體電路裝置的上述輸入/輸出區域；當上述蝕刻罩幕覆蓋上述積體電路裝置的上述輸入/輸出區域時，從上述第一通道構件的上述通道區域且從上述第二通道構件的上述通道區域移除上述第三氧化物層；以及移除上述蝕刻罩幕，以暴露出上述第三氧化物層包裹上述第三通道構件的上述通道區域。在一些實施例中，其中上述第一製程包括使用過氧化氫、硫酸或上述之組合處理上述第一通道構件及上述第二通道構件。在一些實施例中，其中上進行上述退火製程包括尖峰退火製程，其中上述尖峰退火製程具有含氮的環境、初始溫度在大約500℃到大約700℃之間以及峰值溫度在大約700℃到大約900℃之間。
前述內文概述了許多實施例的部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明進行各種改變、置換或修改。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內， 當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200:半導體結構(半導體裝置)
202:第一區域(核心區域)
204:第二區域(輸入/輸出區域)
206a:裝置結構(全繞式閘極核心裝置結構)
206b:裝置結構(全繞式閘極核心裝置結構)
206c:裝置結構(全繞式閘極輸入/輸出裝置結構)
208:基板
210:隔離結構
220:半導體層(奈米線)
250a:閘極介電層
250b:閘極介電層
250c:閘極介電層
252a:界面層
252b:界面層
252c:界面層
254a:高介電常數介電層
254b:高介電常數介電層
254c:高介電常數介電層
282:閘極電極層
TIL1:厚度
TIL2:厚度
TIL3:厚度

Claims (13)

  1. 一種積體電路，包括：一基板，具有一第一區域及一第二區域；一第一全繞式閘極裝置，位於該第一區域中，其中該第一全繞式閘極裝置包括：一第一通道構件，在一第一方向上縱向延伸；以及一第一閘極結構，包裹該第一通道構件的一通道區域，其中該第一閘極結構包括一第一界面層，該第一界面層具有在大致垂直於該第一方向的一第二方向上所測量到的一第一厚度；一第二全繞式閘極裝置，位於該第一區域中，其中該第二全繞式閘極裝置包括：一第二通道構件，在該第一方向上縱向延伸；以及一第二閘極結構，包裹該第二通道構件的一通道區域，其中該第二閘極結構包括一第二界面層，該第二界面層具有在該第二方向上所測量到的一第二厚度，且該第二厚度大於該第一厚度；以及一第三全繞式閘極裝置，位於該第二區域中，其中該第三全繞式閘極裝置包括：一第三通道構件，在該第一方向上縱向延伸；以及一第三閘極結構，包裹該第三通道構件的一通道區域，其中該第三閘極結構包括一第三界面層，該第三界面層具有在該第二方向上所測量到的一第三厚度，且該第三厚度大於該第二厚度。
  2. 如請求項1所述之積體電路，其中該第二厚度與該第一厚度的比率在大約1.1與大約1.2之間。
  3. 如請求項1所述之積體電路，其中該第一厚度在大約5Å與20Å 之間。
  4. 如請求項1所述之積體電路，其中該第三厚度在大約20Å和40Å之間。
  5. 一種積體電路裝置，包括：一核心裝置，包括：一第一通道構件；一第一閘極結構，與該第一通道構件嚙合，該第一閘極結構包括一第一界面層，該第一界面層包裹該第一通道構件的一通道區域；一第二通道構件；以及一第二閘極結構，與該第二通道構件嚙合，該第二閘極結構包括一第二界面層，該第二界面層包裹該第二通道構件的一通道區域，其中該第二界面層在大致垂直於該第二通道構件的縱軸的方向上的厚度大於該第一界面層在大致垂直於該第一通道構件的縱軸的方向上的厚度；以及一輸入/輸出裝置，包括：一第三通道構件；以及一第三閘極結構，與該第三通道構件嚙合，該第三閘極結構包括一第三界面層，該第三界面層包裹該第三通道構件的一通道區域，其中該第三界面層在大致垂直於該第三通道構件的縱軸的方向上的厚度大於該第二界面層的該厚度。
  6. 如請求項5所述之積體電路裝置，其中該第一界面層、該第二界面層及該第三界面層包括二氧化矽。
  7. 一種積體電路裝置的製造方法，包括：提供一結構，該結構具有一第一通道構件、一第二通道構件及一第三通道構件，其中該第一通道構件及該第二通道構件位於一積體電路裝置的一核心區域 中，且該第三通道構件位於該積體電路裝置的一輸入/輸出區域中；藉由一第一製程以形成一第一氧化物層及一第二氧化物層，該第一氧化物層包裹該第一通道構件的一通道區域，且該第二氧化物層包裹該第二通道構件的一通道區域；藉由不同於該第一製程的一第二製程，以形成一第三氧化物層包裹該第三通道構件的一通道區域；形成一第一介電層、一第二介電層及一第三介電層分別於該第一氧化物層、該第二氧化物層及該第三氧化物層上；形成一第一蓋層、一第二蓋層及一第三蓋層分別於該第一介電層、該第二介電層及該第三介電層上；移除該第二蓋層以暴露該第二介電層，其中在移除該第二蓋層之後，該第一蓋層及該第三蓋層分別保留於該第一介電層及該第三介電層上；以及在移除該第二蓋層之後，進行一退火製程以增加該第二氧化物層的厚度，其中該第三氧化物層的厚度大於該第二氧化物層的厚度，且該第二氧化物層的厚度大於該第一氧化物層的厚度。
  8. 如請求項7所述之積體電路裝置的製造方法，其中進行該退火製程包括一尖峰退火製程，該尖峰退火製程具有含氮的環境、初始溫度在大約500℃到大約700℃之間以及峰值溫度在大約700℃到大約900℃之間。
  9. 一種半導體裝置，包括：一基板，具有一第一區域及一第二區域；一第一電晶體，位於該第一區域，該第一電晶體包括：一第一通道層；一第一閘極介電層，在該第一通道層上，該第一閘極介電層具有一第一厚度；以及 一第一閘極結構，在該第一閘極介電層上；一第二電晶體，位於該第一區域，該第二電晶體包括：一第二通道層；一第二閘極介電層，在該第二通道層上，該第二閘極介電層具有一第二厚度，該第二厚度大於該第一厚度；以及一第二閘極結構，在該第二閘極介電層上；以及一第三電晶體，位於該第二區域，該第三電晶體包括：一第三通道層；一第三閘極介電層，在該第三通道層上，該第三閘極介電層具有一第三厚度，該第三厚度大於該第二厚度；以及一第三閘極結構，在該第三閘極介電層上，其中該第一閘極介電層包括一第一界面層，該第二閘極介電層包括一第二界面層，且第三閘極介電層包括一第三界面層，以及其中該第一界面層比該第二界面層薄，且該第二界面層比該第三界面層薄。
  10. 如請求項9所述之半導體裝置，其中該第一閘極介電層包括一第一高介電常數介電層，該第二閘極介電層包括一第二高介電常數介電層，且第三閘極介電層包括一第三高介電常數介電層。
  11. 一種半導體裝置，包括：一基板；一第一多閘極電晶體，在該基板上，該第一多閘極電晶體包括：一第一通道層；一第一界面層，在該第一通道層上；以及一第一高介電常數介電層，在該第一界面層上；一第二多閘極電晶體，在該基板上，該第二多閘極電晶體包括： 一第二通道層；一第二界面層，在該第二通道層上；以及一第二高介電常數介電層，在該第二界面層上；以及一第三多閘極電晶體，在該基板上，該第三多閘極電晶體包括：一第三通道層；一第三界面層，在該第三通道層上；以及一第三高介電常數介電層，在該第三界面層上，其中該第三界面層的厚度大於該第二界面層的厚度，該第二界面層的厚度大於該第一界面層的厚度，且其中該第二高介電常數介電層具有比該第一高介電常數介電層更高的氮濃度。
  12. 如請求項11所述之半導體裝置，其中該第一多閘極電晶體及該第二多閘極電晶體位於一核心區域，且該第三多閘極電晶體位於一輸入/輸出區域。
  13. 一種半導體裝置的製造方法，包括：提供一結構，該結構具有一第一通道構件、一第二通道構件及一第三通道構件，其中該第一通道構件及該第二通道構件位於一積體電路裝置的一核心區域中，且該第三通道構件位於該積體電路裝置的一輸入/輸出區域中；形成一第一氧化物層、一第二氧化物層及一第三氧化物層，該第一氧化物層包裹該第一通道構件，該第二氧化物層包裹該第二通道構件，該第三氧化物層包裹該第三通道構件；形成一第一蓋層、一第二蓋層及一第三蓋層分別於該第一氧化物層、該第二氧化物層及該第三氧化物層上；移除該第二蓋層，其中該第一蓋層及該第三蓋層保留；以及在移除該第二蓋層之後，進行一氧化物成長製程以增加該第二氧化物層的厚 度，其中在進行該氧化物成長製程之後，該第二氧化物層的厚度大於該第一氧化物層的厚度且小於該第三氧化物層的厚度。
TW109140427A 2019-12-27 2020-11-19 半導體裝置及其製造方法、積體電路與其裝置及其製造方法 TWI865660B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/728,154 2019-12-27
US16/728,154 US11056396B1 (en) 2019-12-27 2019-12-27 Gate-all-around devices having gate dielectric layers of varying thicknesses and method of forming the same

Publications (2)

Publication Number Publication Date
TW202129973A TW202129973A (zh) 2021-08-01
TWI865660B true TWI865660B (zh) 2024-12-11

Family

ID=76507973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140427A TWI865660B (zh) 2019-12-27 2020-11-19 半導體裝置及其製造方法、積體電路與其裝置及其製造方法

Country Status (3)

Country Link
US (3) US11056396B1 (zh)
CN (1) CN113053888B (zh)
TW (1) TWI865660B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302692B2 (en) * 2020-01-16 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices having gate dielectric layers of varying thicknesses and methods of forming the same
US11615962B2 (en) * 2020-09-11 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods thereof
US20230023073A1 (en) * 2021-07-22 2023-01-26 Synopsys, Inc. Input/output devices that are compatible with gate-all-around technology
US11894276B2 (en) 2021-08-30 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having various gate oxide thicknesses and methods of forming the same
US12426307B2 (en) * 2021-08-30 2025-09-23 Intel Corporation Dual metal gate structures on nanoribbon semiconductor devices
CN114944392A (zh) * 2022-03-25 2022-08-26 中国科学院微电子研究所 一种半导体器件及其制造方法
US12364004B2 (en) * 2022-06-23 2025-07-15 International Business Machines Corporation Dummy fin contact in vertically stacked transistors
US20240113213A1 (en) * 2022-09-30 2024-04-04 International Business Machines Corporation Hybrid inserted dielecric gate-all-around device
US20240429277A1 (en) * 2023-06-23 2024-12-26 International Business Machines Corporation Multiple gate dielectrics for monolithic stacked devices
US20250366153A1 (en) * 2024-05-24 2025-11-27 Nxp Usa, Inc. Integration of thick i/o oxide for nanosheet gate-all-around devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201801292A (zh) * 2016-03-02 2018-01-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體儲存單元
TW201906162A (zh) * 2017-06-30 2019-02-01 台灣積體電路製造股份有限公司 半導體裝置、半導體裝置結構及半導體裝置的形成方法
TW201911404A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20190131189A1 (en) * 2016-11-29 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all-around semiconductor device and manufacturing method thereof
TW201926420A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置與其製作方法
TW201926419A (zh) * 2017-11-28 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置結構及其製造方法
TW201933492A (zh) * 2018-01-29 2019-08-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW201937659A (zh) * 2017-11-28 2019-09-16 台灣積體電路製造股份有限公司 半導體結構與其形成方法
TW201937770A (zh) * 2018-02-27 2019-09-16 台灣積體電路製造股份有限公司 半導體記憶裝置及其製造方法
US20190312120A1 (en) * 2018-04-06 2019-10-10 International Business Machines Corporation Gate stack quality for gate-all-around field-effect transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906441B2 (en) * 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
US8890264B2 (en) * 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US8987793B2 (en) * 2013-04-23 2015-03-24 Broadcom Corporation Fin-based field-effect transistor with split-gate structure
US10038079B1 (en) * 2017-04-07 2018-07-31 Taiwan Semicondutor Manufacturing Co., Ltd Semiconductor device and manufacturing method thereof
US10804367B2 (en) * 2017-09-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stacks for stack-fin channel I/O devices and nanowire channel core devices
US10714592B2 (en) * 2017-10-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10685887B2 (en) * 2017-12-04 2020-06-16 Tokyo Electron Limited Method for incorporating multiple channel materials in a complimentary field effective transistor (CFET) device
US10886368B2 (en) * 2018-08-22 2021-01-05 International Business Machines Corporation I/O device scheme for gate-all-around transistors
US11101359B2 (en) * 2018-11-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Gate-all-around (GAA) method and devices
US10734286B1 (en) * 2019-02-07 2020-08-04 International Business Machines Corporation Multiple dielectrics for gate-all-around transistors
US10700064B1 (en) * 2019-02-15 2020-06-30 International Business Machines Corporation Multi-threshold voltage gate-all-around field-effect transistor devices with common gates
US10763177B1 (en) * 2019-03-01 2020-09-01 International Business Machines Corporation I/O device for gate-all-around transistors
US10971630B2 (en) * 2019-04-24 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having both gate-all-around devices and planar devices
KR102714980B1 (ko) * 2019-05-29 2024-10-10 삼성전자주식회사 집적 회로 반도체 소자 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201801292A (zh) * 2016-03-02 2018-01-01 台灣積體電路製造股份有限公司 靜態隨機存取記憶體儲存單元
US20190131189A1 (en) * 2016-11-29 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all-around semiconductor device and manufacturing method thereof
TW201906162A (zh) * 2017-06-30 2019-02-01 台灣積體電路製造股份有限公司 半導體裝置、半導體裝置結構及半導體裝置的形成方法
TW201911404A (zh) * 2017-07-31 2019-03-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TW201926419A (zh) * 2017-11-28 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置結構及其製造方法
TW201937659A (zh) * 2017-11-28 2019-09-16 台灣積體電路製造股份有限公司 半導體結構與其形成方法
TW201926420A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置與其製作方法
TW201933492A (zh) * 2018-01-29 2019-08-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TW201937770A (zh) * 2018-02-27 2019-09-16 台灣積體電路製造股份有限公司 半導體記憶裝置及其製造方法
US20190312120A1 (en) * 2018-04-06 2019-10-10 International Business Machines Corporation Gate stack quality for gate-all-around field-effect transistors

Also Published As

Publication number Publication date
US20210202323A1 (en) 2021-07-01
US11056396B1 (en) 2021-07-06
US20210327765A1 (en) 2021-10-21
TW202129973A (zh) 2021-08-01
US12255105B2 (en) 2025-03-18
CN113053888B (zh) 2025-10-03
CN113053888A (zh) 2021-06-29
US20240395628A1 (en) 2024-11-28

Similar Documents

Publication Publication Date Title
TWI865660B (zh) 半導體裝置及其製造方法、積體電路與其裝置及其製造方法
US12051695B2 (en) Semiconductor devices having gate dielectric layers of varying thicknesses and methods of forming the same
US11450664B2 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
US11699621B2 (en) Method for patterning a lanthanum containing layer
TWI837706B (zh) 積體電路及其形成方法
US12191370B2 (en) Semiconductor device with tunable channel layer usage and methods of fabrication thereof
TWI801975B (zh) 半導體結構及其形成方法
US20250133716A1 (en) Source/drain feature separation structure
US20220367250A1 (en) Method of forming semiconductor device
CN222532104U (zh) 集成电路结构
TWI900240B (zh) 形成奈米結構裝置的方法及奈米結構裝置
US20250234622A1 (en) Nanostructure device with reduced high-k dielectric area and related method
US20250359281A1 (en) Gate structure with oxygen barrier and methods for manufacturing the same