TW201801292A - 靜態隨機存取記憶體儲存單元 - Google Patents

Abstract

靜態隨機存取記憶體儲存單元包括依序排列在第一方向的第一源極擴散區域到第四源極擴散區域、第一通閘電晶體其源極區域由第一源極擴散區域形成、第一上拉電晶體及第二上拉電晶體其源極區域由第二源極擴散區域形成、第一下拉電晶體及第二下拉電晶體其源極區域由第三源極擴散區域形成、第二通閘電晶體其源極區域由第四源極擴散區域形成、以及第一通閘電晶體與第二通閘電晶體之間的中間區域橫穿整個靜態隨機存取記憶體儲存單元。第一源極擴散區域及第四源極擴散區域中與中間區域隔開。

Description

靜態隨機存取記憶體儲存單元

本揭示案是有關於靜態隨機存取記憶體之佈局，及更進一步而言，是有關於可以縮小儲存單元尺寸的靜態隨機存取記憶體佈局。

一般來說，當靜態隨機存取記憶體(static random access memory；SRAM)用於資料儲存時，需要供電給靜態隨機存取記憶體。為滿足對便攜式電子裝置及高速計算的要求，需要將相當多個資料儲存單元整合至單一個靜態隨機存取記憶體晶片中，也可能需要將習用電晶體替換為具有更小大小及更低功耗的垂直電晶體來降低其功耗。然而，在半導體工業中，將垂直電晶體整合至靜態隨機存取記憶體晶片已顯現挑戰。

根據本揭示案之一些態樣，靜態隨機存取記憶體(static random access memory；SRAM)儲存單元包括依序排列在第一方向的第一源極擴散區域到第四源極擴散區域、第一通閘電晶體(其源極區域由第一源極擴散區域形成)、第一上拉電晶體及第二上拉電晶體(其源極區域由第二源極擴散區域形成)、第一下拉電晶體及第二下拉電晶體 (其源極區域由第三源極擴散區域形成)、第二通閘電晶體(其源極區域由第四源極擴散區域形成)，及第一通閘電晶體與第二通閘電晶體之間的中間區域，此中間區域沿平行於第一方向的方向直線延伸及橫穿整個靜態隨機存取記憶體儲存單元。第一源極擴散區域及第四源極擴散區域中之每一者與中間區域隔開。

10‧‧‧第一靜態隨機存取記憶體儲存單元

20‧‧‧第二靜態隨機存取記憶體儲存單元

50‧‧‧垂直電晶體

61‧‧‧第一靜態隨機存取記憶體儲存單元

62‧‧‧第二靜態隨機存取記憶體儲存單元

63‧‧‧第三靜態隨機存取記憶體儲存單元

64‧‧‧第四靜態隨機存取記憶體儲存單元

101‧‧‧接觸通孔

102‧‧‧淺溝隔離

105‧‧‧源極擴散區域

110‧‧‧源極區域

111‧‧‧矽化物區域

115‧‧‧通道

120‧‧‧汲極區域

121‧‧‧導電層

130‧‧‧閘電極

131‧‧‧區域連接層

135‧‧‧閘極絕緣層

160‧‧‧接觸通孔

170‧‧‧接觸通孔

180‧‧‧接觸通孔

191‧‧‧介電層

192‧‧‧介電層

193‧‧‧介電層

194‧‧‧介電層

210‧‧‧第一源極擴散區域

211‧‧‧源極擴散區域

215‧‧‧通道

220‧‧‧第二源極擴散區域

225‧‧‧通道

230‧‧‧第三源極擴散區域

235‧‧‧通道

240‧‧‧第四源極擴散區域

241‧‧‧第四源極擴散區域

245‧‧‧通道

252‧‧‧第一區域連接線

254‧‧‧第一資料儲存電極

255‧‧‧通道

256‧‧‧第二資料儲存電極

258‧‧‧第二區域連接線

262‧‧‧導電配線

264‧‧‧導電配線

265‧‧‧通道

266‧‧‧導電配線

268‧‧‧導電配線

270‧‧‧元件

272‧‧‧金屬配線

274‧‧‧金屬配線

280‧‧‧元件

292‧‧‧元件

294‧‧‧元件

296‧‧‧元件

298‧‧‧元件

310‧‧‧第一源極擴散區域

311‧‧‧源極擴散區域

315‧‧‧通道

320‧‧‧第二源極擴散區域

325‧‧‧通道

330‧‧‧第三源極擴散區域

335‧‧‧通道

340‧‧‧第四源極擴散區域

345‧‧‧通道

352‧‧‧元件

354‧‧‧元件

355‧‧‧通道

356‧‧‧元件

358‧‧‧元件

362‧‧‧元件

364‧‧‧元件

365‧‧‧通道

366‧‧‧元件

368‧‧‧元件

370‧‧‧元件

380‧‧‧元件

392‧‧‧閘電極

394‧‧‧元件

396‧‧‧元件

398‧‧‧閘電極

410‧‧‧離散源極擴散區域

440‧‧‧離散源極擴散區域

441‧‧‧第四源極擴散區域

500‧‧‧中間區域

510‧‧‧離散源極擴散區域

540‧‧‧離散源極擴散區域

600‧‧‧單個源極擴散區域

601‧‧‧單個源極擴散區域

700‧‧‧單個源極擴散區域

701‧‧‧單個源極擴散區域

800‧‧‧單個源極擴散區域

801‧‧‧單個源極擴散區域

900‧‧‧單個源極擴散區域

901‧‧‧單個源極擴散區域

D1‧‧‧距離

D2‧‧‧距離

D3‧‧‧距離

L10‧‧‧第一路徑

L20‧‧‧第二路徑

L30‧‧‧第三路徑

ND254‧‧‧第一資料儲存節點

ND256‧‧‧第二資料儲存節點

ND354‧‧‧第一資料儲存節點

ND356‧‧‧第二資料儲存節點

PD1‧‧‧第一下拉電晶體

PD10‧‧‧第一下拉電晶體

PD2‧‧‧第二下拉電晶體

PD20‧‧‧第二下拉電晶體

PG1‧‧‧第一通閘電晶體

PG10‧‧‧第一通閘電晶體

PG2‧‧‧第二通閘電晶體

PG20‧‧‧第二通閘電晶體

PU1‧‧‧第一上拉電晶體

PU10‧‧‧第一上拉電晶體

PU2‧‧‧第二上拉電晶體

PU20‧‧‧第二上拉電晶體

S910‧‧‧操作步驟

S920‧‧‧操作步驟

S930‧‧‧操作步驟

S940‧‧‧操作步驟

S950‧‧‧操作步驟

S960‧‧‧操作步驟

本揭示案之態樣最佳在閱讀附圖時根據下文之詳細說明來進行理解。應注意，依據工業中之標準實務，多個特徵並未按比例繪製。實際上，多個特徵之尺寸可任意增大或縮小，以便使論述明晰。

第1圖是根據本揭示案之多個實施例之靜態隨機存取記憶體儲存單元的示例性電路圖；第2A圖是根據本揭示案之一些實施例之一示例性垂直電晶體的關鍵元素示意性透視圖，及第2B圖是示例性垂直電晶體之示意性橫剖面圖；第3圖是根據本揭示案之一些實施例的靜態隨機存取記憶體儲存單元佈局；第4圖是第3圖中圖示的靜態隨機存取記憶體儲存單元佈局，其中僅圖示通道、源極擴散區域、閘極線，及汲極擴散區域； 第5圖是第3圖中圖示的靜態隨機存取記憶體儲存單元佈局，其中僅圖示通道、源極擴散區域、閘極線、汲極擴散區域及互連區域；第6圖是一放大圖，此圖示意地圖示第3圖中靜態隨機存取記憶體儲存單元之相鄰通閘電晶體之關鍵組件；第7A圖及第7B圖是根據本揭示案之一些實施例之靜態隨機存取記憶體儲存單元簡化佈局，其中僅圖示靜態隨機存取記憶體儲存單元之源極擴散區域；第8A圖及第8B圖是根據本揭示案之其他實施例的的靜態隨機存取記憶體儲存單元簡化佈局，此等簡化佈局基於對第6圖中圖示的靜態隨機存取記憶體儲存單元佈局之修改；以及第9圖圖示根據本揭示案之一實施例用於製造靜態隨機存取記憶體陣列之方法的流程圖。

以下揭示內容提供眾多不同的實施例或實例以用於實施本案提供之標的物的不同特徵。下文中描述組件及排列之特定實例以簡化本揭示案。此等組件及排列當然僅為實例，及不意欲進行限制。例如，在下文之描述中，第一特徵在第二特徵上方或之上的形成可包括其中第一特徵與第二特徵以直接接觸方式形成的實施例，及亦可包括其中在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵無法直接接觸之實施例。此外，本揭示案在多個實例中可重複元件符號及/或字母。此重複用於實現簡化與明晰 之目的，及其自身並不規定所論述之多個實施例及/或配置之間的關係。

此外，本案中可使用諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等之空間相對術語在以便於描述，以描述一個元件或特徵與另一或更多個元件或特徵之關係，如圖式中所圖示。空間相對術語意欲包含在使用或操作中之裝置除圖式中繪示之定向以外的不同定向。設備可經定向(旋轉90度或其他定向)，及本案中使用之空間相對描述詞同樣可相應地進行解釋。

儘管在本揭示案中，解釋兩個靜態隨機存取記憶體(static random access memory；SRAM)單元的電路圖及佈局，但應理解，靜態隨機存取記憶體可包括排列在陣列中之兩個以上靜態隨機存取記憶體儲存單元。在此種靜態隨機存取記憶體中，陣列同一列內的靜態隨機存取記憶體儲存單元字線可彼此連接，陣列同一行內的靜態隨機存取記憶體儲存單元位元線可彼此連接，及同一列或同一行中之靜態隨機存取記憶體儲存單元電源節點可彼此連接。

應理解，規定源極及汲極區域，及本揭示案中同一電晶體的源極及汲極區域僅用以彼此區分源極區域與汲極區域，及彼此區分源電極與汲電極。同一電晶體的源極及汲極區域可被分別視作汲極及源極區域，及同一電晶體的源電極及汲電極可被分別視作汲電極及源電極。換言之，源 極及汲極區域可互換使用，及源電極及汲電極亦可在本揭示案中互換使用。

在本揭示案中，當兩個或兩個以上電晶體的源極(汲極)區域由同一擴散區域形成及藉由同一擴散區域彼此連接時，此同一擴散區域被視作源極(汲極)擴散區域。當兩個或兩個以上電晶體的閘電極由同一閘極層形成及藉由同一閘極層而彼此連接時，此同一閘極層被視作閘極線。

在本揭示案中，源極擴散區域(電晶體之源極區域由此源極擴散區域形成)係指大量摻雜雜質(此等雜質在基板中的井之頂部部分中形成)的擴散區域，及由諸如淺溝隔離(shallow trench isolation；STI)之絕緣層圍繞。淺溝隔離具有比源極擴散區域更深，但比其中形成源極擴散區域之井更淺的溝槽深度。相鄰源極擴散區域藉由插入其之間的淺溝隔離隔開。

第1圖是根據本揭示案之多個實施例之靜態隨機存取記憶體儲存單元的示例性電路圖。

第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20在第1圖之示例性電路圖中圖示。根據一些實施例，第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20彼此完全相同，及彼此直接相鄰安置在靜態隨機存取記憶體之同一列中。

如第1圖所示，第一靜態隨機存取記憶體儲存單元10包括第一上拉電晶體PU1、第一下拉電晶體PD1及第 一通閘電晶體PG1。第一上拉電晶體PU1、第一下拉電晶體PD1及第一通閘電晶體PG1之汲電極電氣連接在第一資料儲存節點ND254。第一靜態隨機存取記憶體儲存單元10進一步包括第二上拉電晶體PU2、第二下拉電晶體PD2及第二通閘電晶體PG2。第二上拉電晶體PU2、第二下拉電晶體PD2及第二通閘電晶體PG2之汲電極電氣連接在第二資料儲存節點ND256。

在一些實施例中，第二上拉電晶體PU2及第二下拉電晶體PD2之閘電極經由第一資料儲存節點ND254電連接至第一下拉電晶體PD1、第一通閘電晶體PG1及第一上拉電晶體PU1之汲電極。第一上拉電晶體PU1及第一下拉電晶體PD1之閘電極經由第二資料儲存節點ND256電連接至第二下拉電晶體PD2、第二通閘電晶體PG2及第二上拉電晶體PU2之汲電極。

在一些實施例中，第一上拉電晶體PU1及第二上拉電晶體PU2之源電極連接至第一電源節點VDD1，而第一下拉電晶體PD1及第二下拉電晶體PD2之源電極連接至第二電源節點VSS1。根據一個實施例，第一電源節點VDD1電連接至由靜態隨機存取記憶體電源電路(未圖示)供應的正電壓電位，及第二電源節點VSS1電連接至接地。

第一通閘電晶體PG1及第二通閘電晶體PG2之閘電極連接至字線WL。第一通閘電晶體PG1及第二通閘電晶體PG2之源電極分別連接至第一位元線BL1及第二位元線BL2。

在第一靜態隨機存取記憶體儲存單元10之讀取操作期間，當第一通閘電晶體PG1及第二通閘電晶體PG2例如由於經由字線WL而應用於第一通閘電晶體PG1及第二通閘電晶體PG2之閘電極的讀取信號而開啟時，第一資料儲存節點ND254及第二資料儲存節點ND256中儲存之互補資料經由第一通閘電晶體PG1及第二通閘電晶體PG2傳輸至第一位元線BL1及第二位元線BL2，此等位元線分別連接至靜態隨機存取記憶體之感測放大器(未圖示)。在第一靜態隨機存取記憶體儲存單元10之寫入操作期間，當第一通閘電晶體PG1及第二通閘電晶體PG2例如由於經由字線WL而應用於第一通閘電晶體PG1及第二通閘電晶體PG2之閘電極的寫入信號而開啟時，被應用於第一資料線BL1及第二資料線BL2之互補資料經由第一通閘電晶體PG1及第二通閘電晶體PG2傳輸至第一資料儲存節點ND254及第二資料儲存節點ND256，並分別儲存在第一資料儲存節點ND254及第二資料儲存節點ND256。

請參看第1圖，第二靜態隨機存取記憶體儲存單元20包括第一上拉電晶體PU10、第一下拉電晶體PD10及第一通閘電晶體PG10。第一上拉電晶體PU10、第一下拉電晶體PD10及第一通閘電晶體PG10之汲電極電氣連接在第一資料儲存節點ND354。第一靜態隨機存取記憶體儲存單元10進一步包括第二上拉電晶體PU20、第二下拉電晶體PD20及第二通閘電晶體PG20。第二上拉電晶體PU20、第 二下拉電晶體PD20及第二通閘電晶體PG20之汲電極電氣連接在第二資料儲存節點ND356。

第一上拉電晶體PU10及第二上拉電晶體PU20之源電極連接至第三電源節點VDD2，此電源節點VDD2可與第一電源節點VDD1連接至同一電壓電位，而第一下拉電晶體PU10及第二下拉電晶體PU20之源電極連接至第四電源節點VSS2，此電源節點VSS2可與第二電源節點VSS1連接至同一電壓電位。

靜態隨機存取記憶體儲存單元20之第一通閘電晶體PG10及第二通閘電晶體PG20之閘電極連接至字線WL。第一通閘電晶體PG10及第二通閘電晶體PG20之源電極分別連接至第三位元線BL3及第四位元線BL4。

將省略與上述第一靜態隨機存取記憶體儲存單元10之彼等特徵重合的第二靜態隨機存取記憶體儲存單元20之其他特徵之描述，以避免重複。

第2A圖是根據本揭示案之一些實施例之一示例性垂直電晶體的一些元件的示意性透視圖，及第2B圖是示例性垂直電晶體之示意性橫剖面圖。配置為N型電晶體或P型電晶體的示例性垂直電晶體可用於第1圖中圖示的第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20。

請參看第2A圖及第2B圖，示例性垂直電晶體50包括源極區域110及汲極區域120及插入其間之通道115。源極區域110、通道115及汲極區域120可藉由將源極 區域110、通道115及汲極區域120以垂直於基板主表面的方向堆疊在彼此上，而垂直形成於基板(未圖示)上方。示例性垂直電晶體50進一步包括圍繞通道115之閘電極130，及插入閘電極130與通道115之間以便使通道115電絕緣於閘電極130的閘極絕緣層135。因為閘電極130圍繞通道115，因此示例性垂直電晶體50可被稱作垂直全繞閘極(vertical gate all-around；VGAA)電晶體。根據本揭示案之多個實施例，示例性垂直電晶體50可為N型電晶體或P型電晶體。然而，為便於說明，示例性垂直電晶體50經配置為N型電晶體，如下文描述中之實例。

示例性垂直電晶體50可形成於大量摻雜N型雜質的N+(「+」係指大量摻雜)源極擴散區域105中，N型雜質如P、As、Sb、N或上述各者之組合。源極擴散區域105可藉由由絕緣材料製成的淺溝隔離(shallow trench isolation；STI)102界定。藉由形成淺溝隔離102，示例性垂直電晶體50與形成於源極擴散區域105相鄰之源極擴散區域中之其他半導體裝置之間的電流漏電可得以最小化或被阻止。根據其他實施例，N+源極擴散區域105可由磊晶生長於基板上之磊晶層而形成。

N+源極擴散區域105之一部分充當示例性垂直電晶體50之源極區域110。儘管第2A圖及第2B圖中未圖示，但根據本揭示案之一個實施例，與示例性垂直電晶體50具有同一傳導率類型的額外垂直電晶體可在同一N+源極擴散區域105中形成，因此，形成於同一N+源極擴散區域 105中之所有垂直電晶體之源極區域直接彼此電連接。藉由參考下文將介紹的第3圖，此種特徵將更顯而易見。

根據一些實施例，示例性垂直電晶體50之通道115是單奈米線、多奈米線，或在垂直於基板主表面的方向觀察具有矩形或橢圓形狀的奈米桿類型。通道115可包括半導體材料，此半導體材料可由磊晶形成，如矽、鍺、矽鍺、碳化矽、硫磷、硫磷碳、第III-V族化合物半導體，等等。例如，第III-V族化合物半導體可包括磷化銦、砷化銦、砷化鎵、砷化鋁銦、磷化銦鎵、砷化銦鎵、鎵砷銻、氮磷化鎵、氮磷化鋁，或上述各者之組合。通道115可包括(如必要)少量摻雜P型雜質，以便形成P型半導體。可由多晶矽或諸如金屬、金屬合金、金屬矽化物等等之另一導電材料形成的閘電極130圍繞通道115。插入閘電極130與通道115之間以便使通道115絕緣於閘電極130的閘極絕緣層135可包括一或更多個高介電常數介電層，如金屬氧化物。金屬氧化物實例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu之氧化物，及/或上述各者之混合物。

示例性垂直電晶體50之汲極區域120由N+半導體層形成，此層包括大量摻雜的N型雜質，如P、As、Sb、N，或上述各者之組合。示例性電晶體50進一步包括由多晶矽、矽化物、金屬、金屬合金，或類似物形成於汲極區域120上方的導電層121。汲極區域120及導電層121之結合被稱作示例性電晶體50之頂板。如若必要，接觸通孔180可形 成於頂板上方以電連接頂板與形成於示例性電晶體50表面上之金屬層(第2A圖及第2B圖中未圖示)。

示例性電晶體50進一步包括N+源極擴散區域105上方的矽化物區域111。在一些實施例中，矽化物層111形成於及鄰接於源極擴散區域105，但矽化物層111之一部分被移除以便形成垂直電晶體50。源極擴散區域105及矽化物區域111之組合被視作底板。根據其他實施例，或者，鍺化物層可替代矽化物層形成於源極擴散區域上以實施包括源極擴散區域及鍺化物層之底板。另一接觸通孔170可形成於底板上方以電連接底板至金屬層(第2A圖及第2B圖中未圖示)，此金屬層如電源節點或位元線，形成於示例性電晶體50上方。

示例性電晶體50進一步包括位於閘電極130上方的區域連接層131。在一些實施例中，示例性垂直電晶體50之閘電極130可經由區域連接層131電連接至其他垂直電晶體之汲極區域。藉由參考第3圖及第5圖中圖示的第一資料儲存電極254及第二資料儲存電極256，及第一區域連接線252及第二區域連接線258，此等特徵將更顯而易見。區域連接層131可由多晶矽或另一導電材料形成，此材料如金屬、金屬合金、金屬矽化物，等等。在其他實施例中，閘電極130可經由接觸通孔160及/或區域連接層131而連接至形成於示例性電晶體50表面上之金屬層，如字線。

如第2B圖所示，示例性垂直電晶體50可包括一或更多個介電層，如介電層191到194。此等介電層可使多 個導電或半導體層彼此絕緣，及可包括複數個通孔，此等通孔中，形成接觸通孔160、170及180。應理解，介電層191到194僅以說明為目的，及根據本揭示案之實施例的示例性垂直電晶體50可具有少於四個或四個以上之介電層。

應理解，熟習此項技術者將認可，P型垂直電晶體可例如藉由使用不同種類的摻雜劑，利用上述提及之用以形成N型示例性垂直電晶體50的彼等材料製造而成。

根據一些實施例，前述垂直電晶體，或者N型或P型，在靜態隨機存取記憶體儲存單元中實施，如第1圖中圖示。此等特徵將藉由參考第3圖而更顯而易見。

第3圖是根據本揭示案之一些實施例的靜態隨機存取記憶體儲存單元佈局。第4圖是第3圖中圖示的靜態隨機存取記憶體儲存單元佈局，其中僅圖示通道、源極擴散區域、閘極線及汲極擴散區域。第5圖是第3圖中圖示的靜態隨機存取記憶體儲存單元佈局，其中僅圖示通道、源極擴散區域、閘極線、汲極擴散區域及互連區域。第6圖是一放大圖，此圖示意地圖示第3圖中靜態隨機存取記憶體儲存單元之相鄰通閘電晶體之一些組件。

請參看第3圖到第5圖，靜態隨機存取記憶體(static random access memory；SRAM)可包括第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20，此等單元以第一方向(X軸)排列在同一列中。第一靜態隨機存取記憶體儲存單元10包括第一通閘電晶體PG1、第一上拉電晶體PU1及第二上拉電晶體PU2、第一下 拉電晶體PD1及第二下拉電晶體PD2及第二通閘電晶體PG2，第一通閘電晶體PG1之源極區域由第一源極擴散區域210形成，第一上拉電晶體PU1及第二上拉電晶體PU2之源極區域由第二源極擴散區域220形成，第一下拉電晶體PD1及第二下拉電晶體PD2之源極區域由第三源極擴散區域230形成，第二通閘電晶體PG2之源極區域由第四源極擴散區域240形成。第一到第四源極擴散區域210、220、230及240依序在第一方向(X軸)上排列及彼此隔開。

在第一靜態隨機存取記憶體儲存單元10中，第一通閘電晶體PG1及第二通閘電晶體PG2分別以第一方向(X軸)排列在相對側。充當資料儲存電晶體的第一上拉電晶體PU1及第二上拉電晶體PU2及第一下拉電晶體PD1及第二下拉電晶體PD2排列在第一靜態隨機存取記憶體儲存單元10之相對側之間。

第一通閘電晶體PG1、第一上拉電晶體PU1及第一下拉電晶體PD1之通道215、225及235安置在平行於第一方向(X軸)之第一路徑L10中，而第二上拉電晶體PU2、第二下拉電晶體PD2及第二通閘電晶體PG2之通道245、255及265安置在平行於第一方向(X軸)的第二路徑L20中。第一路徑L10及第二路徑L20在垂直於第一方向(X軸)的第二方向(Y軸)上彼此隔開達距離D1，如第4圖中所示。

請參看第4圖，第二源極擴散區域220及第三源極擴散區域230在第一路徑L10與第二路徑L20之間連續延 伸，及第一源極擴散區域210及第四源極擴散區域240在第一路徑L10與第二路徑L20之間間斷延伸。根據一些實施例，第一源極擴散區域210覆蓋第一路徑L10處之區域，及與第一路徑L10與第二路徑L20之間的中心路徑L30隔開，及第四源極擴散區域240覆蓋第二路徑L20處之區域，及與中心路徑L30隔開。例如，第一源極擴散區域210在第一路徑L10與第二路徑L20之間之一部分之長度D2小於距離D1之一半，及第四源極擴散區域240在第一路徑L10與第二路徑L20之間之一部分之長度D3小於距離D1之一半。

如第3圖至第5圖所示，第一通閘電晶體PG1、第一上拉電晶體PU1及第一下拉電晶體PD1之汲極區域經由第一汲極擴散區域270而彼此電連接，第一汲極擴散區域270沿第一方向(X軸)延伸，及第二通閘電晶體PG2、第二上拉電晶體PU2及第二下拉電晶體PD2之汲極區域經由第二汲極擴散區域280而彼此電連接，第二汲極擴散區域280沿第一方向(X軸)延伸。

第一上拉電晶體PU1及第一下拉電晶體PD1之閘電極經由沿第一方向(X軸)延伸的第一閘極線294而彼此電連接。第二上拉電晶體PU2及第二下拉電晶體PD2之閘電極經由沿第一方向(X軸)延伸的第二閘極線296而彼此電連接。根據一些實施例，第一汲極擴散區域270與第二閘極線296經由第一資料儲存電極254而彼此電連接，及第二汲極擴散區域280與第一閘極線294經由第二資料儲存電極256而彼此電連接。第一通閘電晶體之閘電極292與第二通 閘電晶體之閘電極298例如經由第一區域連接線252與第二區域連接線258而分別電連接至沿第一方向(X軸)延伸的字線WL。如第5圖所示，第一資料儲存電極254及第二資料儲存電極256與第一區域連接線252與第二區域連接線258類似，是第一靜態隨機存取記憶體儲存單元10之區域連接線。第一資料儲存電極254及第二資料儲存電極256之配置與第一區域連接線252及第二區域連接線258可涉及參考第2B圖的前述區域連接層131，因此，此時將省略其描述以避免冗餘。

形成第一通閘電晶體PG1之源極區域的第一源極擴散區域210電連接至第一位元線，形成第一上拉電晶體PU1及第二上拉電晶體PU2之源極區域的第二源極擴散區域220電連接至第一電源節點VDD1，形成第一下拉電晶體PD1及第二下拉電晶體PD2之源極區域的第三源極擴散區域230電連接至第二電源節點VSS1，及形成第二通閘電晶體PG2之源極區域的第四源極擴散區域240電連接至第二位元線BL2。應理解，第一位元線BL1與第二位元線BL2及第一電源節點VDD1及第二電源節點VSS1可沿第二方向(Y軸)延伸，及由來自字線WL之不同金屬層而形成。

根據一些實施例，為改良字線WL與第一閘電極PG1及第二閘電極PG2之閘電極292及閘電極298之間的導電性及訊雜比，可由與第一位元線BL1及第二位元線BL2、第一電源節點VDD1及第二電源節點VSS1相同之層形成的金屬配線272及274分別安置於第一區域連接線252 與第二區域連接線258上方。如第3圖所示，字線WL、金屬配線272及274、第一區域連接線252及第二區域連接線258可經由接觸通孔101連接到彼此。

請參看第3圖，根據一些實施例，第一靜態隨機存取記憶體儲存單元10進一步包括第一到第四導電配線262、266、264及268，此等配線可由金屬分別形成於第一到第四源極擴散區域210、220、230，及240上方，以將第一到第四區域210、220、230及240分別地電連接至第一位元線BL1、第一電源節點VDD1、第二電源VSS1及第二位元線BL2。

請參看第3圖到第5圖，可與第一靜態隨機存取記憶體儲存單元10完全相同的第二靜態隨機存取記憶體儲存單元20包括第一通閘電晶體PG10(其源極區域由第一源極擴散區域310形成)、第一上拉電晶體PU10及第二上拉電晶體PU20(此兩者之源極區域由第二源極擴散區域320形成)，第一下拉電晶體PD10及第二下拉電晶體PD20(此兩者之源極區域由第三源極擴散區域330形成)，及第二通閘電晶體PG20(其源極區域由第四源極擴散區域340形成)。第一到第四源極擴散區域310、320、330，及340以第一方向(X軸)依序排列及彼此隔開。

在第二靜態隨機存取記憶體儲存單元20中，第一通閘電晶體PG10、第一上拉電晶體PU10及第一下拉電晶體PD10之通道315、325及335安置在第一路徑L10中，而第二上拉電晶體PU20、第二下拉電晶體PD20及第二通 閘電晶體PG20之通道345、355及365安置在第二路徑L20中。

類似於第一靜態隨機存取記憶體儲存單元10，在靜態隨機存取記憶體儲存單元20中，第二源極擴散區域320及第三源極擴散區域330在第一路徑L10與第二路徑L20之間連續延伸，及第一源極擴散區域310及第四源極擴散區域340在第一路徑L10與第二路徑L20之間間斷延伸。根據一些實施例，在靜態隨機存取記憶體儲存單元20中，第一源極擴散區域310覆蓋第一路徑L10處之區域，及與第二路徑L20隔開，及第四源極擴散區域340覆蓋第二路徑L20處之區域，及與第一路徑L10隔開。

靜態隨機存取記憶體儲存單元10及20在第一路徑L10與第二路徑L20之間具有中間區域500。中間區域500是在垂直於第一方向(X軸)及第二方向(Y軸)的一方向上橫穿整個靜態隨機存取記憶體儲存單元10及20的區域，且此區域在平行於第一方向(X軸)的方向上直線延伸。第一靜態隨機存取記憶體儲存單元10之第一源極擴散區域210及第四源極擴散區域240與第二靜態隨機存取記憶體儲存單元20之第一源極擴散區域310及第四源極擴散區域340中之每一者皆與中間區域500隔開。

應理解，第二靜態隨機存取記憶體儲存單元20中由元件符號370及380表示的元件分別對應於第一靜態隨機存取記憶體儲存單元10中之元件270及280，第二靜態隨機存取記憶體儲存單元20中由元件符號392、394、396， 及398表示的元件分別對應於第一靜態隨機存取記憶體儲存單元10之元件292、294、296及298，第二靜態隨機存取記憶體儲存單元20中由元件符號352、354、356、358表示的元件分別對應於第一靜態隨機存取記憶體儲存單元10之元件252、254、256，及258，第二靜態隨機存取記憶體儲存單元20中由元件符號BL3、VDD2、VSS2、BL4表示的元件分別對應於元件BL1、VDD1、VSS1、BL2，及第二靜態隨機存取記憶體儲存單元20中由元件符號362、364、366、368表示的元件分別對應於元件262、264、266、268。為避免重複，本揭示案中將省略其描述。

請再次參看第3圖至第5圖，第一靜態隨機存取記憶體儲存單元10之第二通閘電晶體PG2及第二靜態隨機存取記憶體儲存單元20之第一通閘電晶體PG10安置在第一靜態隨機存取記憶體儲存單元10資料儲存電晶體(如第一上拉電晶體PU1及第二上拉電晶體PU2及第一下拉電晶體PD1及第二下拉電晶體PD2)與第二靜態隨機存取記憶體儲存單元20之資料儲存電晶體(如第一上拉電晶體PU10及第二上拉電晶體PU20及第一下拉電晶體PD10及第二下拉電晶體PD20)之間。字線WL電連接至第一靜態隨機存取記憶體儲存單元10之第一通閘電晶體PG1及第二通閘電晶體PG2之閘電極292及298，及第二靜態隨機存取記憶體儲存單元20之第一通閘電晶體PG10及第二通閘電晶體PG20之閘電極392及398。

根據一些實施例，形成第一靜態隨機存取記憶體儲存單元10之第二通閘電晶體PG2之源極區域之第四源極擴散區域240，及形成第二靜態隨機存取記憶體儲存單元20之第一通閘電晶體PG10之源極區域之第一源極擴散區域310安置在參照第一方向(X軸)的對角線方向上。此種配置將在參考第6圖時更為顯而易見。

如第6圖所示，根據一些實施例，在第一方向(X軸)觀察時，第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240與第二靜態隨機存取記憶體儲存單元20之第一源極擴散區域310之間有空間。此外，第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240及第二靜態隨機存取記憶體儲存單元20之第一源極擴散區域310在第二方向(Y軸)上不彼此對準。因為第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240及第二靜態隨機存取記憶體儲存單元310之第一源極擴散區域310中之每一者沿第二方向(Y軸)而不連續地形成，因此當第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240及第二靜態隨機存取記憶體儲存單元20之第一源極擴散區域310與中間區域500隔開時，第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240與第二靜態隨機存取記憶體儲存單元20之第一源極擴散區域310之間的最短距離成為第6圖之AC。

另一方面，當在第一方向(X軸)觀察第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240及 第二靜態隨機存取記憶體儲存單元10之第一源極擴散區域310時，第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240與第二靜態隨機存取記憶體儲存單元20之第一源極擴散區域310之間的最短距離與AB或DC相同，此距離是第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240及第二靜態隨機存取記憶體儲存單元310之第一源極擴散區域310在第二方向(Y軸)上的界線L2與L4之間的距離。

請參看第6圖，根據一些實施例，第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240與第二靜態隨機存取記憶體儲存單元20之第一源極擴散區域310之間的最短距離AC與第一方向(X軸)(或邊界線L1或L3)之間的傾斜角θ滿足0度<θ≦90度，以縮小每一靜態隨機存取記憶體儲存單元的尺寸，但滿足相鄰源極擴散區域240與310之間的最短距離等於或大於預定距離的要求。根據其他實施例，傾斜角θ滿足45度≦θ≦90度。在此種範圍中，包括具有相鄰的源極擴散區域對角排列之靜態隨機存取記憶體儲存單元之靜態隨機存取記憶體可更有效地縮減每一靜態隨機存取記憶體儲存單元之尺寸，優於傾斜角θ小於45度的靜態隨機存取記憶體。

一般而言，諸如兩個相鄰源極區域之兩個相鄰的擴散區域之間的最短距離必須等於或大於預定距離D₀。預定距離D₀可藉由製造流程決定，或藉由所需裝置效能決 定，如容許的最大電流漏失量。換言之，兩個相鄰的源極擴散區域不可過於接近彼此。

根據本揭示案之實施例，當第一靜態隨機存取記憶體儲存單元10之第四源極擴散區域240與第二靜態隨機存取記憶體儲存單元310之第一源極擴散區域310安置在參照第一方向(X軸)的對角線方向及與中間區域500隔開時，第一靜態隨機存取記憶體儲存單元10與第二靜態隨機存取記憶體儲存單元20之間的距離可縮小而無需犧牲靜態隨機存取記憶體效能。因此，更多電晶體或更多靜態隨機存取記憶體儲存單元可形成於單元區域中，因為根據本揭示案之實施例，相鄰靜態隨機存取記憶體儲存單元之間的距離被縮短。因此，與具有相同晶片尺寸之靜態隨機存取記憶體相比(在其中，通閘電晶體之源極擴散區域在第二方向(Y軸)連續形成)，根據本揭示案之實施例之靜態隨機存取記憶體可具有更大資料儲存能力。

如第6圖所示，當AC等於預定距離D₀時，根據本揭示案之實施例之第一靜態隨機存取記憶體儲存單元10與第二靜態隨機存取記憶體儲存單元20之間的距離變成DC或AB，當θ大於0時，DC或AB等於D₀．cos(θ)，小於D₀。例如，當傾斜角θ是45度時，第一靜態隨機存取記憶體儲存單元10與第二靜態隨機存取記憶體儲存單元20之間的距離是0.707．D₀。因此，對在同一列形成的每一靜態隨機存取記憶體儲存單元而言，在第一方向(X軸)，尺寸縮 短0.293．D₀。當更多靜態隨機存取記憶體儲存單元整合至靜態隨機存取記憶體中時，實現晶粒區域的顯著縮小。

第7A圖及第7B圖是根據本揭示案之一些實施例之靜態隨機存取記憶體儲存單元簡化佈局，其中僅圖示靜態隨機存取記憶體儲存單元之源極擴散區域。

根據本揭示案之一些實施例，靜態隨機存取記憶體包括兩個以上排列在形成陣列之複數個列及複數個行中的靜態隨機存取記憶體儲存單元。例如，如第7A圖所示，四個靜態隨機存取記憶體儲存單元10、20、30，及40排列在兩個相鄰列及兩個相鄰行中。根據一些實施例，第三靜態隨機存取記憶體儲存單元30及第四靜態隨機存取記憶體儲存單元40可與前述的第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20完全相同。因此，此處將省略對與第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20的上述特徵重複之第三靜態隨機存取記憶體儲存單元30及第四靜態隨機存取記憶體儲存單元40之特徵的描述。

請參看第7A圖，第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20排列在第一方向(X軸)，亦即列方向，及第三靜態隨機存取記憶體儲存單元30及第四靜態隨機存取記憶體儲存單元40在第一方向(X軸)排列在第一靜態隨機存取記憶體儲存單元10及第二靜態隨機存取記憶體儲存單元20之相鄰列中。因此，第一靜態隨機存取記憶體儲存單元10及第三靜態隨機存取記 憶體儲存單元30排列在同一行，及第二靜態隨機存取記憶體儲存單元20及第四靜態隨機存取記憶體儲存單元40排列在另一相同行。

因為每一靜態隨機存取記憶體儲存單元中之第二源極擴散區域及第三源極擴散區域中之每一者在每一單元中是連續的，因此第一靜態隨機存取記憶體儲存單元10及第三靜態隨機存取記憶體儲存單元30之第二源極擴散區域及第三源極擴散區域分別成為單個源極擴散區域600及另一單個源極擴散區域700，每一者在由第一靜態隨機存取記憶體儲存單元10及第三靜態隨機存取記憶體儲存單元30佔據的區域中連續延伸。同樣，第二靜態隨機存取記憶體儲存單元20及第四靜態隨機存取記憶體儲存單元40之第二源極擴散區域及第三源極擴散區域分別變成單個源極擴散區域800及另一單個源極擴散區域900，每一者在由第二靜態隨機存取記憶體儲存單元20及第四靜態隨機存取記憶體儲存單元40佔據的區域中連續延伸。

顯而易見，當三個或三個以上靜態隨機存取記憶體儲存單元排列在同一行時，三個或三個以上靜態隨機存取記憶體儲存單元的所有第二(或第三)源極擴散區域直接彼此連接，及沿各個行連續延伸。

另一方面，因為每一靜態隨機存取記憶體儲存單元之第一源極擴散區域及第四源極擴散區域中之每一者並未在行方向(Y軸)完全延伸，因此第一靜態隨機存取記憶體儲存單元10及第三靜態隨機存取記憶體儲存單元30之 第一源極擴散區域包括彼此隔開的離散源極擴散區域210及410，及第一靜態隨機存取記憶體儲存單元10及第三靜態隨機存取記憶體儲存單元30之第四源極擴散區域包括彼此隔開的離散源極擴散區域240及440。離散源極擴散區域210及410及離散源極擴散區域240及440在行方向(Y軸)彼此偏移。同樣，第二靜態隨機存取記憶體儲存單元20及第四靜態隨機存取記憶體儲存單元40之第一源極擴散區域包括彼此間隔的離散源極擴散區域310及510，及第二靜態隨機存取記憶體儲存單元20及第四靜態隨機存取記憶體儲存單元40之第四源極擴散區域包括彼此間隔的離散源極擴散區域340及540。離散源極擴散區域210及410及離散源極擴散區域240及440在行方向(Y軸)彼此偏移。儘管第7A圖中未圖示，但淺溝隔離形成於相鄰源極擴散區域之間及定義源極擴散區域之邊界。

顯而易見，當三個或三個以上靜態隨機存取記憶體儲存單元排列在同一行時，三個或三個以上靜態隨機存取記憶體儲存單元的所有第一(或第四)源極擴散區域間斷地形成，及在行方向彼此隔開。

第7B圖圖示另一實例，在此實例中，第一到第四靜態隨機存取記憶體儲存單元61、62、63，及64在兩個相鄰列及兩個相鄰行中排列。根據一些實施例，第三靜態隨機存取記憶體儲存單元63及第四靜態隨機存取記憶體儲存單元64參照第一靜態隨機存取記憶體儲存單元61及第二靜態隨機存取記憶體儲存單元62水平翻轉。因此，第一靜態 隨機存取記憶體儲存單元61之第一源極擴散區域及第三靜態隨機存取記憶體儲存單元63之第一源極擴散區域彼此組合成為源極擴散區域211，及第二靜態隨機存取記憶體儲存單元62之第一源極擴散區域及第四靜態隨機存取記憶體儲存單元64之第一源極擴散區域彼此組合成為源極擴散區域311。另一方面，第一靜態隨機存取記憶體儲存單元61之第四源極擴散區域241與第二靜態隨機存取記憶體儲存單元62及第四靜態隨機存取記憶體儲存單元64之源極擴散區域311對角排列及與中間區域500隔開，及第三靜態隨機存取記憶體儲存單元63之第四源極擴散區域441與第二靜態隨機存取記憶體儲存單元62及第四靜態隨機存取記憶體儲存單元64之源極擴散區域311對角排列及與中間區域500隔開。儘管第7B圖中未圖示，但淺溝隔離形成於相鄰源極擴散區域之間及定義源極擴散區域之邊界。

因為每一靜態隨機存取記憶體儲存單元中之第二源極擴散區域及第三源極擴散區域中之每一者在每一單元中是連續的，因此第一靜態隨機存取記憶體儲存單元61及第三靜態隨機存取記憶體儲存單元63之第二源極擴散區域及第三源極擴散區域分別成為單個源極擴散區域601及另一單個源極擴散區域701，每一者在由第一靜態隨機存取記憶體儲存單元61及第三靜態隨機存取記憶體儲存單元63佔據的區域中連續延伸。同樣，第二靜態隨機存取記憶體儲存單元62及第四靜態隨機存取記憶體儲存單元64之第二源極擴散區域及第三源極擴散區域分別變成單個源極擴散區 域801及另一單個源極擴散區域901，每一者在由第二靜態隨機存取記憶體儲存單元62及第四靜態隨機存取記憶體儲存單元64佔據的區域中連續延伸。

第8A圖及第8B圖是根據本揭示案之其他實施例的的靜態隨機存取記憶體儲存單元簡化佈局，此等簡化佈局基於對第6圖中圖示的靜態隨機存取記憶體儲存單元佈局之修改。將省略對與前述佈局之特徵重複的特徵的描述，以免重複。

請參看第8A圖，形成第一靜態隨機存取記憶體儲存單元之第二通閘電晶體PG2之源極區域的第四源極擴散區域240之邊界線L2，及形成第二靜態隨機存取記憶體儲存單元之第一通閘電晶體PG10之源極區域的第一源極擴散區域310之邊界線L4在第二方向(Y軸)彼此對準。在此情況下，第一靜態隨機存取記憶體儲存單元之第四源極擴散區域240及第二靜態隨機存取記憶體儲存單元之第一源極擴散區域310與中間區域500隔開，因為第一靜態隨機存取記憶體儲存單元之第四源極擴散區域240及第二靜態隨機存取記憶體儲存單元之第一源極擴散區域310在第二方向(Y軸)彼此隔開一距離，例如預定距離D₀。

請參看第8B圖，形成第一靜態隨機存取記憶體儲存單元之第二通閘電晶體PG2之源極區域的第四源極擴散區域240，及形成第二靜態隨機存取記憶體儲存單元之第一通閘電晶體PG10之源極區域的第一源極擴散區域310在第二方向(Y軸)彼此對準。換言之，在每一靜態隨機存取 記憶體儲存單元中，通閘電晶體所形成於其中之源極擴散區域在第二方向(Y軸)不連續地形成。

儘管第8A圖及第8B圖中未圖示，但應理解，其他層之佈局，如區域連接線及金屬配線，可參考第3圖中圖示的靜態隨機存取記憶體佈局而經相應修正，以避免相鄰靜態隨機存取記憶體儲存單元之間短路。

第9圖圖示根據本揭示案之一實施例用於製造靜態隨機存取記憶體陣列之方法的流程圖。應理解，在第9圖圖示多個步驟之前、期間，及之後可提供額外的步驟，及下述步驟中之一些步驟可被替換或消除。操作/步驟之次序可互換。

在S910中，具有前述佈局、配置及結構之源極擴散區域及對應的矽化物層形成源極擴散區域。在S920中，電晶體中諸如通道層、閘電極層及閘極絕緣層之多個層形成於基板上方，此等層具有前述佈局、配置及結構。在S930中，具有前述佈局、配置及結構的汲極區域(頂板)形成於電晶體之多個層上方。在S940中，形成諸如觸柱、閘極觸點、區域連接，及板觸點之觸點。在S950中，在第一通孔位準形成第一通孔，及在第一金屬層位準形成第一位準金屬配線。在S960中，在第二通孔位準形成第二通孔，及在第二金屬層位準形成第二位準金屬配線。第一金屬層及第二金屬層形成字線、位元線，及電源線路。

根據本揭示案之一些態樣，靜態隨機存取記憶體(static random access memory；SRAM)包括在第一方 向彼此相鄰安置的第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元。第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元中之每一者包括在第一方向上安置在各個靜態隨機存取記憶體儲存單元相對側的第一通閘電晶體及第二通閘電晶體，及在第一通閘電晶體與第二通閘電晶體之間的區域中形成的複數個資料儲存電晶體。第一靜態隨機存取記憶體儲存單元之第二通閘電晶體及第二靜態隨機存取記憶體儲存單元之第一通閘電晶體安置在形成第一靜態隨機存取記憶體儲存單元之複數個資料儲存電晶體的區域與形成第二靜態隨機存取記憶體儲存單元之複數個資料儲存電晶體的區域之間。形成第一靜態隨機存取記憶體儲存單元之第二通閘電晶體之源極區域的源極擴散區域，及形成第二靜態隨機存取記憶體儲存單元之第一通閘電晶體之源極區域的源極擴散區域中之每一者與第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元的中間區域隔開。第一通閘電晶體與第二通閘電晶體之間的中間區域沿平行於第一方向的方向直線地延伸及橫穿整個第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元。

根據本揭示案之一些態樣，靜態隨機存取記憶體(static random access memory；SRAM)包括在行方向彼此相鄰安置的第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元。第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元中之每一者包 括在垂直於行方向的列方向上安置在各個靜態隨機存取記憶體儲存單元相對側的第一通閘電晶體及第二通閘電晶體，及安置在相對側之間的複數個資料儲存電晶體。第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元之第一通閘電晶體之源極區域由不同的源極擴散區域形成，此等源極擴散區域藉由隔離區域彼此隔開，或第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元之第二通閘電晶體之源極區域由不同的源極擴散區域形成，此等源極擴散區域由另一隔離區域彼此隔開。形成第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元之第二通閘電晶體之源極區域的源極擴散區域位於第一靜態隨機存取記憶體儲存單元及第二靜態隨機存取記憶體儲存單元之複數個資料儲存電晶體之相同一側。

根據本揭示案之一些態樣，當相鄰靜態隨機存取記憶體儲存單元之間斷形成的源極擴散區域安置在參照列方向的對角線方向上且彼此在列方向上不重疊時，安置在同一列中之相鄰靜態隨機存取記憶體儲存單元之間的距離可縮短。因此，更多電晶體或靜態隨機存取記憶體儲存單元可形成於單元區域中，因為縮短了相鄰靜態隨機存取記憶體儲存單元之間的距離。因此，根據本揭示案之實施例之靜態隨機存取記憶體可具有更大資料儲存能力。

根據本揭示案之一些態樣，靜態隨機存取記憶體之位元線及電源節點可由金屬層形成於靜態隨機存取記 憶體之源極擴散區域上方及可連接至源極擴散區域。因此，因為信號或功率經由比源極擴散區域具有相對更低電阻的金屬層而傳輸出入同一行靜態隨機存取記憶體儲存單元或供應出入同一行靜態隨機存取記憶體儲存單元，訊雜比及功率利用率效率可改良。

前述內容概括數個實施例之特徵，以便彼等熟習此項技術者可更佳地理解本揭示案之態樣。彼等熟習此項技術者應瞭解，本揭示案可易於用作設計或修正其他製程及結構之基礎，以實現與本案介紹之實施例相同的目的及/或達到與其相同的優勢。彼等熟習此項技術者亦應瞭解，此種同等構造不脫離本揭示案之精神及範疇，及可在不脫離本揭示案精神及範疇之情況下在本案中進行多種變更、取代及更動。

10‧‧‧第一靜態隨機存取記憶體儲存單元

101‧‧‧接觸通孔

20‧‧‧第二靜態隨機存取記憶體儲存單元

210‧‧‧第一源極擴散區域

215‧‧‧通道

220‧‧‧第二源極擴散區域

225‧‧‧通道

230‧‧‧第三源極擴散區域

235‧‧‧通道

240‧‧‧第四源極擴散區域

245‧‧‧通道

252‧‧‧第一區域連接線

254‧‧‧第一資料儲存電極

255‧‧‧通道

256‧‧‧第二資料儲存電極

258‧‧‧第二區域連接線

262‧‧‧導電配線

264‧‧‧導電配線

265‧‧‧通道

266‧‧‧導電配線

268‧‧‧導電配線

270‧‧‧元件

272‧‧‧金屬配線

274‧‧‧金屬配線

280‧‧‧元件

292‧‧‧元件

294‧‧‧元件

296‧‧‧元件

298‧‧‧元件

310‧‧‧第一源極擴散區域

315‧‧‧通道

320‧‧‧第二源極擴散區域

325‧‧‧通道

330‧‧‧第三源極擴散區域

335‧‧‧通道

340‧‧‧第四源極擴散區域

345‧‧‧通道

352‧‧‧元件

354‧‧‧元件

355‧‧‧通道

356‧‧‧元件

358‧‧‧元件

362‧‧‧元件

364‧‧‧元件

365‧‧‧通道

366‧‧‧元件

368‧‧‧元件

370‧‧‧元件

380‧‧‧元件

392‧‧‧閘電極

394‧‧‧元件

396‧‧‧元件

398‧‧‧閘電極

L10‧‧‧第一路徑

L20‧‧‧第二路徑

L30‧‧‧第三路徑

PD1‧‧‧第一下拉電晶體

PD10‧‧‧第一下拉電晶體

PD2‧‧‧第二下拉電晶體

PD20‧‧‧第二下拉電晶體

PG1‧‧‧第一通閘電晶體

PG10‧‧‧第一通閘電晶體

PG2‧‧‧第二通閘電晶體

PG20‧‧‧第二通閘電晶體

PU1‧‧‧第一上拉電晶體

PU10‧‧‧第一上拉電晶體

PU2‧‧‧第二上拉電晶體

PU20‧‧‧第二上拉電晶體

WL‧‧‧字線

500‧‧‧中間區域

Claims (1)

1. 一種靜態隨機存取記憶體儲存單元，包括：一第一源極擴散區域、一第二源極擴散區域、一第三源極擴散區域以及一第四源極擴散區域，依序排列在一第一方向中；一第一通閘電晶體，其一源極區域由該第一源極擴散區域形成；一第一上拉電晶體及一第二上拉電晶體，其源極區域由該第二源極擴散區域形成；一第一下拉電晶體及一第二下拉電晶體，其源極區域由該第三源極擴散區域形成；一第二通閘電晶體，其一源極區域由該第四源極擴散區域形成；及該第一通閘電晶體與該第二通閘電晶體之間的一中間區域，沿平行於該第一方向的一方向直線地延伸及橫穿整個該靜態隨機存取記憶體儲存單元，其中該第一源極擴散區域及該第四源極擴散區域中之每一者與該中間區域隔開。