[go: up one dir, main page]

TW201906162A - 半導體裝置、半導體裝置結構及半導體裝置的形成方法 - Google Patents

半導體裝置、半導體裝置結構及半導體裝置的形成方法 Download PDF

Info

Publication number
TW201906162A
TW201906162A TW107116124A TW107116124A TW201906162A TW 201906162 A TW201906162 A TW 201906162A TW 107116124 A TW107116124 A TW 107116124A TW 107116124 A TW107116124 A TW 107116124A TW 201906162 A TW201906162 A TW 201906162A
Authority
TW
Taiwan
Prior art keywords
layer
gate dielectric
self
semiconductor device
gate
Prior art date
Application number
TW107116124A
Other languages
English (en)
Other versions
TWI679769B (zh
Inventor
黃如立
莊英良
葉明熙
黃國彬
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201906162A publication Critical patent/TW201906162A/zh
Application granted granted Critical
Publication of TWI679769B publication Critical patent/TWI679769B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/6939—
    • H10P14/69392—
    • H10P14/69393—
    • H10P14/69394—
    • H10P14/69395—
    • H10P50/642—
    • H10D64/0134—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供具有可調式功函數數值的金屬閘極結構的半導體裝置結構。在一範例中，半導體裝置包括位於基板上的第一閘極結構及第二閘極結構；其中第一閘極結構包括具有第一材料的第一閘極介電層、且第二閘極結構包括具有第二材料的第二閘極介電層，第一材料與第二材料不同，其中上述第一及第二閘極結構更包括分別設置於上述第一及第二閘極介電層上的第一及第二自保護層，其中第一自保護層包括金屬磷酸鹽且第二自保護層包括含硼複合劑且第一功函數調整層位於第一閘極結構中的第一自保護層上。

Description

半導體裝置、半導體裝置結構及半導體裝置的形成方法
本揭露係關於一種半導體裝置的製造方法，且特別是關於高介電常數介電層的製造方法。
隨著半導體工業進入奈米技術製程節點以追求更高的裝置密度、更高的性能、以及更低的成本，來自製造及設計雙方的挑戰導致了三維設計的發展，例如鰭式場效電晶體(fin field effect transistors,FinFETs)。典型的鰭式場效電晶體，舉例來說，藉由蝕刻至基板的矽層中以製造成具有自基板延伸的鰭片結構。鰭式場效電晶體的通道形成在垂直鰭片中。提供閘極結構於上述鰭片結構之上(例如，位於其上以封裹鰭片結構)。在通道上具有閘極結構對允許閘極結構周圍的通道的閘極控制是有益的。鰭式場效電晶體裝置提供許多優點，包括減少短通道效應及增加電流。
隨著裝置尺寸持續微縮化，可藉由使用金屬閘極電極取代典型多晶矽閘極電極以提升鰭式場效電晶體裝置性能。形成金屬閘極堆疊的一個製程是形成置換閘極製程(亦稱 為”閘極後製”(gate-last)製程)，其中所述之最終閘極堆疊為”最後”製造。然而，在具有複雜表面形貌及不同表面材料的先進製程節點中實施此類積體電路製程存在著挑戰。在閘極製造期間的對沉積及圖案化製程的不精確和不適當控制可能不利地惡化裝置結構的電性表現。
本揭露實施例提供一種半導體裝置，此裝置包括第一閘極結構及第二閘極結構，位於基板上；其中上述第一閘極結構包括具有第一材料的第一閘極介電層，且上述第二閘極結構包括具有第二材料的第二閘極介電層，上述第一材料與上述第二材料不同，其中上述第一及上述第二閘極結構更包括第一及第二自保護層，分別設置在上述第一及該第二閘極介電層上，其中上述第一自保護層包括金屬磷酸鹽(metal phosphate)且上述第二自保護層包括含硼複合劑、以及第一功函數調整層，位於上述第一閘極結構中的第一自保護層上。
本揭露實施例提供另一種半導體結構，此結構包括閘極結構，形成在基板上，其中上述閘極結構包括閘極介電層、自保護層，位於上述閘極介電層上，上述自保護層包括金屬磷酸鹽或含硼複合劑，其中上述金屬磷酸鹽與上述閘極介電層具有共同金屬元素或上述含硼複合劑作為與上述閘極介電層的共同矽元素、以及功函數調整層，形成在上述自保護層上。
本揭露實施例提供一種半導體裝置的形成方法，在此方法中，包括使用蝕刻溶液圖案化功函數調整層，上述功函數調整層位於設置在基板上的第一及第二閘極介電層上，其 中上述該蝕刻溶液包括酸性溶液中的磷酸(phosphoric acid)、硼酸(boric acid)、及過氧化氫(hydrogen peroxide)，其中上述第一及上述第二閘極介電層各包括不同類型的材料、以及在從上述第一及上述第二閘極介電層去除上述功函數調整層時，藉由將上述第一及上述第二閘極介電層曝露至上述蝕刻溶液中以分別在上述第一及上述第二閘極介電層上形成第一及第二自保護層。
100‧‧‧製程
102、104、106、108、110、112、114、116、118、120、122、124、126、128‧‧‧操作
200‧‧‧基板
201‧‧‧半導體裝置結構
202‧‧‧鰭片結構
206‧‧‧閘極介電層
208‧‧‧虛置閘極層
210‧‧‧硬遮罩層
212‧‧‧虛置閘極結構
214‧‧‧凹槽
216‧‧‧隔離結構
218‧‧‧層間介電層
220‧‧‧間隔部件
222、224‧‧‧頂表面
230‧‧‧開口
232‧‧‧表面
236‧‧‧第一區
238‧‧‧第二區
240‧‧‧界面層
242、243‧‧‧閘極介電層
244‧‧‧第一功函數調整層
248‧‧‧第一圖案化遮罩結構
250a‧‧‧p型裝置區
250b‧‧‧n型裝置區
252‧‧‧底部抗反射塗層
254‧‧‧光阻
255‧‧‧表面
257a、257b‧‧‧自保護層
265‧‧‧第一部分
266‧‧‧第二功函數調整層
267‧‧‧第二部分
276‧‧‧閘極電極金屬
280‧‧‧金屬閘極結構
282‧‧‧第三功函數調整層
291‧‧‧第二圖案化遮罩結構
292‧‧‧底部抗反射塗層
293‧‧‧光阻
302‧‧‧封蓋層
304‧‧‧阻障層
306‧‧‧黏著層
A-A'、B-B'、C-C'‧‧‧線
以下將配合所附圖式詳述本揭露之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。
第1圖係根據一些實施例繪示出在基板上製造裝置結構之示例製程的流程圖。
第2A、2B及2C1圖係根據一些實施例繪示出半導體裝置結構在第1圖之不同製造階段下的透視圖。
第2C2-2C4圖係根據一些實施例繪示出半導體裝置結構在第1圖之不同製造階段下的剖面圖。
第2D1-2D3、2E1-2E3、2F1-2F3、2G1-2G3、2H1-2H3、2I1-2I3、2J1-2J3、2K1-2K3、2L1-2L3、2M1-2M3及2N1-2N3圖係根據一些實施例繪示出半導體裝置結構在第1圖之不同製造階段下的剖面圖。
第3A-3B圖係根據一些實施例繪示出在第1圖中之金屬圖案化製程期間之表面結構反應的不同範例。
第4A-4B圖係繪示出在第1圖中的製造製程之後的半導體裝置結構的範例。
以下的揭示內容提供許多不同的實施例或範例，以展示本揭露的不同特徵。以下將揭示本說明書各組件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。例如，若是本說明書以下的發明內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。此外，本揭露說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖示中一元件或部件與另一(些)元件或部件的關係，可使用空間相對用語，例如「在...之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖示所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時(例如，旋轉90度或者其他方位)，則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。
本揭露總體上是關於半導體裝置，且特別是關於在半導體裝置中形成置換閘極。本揭露提供用於在置換閘極製程中保護在閘極結構中形成的閘極介電層的保護層的形成方 法和結構。此處描述的一些範例是在鰭式場效電晶體的上下文中描述的。在其他實施方式中，根據一些實施例，置換閘極及製程可實施於垂直全繞式閘極場效電晶體(vertical gate all around FETs,VGAA FET)裝置、水平全繞式閘極場效電晶體(horizontal gate all around FETs,HGAA FET)裝置、或其他裝置。此外，實施例可被實現在任何先進製程節點中。
在用於形成用於電晶體的金屬閘極的置換閘極製程中，在基板之上形成虛置閘極堆疊以作為其後形成的實際閘極堆疊的預留位置(placeholder)。形成間隔結構圍繞上述虛置閘極堆疊。在形成源極/汲極部件及層間介電(interlayer dielectric,ILD)層鄰接至上述間隔結構之後，去除上述虛置閘極堆疊，留下被上述間隔結構及層間介電層圍繞的開口。接著，在藉由上述間隔結構及層間介電層所定義的開口中形成金屬閘極。
上述金屬閘極結構包括閘極介電層，例如高介電常數介電層、選擇性阻障層(barrier layer)、一膜層、及閘極金屬電極。可使用複數沉積及圖案化製程以形成上述膜層，舉例來說，用以微調電晶體的臨界電壓(threshold voltage,Vt)。在一些實施例中，此膜層可針對不同類型的電晶體使用不同的材料，例如p-型鰭式場效電晶體或n-型鰭式場效電晶體，以根據所需提升裝置電性表現。選擇性使用上述阻障層以在圖案化製程期間保護閘極介電層。然而，閘極介電層及選擇性阻障層可能由於一些清潔及/或蝕刻製程而被不經意地蝕刻。如此一來，閘極介電層及選擇性阻障層可能在金屬閘極結構中失去其 有效性及功能。本揭露的實施例可解決此類問題。
第1圖繪示出用於形成半導體裝置結構的製程100的示例性流程圖，例如第2A-2N3圖中所繪示的裝置結構201。第2A-2C1圖為根據一些實施例繪示出對應於製程100之各階段的基板的一部份的透視圖，且第2C2-2N3圖為根據一些實施例繪示出對應於製程100之各階段的基板的一部份的剖面示意圖。應注意的是，可使用製程100以形成任意合適結構，包括第2A-2N3圖中所繪示的半導體裝置結構201或其他未於此處揭露的半導體結構。
如第2A圖所示，製程100在操作102處透過提供基板200開始，上述基板200具有形成在基板200上的多個鰭片結構202，且虛置閘極結構形成在多個鰭片結構202之上。
上述基板200可為或包括主體(bulk)半導體基板、絕緣層上半導體(semiconductor-on-insulator,SOI)基板、或其他基板。此基板200的半導體材料可包括或為擇自矽(例如，像是矽<100>或矽<111>的結晶矽)、矽鍺(silicon germanium)、鍺(germanium)、砷化鎵(gallium arsenide)、或其他半導體材料的至少其中一者的材料。此半導體材料可為摻雜或未摻雜的，例如使用p-型或n-型摻質。在一些其中使用絕緣層上半導體作為基板200的實施例中，基板200可包括設置於絕緣層上的半導體材料，其可以是設置在半導體基板中的埋置絕緣體(buried insulator)，或其可以是玻璃或藍寶石(sapphire)基板。在此描述的實施例中，基板200為含矽材料，例如結晶矽基板。此外，基板200不限於任何特定的尺寸、形狀、或材料。基板200可以 是200毫米直徑、300毫米直徑、或其他直徑，例如450毫米等的圈狀/圓形(round/circular)基板。基板200亦可以是任何多邊形(polygonal)、方形(square)、矩形(rectangular)、曲形(curved)、或其他非圓形工件(workpiece)，例如根據需要的多邊形基板。
每個鰭片結構202提供形成一個或多個裝置的主動區。使用包括遮罩、光微影、及/或蝕刻製程的合適製程形成鰭片結構202。在一範例中，形成遮罩層覆蓋基板200。光微影製程包括形成光阻層(阻劑)覆蓋上述遮罩層、將上述光阻層曝光成為圖案、進行曝光後烘烤製程(post-exposure bake process)、及顯影上述光阻層以圖案化此光阻層。使用合適蝕刻製程將光阻層的圖案轉移至遮罩層以形成遮罩元件。可接著使用上述遮罩元件以在蝕刻製程形成凹槽214至基板中時保護基板200的區域，留下延伸的鰭片，例如鰭片結構202。可使用反應離子蝕刻(reactive ion etch,RIE)及/或其他合適製程蝕刻上述凹槽214。可使用方法的許多其他實施例以在基板上形成鰭片結構。
在一實施例中，鰭片結構202為大約10奈米寬且高度範圍在大約10奈米至60奈米，例如約50奈米高。然而，應理解的是，鰭片結構202亦可使用其他尺寸。在一範例中，鰭片結構202包括矽材料或其他元素半導體，例如鍺，或包括碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)的化合物半導體。此鰭片結構202亦可以是包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、 GaInP、或GaInAsP的合金半導體，或上述之組合。此外，此鰭片結構202可以根據所需使用n-型及/或p-型摻質摻雜。
如所述，在一範例中，可藉由蝕刻掉一部分的基板200以在基板200中形成凹槽214來形成多個鰭片結構202。可接著使用經凹蝕或回蝕刻的隔離材料填充凹槽214以形成隔離結構216。用於隔離結構216及/或鰭片結構202的其他製造技術是可行的。隔離結構216可隔離基板200的一些區域，例如鰭片結構202中的主動區。在一範例中，上述隔離結構216可以是淺溝槽隔離(shallow trench isolation,STI)結構及/或其他合適隔離結構。上述淺溝槽隔離結構可由氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(fluoride-doped silicate glass,FSG)、低介電常數介電材料、及/或其他合適絕緣材料形成。上述淺溝槽隔離結構可包括多層膜結構，舉例來說，具有一或多個襯層。
形成虛置閘極結構212於鰭片結構202之上。在第2A圖所描述的範例中，虛置閘極結構212包括閘極介電層206、虛置閘極層208、及硬遮罩層210。應注意的是，虛置閘極結構212可更包括封蓋層及/或其他合適膜層。可藉由合適沉積技術形成虛置閘極結構212中的各式膜層，以及藉由合適光微影及蝕刻技術以圖案化虛置閘極結構212中的各式膜層。虛置閘極結構212在鰭片結構202的兩側或三側上接合(engage)鰭片結構202。於此處描述的用語”虛置”是指犧牲結構，其將在後續階段中被去除且將被置換成其他結構，例如置換閘極製程中的高介電常數介電質及金屬閘極結構。置換閘極製程是指在整個閘極製造製程中的後期階段製造閘極結構。上述閘極介電層206 可以是介電氧化層。舉例來說，可藉由化學氧化法(chemical oxidation)、熱氧化法(thermal oxidation)、原子層沉積(atomic layer deposition,ALD)、化學氣相沉積(chemical vapor deposition,CVD)、及/或其他合適方法形成上述介電氧化層。上述虛置閘極層208可以是多晶矽層或其他合適膜層。舉例來說，可藉由合適沉積製程例如低壓化學氣相沉積(low pressure chemical vapor deposition,LPCVD)及電漿增強化學氣相沉積(plasma-enhanced CVD,PECVD)形成此虛置閘極層208。上述硬遮罩層210可以是合適於在基板上以期望的特徵/尺寸圖案化虛置閘極結構212的任何材料。
在一實施例中，首先沉積虛置閘極結構212的各式膜層為毯覆層(blanket layers)。接著，藉由包括光微影及蝕刻製程的製程來圖案化此些毯覆層，去除部分毯覆層且保持隔離結構216及鰭片結構202之上的剩餘部分以形成虛置閘極結構212。
在一實施例中，半導體裝置結構201包括p型裝置區250a及n型裝置區250b。可在p型裝置區250a中形成一或多個p型裝置，例如p型鰭式場效電晶體，且可在n型裝置區250b形成一或多個n型裝置，例如n型鰭式場效電晶體。上述半導體裝置結構201可被包括在積體電路中，例如微處理器、記憶裝置、及/其他積體電路。
如第2B圖所示，在操作104，在虛置閘極結構212的側壁上形成間隔部件220且接著在此間隔部件220上形成層間介電(interlayer dielectric,ILD)層218。上述間隔部件220包 括與用於虛置閘極結構212的材料不同的材料。在一實施例中，間隔部件220包括介電材料，例如氮化矽(silicon nitride)或氮氧化矽(silicon oxynitride)。在一範例中，間隔部件220可為單膜層或多膜層。在一實施例中，在形成虛置閘極結構212之後，藉由在裝置結構201之上共形沉積間隔材料以形成一或多個間隔層。接下來，如第2B圖所示，進行非等向性蝕刻製程以去除部分間隔層來形成間隔部件220。
在形成間隔部件220之後，可進行一或多道磊晶成長製程以成長磊晶源極/汲極區(未繪示)。磊晶成長製程可使用p型摻質原位(in situ)摻雜用於形成p型裝置區250a的磊晶源極/汲極區，或使用n型摻質原位摻雜用於形成n型裝置區250b的磊晶源極/汲極區。
接下來，在基板200之上及間隔部件220上形成層間介電層218。在一實施例中，上述裝置結構201可進一步在層間介電層218下方以及基板200和間隔部件220的上方包括接觸蝕刻終止層(contact etch stop layer,CESL)(未繪示)。上述層間介電層218可包括例如四乙氧基矽烷(tetraethylorthosilicate,TEOS)氧化物、未摻雜的矽酸鹽玻璃(un-doped silicate glass,USG)、摻雜矽的氧化物，例如硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)、熔融矽石玻璃(fused silica glass,FSG)、磷矽酸鹽玻璃(phosphosilicate glass,PSG)、硼矽酸鹽玻璃(boron doped silicon glass,BSG)、及/或其他合適介電材料的材料。可藉由電漿增強化學氣相沉積(plasma-enhanced CVD,PECVD)、高密度電漿化學氣相沉積(high density plasma CVD,HDP-CVD)、或其他沉積技術沉積層間介電層218。在一實施例中，藉由化學氣相沉積製程形成層間介電層218以填充凹槽214以及在相鄰虛置閘極結構212之間填充。如第2B圖所示，在各式沉積製程之後，進行化學機械拋光(chemical mechanical planarization,CMP)製程以平坦化層間介電層218，將頂表面224定義成大體上與於基板200上露出的虛置閘極結構212的頂表面222共平面，其用於後續製程步驟。
如第2C1圖所示，在操作106，自基板200去除虛置閘極堆疊212以在層間介電層218中定義開口230。在如第2C1圖所示的實施例中，開口230露出隔離結構216的表面232。第2C2圖繪示出沿著線A-A’切割的剖面圖，其包括在層間介電層218中定義的開口230，以便於裝置製造製程的描述。第2C3圖繪示出沿著線B-B’切割的剖面圖，其包括露出n型裝置區250b中的鰭片結構202及隔離結構216的開口230。第2C4圖繪示出沿著線C-C’切割的剖面圖，其包括露出p型裝置區250a中的鰭片結構202及隔離結構216的開口230。開口230允許在其中形成例如金屬閘極結構的閘極結構。
可使用蝕刻製程去除上述虛置閘極結構212。上述蝕刻製程可包括合適濕蝕刻、乾(電漿)蝕刻、及/或其他製程。舉例來說，乾蝕刻製程可使用含氯氣體(chlorine-containing gases)、含氟氣體(fluorine-containing gases)、其他蝕刻氣體、或上述之組合。上述濕蝕刻溶液可包括NH4OH、氫氟酸(hydrofluoric acid,HF)或稀釋氫氟酸、去離子水(deionized water)、四甲基氫氧化銨(tetramethyalammonium hydroxide, TMAH)、或其他合適濕蝕刻溶液、或上述之組合。
如第2D1-2D3圖所示，在操作108，在藉由分別位於p型裝置區及n型裝置區250a、250b的間隔部件220所定義的開口230中依序形成界面層240、閘極介電層242、243及第一功函數調整層244。同樣地，第2D1圖繪示出沿著線A-A’切割的剖面圖，其包括在層間介電層218中定義的開口230，以便於裝置製造製程的描述。第2D2圖繪示出沿著線B-B’切割的剖面圖，其包括露出n型裝置區250b中的鰭片結構202及隔離結構216的開口230。第2D3圖繪示出沿著線C-C’切割的剖面圖，其包括露出p型裝置區250a中的鰭片結構202及隔離結構216的開口230。
在一範例中，界面層240可包括例如氧化矽(SiO2)或氮氧化矽(SiON)及相似材料的介電材料。可藉由化學氧化法(chemical oxidation)、熱氧化法(thermal oxidation)、原子層沉積(atomic layer deposition,ALD)、化學氣相沉積(chemical vapor deposition,CVD)、及/或其他合適方法形成上述界面層240。儘管如第2D1-2D3圖所示，界面層240形成於上述鰭片結構202及上述閘極介電層242、243之間，應注意的是界面層240可以與間隔部件220及閘極介電層242、243直接接觸且位於間隔部件220及閘極介電層242、243之間並沿著其間的開口230的側壁形成。
在如第2D1-2D3圖所示的具體範例中，p型裝置區250a中的閘極介電層242可以由與n型裝置區250b中的閘極介電層243不同的材料製成。上述閘極介電層242、243可包括高介電常數介電材料例如氧化鉿(hafnium oxide,HfO2)、Al2O3、 氧化鑭(lanthanide oxide,LaO2)、TiO2、HfZrO、Ta2O3、HfSiO4、ZrO2、ZrSiO2、或其他合適材料。可藉由原子層沉積及/或其他合適方法形成上述閘極介電層242、243。舉例來說，可在裝置區250a及250b中共形地沉積閘極介電層242，且使用光微影技術、遮罩、及蝕刻，可自n型裝置區250b中去除上述閘極介電層242。接著，可在裝置區250a及250b中共形地沉積閘極介電層243，使用光微影技術、遮罩、及蝕刻，可自p型裝置區250a中去除上述閘極介電層243。應注意的是，當界面層240不存在時，閘極介電層242可直接形成於基板200上(例如，在鰭片結構202上)。
在一範例中，如第2D3圖中所示位於p型裝置區250a中的閘極介電層242可為含鉭(Ta)材料，例如TaN、TaON、TaO、HfN、ZrN及相似材料。如第2D2圖中所示位於n型裝置區250b中的閘極介電層243可為含矽(Si)材料，例如TaSiN、TiSiN、WSiN、HfSiN、ZrSiN及相似材料。應注意的是，在不同位置形成的不同閘極介電層材料(例如，p型裝置區250a或n型裝置區250b)可提供不同的材料性質，其可根據所需達成不同的裝置電性表現。在一具體範例中，閘極介電層242、243分別為TaN層及TiSiN層，或反之亦然。
在形成上述閘極介電層242、243之後，在閘極介電層242、243上形成第一功函數調整層244。形成第一功函數調整層244用以調整裝置的功函數。此第一功函數調整層244可以是用於p型裝置區250a中的p型鰭式場效電晶體的p型功函數材料，或可以是用於n型裝置區250b中的n型鰭式場效電晶體的 n型功函數材料。可具有範圍在4.8eV至5.2eV的功函數的p型功函數材料的合適範例包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合適p型膜層材料、或上述之組合，以及可具有範圍在3.9eV至4.3eV的功函數的n型功函數材料的合適範例包括Ti、Ag、TaAl、TaAlC、HfAl、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適n型膜層材料、或上述之組合。
功函數數值與第一功函數調整層244的材料組成相關。選擇第一功函數調整層244的材料以調整其功函數數值，使得將要形成在相應區域中的裝置實現期望的臨界電壓(threshold voltage,Vt)。第一功函數調整層244可提供一致的臨界電壓(Vt)。可藉由化學氣相沉積、原子層沉積及/或其他合適製程沉積第一功函數調整層244。於此處描述的範例中，使用原子層沉積製程形成第一功函數調整層244。
可在原子層沉積製程期間藉由改變製程參數來改變和調整第一功函數調整層244的厚度，例如週期次數、前驅物的脈衝次數、脈衝頻率、基板溫度、壓力、及相似參數。在一範例中，可藉由改變用於沉積第一功函數調整層244的原子層沉積製程的沉積週期次數以調整第一功函數調整層244的厚度。
如第2E1-2E3圖所示，在操作110，在基板200的裝置結構201的n型裝置區250b上設置第一圖案化遮罩結構248。如第2E2圖所示，第一圖案化遮罩結構248覆蓋裝置結構201的n型裝置區250b的第一部分265，且如第2E2及2E3圖所示，露出 裝置結構201的p型裝置區250a及n型裝置區250b的第二部分267用於進一步的蝕刻製程。這個範例可被應用在需要在包含不同材料的閘極介電層的不同位置形成不同類型的膜層的情況。因此，當自基板去除部分的膜層時，可能露出包含不同材料的不同閘極介電層，這可能在後續去除製程期間挑戰蝕刻停止點。因此，需進行較佳選擇的蝕刻/圖案化製程以在自基板的特定位置去除膜層時提供良好的界面控制。
上述第一圖案化遮罩結構248在蝕刻/圖案化製程期間作為遮罩，以在蝕刻/圖案化製程期間保護被第一圖案化遮罩結構248覆蓋的結構免受傷害。第一圖案化遮罩結構248可包括設置在底部抗反射塗層(bottom anti-reflective coating,BARC)251上的光阻254。可藉由光微影製程圖案化光阻254以具有可作為遮罩以將特徵轉移至基板200上的期望尺寸。如第2E1及2E2圖所示，底部抗反射塗層251可以是塗覆(coat)在基板200上且填充裝置區250a及250b中的開口230的有機材料，且接著去除一部分的抗反射塗層251，例如在圖案化光阻254之後藉由蝕刻製程來去除，以使抗反射塗層251保持在裝置區250b。儘管如第2E1及2E2圖中的範例所示，在n型裝置區250b上定義的開口230中形成第一圖案化遮罩結構248，應注意的是，第一圖案化遮罩結構248可能在基板的其他部分形成，例如根據所需在p型裝置區250a上形成。
如第2F1-2F3圖所示，在操作112，進行蝕刻製程以自基板200的p型裝置區250a及n型裝置區250b的第二部分267中的開口230去除第一功函數調整層244，其係藉由第一圖 案化遮罩結構248定義。上述蝕刻製程可為藉由使用蝕刻溶液浸沒(immersing)或浸泡(soaking)基板200來進行的濕蝕刻製程。在其他範例中，使用例如蒸氣或電漿製程的乾蝕刻製程以去除位於p型裝置區250a中及位於n型裝置區250b的一些位置中的第一功函數調整層244。在另外的範例中，可使用濕蝕刻及乾蝕刻的組合以自期望的位置去除第一功函數調整層244。在一具體範例中，在操作112處自開口230去除第一功函數調整層244是藉由將基板浸漬(dipping)、浸沒、或浸泡在濕式罐中的蝕刻溶液中來進行的濕蝕刻製程。此蝕刻溶液可以是pH值在預定範圍內的鹼性(alkaline)、中性(neutral)、或酸性溶液。基於將要自基板200去除的第一功函數調整層244的材料類型來選擇蝕刻溶液。
在一實施例中，上述蝕刻溶液包括在水溶液(例如，H2O)中的磷酸(H3PO4或正磷酸(orthophosphoric acid))及硼酸(H3BO3)。進一步而言，上述蝕刻溶液可以包括磷酸及硼酸與其他成分例如過氧化氫(hydrogen peroxide,H2O2)的混合物。在一範例中，蝕刻溶液的去離子水中的磷酸的體積比可在約1%至約10%。蝕刻溶液的去離子水中的硼酸的體積比少於10%，例如在約1%至約5%的體積比。蝕刻溶液的去離子水中的過氧化氫(H2O2)的體積比少於20%，例如在約1%至約5%的體積比。或者，可以將蝕刻溶液中的磷酸及硼酸的體積比範圍控制在約1：5至約5：1，例如約2：1。在一具體範例中，上述蝕刻溶液包括磷酸、硼酸、及過氧化氫(H2O2)。
在一範例中，上述蝕刻溶液是與來自第一功函數 調整層244的材料的反應的酸性溶液。此酸性溶液蝕刻第一功函數調整層244，例如，含金屬材料。可添加其他酸性蝕刻劑，例如氫氟酸(hydrofluoric acid,HF)、氫氯酸(hydrochloric acid,HCl)、及/或硫酸(sulfuric acid,H2SO4)以對於給定濃度提供不同程度的pH值。
在其他範例中，上述蝕刻溶液是與來自第一功函數調整層244的材料的反應的鹼性溶液。此鹼性溶液蝕刻第一功函數調整層244，例如，含金屬材料。可添加其他鹼性蝕刻劑，例如NH4OH以對於給定濃度提供不同pH水平。可利用此些蝕刻劑以保持預期的pH值水平及/或用以幫助溶於蝕刻溶液中的化學化合物的解離(dissociation)。根據所需，可控制此蝕刻溶液中的pH值範圍在約2至約12。在一範例中，可維持此蝕刻製程的溫度範圍在約攝氏20至80度。
如第2G1-2G3圖所示，在操作114，在去除位於p型裝置區250a及n型裝置區250b的第二部分267中的第一功函數調整層244時，當蝕刻溶液與閘極介電層242、243的表面相遇時，在閘極介電層242、243上形成自保護層257a、257b。作為磷酸與硼酸螯合(chelat)的結果，在閘極介電層242、243的表面255、256(包括底部及側壁部分的表面)上形成上述自保護層257a、257b。上述蝕刻溶液被特別選擇與來自閘極介電層242、243的特定元素反應，以在相應表面255、256上形成期望的自保護層257a、257b。來自磷酸的磷(P)元素傾向與來自被選用於閘極介電層242的高介電常數材料中的金屬元素反應，例如Ta、Hf、Zr、及相似元素，在自保護層257a的第一區236(例如， 蝕刻溶液與閘極介電層242的表面255相遇的區域)上形成金屬磷酸鹽，例如含金屬磷酸螯合劑或含金屬複合劑，從而保護閘極介電層242的表面255免於更進一步的蝕刻。
與此同時，來自硼酸的硼(B)元素傾向與來自被選於閘極介電層243的高介電常數材料中的矽元素反應，例如TaSiN、TiSiN、WSiN、HfSiN、ZrSiN及相似元素，在自保護層257b的第二區238(例如，蝕刻溶液與閘極介電層243的表面256相遇的區域)上形成含矽及/或硼的複合劑，例如矽-硼酸鹽複合劑，從而保護閘極介電層243的表面256免於更進一步的蝕刻。
上述自保護層257b、257a包括矽-硼酸鹽複合劑及金屬磷酸鹽，例如含金屬磷酸鹽螯合劑或含金屬複合劑，從而保護閘極介電層243、242的表面256、255免於更進一步的蝕刻，其取決於自保護層257a、257b於何處形成。當暴露出閘極介電層242、243的表面255、256時，嵌入在閘極介電層242、243中的金屬及矽元素亦同時露出，觸發嵌入在閘極介電層242、243中的金屬及矽元素與蝕刻溶液之間的反應。來自蝕刻溶液的磷酸中的磷元素以及硼酸中的硼元素分別與閘極介電層242、243反應，以主要在自保護層257a的第一區236上形成金屬磷酸鹽以及主要在自保護層257b的第二區238上形成矽-硼酸鹽複合劑。一些來自金屬磷酸鹽的金屬元素以及來自矽-硼酸鹽複合劑的矽元素分別源自於閘極介電層242、243的表面255、256，而一些金屬及矽元素形成為自保護層257a、257b。因此，金屬磷酸鹽及矽-硼酸鹽複合劑橋接(bridge)在閘極介電 層242、243及自保護層257a、257b之間。儘管由於金屬元素源自於閘極介電層242的表面255，金屬磷酸鹽可能主要在自保護層257a的第一區236中形成，應注意的是，如果存在金屬磷酸鹽的話，可以在整個自保護層257a上發現和偵測到。相對地，儘管由於矽元素源自於閘極介電層243的表面256，矽-硼酸鹽複合劑可能主要在自保護層257b的第二區238中形成，應注意的是，如果存在矽-硼酸鹽複合劑的話，可以在整個自保護層257b上發現和偵測到。
在一範例中，閘極介電層243包括矽元素，例如TaSiN、TiSiN、WSiN、HfSiN、ZrSiN及含矽介電質。如第3A圖所示，矽元素與來自蝕刻溶液的硼酸反應以形成Si-B矽-硼酸鹽複合劑。
同樣地，閘極介電層242包括Ta元素，例如TaN、TaON、TaO或相似材料。如第3B圖所示，磷酸鹽頭部官能基(head group)可以從閘極介電層242被配位到含Ta元素表面上，形成單牙(mono-dentate)及雙牙(bi-dentate)複合物以保護閘極介電層242。在來自閘極介電層242的高介電常數材料中形成磷酸鹽金屬連接(linkage)，其在界面處提供良好的鍵結，將自保護層257a接合到閘極介電層242上。一般認為，上述磷酸鹽金屬連接亦可形成自Zr或Hf，所以也可以利用包括此些金屬元素的高介電常數材料，例如HfN、ZrN、HfO2，以在界面處形成自保護層257a。
如第2G1-2G3圖所示，作為閘極介電層242、243與來自蝕刻溶液的成分鍵結的結果，當在閘極介電層242、243 的表面255、256(包括底部以及側壁部分的表面)露出時，自保護層257a、257b形成在閘極介電層242、243上。進而，自保護層257a、257b的形成導致開口230中的第一功函數調整層244的蝕刻被自動停止在閘極介電層242、243處。由於自保護層257a、257b中的金屬及矽元素分別源自於閘極介電層242、243中的金屬及矽元素，上述閘極介電層242、243及自保護層257a、257b具有共同的金屬及/或矽元素形成在其中。上述共同矽元素來自被選用於製造閘極介電層243的任何合適的含矽材料。上述共同金屬元素可為Ta、Ti、Hf、Zr、或上述之組合、或被選用於製造閘極介電層242的任何合適的金屬介電材料。
在形成自保護層257a、257b之後，可自蝕刻溶液中去除基板200。可進行沖洗(rinse)製程以自開口230去除蝕刻殘留物。舉例來說，上述沖洗製程可使用包含去離子水、碳化去離子水(例如具有二氧化碳的去離子水)、或具有NH4OH的去離子水的溶液。上述沖洗製程可進行於範圍在攝氏約20至80度的溫度下。此外，亦可進行乾燥製程以乾燥基板200的表面。舉例來說，上述乾燥製程可包括在存在氮流量(flow)的情況下的基板200的旋轉乾燥(spin drying)。舉例來說，上述乾燥製程可包括異丙醇(isoprophyl alcohol,IPA)乾燥製程。
在一範例中，自保護層257a、257b具有範圍在約10埃至20埃的厚度。
如第2H1-2H3圖所示，在操作116，在p型裝置區250a及n型裝置區250b的第二部分267中形成自保護層257a、257b之後，去除第一圖案化遮罩結構248。在去除第一圖案化 遮罩結構248之後，n型裝置區250b的第一部分265中露出第一功函數調整層244，以及在p型裝置區250a及n型裝置區250b的第二部分267中形成的自保護層257a、257b。
如第2I1-2I3圖所示，在操作118，在去除第一圖案化遮罩結構248之後，在自保護層257a、257b及第一功函數調整層244上共形地形成第二功函數調整層266。被選擇用來製造第二功函數調整層266的材料可以與存在於基板200的n型裝置區250b的第一部分265上的第一功函數調整層244不同，上述第二功函數調整層266在多重圖案化製程之後將保留在p型裝置區250a及n型裝置區250b的第二部分267中。
儘管此處描述的範例提供了在n型裝置區250b中形成不同類型的膜層，應注意的是，上述不同類型的膜層可形成在p型裝置區250a中、或在n型及p型裝置區250b、250a之間、或半導體裝置結構201中的任何合適位置。
如先前所討論的，功函數數值與第一功函數調整層244及第二功函數調整層266的材料組成相關。透過使用不同的材料在基板200的不同裝置區域中(例如，在p型及n型裝置區250a、250b之間或其中)製造第一及第二功函數調整層244、266，上述金屬閘極結構的功函數數值可根據所需更靈活的調節及調整。可具有範圍在4.8eV至5.2eV的功函數的p型功函數材料的合適範例包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合適p型膜層材料、或上述之組合，以及可具有範圍在3.9eV至4.3eV的功函數的n型功函數材料的合適範例包括Ti、Ag、TaAl、TaAlC、HfAl、TiAl、TiAlN、 TaC、TaCN、TaSiN、Mn、Zr、其他合適n型膜層材料、或上述之組合。
可藉由化學氣相沉積、原子層沉積及/或任何合適至成沉積上述第二功函數調整層266。
於此處描述的範例中，使用原子層沉積製程形成第二功函數調整層266。可在原子層沉積製程期間藉由改變製程參數來改變和調整第二功函數調整層266，例如週期次數、前驅物的脈衝次數、脈衝頻率、基板溫度、壓力、及相似參數。在一範例中，可藉由改變用於沉積第二功函數調整層266的原子層沉積製程的沉積週期次數以調整第二功函數調整層266的厚度。
如第2J1-2J3圖所示，在操作120，在形成第二功函數調整層266之後，在p型裝置區250a及n型裝置區250b的第二部份267上設置第二圖案化遮罩結構291且將其填充在基板200的裝置結構201的p型裝置區250a及n型裝置區250b的第二部分267的開口230中。第二圖案化遮罩結構291覆蓋p型裝置區250a及n型裝置區250b的第二部份267，且露出裝置結構201的n型裝置區250b的第一部分265用於進一步的蝕刻製程。此第二圖案化遮罩結構291在蝕刻/圖案化製程期間作為遮罩，從而保護被第二圖案化遮罩結構291覆蓋的結構在蝕刻/圖案化製程免受傷害。
相似於先前所述的第一圖案化遮罩結構248，上述第二圖案化遮罩結構291可包括設置在底部抗反射塗層(bottom anti-reflective coating,BARC)293上的光阻292。可藉由光微影 製程圖案化光阻292以具有可作為遮罩以將特徵轉移至基板200上的期望尺寸。如第2J1及2J3圖所示，底部抗反射塗層293可以是塗覆(coat)在基板200上且填充裝置區250a及250b中的開口230的有機材料，且接著去除一部分的抗反射塗層293，例如在圖案化光阻292之後藉由蝕刻製程來去除，以使抗反射塗層293保持在p型裝置區250a中。應注意的是，第一圖案化遮罩結構248以及第二圖案化遮罩結構291形成於製程的不同階段以蝕刻基板的不同區域處的膜層，以便在基板的不同區域處形成用於不同裝置性能需求及調整的不同薄膜形式(scheme)。
如第2K1-2K3圖所示，在操作122，進行蝕刻製程以自基板200的n型裝置區250b的第一部分265去除第二功函數調整層266。上述蝕刻製程可為藉由使用蝕刻溶液浸沒(immersing)或浸泡(soaking)基板200來進行的濕蝕刻製程。在其他範例中，使用例如蒸氣或電漿製程的乾蝕刻製程以去除位於n型裝置區250b的第一部分265中的第二功函數調整層266。在另外的範例中，可使用濕蝕刻及乾蝕刻的組合以根據所需去除位於n型裝置區250b中的第二功函數調整層266。在一具體範例中，在操作122處去除第二功函數調整層266是藉由將基板浸漬、浸沒、或浸泡在濕式罐中的蝕刻溶液中來進行的濕蝕刻製程。此蝕刻溶液可以是pH值在預定範圍內的鹼性、中性、或酸性溶液。基於將要自基板200去除的第二功函數調整層266的材料類型來選擇蝕刻溶液。
如第2L1-2L3圖所示，在操作124，在去除第二功函數調整層266之後，接著自來自裝置結構201的p型裝置區 250a以及n型裝置區250b的第二部分267去除第二圖案化遮罩結構291。在去除第二圖案化遮罩結構291之後，在p型裝置區250a以及在n型裝置區250b的第二部分267中露出第二功函數調整層266，而保有形成在n型裝置區250b的第一部分265中的第一功函數調整層244。
因此，在前述p型裝置區250a中形成的薄膜形式(例如，閘極介電層242、自保護層257a以及第二功函數調整層266)被配置成不同於在基板200的n型裝置區250b的不同位置中形成的薄膜形式(例如，閘極介電層243、自保護層257b以及第二或第一功函數調整層266、244)。在一些位置中，根據所需可使用第三膜層。透過使用不同的薄膜形式，用於裝置結構201之不同區域(例如，p型或n型裝置區250a、250b的不同位置，或反之亦然)中的不同結構的不同材料，形成在裝置結構201中的上述金屬閘極結構的功函數數值或其他相關電性表現可根據所需更靈活且有效率地的調節及提升。
此外，藉由在閘極介電層242、243與第一及第二功函數調整層244、266(或根據所需，甚至是第三膜層)之間的界面處形成自保護層257a、257b，可獲得及實現良好的界面控制以及電性表現的提升與調節。
如第2M1-2M3圖所示，在操作126，在自基板200去除第二圖案化遮罩結構291之後，在層間介電層218中定義的開口230中填充閘極電極金屬276以完成金屬閘極結構280。上述閘極電極金屬276亦可稱為金屬填充層，其可藉由化學氣相沉積、物理氣相沉積、電鍍(plating)、及/或其他合適製程形成。 上述閘極電極金屬276可包括Al、W、或Cu及/或其他合適材料。在一範例中，可在形成上述閘極電極金屬276之前在基板上形成襯層(未繪示)，例如TiN、TaN、TiON、TaON及相似材料。
如第2N1-2N3圖所示，在操作128，可進行化學機械拋光製程以自金屬閘極結構280去除過量材料，從而將裝置結構201的頂表面平坦化。
第4A-4B圖繪示出可以在p型裝置區250a及n型裝置區250b中形成的薄膜形式的另一個實施例。除了界面層240、閘極介電層242及243、自保護層257a及257b、功函數調整層266、以及閘極電極金屬276以外，還可在上述薄膜形式中使用或取代額外的或不同的膜層。舉例來說，在如第4A圖所示的用於p型裝置區250a中的薄膜形式的範例中，在自保護層257a上形成封蓋層302，且接著在上述封蓋層302上形成阻障層304。在形成阻障層304之後，如先前所述，可在此阻障層304上形成第二功函數調整層266。在形成閘極電極金屬276之前，可在第二功函數調整層266上形成黏著層306。上述阻障及/或封蓋層304、302可包括鉭(tantalum)及/或鈦(titanium)的氮化物、矽氮化物、碳氮化物、及/或鋁氮化物；鎢(tungsten)的氮化物、碳氮化物、及/或碳化物；相似材料；或上述之組合。此處使用的第二功函數調整層266為包含Ti、Al及W的合金。黏著層306可以是選擇性地且可由與封蓋層302相似的材料製造。
在一具體範例中，上述封蓋層302為TiN層且上述阻障層為TaN層。此處使用的第二功函數調整層266為AlTiN或 TiN。上述選擇性的黏著層306可為TiN層。
在如4B圖所示用於n型裝置區250b中的薄膜形式的另一個範例，相似地，可在自保護層257b上形成封蓋層302及阻障層304。在如第4B圖所示的結構中，可在阻障層304上形成與第一及第二功函數調整層244、266不同的第三功函數調整層282。接下來，可在上述第三功函數調整層282上形成黏著層306，隨後是閘極電極金屬276。
在一具體範例中，上述封蓋層302為TiN層且上述阻障層為TaN層。此處使用的第二功函數調整層266為AlTiN或TiN。
儘管並無意圖進行限制，本揭露的一或多個實施例對於半導體裝置以及其形成方法提供許多益處。舉例來說，本揭露實施例提供用於在置換閘極製程中圖案化膜層的方法。根據本揭露，可以使用在蝕刻溶液中包括磷酸(或正磷酸)及硼酸以及過氧化氫的蝕刻溶液以將設置在膜層下的具有不同類型的閘極介電材料的膜層圖案化。當自基板去除膜層且一旦露出其下的閘極介電層時，可同時在具有不同材料的閘極介電層之上形成自保護層以終止圖案化製程。如此一來，自保護層即可保持其阻擋(blocking)及橋接能力，從而在裝置的不同位置處形成具有不同變化的薄膜結構以提升電性表現。使用包括磷酸及硼酸兩者的蝕刻劑以蝕刻在不同位置處包括不同材料的閘極介電層的圖案化製程可於任何現有的濕蝕刻工具中進行。
在一實施例中，一種半導體裝置包括第一閘極結 構及第二閘極結構，位於基板上；其中上述第一閘極結構包括具有第一材料的第一閘極介電層，且上述第二閘極結構包括具有第二材料的第二閘極介電層，上述第一材料與上述第二材料不同，其中上述第一及上述第二閘極結構更包括第一及第二自保護層，分別設置在上述第一及該第二閘極介電層上，其中上述第一自保護層包括金屬磷酸鹽(metal phosphate)且上述第二自保護層包括含硼複合劑、以及第一功函數調整層，位於上述第一閘極結構中的第一自保護層上。在一實施例中，上述第二閘極結構更包括第二功函數調整層，位於第二閘極結構中的第二自保護層上。在一實施例中，閘極電極金屬形成於第一或第二功函數調整層上。在一實施例中，來自上述金屬磷酸鹽的金屬元素嵌入於上述第一閘極介電層中。在一實施例中，上述第一閘極介電層及上述第一自保護層共享共同金屬元素。在一實施例中，上述共同金屬元素為Ta、Ti、Hf、Zr、或上述之組合的至少其中一者。在一實施例中，上述第二閘極介電層及上述第二自保護層共享共同的矽元素。在一實施例中，來自上述第二閘極介電層及上述第二自保護層的上述矽元素在上述第二自保護層中形成上述含硼複合劑。在一實施例中，上述含硼複合劑為矽-硼酸鹽複合劑。在一實施例中，上述第一閘極介電層的上述第一材料為含鉭(Ta)材料。在一實施例中，上述第二閘極介電層的上述第二材料為含矽材料。在一實施例中，上述第一閘極介電層的上述第一材料為TaN、TaON、TaO、HfN、ZrN、或上述之組合的至少其中一者且上述第二閘極介電層的上述第二材料為TaSiN、TiSiN、WSiN、HfSiN、ZrSiN、或上 述之組合的至少其中一者。在一實施例中，上述第一及上述第二自保護層具有範圍大約在10埃至20埃的厚度。
在一另外的實施例中，一種半導體結構包括閘極結構，形成在基板上，其中上述閘極結構包括閘極介電層、自保護層，位於上述閘極介電層上，上述自保護層包括金屬磷酸鹽或含硼複合劑，其中上述金屬磷酸鹽與上述閘極介電層具有共同金屬元素或上述含硼複合劑作為與上述閘極介電層的共同矽元素、以及功函數調整層，形成在上述自保護層上。在一實施例中，上述含硼複合劑包括矽-硼酸鹽複合劑。在一實施例中，上述自保護層具有範圍在10埃至20埃的厚度。在一實施例中，上述閘極介電層更包括包含上述金屬元素的第一部分及包含上述矽元素的第二部分。
在另外的實施例中，一種半導體裝置的形成方法包括使用蝕刻溶液圖案化功函數調整層，上述功函數調整層位於設置在基板上的第一及第二閘極介電層上，其中上述該蝕刻溶液包括酸性溶液中的磷酸(phosphoric acid)、硼酸(boric acid)、及過氧化氫(hydrogen peroxide)，其中上述第一及上述第二閘極介電層各包括不同類型的材料、以及在從上述第一及上述第二閘極介電層去除上述功函數調整層時，藉由將上述第一及上述第二閘極介電層曝露至上述蝕刻溶液中以分別在上述第一及上述第二閘極介電層上形成第一及第二自保護層。在一實施例中，上述第一自保護層包括金屬磷酸鹽且上述第二自保護層包括含硼複合劑，上述金屬磷酸鹽及上述含硼複合劑具有分別源自上述第一及上述第二閘極介電層的金屬及矽元 素。在一實施例中，上述蝕刻溶液中磷酸對硼酸的體積濃度比範圍在約1：5至5：1。
以上概略說明了本揭露數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭露可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本揭露實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構或製程並未脫離本揭露之精神及保護範圍內，且可在不脫離本揭露之精神及範圍內，當可作更動、替代與潤飾。

Claims (20)

  1. 一種半導體裝置，包括：一第一閘極結構及一第二閘極結構，位於一基板上；其中該第一閘極結構包括具有一第一材料的一第一閘極介電層，且該第二閘極結構包括具有一第二材料的一第二閘極介電層，該第一材料與該第二材料不同，其中該第一及該第二閘極結構更包括：一第一及一第二自保護層，分別設置在該第一及該第二閘極介電層上，其中該第一自保護層包括金屬磷酸鹽(metal phosphate)且該第二自保護層包括含硼複合劑；以及一第一功函數調整層，位於該第一閘極結構中的第一自保護層上。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第二閘極結構更包括：一第二功函數調整層，位於第二閘極結構中的第二自保護層上。
  3. 如申請專利範圍第2項所述之半導體裝置，更包括：一閘極電極金屬，位於第一或第二功函數調整層上。
  4. 如申請專利範圍第1項所述之半導體裝置，其中一來自該金屬磷酸鹽的金屬元素嵌入於該第一閘極介電層中。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該第一閘極介電層及該第一自保護層共享一共同金屬元素。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該共同金屬元素為Ta、Ti、Hf、Zr、或上述之組合的至少其中一者。
  7. 如申請專利範圍第1項所述之半導體裝置，其中該第二閘極介電層及該第二自保護層共享共同的矽元素。
  8. 如申請專利範圍第7項所述之半導體裝置，其中來自該第二閘極介電層及該第二自保護層的該矽元素在該第二自保護層中形成該含硼複合劑。
  9. 如申請專利範圍第8項所述之半導體裝置，其中該含硼複合劑為矽-硼酸鹽複合劑。
  10. 如申請專利範圍第1項所述之半導體裝置，其中該第一閘極介電層的該第一材料為含鉭(Ta)材料。
  11. 如申請專利範圍第1項所述之半導體裝置，其中該第二閘極介電層的該第二材料為含矽材料。
  12. 如申請專利範圍第1項所述之半導體裝置，其中該第一閘極介電層的該第一材料為TaN、TaON、TaO、HfN、ZrN、或上述之組合的至少其中一者且該第二閘極介電層的該第二材料為TaSiN、TiSiN、WSiN、HfSiN、ZrSiN、或上述之組合的至少其中一者。
  13. 如申請專利範圍第1項所述之半導體裝置，其中該第一及該第二自保護層具有範圍大約在10埃至20埃的厚度。
  14. 一種半導體裝置結構，包括：一閘極結構，形成在一基板上，其中該閘極結構包括：一閘極介電層；一自保護層，位於該閘極介電層上，該自保護層包括金屬磷酸鹽或含硼複合劑，其中該金屬磷酸鹽與該閘極介電層具有一共同金屬元素或該含硼複合劑作為與該閘極介電層 的一共同矽元素；以及一功函數調整層，形成在該自保護層上。
  15. 如申請專利範圍第14項所述之半導體裝置結構，其中該含硼複合劑包括矽-硼酸鹽複合劑。
  16. 如申請專利範圍第15項所述之半導體裝置結構，其中該自保護層具有範圍在10埃至20埃的厚度。
  17. 如申請專利範圍第15項所述之半導體裝置結構，其中該閘極介電層更包括一包含該金屬元素的第一部分及一包含該矽元素的第二部分。
  18. 一種半導體裝置的形成方法，包括：使用一蝕刻溶液圖案化一功函數調整層，該功函數調整層位於設置在一基板上的一第一及一第二閘極介電層上，其中該蝕刻溶液包括一酸性溶液中的磷酸(phosphoric acid)、硼酸(boric acid)、及過氧化氫(hydrogen peroxide)，其中該第一及該第二閘極介電層各包括不同類型的材料；以及在從該第一及該第二閘極介電層去除該功函數調整層時，藉由將該第一及該第二閘極介電層曝露至該蝕刻溶液中以分別在該第一及該第二閘極介電層上形成一第一及一第二自保護層。
  19. 如申請專利範圍第17項所述之半導體裝置的形成方法，其中該第一自保護層包括金屬磷酸鹽且該第二自保護層包括含硼複合劑，該金屬磷酸鹽及該含硼複合劑具有分別源自該第一及該第二閘極介電層的金屬及矽元素。
  20. 如申請專利範圍第18項所述之半導體裝置的形成方法，其 中該蝕刻溶液中磷酸對硼酸的體積濃度比範圍在約1：5至5：1。
TW107116124A 2017-06-30 2018-05-11 半導體裝置、半導體裝置結構及半導體裝置的形成方法 TWI679769B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527806P 2017-06-30 2017-06-30
US62/527,806 2017-06-30
US15/833,721 2017-12-06
US15/833,721 US10283417B1 (en) 2017-06-30 2017-12-06 Self-protective layer formed on high-k dielectric layers with different materials

Publications (2)

Publication Number Publication Date
TW201906162A true TW201906162A (zh) 2019-02-01
TWI679769B TWI679769B (zh) 2019-12-11

Family

ID=64662267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116124A TWI679769B (zh) 2017-06-30 2018-05-11 半導體裝置、半導體裝置結構及半導體裝置的形成方法

Country Status (5)

Country Link
US (1) US10283417B1 (zh)
KR (1) KR102058222B1 (zh)
CN (1) CN109216356B (zh)
DE (1) DE102018108163B4 (zh)
TW (1) TWI679769B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI865660B (zh) * 2019-12-27 2024-12-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法、積體電路與其裝置及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114347B2 (en) * 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10522410B2 (en) * 2018-04-20 2019-12-31 Globalfoundries Inc. Performing concurrent diffusion break, gate and source/drain contact cut etch processes
US11784187B2 (en) * 2020-02-27 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
CN113314530B (zh) 2020-02-27 2025-11-04 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件
US11538805B2 (en) * 2020-06-29 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of tuning threshold voltages of transistors
KR102547027B1 (ko) * 2021-01-13 2023-06-23 (주)에이치아이티에스 다이 본딩 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1327010B1 (en) 2000-09-28 2013-12-04 President and Fellows of Harvard College Vapor deposition of silicates
US7947588B2 (en) * 2008-08-26 2011-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a CMOS device with doped conducting metal oxide as the gate electrode
US8304840B2 (en) * 2010-07-29 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structures of a semiconductor device
CN102386217B (zh) * 2010-09-01 2014-02-05 中芯国际集成电路制造(上海)有限公司 栅极堆叠结构及其制作方法
US9082789B2 (en) * 2011-05-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication methods of integrated semiconductor structure
US8551876B2 (en) * 2011-08-18 2013-10-08 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US8846513B2 (en) * 2011-09-23 2014-09-30 Globalfoundries Inc. Semiconductor device comprising replacement gate electrode structures and self-aligned contact elements formed by a late contact fill
US9147678B2 (en) * 2012-01-04 2015-09-29 United Microelectronics Corp. Resistor and fabrication method thereof
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
US8836049B2 (en) * 2012-06-13 2014-09-16 United Microelectronics Corp. Semiconductor structure and process thereof
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
KR102056582B1 (ko) * 2013-06-05 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9306023B2 (en) 2014-02-06 2016-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate stacks and method of manufacturing the same
US9812366B2 (en) * 2014-08-15 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of tuning work function for a semiconductor device
CN105448918B (zh) * 2014-09-30 2020-05-12 联华电子股份有限公司 互补金属氧化物半导体与其制作方法
US20160104673A1 (en) * 2014-10-09 2016-04-14 United Microelectronics Corp. Fin-shaped field-effect transistor with a germanium epitaxial cap and a method for fabricating the same
US9431304B2 (en) 2014-12-22 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gates
US10164050B2 (en) 2014-12-24 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
CN106033745B (zh) * 2015-03-19 2020-07-07 联华电子股份有限公司 半导体元件及其形成方法
US9941376B2 (en) * 2015-04-30 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate scheme for device and methods of forming
US9356027B1 (en) * 2015-05-11 2016-05-31 International Business Machines Corporation Dual work function integration for stacked FinFET
US9553092B2 (en) * 2015-06-12 2017-01-24 Globalfoundries Inc. Alternative threshold voltage scheme via direct metal gate patterning for high performance CMOS FinFETs
US9559184B2 (en) * 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
US10090396B2 (en) 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures
US9947540B2 (en) * 2015-07-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby
US9859279B2 (en) * 2015-08-17 2018-01-02 International Business Machines Corporation High-k gate dielectric and metal gate conductor stack for fin-type field effect transistors formed on type III-V semiconductor material and silicon germanium semiconductor material
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
CN107305866A (zh) * 2016-04-25 2017-10-31 联华电子股份有限公司 半导体元件及其制作方法
US10128237B2 (en) * 2016-06-24 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of gate replacement in semiconductor devices
US10276574B2 (en) * 2016-07-15 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9799566B1 (en) * 2016-09-22 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10269917B2 (en) * 2016-10-19 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a FinFET with work function tuning layers having stair-step increment sidewalls
CN108010884B (zh) * 2016-11-01 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9911736B1 (en) * 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
US10170317B1 (en) * 2017-09-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI865660B (zh) * 2019-12-27 2024-12-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法、積體電路與其裝置及其製造方法
US12255105B2 (en) 2019-12-27 2025-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around devices having gate dielectric layers of varying thicknesses and method of forming the same

Also Published As

Publication number Publication date
US10283417B1 (en) 2019-05-07
DE102018108163B4 (de) 2022-03-17
DE102018108163A1 (de) 2019-01-03
CN109216356B (zh) 2021-04-20
KR20190003342A (ko) 2019-01-09
CN109216356A (zh) 2019-01-15
KR102058222B1 (ko) 2019-12-20
TWI679769B (zh) 2019-12-11

Similar Documents

Publication Publication Date Title
KR102511810B1 (ko) 에어 갭을 가지는 후면 유전체 층을 갖는 집적 회로 구조체
US11114347B2 (en) Self-protective layer formed on high-k dielectric layers with different materials
TWI679769B (zh) 半導體裝置、半導體裝置結構及半導體裝置的形成方法
US11923201B2 (en) Self-protective layer formed on high-K dielectric layer
TWI668744B (zh) 半導體裝置及其形成方法
US11935957B2 (en) Geometry for threshold voltage tuning on semiconductor device
US11024627B2 (en) High-K metal gate transistor structure and fabrication method thereof
TWI787773B (zh) 積體電路結構及形成半導體元件的方法
TWI698997B (zh) 半導體裝置及其製造方法
TW201946121A (zh) 半導體裝置的形成方法
TW201729340A (zh) 多重閘極裝置
TW201914025A (zh) 半導體裝置與其製作方法
TWI721575B (zh) 半導體裝置及其形成方法
TWI767686B (zh) 接點插塞
TWI611459B (zh) 半導體裝置及其製造方法
TW201903858A (zh) 半導體裝置的製造方法
TW201626563A (zh) 半導體結構及其製造方法
TWI666768B (zh) 半導體裝置及其形成方法
CN110571188A (zh) 接触插塞、半导体器件及其制造方法
CN119300455A (zh) 半导体器件及其形成方法