TWI864915B

TWI864915B - 非揮發性記憶胞的編程方法

Info

Publication number: TWI864915B
Application number: TW112128406A
Authority: TW
Inventors: 許家榮; 羅俊元; 黎俊霄; 龍章俊
Original assignee: 力旺電子股份有限公司
Priority date: 2022-08-12
Filing date: 2023-07-28
Publication date: 2024-12-01
Also published as: TW202408156A; US12255645B2; US20240055053A1; US20240056080A1; US12294367B2; TWI862066B; TW202407707A

Abstract

本發明為一種非揮發性記憶胞的編程方法。非揮發性記憶胞包括一記憶電晶體。該編程方法包括下列步驟：提供一限流器連接於該記憶電晶體的一汲極端與一接地端之間；以及，提供一編程電壓至該記憶電晶體的一源極端，並提供一控制信號至該記憶電晶體的一閘極端。其中，於編程動作的第一時間區間，該控制信號由一第一電壓值逐漸下降，使得該記憶電晶體由關閉改為稍微開啟。當該記憶電晶體稍微開啟時，一通道熱電子效應發生，複數個熱電子注入該記憶電晶體的一電荷捕獲層。

Description

非揮發性記憶胞的編程方法

本發明為一種非揮發性記憶胞的編程方法，且特別是有關於一種由P型電晶體所組成之非揮發性記憶胞及其相關編程方法。

眾所周知，非揮發性記憶體的記憶胞(memory cell)中包括一儲存單元。舉例來說，儲存單元可為記憶電晶體(memory transistor)。根據記憶電晶體的電荷捕獲層(charge trapping layer)中所儲存電荷(charge)的多寡來決定記憶胞的儲存狀態。

請參照第1A圖，其所繪示為非揮發性記憶胞。非揮發性記憶胞100包括一選擇電晶體(select transistor)M_S與一記憶電晶體(memory transistor)M_F。其中，選擇電晶體M_S以及記憶電晶體M_F皆為P型電晶體(P-type transistor)。當記憶電晶體M_F的電荷捕獲層(charge trapping layer)未儲存電子時，非揮發性記憶胞100為第一儲存狀態。當記憶電晶體M_F的電荷捕獲層儲存電子時，非揮發性記憶胞100為第二儲存狀態。

選擇電晶體M_S的源極端(source terminal)連接至源極線(source line，SL)，選擇電晶體M_S的汲極端(drain terminal)連接至節點a，選擇電晶體M_S的閘極端(gate terminal)連接至字元線(word line，WL)。記憶電晶體M_F的源極端連接至節點a，記憶電晶體M_F的汲極端連接至位元線(bit line，BL)，記憶電晶體M_F的閘極端連接至一控制線(control line，CL)。

當非揮發性記憶胞100於編程週期(program cycle)進行編程動作(program action)時，字元線WL接收一開啟電壓(on voltage，V_ON)，源極線SL接收一編程電壓(program voltage，V_PP)，位元線BL接收一接地電壓(ground voltage，0V)，控制線CL接收一控制信號(control signal，S_CL)。

由於字元線接收開啟電壓V_ON，選擇電晶體M_S完全開啟(fully turn on)，源極線SL接收的編程電壓V_PP傳遞至節點a。亦即，於編程動作時，節點a的電壓幾乎等於編程電壓V_PP。此時，提供控制信號S_CL使得熱電子(hot electron)注入記憶電晶體M_F的電荷捕獲層，非揮發性記憶胞100由第一儲存狀態改為第二儲存狀態。

請參照第1B圖至第1D圖，其所繪示為以定值的控制信號S_CL來進行編程動作時記憶電晶體M_F的相關信號示意圖。舉例來說，源極線SL接收的編程電壓V_PP為6V，字元線WL接收的開啟電壓V_ON為0V，位元線BL接收接地電壓0V，而控制信號S_CL為5.5V。亦即，記憶電晶體M_F的閘源電壓(gate-source voltage，V_GS)為S_CL-V_PP=5.5V-6V=-0.5V。此時，記憶電晶體M_F的臨限電壓(threshold voltage，Vt)稍微大於記憶電晶體M_F的閘源電壓V_GS，記憶電晶體M_F稍微開啟(slightly turn on)。例如，於第一儲存狀態時，記憶電晶體M_F的電荷捕獲層未儲存電子，其臨限電壓Vt為-0.4V。

在編程動作初期，如第1B圖所示，在記憶電晶體M_F稍微開啟(slightly turn on)的情況下，記憶電晶體M_F的通道電流(channel current，I_CH) 約為10μA。此時，熱電子(hot electron)產生的閘極電流(gate current，I_G)較大，其中閘極電流I_G的方向與熱電子的注入方向相反。也就是說，通道熱電洞誘發熱電子注入效應(channel hot hole induced hot electron injection effect，簡稱CHHIHEI效應)發生，較多熱電子注入記憶電晶體M_F的電荷捕獲層。另外，隨著注入電荷捕獲層的熱電子數量增加，記憶電晶體M_F的臨限電壓Vt也會隨之上升。

在編程動作中期，如第1C圖所示，由於電子注入記憶電晶體M_F的電荷捕獲層，記憶電晶體M_F的臨限電壓Vt上升。在控制信號S_CL未改變，亦即記憶電晶體M_F的閘源電壓V_GS未改變的情況下，由於記憶電晶體M_F的臨限電壓Vt與記憶電晶體M_F的閘源電壓V_GS之間的差(difference)擴大，使得記憶電晶體M_F再開啟一些(further turn on)的情況下，記憶電晶體M_F的通道電流I_CH上升至約150μA。然而，此時的閘極電流I_G反而變小。亦即，注入電荷捕獲層的熱電子減少。

在編程動作後期，如第1D圖所示，記憶電晶體M_F的臨限電壓Vt持續上升，記憶電晶體M_F的臨限電壓Vt與記憶電晶體M_F的閘源電壓V_GS之間的差(difference)繼續擴大。使得記憶電晶體M_F接近全開啟(fully turn on)的情況下，記憶電晶體M_F的通道電流I_CH上升至200μA。此時，通道熱電洞注入效應(channel hot hole injection effect，簡稱CHHI效應)發生，熱電洞會注入電荷捕獲層，使得閘極電流I_G會逐漸上升。然而，熱電洞(hot hole)注入電荷捕獲層會使得非揮性記憶胞100的可靠度(reliability)下降。

由第1A圖至第1D圖的說明可知，對非揮發性記憶胞100進行編程動作的過程中，僅於編程動作的初期，記憶電晶體M_F稍微開啟(slightly turn on)時，會有較大的閘極電流I_G，亦即較多熱電子注入電荷捕獲層。

於編程動作的中期之後，記憶電晶體M_F的臨限電壓Vt上升，雖然記憶電晶體M_F的通道電流I_CH上升，但閘極電流I_G卻下降，代表較少的熱電子注入電荷捕獲層。也就是說，通道電流I_CH上升無法增進編程效率(program efficiency)，反而造成編程動作的能量損耗(power consumption)，且使得非揮性記憶胞100的可靠度(reliability)下降。

另外，在編程動作的初期，如果注入電荷捕獲層的熱電子數目不夠時，將造成編程不足的情況。亦即，無法判定非揮發性記憶體為第二儲存狀態。

本發明係有關於一種非揮發性記憶胞的編程方法，該非揮發性記憶胞包括一記憶電晶體，該編程方法包括下列步驟：限制該記憶電晶體的一通道電流小於等於一限制電流；以及，提供一編程電壓至該記憶電晶體的一源極端，並提供一控制信號至該記憶電晶體的一閘極端；其中，於一編程週期進行一編程動作，且該編程週期包括複數個時間區間；其中，於該些時間區間的一第一時間區間，該控制信號由一第一電壓值逐漸下降，使得該記憶電晶體先關閉然後再開啟；以及，當該記憶電晶體開啟時，複數個熱電子注入該記憶電晶體的一電荷捕獲層；以及，其中，於該些時間區間的一第二時間區間，該控制信號由一第二電壓值逐漸下降，使得該記憶電晶體先關閉然後再開啟；當該記憶電晶體開啟時，該些熱電子注入該記憶電晶體的該電荷捕獲層；以及，該第二電壓值等於該初始電壓加上一第一電壓增量。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

100,200,300,400:非揮發性記憶胞

310,410:限流器

第1A圖為非揮發性記憶胞；第1B圖至第1D圖為以定值的控制信號S_CL來進行編程動作時記憶電晶體M_F的相關信號示意圖；第2A圖與第2B圖為非揮發性記憶胞及其編程動作時控制信號S_CL的第一實施例；第2C圖至第2G圖為本發明提供逐步上升的控制信號S_CL來進行編程動作時記憶電晶體的相關信號示意圖；第3A圖與第3B圖為本發明第二實施例非揮發性記憶胞及編程動作時的控制信號S_CL；第3C圖與第3D圖為非揮發性記憶胞進行編程動作時記憶電晶體M_F的閘源電壓V_GS以及源汲電壓V_SD示意圖；第4A圖與第4B圖為非揮發性記憶胞及進行編程動作時的控制信號S_CL第三實施例；第4C圖與第4D圖為第三實施例非揮發性記憶胞進行編程動作時記憶電晶體M_F的閘源電壓V_GS、臨限電壓Vt以及源汲電壓V_SD示意圖；第5圖為非揮發性記憶胞進行編程動作時控制信號S_CL的另一範例；第6A圖為包括驗證動作的控制信號S_CL示意圖；以及第6B圖與第6C圖為下降的控制信號S_CL示意圖。

為了於編程動作時能夠有足夠的熱電子注入記憶電晶體的電荷捕獲層，本發明提出多種非揮發性記憶胞的編程方法。再者，本發明所述的記憶電晶體可為電荷捕獲型記憶電晶體(charge-trapping type memory transistor)，例如矽化物-氧化物-氮化物-氧化物-矽化物電晶體(Silicon-Oxide-Nitride-Oxide-Silicon transistor)，簡稱SONOS電晶體。

請參照第2A圖與第2B圖，其所繪示為非揮發性記憶胞及其編程動作時控制信號S_CL的第一實施例。請參照第2C圖至第2G圖，其所繪示為本發明提供逐步上升(ramped up)的控制信號S_CL來進行編程動作時記憶電晶體的相關信號示意圖。其中，於一編程週期(program cycle)時，對非揮發性記憶胞200進行編程動作，且編程週期包括多個時區間。再者，第2A圖的非揮發性記憶胞200結構相同於第1A圖，此處不再贅述。

如第2B圖所示，於時間點t_a開始進行編程動作。時間點t_a至時間點t_b的時間區間(time period，T₁)，控制信號S_CL為100%工作週期(100% duty cycle)的脈波(pulse)，其脈波高度(pulse height)為初始電壓V_CLi。亦即，在時間區間T₁，控制信號S_CL等於初始電壓V_CLi。

時間點t_b至時間點t_c的時間區間T₂，控制信號S_CL為100%工作週期的一脈波，其脈波高度為初始電壓V_CLi加上電壓增量△V₁。亦即，在時間區間T₂，控制信號S_CL為(V_CLi+△V₁)。其中，電壓增量△V₁大於零。

時間點t_c至時間點t_d的時間區間T₃，控制信號S_CL為100%工作週期的一脈波，其脈波高度為初始電壓V_CLi加上2倍的電壓增量△V₁。亦即，在時間區間T₃，控制信號S_CL為(V_CLi+2△V₁)。其他時間區間可依此類推，控制信號S_CL逐步上升。

當非揮發性記憶胞200進行編程動作時，字元線WL接收一開啟電壓V_ON，源極線SL接收一編程電壓V_PP，位元線BL接收一接地電壓0V，控制線CL接收一控制信號S_CL。由於字元線接收開啟電壓V_ON，選擇電晶體M_S完全開啟(fully turn on)，源極線SL接收的編程電壓V_PP傳遞至節點a。亦即，於編程動作時，記憶電晶體M_F源極端的電壓幾乎等於編程電壓V_PP。此時，提供逐步上升的控制信號S_CL使得熱電子注入記憶電晶體M_F的電荷捕獲層，非揮發性記憶胞200由第一儲存狀態改為第二儲存狀態。

舉例來說，源極線SL接收的編程電壓V_PP為6V，字元線WL接收的開啟電壓V_ON為0V，位元線BL接收接地電壓0V。再者，初始電壓V_CLi為5.5V，電壓增量△V₁為0.2V。

因此，於編程動作的時間區間T₁，記憶電晶體M_F的閘源電壓V_GS為V_CLi-V_PP=5.5V-6V=-0.5V。此時，記憶電晶體M_F的臨限電壓(threshold voltage，Vt)稍微大於記憶電晶體M_F的閘源電壓V_GS，記憶電晶體M_F稍微開啟(slightly turn on)。例如，於第一儲存狀態時，記憶電晶體M_F的電荷捕獲層未儲存電子，其臨限電壓Vt為-0.4V。

如第2C圖所示，在時間區間T₁開始(亦即時間點t_a之後)時，在記憶電晶體M_F稍微開啟(slightly turn on)的情況下，記憶電晶體M_F的通道電流(channel current，I_CH)約為10μA。此時，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)發生，熱電子(hot electron)產生的閘極電流(gate current，I_G)較大。較多熱電子注入記憶電晶體M_F的電荷捕獲層。另外，隨著注入電荷捕獲層的熱電子數量增加，記憶電晶體M_F的臨限電壓Vt也會隨之上升。

如第2D圖所示，在時間區間T₁結束(亦即時間點t_b之前)時，由於記憶電晶體M_F的臨限電壓Vt上升，使得記憶電晶體M_F的臨限電壓Vt與記憶電晶體M_F的閘源電壓V_GS之間的差(difference)擴大，記憶電晶體M_F會再開啟一些。此時，記憶電晶體M_F的通道電流I_CH上升至約150μA。然而，此時的閘極電流I_G反而變小。亦即，注入記憶電晶體M_F的電荷捕獲層的熱電子減少。

如第2E圖所示，在時間區間T₂開始(亦即時間點t_b之後)時，控制信號S_CL上升為(V_CLi+△V₁)，記憶電晶體M_F的閘源電壓V_GS增加，使得記憶電晶體M_F的臨限電壓Vt稍微大於記憶電晶體M_F的閘源電壓V_GS，記憶電晶體M_F稍微開啟(slightly turn on)。在記憶電晶體M_F稍微開啟(slightly turn on)的情況下，記憶電晶體M_F的通道電流(channel current，I_CH)下降至約為10μA。此時，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)發生，熱電子(hot electron)產生的閘極電流(gate current，I_G)較大，較多熱電子注入記憶電晶體M_F的電荷捕獲層。另外，隨著注入電荷捕獲層的熱電子數量增加，記憶電晶體M_F的臨限電壓Vt也會隨之上升。

如第2F圖所示，在時間區間T₂結束(亦即時間點t_c之前)時，由於記憶電晶體M_F的臨限電壓Vt上升，使得記憶電晶體M_F的臨限電壓Vt與記憶電晶體M_F的閘源電壓V_GS之間的差(difference)擴大，記憶電晶體M_F再開啟一些。此時，記憶電晶體M_F的通道電流I_CH上升至約150μA。然而，此時的閘極電流I_G反而變小。亦即，注入記憶電晶體M_F的電荷捕獲層的熱電子減少。

同理，如第2G圖所示，在時間區間T₃開始(亦即時間點t_c之後)時，控制信號S_CL為(V_CLi+2△V₁)，記憶電晶體M_F的閘源電壓V_GS增加，使得記憶電晶體M_F的臨限電壓(threshold voltage，Vt)稍微大於記憶電晶體M_F的閘源電壓V_GS，記憶電晶體M_F稍微開啟(slightly turn on)。在記憶電晶體M_F稍微開啟(slightly turn on)的情況下，記憶電晶體M_F的通道電流(channel current，I_CH)下降至約為10μA。此時，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)發生，熱電子(hot electron)產生的閘極電流(gate current，I_G)較大，較多熱電子注入記憶電晶體M_F的電荷捕獲層。另外，隨著注入電荷捕獲層的熱電子數量增加，記憶電晶體M_F的臨限電壓Vt也會隨之上升。

依此類推，於時間區間T₄，控制信號S_CL可再增加為(V_CLi+3△V₁)。因此，於編程動作時，逐步上升控制信號S_CL使得非揮發性記憶體200中的記憶電晶體M_F維持在稍微開啟(slightly turn on)以及再開啟一些(further turn on)之間。因此，發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)的條件持續存在，有足夠的熱電子注入記憶電晶體M_F的電荷捕獲層。

由以上第2A圖至第2G圖的說明可知，於非揮發性記憶胞200進行編程動作時，將記憶電晶體M_F維持在開啟的狀態，並逐漸升高控制信號S_CL來調整記憶電晶體M_F的開啟程度，使得更多熱電子注入記憶電晶體M_F的電荷捕獲層。然而，在每個時間區間的後段，通道電流I_CH還是會上升，使得編程動作時較多的能量損耗(power consumption)。

為了降低非揮發性記憶胞200於編程動作時過多的能量損耗，本發明提供一限流器(current limiter)至非揮發性記憶胞200，並利用第一實施例的控制信號S_CL來進行編程動作。

請參照第3A圖與第3B圖，其所繪示為本發明第二實施例非揮發性記憶胞及編程動作時的控制信號S_CL。相較於第2A圖的非揮發性記憶胞200，第二實施例的非揮發性記憶胞300更連接至一限流器310。再者，第3B圖編程動作時的控制信號S_CL相同於第2B圖。

在非揮發性記憶胞300中，選擇電晶體M_S的源極端連接至源極線SL，選擇電晶體M_S的汲極端連接至節點a，選擇電晶體M_S的閘極端連接至字元線WL。記憶電晶體M_F的源極端連接至節點a，記憶電晶體M_F的汲極端連接至節點d，記憶電晶體M_F的閘極端連接至一控制線CL。

再者，限流器310連接於記憶胞300的節點d與位元線BL之間。其中，限流器310為一電流源，提供一限制電流(limited current，I_LIM)。

當非揮發性記憶胞300進行編程動作時，提供限流器310連接於記憶電晶體M_F的汲極端與位元線BL之間。再者，字元線WL接收一開啟電壓V_ON，源極線SL接收一編程電壓V_PP，位元線BL接收一接地電壓0V，控制線CL接收一控制信號S_CL。舉例來說，編程電壓V_PP為6V，開啟電壓V_ON為0V，接地電壓0V。再者，初始電壓V_CLi為5.5V，電壓增量△V₁為0.2V，限流器310的限制電流I_LIM為20μA。也就是說，記憶電晶體M_F的通道電流I_CH的最大值會被限流器310限制在20μA，通道電流I_CH小於等於限制電流I_LIM。

然而，在編程動作的過程，利用逐步上升的控制信號S_CL搭配加入限流器310的非揮發性記憶胞300，將會使得讓編程效率大幅降低(program efficiency)。以下說明之。

請參照第3C圖與第3D圖，其所繪示為非揮發性記憶胞進行編程動作時記憶電晶體M_F的閘源電壓V_GS以及源汲電壓V_SD示意圖。舉例來說，於第一儲存狀態時，記憶電晶體M_F的電荷捕獲層未儲存電子，其臨限電壓Vt為-0.4V。

在時間區間T₁開始(亦即時間點t_a之後)時，記憶電晶體M_F的閘源電壓V_GS為V_CLi-V_PP=5.5V-6V=-0.5V。此時，記憶電晶體M_F的臨限電壓(threshold voltage，Vt)稍微大於記憶電晶體M_F的閘源電壓V_GS，記憶電晶體M_F稍微開啟(slightly turn on)，記憶電晶體M_F的通道電流(channel current，I_CH)約為10μA。此時，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)發生，熱電子(hot electron)產生的閘極電流I_G較大，較多熱電子注入記憶電晶體M_F電荷捕獲層。另外，隨著注入電荷捕獲層的熱電子數量增加，記憶電晶體M_F的臨限電壓Vt也會隨之上升。

在時間區間T₁結束(亦即時間點t_b之前)時，由於記憶電晶體M_F的臨限電壓Vt上升，記憶電晶體M_F的臨限電壓Vt與記憶電晶體M_F的閘源電壓V_GS之間的差(difference)擴大，使得記憶電晶體M_F再開啟一些(more turn on)。然而，由於限制電流I_LIM為20μA，記憶電晶體M_F的通道電流I_CH僅能維持在約20μA。因此，造成記憶電晶體M_F的汲極電壓，亦即節點d的電壓上升至約4.5V。此時，記憶電晶體M_F的源汲電壓(source-drain voltage，V_SD)為(6V-4.5V)=1.5V。而記憶電晶體M_F的源汲電壓V_SD過低，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)。

在時間區間T₂(時間點t_b至時間點t_c之間)時，由於控制信號S_CL上升一個電壓增量△V₁，記憶電晶體M_F的閘源電壓V_GS上升。此時，節點d的電壓約可下降為4.0V，記憶電晶體M_F的源汲電壓V_SD上升至約2.0V。由於記憶電晶體M_F的源汲電壓V_SD過低，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)。

在時間區間T₃(時間點t_c至時間點t_d之間)時，由於控制信號S_CL再上升一個電壓增量△V₁，記憶電晶體M_F的閘源電壓V_GS上升。此時，節點d的電壓約可下降為3.5V，記憶電晶體M_F的源汲電壓V_SD上升至約2.5V。由於記憶電晶體M_F的源汲電壓V_SD過低，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)。

在時間區間T₄(時間點t_e至時間點t_f之間)時，由於控制信號S_CL再上升一個電壓增量△V₁，記憶電晶體M_F的閘源電壓V_GS上升。此時，節點d的電壓約可下降為3.0V，記憶電晶體M_F的源汲電壓V_SD上升至約3.0V。由於記憶電晶體M_F的源汲電壓V_SD過低，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)。

在時間區間T₅開始(亦即時間點t_e之後)時，由於控制信號S_CL再上升一個電壓增量△V₁，記憶電晶體M_F的閘源電壓V_GS上升。此時，節點d的電壓約可下降為2.5V，記憶電晶體M_F的源汲電壓V_SD上升至約3.5V。再者，3.5V的源汲電壓V_SD可以發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)，熱電子再次注入記憶電晶體M_F的電荷捕獲層。

在時間區間T₅結束(亦即時間點t_f之前)時，由於記憶電晶體M_F的臨限電壓Vt上升，限制電流I_LIM為20μA，記憶電晶體M_F的通道電流I_CH僅能維持在約20μA。因此，造成記憶電晶體M_F的源汲極電壓V_GD再次降低至約1.5V。且記憶電晶體M_F的源汲電壓V_SD過低，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)。

類似地，在時間區間T₆(時間點t_f至時間點t_g之間)時，由於控制信號S_CL再上升一個電壓增量△V₁，記憶電晶體M_F的閘源電壓V_GS上升。此時，節點d的電壓約下降至4.0V，記憶電晶體M_F的源汲電壓V_SD上升至約2.0V。由於記憶電晶體M_F的源汲電壓V_SD過低，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)。

依此類推，控制信號S_CL持續增加，直到時間區間T₉(未繪示)才會再發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)，熱電子再次注入記憶電晶體M_F的電荷捕獲層。

由以上的說明可知，於編程動作時，利用第3B圖所示的控制信號S_CL來對連接至限流器310的非揮發性記憶胞300進行編程動作，雖然記憶電晶體M_F會持續開啟，但記憶電晶體M_F的源汲電壓V_SD過低，造成編程效率變低。

請參照第4A圖與第4B圖，其所繪示為非揮發性記憶胞及進行編程動作時的控制信號S_CL第三實施例。其中，於一編程週期時，對非揮發性記憶胞400進行編程動作，且編程週期包括多個時區間。第4A圖的非揮發性記憶胞400相同於第3A圖的非揮發性記憶胞300，且非揮發性記憶胞400連接一限流器410。此處不再贅述其連接關係。

當非揮發性記憶胞400進行編程動作時，提供限流器410連接於記憶電晶體M_F的汲極端與位元線BL之間。再者，字元線WL接收一開啟電壓V_ON，源極線SL接收一編程電壓V_PP，位元線BL接收一接地電壓0V，控制線CL接收一控制信號S_CL。由於字元線接收開啟電壓V_ON，選擇電晶體M_S完全開啟(fully turn on)，源極線SL接收的編程電壓V_PP傳遞至節點a。亦即，於編程動作時，節點a的電壓幾乎等於編程電壓V_PP。此時，根據控制信號S_CL的變化，使得熱電子注入記憶電晶體M_F的電荷捕獲層，非揮發性記憶胞400由第一儲存狀態改為第二儲存狀態。

舉例來說，編程電壓V_PP為6V，開啟電壓V_ON為0V。再者，初始電壓V_CLi為6V，電壓增量△V₂為0.5V，限流器410的限制電流I_LIM為20μA。也就是說，記憶電晶體M_F的通道電流I_CH的最大值會被限流器410限制在20μA。

在前述的實施例中，係藉由限流器410來限制記憶電晶體M_F的通道電流I_CH。而在其他的實施例中，可將第4A圖的限流器410省略，並以選擇電晶體M_S來作為限流器。舉例來說，當非揮發性記憶胞400進行編程動作時，將較大的開啟電壓V_ON提供至字線WL來控制選擇電晶體M_S為不完全開啟，用以限制選擇電晶體M_S的導通能力，並決定一限制電流I_LIM。如此，記憶電晶體M_F的通道電流I_CH將會小於等於由開啟電壓V_ON所決定的限制電流I_LIM。其中，開啟電壓V_ON可大於0V，例如4V。

根據本發明的實施例，於編程動作時調整控制信號S_CL，使得非揮發性記憶胞400的記憶電晶體M_F在關閉(turn off)與稍微開啟(slightly turn on)之間運作。以下說明之。

根據本發明的第三實施例的控制信號S_CL，於編程動作的每個時間區間，先調高控制信號S_CL使得記憶電晶體M_F關閉，之後逐步調低控制信號S_CL使得記憶電晶體M_F由關閉(turn off)改成稍微開啟(slightly turn on)。以下以四個時間區間T₁~T₄為例來說明。實際上，時間區間的數目可以隨著需求而增減。

如第4B圖所示，時間點t_a至時間點t_b的時間區間T₁。於時間點t_a時，控制信號S_CL為初始電壓V_CLi。之後，控制信號S_CL由初始電壓V_CLi逐漸下降。亦即，在時間區間T₁，控制信號S_CL由初始電壓V_CLi開始下降。

時間點t_b至時間點t_c的時間區間T₂。於時間點t_b時，控制信號S_CL為初始電壓V_CLi加上電壓增量△V₂。之後，控制信號S_CL由(V_CLi+△V₂)逐漸下降。亦即，在時間區間T₂，控制信號S_CL由(V_CLi+△V₂)開始下降。其中，電壓增量△V₂大於零。

時間點t_c至時間點t_d的時間區間T₃。於時間點t_c時，控制信號S_CL為初始電壓V_CLi加上2倍電壓增量△V₂。之後，控制信號S_CL由(V_CLi+2△V₂)逐漸下降。亦即，在時間區間T₃，控制信號S_CL由(V_CLi+2△V₂)開始下降。

時間點t_d至時間點t_e的時間區間T₄。於時間點t_d時，控制信號S_CL為初始電壓V_CLi加上三倍電壓增量△V₂。之後，控制信號S_CL由(V_CLi+3△V₂)逐漸下降。亦即，在時間區間T₄，控制信號S_CL由(V_CLi+3△V₂)開始下降。

請參照第4C圖與第4D圖，其所繪示為第三實施例非揮發性記憶胞進行編程動作時記憶電晶體M_F的閘源電壓V_GS、臨限電壓Vt以及源汲電壓V_SD示意圖。舉例來說，於第一儲存狀態時，記憶電晶體M_F的電荷捕獲層未儲存電子，其臨限電壓Vt為-0.4V。

在時間區間T₁開始(亦即時間點t_a)時，控制信號S_CL為V_CLi(6V)，記憶電晶體M_F的閘源電壓V_GS為V_CLi-V_PP=6V-6V=0V。此時，記憶電晶體M_F的臨限電壓(threshold voltage，Vt)小於記憶電晶體M_F的閘源電壓V_GS，記憶電晶體M_F關閉(turn off)，節點d的電壓等於接地電壓0V，亦即記憶電晶體M_F的源汲電壓V_SD為6V。

時間點t_a之後，控制信號S_CL持續下降。於時間點t_a1時，記憶電晶體M_F的閘源電壓V_GS等於記憶電晶體M_F的臨限電壓Vt，記憶電晶體M_F正要開啟，通道電流I_CH為零。

在時間點t_a1至時間點t_a2之間，記憶電晶體M_F的閘源電壓V_GS小於記憶電晶體M_F的臨限電壓Vt，記憶電晶體M_F稍微開啟(slightly turn on)，產生通道電流I_CH。此時，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)發生，熱電子(hot electron)產生的閘極電流I_G較大，較多熱電子注入記憶電晶體M_F電荷捕獲層。

在時間點t_a1至時間點t_a2之間，隨著注入電荷捕獲層的熱電子數量增加，記憶電晶體M_F的臨限電壓Vt也會隨之上升。並且，控制信號S_CL持續下降。因此，記憶電晶體M_F的閘源電壓V_GS與記憶電晶體M_F的臨限電壓Vt之間差距(difference)逐漸變大，通道電流I_CH逐漸增加但仍小於限制電流I_LIM。亦即，通道電流I_CH小於20μA

於時間點t_a2至時間點t_a3，通道電流I_CH到達20μA，亦即通道電流I_CH等於限制電流I_LIM。由於通道電流I_CH無法再增加，且記憶電晶體M_F的閘源電壓V_GS與記憶電晶體M_F的臨限電壓Vt之間差距逐漸變大，使得節點d的電壓上升，亦即記憶電晶體M_F的源汲電壓V_SD下降。由於記憶電晶體M_F的源汲電壓V_SD仍大於3.5V，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)持續發生，熱電子注入記憶電晶體M_F電荷捕獲層。

於時間點t_a3至時間點t_b，由於記憶電晶體M_F的閘源電壓V_GS與記憶電晶體M_F的臨限電壓Vt之間差距逐漸變大，記憶電晶體M_F的源汲電壓V_SD持續下降，並低於3.5V。此時，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)，熱電子不再注入記憶電晶體M_F電荷捕獲層，臨限電壓Vt不再變化。

在時間區間T₂開始(亦即時間點t_b)時，控制信號S_CL上升為(V_CLi+△V₂)，使得記憶電晶體M_F的臨限電壓Vt小於記憶電晶體M_F的閘源電壓V_GS，記憶電晶體M_F關閉(turn off)，節點d的電壓等於接地電壓0V，亦即記憶電晶體M_F的源汲電壓V_SD為6V。

時間點t_b之後，控制信號S_CL下降。於時間點t_b1時，記憶電晶體M_F的閘源電壓V_GS等於記憶電晶體M_F的臨限電壓Vt，記憶電晶體M_F正要開啟，通道電流I_CH為零。

在時間點t_b1至時間點t_b2之間，記憶電晶體M_F的閘源電壓V_GS小於記憶電晶體M_F的臨限電壓Vt，記憶電晶體M_F稍微開啟(slightly turn on)，產生通道電流I_CH。此時，通道熱電洞誘發熱電子注入效應(CHHIHEI 效應)發生，熱電子(hot electron)產生的閘極電流I_G較大，較多熱電子注入記憶電晶體M_F電荷捕獲層。

在時間點t_b1至時間點t_b2之間，隨著注入電荷捕獲層的熱電子數量增加，記憶電晶體M_F的臨限電壓Vt也會隨之上升。並且，控制信號S_CL持續下降。因此，記憶電晶體M_F的閘源電壓V_GS與記憶電晶體M_F的臨限電壓Vt之間差距(difference)逐漸變大，通道電流I_CH逐漸增加但仍小於限制電流I_LIM。亦即，通道電流I_CH小於20μA。

於時間點t_b2至時間點t_b3，通道電流I_CH到達20μA，亦即通道電流I_CH等於限制電流I_LIM。由於通道電流I_CH無法再增加，且記憶電晶體M_F的閘源電壓V_GS與記憶電晶體M_F的臨限電壓Vt之間差距逐漸變大，使得節點d的電壓上升，亦即記憶電晶體M_F的源汲電壓V_SD下降。由於記憶電晶體M_F的源汲電壓V_SD仍大於3.5V，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)持續發生，熱電子注入記憶電晶體M_F電荷捕獲層。

於時間點t_b3至時間點t_c，由於記憶電晶體M_F的閘源電壓V_GS與記憶電晶體M_F的臨限電壓Vt之間差距逐漸變大，記憶電晶體M_F的源汲電壓V_SD持續下降，並低於3.5V。此時，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)，熱電子不再注入記憶電晶體M_F電荷捕獲層，臨限電壓Vt不再變化。

相同的控制方式，在時間區間T₃，於時間點t_c，控制信號S_CL上升為(V_CLi+2△V₂)，記憶電晶體M_F關閉(turn off)，記憶電晶體M_F的源汲電壓V_SD為6V。

於時間點t_c1至時間點t_c2時，記憶電晶體M_F稍微開啟(slightly turn on)，產生通道電流I_CH，且通道電流I_CH小於限制電流I_LIM。通道熱電洞誘發熱電子注入效應(CHHIHEI效應)發生，熱電子(hot electron)產生的閘極電流I_G較大，較多熱電子注入記憶電晶體M_F電荷捕獲層。

於時間點t_c2至時間點t_c3通道電流I_CH到達限制電流I_LIM。記憶電晶體M_F的源汲電壓V_SD下降，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)持續發生，熱電子注入記憶電晶體M_F電荷捕獲層。

於時間點t_c3至時間點t_d通道電流I_CH到達限制電流I_LIM。記憶電晶體M_F的源汲電壓V_SD下降並低於3.5V，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)，熱電子不注入記憶電晶體M_F電荷捕獲層，臨限電壓Vt不再變化。

同理，在時間區間T₄，於時間點t_d至時間點t_d1，記憶電晶體M_F關閉(turn off)，記憶電晶體M_F的源汲電壓V_SD為6V。

於時間點t_d1至時間點t_d3時，通道熱電洞誘發熱電子注入效應(CHHIHEI效應)發生，熱電子注入記憶電晶體M_F電荷捕獲層。

於時間點t_d3至時間點t_e通道電流I_CH到達限制電流I_LIM。記憶電晶體M_F的源汲電壓V_SD下降並低於3.5V，無法發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)，熱電子不注入記憶電晶體M_F電荷捕獲層，臨限電壓Vt不再變化。

由第4A圖至第4D圖的說明可知，於每個時間區間T₁~T₄內皆會發生通道熱電洞誘發熱電子注入效應(CHHIHEI效應)，使得熱電子注入記憶電晶體M_F電荷捕獲層，因此可以維持較佳的編程效率。再者，記憶電晶體M_F的通道電流I_CH可以被限制在限制電流I_LIM以下，可以有效地降低編程動作時的能量損耗。

另外，在第4B圖中，每個時間區間T₁~T₄的間隔皆相同，且每個時間區間T₁~T₄中控制信號S_CL的平均下降率都相同。當然，本發明並不限定於此，在此領域的技術人員可以設計不相同的時間區間。並且，設計每個時間區間有各別的平均下降率。舉例來說，控制信號S_CL在時間區間T₁以一第一平均下降率下降，控制信號S_CL在時間區間T₂以一第二平均下降率下降，且第一平均下降率大於第二平均下降率。

在第4B圖中，在每個時間區間T₁~T₄的起始時間點，控制信號S_CL的電壓會增加一個電壓增量△V₂。舉例來說，在時間點t_a，控制信號S_CL為起始電壓V_CLi。在時間點t_b，控制信號S_CL為(V_CLi+△V₂)。在時間點t_c，控制信號S_CL為(V_CLi+2△V₂)。在時間點t_d，控制信號S_CL為(V_CLi+3△V₂)。當然，在實際的應用上，在每個時間區間T₁~T₄的起始時間點，控制信號S_CL的電壓可以有不同的電壓增量。

請參照第5圖，其所繪示為非揮發性記憶胞進行編程動作時控制信號S_CL的另一範例。在此範例中，所有時間區間T₁~T₃開始時，控制信號S_CL為都被固定在初始電壓V_CLi。而控制信號S_CL的最大初始電壓V_CLi可由記憶電晶體M_F的安全工作區間標準(safe operation area criteria，簡稱SOA標準)來決定。換句話說，在所有時間區間T₁~T₃開始時，電壓增量△V₂等於零。再者，在時間區間T₁~T₃，控制信號S_CL的平均下降率可以不相同。舉例來說，控制信號S_CL在時間區間T₁以一第一平均下降率下降，控制信號S_CL在時間區間T₂與時間區間T₃以一第二平均下降率下降，且第一平均下降率大於第二平均下降率。

根據本發明的實施例，於編程動作的過程中，於多個時間區間之後，可對非揮發性記憶胞進行驗證動作。請參照第6A圖，其所繪示為包括驗證動作(verify action)的控制信號S_CL示意圖。舉例來說，於時間區間T₁~T₄之後，於時間點t_e對非揮發性記憶胞進行驗證動作VA1。於驗證動作VA1時，讀取非揮發性記憶胞，並判斷非揮發性記憶胞是否由第一儲存狀態改變為第二儲存狀態。

如果判斷出非揮發性記憶胞為第一儲存狀態，則代表編程動作要再次進行。因此，時間點t_g至時間點t_k的時間區間T₅~T₈，繼續提供控制信號S_CL至非揮發性記憶胞。

於時間區間T₅~T₈之後，於時間點t_j對非揮發性記憶胞進行驗證動作VA2。如果判斷出非揮發性記憶胞為第二儲存狀態，則代表編程動作完成。反之，如果判斷出非揮發性記憶胞為第一儲存狀態，則代表編程動作要再次進行。

再者，本發明中下降的控制信號S_CL可以由多種方式來實現。請參照第6B圖與第6C圖，其為下降的控制信號S_CL示意圖。以時間區間T₁為例來說明之。

如第6B圖所示，在時間區間T₁中，更區分為多個子時間區間T_a~T_g，控制信號S_CL包括多個脈波(pulse)，每一個脈波的責任週期為100%，每一個脈波具有對應的脈波高度(pulse height)。其中，第一脈波的該脈波高度為初始電壓V_CLi。在第一個脈波之後，每一個脈波的脈波高度小於前一個脈波的脈波高度。舉例來說，二個連續脈波的脈波高度差異為一電壓減量△V₃。當然，相同的電壓減量△V₃只是本發明的一個實施例。實際上二個連續脈波的脈波高度差異也可以不同。

如第6C圖所示，在時間區間T₁中，更區分為多個子時間區間T_h~T_n，控制信號S_CL包括多個脈波(pulse)，每一個脈波的責任週期小於100%，例如責任週期為75%。再者，每一個脈波具有對應的脈波高度(pulse height)。其中，第一脈波的該脈波高度為初始電壓V_CLi。在第一個脈波之後，每一個脈波的脈波高度小於前一個脈波的脈波高度。舉例來說，二個連續脈波的脈波高度差異為一電壓減量△V₃。當然，相同的電壓減量△V₃只是本發明的一個實施例。實際上二個連續脈波的脈波高度差異也可以不同。

再者，在第6B圖與第6C圖中，子時間區間T_a~T_g以及子時間區間T_h~T_n的間隔皆相同。當然，本發明並不限定於此，在此領域的技術人員可以設計不相同的子時間區間。

由以上的說明可知，本發明提出一種非揮發性記憶胞的編程方法。於編程動作時，先將非揮發性記憶胞的通道電流I_CH上限控制在小於等於限制電流I_LIM，並調整控制信號S_CL，使得非揮發性記憶胞的記憶電晶體M_F在關閉(turn off)與稍微開啟(slightly turn on)之間運作，使得熱電子注入記憶電晶體M_F的電荷捕獲層，非揮發性記憶胞由第一儲存狀態改變為第二儲存狀態。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種非揮發性記憶胞的編程方法，該非揮發性記憶胞包括一記憶電晶體，該編程方法包括下列步驟：限制該記憶電晶體的一通道電流小於等於一限制電流；以及提供一編程電壓至該記憶電晶體的一源極端，並提供一控制信號至該記憶電晶體的一閘極端；其中，於一編程週期進行一編程動作，且該編程週期包括複數個時間區間；其中，於該些時間區間中的一第一時間區間，該控制信號由一第一電壓值逐漸下降，使得該記憶電晶體先關閉然後再開啟；以及，當該記憶電晶體開啟時，複數個熱電子注入該記憶電晶體的一電荷捕獲層；以及其中，在該些時間區間中，於該第一時間區間後的一第二時間區間，該控制信號由一第二電壓值逐漸下降，使得該記憶電晶體先關閉然後再開啟；當該記憶電晶體開啟時，該些熱電子注入該記憶電晶體的該電荷捕獲層；以及，該第二電壓值等於一初始電壓加上一第一電壓增量。
如請求項1所述之編程方法，其中該非揮發性記憶胞更包括一選擇電晶體，該選擇電晶體的一源極端連接至一源極線，該選擇電晶體的一閘極端連接至一字元線，該選擇電晶體的一汲極端連接至該記憶電晶體的該源極端，該記憶電晶體的該閘極端連接至一控制線，該記憶電晶體的一汲極端與一位元線之間連接一限流器以限制該通道電流小於等於該限流器的該限制電流；以及，於該編程動作時，該源極線接收該編程電壓，該字元線接收一開啟電壓，該控制線接收該控制信號，該位元線接收一接地電壓。
如請求項1所述之編程方法，其中該第一電壓增量大於等於零；以及，該第二電壓值大於該第一電壓值，或者該第二電壓值等於該第一電壓值。
如請求項2所述之編程方法，其中該限流器為一電流源，該電流源產生該限制電流。
如請求項1所述之編程方法，其中於該第一時間區間，該控制信號由該第一電壓值開始以一第一平均下降率下降；於該第二時間區間，該控制信號由該第二電壓值開始以一第二平均下降率下降；以及，該第一平均下降率大於或等於該第二平均下降率。
如請求項1所述之編程方法，其中在該些時間區間中，於該第二時間區間後的一第三時間區間，該控制信號由一第三電壓值逐漸下降，使得該記憶電晶體先關閉後再開啟；當該記憶電晶體開啟時，一通道熱電洞誘發熱電子注入效應發生，該些熱電子注入該記憶電晶體的該電荷捕獲層；以及，該第三電壓值等於該第二電壓值加上一第二電壓增量。
如請求項6所述之編程方法，其中該第一電壓增量等於該第二電壓增量。
如請求項6所述之編程方法，其中於該些時間區間之後，進行一驗證動作，用以判斷該非揮發性記憶胞是否由一第一儲存狀態改變為一第二儲存狀態。
如請求項1所述之編程方法，其中在該第一時間區間中，該控制信號包括複數個脈波，每一該脈波具有一脈波高度，每一該脈波的該脈波高度小於前一個脈波的該脈波高度，且該些脈波中的一第一脈波的該脈波高度為該第一電壓值。
如請求項9所述之編程方法，其中每一該脈波的一責任週期為100%。
如請求項9所述之編程方法，其中每一該脈波的一責任週期小於100%。
如請求項1所述之編程方法，其中該記憶電晶體為一P型電晶體。
如請求項1所述之編程方法，其中該非揮發性記憶胞更包括一選擇電晶體，該選擇電晶體的一源極端連接至一源極線，該選擇電晶體的一閘極端連接至一字元線，該選擇電晶體的一汲極端連接至該記憶電晶體的該源極端，該記憶電晶體的該閘極端連接至一控制線，該記憶電晶體的一汲極端連接至一位元線；以及，於該編程動作時，該源極線接收該編程電壓，該字元線接收一開啟電壓，該控制線接收該控制信號，該位元線接收一接地電壓；其中，該開啟電壓用來限制該選擇電晶體的一導通能力，以決定該限制電流。