TWI859088B

TWI859088B - 故障防護電路

Info

Publication number: TWI859088B
Application number: TW113108917A
Authority: TW
Inventors: 莊榮圳; 莊介堯; 陳俊智; 王前偉; 陳韋廷
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2024-03-12
Filing date: 2024-03-12
Publication date: 2024-10-11
Also published as: TW202536677A

Abstract

一種故障防護電路，包括傳送驅動器、電壓產生電路、第二與第三N型電晶體、第三P型電晶體及選擇電路。傳送驅動器包括第一與第二P型電晶體，串接於電源端與接合墊之間。電壓產生電路於第二節點產生第一電壓。第二N型電晶體耦接於第二與第三節點之間。第三P型電晶體耦接於接合墊與第三節點之間。第三N型電晶體耦接於第三節點與接地之間。產生於第三節點的第二控制電壓提供至第二P型電晶體的閘極。選擇電路根據第二控制電壓以及電源端的電源電壓選擇電源電壓或接合墊的信號電壓作為第一控制電壓，其提供至第一與第二P型電晶體的基極。

Description

故障防護電路

本發明是有關於一種故障防護電路，特別是有關於一種包括傳輸驅動器的故障防護電路。

在電子系統中，透過匯流排在多個晶片之間進行信號傳輸。在連接同一匯流排的多個晶片中，若有一個晶片未處於上電狀態，會發生由處於上電狀態的晶片透過匯流排流於未處於上電狀態的晶片產生漏電流，導致不必要的功率消耗以及可能的誤動作。

本發明提出一種故障防護電路。故障防護電路耦接一接合墊，且包括一傳送驅動器、一電壓產生電路、一第二N型電晶體、一第三P型電晶體、一第三N型電晶體、以及一選擇電路。傳送驅動器耦接接合墊，且包括一第一P型電晶體、一第二P型電晶體、以及一第一N型電晶體。第一P型電晶體具有耦接一電源端的一源極、接收一第一驅動信號的一閘極、耦接一第一節點的一汲極、以及接收一第一控制電壓的一基極。一第二P型電晶體具有耦接第一節點的一源極、接收一第二控制電壓的一閘極、耦接接合墊的一汲極、以及接收第一控制電壓的一基極。第一N型電晶體具有耦接接合墊的一汲極、接收一第二驅動信號的一閘極、以及耦接一接地的一源極。電壓產生電路耦接接合墊與一第二節點，且於第二節點產生一第一電壓。第二N型電晶體具有耦接第二節點的一汲極、接收一第一致能信號的一閘極、以及耦接一第三節點的一源極。第三P型電晶體具有耦接接合墊的一源極、耦接電源端的一閘極、以及耦接第三節點的一汲極。第三N型電晶體具有耦接第三節點的一汲極、接收一第二致能信號的一閘極、以及耦接接地的一源極。第二控制電壓產生於第三節點。選擇電路耦接接合墊以及電源端，且耦接第三節點以接收第二控制電壓。選擇電路根據第二控制電壓以及電源端上的一電源電壓選擇電源電壓或接合墊上的一信號電壓作為第一控制電壓。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。

第1圖係表示根據本發明一實施例的故障防護電路。參閱第1圖，故障防護電路1耦接接合墊P10，且包括控制電路10以及傳輸驅動器11。傳輸驅動器11包括P型電晶體106與107以及N型電晶體108與109。在此實施例中，P型電晶體106與107係以P型金氧半（P-type Metal-Oxide-Semiconductor，PMOS）電晶體來實現，且N型電晶體108與109係以N型金氧半（N-type Metal-Oxide-Semiconductor，NMOS）電晶體來實現。電晶體106~109各自具有閘極（gate）、汲極（drain）、源極（source）、以及基極（bulk）。

PMOS電晶體106的源極耦接一電源端T10，其閘極接收驅動信號SPD，其汲極耦接節點N15，且其基極接收控制電壓V14。PMOS電晶體107的源極耦接節點N15，其閘極控制電壓V10、其汲極耦接節點N16，且其基極接收控制電壓V14。因此可知，PMOS電晶體106與107的基極的電壓是獨立控制。NMOS電晶體108的汲極耦接節點N16，其閘極接收驅動信號SND，其源極與基極耦接接地GND。NMOS電晶體109的汲極耦接NMOS電晶體108的閘極，其閘極接收控制電壓V10，且其源極與基極耦接接地GND。節點N16耦接接合墊P10。因此可知，PMOS電晶體107的汲極以及NMOS電晶體108的汲極耦接接合墊P10。

傳輸驅動器11所接收的控制電壓V10與V14係由控制電路10所提供。如第1圖所示，控制電路10耦接接合墊P10與電源端T10，且接收致能信號SEN與SENB。在此實施例中，致能信號SEN表示故障防護電路1所處的系統是否被致能。控制電路10包括選擇電路100、電壓產生電路101、P型電晶體102、以及N型電晶體103~105。在此實施例中，P型電晶體102係以PMOS電晶體來實現，且N型電晶體103~105係以NMOS電晶體來實現。電晶體102~105各自具有閘極、汲極、源極、以及基極。

PMOS電晶體102的源極耦接接合墊P10，其閘極耦接電源端T10，且其汲極與基極耦接節點N10。PMOS電晶體102組成分支電路10A。

電壓產生電路101耦接接合墊P10以及節點N12，且在節點N12上產生電壓V12。電壓產生電路101包括N型電晶體101A與101C以及P型電晶體101B。P型電晶體101B係以PMOS電晶體來實現，且N型電晶體101A與101C係以NMOS電晶體來實現。電晶體101A~101C各自具有閘極、汲極、源極、以及基極。NMOS電晶體101A的 NMOS電晶體101A的汲極與閘極耦接節點N11，且其源極與基極耦皆接地GND。根據NMOS電晶體101A的連接架構可知，NMOS電晶體101A是二極體連接（diode-connected）的電晶體。PMOS電晶體101B的源極耦接節點N11，其閘極耦接節點N12，其汲極耦接接地GND，且其基極接收控制電壓V14。NMOS電晶體101C的汲極耦接接合墊P10，其閘極耦接節點N11，其源極耦接節點N12，且其源極耦接接地GND。NMOS電晶體103的汲極接節點N12，其閘極接收致能信號SENB，其源極耦接節點N10，且其基極耦接接地GND。電壓產生電路101與NMOS電晶體103組成分支電路10B。

NMOS電晶體104的汲極耦接節點N10，其閘極耦接電源端T10，其源極耦接節點N13，且其基極耦接接地GND。NMOS電晶體105的汲極耦接節點N13，其閘極接收致能信號SEN，且其源極與基極耦接接地GND。NMOS電晶體104與105接組成分支電路10C。

根據上述，PMOS電晶體102組成的分支電路10A耦接於接合墊P10與節點N10之間，電壓產生電路101與NMOS電晶體103組成的分支電路10B連接於接合墊P10與節點N10之間，且NMOS電晶體104與105接組成的分支電路10C於節點N10與接地GND之間。分支電路10A~10C皆耦接於節點N10。在本發明的實施例中，在不同的操作模式下，產生於節點N10的控制電壓V10的位準係透過分支電路10A~10C中的一者來決定。

選擇電路100耦接接合墊P10與電源端T10，耦接節點N10以接收控制電壓V10，且產生控制電壓V14。在此實施例中，選擇電路100根據控制電壓V10以及電源端T10上的電源電壓VT10選擇電源電壓VT10或接合墊P10上的信號電壓VP10作為控制電壓V14。選擇電路100包括P型電晶體100A與100B。P型電晶體100A與100B係以PMOS電晶體來實現，且電晶體100A與100B各自具有閘極、汲極、源極、以及基極。PMOS電晶體100A的源極耦接電源端T10，其閘極耦接節點N10、以及其汲極與基極耦接節點N14。PMOS電晶體100B的源極耦接接合墊P10，其閘極耦接電源端T10，且其汲極與基極耦接節點N14。控制電壓V10產生於節點N14。

根據上述，控制電路10產生控制電壓V10與V14。PMOS電晶體106與107的基極可透過耦接節點N14以接收控制電壓V14，且PMOS電晶體107與NMOS電晶體109各自的閘極可透過耦接節點N10以接收控制電壓V10。

以下將詳細說明故障防護電路1在不同操作模式下的詳細操作。

根據本發明的一實施例，當電源端T10接收一供應電壓VDD時，故障防護電路1處於上電模式。此時，電源端T10的上的電源電壓VT10等於供應電壓VDD（VT10=VDD）（供應電壓VDD例如為6伏特（V））。當故障防護電路1處於上電模式時，致能信號SEN與SENB互為反相。在上電模式下致能信號SEN處於一高電壓位準（Ｈ）（即致能信號SEN被致能）而致能信號SENB處於一低電壓位準（Ｌ）（即致能信號SENB被禁能）的情況，視為故障防護電路1處於第一操作模式（也稱為正常啟動模式）。

參閱第2圖，在第一操作模式下，PMOS電晶體102根據電源電壓VT10（VT10=VDD）而關斷（OFF），且NMOS電晶體103根據低電壓位準的致能信號SENB而關斷。此外，NMOS電晶體104根據電源電壓VT10而導通（ON），且NMOS電晶體105根據高電壓位準的致能信號SEN而導通。透過導通的NMOS電晶體104與105，節點N10上的控制電壓V10被下拉至接地GND的電壓位準，例如0V。根據上述可知，在第一操作模式下，控制電壓V10的位準係透過分支電路10C來決定。

在第一操作模式下，選擇電路100的PMOS電晶體100A根據控制電壓V10（0V）而導通，PMOS電晶體100B根據電源電壓VT10（VT10=VDD）而關斷。由於PMOS電晶體100A導通，節點N14上的控制電壓V14等於電源電壓VT10，即是控制電壓V14等於供應電壓VDD（V14=VDD）。根據上述可得知，在第一操作模式下，選擇電路100選擇電源電壓VT10作為控制電壓V14。

PMOS電晶體107根據控制電壓V10（0V）而導通，而NMOS電晶體109根據控制電壓V10（0V）而關斷。在第一操作模式，驅動信號SPD與SND各自根據系統操作而在一高電壓位準與一低電壓位準之間切換（H/L）。PMOS電晶體106根據驅動信號SPD而處於導通狀態或關斷狀態，且NMOS電晶體108根據驅動信號SND而處於導通狀態或關斷狀態。接合墊P10上的信號電壓VP10則根據PMOS電晶體106與NMOS電晶體108各自的導通/關斷狀態而在電源電壓VT10（VT10=VDD，例如6V）的位準與接地GND的電壓位準（0V）之間切換。

根據上述，在第一操作模式下，傳輸驅動器11根據驅動信號SPD與SND而正常操作，以決定接合墊P10上信號電壓VP10的位準。

在上電模式下致能信號SEN處於一低電壓位準（Ｌ）（即致能信號SEN被禁能）而致能信號SENB處於一高電壓位準（Ｈ）（即致能信號SENB被致能）的情況，視為故障防護電路1處於第二操作模式（也稱為正常關閉模式）。

參閱第3圖，在第二操作模式下，PMOS電晶體102根據電源電壓VT10（VT10=VDD）而關斷（OFF），且NMOS電晶體105根據低電壓位準的致能信號SEN而關斷。

在第二操作模式下，根據電壓產生電路101的NMOS電晶體101A的二極體連接架構，節點N11上的電壓V11被抬升至NMOS電晶體101A的閾值電壓。NMOS電晶體101C根據電壓V11而導通，且節點N12上的電壓V12等於電壓V11減去NMOS電晶體101C的閾值電壓。PMOS電晶體101B根據電壓V12而導通。透過NMOS電晶體101C與PMOS電晶體101B形成的負回授迴路，電壓產生電路101可將電壓V12鎖定在趨近0V，以使得電壓V12不受接合墊P10的信號電壓VP10所影響。NMOS電晶體103根據高電壓位準的致能信號SENB而導通。透過導通的NMOS電晶體103，節點N10上的控制電壓V10趨近於0V（V10~0V）。根據上述可知，在第二操作模式下，控制電壓V10的位準係透過分支電路10B來決定。

在第二操作模式下，選擇電路100的PMOS電晶體100A根據控制電壓V10（V10~0V）而導通，PMOS電晶體100B根據電源電壓VT10（VT10=VDD）而關斷，使得節點N14上的控制電壓V14等於電源電壓VT10，即是控制電壓V14等於供應電壓VDD（V14=VDD）。根據上述可得知，在第二操作模式下，選擇電路100選擇電源電壓VT10作為控制電壓V14。

PMOS電晶體107根據控制電壓V10（V10~0V）而導通，而NMOS電晶體109根據控制電壓V10（0V）而關斷。在第二操作模式，因致能信號SEN被禁能（即，故障防護電路1所處的系統未被致能），驅動信號SPD處於一高電壓位準（Ｈ）以關斷PMOS電晶體106，而驅動信號SND處於一低電壓位準（Ｌ）以關斷NMOS電晶體108。因此可知，傳輸驅動器11不影響接合墊P10上的信號電壓VP10。

根據上述，在第二操作模式下，傳輸驅動器11被關閉，且接合墊P10上的信號電壓VP10是由與接合墊P10耦接的外部電路或系統來決定。

根據本發明的一實施例，當電源端T10未接收供應電壓VDD時，故障防護電路1處於未上電模式。參閱第4圖，此時，電源端T10的電源電壓VT10等於0V（VT10=0V）。在此實施例中，未上電模式作為故障防護電路1的第三操作模式。在第三操作模式下，致能信號SEN與SENB皆處於低電壓位準（Ｌ），且驅動信號SPD與SND皆處於低電壓位準（L），且接合墊P10上的信號電壓VP10是由與接合墊P10耦接的外部電路或系統來決定，以在一高位準（例如，6V）與一低位準（例如，0V）之間切換。

在第三操作模式下，NMOS電晶體103根據低電壓位準的致能信號SENB而關斷，NMOS電晶體104根據電源電壓VT10（VT10=0V）而關斷，且NMOS電晶體105根據低電壓位準的致能信號SEN而關斷。在本發明的實施例中，由於NMOS電晶體104耦接於節點N10與NMOS電晶體105之間，關斷的NMOS電晶體104做為NMOS電晶體105被關斷時的保險機制。PMOS電晶體102根據電源電壓VT10（VT10=0V）而導通。透過導通的PMOS電晶體102，節點N10上的控制電壓V10隨著信號電壓VP10變化，即是控制電壓V10等於信號電壓VP10（V10=VP10）。根據上述可知，在第三操作模式下，控制電壓V10的位準係透過分支電路10A來決定。

在一些實施例中，可省略NMOS電晶體104。在此情況下，節點N13耦接或直接連接節點N10。

在第三操作模式下，選擇電路100的PMOS電晶體100B根據PMOS電晶體100B根據電源電壓VT10（VT10=0V）而導通，使得節點N14上的控制電壓V14隨著信號電壓VP10變化，即是控制電壓V14等於信號電壓VP10（V14=VP10）。此外，根據控制電壓V10（V10=VP10）以及電晶體的閘極儲存電荷特性，選擇電路100的PMOS電晶體100A關斷。根據上述可得知，在第三操作模式下，選擇電路100選擇信號電壓VP10作為控制電壓V14。

根據上述，傳輸驅動器11的PMOS電晶體107的閘極接收控制電壓V10，且其汲極耦接合墊P10。因此，在第三操作模式下，由於PMOS電晶體107的閘極與汲極的電壓都等於信號電壓VP10，因此PMOS電晶體107關斷。此外，參閱第4圖，在PMOS電晶體106的源極與基極之間具有寄生二極體D41，且在PMOS電晶體107的汲極與基極之間具有寄生二極體D40。由於寄生二極體D40與D41各自的陰極接收控制電壓V14（V14=VP10）且相對於電源電壓VT10（VT10=0V）而言信號電壓VP10位於一相對高電壓位準，因此，寄生二極體D40與D41不導通。由於PMOS電晶體107關斷且寄生二極體D40與D41不導通，截斷了介於接合墊P10與電源端T10之間通過PMOS電晶體106與107的漏電流路徑。

此外，NMOS電晶體108根據低電壓位準的驅動信號SND而關斷，截斷了介於接合墊P10與接地GND之間通過NMOS電晶體108的漏電流路徑。在本發明的實施例中，傳輸驅動器11包括PMOS電晶體109。根據控制電壓V10（V10=VP10）以及電晶體的閘極儲存電荷特性，PMOS電晶體109導通，以將NMOS電晶體108的閘極拉至接地GND，這確保了NMOS電晶體108能穩定地處於關斷狀態。

根據上述，在第三操作模式下，由於在接合墊P10與電源端T10之間設置PMOS電晶體107且對PMOS電晶體106與107的基極電壓的控制，本案的傳輸驅動器11截斷了介於接合墊P10與電源端T10之間通過PMOS電晶體106與107的漏電流路徑。

第5圖係表示根據本發明一實施例之電子系統。參閱第5圖，電子系統5包括匯流排50以及多個晶片電路。在第5圖中，係以4個晶片電路51~54為例。晶片電路51~54共同耦接匯流排50，以透過匯流排50在彼此之間進行信號傳輸。晶片電路51~54中至少一者包括本案的故障防護電路1。舉例來說，晶片電路53包括第1圖的故障防護電路1。故障防護電路1透過接合墊P10連接匯流排50。當晶片電路53處於未上電狀態而其他的晶片電路51~52、54中至少一者處於上電狀態時，故障防護電路1截斷了來自接合墊P10的漏電流路徑，這避免了來自上電狀態的晶片電路至未上電狀態的晶片電路53的漏電流，減少了不必要的功率消耗以及避免了可能的誤動作。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1:故障防護電路 5:電子系統 10:控制電路 10A~10C:分支電路 11:傳輸驅動器 50:匯流排 51~54:晶片電路 100:選擇電路 100A,100B:P型電晶體 101:電壓產生電路 101A,101C:N型電晶體 101B:P型電晶體 102:P型電晶體 103~105:N型電晶體 106,107:P型電晶體 108,109:N型電晶體 D40,D41:寄生二極體 GND:接地 N10~N16:節點 P10:接合墊 SEN,SENB:致能信號 SND,SPD:驅動信號 T10:電源端 V10,V14:控制電壓 V11,V12:電壓 VDD:供應電壓 VP10:信號電壓 VT10:電源電壓

第1圖表示根據本發明一實施例之故障防護電路。第2圖表示根據本發明一實施例，第1圖之故障防護電路在第一操作模式下的操作示意圖。第3圖表示根據本發明一實施例，第1圖之故障防護電路在第二操作模式下的操作示意圖。第4圖表示根據本發明一實施例，第1圖之故障防護電路在第三操作模式下的操作示意圖。第5圖表示根據本發明一實施例之電子系統。

1:故障防護電路

10:控制電路

10A~10C:分支電路

11:傳輸驅動器

100:選擇電路

100A,100B:P型電晶體

101:電壓產生電路

101A,101C:N型電晶體

101B:P型電晶體

102:P型電晶體

103~105:N型電晶體

106,107:P型電晶體

108,109:N型電晶體

GND:接地

N10~N16:節點

P10:接合墊

SEN,SENB:致能信號

SND,SPD:驅動信號

T10:電源端

V10,V14:控制電壓

V12:電壓

VP10:信號電壓

VT10:電源電壓

Claims

一種故障防護電路，耦接一接合墊，包括：一傳送驅動器，耦接該接合墊，包括：一第一P型電晶體，具有耦接一電源端的一源極、接收一第一驅動信號的一閘極、耦接一第一節點的一汲極、以及接收一第一控制電壓的一基極；一第二P型電晶體，具有耦接該第一節點的一源極、接收一第二控制電壓的一閘極、耦接該接合墊的一汲極、以及接收該第一控制電壓的一基極；以及一第一N型電晶體，具有耦接該接合墊的一汲極、接收一第二驅動信號的一閘極、以及耦接一接地的一源極；一電壓產生電路，耦接該接合墊與一第二節點，且於該第二節點產生一第一電壓；一第二N型電晶體，具有耦接該第二節點的一汲極、接收一第一致能信號的一閘極、以及耦接一第三節點的一源極；一第三P型電晶體，具有耦接該接合墊的一源極、耦接該電源端的一閘極、以及耦接該第三節點的一汲極；一第三N型電晶體，具有耦接該第三節點的一汲極、接收一第二致能信號的一閘極、以及耦接該接地的一源極，其中，該第二控制電壓產生於該第三節點；以及一選擇電路，耦接該接合墊以及該電源端，且耦接該第三節點以接收該第二控制電壓，其中，該選擇電路根據該第二控制電壓以及該電源端上的一電源電壓選擇該電源電壓或該接合墊上的一信號電壓作為該第一控制電壓。
如請求項1的故障防護電路，其中，當該故障防護電路處於一未上電模式時，該第三P型電晶體根據該電源電壓而導通以使該第二控制電壓隨著該信號電壓變化，且該選擇電路根據該控制電壓以及該電源電壓選擇該信號電壓作為該第一控制電壓。
如請求項2的故障防護電路，其中，該選擇電路包括：一第四P型電晶體，具有耦接該電源端的一源極、耦接該第三節點以接收該第二控制電壓的一閘極、以及耦接一第四節點的一汲極；以及一第五P型電晶體，具有耦接該接合墊的一源極、耦接該電源端的一閘極、以及耦接該第四節點的一汲極。
如請求項2的故障防護電路，更包括：一第四N型電晶體，具有耦接該第三節點的一汲極、耦接該電源端的閘極、以及耦接該第三N型電晶體的該汲極的一源極。
如請求項2的故障防護電路，其中，該傳送驅動器包括：一第四N型電晶體，具有耦接該第一N型電晶體的該閘極的一汲極、接收該第二控制電壓的一閘極、以及耦接該接地的一源極。
如請求項2的故障防護電路，其中，當該故障防護電路處於一未上電模式時，該第二N型電晶體以及第三N型電晶體分別根據該第一致能信號以及該第二致能信號而關斷。
如請求項1的故障防護電路，其中，當該故障防護電路處於一上電模式時，該第二P型電晶體導通，且該選擇電路根據該第二控制電壓以及該電源電壓選擇該電源電壓作為該第一控制電壓。
如請求項7的故障防護電路，其中，當該故障防護電路處於該上電模式時，該第三N型電晶體根據該第二致能信號而導通以使該第二控制電壓處於該接地的一電壓位準，且該第二N型電晶體根據該第一致能信號而關斷。
如請求項7的故障防護電路，其中：當該故障防護電路處於該上電模式時，該電壓產生電路產生具有一第一位準的該第一電壓，且該第二N型電晶體根據該第一致能信號而導通以使該第二控制電壓趨近該第一位準，以及當該故障防護電路處於該上電模式時，該第三N型電晶體根據該第二致能信號而關斷。
如請求項7的故障防護電路，其中，該電壓產生電路包括：一第四N型電晶體，具有耦接一第四節點的一汲極與的一閘極、以及耦接該接地的一源極；一第四P型電晶體，具有耦接該第四節點的一源極、耦接該第二節點的一閘極、以及耦接該接地的一汲極；以及一第五N型電晶體，具有耦接該接合墊的一汲極、耦接該第四節點的一閘極、以及耦接該第二節點的一源極。
如請求項7的故障防護電路，其中，該選擇電路包括：一第四P型電晶體，具有耦接該電源端的一源極、耦接該第三節點以接收該第二控制電壓的一閘極、以及耦接一第四節點的一汲極；以及一第五P型電晶體，具有耦接該接合墊的一源極、耦接該電源端的一閘極、以及耦接該第四節點的一汲極。
如請求項7的故障防護電路，其中，當該故障防護電路處於該上電模式時，該第一致能信號與該第二致能信號互為反相。