[go: up one dir, main page]

TWI854531B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI854531B
TWI854531B TW112109742A TW112109742A TWI854531B TW I854531 B TWI854531 B TW I854531B TW 112109742 A TW112109742 A TW 112109742A TW 112109742 A TW112109742 A TW 112109742A TW I854531 B TWI854531 B TW I854531B
Authority
TW
Taiwan
Prior art keywords
layer
type
region
type dipole
dielectric layer
Prior art date
Application number
TW112109742A
Other languages
English (en)
Other versions
TW202412184A (zh
Inventor
陳健源
游國豐
陳建豪
許智育
莊曜滕
廖善美
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202412184A publication Critical patent/TW202412184A/zh
Application granted granted Critical
Publication of TWI854531B publication Critical patent/TWI854531B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H10W20/0526—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供了一種半導體裝置以及用於形成這種裝置的方法。根據本揭露各種實施例的例示性方法包括提供一個工作物件，所述工作物件包括在基板第一區域正上方的第一通道構件以及在第一通道構件正上方的第二通道構件，第一通道構件與第二通道構件垂直隔開。在工作物件上順應性形成介電層，並在介電層上順應性沉積偶極材料層。在沉積偶極材料層之後，對工作物件執行熱處理製程，且在執行熱處理製程之後，選擇性移除偶極材料層並在介電層上形成閘極電極層。

Description

半導體裝置及其製造方法
本發明實施例是關於半導體技術，特別是關於一種半導體裝置及其製造方法。
半導體積體電路產業經歷了指數型成長。積體電路材料和設計方面的技術進步發展出好幾代的積體電路，且每一代的電路都比上一代更小且複雜。積體電路演進期間，功能密度（亦即，單位晶片面積的互連裝置數目）通常會增加而幾何尺寸（亦即，即可使用製程生產的最小元件（或線））卻減少。此微縮化的過程通常會以增加生產效率與降低相關成本而提供助益。然而，此微縮化也增加了製造積體電路的複雜程度。
舉例來說，隨著積體電路技術往更小的製程世代（technology nodes）發展，多閘極裝置因此被導入，其藉由增加閘極通道耦合（gate-channel coupling）、降低關閉狀態電流（off-state current）、以及降低短通道效應（short-channel effects, SCEs）來改善閘極控制。多閘極裝置通常是指具有閘極結構或其一部分的裝置，且設置在一側以上的通道上。鰭式場效電晶體和全繞式閘極電晶體（兩者也稱為非平面式電晶體）為多閘極裝置的例示，且已成為對於高性能以及低漏電來說，受歡迎並有前景的候選應用裝置。鰭式場效電晶體具有不止一側被閘極包覆的隆起通道（例如：閘極圍繞著從基板延伸之半導體材料「鰭片」的頂部和側壁），與平面電晶體相比，這種配置提供了更好的通道控制並顯著降低了短通道效應（特別是藉由減少次臨界漏電流（sub-threshold leakage）（亦即，在｢關閉」狀態下，鰭式場效電晶體的源極和汲極之間的耦合））。全繞式閘極電晶體具有可以延伸以及部分或完全圍繞通道區的閘極結構以提供在兩側或多側上進入通道區，全繞式閘極電晶體的通道區可由奈米線、奈米片、其他奈米結構、及/或其他合適的結構所形成。
積體電路裝置包含提供不同功能的電晶體，例如：輸入/輸出功能以及核心功能，這些不同的功能需要具有不同特徵的電晶體，如不同臨界電壓。雖然現有的全繞式閘極電晶體和製程一般來說足以滿足其預期目的，但它們在各方面還尚未令人完全滿意。
本揭露實施例提供一種半導體裝置的製造方法，包括：提供工作物件，工作物件包括在基板第一區域上的第一複數奈米結構（a first plurality of nanostructures）、在基板第二區域上的第二複數奈米結構、以及在基板第三區域上的第三複數奈米結構；在工作物件上沉積閘極介電層；在閘極介電層上沉積第一P型偶極層（p dipole layer）；選擇性去除在基板第二區域正上方之第一P型偶極層的第二部以及在基板第三區域正上方之第一P型偶極層的第三部，從而留下在第一區域正上方之第一P型偶極層的第一部；選擇性去除第一P型偶極層的第二部以及第一P型偶極層的第三部之後，在工作物件上沉積第二P型偶極層；選擇性去除在基板第三區域正上方之第二P型偶極層的第三部，從而留下在第一區域正上方之第二P型偶極層的第一部以及在第二區域正上方之第二P型偶極層的第二部；選擇性去除第二P型偶極層的第三部之後，對工作物件進行退火以驅使第一P型偶極層以及第二P型偶極層中的元素進到其下方對應之閘極介電層的部分；在工作物件退火之後，選擇性去除第一P型偶極層的第一部、第二P型偶極層的第一部以及第二P型偶極層的第二部；以及在工作物件上形成導電層。
本揭露實施例提供一種半導體裝置的製造方法，包括：提供工作物件，工作物件包括在基板第一區域正上方的第一通道構件以及在第一通道構件正上方的第二通道構件，第一通道構件與第二通道構件垂直間隔間距S1；在工作物件上順應性形成介電層；在介電層上順應性沉積偶極材料層（dipole material layer）；在沉積偶極材料層之後，對工作物件進行熱處理製程；在進行熱處理製程之後，選擇性去除偶極材料層；以及在介電層上形成閘極電極層。
本揭露實施例提供一種半導體裝置，包括：第一P型電晶體，形成在基板上且包括：第一主動區、第一閘極介電層在第一主動區上、以及第一導電層設置在第一閘極介電層上；第二P型電晶體，形成在基板上且包括：第二主動區、第二閘極介電層在第二主動區上、以及第二導電層設置在第二閘極介電層上；第三P型電晶體，形成在基板上且包括：第三主動區、第三閘極介電層在第三主動區上、以及第三導電層設置在第三閘極介電層上，其中第一閘極介電層的成分與第二閘極介電層的成分不同，且第二閘極介電層的成分與第三閘極介電層的成分不同；以及其中第一閘極介電層的厚度等於第二閘極介電層的厚度以及第三閘極介電層的厚度。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數字以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
此外，當使用 「大約」、「近似」等描述一個數字或數字範圍時，此用語意圖涵蓋合理範圍內的數字，此範圍是根據本領域具有通常知識者所理解的製造過程中固有出現的變異而加以考量。例如，基於製造具有該數字相關特徵的部件的已知製造公差，數字的數量或範圍涵蓋了包括所述數字在內的合理範圍，例如所述數字的+/-10%以內。例如，本領域具有通常知識者已知與沈積材料層相關的製造公差為+/-15%，具有「約5奈米」厚度的材料層可以涵蓋4.25奈米至5.75奈米的尺寸範圍。再次提及，本揭露各種實施例可能在各種範例中重複參考數字以及∕或字母，如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。
本揭露是關於P型全繞式閘極電晶體及其製造方法，本揭露各種實施例的方法包括：在工作物件的第一裝置區域和第二裝置區域上形成閘極介電層，在閘極介電層上形成P型偶極層，在P型偶極層上形成如氮化鈦的硬遮罩層，其中閘極介電層、P型偶極層以及硬遮罩層的組合實質上填充了位於兩個垂直相鄰奈米結構之間的間隙，接著將硬遮罩層圖案化，使其僅覆蓋在第一裝置區域中之P型偶極層的部分上，選擇性去除未被硬遮罩層覆蓋之P型偶極層的其餘部分或剩餘部分，然後執行退火製程以驅使P型偶極層中的元素進到其下方之部分閘極介電層中，因此，第一裝置區域上之部分閘極介電層的成分將與第二裝置區域上之部分閘極介電層的成分不同，如此一來，工作物件便提供了具有不同臨界電壓的P型電晶體。
以下將配合所附圖式詳述本揭露的各種面向。第1圖是根據本揭露的一些實施例，繪示出形成半導體結構之揭露方法100流程圖，並結合第2-20圖來描述揭露方法100，其中第2-20圖是根據揭露方法100的一些實施例，繪示出在於各製造階段的工作物件200或工作物件200’之局部剖面示意圖或俯視示意圖。第21圖是根據本揭露的一些實施例，繪示出形成半導體結構之揭露方法300流程圖，並結合第22-33圖來描述揭露方法300，其中第22-33圖根據揭露方法300的一些實施例，繪示出於各製造階段的工作物件400之剖面示意圖。揭露方法100以及揭露方法300僅僅是範例，並非用以限定本揭露使之限縮至其明確說明的內容，在揭露方法100及/或揭露方法300之前、期間以及∕或之後，可提供額外的步驟，且一些所述步驟在揭露方法的額外實施例中可被替換、刪去或移動，為簡潔起見，在此不詳細描述所有步驟。由於工作物件200/200’/400在製造過程結束時被製造成半導體結構200/200’/400，因此，工作物件200/200’/400可以根據上下文需求被稱為半導體結構200/200’/400。被避免爭議，圖式中的X、Y以及Z方向為相互垂直，且一致使用，在本揭露當中，除非有例外，否則相似的參考數字表示相似的特徵。
參考第1-4圖，揭露方法100包括：接收工作物件200之區塊102。工作物件200可包括多階式/多模式臨界電壓區域，為了符合不同的規格，多階式/多模式臨界電壓區域中的電晶體可經由配置以提供不同的功能（例如：在省電模式、標準模式、或高性能模式下工作）以及具有不同的臨界電壓。在一個實施例中，多階式/多模式臨界電壓區域可包括低臨界電壓區域、標準臨界電壓區域、以及高臨界電壓區域。在一些實施例中，工作物件200包括由裝置區域200A、裝置區域200B、以及裝置區域200C形成的三階式/三模式臨界電壓區域，裝置區域200A、200B、以及200C是可包括具有不同臨界電壓之電晶體的裝置區。
工作物件200包括基板202（如第3-4圖所示）。在一個實施例中，基板202為塊狀矽（亦即，包括塊狀單晶矽）。在各種實施例中，基板202可包括其他半導體材料，如鍺（Ge）、碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）、銻化銦（InSb）、矽鍺（SiGe）、磷砷化鎵（GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化鎵銦（GaInAs）、磷化鎵銦（GaInP）、磷砷化鎵銦（GaInAsP）、或前述之組合。在一些替代實施例中，基板202可以是絕緣體上覆半導體基板，如絕緣體上覆矽（silicon-on-insulator, SOI）基板、絕緣體上覆矽鍺基板、或絕緣體上覆鍺基板，且包括載體、載體上的絕緣體、以及絕緣體上的導體層。基板202可包括根據半導體結構200的設計需求以配置各種摻雜區，P型摻雜區可包括P型摻質，如硼、銦、其他P型摻質、或前述之組合。N型摻雜區可包括N型摻質，如磷、砷、其他N型摻質、或前述之組合。在一些實施方式中，基板202包括由P型摻質以及N型摻質之組合所形成的摻雜區，各種摻雜區可以直接形成在基板202上及/或其中，例如：提供P型井結構、N型井結構、雙井結構、凸起結構、或前述之組合，執行離子植入製程、擴散製程、及/或其他適合的摻雜製程以形成各種摻雜區域。在本揭露實施例中，工作物件200被製造於基板202中N型井（未明示）上形成的P型全繞式閘極裝置中。
工作物件200還包括設置在基板202上的多個鰭片狀主動區（例如：鰭片狀主動區205a、205b、以及205c）。在本揭露實施例中，鰭片狀主動區205a形成於工作物件200的裝置區域200A（如第2圖所示）中，且在基板202的202A部正上方（如第4圖所示）。鰭片狀主動區205b形成於工作物件200的裝置區域200B中，且在基板202的202B部正上方。鰭片狀主動區205c形成於工作物件200的裝置區域200C中，且在基板202的202C部正上方（如第3圖以及第21圖所示）。鰭片狀主動區205a、205b、以及205c可各自或統稱為鰭片狀主動區205，每一個鰭片狀主動區205沿X方向縱向延伸，且被劃分為通道區205C和源極/汲極區205SD，源極/汲極區可以指源極或汲極、單獨或統稱，其取決於上下文。
鰭片狀主動區205可由基板202的頂部202T以及使用微影和蝕刻步驟的組合所形成之交替半導體層206和208的垂直堆疊207所形成。在所描繪的實施例中，交替半導體層206和208的垂直堆疊207包括數個通道層208交錯數個犧牲層206，每個通道層208可包括半導體材料，如矽、鍺、碳化矽、矽鍺、鍺錫（GeSn）、矽鍺錫（SiGeSn）、矽鍺碳錫（SiGeCSn）、其他適合的半導體材料、或前述之組合，而每個犧牲層206具有與通道層208不同的成分。在一個實施例中，通道層208包括矽，而犧牲層206包括矽鍺。通道層208和犧牲層206可以使用分子束磊晶（molecular beam epitaxy, MBE）、氣相磊晶（vapor-phase epitaxy, VPE）、超高真空化學氣相沉積（ultra-high vacuum chemical vapor deposition, UHV-CVD）、及/或其他適合的磊晶成長製程來磊晶沉積在基板202上。在一些例示中，每個鰭片狀主動區205可包括一共三至十對交錯的犧牲層206和通道層208；當然，根據具體的設計要求，也可應用其他配置。在需要鰭式場效電晶體的替代實施例中，鰭片狀主動區205可包括沿著Z方向的均勻半導體成分，且可缺少本揭露所描述的垂直堆疊207。
工作物件200還可包括在鰭片狀主動區205周圍形成的隔離部件204(如第4圖所示)，其相鄰的兩個鰭片狀主動區個離開來，隔離部件204還可被稱為淺溝槽隔離（shallow trench isolation, STI）部件，在一些實施例中，淺溝槽隔離部件204可包括二氧化矽、氮氧化矽、氟矽玻璃（fluorine-doped silicate glass, FSG）、低介電常數介電質（low-k dielectric）、前述之組合、及/或其他適合的材料。
工作物件200還可包括沿著每個鰭片狀主動區205側壁表面的披覆層212，在一些實施例中，披覆層212可具有和犧牲層206實質上相同的成分，使得它們可以藉由常規的蝕刻製程選擇性去除。在本揭露實施例中，披覆層212由矽鍺形成。
仍參考第2-4圖，工作物件200還可包括混合鰭片214，其形成於淺溝槽隔離部件204上，並位於相鄰的兩個鰭片狀主動區之間，混合鰭片214藉由披覆層212於鰭片狀主動區205隔開。在一些實施例中，混合鰭片214可為單層結構。在一些其他實施例中，混合鰭片214可包括多層結構，例如：如第4圖所示，混合鰭片214包括嵌入介電層214a的介電層214b，介電層214a可包括氮化矽、氮化碳矽（SiCN）、氮氧化碳矽（SiOCN）、或其他適合的材料。在一個實施例中，介電層214a由氮化碳矽形成，在一個實施例中，介電層214b由二氧化矽形成。混合鰭片214還包括在介電層214a-214b上方形成的頭罩層（helmet layer）214c，頭罩層214c可以是高介電常數介電層，且可包括氮化矽、氧化鋁、氮化鋁、氧氮化鋁、氧化鋯、氮化鋯、鋯鋁氧化物、氧化鉿、其他高介電常數材料或適合的介電材料。在一些實施例中，頭罩層214c可被配置以藉由自身或連同設置在混合鰭片214上的閘極切割部件（gate cut feature）一起將閘極堆疊分為多個部分。
仍參考第2-4圖，工作物件200還可包括在鰭片狀主動區205之通道區205C上的虛設閘極結構216a和216b。在一些實施例中，虛設閘極結構216a和216b可共享實質上相同的成分和尺寸。通道區205C以及虛設閘極結構216a和216b還定義了未被虛設閘極結構216a和216b垂直重疊的源極/汲極區205SD，每個通道區205C沿著X方向設置在兩個源極/汲極區205SD之間，兩個虛設閘極結構如第2圖和第3圖所示，但工作物件200可包括其他數量的虛設閘極結構。在本實施例中，採用了閘極替換製程（或閘極後製製程），其中虛設閘極結構216a和216b作為功能閘極堆疊的佔位件（placeholder）。用於形成功能閘極堆疊的其他製程是可行的。在本實施例中，雖然沒有單獨示出，但每個虛設閘極結構216a和216b包括虛設閘極介電層（例如：二氧化矽）和設置在虛設閘極介電層上的虛設閘極電極（例如：多晶矽）。如以下詳細討論，虛設閘極結構216a和216b被設置使其被相應的功能閘極堆疊取代。
仍參考第3圖，工作物件200還包括沿著虛設閘極結構216a和216b側壁延伸的閘極間隔物218。在一些實施例中，閘極間隔物218可包括二氧化矽、碳氧化矽、碳氮化矽、碳氧化矽、氮化矽、氧化鋯、氧化鋁、或適合的介電材料，閘極間隔物218可為單層結構或多層結構。此外，工作物件200還包括內間隔部件219，其設置於兩個相鄰的通道層208之間且直接接觸在通道區205C中的犧牲層206，內間隔部件219可包括氮化矽、碳氮化矽、碳氮化矽、二氧化矽、碳氧化矽、碳化矽、氮氧化矽、其他適合的材料、或前述之組合。
參考第1-4圖，揭露方法100包括：源極/汲極區部件220在鄰近通道區205C的地方形成，接觸蝕刻終止層（contact etch stop layer, CESL）222和層間介電層（interlayer dielectric, ILD）224在源極/汲極區部件220上形成之區塊104。源極/汲極區部件220在源極/汲極區205SD中、及/或上形成，且連接到通道區205C中的通道層208。在本揭露實施例中，源極/汲極區部件220為P型源極/汲極區部件，例示性P型源極/汲極區部件可包括鍺、摻鎵矽鍺、摻硼矽鍺或其他適合的材料，且可在磊晶製程中藉由導入P型摻質（如硼或鎵）進行原位(in-situ)摻雜或使用接面佈植（junction implant）製程進行異位(ex-situ)摻雜。
仍參考第3圖，接觸蝕刻終止層222和層間介電層224在工作物件200上形成，配置接觸蝕刻終止層222以在後續製造過程中保護各種底層元件，且可包括氮化矽、氮氧化矽、及/或其他適合的材料，且可藉由原子層沉積製程（atomic layer deposition, ALD）、化學氣相沉積(chemical vapor deposition, CVD)、電漿輔助化學氣相沉積 (plasma-enhanced chemical vapor deposition,  PECVD)製程、及/或其他適合的沉積或氧化製程形成。如第3圖所示，接觸蝕刻終止層222可在源極/汲極區部件220的頂表面和閘極間隔物218的側壁上形成。在沉積接觸蝕刻終止層222之後，藉由CVD製程、PECVD製程或其他適合的沉積製程在工作物件200上沉積層間介電層224，層間介電層224可包括二氧化矽、低介電常數介電材料、四乙氧基矽烷（TEOS）、摻矽氧化物 (例如：硼磷矽酸鹽玻璃（borophosphosilicate glass, BPSG）、FSG、磷矽酸鹽玻璃（phosphosilicate glass, PSG）、硼矽酸鹽玻璃(borosilicate Glass, BSG)等)、其他適合的介電材料、或前述之組合。在沉積接觸蝕刻終止層222和層間介電層224之後，可執行一或多道化學機械平坦化製程（chemical mechanical planarization, CMP）以平坦化工作物件200的頂表面。
參考第1圖和第5圖，揭露方法100包括：選擇性去除虛設閘極結構216a-216b以在通道區205C上形成閘極溝槽226之區塊106。藉由蝕刻製程選擇性去除虛設閘極結構216a-216b，用於去除虛設閘極結構216a-216b的蝕刻製程可包括任何適合的製程，如乾式蝕刻、濕式蝕刻、或前述之組合，且被用來選擇性去除虛設閘極結構216a-216b，而實質上不蝕刻通道層208、犧牲層206、閘極間隔物218、混合鰭片214、接觸蝕刻終止層222、以及層間介電層224。
參考第1圖和第6圖，揭露方法100包括：選擇性去除犧牲層206以留下通道層208作為通道構件208之區塊108。選擇性去除虛設閘極結構216a-216b之後，在實質上不去除通道層208的情況下，可執行一或多道蝕刻製程以選擇性去除披覆層212和犧牲層206以留下通道層208作為通道構件208。由於披覆層212的成分與犧牲層206的成分相同，因此，披覆層212和犧牲層206可藉由常規的蝕刻製程去除。在一個例示中，用於去除犧牲層206的蝕刻製程可以是濕式蝕刻，其採用氧化劑，如氨水（ammonium hydroxide, NH 4OH）、臭氧（ozone, O 3)、硝酸（nitric acid, HNO 3）、 雙氧水（hydrogen peroxide, H 2O 2）、其他適合的氧化劑，以及氟基蝕刻劑，如氫氟酸（hydrofluoric acid, HF）、氟化銨（ammonium fluoride, NH 4F）、其他適合的蝕刻劑、或前述之組合。披覆層212的去除在通道構件208的堆疊和混合鰭片214之間形成溝槽228，且犧牲層206的去除形成開口230。
參考第1圖和第7圖，揭露方法100包括：在工作物件200上形成閘極介電層232之區塊110。在一些實施例中，在形成閘極介電層232之前，可在閘極溝槽226、溝槽228和開口230中沉積界面層。在一些實施例中，界面層可包括二氧化矽，且可藉由熱氧化形成。在一些實施例中，藉由執行沉積製程（例如CVD、ALD）在工作物件200上順應性沉積閘極介電層232以在工作物件200頂表面上具有大致均勻的厚度以部分地填滿溝槽226、228、以及開口230。本揭露使用用詞「順應性」以便描述在各個區域上具有實質上均勻厚度的膜層。閘極介電層232可包括具有高介電常數介電材料，例如：大於二氧化矽的介電常數（介電常數近似於3.9），例示性的高介電常數材料包括鉿、鋯、鉭、鈦、氧、氮、其他適合的成分、或前述之組合。在一些實施例中，閘極介電層232可包括高介電常數介電材料，例如：氧化鉿（HfO 2）、矽氧化鉿（HfSiO）、氮氧矽化鉿（HfSiON）、氧化鉿鉭（HfTaO）、氧化鉿鈦（HfTiO）、氧化鉿鋯（HfZrO）、二氧化鋯（ZrO 2）、二氧化鈦（TiO 2）、五氧化二鉭（Ta 2O 5）、其他適合的高電常數介電材料、或前述之組合。在沉積閘極介電層232之後，溝槽228和開口230被閘極介電層232部分地填充，更具體來說，在沉積閘極介電層232之後，每個開口230在Z方向上相距高度H1，而每個溝槽228在Y方向上相距寬度W1。
參考第1圖和第8圖，揭露方法100包括：P型偶極層234順應性沉積在閘極介電層232上之區塊112。在本文中，P型偶極層通常指具有金屬元素的介電膜，當其擴散到閘極介電層時可誘導偶極傾向於降低將要形成之P型電晶體的臨界電壓。在一個實施例中，P型偶極層234順應性沉積在工作物件200上，並在工作物件200頂表面上具有大致均勻的厚度T1。在一些實施例中，P型偶極層234可由氧化鎵、氧化鋅、或氧化鋁形成，且可以使用ALD來沉積。在一個實施例中，P型偶極層234可由氧化鎵形成。在本實施例中，在沉積P型偶極層234之後，溝槽226和228以及開口230仍被部分地填充，亦即，厚度T1小於高度H1的一半，且小於寬度W1的一半，換言之，厚度T1與高度H1之比例小於0.5，且厚度T1與寬度W1之比例小於0.5。
參考第1圖、第9圖、以及第10圖，揭露方法100包括：在工作物件200上形成圖案化後的遮罩層236以覆蓋裝置區域200A中的部分P型偶極層234之區塊114。在本實施例中，圖案化後的遮罩層236包括圖案化後的底部抗反射塗層（bottom antireflective coating, BARC）。參考第9圖，首先在P型偶極層234上形成底部抗反射塗層236，底部抗反射塗層236可包括氮氧化矽、高分子、或適合的材料。閘極介電層232、P型偶極層234、及底部抗反射塗層236的組合實質上填充了溝槽228和開口230，亦即，在形成底部抗反射塗層236之後，兩個垂直相鄰的通道構件208被閘極介電層232、P型偶極層234、及底部抗反射塗層236隔開，且混合鰭片214被閘極介電層232、P型偶極層234、底部抗反射塗層236、及通道構件208的垂直堆疊所隔開。為了圖案化底部抗反射塗層236，光阻層238全面地沉積在工作物件200上，包括裝置區域200A和裝置區域200B中的底部抗反射塗層236上方，接著將光阻層238暴露於穿過遮罩或從遮罩反射的輻射中，在後烘烤製程中烘烤，並在顯影溶液中顯影以形成圖案化後的光阻層238，如第9圖所示。在本實施例中，圖案化後的光阻層238的邊緣238e實質上與混合鰭片214的中心線214m對齊。
參考第10圖，接著使用圖案化後的光阻層238作為蝕刻遮罩來圖案化底部抗反射塗層236以形成開口240。在本實施例中，由於底部抗反射塗層236不僅填充了溝槽228，還填充了開口230，所以底部抗反射塗層236可執行等向性蝕刻製程，亦即，在作為蝕刻遮罩的圖案化後的光阻層238存在的情況下，執行等向性蝕刻製程以去除部分底部抗反射塗層236，換言之，底部抗反射塗層236可沿著X方向被蝕刻。由於等向性蝕刻製程的底切（undercutting），圖案化後的底部抗反射塗層236之邊緣236e將橫向移動或後退，如第10圖所示，亦即，圖案化後的底部抗反射塗層236之邊緣236e與圖案化後的光阻層238之邊緣238e間存在偏移。在形成圖案化後的底部抗反射塗層236之後，可選擇性去除圖案化後的光阻層238。在第11圖所示的實施例中，圖案化後的底部抗反射塗層236形成在部分混合鰭片214的正上方，且混合鰭片214剩餘的部分被開口240所暴露。
參考第1圖、第11圖、以及第12圖，揭露方法100包括：選擇性去除未被圖案化後的底部抗反射塗層236覆蓋的部分P型偶極層234之區塊116。在使用圖案化後的底部抗反射塗層236作為蝕刻遮罩的同時，執行蝕刻製程以選擇性地蝕刻掉裝置區域200B中的P型偶極層234，如第11圖所示。蝕刻製程可以是乾式蝕刻、濕式蝕刻或適合的蝕刻製程。在部分P型偶極層234被選擇性從裝置區域200B中去除之後，參考第12圖，可使用適合的蝕刻製程選擇性去除圖案化後的底部抗反射塗層236。
參考第1圖和第12圖，揭露方法100包括：藉由退火製程242對工作物件200進行退火之區塊118。在區塊118，退火製程242用於熱驅使P型偶極層234中的元素進到在裝置區域200A中P型偶極層234正下方之閘極介電層232的部分，P型偶極層234作為擴散摻雜載體以使其元素與閘極介電層232直接接觸。退火製程242可以是快速熱退火（rapid thermal anneal, RTA）製程、雷射尖峰退火（laser spike anneal）製程、快閃退火（flash anneal）製程、或爐管退火（furnace anneal）製程。在一些實施例中，退火製程242包括攝氏約700度至約850度之間的高退火溫度以便允許在P型偶極層234中的元素，如鎵、鋅、或鋁擴散到裝置區域200A的閘極介電層232中，因為裝置區域200B中沒有P型偶極層234，所以區塊118的退火製程242不會導致任何偶極材料擴散到裝置區域200B中的閘極介電層232中。
在退火製程242之後，設置在裝置區域200A之P型偶極層234正下方的部分閘極介電層232包括鎵、鋅、或鋁，且可被稱為柵極介電層232’。在P型偶極層234由氧化鎵形成的實施例中，P型偶極層234中的鎵可擴散到裝置區域200A中的閘極介電層232中，由於缺少任何偶極層，裝置區域200B中的閘極介電層232實質上保持不變。在第12圖的實施例中，在退火製程242之後，裝置區域200A中的通道構件208被閘極介電層232’圍繞，而裝置區域200A中的通道構件208被閘極介電層232圍繞。部分混合鰭片214的頂表面被閘極介電層232’覆蓋，而部分混合鰭片214的頂表面被閘極介電層232覆蓋，閘極介電層232’和閘極介電層232之間的界面232i設置於裝置區域200A中的混合鰭片214正上方。在本實施例中，界面232i和圖案化後的底部抗反射塗層236之邊緣236e對齊，且偏離混合鰭片214的中心線214m（如第10圖所示）。裝置區域200A中混合鰭片214的側壁表面被閘極介電層232’覆蓋，而裝置區域200B中混合鰭片214的側壁表面被閘極介電層232覆蓋。
參考第1圖和第13圖，揭露方法100包括：選擇性去除裝置區域200A中的部分P型偶極層234之區塊120。在區塊118，P型偶極層234中的元素被熱驅使到裝置區域200A中的閘極介電層232中之後，P型偶極層234被選擇性從裝置區域200A去除，P型偶極層234的選擇性去除釋放了P型偶極層234所使用的空間，因此才能夠沉積任何進一步的膜層（例如第14圖中所示的一或多個導電層244，而不會顯著改變元件的尺寸。可使用乾式蝕刻、濕式蝕刻或適合的蝕刻製程來執行區塊120的操作。
參考第1圖和第14圖，揭露方法100包括：在工作物件200上形成一或多個導電層244以完成在工作物件上金屬閘極堆疊的製造之區塊122。在區塊122操作結束後，實質上形成第一P型全繞式閘極裝置205A和第二P型全繞式閘極裝置205B，應注意，如第14圖所示，在基板202的202A部上之通道區域和基板202的202B部上之通道區域表示相同裝置類型（例如P型裝置）的通道區。第14圖所示的一或多個導電層244可以是P型金屬閘極電極，一或多個導電層244可包括氮化鈦、氮化矽鈦、氮化鉭、碳氮化鎢或氮化鈦鋁、鈦鋁、碳化鈦鋁、或碳化鉭。在本揭露一些實施例中，在裝置區域200A和裝置區域200B中用於裝置的一或多個導電層244可在相似的製程中同時形成，藉由為第一P型全繞式閘極裝置205A和第二P型全繞式閘極裝置205B提供不同的閘極介電層（例如閘極介電層232和232’），第一P型全繞式閘極裝置205A和第二P型全繞式閘極裝置205B將具有不同臨界電壓。
參考第1圖，揭露方法100包括執行進一步處理之區塊124。這種進一步的製程可包括：在源極/汲極區部件220上形成矽化物層（未描繪）以及在工作物件200上形成多層內連線（multi-layer interconnect, MLI）結構（未描繪）。MLI可包括設置在介電層，如蝕刻停止層和層間介電層（如層間介電層224）中的各種內連線部件，如導孔和導電線路、源極/汲極接點、及閘極接點。在一些實施例中，導孔作為垂直內連線部件與裝置階級接點內連線，例如：在源極/汲極區部件220上形成源極/汲極接點，以及在閘極堆疊上形成閘極接點（未描繪）。
參考第8-14圖描述的實施例中，在沉積P型偶極層234之後，開口230仍被部分地填充，且圖案化後的底部抗反射塗層236之邊緣236e偏離混合鰭片214的中心線214m，但亦可在沉積P型偶極層234之後，實質上填充開口230，例如，第15-20圖所示的實施例中，P型偶極層的沉積實質上填充了開口230，且圖案化後的底部抗反射塗層236之邊緣236e與混合鰭片214的中心線214m對齊。更具體來說，參考第1圖和第15圖，揭露方法100包括：P型偶極層234’ 順應性沉積在閘極介電層232上之區塊112。在一個實施例中，P型偶極層234’ 順應性沉積在工作物件200’上以在工作物件200’頂表面上具有大致均勻的厚度T1’。在一些實施例中，P型偶極層234’可由氧化鎵、氧化鋅、或氧化鋁形成，且可使用ALD來沉積。在一個實施例中，P型偶極層234’可由氧化鎵形成。在本實施例中，P型偶極層234’和閘極介電層232的結合實質上填充了開口230，亦即，厚度T1’不小於高度H1（如第7圖所示）的一半。在本實施例中，在沉積P型偶極層234’之後，溝槽228仍被部分地填充，亦即，寬度W1（如第7圖所示）大於高度H1，且厚度T1’與寬度W1之比例小於0.5。
參考第1圖、第16圖、及第17圖，揭露方法100包括：在工作物件200’上方形成圖案化後的遮罩層236’以覆蓋裝置區域200A中的部分P型偶極層234’之區塊114。圖案化後的遮罩層236’的成分和形成方式可類似於圖案化後的遮罩層236，例如，如第16圖所示，首先在P型偶極層234’上形成底部抗反射塗層236’，光阻層238’全面地沉積在工作物件200’上，包括裝置區域200A和裝置區域200B中之底部抗反射塗層236’上方，接著將光阻層238’暴露於穿過遮罩或從遮罩反射的輻射中，在後烘烤製程中烘烤，並在顯影溶液中顯影以形成圖案化後的光阻層238’，如第16圖所示。在本實施例中，圖案化後的光阻層238’之邊緣238e與混合鰭片214的中心線214m對齊。
參考第17圖，接著使用圖案化後的光阻層238’作為蝕刻遮罩來圖案化底部抗反射塗層236’以形成開口240’。在本實施例中，閘極介電層232和P型偶極層234’實質上填充了開口230，底部抗反射塗層236’不會形成於兩個垂直相鄰的通道構件之間，或在通道構件208最底部與基板202的頂部202T之間，因此，圖案化後的底部抗反射塗層236’可執行非等向性蝕刻製程，亦即，在使用圖案化後的光阻層238’作為蝕刻遮罩的情況下，執行非等向性蝕刻製程以去除在裝置區域200B中的部分底部抗反射塗層236’，換言之，底部抗反射塗層236’可沿著Z方向被蝕刻，且不會產生底切，由於非等向性蝕刻製程，圖案化後的底部抗反射塗層236’之邊緣236e’與混合鰭片214的中心線214m對齊。在形成圖案化後的底部抗反射塗層236’之後，可選擇性去除圖案化後的光阻層238’。第1圖中揭露方法100之區塊116-124的操作可接著執行以完成P型全繞式閘極裝置250A和250B。第20圖所示的工作物件200’與第14圖所示的工作物件200相似，除了在工作物件200’中，閘極介電層232和232’之間的界面與混合鰭片214的中心線214m對齊以外。
在上述實施例中，工作物件200/200’包括形成在裝置區域200A中的第一P型全繞式閘極裝置250A，其具有第一臨界電壓，且與在裝置區域200B中的第二P型全繞式閘極裝置250B的臨界電壓不同。在一些其他的實施例中，工作物件可包括三個裝置區域，且在相應的裝置區域中形成對應的P型全繞式閘極裝置，其臨界電壓與在其他裝置區域中形成之其餘P型全繞式閘極裝置的臨界電壓不同。第21圖繪示出在工作物件200的裝置區域200A中形成第一P型全繞式閘極裝置、在工作物件200的裝置區域200B中形成第二P型全繞式閘極裝置、以及在工作物件200的裝置區域200C中形成第三P型全繞式閘極裝置之揭露方法300流程圖。第一、第二、以及第三P型全繞式閘極裝置各自具有臨界電壓，且與其他兩個P型全繞式閘極裝置的臨界電壓不同。揭露方法300結合第2-3圖和第22-33圖來描述，其根據揭露方法300的一些實施例繪示出於各製造階段的工作物件200之局部剖面示意圖或俯視示意圖。第22-33圖是參考第2圖剖線C—C'之剖面示意圖，為表達清楚，沿著C—C'截取的工作物件200稱為工作物件400。本實施例中，工作物件400包括在裝置區域200A中形成的鰭片狀主動區205a、在裝置區域200B中形成的鰭片狀主動區205b、以及在裝置區域200C中形成的鰭片狀主動區205c。
參考第21圖和第22圖，揭露方法300包括：第一P型偶極層410沉積在閘極介電層232上之區塊302。在一個實施例中，第一P型偶極層410順應性沉積在工作物件400上，並在工作物件400頂表面上具有大致均勻的厚度T2。在一些實施例中，第一P型偶極層410可由氧化鎵、氧化鋅、或氧化鋁形成，且可以使用ALD來沉積。在一個實施例中，第一P型偶極層410由氧化鎵形成。在本實施例中，在沉積第一P型偶極層410之後，溝槽228以及開口230仍被部分地填充，亦即，厚度T2小於高度H1（如第7圖所示）的一半，且小於寬度W1（如第7圖所示）的一半，換言之，厚度T2與高度H1之比例小於0.5。在沉積第一P型偶極層410之後，每個開口230在Z方向上相距高度H2，而每個溝槽228在Y方向上相距寬度W2。
參考第21圖和第23圖，揭露方法300包括：第一硬遮罩層420順應性形成在第一P型偶極層410上之區塊304。第一硬遮罩層420順應性沉積在第一P型偶極層410上，並在工作物件400頂表面上具有大致均勻的厚度T3。在一些實施例中，第一硬遮罩層420可由氮化鈦形成，且可使用ALD來沉積。在一個實施例中，第一硬遮罩層420由氮化鈦形成。在本實施例中，在沉積第一硬遮罩層420之後，開口230實質上被填充，而溝槽228仍被部分地填充，亦即，厚度T3與高度H2之比例不小於0.5，且厚度T3與寬度W2之比例小於0.5。
參考第21圖、第24圖、以及第25圖，揭露方法300包括：第一硬遮罩層420被圖案化以覆蓋裝置區域200A中第一P型偶極層410的部分之區塊306。為了便於識別，設置在基板202的202A部和基板202的202B部之間的混合鰭片214被稱為混合鰭片214A，而設置在基板202的202B部和基板202的202C部之間的混合鰭片214被稱為混合鰭片214B。如第24圖所示，圖案化後的底部抗反射塗層430形成在裝置區域200A中的通道層208正上方，在本實施例中，圖案化後的底部抗反射塗層430形成在裝置區域200A中的通道層208上方而非在混合鰭片214A的上方。在一個實施例中，混合鰭片214A藉由閘極介電層232、第一P型偶極層410、第一硬遮罩層420、以及圖案化後的底部抗反射塗層430與部分基板202A上的通道層208被隔開，亦即，裝置區域200A中的溝槽228實質上被閘極介電層232、第一硬遮罩層420、第一P型偶極層410、以及圖案化後的底部抗反射塗層430填充。在一個實施例中，圖案化後的底部抗反射塗層430和混合鰭片214A的側壁表面直接接觸，而非形成在混合鰭片214A上。圖案化後的底部抗反射塗層430之形成方式可類似於參考第10圖所描述之圖案化後的底部抗反射塗層236之形成方式，為簡潔起見而不重複贅述。由於開口230在沉積底部抗反射塗層430之前已被基本填充，開口230將不會形成底部抗反射塗層430，因此，底部抗反射塗層430的圖案化可執行與第16-17圖所述圖案化遮罩層236’相似的非等向性蝕刻。參考第25圖，在使用圖案化後的底部抗反射塗層430作為蝕刻遮罩的情況下，執行蝕刻製程以去除未被圖案化後的底部抗反射塗層430覆蓋之部分第一硬遮罩層420以在裝置區域200A上形成圖案化後的第一硬遮罩層420。第一硬遮罩層420的圖案化暴露出在裝置區域200B和裝置區域200C中的部分P型偶極層410。在裝置區域200A上形成圖案化後的第一硬遮罩層420之後，可選擇性去除圖案化後的底部抗反射塗層430。
參考第21圖和第26圖，揭露方法300包括：從裝置區域200B和裝置區域200C中選擇性去除未被圖案化後的第一硬遮罩層420覆蓋的部分第一P型偶極層410之區塊308。在使用的圖案化後的第一硬遮罩層420作為蝕刻遮罩的情況下，執行蝕刻製程以選擇性蝕刻掉在裝置區域200B和裝置區域200C中的第一P型偶極層410，如第26圖所示。蝕刻製程可以是乾式蝕刻、濕式蝕刻或其他適合的蝕刻製程。在從裝置區域200B和裝置區域200C中選擇性去除第一P型偶極層410的部分之後，可使用適合的蝕刻製程選擇性去除在裝置區域200A中的之圖案化後的第一硬遮罩層420，而無需蝕刻第一P型偶極層410。在一個實施例中，蝕刻製程可使用雙氧水（hydrogen peroxide, H 2O 2）和鹽酸（hydrochloric acid, HCl）的組合來執行濕式蝕刻，其他適合的蝕刻劑亦可。
參考第21圖和第27圖，揭露方法300包括：第二P型偶極層440順應性形成在工作物件400上之區塊310。在一個實施例中，第二P型偶極層440順應性沉積在工作物件400上，並在工作物件400頂表面上具有大致均勻的厚度T4。在一些實施例中，第二P型偶極層440可由氧化鎵、氧化鋅、或氧化鋁形成，且可使用ALD來沉積。第二P型偶極層440的成分可與第一P型偶極層410的成分相同或不同。在一個實施例中，第一P型偶極層410由氧化鎵形成，而第二P型偶極層440由氧化鋁形成。在本實施例中，在沉積第二P型偶極層440之後，裝置區域200A中的開口230實質上被填充，而裝置區域200B和裝置區域200C中的開口230以及工作物件400中的溝槽228被部分地填充。在一些其他實施例中，在沉積第二P型偶極層440之後，裝置區域200A中的開口230還可被部分地填充。應注意的是，在任一個實施例中，在沉積第二P型偶極層440之後，裝置區域200A、200B、及200C中的溝槽228仍被部分地填充。
參考第21圖和第28-31圖，揭露方法300包括：選擇性去除形成在裝置區域200C中的部分第二P型偶極層440之區塊312。參考第28圖，在形成第二P型偶極層440之後，第二硬遮罩層450順應性形成在第二P型偶極層440上，第二硬遮罩層450的形成方式和成分可類似於第一硬遮罩層420的形成方式和成分，為簡潔起見而不重複贅述。在本實施例中，在沉積第二硬遮罩層450之後，開口230被實質上填充，而溝槽228被部分地填充，隨後，如第29圖所示，圖案化後的底部抗反射塗層460在裝置區域200A和200B中的通道層208以及混和鰭片214A的正上方形成，圖案化後的底部抗反射塗層460之形成方式可類似於底部抗反射塗層236的形成方式，為簡潔起見而不重複贅述。
參考第30圖，在形成圖案化後的底部抗反射塗層460之後，接著使用圖案化後的底部抗反射塗層460作為蝕刻遮罩來執行蝕刻製程以圖案化第二硬遮罩層450，在圖案化的過程中，未被圖案化後的底部抗反射塗層460覆蓋之部分第二硬遮罩層450被選擇性去除，隨後，被圖案化後的第二硬遮罩層450暴露出之部分第二P型偶極層440被選擇性去除，如第30圖所示。選擇性去除在裝置區域200C中之部分第二P型偶極層440之後，可選擇性去除圖案化後的第二硬遮罩層450，用於選擇性去除第二硬遮罩層450的蝕刻製程可類似於參考第25-26圖所描述之選擇性去除部分第一硬遮罩層420的蝕刻製程，亦即，在執行區塊312的操作之後，工作物件400包括在裝置區域200A中的第一P型偶極層410和第二P型偶極層440、在裝置區域200B中的第二P型偶極層440、以及沒有第一P型偶極層410和第二P型偶極層440的裝置區域200C，混合鰭片214A的側壁和頂表面被第二P型偶極層440覆蓋，而混合鰭片214B的側壁和頂表面沒有被第一P型偶極層410和第二P型偶極層440覆蓋。
參考第21圖和第31-32圖，揭露方法300包括：執行退火製程470對工作物件400進行退火之區塊314。退火製程470用於熱驅使第一P型偶極層410及/或第二P型偶極層440中的元素進到在第一P型偶極層410及/或第二P型偶極層440正下方之閘極介電層232的部分，第一P型偶極層410及/或第二P型偶極層440作為擴散摻雜載體以使其元素與閘極介電層232直接接觸。更具體來說，退火製程470驅使第一P型偶極層410及第二P型偶極層440中的元素進到設置在基板202的202A部和部分隔離部件204正上方的部分閘極介電層232中，這部分閘極介電層232在退火製程470之後可被稱為閘極介電層480a（如第32圖所示）。退火製程470還驅使第二P型偶極層440中的元素進到設置在基板202的202B部、部分隔離部件204、以及混合鰭片214A之暴露表面正上方的部分閘極介電層232中，這部分閘極介電層232在退火製程470之後可被稱為閘極介電層480b（如第32圖所示）。由於裝置區域200C沒有第一P型偶極層410和第二P型偶極層440，所以退火製程470不會導致任何偶極材料擴散到裝置區域200C中的閘極介電層232中。閘極介電層480a和閘極介電層480b之間的界面設置於基板202的202A部和202B部間之隔離部件204的正上方，而閘極介電層480b和閘極介電層232之間的界面設置於基板202的202B部和202C部間之隔離部件204的正上方。
退火製程470可類似於退火製程242，且具有攝氏約700度至約850度之間的高退火溫度以便允許在第一P型偶極層410及/或第二P型偶極層440中的元素，如鎵、鋅、或鋁散到對應裝置區域中的閘極介電層232中。在退火製程470之後，閘極介電層480a包括來自閘極介電層232的元素（例如鉿）以及來自第一P型偶極層410和第二P型偶極層440的元素（例如鎵和鋁）。閘極介電層480b包括來自閘極介電層232的元素（例如鉿）以及來自第二P型偶極層440的元素（例如鋁）。由於缺少任何P型偶極層，在裝置區域200C中的閘極介電層232實質上保持不變，且可不包含如鋁、鎵、或鋅的元素，例如，閘極介電層480a可包括鉿、鎵、及鋁，閘極介電層480b可包括鉿及鋁，但不包含鎵，而閘極介電層232可包括鉿，但不包含鎵及鋁。在第一P型偶極層410和第二P型偶極層440由相同材料形成的實施例中，擴散到閘極介電層480a中之金屬元素的濃度高於擴散到閘極介電層480b中之金屬元素的濃度，例如，當第一P型偶極層410和第二P型偶極層440皆由氧化鎵形成時，閘極介電層480a中的鎵濃度高於閘極介電層480b中的鎵濃度。
參考第32圖所示的實施例，在退火製程470之後，設置在基板202的202A部正上方之通道構件208被閘極介電層480a圍繞，設置在基本202的202B部正上方之通道構件208被閘極介電層480b圍繞，而設置在基本202的202C部正上方之通道構件208被閘極介電層232圍繞。混合鰭片214A的側壁和頂表面被閘極介電層480b覆蓋，而混合鰭片214B的側壁和頂表面被閘極介電層232覆蓋。
參考第21圖和第32圖，揭露方法300包括：選擇性去除第一P型偶極層410和第二P型偶極層440之區塊316。在第一P型偶極層410及/或第二P型偶極層440中的元素被熱驅使進到裝置區域200A及/或裝置區域200B中之閘極介電層232中之後，在區塊316，第一P型偶極層410和第二P型偶極層440被選擇性從裝置區域200A及裝置區域200B去除，可使用乾式蝕刻、濕式蝕刻或適合的蝕刻製程來執行區塊316的操作。接著可將揭露方法300之區塊122和124的操作應用到工作物件400以完成半導體結構400的製造，例如，如第33圖所示，在工作物件400上形成一或多個導電層490以完成在工作物件400上金屬閘極堆疊的製造，一或多個導電層490可類似於導電層244，為簡潔起見而不重複贅述。
在揭露方法300結束時，實質上形成了第一P型全繞式閘極裝置400A、第二P型全繞式閘極裝置400B、以及第三P型全繞式閘極裝置400C。藉由為第一P型全繞式閘極裝置400A、第二P型全繞式閘極裝置400B、以及第三P型全繞式閘極裝置400C提供不同的閘極介電層（例如閘極介電層480a、480b、以及480c），第一P型全繞式閘極裝置400A、第二P型全繞式閘極裝置400B、以及第三P型全繞式閘極裝置400C將具有不同臨界電壓。
雖然並非用以限定，但本揭露的一個或多個實施例為半導體裝置及其形成方式提供了許多助益，例如，本揭露各種實施例提供了藉由調整相應閘極介電層中的元素來形成具有不同臨界電壓之P型電晶體的方法，一個或多個偶極層選擇性沉積在閘極介電層上，且作為擴散摻質的載體以摻雜閘極介電層，被摻雜的閘極介電層可具有不同的界面偶極。雖然並非用以限定，但本揭露的一個或多個實施例提供了在具有兩個裝置區域的半導體結構中實施兩級的臨界電壓，以及在具有三個裝置區域的半導體結構中實施三階的臨界電壓。在一些實施例中，可使用退火製程將兩個P型偶極膜中的元素熱驅使進到不同裝置區域中以形成三階的臨界電壓。本揭露之具有不同階臨界電壓的電晶體可應用於靜態隨機存取記憶體（static random access memory, SRAM）單元，如8T SRAM單元或10T SRAM以提高其性能。
本揭露提供了各種不同的實施例。本揭露公開了半導體結構及其製造方法，對一個例示而言，本揭露涉及一種方法，所述方法包括：提供一個工作物件，所述工作物件包括在基板第一區域之第一數量級的奈米結構、在基板第二區域之第二數量級的奈米結構、以及在基板第三區域之第三數量級的奈米結構，在工作物件上沉積閘極介電層，在閘極介電層上沉積第一P型偶極層，選擇性去除在基板第二區域正上方的第二區域正上方之第一P型偶極層的第二部以及在基板第三區域正上方之第一P型偶極層的第三部，從而留下在第一區域正上方之第一P型偶極層的第一部，選擇性去除第一P型偶極層的第二部以及第一P型偶極層的第三部之後，在工作物件上沉積第二P型偶極層，選擇性去除在基板第三區域正上方之第二P型偶極層的第三部，從而留下在第一區域正上方之第二P型偶極層的第一部以及在第二區域正上方之第二P型偶極層的第二部，選擇性去除第二P型偶極層的第三部之後，對工作物件進行退火以驅使第一P型偶極層以及第二P型偶極層中的元素進到其下方對應之閘極介電層的部分，在工作物件退火之後，選擇性去除第一P型偶極層的第一部、第二P型偶極層的第一部以及第二P型偶極層的第二部，在工作物件上形成導電層。
在一些實施例中，第一數量級奈米結構包括與第二奈米結構垂直間隔間距S1的第一奈米結構，其中閘極介電層的沉積與第一P型偶極層的沉積部分地填充間距S1。在一些實施例中，第二P型偶極層的沉積實質上填充間距S1的剩餘部分，使得間距S1被閘極介電層、第一P型偶極層、以及第二P型偶極層完全填充。在一些實施例中，第二P型偶極層的沉積沒有完全填充間距S1。在一些實施例中，選擇性去除在基板第二區域正上方之第一P型偶極層的第二部以及在基板第三區域正上方之第一P型偶極層的第三部可包括：順應性沉積硬遮罩層，其中硬遮罩層實質上填充間距S1的剩餘部分，在硬遮罩層上形成圖案化底部抗反射塗層，圖案化底部抗反射塗層暴露出在基板第二區域以及第三區域正上方之第一P型偶極層的第二部以及第三部，且在形成圖案化底部抗反射塗層之後，對工作物件進行蝕刻製程以去除第一P型偶極層的第二部、第一P型偶極層的第三部、以及設置於其上的部分硬遮罩層。在一些實施例中，硬遮罩層包括氮化鈦。在一些實施例中，工作物件更包括設置在基板第四區域上的介電鰭片，第四區域在第一區域以及第二區域之間，介電鰭片與第一數量級奈米結構橫向間隔間距S2，順應性沉積硬遮罩層可部分地填充間距S2。在一些實施例中，第二P型偶極層的成分與第一P型偶極層的成分不同。
對另一個例示而言，本揭露涉及一種方法，所述方法包括：提供一個工作物件，所述工作物件包括：在基板第一區域正上方的第一通道構件以及在第一通道構件正上方的第二通道構件，第一通道構件與第二通道構件垂直間隔間距S1，在工作物件上順應性形成介電層，在介電層上順應性沉積偶極材料層（dipole material layer），在沉積偶極材料層之後，對工作物件進行熱處理製程，在進行熱處理製程之後，選擇性去除偶極材料層，以及在介電層上形成閘極電極層。
在一些實施例中，基板第一區域包括N型摻雜井（n-type doped well），偶極材料層由氧化鋁、氧化鎵、或氧化鋅形成。在一些實施例中，工作物件更可包括在基板第二區域正上方的第三通道構件，以及設置於基板上方的介電部件，介電部件位於第一通道構件以及第三通道構件之間，在工作物件上順應性形成介電層可包括：在介電部件上形成介電層，以及順應性沉積偶極材料層可包括：在介電部件上沉積偶極材料層。在一些實施例中，製造方法可包括：在順應性沉積偶極材料層之後，在工作物件上形成底部抗反射塗層，圖案化底部抗反射塗層以形成開口，開口暴露出設置於第三通道構件上的部分偶極材料層以及部分介電部件，選擇性去除被開口暴露的部分偶極材料層以暴露出其下方的介電層，以及在進行熱處理製程之前，選擇性去除圖案化後的底部抗反射塗層。在一些實施例中，在進行熱處理製程之前，設置在第一通道構件上的部分介電層不包括氧化鋁、氧化鋅、以及氧化鎵，在進行熱處理製程之後，設置在第一通道構件上的部分介電層包括氧化鋁、氧化鋅、或氧化鎵。在一些實施例中，順應性沉積偶極材料層可包括：沉積偶極材料層以部分地填充間距S1，以及形成底部抗反射塗層可包括：形成底部抗反射塗層以實質上填充間距S1剩餘的部分。在一些實施例中，順應性沉積偶極材料層可包括：沉積偶極材料層以實質上填充間距S1。在一些實施例中，圖案化底部抗反射塗層可包括：在底部抗反射塗層以及第一通道構件上形成圖案化硬遮罩層，對工作物件進行蝕刻製程以圖案化底部抗反射塗層，以及選擇性去除圖案化硬遮罩層，在進行蝕刻製程之後，圖案化後之底部抗反射塗層的邊緣偏離圖案化硬遮罩層的邊緣。
對又一個例示而言，本揭露涉及一種半導體結構，所述半導體結構包括：第一P型電晶體形成在基板上，所述第一P型電晶體包括第一主動區、第一閘極介電層在第一主動區上、以及第一導電層設置在第一閘極介電層上。所述半導體結構還包括：第二P型電晶體形成在基板上，所述第二P型電晶體包括第二主動區、第二閘極介電層在第二主動區上、以及第二導電層設置在第二閘極介電層上。所述半導體結構還包括：第三P型電晶體形成在基板上，所述第三P型電晶體包括第三主動區、第三閘極介電層在第三主動區上、以及第三導電層設置在第三閘極介電層上。第一閘極介電層的成分與第二閘極介電層的成分不同，且第二閘極介電層的成分與第三閘極介電層的成分不同，以及第一閘極介電層的厚度可等於第二閘極介電層的厚度和第三閘極介電層的厚度。
在一些實施例中，第一P型電晶體的臨界電壓可與第二P型電晶體的臨界電壓不同，且第二P型電晶體的臨界電壓可與第三P型電晶體的臨界電壓不同。在一些實施例中，第一閘極介電層包括第一金屬元素、第二金屬元素、以及第三金屬元素，第二閘極介電層包括第一金屬元素、第二金屬元素，且不包括第三金屬元素，以及第三閘極介電層包括第一金屬元素，且不包括第二金屬元素以及第三金屬元素。在一些實施例中，第二金屬元素可包括鋁、鎵、或鋅。
以上概述數個本揭露實施例之部件，以便在本揭露所屬技術領域中具有通常知識者可更易理解本揭露實施例的觀點。在本揭露所屬技術領域中具有通常知識者應理解，他們能以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本揭露所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露之精神和範圍之下，做各式各樣的改變、取代和替換。例如，可藉由對位元線導線和字元線導線實施不同厚度，對導線可實現不同電阻，然而，亦可使用其他技術來改變金屬導線的電阻。
100/300:揭露方法 102/104/106/108/110/112/114/116/118/120/122/124/302/304/306/308/310/312/314/316:區塊 200/200’/400:工作物件/半導體結構 200A/200B/200C:裝置區域 202/202A/202B/202C:部分基板 202T:頂部基板 204:隔離部件 205/205a/205b/205c:鰭片狀主動區 205C:通道區 205SD:源極/汲極區 206:犧牲層 207:垂直堆疊 208:通道層/通道構件 212:披覆層 214/214A/214B:混合鰭片 214a/214b:介電層 214c:頭罩層 214m:中心線 216a/216b:虛設閘極結構 218:閘極間隔物 219:內間隔部件 220:源極/汲極區部件 222:接觸蝕刻終止層 224:層間介電層 226/228:溝槽 230/240/240’:開口 232/232’/480a/480b:閘極介電層 232i:界面 234/234’/410/440:P型偶極層 236/236’/430/460:底部抗反射塗層 236e/236’/238e:邊緣 238/238’:光阻層 242/470:退火製程 244/490:導電層 250A/250B/400A/400B/400C:P型全繞式閘極裝置 400:工作物件 420/450:硬遮罩層 H1/H2:高度 T1/T1’/T2/T3/T4:厚度 W1/W2:寬度
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。還需注意的是，所附圖式僅說明本揭露的典型實施例，因此，不應認為是對其範圍的限制，本揭露同樣可以適用於其他實施例。 第1圖是根據本揭露的一些實施例，繪示出形成半導體結構之方法流程圖。 第2圖是根據本揭露的一些實施例，繪示出在第1圖的方法中於各操作階段的例示性工作物件之局部俯視示意圖。 第3圖是根據本揭露的一些實施例，繪示出在第1圖的方法中於各操作階段的例示性工作物件，並參考第2圖剖線A—A'之剖面示意圖。 第4-20圖是根據本揭露的一些實施例，繪示出在第1圖的方法中於各操作階段的例示性工作物件，並參考第2圖剖線B—B'之剖面示意圖。 第21圖是根據本揭露的一些實施例，繪示出形成半導體結構之另一種方法流程圖。 第22-33圖是根據本揭露的一些實施例，繪示出在第21圖的方法中於各操作階段的例示性工作物件，並參考第2圖剖線C—C'之剖面示意圖。
200A/200B/200C:裝置區域
202/202A/202B/202C:部分基板
202T:頂部基板
204:隔離部件
208:通道層
214A/214B:混合鰭片
232/480a/480b:閘極介電層
400:工作物件
400A/400B/400C:P型全繞式閘極裝置
490:導電層

Claims (10)

  1. 一種半導體裝置的製造方法，包括：提供一工作物件，該工作物件包括在一基板一第一區域上的一第一複數奈米結構(a first plurality of nanostructures)、在該基板一第二區域上的一第二複數奈米結構、以及在該基板一第三區域上的一第三複數奈米結構；在該工作物件上沉積一閘極介電層；在該閘極介電層上沉積一第一P型偶極層(p dipole layer)；選擇性去除在該基板該第二區域正上方之該第一P型偶極層的一第二部以及在該基板該第三區域正上方之該第一P型偶極層的一第三部，從而留下在該第一區域正上方之該第一P型偶極層的一第一部；選擇性去除該第一P型偶極層的該第二部以及該第一P型偶極層的該第三部之後，在該工作物件上沉積一第二P型偶極層；選擇性去除在該基板該第三區域正上方之該第二P型偶極層的一第三部，從而留下在該第一區域正上方之該第二P型偶極層的一第一部以及在該第二區域正上方之該第二P型偶極層的一第二部；選擇性去除該第二P型偶極層的該第三部之後，對該工作物件進行退火以驅使該第一P型偶極層以及該第二P型偶極層中的元素進到其下方對應之該閘極介電層的部分；在該工作物件退火之後，選擇性去除該第一P型偶極層的該第一部、該第二P型偶極層的該第一部以及該第二P型偶極層的該第二部；以及在該工作物件上形成一導電層。
  2. 如請求項1之半導體裝置的製造方法，其中該第一複數奈米結構包括與一第二奈米結構垂直間隔一間距S1的一第一奈米結構，其中該閘極介 電層的沉積與該第一P型偶極層的沉積部分地填充該間距S1。
  3. 如請求項2之半導體裝置的製造方法，其中該第二P型偶極層的沉積沒有完全填充該間距S1。
  4. 如請求項1-3中任一項之半導體裝置的製造方法，其中選擇性去除在該基板該第二區域正上方之該第一P型偶極層的該第二部以及在該基板該第三區域正上方之該第一P型偶極層的該第三部包括：順應性沉積一硬遮罩層，其中該硬遮罩層實質上填充該間距S1的剩餘部分；在該硬遮罩層上形成一圖案化底部抗反射塗層，該圖案化底部抗反射塗層暴露出在該基板該第二區域以及該第三區域正上方之該第一P型偶極層的該第二部以及該第三部；以及在形成該圖案化底部抗反射塗層之後，對該工作物件進行一蝕刻製程以去除該第一P型偶極層的該第二部、該第一P型偶極層的該第三部、以及設置於其上的部分該硬遮罩層。
  5. 一種半導體裝置的製造方法，包括：提供一工作物件，該工作物件包括在一基板一第一區域正上方的一第一通道構件以及在該第一通道構件正上方的一第二通道構件，該第一通道構件與該第二通道構件垂直間隔一間距S1；在該工作物件上順應性形成一介電層；在該介電層上順應性沉積一偶極材料層(dipole material layer)；在沉積該偶極材料層之後，對該工作物件進行一熱處理製程；在進行該熱處理製程之後，選擇性去除該偶極材料層；以及在該介電層上形成一閘極電極層。
  6. 如請求項5之半導體裝置的製造方法，其中： 該工作物件更包括在該基板一第二區域正上方的一第三通道構件，以及設置於該基板上方的一介電部件，該介電部件位於該第一通道構件以及該第三通道構件之間；在該工作物件上順應性形成該介電層包括：在該介電部件上形成該介電層；以及順應性沉積該偶極材料層包括：在該介電部件上沉積該偶極材料層。
  7. 如請求項6之半導體裝置的製造方法，更包括：在順應性沉積該偶極材料層之後，在該工作物件上形成一底部抗反射塗層；圖案化該底部抗反射塗層以形成一開口，該開口暴露出設置於該第三通道構件上的部分該偶極材料層以及部分該介電部件；選擇性去除被該開口暴露的部分該偶極材料層以暴露出其下方的該介電層；以及在進行該熱處理製程之前，選擇性去除圖案化後的該底部抗反射塗層。
  8. 如請求項7之半導體裝置的製造方法，其中圖案化該底部抗反射塗層包括：在該底部抗反射塗層以及該第一通道構件上形成一圖案化硬遮罩層；對該工作物件進行一蝕刻製程以圖案化該底部抗反射塗層；以及選擇性去除該圖案化硬遮罩層；其中：在進行該蝕刻製程之後，圖案化後之該底部抗反射塗層的邊緣偏離該圖案化硬遮罩層的邊緣。
  9. 一種半導體裝置，包括：一第一P型電晶體，形成在一基板上且包括：一第一主動區、一第一閘極介電層在該第一主動區上、以及一第一導電層設置在該第一閘極介電層上； 一第二P型電晶體，形成在該基板上且包括：一第二主動區、一第二閘極介電層在該第二主動區上、以及一第二導電層設置在該第二閘極介電層上；一第三P型電晶體，形成在該基板上且包括：一第三主動區、一第三閘極介電層在該第三主動區上、以及一第三導電層設置在該第三閘極介電層上，其中該第一閘極介電層的成分與該第二閘極介電層的成分不同，且該第二閘極介電層的成分與該第三閘極介電層的成分不同；以及其中該第一閘極介電層的厚度等於該第二閘極介電層的厚度以及該第三閘極介電層的厚度。
  10. 如請求項9之半導體裝置，其中該第一P型電晶體的臨界電壓與該第二P型電晶體的臨界電壓不同，且該第二P型電晶體的臨界電壓與該第三P型電晶體的臨界電壓不同。
TW112109742A 2022-06-04 2023-03-16 半導體裝置及其製造方法 TWI854531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/832,582 2022-06-04
US17/832,582 US12453165B2 (en) 2022-06-04 2022-06-04 P-type semiconductor devices with different threshold voltages and methods of forming the same

Publications (2)

Publication Number Publication Date
TW202412184A TW202412184A (zh) 2024-03-16
TWI854531B true TWI854531B (zh) 2024-09-01

Family

ID=88977071

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112109742A TWI854531B (zh) 2022-06-04 2023-03-16 半導體裝置及其製造方法

Country Status (3)

Country Link
US (2) US12453165B2 (zh)
CN (1) CN220753436U (zh)
TW (1) TWI854531B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12471364B2 (en) * 2021-09-22 2025-11-11 International Business Machines Corporation Hybrid stacked field effect transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750828A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510620B1 (en) * 2018-07-27 2019-12-17 GlobalFoundries, Inc. Work function metal patterning for N-P space between active nanostructures
DE102018130833B4 (de) * 2018-09-27 2022-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren
US11289578B2 (en) * 2019-04-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching to increase threshold voltage spread
US11152488B2 (en) * 2019-08-21 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around structure with dummy pattern top in channel region and methods of forming the same
US11495662B2 (en) * 2019-09-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Gate all around transistors with different threshold voltages
US11205650B2 (en) 2019-09-26 2021-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Input/output semiconductor devices
US11257815B2 (en) * 2019-10-31 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Work function design to increase density of nanosheet devices
US11302692B2 (en) * 2020-01-16 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices having gate dielectric layers of varying thicknesses and methods of forming the same
US11152477B2 (en) * 2020-02-26 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Transistors with different threshold voltages
US11670723B2 (en) * 2020-05-12 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon channel tempering
US11791218B2 (en) * 2020-05-20 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole patterning for CMOS devices
US11948987B2 (en) * 2020-05-28 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned backside source contact structure
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
US11699735B2 (en) * 2020-06-05 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method
US11349009B2 (en) * 2020-06-15 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. High-k gate dielectric
US11699736B2 (en) * 2020-06-25 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method
KR102830292B1 (ko) * 2020-08-21 2025-07-03 삼성전자주식회사 반도체 장치
US11615962B2 (en) * 2020-09-11 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods thereof
US12051698B2 (en) * 2020-09-23 2024-07-30 Intel Corporation Fabrication of gate-all-around integrated circuit structures having molybdenum nitride metal gates and gate dielectrics with a dipole layer
US12295170B2 (en) * 2020-09-23 2025-05-06 Intel Corporation Fabrication of gate-all-around integrated circuit structures having additive metal gates and gate dielectrics with a dipole layer
US11749566B2 (en) * 2021-01-15 2023-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Inner filler layer for multi-patterned metal gate for nanostructure transistor
US12142640B2 (en) * 2021-03-31 2024-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with multiple threshold voltage offerings and methods thereof
US20230261074A1 (en) * 2022-02-11 2023-08-17 International Business Machines Corporation Multiple dipole of different strengths in gate all around transistor
US20230290778A1 (en) * 2022-03-14 2023-09-14 Intel Corporation Fabrication of gate-all-around integrated circuit structures having dual metal gates and gate dielectrics with a single polarity dipole layer
US20230290852A1 (en) * 2022-03-14 2023-09-14 Intel Corporation Fabrication of gate-all-around integrated circuit structures having common metal gates and having gate dielectrics with differentiated dipole layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750828A (zh) * 2019-10-31 2021-05-04 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN220753436U (zh) 2024-04-09
TW202412184A (zh) 2024-03-16
US20250351546A1 (en) 2025-11-13
US20230395432A1 (en) 2023-12-07
US12453165B2 (en) 2025-10-21

Similar Documents

Publication Publication Date Title
TWI773938B (zh) 積體電路裝置及其製造方法
CN113053888B (zh) 集成电路
CN112563266A (zh) 半导体装置
TWI768834B (zh) 半導體裝置及其製造方法
US12087772B2 (en) Nanosheet device architecture for cell-height scaling
TWI801975B (zh) 半導體結構及其形成方法
CN111863620A (zh) 集成电路器件及其制造方法
KR102888113B1 (ko) 가변 채널 층을 사용하는 반도체 디바이스 및 그 제조 방법들
TWI777390B (zh) 半導體元件及其形成方法
TW202101596A (zh) 半導體結構的形成方法
US20250294854A1 (en) Metal gates for multi-gate devices and fabrication methods thereof
TW202114058A (zh) 積體電路裝置及其製造方法
US20250351546A1 (en) P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same
US20250366126A1 (en) Semiconductor device structure and methods of forming the same
CN218004857U (zh) 半导体装置
TWI872324B (zh) 半導體裝置及其製造方法
US12396226B2 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
CN115832049A (zh) 半导体器件及其制造方法
TWI899709B (zh) 半導體裝置及其製造方法
US20250385087A1 (en) Semiconductor device structure and methods of forming the same
TWI882314B (zh) 半導體裝置及其形成方法
TW202601893A (zh) 積體電路及其形成方法