[go: up one dir, main page]

TWI773938B - 積體電路裝置及其製造方法 - Google Patents

積體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI773938B
TWI773938B TW108140239A TW108140239A TWI773938B TW I773938 B TWI773938 B TW I773938B TW 108140239 A TW108140239 A TW 108140239A TW 108140239 A TW108140239 A TW 108140239A TW I773938 B TWI773938 B TW I773938B
Authority
TW
Taiwan
Prior art keywords
fin
dielectric
dielectric layer
semiconductor
protruding
Prior art date
Application number
TW108140239A
Other languages
English (en)
Other versions
TW202025245A (zh
Inventor
游政衛
郭紫微
楊宗熺
周立維
游明華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202025245A publication Critical patent/TW202025245A/zh
Application granted granted Critical
Publication of TWI773938B publication Critical patent/TWI773938B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H10P14/6349—
    • H10P50/283—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一種方法包含形成延伸至半導體基底中的隔離區，凹蝕隔離區，其中隔離區之間的半導體區形成半導體鰭片，在隔離區和半導體鰭片上形成第一介電層，在第一介電層上方形成第二介電層，將第二介電層和第一介電層平坦化，以及凹蝕第一介電層。第二介電層的一部分突出高於第一介電層的剩餘部分以形成突出的介電鰭片。半導體鰭片的一部分突出高於第一介電層的剩餘部分以形成突出的半導體鰭片。凹蝕突出的半導體鰭片的一部分以形成凹槽，從凹槽中成長磊晶半導體區。磊晶半導體區橫向擴展以接觸突出的介電鰭片的側壁。

Description

積體電路裝置及其製造方法
本發明實施例是關於半導體製造技術，特別是有關於積體電路裝置及其製造方法。
積體電路（integrated circuit，IC）材料和設計上的技術進展已經產生了數個世代的積體電路，每一世代皆較前一世代具有更小且更複雜的電路。在積體電路演進的歷程中，當幾何尺寸（亦即使用生產製程可以產生的最小元件（或線））縮減時，功能密度（亦即單位晶片面積的內連接裝置數量）通常也增加。這種尺寸微縮的製程通常藉由提高生產效率及降低相關成本而提供一些效益。
這樣的尺寸微縮也增加了積體電路在加工和製造上的複雜度，並且為了實現這些進展，需要積體電路在加工和製造上的類似進展。舉例來說，已經引入了例如鰭式場效電晶體（Fin Field-Effect Transistors，FinFET）的三維電晶體來取代平面電晶體。雖然現有的鰭式場效電晶體裝置和製造鰭式場效電晶體裝置的方法通常已經足以滿足其預期目的，但是它們並非在所有面向皆完全令人滿意。舉例來說，用於不同電路（例如核心（邏輯）電路和靜態隨機存取記憶體（Static Random Access Memory，SRAM）電路）的鰭式場效電晶體可能具有不同的設計，並且對於一些電路（例如邏輯電路），可能需要合併從相鄰鰭片成長的源極/汲極磊晶區，並且對於其他電路（例如SRAM電路）需要彼此隔開。然而，為了節省製造成本，同時進行不同的磊晶區。這導致難以選擇性地對於某些電路合併磊晶區而對於其他電路不合併磊晶區。
根據本發明實施例中的一些實施例，提供積體電路裝置的製造方法。此方法包含形成延伸到半導體基底中的隔離區；凹蝕隔離區，其中隔離區之間的半導體區形成半導體鰭片；在隔離區和半導體鰭片上形成第一介電層；在第一介電層上方形成第二介電層；將第二介電層和第一介電層平坦化；凹蝕第一介電層，其中第二介電層的一部分突出高於第一介電層的剩餘部分以形成突出的介電鰭片，並且半導體鰭片的一部分突出高於第一介電層的剩餘部分以形成突出的半導體鰭片；凹蝕突出的半導體鰭片的一部分以形成凹槽；以及從凹槽磊晶成長磊晶半導體區，其中磊晶半導體區橫向擴展以接觸突出的介電鰭片的側壁。
根據本發明實施例中的另一些實施例，提供積體電路裝置的製造方法。此方法包含在第一半導體鰭片和第二半導體鰭片之間形成介電區，其中介電區包含第一介電層，第一介電層包含底部和在底部上方並連接至底部的兩端的側壁部分；以及位於第一介電層的側壁部分之間的第二介電層；凹蝕第一介電層的側壁部分；凹蝕第一半導體鰭片和第二半導體鰭片以分別形成第一凹槽和第二凹槽；以及磊晶成長第一磊晶半導體區和第二磊晶半導體區以形成第一凹槽和第二凹槽。
根據本發明實施例中的又另一些實施例，提供積體電路裝置。此積體電路裝置包含半導體基底；隔離區延伸至半導體基底中；在隔離區的相對部分之間的半導體區；在半導體區的兩側上的第一介電鰭片和第二介電鰭片；以及在半導體區上方並接觸半導體區的磊晶區，其中磊晶區橫向延伸超過半導體區的邊緣以接觸第一介電鰭片和第二介電鰭片。
以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用於限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明實施例在不同範例中可重複使用參考數字及/或字母。此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。
此外，本文可能使用空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語包含使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則在此所使用的空間相對形容詞也將依轉向後的方位來解釋。
根據各種實施例，提供具有侷限的（confined）源極/汲極區的電晶體及其製造方法。根據一些實施例繪示形成電晶體的中間階段。討論一些實施例的一些變化。在所有不同示意圖和說明性實施例中，相似的參考數字用於指示相似的元件。在繪示的實施例中，使用鰭式場效電晶體（FinFET）的形成作為範例以解釋本發明實施例的概念。平面電晶體也可以採用本發明實施例的概念。根據本發明實施例中的一些實施例，在淺溝槽隔離（Shallow Trench Isolation，STI）區的頂部上形成介電鰭片以限定在其中成長磊晶源極/汲極區的空間。因此，源極/汲極區的橫向成長受到介電鰭片的限制，並且相鄰的磊晶源極/汲極區不會在非預期時受到合併（橋接（bridging））的風險。
第1～4、5A、5B、6A、6B、7A、7B、7C、8、9、10A和10B圖根據本發明實施例中的一些實施例繪示形成鰭式場效電晶體的中間階段的剖面示意圖和透視圖。相應的製程也示意性地顯示在第15圖所示之製程流程200中。
參照第1圖，提供基底20。基底20可以是半導體基底，例如塊體（bulk）半導體基底、絕緣體上覆半導體（Semiconductor-On-Insulator，SOI）基底或類似的基底，其可以被摻雜（例如用p型或n型摻質）或不摻雜。半導體基底（又稱為基底）20可以是晶圓10的一部分，例如矽晶圓。總體而言，絕緣體上覆半導體基底是在絕緣層上形成的半導體材料層。舉例來說，絕緣層可以是埋藏氧化物（Buried Oxide，BOX）層、氧化矽層或類似的膜層。絕緣層設置在通常是矽或玻璃基底的基底上。也可以使用其他基底，例如多層或漸變基底。在一些實施例中，半導體基底20的半導體材料可以包含矽；鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或前述之組合。
繼續參照第1圖，在基底20中形成井區21。根據本發明實施例中的一些實施例，井區21是n型井區，其藉由將n型雜質佈植至基底20中而形成，n型雜質可以是磷、砷、銻或類似的雜質。根據本發明實施例中的其他實施例，井區21是p型井區，其藉由將p型雜質佈植至基底20中而形成，p型雜質可以是硼、銦或類似的雜質。所形成的井區21可以延伸至基底20的頂表面。n型或p型雜質濃度可以等於或小於1018 cm-3 ，例如在約1017 cm-3 至約1018 cm-3 的範圍。
參照第2圖，形成隔離區（又稱為淺溝槽隔離區）22從基底20的頂表面延伸到基底20中。相應的製程在第15圖所示之製程流程200中被繪示為製程202。隔離區22在下文中可替代地稱為淺溝槽隔離（STI）區。在相鄰的淺溝槽隔離區22之間的基底20的部分被稱為半導體條26。為了形成淺溝槽隔離區22，在半導體基底20上形成墊氧化物（pad oxide）層28和硬遮罩層30，然後將墊氧化物層28和硬遮罩層30圖案化。墊氧化物層28可以是由氧化矽形成的薄膜。根據本發明實施例中的一些實施例，在熱氧化製程中形成墊氧化物層28，其中半導體基底20的頂表面層被氧化。墊氧化物層28作為半導體基底20與硬遮罩層30之間的黏著層。墊氧化物層28還可以作為用於蝕刻硬遮罩層30的蝕刻停止層。根據本發明實施例中的一些實施例，硬遮罩層30由氮化矽形成，例如使用低壓化學氣相沉積（Low-Pressure Chemical Vapor Deposition，LPCVD）。根據本發明實施例中的其他實施例，硬遮罩層30由矽的熱氮化或電漿輔助化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition，PECVD）形成。在硬遮罩層30上方形成光阻（未繪示），然後將光阻圖案化。然後，使用圖案化的光阻作為蝕刻遮罩，將硬遮罩層30圖案化，以形成如第2圖所示之硬遮罩（又稱為硬遮罩層）30。
然後，使用圖案化的硬遮罩層30作為蝕刻遮罩，以蝕刻墊氧化物層28和基底20，然後用介電材料填充基底20中的所得到的溝槽。進行平坦化製程（例如化學機械研磨（Chemical Mechanical Polish，CMP）製程或機械磨削（grinding）製程）以移除介電材料的多餘部分，並且介電材料的剩餘部分為淺溝槽隔離區22。淺溝槽隔離區22可以包含襯介電質（liner dielectric）（未繪示），襯介電質可以是經由熱氧化基底20的表面層而形成的熱氧化物。襯介電質也可以是沉積的氧化矽層、氮化矽層或類似的層，襯介電質的形成使用例如原子層沉積（Atomic Layer Deposition，ALD）、高密度電漿化學氣相沉積（High-Density Plasma Chemical Vapor Deposition，HDPCVD）或化學氣相沉積（Chemical Vapor Deposition，CVD）。淺溝槽隔離區22還可包含在襯氧化物上方的介電材料，其中介電材料的形成可以使用可流動式化學氣相沉積（Flowable Chemical Vapor Deposition，FCVD）、旋轉塗佈（spin-on coating）或類似的方法。根據一些實施例，在襯介電質上方的介電材料可以包含氧化矽。
硬遮罩30的頂表面和淺溝槽隔離區22的頂表面可以大致上彼此齊平。半導體條26位於相鄰的淺溝槽隔離區22之間。根據本發明實施例中的一些實施例，半導體條26是原基底20的一部分，因此半導體條26的材料與基底20的材料相同。根據本發明實施例中的替代實施例，半導體條26是取代條狀物，其經由蝕刻淺溝槽隔離區22之間的基底20的一部分以形成凹槽，並且進行磊晶以在凹槽中再成長另一半導體材料而形成。因此，半導體條26係由不同於基底20的半導體材料形成。根據一些實施例，半導體條26係由矽鍺、矽碳或III-V族化合物半導體材料形成。
參照第3圖，凹蝕淺溝槽隔離區22，使半導體條26的頂部突出高於淺溝槽隔離區22的剩餘部分的頂表面22A以形成突出鰭片32。相應的製程在第15圖所示之製程流程200中被繪示為製程204。可以使用乾式蝕刻製程來進行蝕刻，其中例如使用HF3 和NH3 作為蝕刻氣體。在蝕刻製程中，可以產生電漿。也可以包含氬氣。根據本發明實施例中的替代實施例，使用濕式蝕刻製程進行淺溝槽隔離區22的凹蝕。蝕刻化學物質可以包含例如HF。
在上述實施例中，可以藉由任何合適的方法將鰭片圖案化。舉例來說，鰭片的圖案化可以使用一或多種光學微影（photolithography）製程，包含雙重圖案化（double-patterning）或多重圖案化（multi-patterning）製程。總體而言，雙重圖案化或多重圖案化製程結合光學微影和自對準製程，其允許產生的圖案的例如節距（pitches）小於使用單一、直接微影製程可獲得的節距。舉例來說，在一實施例中，使用光學微影製程在基底上方形成犧牲層，並使用光學微影製程將犧牲層圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。然後移除犧牲層，接著使用剩餘的間隔物或心軸（mandrels）來將鰭片圖案化。
參照第4圖，形成介電層34。相應的製程在第15圖所示之製程流程200中被繪示為製程206。根據本發明實施例中的一些實施例，介電層34的形成使用順應性（conformal）沉積方法，例如原子層沉積（ALD）或化學氣相沉積。因此，介電層34的水平部分的厚度T1和垂直部分的厚度T2彼此相等或大致上相等，例如差異小於約10%。介電層34的材料可以選自於氧化矽、氮化矽、氮氧化矽、氮碳氧化矽、氧化鉿、氧化鋯、氧化鋁和類似的材料。介電層34的厚度T2（和厚度T1）可以大於約5 nm，並且可以在約5 nm至約25 nm的範圍。此外，厚度T2（和厚度T1）可以與突出鰭片32的寬度W1進行比較，例如比例T1/W1在約1至約7的範圍。
介電層34可以由與下方的淺溝槽隔離區22的材料相同或不同的材料形成。此外，由於形成介電層34的方法（例如原子層沉積或化學氣相沉積）和形成淺溝槽隔離區22的方法（例如可流動式化學氣相沉積）可以彼此不同，介電層34和淺溝槽隔離區22的特性（例如密度）可以彼此不同。根據本發明實施例中的一些實施例，介電層34的密度大於淺溝槽隔離區22的密度。
然後，在介電層34上方形成介電鰭片層36。相應的製程也在第15圖所示之製程流程200中被繪示為製程206。介電鰭片層36使用具有良好間隙填充能力的方法形成。根據本發明實施例中的一些實施例，介電鰭片層36的形成經由高密度電漿化學氣相沉積（HDPCVD）、電漿輔助化學氣相沉積、原子層沉積或類似的方法。介電鰭片層36的材料不同於介電層34的材料。介電鰭片層36的材料也可以選自於與介電層34相同的候選材料組，候選材料包含但不限於氧化矽、氮化矽、氮氧化矽、氮碳氧化矽、氧化鉿、氧化鋯、氧化鋁和類似的材料。介電鰭片層36完全填充介電層34的相鄰突出部分之間的間隙。
接著，參照第5A圖，進行例如化學機械研磨製程或機械磨削製程的平坦化製程，藉此移除介電鰭片層36和介電層34的頂部，並且暴露出突出鰭片32的頂表面。相應的製程在第15圖所示之製程流程200中被繪示為製程208。根據本發明實施例中的替代實施例，使用介電層34作為（化學機械研磨/研磨）停止層來進行平坦化製程，使得在完成平坦化製程之後，仍保留位於突出鰭片32的頂表面上方的介電層34的水平部分的一些部分。
第5B圖繪示第5A圖中的參考剖面5B-5B，其中參考剖面是在垂直平面獲得的。在平坦化製程中使用介電層34作為停止層時，晶圓10的頂表面可以位於虛線37所示之高度。因此，如虛線所示，可以保留介電層34和介電鰭片層36的一些部分。
第6A和6B圖繪示介電層34的凹蝕。相應的製程在第15圖所示之製程流程200中被繪示為製程210。可以使用等向性（isotropic）蝕刻製程（例如濕式蝕刻製程或乾式蝕刻製程）或非等向性（anisotropic）蝕刻製程（例如乾式蝕刻製程）進行凹蝕。根據介電層34和介電鰭片層36的材料來選擇蝕刻化學物質（蝕刻溶液或蝕刻氣體），並且選擇蝕刻化學物質（電蝕刻劑或蝕刻氣體），使得介電層34被蝕刻，而介電鰭片36不被蝕刻。由於介電層34的凹蝕，介電鰭片層36的一些部分突出高於剩餘介電層34的頂表面以形成介電鰭片36’。此外，半導體鰭片（又稱為突出鰭片）32的一些部分突出高於剩餘的介電層34的頂表面，以形成突出的半導體鰭片32’。
第6B圖繪示第6A圖中的參考剖面6B-6B，其中參考剖面是在垂直平面獲得的。在剖面示意圖中，介電層34的底部位於介電層（又稱為介電鰭片層）36下方，並且介電層34的側壁部分位於底部的兩端上方並連接至底部的兩端。側壁部分是凹陷的。突出的半導體鰭片32’和突出的介電鰭片36’被間隙50彼此隔開，其中凹蝕的介電層34留下間隙50。根據本發明實施例中的一些實施例，間隙50的深度D1也是突出的半導體鰭片32’及/或突出的介電鰭片36’的高度，在約35 nm至約80 nm的範圍。
參照第7A圖，形成虛設閘極堆疊38在突出的半導體鰭片32’和突出的介電鰭片36’的頂表面和側壁上延伸。相應的製程在第15圖所示之製程流程200中被繪示為製程212。虛設閘極堆疊38可以包含虛設閘極介電質40以及在虛設閘極介電質40上方的虛設閘極電極42。虛設閘極介電質40可以由氧化矽形成，而虛設閘極電極42可以由非晶矽或多晶矽形成，並且也可以使用其他材料。每個虛設閘極堆疊38還可以包含位於虛設閘極電極42上方的一個（或多個）硬遮罩層44。硬遮罩層44可以由氮化矽、氧化矽、碳氮化矽或前述之多層結構形成。虛設閘極堆疊38可以跨過單個的一或多個突出的半導體鰭片32’以及一或多個突出的介電鰭片36’。虛設閘極堆疊38的長度方向還垂直於突出的半導體鰭片32’和突出的介電鰭片36’的長度方向。
第7A圖示意性地繪示區域39，其可以具有形成於其中的閘極堆疊38和閘極間隔物46，或者可以是將相鄰的虛設閘極堆疊38隔開的缺口（breaks）。當區域39是缺口時，在缺口（又稱為區域）39左側上的虛設閘極堆疊38以及在缺口39右側上的虛設閘極堆疊38是分開的虛設閘極堆疊。因此，在缺口39的左側上的虛設閘極堆疊38的一部分可以用於形成第一鰭式場效電晶體，而在缺口39的右側上的虛設閘極堆疊38可以用於形成第二鰭式場效電晶體。替換地，也在區域39中形成閘極堆疊（又稱為虛設閘極堆疊）38和閘極間隔物46，作為連續的虛設閘極堆疊38和連續的閘極間隔物46的一部分。
第7B圖繪示第7A圖中的參考剖面7B-7B，其中參考剖面是在垂直平面獲得的。如第7B圖所示，虛設閘極介電層（又稱為虛設閘極介電質）40和虛設閘極電極42可以延伸到相鄰的突出半導體鰭片32’和突出介電鰭片36’之間的間隙50中。
繼續參照第7A圖，在虛設閘極堆疊38的側壁上形成閘極間隔物46。相應的製程也在第15圖所示之製程流程200中被繪示為製程212。根據本發明實施例中的一些實施例，閘極間隔物46係由介電材料形成，例如氮化矽、氮碳化矽或類似的材料，並且可以具有單層結構或包含多層介電層的多層結構。根據本發明實施例中的一些實施例，閘極間隔物46的形成包含在晶圓10上沉積順形間隔層（其可以是單層或複合層，未繪示），然後進行非等向性蝕刻製程以移除間隔層的水平部分。間隔層形成於虛設閘極堆疊38的頂表面和側壁、突出的半導體鰭片32’和突出的介電鰭片36’上。閘極間隔物46的一些部分還延伸至間隙50中。同時，經由蝕刻間隔物層來形成閘極間隔物46（第7A圖），也形成鰭片間隔物48，如第7A和7C圖所示。
第7C圖繪示第7A圖中的參考剖面7C-7C，其中參考剖面是在垂直平面獲得的。根據本發明實施例中的一些實施例，位於突出的半導體鰭片32’的側壁上的鰭片間隔物48可以連續地連接到位於突出的介電鰭片36’的側壁上的相應鰭片間隔物48。這是因為相較於間隙50之外的間隔層的一部分的蝕刻速率，位於間隙50中的間隔層的一部分的蝕刻速率低。根據本發明實施例中的替代實施例，突出的半導體鰭片32’的側壁上的鰭片間隔物48與突出的介電鰭片36’的側壁上的鰭片間隔物48是分開的。因此，虛線區54中的鰭片間隔物48的一部分可能存在或可能不存在。是否移除虛線區54中的鰭片間隔物48的部分與間隙50的深寬比（aspect ratio）和寬度W2有關，並且深寬比越小及/或寬度W2越大，則越可能移除虛線區54中的鰭片間隔物48的部分。
然後，進行蝕刻製程以蝕刻未被虛設閘極堆疊38和閘極間隔物46（第7A圖）覆蓋的突出半導體鰭片32’的部分，藉此得到第8圖所示的結構。相應的製程在第15圖所示之製程流程200中被繪示為製程214。第8圖繪示的參考剖面與第7C圖的參考剖面相同。凹蝕可以是非等向性的，因此半導體鰭片32’/32之位於虛設閘極堆疊38和閘極間隔物46正下方的部分受到保護而未被蝕刻。凹蝕的突出鰭片32/32’的頂表面可以高於介電層34的頂表面、與介電層34的頂表面齊平或低於介電層34的頂表面。舉例來說，虛線58繪示剩餘的突出半導體鰭片32’/32的頂表面之可能位置。在虛設閘極堆疊38的兩側上形成凹槽（可以從第7A圖實現），並且凹槽位於突出的半導體鰭片32’/32的剩餘部分之間。
接著，藉由在凹槽56中選擇性地成長（經由磊晶）半導體材料來形成磊晶區（源極/汲極區）60，產生第9圖中的結構。相應的製程在第15圖所示之製程流程200中被繪示為製程216。取決於所得到的鰭式場效電晶體是p型鰭式場效電晶體或n型鰭式場效電晶體，隨著磊晶的進行，可以原位（in-situ）摻雜p型或n型雜質。舉例來說，當所得到的鰭式場效電晶體是p型鰭式場效電晶體時，可以成長矽鍺硼（SiGeB）、矽硼（SiB）或類似的材料。相反地，當所得到的鰭式場效電晶體是n型鰭式場效電晶體時，可以成長矽磷（SiP）、矽碳磷（SiCP）或類似的材料。根據本發明實施例中的替代實施例，磊晶區60包含III-V族化合物半導體，例如GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、前述之組合或前述之多層結構。在磊晶區60成長到比鰭片間隔物48的頂表面高的高度之後，橫向成長不受到限制，並且磊晶區60的進一步磊晶成長使得磊晶區60水平擴展，並且可以形成刻面（facet）60A。
第9圖繪示磊晶區60的兩個可能的輪廓。用實線繪示的頂表面具有合併在一起的兩個傾斜頂表面60C1。用虛線繪示的頂表面60C2具有連接到大致上平坦的頂表面之兩個傾斜頂表面。
當磊晶區60橫向成長以接觸突出的介電鰭片36’時，橫向成長受到約束/限制，並且磊晶區60垂直成長。根據本發明實施例中的一些實施例，在磊晶區60的側邊緣60B到達突出的介電鰭片36’的頂表面高度之前或之時，停止成長磊晶區60。根據本發明實施例中的替代實施例，如第11圖所示，在側邊緣60B達到突出的介電鰭片36’的頂表面高度之後，磊晶區60繼續成長，並且磊晶區60進一步側向成長。
再次參照第9圖，由於介電鰭片36’的限制，磊晶區60的邊緣（又稱為側邊緣）60B接觸介電鰭片36’以形成界面，此界面在剖面圖中是大致上垂直的和筆直的。在刻面60A下方形成氣隙62，並且氣隙62被磊晶區60、突出的介電鰭片36’、鰭片間隔物48以及可能的介電層34（如果移除位於區域（又稱為虛線區）54（第7C圖）中的鰭片間隔物48的部分）限定。當磊晶區60的成長結束時，密封氣隙62，因為氣隙62的兩端（沿Y方向）被閘極間隔物48密封，如從第7A圖可以想到的。介電鰭片36’防止相鄰的磊晶區60彼此合併，使得磊晶區60的橫向成長被突出的介電鰭片36’限定，並且相鄰的鰭式場效電晶體的磊晶區可以彼此靠近而不用擔心互相合併。
在磊晶製程之後，可以進一步以p型或n型雜質佈植磊晶區60以形成源極和汲極區，源極和汲極區也用參考數字60表示。根據本發明實施例中的替代實施例，在磊晶期間以p型或n型雜質原位摻雜磊晶區60時，跳過佈植製程。
第10A圖繪示在形成接觸蝕刻停止層（Contact Etch Stop Layer，CESL）64和層間介電質（Inter-Layer Dielectric，ILD）66之後的結構的剖面示意圖。相應的製程在第15圖所示之製程流程200中被繪示為製程218。接觸蝕刻停止層64可以由氧化矽、氮化矽、碳氮化矽或類似的材料形成，並且可以使用化學氣相沉積、原子層沉積或類似的製程形成。層間介電質66可以包含使用例如可流動式化學氣相沉積、旋轉塗佈、化學氣相沉積或類似的沉積方法形成的介電材料。層間介電質66可以由含氧的介電材料形成，含氧的介電材料可以是以氧化矽為主的材料，例如四乙氧基矽烷（Tetra Ethyl Ortho Silicate，TEOS）氧化物、磷矽酸鹽玻璃（Phospho-Silicate Glass，PSG）、硼矽酸鹽玻璃（Boro-Silicate Glass，BSG）、摻雜硼的磷矽酸鹽玻璃（Boron-Doped Phospho-Silicate Glass，BPSG）或類似的材料。可以進行例如化學機械研磨製程或機械磨削製程的平坦化製程以使層間介電質66、虛設閘極堆疊38（第7A圖）和閘極間隔物46的頂表面彼此齊平。
接著，將第7B圖所示之虛設閘極堆疊38替換為取代閘極堆疊76，其中取代閘極堆疊76之一如第10B圖所示。相應的製程在第15圖所示之製程流程200中被繪示為製程220。第10B圖所示之剖面示意圖是從與包含第7A圖中的線7B-7B的垂直平面相同的垂直平面獲得的。在替換製程中，蝕刻包含硬遮罩層44、虛設閘極電極42和虛設閘極介電質40（第7A和7B圖）的虛設閘極堆疊38，在閘極間隔物46之間形成溝槽。溝槽暴露出突出半導體鰭片32’的頂表面和側壁。接著，如第10B圖所示，在溝槽中形成取代閘極堆疊76。取代閘極堆疊76包含閘極介電質72和閘極電極74。
根據本發明實施例中的一些實施例，閘極介電質72包含界面層（Interfacial Layer，IL）作為其下部。界面層形成於突出的半導體鰭片32’的露出表面上。界面層可以包含氧化物層，例如氧化矽層，其經由熱氧化突出的半導體鰭片32’、化學氧化製程或沉積製程而形成。閘極介電質72還可以包含在界面層上方形成的高介電常數介電層。高介電常數介電層包含高介電常數介電材料，例如氧化鉿、氧化鑭、氧化鋁、氧化鋯或類似的材料。高介電常數介電材料的介電常數（k值）高於3.9，並且可以高於約7.0，有時高達21.0或更高。高介電常數介電層覆蓋界面層，並且可以接觸界面層。高介電常數介電層形成為順形層。根據本發明實施例中的一些實施例，高介電常數介電層的形成使用原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、分子束沉積（Molecular-Beam Deposition，MBD）或類似的製程。
閘極電極74形成於閘極介電質72上。閘極電極74可以包含多個含金屬層，其可以形成為順形層，並且可以包含填充金屬區，其填充未被多個含金屬層填充的剩餘溝槽。含金屬層可以包含阻障（barrier）層、在阻障層上方的功函數層、以及在功函數層上方的一或多個金屬蓋（capping）層。
第10A圖進一步繪示矽化物區78和源極/汲極接觸插塞68的形成。相應的製程在第15圖所示之製程流程200中被繪示為製程222。第10A圖所示之剖面示意圖是從與包含第7A圖中的線7C-7C的垂直平面相同的垂直平面獲得的。源極/汲極接觸插塞68的形成包含蝕刻層間介電質66以暴露出接觸蝕刻停止層64的下部，然後蝕刻接觸蝕刻停止層64的露出部分以露出源極/汲極區（又稱為磊晶區）60。在後續製程中，沉積金屬層（例如Ti層）並延伸至接觸開口中。可以形成金屬氮化物蓋層。然後進行退火製程以使金屬層與源極/汲極區60的頂部反應以形成矽化物區78，如第10A圖所示。接著，保留先前形成的金屬氮化物層而不將其移除，或者移除先前形成的金屬氮化物層，隨後沉積新的金屬氮化物層（例如氮化鈦層）。然後，將填充金屬材料填充至接觸開口中，填充金屬材料例如鎢、鈷或類似的材料，隨後進行平坦化以移除多餘的材料，藉此產生源極/汲極接觸插塞68。也在閘極電極74上方形成閘極接觸插塞（未繪示），並且閘極接觸插塞接觸閘極電極74。因此形成鰭式場效電晶體82A和82B（第10A圖）。鰭式場效電晶體82A和82B可以是共享相同的取代閘極之相同鰭式場效電晶體的一部分，或者可以是具有不同取代閘極的不同鰭式場效電晶體。
在第10A和10B圖中，介電層34位於淺溝槽隔離區22的相應下部上方並與其接觸。在與淺溝槽隔離區22的下部不同的形成製程中形成介電層34。介電層34和淺溝槽隔離區22的形成方法可以彼此相同或不同。無論介電層34是否由與下方的隔離區22相同的材料形成，它們之間可以存在可區別的界面。此外，介電層34的邊緣和淺溝槽隔離區22的相應邊緣可以彼此齊平，並且可以接觸半導體條26的相同邊緣。
第11至13圖根據本發明實施例中的替代實施例繪示形成鰭式場效電晶體的中間階段的剖面示意圖。這些實施例類似於前述實施例所討論的，除了磊晶區60橫向成長超過突出的介電鰭片36’的侷限。除非特別說明，否則這些實施例中的組件之材料和形成製程與相同的組件基本上相同，用在第1～4、5A、5B、6A、6B、7A、7B、7C、8、9、10A和10B圖所示之實施例中的相同的參考數字標示這些組件。因此，可以在對第1～4、5A、5B、6A、6B、7A、7B、7C、8、9、10A和10B圖所示之實施例的討論中找到關於第11至13圖所示之組件的形成製程和材料的細節。
這些實施例的初始步驟基本上與第1～4、5A、5B、6A、6B、7A、7B、7C和8圖所示相同。接著，如第11圖所示，成長磊晶區60。在磊晶區60高於突出的介電鰭片36’的頂表面之後，繼續成長，因此磊晶區60再次橫向成長，並形成額外的刻面。
接著，如第12圖所示，例如在等向性蝕刻製程（例如濕式蝕刻製程或乾式蝕刻製程）中蝕刻磊晶區60，以使磊晶區60的角變圓，在不顯著降低磊晶區60的體積的情況下，降低磊晶區60的橫向尺寸。在所得到的結構中，磊晶區60具有與突出的介電鰭片36’的邊緣部分重疊的一些突出部分。藉由允許磊晶區60更高地成長，增加磊晶區60的體積，因此增加由磊晶區60施加到各個鰭式場效電晶體的通道區的應力。
第13圖繪示矽化物區78和源極/汲極接觸插塞68的形成。製程細節類似於參照第10A圖所討論的，在此不再贅述。
第14圖繪示在同一晶粒（die）中以及在同一半導體基底20上形成兩種類型的鰭式場效電晶體，其中鰭式場效電晶體之一與第10A圖所示相同，而另一種與第13圖所示相同。鰭式場效電晶體82A、82B、82A’和82B’可以具有不同的閘極堆疊。利用具有不同的磊晶源極/汲極結構的鰭式場效電晶體，可以滿足不同鰭式場效電晶體的不同需求。舉例來說，鰭式場效電晶體82A和82B可以用於需要緊密封裝的電路中，例如在靜態隨機存取記憶體（SRAM）陣列中。在鰭式場效電晶體82A和82B的源極/汲極區60完全受到突出的介電鰭片36’限制的情況下，相鄰的磊晶源極/汲極區60沒有合併的風險​​（如果不想要的話）。另一方面，鰭式場效電晶體82A’和82B’可以用於需要高驅動電流的電路中，例如計算電路（computing circuits）。隨著鰭式場效電晶體82A’和82B’的源極/汲極區60的體積增加，鰭式場效電晶體82A’和82B’的電流增加。
本發明實施例中的一些實施例具有一些有利部件。藉由形成突出的介電鰭片，限制磊晶源極/汲極區的橫向成長，使得磊晶源極/汲極區不會不想要地合併而導致裝置故障。因此，鰭式場效電晶體可以形成為彼此靠近。
根據本發明實施例中的一些實施例，一種方法包含形成延伸到半導體基底中的隔離區；凹蝕隔離區，其中隔離區之間的半導體區形成半導體鰭片；在隔離區和半導體鰭片上形成第一介電層；在第一介電層上方形成第二介電層；將第二介電層和第一介電層平坦化；凹蝕第一介電層，其中第二介電層的一部分突出高於第一介電層的剩餘部分以形成突出的介電鰭片，並且半導體鰭片的一部分突出高於第一介電層的剩餘部分以形成突出的半導體鰭片；凹蝕突出的半導體鰭片的一部分以形成凹槽；以及從凹槽磊晶成長磊晶半導體區，其中磊晶半導體區橫向擴展以接觸突出的介電鰭片的側壁。在一實施例中，第一介電層的凹蝕包含蝕刻第一介電層，其中當蝕刻第一介電層時，第二介電層暴露於與蝕刻第一介電層相同的蝕刻化學物質。在一實施例中，此方法更包含形成閘極堆疊，其中突出的介電鰭片和突出的半導體鰭片之間具有間隙，並且閘極堆疊的閘極電極和閘極介電質延伸至間隙中。在一實施例中，在凹蝕第一介電層之後，突出的介電鰭片和突出的半導體鰭片的頂表面彼此共平面。在一實施例中，第一介電層和隔離區的下部彼此接觸，且在第一介電層和隔離區的下部之間具有可區別的界面。在一實施例中，隔離區的形成包含可流動式化學氣相沉積，且第一介電層的形成包含原子層沉積。在一實施例中，第一介電層的形成使用順應性沉積方法。在一實施例中，此方法更包含在突出的半導體鰭片的側壁上形成鰭片間隔物，且其中磊晶半導體區橫向成長以與鰭片間隔物重疊。在一實施例中，磊晶半導體區沒有任何部分與突出的介電鰭片重疊。在一實施例中，磊晶半導體區包含一垂直邊緣，磊晶半導體區的垂直邊緣接觸突出的介電鰭片的垂直邊緣以形成垂直界面，且成長磊晶半導體區直到磊晶半導體區的一部分與突出的介電鰭片重疊。
根據本發明實施例中的一些實施例，一種方法包含在第一半導體鰭片和第二半導體鰭片之間形成介電區，其中介電區包含第一介電層，第一介電層包含底部和在底部上方並連接至底部的兩端的側壁部分；以及位於第一介電層的側壁部分之間的第二介電層；凹蝕第一介電層的側壁部分；凹蝕第一半導體鰭片和第二半導體鰭片以分別形成第一凹槽和第二凹槽；以及從第一凹槽和第二凹槽磊晶成長第一磊晶半導體區和第二磊晶半導體區。在一實施例中，第一半導體鰭片和第二半導體鰭片的一部分高於第一介電層的側壁部分的剩餘部分的頂表面，第一半導體鰭片和第二半導體鰭片的所述部分分別形成第一突出半導體鰭片和第二突出半導體鰭片。在一實施例中，第一磊晶半導體區和第二磊晶半導體區在成長上受到第二介電層的橫向限制。在一實施例中，第一磊晶半導體區與第二介電層形成垂直界面。在一實施例中，當磊晶成長完成時，第一磊晶半導體區沒有任何部分與第二介電層重疊。
根據本發明實施例中的一些實施例，一種積體電路裝置包含半導體基底；隔離區延伸至半導體基底中；在隔離區的相對部分之間的半導體區；在半導體區的兩側上的第一介電鰭片和第二介電鰭片；以及在半導體區上方並接觸半導體區的磊晶區，其中磊晶區橫向延伸超過半導體區的邊緣以接觸第一介電鰭片和第二介電鰭片。在一實施例中，磊晶區與第一介電鰭片和第二介電鰭片形成垂直界面。在一實施例中，磊晶區整個位於第一介電鰭片和第二介電鰭片之間的區域中。在一實施例中，磊晶區的一部分與第一介電鰭片重疊。在一實施例中，此積體電路裝置更包含在磊晶區和第一介電鰭片之間的氣隙。
以上概述數個實施例之部件，使得發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的面向。發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優點。發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。
10:晶圓 20:基底 21:井區 22:淺溝槽隔離區 22A:頂表面 26:半導體條 28:墊氧化物層 30:硬遮罩層 32:突出鰭片 32’:半導體鰭片 34:介電層 36:介電鰭片層 36’:介電鰭片 37:虛線 38:虛設閘極堆疊 39:區域 40:虛設閘極介電質 42:虛設閘極電極 44:硬遮罩層 46:閘極間隔物 48:鰭片間隔物 50:間隙 54:虛線區 56:凹槽 58:虛線 60:磊晶區 60A:刻面 60B:側邊緣 60C1:傾斜頂表面 60C2:頂表面 62:氣隙 64:接觸蝕刻停止層 66:層間介電質 68:源極/汲極接觸插塞 72:閘極介電質 74:閘極電極 76:取代閘極堆疊 78:矽化物區 82A,82B,82A’,82B’:鰭式場效電晶體 200:製程流程 202,204,206,208,210,212,214,216,218,220,222:製程流程 D1:深度 T1,T2:厚度 W1,W2:寬度
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件（feature）並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1～4、5A、5B、6A、6B、7A、7B、7C、8、9、10A和10B圖根據一些實施例繪示形成鰭式場效電晶體的中間階段的透視圖和剖面示意圖。 第11至13圖根據一些實施例繪示形成鰭式場效電晶體的中間階段的剖面示意圖。 第14圖根據一些實施例繪示具有不同源極/汲極設計之鰭式場效電晶體的剖面示意圖。 第15圖根據一些實施例繪示用於形成鰭式場效電晶體的製程流程。
10:晶圓
20:基底
22:淺溝槽隔離區
26:半導體條
34:介電層
36:介電鰭片層
36’:介電鰭片
48:鰭片間隔物
60:磊晶區
60A:刻面
60B:側邊緣
62:氣隙
64:接觸蝕刻停止層
66:層間介電質
68:源極/汲極接觸插塞
78:矽化物區
82A,82B,82A’,82B’:鰭式場效電晶體

Claims (15)

  1. 一種積體電路裝置的製造方法，包括：形成延伸到一半導體基底中的複數個隔離區；凹蝕該些隔離區，其中該些隔離區之間的一半導體區形成一半導體鰭片；在該些隔離區和該半導體鰭片上形成一第一介電層；在該第一介電層上方形成一第二介電層；將該第二介電層和該第一介電層平坦化；凹蝕該第一介電層，其中該第二介電層的一部分突出高於該第一介電層的複數個剩餘部分以形成一突出的介電鰭片，並且該半導體鰭片的一部分突出高於該第一介電層的該些剩餘部分以形成一突出的半導體鰭片；凹蝕該突出的半導體鰭片的一部分以形成一凹槽；以及從該凹槽磊晶成長一磊晶半導體區，其中該磊晶半導體區橫向擴展以接觸該突出的介電鰭片的一側壁。
  2. 如請求項1之積體電路裝置的製造方法，其中該第一介電層的凹蝕包括蝕刻該第一介電層，其中當蝕刻該第一介電層時，該第二介電層暴露於與蝕刻該第一介電層相同的蝕刻化學物質。
  3. 如請求項1之積體電路裝置的製造方法，更包括形成一閘極堆疊，其中該突出的介電鰭片和該突出的半導體鰭片之間具有一間隙，並且該閘極堆疊的一閘極電極和一閘極介電質延伸至該間隙中。
  4. 如請求項1至3中任一項之積體電路裝置的製造方法，其中在凹蝕該第一介電層之後，該突出的介電鰭片和該突出的半導體鰭片的頂表面彼此共平面。
  5. 如請求項1至3中任一項之積體電路裝置的製造方法，其中該第一介電層和該些隔離區的一下部彼此接觸，且在該第一介電層和該些隔離區的該下部之間具有一可區別的界面。
  6. 如請求項1至3中任一項之積體電路裝置的製造方法，其中該些隔離區的形成包括可流動式化學氣相沉積，且該第一介電層的形成包括原子層沉積。
  7. 如請求項1至3中任一項之積體電路裝置的製造方法，更包括在該突出的半導體鰭片的一側壁上形成一鰭片間隔物，且其中該磊晶半導體區橫向成長以與該鰭片間隔物重疊。
  8. 如請求項1至3中任一項之積體電路裝置的製造方法，其中該磊晶半導體區包括一垂直邊緣，該磊晶半導體區的垂直邊緣接觸該突出的介電鰭片的垂直邊緣以形成一垂直界面，且成長該磊晶半導體區直到該磊晶半導體區的一部分與該突出的介電鰭片重疊。
  9. 一種積體電路裝置的製造方法，包括：在一第一半導體鰭片和一第二半導體鰭片之間形成一介電區，其中該介電區包括：一第一介電層，包括一底部和在該底部上方並連接至該底部的兩端的複數個側壁部分；以及一第二介電層，位於該第一介電層的該些側壁部分之間；凹蝕該第一介電層的該些側壁部分；凹蝕該第一半導體鰭片和該第二半導體鰭片以分別形成一第一凹槽和一第二凹槽；以及 從該第一凹槽和該第二凹槽磊晶成長一第一磊晶半導體區和一第二磊晶半導體區。
  10. 如請求項9之積體電路裝置的製造方法，其中該第一半導體鰭片和該第二半導體鰭片的複數個部分高於該第一介電層的該些側壁部分的剩餘部分的頂表面，該第一半導體鰭片和該第二半導體鰭片的該些部分分別形成一第一突出半導體鰭片和一第二突出半導體鰭片。
  11. 如請求項9或10之積體電路裝置的製造方法，其中該第一磊晶半導體區和該第二磊晶半導體區在成長上受到該第二介電層的橫向限制。
  12. 如請求項9或10之積體電路裝置的製造方法，其中當該磊晶成長完成時，該第一磊晶半導體區沒有任何部分與該第二介電層重疊。
  13. 一種積體電路裝置，包括：一半導體基底；複數個隔離區，延伸至該半導體基底中；一半導體區，在該些隔離區的相對部分之間；一第一介電鰭片和一第二介電鰭片，在該半導體區的兩側上；以及一磊晶區，在該半導體區上方並接觸該半導體區，其中該磊晶區橫向延伸超過該半導體區的邊緣以接觸該第一介電鰭片和該第二介電鰭片。
  14. 如請求項13之積體電路裝置，其中該磊晶區整個位於該第一介電鰭片和該第二介電鰭片之間的區域中。
  15. 如請求項13或14之積體電路裝置，更包括在該磊晶區和該第一介電鰭片之間的一氣隙。
TW108140239A 2018-11-29 2019-11-06 積體電路裝置及其製造方法 TWI773938B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773013P 2018-11-29 2018-11-29
US62/773,013 2018-11-29
US16/458,637 US11101347B2 (en) 2018-11-29 2019-07-01 Confined source/drain epitaxy regions and method forming same
US16/458,637 2019-07-01

Publications (2)

Publication Number Publication Date
TW202025245A TW202025245A (zh) 2020-07-01
TWI773938B true TWI773938B (zh) 2022-08-11

Family

ID=70849403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140239A TWI773938B (zh) 2018-11-29 2019-11-06 積體電路裝置及其製造方法

Country Status (4)

Country Link
US (2) US11101347B2 (zh)
KR (1) KR102269456B1 (zh)
CN (1) CN111244084A (zh)
TW (1) TWI773938B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019118613B4 (de) * 2018-11-29 2024-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Begrenzte source-/drain-epitaxiebereiche und verfahren zu deren herstellung
US11088150B2 (en) 2019-01-28 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11233139B2 (en) * 2020-06-26 2022-01-25 Taiwan Semiconductor Manufacturing Company Limited Fin field-effect transistor and method of forming the same
US11545546B2 (en) 2020-06-30 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102874513B1 (ko) * 2020-07-06 2025-10-22 삼성전자주식회사 반도체 소자
US11652105B2 (en) 2020-07-22 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy regions with large landing areas for contact plugs
US11984488B2 (en) * 2020-07-31 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multigate device with air gap spacer and backside rail contact and method of fabricating thereof
US12266572B2 (en) * 2020-08-13 2025-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded stressors in epitaxy source/drain regions
US11574841B2 (en) 2020-08-27 2023-02-07 Nanya Technology Corporation Semiconductor device with intervening layer and method for fabricating the same
US11967533B2 (en) * 2021-06-23 2024-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US12165936B2 (en) * 2021-07-08 2024-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. End point control in etching processes
CN115621314A (zh) * 2021-07-14 2023-01-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11948981B2 (en) 2021-07-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Seam-filling of metal gates with Si-containing layers
US12342586B2 (en) * 2021-07-22 2025-06-24 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
KR20230043455A (ko) 2021-09-24 2023-03-31 삼성전자주식회사 반도체 장치
US12550364B2 (en) * 2022-07-31 2026-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263451B2 (en) * 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8796093B1 (en) * 2013-03-14 2014-08-05 International Business Machines Corporation Doping of FinFET structures
TWI593101B (zh) * 2015-09-15 2017-07-21 台灣積體電路製造股份有限公司 半導體結構與其製造方法
TWI594419B (zh) * 2015-04-15 2017-08-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US9831345B2 (en) * 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
TWI608547B (zh) * 2014-10-28 2017-12-11 格羅方德半導體公司 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置
TWI623043B (zh) * 2015-05-15 2018-05-01 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
TWI623978B (zh) * 2013-08-22 2018-05-11 三星電子股份有限公司 具有三維通道之半導體元件以及製造具有三維通道之半導體元件的方法
TWI625795B (zh) * 2016-02-18 2018-06-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI641031B (zh) * 2017-07-31 2018-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. 鰭式場效電晶體的製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064500A (ja) * 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
KR100496891B1 (ko) 2003-08-14 2005-06-23 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
CN108172548B (zh) * 2011-12-21 2023-08-15 英特尔公司 用于形成金属氧化物半导体器件结构的鳍的方法
US9281378B2 (en) * 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9564353B2 (en) 2013-02-08 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with reduced parasitic capacitance and methods of forming the same
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
GB2529952B (en) 2013-06-26 2019-12-18 Intel Corp Trigate transistor structure with unrecessed field insulator and thinner electrodes over the field insulator
CN105280496B (zh) * 2014-06-05 2019-06-11 联华电子股份有限公司 具有鳍状结构的半导体元件及其制作方法
US9577101B2 (en) * 2015-03-13 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same
US11063559B2 (en) 2015-06-05 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-implant channel semiconductor device and method for manufacturing the same
US9905641B2 (en) * 2015-09-15 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9911824B2 (en) * 2015-09-18 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer
US9397197B1 (en) * 2015-09-23 2016-07-19 International Business Machines Corporation Forming wrap-around silicide contact on finFET
US10910223B2 (en) * 2016-07-29 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Doping through diffusion and epitaxy profile shaping
US10453943B2 (en) 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
US9812363B1 (en) * 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10297690B2 (en) * 2016-12-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a contact structure for a FinFET semiconductor device
US10741639B2 (en) * 2018-09-28 2020-08-11 International Business Machines Corporation Formation of dielectric layer as etch-stop for source and drain epitaxy disconnection

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8263451B2 (en) * 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US9831345B2 (en) * 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
US8796093B1 (en) * 2013-03-14 2014-08-05 International Business Machines Corporation Doping of FinFET structures
TWI623978B (zh) * 2013-08-22 2018-05-11 三星電子股份有限公司 具有三維通道之半導體元件以及製造具有三維通道之半導體元件的方法
TWI608547B (zh) * 2014-10-28 2017-12-11 格羅方德半導體公司 形成三閘極鰭式場效電晶體裝置之方法及其結果裝置
TWI594419B (zh) * 2015-04-15 2017-08-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TWI623043B (zh) * 2015-05-15 2018-05-01 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
TWI593101B (zh) * 2015-09-15 2017-07-21 台灣積體電路製造股份有限公司 半導體結構與其製造方法
TWI625795B (zh) * 2016-02-18 2018-06-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI641031B (zh) * 2017-07-31 2018-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. 鰭式場效電晶體的製造方法

Also Published As

Publication number Publication date
US11101347B2 (en) 2021-08-24
US11948971B2 (en) 2024-04-02
US20210376073A1 (en) 2021-12-02
TW202025245A (zh) 2020-07-01
KR20200066161A (ko) 2020-06-09
US20200176560A1 (en) 2020-06-04
KR102269456B1 (ko) 2021-06-29
CN111244084A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
TWI773938B (zh) 積體電路裝置及其製造方法
TWI723288B (zh) 半導體裝置及其製造方法
TWI713144B (zh) 半導體裝置及其製造方法
US11145728B2 (en) Semiconductor device and method of forming same
TWI724611B (zh) 積體電路裝置及其形成方法
KR20210032874A (ko) 저비저항 전도성층을 통한 게이트 저항 감소
TW202131389A (zh) 半導體結構及其形成方法
TW202209564A (zh) 積體電路結構及其形成方法
US12009265B2 (en) Slot contacts and method forming same
TWI786528B (zh) 半導體結構和其形成方法
US20250318232A1 (en) Semiconductor devices and methods of manufacturing thereof
CN114883326A (zh) 半导体装置
US20250344461A1 (en) Confined source/drain epitaxy regions and method forming same
TWI755002B (zh) 半導體結構及其形成方法
US20240387539A1 (en) Semiconductor devices with edge dielectric fin structures and methods of manufacturing thereof
TWI854531B (zh) 半導體裝置及其製造方法
TW202209452A (zh) 半導體元件及其形成方法
TW202308158A (zh) 半導體裝置
TW202145351A (zh) 半導體元件的製造方法