TWI852665B - 電子封裝模組及其製造方法 - Google Patents

Abstract

本發明提供一種電子封裝模組及其製造方法。電子封裝模組包含內埋元件線路基板、多個位於內埋元件線路基板表面的凹槽以及多個焊接材料。內埋元件線路基板包含至少一個電子元件、位於電子元件上的多個接墊以及包覆電子元件的密封材料。接墊電性連接電子元件，且密封材料會暴露出接墊。每一個凹槽的底面分別暴露接墊。焊接材料分別位於底面上，並且直接接觸接墊。焊接材料的一界面遠離接墊，並且不凸出於內埋元件線路基板的表面。如此一來，可以通過將焊接材料分別限制於凹槽中來提升焊接對位的精準度。

Description

電子封裝模組及其製造方法

本發明是有關於一種電子封裝模組，特別是一種具有內埋式電子元件的電子封裝模組及其製造方法。

在電子元件封裝製程中，當元件表面用於焊接的接墊（pad）間距在150µm以下時，大多採用球柵陣列封裝（Ball grid array；BGA）技術。然而，在接墊上設置錫球的過程中，受到待焊元件以及電路板表面不平整的影響，易造成各個錫球高低不均的情形。錫球的高低不均會提高焊接過程中發生空焊或者虛焊的比例，進而降低焊接良率。

另一方面，當接墊的間距小於70µm時，由於相鄰錫球間的距離過近，經過焊接製程之後，各錫球之間容易發生橋接，因而造成短路的情形。

因此，本發明提供了一種電子封裝模組，以及其製造方法，藉以改善焊接過程中接觸不良以及短路的情形。

本發明一實施例所提供的電子封裝模組包含一內埋元件線路基板，而內埋元件線路基板包含至少一電子元件；多個第一接墊，位於電子元件上，並且與電子元件電性連接；以及一密封材料，包覆電子元件，且密封材料暴露第一接墊。內埋元件線路基板包含多個凹槽，位於內埋元件線路基板的一第一表面，且凹槽的每一者具有一底面，其中底面分別暴露第一接墊；以及多個焊接材料，分別位於底面上，並且直接接觸第一接墊，其中焊接材料包含遠離第一接墊的一界面，而此界面不凸出於內埋元件線路基板的第一表面。

在本發明的至少一實施例中，上述電子封裝模組還包含一線路基板，設置於焊接材料上，其中焊接材料位於內埋元件線路基板以及線路基板之間，並且電性連接內埋元件線路基板以及線路基板。

在本發明的至少一實施例中，其中線路基板還包含多個第二接墊，位於線路基板的一第二表面，並且分別設置於焊接材料上，其中焊接材料位於第一接墊以及第二接墊之間，並且電性連接第一接墊以及第二接墊。

在本發明的至少一實施例中，其中內埋元件線路基板還包含一介電層，位於內埋元件線路基板的第一表面以及密封材料之間，其中凹槽從第一表面經過介電層而延伸至第一接墊。

在本發明的至少一實施例中，其中焊接材料的界面與內埋元件線路基板的第一表面齊平。

本發明還提供了一種電子封裝模組的製造方法，包含提供一初始線路基板；在初始線路基板中，設置一內埋結構，以形成一內埋元件線路基板，其中內埋結構包含至少一電子元件以及設置於電子元件上的多個接墊，其中接墊暴露於內埋結構的一第一表面；移除內埋元件線路基板的一部分，以形成多個凹槽，且接墊分別暴露於凹槽的一第一底面；以及在形成凹槽之後，在第一底面的每一者上，沉積一焊接材料，且焊接材料直接接觸接墊。其中焊接材料的一界面遠離接墊，而此界面不凸出於內埋元件線路基板的一第二表面。

在本發明的至少一實施例中，其中在初始線路基板中設置內埋結構，包含移除部分初始線路基板，以形成一開口，其中開口連通初始線路基板的相對兩側；在形成開口之後，在初始線路基板上，設置一覆蓋膜，且覆蓋膜完全覆蓋開口的一端；在覆蓋膜上，設置電子元件，其中設置於電子元件上的接墊位於覆蓋膜以及電子元件之間，且接墊直接接觸覆蓋膜；在設置電子元件之後，在開口中設置一密封材料，其中密封材料包覆電子元件；以及在填入密封材料之後，移除覆蓋膜。

在本發明的至少一實施例中，上述方法還包含在沉積焊接材料之前，在凹槽的第一底面上沉積一導電層，其中導電層直接接觸接墊。

在本發明的至少一實施例中，其中形成內埋元件線路基板還包含在內埋結構的第一表面上，設置一介電層；以及在介電層上設置一金屬層，其中介電層位於金屬層以及內埋結構之間。

在本發明的至少一實施例中，上述方法還包含在形成內埋元件線路基板之後，移除金屬層的多個第一部分，以形成多個初始凹槽，其中第一部分分別與接墊重疊，且初始凹槽的每一者的第二底面暴露介電層；以及形成初始凹槽之後，移除介電層的多個第二部分，其中第二部分分別與第一部分重疊。

在本發明的至少一實施例中，上述方法還包含，在沉積焊接材料之後，移除金屬層。

在本發明的至少一實施例中，上述方法還包含，在沉積焊接材料之後，通過焊接材料，在內埋元件線路基板上設置一線路基板，且此焊接材料電性連接內埋元件線路基板以及線路基板。

基於上述，通過將焊接材料設置於凹槽中，並且使焊接材料不凸出於凹槽，可以提升焊接對位的精準度。此外，這些凹槽還能阻隔相鄰的焊接材料，避免焊接材料互相接觸而發生短路，進而改善電子封裝模組的良率。

本發明將以下列實施例進行詳細說明。須注意的是， 以下本發明實施例的敘述在此僅用於舉例說明， 並非旨在詳盡無遺地揭示所有實施態樣或是限制本發明的具體實施態樣。舉例而言，敘述中之「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，亦涵蓋額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，圖式及說明書中所採用的相同元件符號會盡可能表示相同或相似的元件。

空間相對的詞彙，例如「下層的」、「低於」、「下方」、「高於」、「上方」等相關詞彙，於此用以簡單描述如圖所示之元件或特徵與另一元件或特徵的關係。這些空間相對的詞彙除了圖中所描繪的轉向之外，也涵蓋在使用或操作裝置時的不同的轉向。此外，當元件可旋轉（旋轉90度或其他角度）時，在此使用之空間相對的描述語也可作對應的解讀。

在以下的內文中，為了清楚呈現本案的技術特徵，圖式中的元件（例如層、膜、基板以及區域等）的尺寸（例如長度、寬度、厚度與深度）會以不等比例的方式放大。因此，下文實施例的說明與解釋不受限於圖式中的元件所呈現的尺寸與形狀，而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如，圖式所示的平坦表面可以具有粗糙及/或非線性的特徵，而圖式所示的銳角可以用鈍角替換。所以，本案圖式所呈示的元件主要是用於示意，並非旨在精準地描繪出元件的實際形狀，也非用於限制本案的申請專利範圍。

更甚者，本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍，而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍，其中此偏差範圍可由測量時所產生的誤差來決定，而此誤差例如是起因於測量系統或製程條件兩者的限制。此外，「約」可表示在上述數值的一個或多個標準偏差內，例如±30％、±20％、±10％或±5％內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差，並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。

本發明揭露一種電子封裝模組的製造方法，此製造方法可以包含如圖1A至圖1G所示的數個步驟。請參考圖1A，在本實施例中，首先提供初始線路基板110。在本發明的各種實施例中，初始線路基板110可以是一般的銅箔基板（Copper Clad Laminate，CCL）。在本實施例中，初始線路基板110是一個包含兩層金屬層（金屬層104a以及金屬層104b）的雙層銅箔基板，其中金屬層104a以及金屬層104b分別位於絕緣層102的相對兩側。

請參考圖1B，在初始線路基板110中，設置內埋結構120。此內埋結構120包含至少一個電子元件122以及設置於電子元件122上的多個接墊124，其中接墊124暴露於內埋結構120的表面120s。在本實施例中，設置內埋結構120的方法請參考圖2A至圖2C的步驟。如圖2A所示，移除部分初始線路基板110，以形成開口103，此開口103連通初始線路基板110的相對兩側。

請參考圖2B，在形成開口103之後，在初始線路基板110上（例如初始線路基板110的表面110s上）設置覆蓋膜105，且覆蓋膜105完全覆蓋開口103的一端面103e（甚至可以超過開口103的端面103e）。接著，在此覆蓋膜105上，設置電子元件122。設置於電子元件122上的接墊124位於覆蓋膜105以及電子元件122之間，且接墊124直接接觸覆蓋膜105。覆蓋膜105可以是包含高分子材料的膠膜（例如聚醯亞胺膠帶，Polyimide tape）。

在設置電子元件122之後，在開口103中設置密封材料126。如圖2C所示，密封材料126包覆電子元件122。在本實施例中，除了電子元件122與接墊124接觸的區域之外，密封材料126可以完全包覆電子元件122。密封材料126可以包含有機樹脂（如環氧樹脂）等絕緣材料或其相似物，並且可以通過例如烘烤、乾燥或者UV光照等方式，使密封材料126硬化而成形。此外，在設置密封材料126之後，移除覆蓋膜105。

請回到圖1B，在本實施例中，還可以將金屬層104a以及金屬層104b圖案化，以形成線路層106a及線路層106b。在本發明的其他實施例中，不限於一定要形成線路層106a及線路層106b，即此圖案化步驟可以省略。此外，形成線路層106a及線路層106b的步驟不限於在設置內埋結構120之後，也可以是在設置內埋結構120之前。內埋元件線路基板130還可以包含多個導電通孔（未繪示），這些導電通孔可電性連接線路層106a以及線路層106b。至此，在本發明的部分實施例中，已足以形成一內埋元件線路基板130。

然而，本發明不限於此，請參考圖1C，在本實施例中，形成內埋元件線路基板130的步驟還包含：在內埋結構120的表面120f上，設置介電層132a，並且在介電層132a上設置金屬層134a，而介電層132a位於金屬層134a以及內埋結構120之間。另一方面，在內埋結構120的表面120s上，設置介電層132b，並且在介電層132b上設置金屬層134b，而介電層132b位於金屬層134b以及內埋結構120之間。介電層132a以及介電層132b的材料可以是包含玻璃纖維以及樹脂的複合材料，例如預浸膠片（Prepreg），或者包含其他相似的絕緣材料。

請參考圖1D以及圖1E，移除內埋元件線路基板130的一部分，以形成多個凹槽140。上述每一個接墊124分別暴露於凹槽140的底面140d，換言之，一個凹槽140的底面140d會暴露一個接墊124。在本實施例中，形成凹槽140的步驟包含：如圖1D所示，可以通過微影與蝕刻的方式，移除金屬層134b的多個部分134p，以形成多個初始凹槽140’。由於這些被移除的部分134p分別與接墊124重疊，故初始凹槽140’分別與接墊124重疊，且每一個初始凹槽140’的底面（未標示）會暴露介電層132b。

接著，通過雷射鑽孔或外型切割（routing）的方式移除介電層132b的多個部分132p，以形成多個凹槽140。請參考圖1E，這些被移除的部分132p分別與部分134p重疊，且介電層132b的部分132p實質上是完全重疊於金屬層134b部分134p。值得一提的是，雖然在本實施例中，凹槽140的底面140d完全暴露接墊124，但本發明不限於此。在本發明的其他實施例中，凹槽140的底面140d也可以僅暴露接墊124的一部分。

請參考圖1F，在形成凹槽140之後，在每一個凹槽140的底面140d上，通過例如電鍍的方式沉積焊接材料160。焊接材料160直接接觸接墊124，以使焊接材料160可以電性連接電子元件122。焊接材料160可以包含例如錫膏、銅膏或者銀膏等用於焊接的材料。特別一提的是，焊接材料160的界面160i遠離接墊124，而此界面160i不凸出於內埋元件線路基板130的表面130s（此時的表面130s等同於金屬層134b的表面）。換言之，焊接材料160的厚度T不超過凹槽140的深度D。

在本實施例中，沉積焊接材料160之後，可以通過例如化學機械研磨（Chemical-Mechanical Polishing; CMP）的方式，移除金屬層134b。應注意到，移除金屬層134b會改變凹槽140的深度D，使得凹槽140的深度D減少。即便如此，焊接材料160的界面160i仍不凸出於內埋元件線路基板130的表面130s（此時的表面130s等同於介電層132b的表面）。

請參考圖3A至圖3B，在本發明的另一實施例中，在沉積焊接材料160之前，可以在凹槽140的底面140d上，沉積導電層180，而導電層180直接接觸接墊124。導電層180的材料可以包含例如銅或類似的合金材料，且導電層180的材料可以與接墊124的材料相同。

圖3A至圖3B為上述沉積導電層180的步驟。請參考圖3A，本實施例透過電鍍的方式，在凹槽140的底面140d、凹槽140的側壁140w以及金屬層134b的表面（未標示）上，沉積一層初始導電層180’。接著，如圖3B所示，在初始導電層180’上設置例如乾膜式光阻的光阻材料190，並且通過例如微影與蝕刻的方式，對光阻材料190進行圖案化。在圖案化光阻材料190之後，通過電鍍的方式，使位於凹槽140底面140d的部分初始導電層180’增厚（即位於接墊124上的部分初始導電層180’），以形成導電層180。

請參考圖3C，在本實施例中，形成導電層180之後，將光阻材料190移除，並且在導電層180上沉積多個焊接材料160，且這些焊接材料160分別位於凹槽140中。由於導電層180電性連接接墊124，位於凹槽140中的導電層180實質上可以視為接墊124的延伸。進一步而言，導電層180的設置可以實質上增加接墊124的厚度，使接墊124延伸而凸出於內埋結構120的表面120s。

請回到圖1G的實施例，在沉積焊接材料160之後，通過這些焊接材料160，在內埋元件線路基板130上設置線路基板150。焊接材料160位於內埋元件線路基板130以及線路基板150之間，並且電性連接內埋元件線路基板130以及線路基板150。

值得一提的是，線路基板150上包含多個接墊154。在內埋元件線路基板130上設置線路基板150時，各個接墊154分別對應各個凹槽140而設置。舉例而言，一個接墊154會設置於一個凹槽140中，並且與凹槽140中的焊接材料160直接接觸。焊接材料160位於接墊124以及接墊154之間，並且分別通過接墊124與接墊154而電性連接內埋元件線路基板130以及線路基板150。

通過上述圖1A至圖1G的各個步驟，可以形成如圖4所示的電子封裝模組40。電子封裝模組40包含內埋元件線路基板130、位於內埋元件線路基板130的表面130s的多個凹槽140以及多個焊接材料160。

請參考圖4，內埋元件線路基板130包含至少一個電子元件122、多個接墊124以及密封材料126。接墊124位於電子元件122上，並且與電子元件122電性連接。本發明的電子元件122可以是已封裝的晶片（chip）或者未經封裝的晶粒（die），而接墊124可以包含金屬材料，例如銅、鎳等。

密封材料126包覆電子元件122，並且暴露接墊124。換言之，接墊124不被密封材料126完全包覆。在本實施例中，內埋元件線路基板130還包含介電層132a以及介電層132b，其中介電層132b位於內埋元件線路基板130的表面130s以及密封材料126之間。在本實施例中，相鄰兩個接墊124之間的距離小於70µm，但本發明不限於此，相鄰兩個接墊124之間的距離也可以大於或等於70µm。

電子封裝模組40的每一個凹槽140具有一個底面140d，而這些底面140d分別暴露接墊124。具體而言，凹槽140是從內埋元件線路基板130的表面130s經過介電層132b而延伸至接墊124，並且暴露出接墊124的一表面（未標示）。值得一提的是，雖然從圖4的剖視圖來看，焊接材料160完全直接接觸凹槽140的側壁140w，但實際上本發明不限於此。請參考圖5，在沿圖4線段A-A所截的剖視圖中，焊接材料160並未完全覆蓋接墊124，且各焊接材料160與接墊124重疊的範圍及位置可以不相同。

電子封裝模組40的焊接材料160分別位於底面140d上，並且直接接觸接墊124。焊接材料160包含遠離接墊124的界面160i，而此界面160i不凸出於內埋元件線路基板130的表面130s。舉例而言，在本實施例中，焊接材料160的界面160i位於凹槽140中，並且凹陷於內埋元件線路基板130的表面130s，但本發明不限於此。在本發明的其他實施例中，焊接材料160的界面160i與內埋元件線路基板130的表面130s齊平。

電子封裝模組40還包含線路基板150，此線路基板150設置於焊接材料160上。如圖4所示，焊接材料160位於內埋元件線路基板130以及線路基板150之間，並且電性連接內埋元件線路基板130以及線路基板150。線路基板150還包含多個接墊154，這些接墊154位於線路基板150的表面150s上，並且突出於線路基板150的表面150s。接墊154分別設置於焊接材料160上，舉例而言，一個焊接材料160位於一個接墊124以及一個接墊154之間，並且電性連接接墊124以及接墊154。

雖然未繪示於圖4中，但在本發明的其他實施例中，線路基板150還可以包含防焊層（solder mask，未繪示）。舉例而言，防焊層可以部分覆蓋線路基板150的表面150s，並且暴露出接墊154。另一方面，線路基板150還包含多個導電通孔（未繪示），而這些導電通孔位於線路基板150的各個線路層（未標示）之間，並且電性連接這些線路層。

除此之外，雖然在圖4中，內埋元件線路基板130包含兩層線路層（線路層106a以及線路層106b）以及兩層金屬層（金屬層134a以及金屬層134b），但本發明中線路層以及金屬層的數量不限於此。換句話而言，內埋元件線路基板130的線路層以及金屬層分別可以是一層以上的任意數量，例如四層。

綜上所述，當焊接材料在焊接製程中受熱熔融時，位於各個接墊上方的凹槽會限制焊接材料的流動，以避免各個焊接材料互相接觸而造成短路。除此之外，由於焊接材料是設置於凹槽內，並且不凸出於凹槽。如此一來，可以提升線路基板上的接墊與焊接材料之間的對位精準度，以避免焊接材料與接墊之間接觸不良的情形，進而提升電子封裝模組的良率。

雖然本發明之實施例已揭露如上，然其並非用以限定本發明之實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明之實施例的精神和範圍內，當可作些許的更動與潤飾，故本發明之實施例的保護範圍當視後附的申請專利範圍所界定者為準。

102:絕緣層 103:開口 103e:端面 104a, 104b, 134a, 134b:金屬層 105:覆蓋膜 106a, 106b:線路層 110:初始線路基板 120:內埋結構 110s, 120s, 120f, 130s, 150s:表面 122:電子元件 124, 154:接墊 126:密封材料 130:內埋元件線路基板 132a, 132b:介電層 132p, 134p:部分 140:凹槽 140’:初始凹槽 140d:底面 140w:側壁 150:線路基板 160:焊接材料 160i:界面 180:導電層 180’:初始導電層 190:光阻材料 40:電子封裝模組 A-A:線段 T:厚度 D:深度

從以下詳細敘述並搭配圖式檢閱，可理解本發明的態樣。應注意，多種特徵並未以產業上實務標準的比例繪製。事實上，為了討論上的清楚易懂，各種特徵的尺寸可以任意地增加或減少。 圖1A至圖1G繪示本發明一實施例的電子封裝模組製造方法的剖視圖。 圖2A至圖2C繪示本發明一實施例的電子封裝模組製造方法的剖視圖。 圖3A至圖3C繪示本發明另一實施例的電子封裝模組製造方法的剖視圖。 圖4繪示本發明一實施例的電子封裝模組的剖視圖。 圖5繪示本發明一實施例的電子封裝模組沿著圖4的線段A-A的剖視圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

106a,106b:線路層

130s,150s:表面

122:電子元件

124,154:接墊

126:密封材料

130:內埋元件線路基板

132a,132b:介電層

134a:金屬層

140:凹槽

140d:底面

150:線路基板

160:焊接材料

160i:界面

40:電子封裝模組

A-A:線段

Claims (11)

1. 一種電子封裝模組，包含：一內埋元件線路基板，包含：至少一電子元件；多個第一接墊，位於所述電子元件上，並且與所述電子元件電性連接；以及一密封材料，包覆所述電子元件，且所述密封材料暴露所述第一接墊；多個凹槽，位於所述內埋元件線路基板的一第一表面，且所述凹槽的每一者具有一底面，其中所述底面分別暴露所述第一接墊；多個焊接材料，分別位於所述底面上，並且直接接觸所述第一接墊，其中所述焊接材料包含遠離所述第一接墊的一界面，而所述界面不凸出於所述內埋元件線路基板的所述第一表面；以及一線路基板，設置於所述焊接材料上，其中所述焊接材料位於所述內埋元件線路基板以及所述線路基板之間，並且電性連接所述內埋元件線路基板以及所述線路基板。
2. 如請求項1所述的電子封裝模組，其中所述線路基板還包含：多個第二接墊，位於所述線路基板的一第二表面，並且分別設置於所述焊接材料上，其中所述焊接材料位於 所述第一接墊以及所述第二接墊之間，並且電性連接所述第一接墊以及所述第二接墊。
3. 如請求項1所述的電子封裝模組，其中所述內埋元件線路基板還包含：一介電層，位於所述內埋元件線路基板的所述第一表面以及所述密封材料之間，其中所述凹槽從所述第一表面經過所述介電層而延伸至所述第一接墊。
4. 如請求項1所述的電子封裝模組，其中所述焊接材料的所述界面與所述內埋元件線路基板的所述第一表面齊平。
5. 一種電子封裝模組的製造方法，包含：提供一初始線路基板；在所述初始線路基板中，設置一內埋結構，以形成一內埋元件線路基板，其中所述內埋結構包含至少一電子元件以及設置於所述電子元件上的多個接墊，其中所述接墊暴露於所述內埋結構的一第一表面；移除所述內埋元件線路基板的一部分，以形成多個凹槽，且所述接墊分別暴露於所述凹槽的一第一底面；以及在形成所述凹槽之後，在所述第一底面的每一者上，沉積一焊接材料，且所述焊接材料直接接觸所述接墊， 其中所述焊接材料的一界面遠離所述接墊，而所述界面不凸出於所述內埋元件線路基板的一第二表面。
6. 如請求項5所述的方法，其中在所述初始線路基板中設置所述內埋結構，包含：移除部分所述初始線路基板，以形成一開口，其中所述開口連通所述初始線路基板的相對兩側；在形成所述開口之後，在所述初始線路基板上，設置一覆蓋膜，且所述覆蓋膜完全覆蓋所述開口的一端；在所述覆蓋膜上，設置所述電子元件，其中設置於所述電子元件上的所述接墊位於所述覆蓋膜以及所述電子元件之間，且所述接墊直接接觸所述覆蓋膜；在設置所述電子元件之後，在所述開口中設置一密封材料，其中所述密封材料包覆所述電子元件；以及在填入所述密封材料之後，移除所述覆蓋膜。
7. 如請求項5所述的方法，還包含：在沉積所述焊接材料之前，在所述凹槽的所述第一底面上，沉積一導電層，其中所述導電層直接接觸所述接墊。
8. 如請求項5所述的方法，其中形成所述內埋元件線路基板還包含：在所述內埋結構的所述第一表面上，設置一介電層； 以及在所述介電層上設置一金屬層，其中所述介電層位於所述金屬層以及所述內埋結構之間。
9. 如請求項8所述的方法，還包含：在形成所述內埋元件線路基板之後，移除所述金屬層的多個第一部分，以形成多個初始凹槽，其中所述第一部分分別與所述接墊重疊，且所述初始凹槽的每一者的一第二底面暴露所述介電層；以及形成所述初始凹槽之後，移除所述介電層的多個第二部分，其中所述第二部分分別與所述第一部分重疊。
10. 如請求項9所述的方法，還包含：在沉積所述焊接材料之後，移除所述金屬層。
11. 如請求項5所述的方法，還包含：在沉積所述焊接材料之後，通過所述焊接材料，在所述內埋元件線路基板上設置一線路基板，其中所述焊接材料電性連接所述內埋元件線路基板以及所述線路基板。