TWI868735B - 電子封裝模組及其製造方法 - Google Patents

Abstract

提供一種電子封裝模組，包含線路基板、位於線路基板上的電子元件以及密封材料，其中密封材料包覆線路基板以及電子元件。線路基板包含第一線路層以及覆蓋在第一線路層上的第一絕緣層，其中第一絕緣層具有一界面。第二線路層設置於此界面上，而第二絕緣層部分覆蓋第二線路層。第二絕緣層暴露位於界面周邊的一區域，而密封材料直接接觸此區域以及第二絕緣層。

Description

電子封裝模組及其製造方法

本發明是有關於一種電子封裝模組，特別是指一種具有重佈線層的電子封裝模組。

在電子設備朝向輕薄化發展的趨勢下，必須在有限的空間中增加訊號的輸入輸出（I/O）元件，因此，發展出重佈線層（Redistribution layer；RDL）的封裝技術。然而，在封裝的單體切割製程中，重佈線層基板容易產生破損，例如在切割面的邊緣產生裂紋，而其中又以超薄的重佈線層基板更為嚴重。

另一方面，這些超薄的重佈線層基板與封裝材料（molding compound）之間的附著力不足，亦造成封裝模組的結構強度不足。上述這些因素皆影響重佈線層封裝的良率，進而降低應用此技術的電子產品的可靠度。

因此，本發明一實施例提供一種提升良率的電子封裝模組製造方法以及利用此方法製造而成的電子封裝模組。

本發明一實施例所提供的電子封裝模組包含一線路基板，線路基板包含第一線路層；第一絕緣層，覆蓋第一線路層，並且具有第一界面；第二線路層，位於第一絕緣層的第一界面上，並且電性連接第一線路層；第二絕緣層，位於第一界面上，並且部分覆蓋第二線路層，其中第二絕緣層暴露第一界面的第一區域，且此第一區域位於第一界面的周邊；電子元件，位於線路基板上，並且電性連接線路基板；以及密封材料，包覆線路基板以及電子元件，其中密封材料直接接觸第一界面的第一區域以及第二絕緣層。

在本發明一實施例中，其中第二絕緣層還包含多個凹槽，其中密封材料直接接觸凹槽的內表面，且凹槽與第一界面的第一區域不重疊。

在本發明一實施例中，其中凹槽的內表面包含第一界面的一部分。

在本發明一實施例中，其中電子元件與第一界面的第二區域重疊，而凹槽的至少一者位於第二區域以及第一區域之間。

在本發明一實施例中，其中電子元件覆蓋凹槽的至少一者。

在本發明一實施例中，電子封裝模組還包含多個焊接材料，電性連接電子元件與第二線路層，且焊接材料與第一界面的多個第三區域重疊。其中凹槽的至少一者位於相鄰兩個第三區域之間。

在本發明一實施例中，電子封裝模組還包含第三線路層，位於第二絕緣層的第二界面上，並且電性連接第二線路層。其中第一界面以及第二界面分別位於第二絕緣層的相對兩側。電子封裝模組還包含第三絕緣層，位於第二界面上，並且部分覆蓋第三線路層。第三絕緣層暴露第二界面的一第二區域，此第二區域位於第二界面的周邊，而密封材料直接接觸第二區域。

在本發明一實施例中，其中密封材料覆蓋第一絕緣層的側壁。

本發明一實施例所提供的電子封裝模組的製造方法包含提供一臨時承載板；在臨時承載板上形成一線路基板，並暴露臨時承載板的一表面； 在線路基板上設置一電子元件，並使電子元件電性連接線路基板；在臨時承載板上設置一密封材料，以包覆線路基板以及電子元件，其中密封材料覆蓋臨時承載板的表面；在設置密封材料之後，移除臨時承載板；以及在移除臨時承載板之後，切割密封材料；其中線路基板包含一凹陷區域，且凹陷區域圍繞線路基板的側壁而形成，而密封材料填滿凹陷區域。

在本發明一實施例中，其中在臨時承載板上形成線路基板的方法包含，在臨時承載板上形成第一線路層；在第一線路層上設置第一絕緣材料，以使第一絕緣材料覆蓋臨時承載板以及第一線路層；圖案化第一絕緣材料，以形成第一絕緣層，且第一絕緣層暴露臨時承載板的表面；在第一絕緣層上形成第二線路層，其中第二線路層電性連接第一線路層；在第二線路層上設置第二絕緣材料，以使第二絕緣材料覆蓋第一絕緣層以及第二線路層；圖案化第二絕緣材料，以形成第二絕緣層，其中第一絕緣層的界面位於第一絕緣層以及第二絕緣層之間，且第二絕緣層暴露此界面的一部分而形成線路基板的凹陷區域。

在本發明一實施例中，其中線路基板的側壁位於第二絕緣層，且凹陷區域圍繞此側壁而形成。

在本發明一實施例中，電子封裝模組的製造方法還包含在移除臨時承載板之後，在第一線路層上，形成表面處理層。

在本發明一實施例中，電子封裝模組的製造方法還包含以多個焊接材料，電性連接電子元件以及第二線路層。其中第二絕緣層還暴露界面的一部分，以形成多個凹槽，而這些凹槽分隔於焊接材料以及凹陷區域。

基於上述，本發明的密封材料覆蓋線路基板的側壁，如此一來，在單體化切割的過程中，密封材料可以保護線路基板的側壁，以避免線路基板直接接觸切割裝置而產生破損，進而提升電子封裝模組的良率。

在以下的內文中，為了清楚呈現本案的技術特徵，圖式中的元件（例如層、膜、基板以及區域等）的尺寸（例如長度、寬度、厚度與深度）會以不等比例的方式放大，且有的元件數量會減少。因此，下文實施例的說明與解釋不受限於圖式中的元件數量以及元件所呈現的尺寸與形狀，而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。所以，本案圖式所呈示的元件主要是用於示意，並非旨在精準地描繪出元件的實際形狀，也非用於限制本案的申請專利範圍。

其次，本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍，而且也涵蓋發明所屬技術領域中具有通常知識者所能理解的可允許偏差範圍，其中此偏差範圍可由測量時所產生的誤差來決定，而此誤差例如是起因於測量系統或製程條件兩者的限制。此外，「約」可表示在上述數值的一個或多個標準偏差內，例如±5％、±3％或±1％內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差，並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。

本發明揭露一種電子封裝模組，其至少一實施例的結構請參閱圖1A。電子封裝模組10包含線路基板100、電子元件120以及密封材料140。在本實施例中，線路基板100包含線路層102、線路層104、絕緣層112、絕緣層114以及導電通孔116，其中線路基板100實質上為重佈線層。如圖1A所示，絕緣層112覆蓋線路層102，且絕緣層112具有界面112i以及相對於界面112i的表面112s。

特別一提的是，絕緣層112覆蓋線路層102的其中一表面(未標示)，而線路層102的另一表面(未標示)則未被絕緣層112覆蓋。此未被絕緣層112覆蓋的表面會與絕緣層112的表面112s切齊，亦即線路層102的其中一表面會與絕緣層112的表面112s共平面。此外，密封材料140的其中一表面(未標示於圖1A，請參考圖5H中表面140s)與表面112s以及線路層102的其中一表面共平面。

線路層104設置於絕緣層112的界面112i上，並且透過導電通孔116電性連接線路層102，其中導電通孔116位於線路層102以及線路層104之間。在本實施例中，僅繪出一個導電通孔116示意，但本發明不限於此。導電通孔116的數量是依據線路設計而決定，可以是一個以上。

絕緣層114設置於絕緣層112的界面112i上，並且部分覆蓋線路層104。詳細而言，如圖1A所示，多個接墊164位於線路層104上，並且直接接觸線路層104的一部分。線路層104上與接墊164直接接觸的部分則不被絕緣層114覆蓋。

圖1B為電子封裝模組10的局部上視圖，並且是省略密封材料140而繪製。請一併參閱圖1A以及圖1B，絕緣層114暴露界面112i的一區域112r，且區域112r位於界面112i的周邊112p。如圖1B所示，區域112r圍繞絕緣層114而設置，形成一個封閉的方型。但本發明不限於此，區域112r可以不連續地圍繞絕緣層114，而形成一個非封閉的方型。

請參閱圖2A中另一實施例的電子封裝模組20，電子封裝模組20相似於前述的電子封裝模組10，其差異在於，電子封裝模組20的絕緣層114還包含多個凹槽212t。凹槽212t位於界面112i上，進一步而言，凹槽212t的內表面包含界面112i的一部分112a（即圖2A中凹槽212t的底部）。

圖2B為上述實施例的局部上視圖，並且是省略密封材料140而繪製。請一併參閱圖2A以及圖2B，凹槽212t與界面112i的區域112r不重疊。換言之，絕緣層114的凹槽212t分隔於區域112r而設置。除此之外，電子元件120與界面112i的一區域112e重疊。換句話而言，區域112e為界面112i被電子元件120所覆蓋的範圍。如圖2A所示，區域112r包圍區域112e，而凹槽212t位於區域112r以及區域112e之間。

在本實施例中，四個凹槽212t分別位於區域112r以及電子元件120之間，並且圍繞電子元件120而設置。然而，本發明中凹槽212t的形狀、數量以及位置不限於此。在本發明其他實施例中，凹槽212t的數量可以為一個以上，凹槽212t也可以圍繞電子元件120而形成一個封閉的方型。

請參閱圖3A中另一實施例的電子封裝模組30。電子封裝模組30相似於前述的電子封裝模組10，其差異在於，絕緣層114還包含至少一個凹槽312t，且凹槽312t位於界面112i上。如圖3A所示，電子元件120覆蓋凹槽312t。換句話而言，電子元件120與凹槽312t在界面112i的法線方向上重疊。

電子封裝模組30還包含多個焊接材料160，而這些焊接材料160電性連接電子元件120與線路層104。值得一提的是，在前述各實施例中，電子元件120位於線路基板100上，並且電性連接線路基板100。每一個焊接材料160是透過接墊162而電性連接電子元件120，並且透過另一個接墊164電性連接線路層104。在本實施例中，焊接材料160與界面112i的多個區域112b重疊。焊接材料160可以是錫球、銅柱或適用於電性連接的各種連接結構。

圖3B為電子封裝模組30的局部上視圖，並且是省略電子元件120（包含電子元件120上的接墊162）以及密封材料140而繪製。請一併參閱圖3A以及圖3B，其中區域112b表示焊接材料160與界面112i互相重疊處，且區域112r包圍這些區域112b。在此實施例中，凹槽312t位於相鄰兩個區域112b之間。詳細來說，凹槽312t與界面112i的區域112r分隔，並且可以形成如圖3B所示的格紋狀，而每一個區域112b分別位於凹槽312t的其中一部分所圍成的格子之間。換言之，即每一個焊接材料160（即每一個區域112b）之間皆存有凹槽312t的一部分。除此之外，凹槽312t的內表面包含界面112i的一部分112c（即圖3A中凹槽312t的底部）。

在本發明的其他實施例中，電子封裝模組可以一併包含上述實施例的凹槽212t以及凹槽312t。舉例而言，凹槽212t位於區域112r以及區域112e之間，且凹槽312t位於相鄰兩個區域112b之間。

除此之外，請參閱圖4，在本發明的其他實施例中，還可以利用打線（wire-bonding）的方式將電子元件120與線路基板100電性連接。具體而言，電子封裝模組40的電子元件120透過金屬線150而電性連接至線路基板100，其中金屬線150的兩端分別連接於電子元件120上的接墊162以及線路層104上的接墊164。

本發明的電子封裝模組（例如電子封裝模組10）還包含密封材料140，如圖1A所示，密封材料140包覆線路基板100以及電子元件120。在本發明的各種實施例中，密封材料140直接接觸界面112i的區域112r以及絕緣層114。密封材料140可以包含有機樹脂（如環氧樹脂或ABS樹脂）等絕緣材料或其相似物。除此之外，密封材料140覆蓋絕緣層112的側壁112w，並且直接接觸於側壁112w。

特別一提的是，在電子封裝模組20中，密封材料140直接接觸凹槽212t的內表面。詳細而言，凹槽212t被密封材料140完全填滿。另一方面，在電子封裝模組30中，密封材料140直接接觸凹槽312t的內表面，且凹槽312t被密封材料140完全填滿。如此一來，可以增加密封材料140與線路基板100之間的接觸面積，以提升密封材料140與線路基板100之間的附著力。

雖然上述實施例中，線路基板100中的線路層（即線路層102以及線路層104）以及絕緣層（即絕緣層112以及絕緣層114）分別為兩層，但本發明不限於此，可以是兩層以上，例如三層。舉例而言，請參閱圖1A，在本發明的其他實施例中，電子封裝模組10還可以包含一線路層（未繪示），此線路層位於絕緣層114的界面114i上，並且電性連接線路層104。界面112i以及界面114i分別位於絕緣層114的相對兩側。

此外，電子封裝模組10還可以包含一絕緣層（未繪示），而此絕緣層位於絕緣層114的界面114i上，並且部分覆蓋界面114i上的線路層（未繪示）。此絕緣層暴露界面114i的一區域114r，且區域114r位於界面114i的周邊114p。特別一提的是，在這些具有三層以上的絕緣層的實施例中，密封材料140直接接觸界面114i的區域114r。

請參閱圖1A，雖然在此實施例中，區域112r與絕緣層114的側壁114w之間的夾角呈直角，但本發明不限於此。在其他實施例中，區域112r與絕緣層114的側壁114w之間的夾角可以不為直角，甚至可以是導圓角。

如圖1A所示，電子封裝模組10還可以包含多個表面處理層180。該些表面處理層180位於絕緣層112的表面112s上，並且凸出於表面112s。在部分的實施例中，線路基板100還可包含至少一層防焊層（solder mask，未繪示），此防焊層可以覆蓋絕緣層114的界面114i並暴露出接墊162。除此之外，防焊層還可以覆蓋絕緣層112的表面112s，並且暴露出表面處理層180。

雖然上述的實施例中，僅各繪示出一個電子元件120作為說明，但本發明不限於此。電子元件120的數量可以是一個以上，例如兩個。此外，電子元件120可以是已封裝的晶片（chip）或者未經封裝的晶粒（die）。

本發明中電子封裝元件的製造方法可以包含如圖5A至圖5H所示的數個步驟，其中圖5A至圖5H所揭示的製造方法是以圖1A中的電子封裝模組10作為舉例說明。在本實施例中，首先，提供臨時承載板501，此臨時承載板501的材料可以包含玻璃、或者高分子材料（例如PET）。值得一提的是，本實施例的臨時承載板501上方還設有一離型層510，此離型層510可以包含例如矽離型劑等離型材料。然而，本發明不限於此，在其他實施例中也可以不包含離型層510。

接下來，在臨時承載板501上形成線路基板100’，並暴露臨時承載板501的表面501s。特別一提的是，由於本實施例設有離型層510，故線路基板100’會形成於離型層510上，且臨時承載板501的表面501s會被離型層510覆蓋，而非直接暴露出表面501s。然而，本發明的其他實施例中不一定包含離型層510，因此本發明中提及的暴露臨時承載板501皆以省略離型層510為前提而進行描述。

此步驟的細節如下：首先，藉由例如濺鍍（sputtering ）的方式，在臨時承載板501上（或是在離型層510上）沉積一層種子層503（seed layer）。在本實施例中，種子層503的材料可以包含金屬材料，例如銅（copper）。接著，在種子層503上沉積光阻材料（未繪示），並且透過例如曝光顯影或者雷射直接成像（Laser Direct Imaging；LDI）等方式，對光阻材料進行圖案化，以暴露出種子層503的一部分。

接著，藉由例如電鍍或者化學鍍膜等方式，將銅沉積在暴露出的種子層503上。在種子層503上鍍銅之後，移除光阻材料（striping），並且藉由蝕刻的方式去除被光阻材料所覆蓋的一部分種子層503。至此，完成如圖5A所示的步驟，在臨時承載板501的表面501s上形成線路層102。請參閱圖5B，形成線路基板100’（未標示於圖5B）的步驟還包含在線路層102上設置絕緣材料112’，以使絕緣材料112’覆蓋臨時承載板501以及線路層102。絕緣材料112’可以包含有機樹脂（如環氧樹脂）等絕緣材料或其相似物。

請參閱圖5C，在設置絕緣材料112’之後，藉由例如雷射直接成像等方式，圖案化絕緣材料112’，以形成絕緣層112。除此之外，絕緣層112暴露臨時承載板501的表面501s，且此表面501s位於臨時承載板501與線路基板100’（未標示於圖5C）的絕緣層112之間。

接著，請參閱圖5D，在絕緣層112上形成線路層104。形成線路層104的步驟相似於前述形成線路層102的步驟，故不在此重複敘述。值得一提的是，為了使線路層104電性連接線路層102，在絕緣層112上形成線路層102的過程還包含了形成導電通孔116。

形成線路層102之後，在線路層102上設置另一絕緣材料（未繪示），以使此絕緣材料（未繪示）覆蓋絕緣層112以及線路層102。此絕緣材料可以包含有機樹脂（如環氧樹脂）等絕緣材料或其相似物。接下來，請參閱圖5E，圖案化絕緣材料（未繪示），以形成絕緣層114。

如圖5E所示，絕緣層112的界面112i位於絕緣層112以及絕緣層114之間。經過圖案化之後，絕緣層114暴露界面112i的一區域112r，進而形成線路基板100’的凹陷區域100g。更詳言之，線路基板100’包含凹陷區域100g，而此凹陷區域100g圍繞著一部分線路基板100’的側壁（未標示）而形成，且此側壁位於線路基板100’的絕緣層114之一側。至此，完成在臨時承載板501（以及離型層510）上形成線路基板100’，並暴露臨時承載板501的表面501s的步驟。

請參閱圖5F，在形成線路基板100’之後，在此線路基板100’上設置電子元件120，並且以多個焊接材料160電性連接電子元件120以及線路層104。焊接材料160的兩側分別連接電子元件120上的接墊162以及位於線路層104上的接墊164，以使電子元件120電性連接線路基板100’。雖然圖5F僅繪示出一個電子元件120，但本發明不限於此，可以在線路基板100’上設置一個以上的電子元件120。

在設置電子元件之後，如圖5G所示，在臨時承載板501上（或是在離型層510上）設置密封材料140，以包覆線路基板100’以及電子元件120。特別一提的是，密封材料140覆蓋臨時承載板501的表面501s，並且填滿線路基板100’的凹陷區域100g。詳細來說，密封材料140覆蓋線路基板100’的側壁（未標示）、絕緣層112的界面112i的一部分以及絕緣層114的界面114i的一部分。在設置密封材料140之後，移除臨時承載板501，遂暴露出絕緣層112的初始表面112f以及密封材料140的初始表面140f。特別一提的是，可以藉由雷射剝離的方式來移除臨時承載板501。

請參閱圖5H，在移除離型層510和臨時承載板501之後，在線路層102上形成表面處理層180。可以藉由例如噴錫、有機保護膜（Organic Soldering Preservative)、化學鍍金、化學鍍銀以及電鍍金等等方式形成表面處理層180，以防止線路層102氧化。進一步而言，在本實施例中，還可以在移除離型層510和臨時承載板501之後且尚未形成表面處理層180之前，藉由蝕刻的方式去除種子層503、絕緣層112的一部分以及密封材料140的一部分，並且暴露出線路層102、絕緣層112的表面112s以及密封材料140的表面140s。

接著，藉由例如機械切割、雷射切割或離子束切割等方式，切割密封材料140。如圖5H所示，切割裝置p從密封材料的表面140t沿著表面140s的法線方向切割，以形成多個互相分割的電子封裝模組10，其中圖5H所示的切割裝置p可表示為切割刀具、雷射光束或離子束。雖然本實施例是在設置表面處理層180之後進行切割，但本發明不限於此，也可以在切割之後才設置表面處理層180。

本發明的另一實施例可以形成電子封裝模組20，在此實施例中，經過圖案化絕緣層114的步驟之後，絕緣層114還暴露界面112i的另一部分，以形成多個凹槽212t。這些凹槽212t分隔於焊接材料160以及線路基板100’的凹陷區域100g。

綜上所述，本發明在進行切割步驟以形成電子封裝模組之前，密封材料即覆蓋在線路基板的側壁。如此一來，切割裝置僅分割密封材料，而不會接觸到線路基板，藉以避免線路基板因切割而產生例如裂紋等破損，提升切割製程的良率。除此之外，線路基板上的凹陷區域以及凹槽可以增加密封材料與線路基板接觸的面積，故能增強密封材料與線路基板之間的附著力並突破最小黏著高度（standoff)之限制，進而提高電子封裝模組的結構穩定度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明精神和範圍內，當可作些許更動與潤飾，因此本發明保護範圍當視後附的申請專利範圍所界定者為準。

10, 20, 30, 40: 電子封裝模組 100, 100’: 線路基板 100g: 凹陷區域 102, 104: 線路層 112, 114: 絕緣層 112’: 絕緣材料 112a, 112c: 部分 112f, 140f: 初始表面 112i, 114i: 界面 112p, 114p: 周邊 112b, 112e, 112r, 114r: 區域 112s, 140s, 140t, 501s: 表面 112w, 114w: 側壁 116: 導電通孔 120: 電子元件 140: 密封材料 160: 焊接材料 162, 164: 接墊 180: 表面處理層 212t, 312t: 凹槽 501: 臨時承載板 510: 離型層 503: 種子層 p: 切割裝置

從以下詳細敘述並搭配圖式檢閱，可理解本發明的態樣。應注意，多種特徵並未以產業上實務標準的比例繪製。事實上，為了討論上的清楚易懂，各種特徵的尺寸可以任意地增加或減少。 圖1A繪示本發明一實施例的電子封裝模組的剖視圖。 圖1B繪示圖1A實施例的電子封裝模組的局部上視圖。 圖2A繪示本發明另一實施例的電子封裝模組的剖視圖。 圖2B繪示圖2A實施例的電子封裝模組的局部上視圖。 圖3A繪示本發明另一實施例的電子封裝模組的剖視圖。 圖3B繪示圖3A實施例的電子封裝模組的局部上視圖。 圖4繪示本發明另一實施例的電子封裝模組的剖視圖。 圖5A至圖5H繪示本發明一實施例的電子封裝模組製造方法的剖視圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

10: 電子封裝模組 100: 線路基板 102, 104: 線路層 112, 114: 絕緣層 112i, 114i: 界面 112p, 114p: 周邊 112r, 114r: 區域 112s: 表面 112w, 114w: 側壁 116: 導電通孔 120: 電子元件 140: 密封材料 160: 焊接材料 162, 164: 接墊 180: 表面處理層

Claims (13)

1. 一種電子封裝模組，包含：一線路基板，包含：一第一線路層；一第一絕緣層，覆蓋該第一線路層，並且具有一第一界面；一第二線路層，設置於該第一絕緣層的該第一界面上，並且電性連接該第一線路層；一第二絕緣層，設置於該第一界面上，並且部分覆蓋該第二線路層，其中該第二絕緣層暴露該第一界面的一第一區域，且該第一區域位於該第一界面的周邊；一電子元件，位於該線路基板上，並且電性連接該線路基板；以及一密封材料，包覆該線路基板以及該電子元件，其中該密封材料直接接觸該第一界面的該第一區域以及該第二絕緣層。
2. 如請求項1所述之電子封裝模組，其中該第二絕緣層還包含：多個凹槽，其中該密封材料直接接觸該些凹槽的內表面，且該些凹槽與該第一界面的該第一區域不重疊。
3. 如請求項2所述之電子封裝模組，其中該些凹槽的內表面包含該第一界面的一部分。
4. 如請求項2所述之電子封裝模組，其中該電子元件與該第一界面的一第二區域重疊，且該第一區域包圍該第二區域，而該些凹槽的至少一者位於該第二區域以及該第一區域之間。
5. 如請求項2所述之電子封裝模組，其中該電子元件覆蓋該些凹槽的至少一者。
6. 如請求項4所述之電子封裝模組，還包含：多個焊接材料，電性連接該電子元件與該第二線路層，且該些焊接材料與該第一界面的多個第三區域重疊，其中該第一區域包圍該些第三區域；其中該些凹槽的至少一者位於相鄰兩個該些第三區域之間。
7. 如請求項1所述之電子封裝模組，還包含：一第三線路層，位於該第二絕緣層的一第二界面上，並且電性連接該第二線路層，其中該第一界面以及該第二界面分別位於該第二絕緣層的相對兩側；以及一第三絕緣層，位於該第二界面上，並且部分覆蓋該第三線路層，其中該第三絕緣層暴露該第二界面的一第二區域，且該第二區域位於該第二界面的周邊；其中該密封材料直接接觸該第二區域。
8. 如請求項1所述之電子封裝模組，其中該密封材料覆蓋該第一絕緣層的一側壁。
9. 一種電子封裝模組的製造方法，包含：提供一臨時承載板；在該臨時承載板上形成一線路基板，並暴露該臨時承載板的一表面；在該線路基板上設置一電子元件，並使該電子元件電性連接該線路基板；在該臨時承載板上設置一密封材料，以包覆該線路基板以及該電子元件，其中該密封材料覆蓋該臨時承載板的該表面；在設置該密封材料之後，移除該臨時承載板；以及在移除該臨時承載板之後，切割該密封材料；其中該線路基板包含一凹陷區域，且該凹陷區域圍繞該線路基板的一側壁而形成，而該密封材料填滿該凹陷區域。
10. 如請求項9所述之方法，其中在該臨時承載板上形成該線路基板的方法包含：在該臨時承載板上形成一第一線路層；在該第一線路層上設置一第一絕緣材料，以使該第一絕緣材料覆蓋該臨時承載板以及該第一線路層；圖案化該第一絕緣材料，以形成一第一絕緣層，且該第 一絕緣層暴露該臨時承載板的該表面；在該第一絕緣層上形成一第二線路層，其中該第二線路層電性連接該第一線路層；在該第二線路層上設置一第二絕緣材料，以使該第二絕緣材料覆蓋該第一絕緣層以及該第二線路層；圖案化該第二絕緣材料，以形成一第二絕緣層，其中該第一絕緣層的一界面位於該第一絕緣層以及該第二絕緣層之間，且該第二絕緣層暴露該界面的一區域而形成該線路基板的該凹陷區域。
11. 如請求項10所述之方法，其中該線路基板的該側壁即為該第二絕緣層之側壁，且該凹陷區域圍繞該側壁而形成。
12. 如請求項10所述之方法，還包含：在移除該臨時承載板之後，在該第一線路層上，形成一表面處理層。
13. 如請求項10所述之方法，還包含：以多個焊接材料，電性連接該電子元件以及該第二線路層，其中該第二絕緣層還暴露該界面的一部分，以形成多個凹槽，而該些凹槽分隔於該些焊接材料以及該凹陷區域。

Images