TW201810551A - 封裝結構 - Google Patents

Abstract

一種封裝結構包括基板、感測晶片、基座、導線架、複數個導通孔及圖案化線路層。基板包括元件設置區及複數個電極接點。感測晶片設置於元件設置區並經由圖案化線路層與電極接點電性連接。基座以接合面罩覆於基板上並包括容置凹槽、階梯部、延伸斜面及複數個電極。階梯部突出於容置凹槽的底面。延伸斜面由階梯部的頂面延伸至接合面。電極設置於接合面並分別與電極接點電性連接。感測晶片位於容置凹槽內。導線架分別設置於基座與基板。導通孔貫穿階梯部並電性連接至導線架。圖案化線路層設置於延伸斜面上以電性連接導通孔與電極。

Description

封裝結構

本發明是有關於一種封裝結構，且特別是有關於一種感測晶片的封裝結構。

隨著科技的進步，電子產品無不朝向輕量化與微型化的趨勢發展。以麥克風為例，微機電系統感測晶片(MEMS sensors)已廣泛地被使用於此領域中。傳統的麥克風包括微機電系統感測晶片、用以驅動微機電系統感測晶片之驅動晶片以及用以承載微機電系統感測晶片以及驅動晶片的電路板。電路板除了導電層與介電層之外，還具有一些導電貫孔(conductive through via)，且麥克風內的驅動晶片通常會與這些導電貫孔電性連接。

在習知技術中，製造者會先分別製作感測元件及用以承載電子元件之線路板。之後，再將感測元件封裝在線路板上，以形成感測元件封裝結構。此作法不但費工費時，且感測元件封裝結構的整體厚度不易降低。因此，如何改善現有的感測元件封裝，實為研發者所欲達成的目標之一。

本發明提供一種封裝結構，其製程步驟簡單且整體厚度較薄。

本發明的一種封裝結構包括一基板、一感測晶片、一基座、一第一導線架、複數個導通孔及一圖案化線路層。基板包括一元件設置區以及複數個電極接點。電極接點設置於元件設置區的一側。感測晶片設置於元件設置區並與驅動晶片及電極接點電性連接。基座以一接合面罩覆於基板上並包括一容置凹槽、一階梯部、一延伸斜面以及複數個電極。階梯部突出於容置凹槽的一底面，延伸斜面由階梯部的一頂面延伸至接合面。電極設置於接合面並分別與電極接點電性連接。感測晶片位於容置凹槽內。第一導線架設置於基座。導通孔貫穿階梯部並電性連接至第一導線架。圖案化線路層設置於延伸斜面、容置凹槽的一底面以及接合面上以電性連接導通孔與電極。

在本發明的一實施例中，上述的基座與基板的材料包括可選擇性電鍍介電材，其包括非導電的金屬複合物。

在本發明的一實施例中，上述的可選擇性電鍍介電材包括環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)或環狀烯烴共聚物(COC)。

在本發明的一實施例中，上述的非導電的金屬複合物中之金屬包括鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。

在本發明的一實施例中，上述的封裝結構更包括一驅動晶片，設置於基板上並對應階梯部，驅動晶片電性連接至感測晶片以及電極接點。

在本發明的一實施例中，上述的感測晶片包括一微機電系統（microelectromechanical systems, MEMS）感測晶片，驅動晶片包括一特殊應用積體電路（application specific integrated circuit, ASIC）。

在本發明的一實施例中，上述的基板更包括複數個電極開口，電極接點分別內嵌於電極開口，且電極接點的一上表面低於基板的一接合表面。

在本發明的一實施例中，上述的電極突出於接合面，以與電極開口嵌合並與電極接點接觸。

在本發明的一實施例中，上述的封裝結構更包括一第二導線架，設置於基板並包括複數個電性連接感測晶片的外部接墊。

在本發明的一實施例中，上述的第一導線架包括複數個電性連接感測晶片的外部接墊，基座相對於接合面的一背面暴露外部接墊。

在本發明的一實施例中，上述的封裝結構更包括一第二導線架，設置於基板並完全覆蓋基板背離基座的一背面。

在本發明的一實施例中，上述的封裝結構更包括一貫孔，貫穿基板及第二導線架，以暴露部分感測晶片。

在本發明的一實施例中，上述的第二導線架更包括一止擋環，環繞貫孔且與貫孔的一外周緣維持一間距。

在本發明的一實施例中，上述的封裝結構更包括一基板接地/屏蔽層及基座接地/屏蔽層，基板接地/屏蔽層覆蓋基板的一周圍側面並連接第二導線架，基座接地/屏蔽層覆蓋基座的一周圍側面並連接第一導線架。

在本發明的一實施例中，上述的第二導線架更包括複數個階梯狀通孔，貫穿該第二導線架，且基板更包括複數個階梯狀凸起以與對應的階梯狀通孔嵌合，其中各階梯狀通孔包括一頂蓋部以及連接頂蓋部的一連接部，頂蓋部的一最小直徑大於連接部的一最大直徑。

在本發明的一實施例中，上述的封裝結構更包括一第二導線架，設置於基板並包括複數個電性連接感測晶片的外部接墊。

在本發明的一實施例中，上述的第一導線架設置於相對於接合面的一背面，並完全覆蓋第一導線架的背面。

在本發明的一實施例中，上述的封裝結構，第一導線架更包括複數個階梯狀通孔，貫穿第一導線架，且基座更包括複數個階梯狀凸起以與對應的階梯狀通孔嵌合，其中各階梯狀通孔包括一頂蓋部以及連接頂蓋部的一連接部，頂蓋部的一最小直徑大於連接部的一最大直徑。

在本發明的一實施例中，上述的封裝結構更包括一黏著膠材，該黏著膠材可為非導電膠或導電膠，設置於接合面與基板之間，以貼合基座與基板。

基於上述，本發明的封裝結構利用階梯部的設計將線路有效地連接至基座的接合面及相對接合面的背面，提升線路的設計彈性，並且，階梯部可用以容置封裝結構的驅動晶片，提升封裝結構的空間利用率。再者，本發明的基座及/或基板的材料包括可選擇性電鍍介電材，以利用其可選擇性電鍍的特性直接於其表面上直接化鍍及電鍍而形成圖案化線路層、導通孔或是接墊等導電結構。並且，據此形成的圖案化線路層可符合微細線路的標準，更提供了封裝結構上的連接線路的設計彈性。並且，可選擇性電鍍介電材可透過模塑（molding）的方式定型，故對其厚度及外型上具有較大的設計彈性，進而可輕易將基座/基板的厚度控制在100微米以下，因此，本發明的封裝結構不僅可提升其設計彈性，更可輕易符合細線路的標準，且可有效減化製程步驟及降低封裝結構的整體厚度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明的一實施例的一種封裝結構的剖面示意圖。圖2是依照本發明的一實施例的基座與基板的上視示意圖。請同時參照圖1至圖2，在本實施例中，封裝結構100包括一基板110、一感測晶片120、一基座130、一第一導線架140、複數個導通孔150及一圖案化線路層160。基板110包括一元件設置區以及複數個電極接點112。電極接點112如圖2所示之設置於元件設置區的一側。感測晶片120設置於元件設置區並與驅動晶片170及電極接點112電性連接。基座130如圖1所示之以一接合面132罩覆於基板110上，其中，基座130包括一容置凹槽134、一階梯部136、一延伸斜面138以及複數個電極139。階梯部136如圖1所示之突出於容置凹槽134的底面，並且，延伸斜面138由階梯部136的頂面延伸至基座130的接合面132。

承上述，電極139設置於接合面132並分別與基板110的電極接點112電性連接。在本實施例中，基板110可包括複數個電極開口114，電極接點112分別內嵌於電極開口114，且電極接點112的上表面低於基板110的接合表面。相應地，基座130的電極139突出於接合面132，以與電極開口114嵌合，並與電極接點112接觸，以形成電性連接。在本實施例中，感測晶片120可如圖1所示之設置於基板110上並位於容置凹槽134內。第一導線架140則設置於基座130，而導通孔150則貫穿階梯部136以電性連接至第一導線架140。如此，圖案化線路層160設置於延伸斜面138上以電性連接導通孔150與電極139。

圖3是依照本發明的一實施例的基座的示意圖。圖4是依照本發明的一實施例的基座的剖面示意圖。請同時參照圖3及圖4，在本實施例中，基座130及/或基板110的材料包括可選擇性電鍍介電材，其包括非導電的金屬複合物。如此，本實施例的封裝結構100可利用可選擇性電鍍介電材之可選擇性電鍍的特性，直接於其表面上形成如圖1及圖2所示的圖案化線路層160，使圖案化線路層160直接設置於基座130的延伸斜面138、容置凹槽134的底面以及接合面132上，並電性連接對應的電極139及導通孔150。在本實施例中，封裝結構100更可包括一黏著膠材GL，其可為非導電膠或導電膠，設置於接合面132與基板110之間，以貼合基座130與基板110。

具體而言，可選擇性電鍍介電材可包括環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)或環狀烯烴共聚物(COC)等。非導電的金屬複合物中之金屬則可包括鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。

詳細來說，於基座130的延伸斜面138選擇性地電鍍而形成圖案化線路層160的步驟可包括：在基座130的延伸斜面138上以雷射沿著欲形成圖案化線路層160的一路徑刻出對應圖案化線路層160的一線路溝槽，使此線路溝槽上的非導電的金屬複合物破壞而釋放對還原金屬化具有高活性的重金屬晶核，接著，再對雷射後的可選擇性電鍍介電材進行選擇性電鍍，以在線路溝槽上直接化鍍及電鍍而形成圖案化線路層160。因此，依上述製程所形成的圖案化線路層160內嵌於基座130的延伸斜面138，且基座130的延伸斜面138暴露圖案化線路層160的上表面。並且，由於本實施例是利用雷射直接在基座130的延伸斜面138上刻出對應圖案化線路層160的線路溝槽，再於線路溝槽上直接化鍍及電鍍而形成圖案化線路層160，因此，圖案化線路層160的上表面可低於基座130的延伸斜面138，或是與基座130的延伸斜面138共平面。並且，依此方式直接於基座130的表面上所形成的各種圖案化線路層的上表面皆可低於基座130的表面，或是與基座130的表面共平面。當然，本實施例僅用以舉例說明而並非以此為限。

並且，本實施例可利用模具成形的方式來模塑形成封裝結構100中的基座130及/或基板110，因此，基座130及/或基板110的厚度及形狀可依產品需求而自由調整，因此，本實施例的封裝結構100不僅可簡化製程，提升設計的彈性，並且，封裝結構100的最大厚度更可有效降低。

圖5是依照本發明的一實施例的基板的剖面示意圖。圖6是依照本發明的一實施例的基板的示意圖。請同時參照圖1、圖5及圖6，詳細而言，本實施例的封裝結構100更可包括一驅動晶片170，其設置於基板110上並對應階梯部136，驅動晶片170可例如透過多條導線電性連接至感測晶片120以及電極接點112。具體而言，在本實施例中，封裝結構100可為MEMS麥克風封裝結構，如此，感測晶片120則可為一微機電系統（microelectromechanical systems, MEMS）感測晶片，而驅動晶片170則可為用以驅動MEMS感測晶片的特殊應用積體電路（application specific integrated circuit, ASIC）。封裝結構100更可包括一貫孔H1，其貫穿基板110，以暴露部分感測晶片120。在本實施例中，貫孔H1可為MEMS麥克風封裝結構的音孔。當然，本實施例僅用以舉例說明，本發明並不限制封裝結構100的應用範圍。

圖7是依照本發明的一實施例的一種封裝結構的底部透視示意圖。請參照圖1及圖7，在本實施例中，第一導線架140可包括複數個電性連接感測晶片120的外部接墊142，基座130相對於接合面132的一背面133暴露外部接墊142。如此，如圖1所示之封裝結構100便可透過基座130上的外部接墊142而電性連接至一外部電子元件，例如：主機板。

在這樣的結構配置下，封裝結構100更可包括一第二導線架180，其設置於基板110且第二導線架180可為一金屬層，以完全覆蓋基板110背離基座130的一背面。前述的貫孔H1則貫穿基板110及第二導線架180，以暴露部分感測晶片120。此外，在本實施例中，封裝結構100更可包括一基板接地/屏蔽層190，其如圖1所示之覆蓋基板110的一周圍側面並連接第二導線架180。如此，在感測晶片120的封裝與使用過程中，當靜電累積至一定程度而產生放電現象時，由於驅動晶片170與導通孔150電性連接，故驅動晶片170很容易受到靜電放電之影響而被損害，因此，上述的第二導線架180及基板接地/屏蔽層190可作為接地層或電磁屏蔽層之用，以降低靜電放電及電磁干擾之影響。並且，基座130亦可包括一基座接地/屏蔽層192，其完全覆蓋基座130的周圍側面以達到接地及/或電磁屏蔽的效果。

具體而言，基板接地/屏蔽層190的作法可例如先將基板110以模具成型的方式形成於第二導線架180上，並利用雷射對基板110材料中的非導電金屬複合物進行金屬化。之後再對基板110進行電鍍以形成電極接點112及覆蓋基板110的周圍側面之基板接地/屏蔽層190。基座接地/屏蔽層192亦可利用相似於上述的作法製成。

此外，為了防止基板110與第二導線架180發生脫層（de-lamination）的情形，第二導線架180更可包括複數個如圖1所示之階梯狀通孔184，貫穿第二導線架180，其中，各階梯狀通孔184包括一頂蓋部184a以及連接頂蓋部184a的一連接部184b。頂蓋部184a的一最小直徑大於連接部184b的一最大直徑。如此，透過模具成型的方式形成基板110於第二導線架180上時，基板110便可填入階梯狀通孔184內，也就是說，基板110會對應包括複數個階梯狀凸起以與對應的階梯狀通孔184嵌合。如此，封裝結構100便可透過階梯狀通孔184來增強基板110與第二導線架180之間的結合力，減少脫層的情形發生。

同樣地，第一導線架140亦可包括階梯狀通孔142，其結構相同於階梯狀通孔184。如此，透過模具成型的方式形成基座130於第一導線架140上時，基座130便可填入階梯狀通孔142內，以與對應的階梯狀通孔142嵌合。封裝結構100便可透過階梯狀通孔142來增強基座130與第一導線架140之間的結合力，減少脫層的情形發生。

圖8是依照本發明的一實施例的一種封裝結構的剖面示意圖。在此必須說明的是，本實施例之封裝結構100a與圖1之封裝結構100相似，因此，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。請參照圖8，以下將針對本實施例之封裝結構100a與圖1之封裝結構100的差異做說明。

在本實施例中，封裝結構100a包括一第二導線架180，其設置於基板110並包括複數個電性連接感測晶片120的外部接墊182。如此，封裝結構100a便可如圖8所示之透過基板110上的外部接墊182而電性連接至一外部電子元件，例如：主機板200。在這樣的結構配置下，第一導線架140設置於相對於接合面132的一背面，且第一導線架140可為一金屬層，以完全覆蓋第一導線架140的背面。此外，封裝結構100a更可包括一基座接地/屏蔽層192，其覆蓋基座130的周圍側面並連接第一導線架140。如此，在感測晶片120的封裝與使用過程中，當靜電累積至一定程度而產生放電現象時，由於驅動晶片170與導通孔150電性連接，故驅動晶片170很容易受到靜電放電之影響而被損害，因此，上述的第一導線架140及基座接地/屏蔽層192可作為接地層或電磁屏蔽層之用，以降低靜電放電及電磁干擾之影響。並且，基板110亦可包括一基板接地/屏蔽層190，其完全覆蓋基板110的周圍側面以達到接地及/或電磁屏蔽的效果。

具體而言，基座接地/屏蔽層192的作法可例如先將基座130以模具成型的方式形成於第一導線架140上，並利用雷射對基座130材料中的非導電金屬複合物進行金屬化。之後再對基座130進行電鍍以形成電極139、圖案化線路層160及覆蓋基座130的周圍側面之基座接地/屏蔽層192。基板接地/屏蔽層190亦可利用相似於上述的作法製成。

此外，為了防止基座130與層狀的第一導線架140發生脫層的情形，第一導線架140更可包括複數個如圖1所示之階梯狀通孔142，其設置於第一導線架140，其中，各階梯狀通孔142包括一頂蓋部142a以及連接頂蓋部142a的一連接部142b。頂蓋部142a的一最小直徑大於連接部142b的一最大直徑。如此，透過模具成型的方式形成基座130於第一導線架140上時，基座130便可填入階梯狀通孔142內，也就是說，基座130會對應包括複數個階梯狀凸起以與對應的階梯狀通孔142嵌合。如此，封裝結構100a便可透過階梯狀通孔142來增強基座130與第一導線架140之間的結合力，減少脫層的情形發生。

同樣地，第二導線架180亦可包括階梯狀通孔184，其結構相同於階梯狀通孔142。如此，透過模具成型的方式形成基板110於第二導線架180上時，基板110便可填入階梯狀通孔184內，以與對應的階梯狀通孔184嵌合。封裝結構100a便可透過階梯狀通孔184來增強基板110與第二導線架180之間的結合力，減少脫層的情形發生。

圖9是依照本發明的一實施例的一種導線架的上視示意圖。圖10是圖9的導線架的剖面示意圖。圖11是圖9的導線架的另一剖面示意圖。請先參照圖9至圖11，詳細而言，本實施例的第二導線架180可包括複數個如圖9所示之複數個階梯狀通孔184以及一止擋環186，其如圖9所示之環繞貫孔H1且與貫孔H1的一外周緣維持一間距G1，透過止擋環186的設置，可以防止在透過模具成型的方式灌膠以形成基板110於第二導線架180上時發生溢膠而使膠體流入貫孔H1內的問題。

圖12是圖11的導線架與基板結合的剖面示意圖。圖13是圖12的導線架與基板結合的上視示意圖。須說明的是，為了更清楚區隔導線架與基板，圖12及圖13中的導線架區域以斜線標示。請同時參照圖12及圖13，在本實施例中，階梯狀通孔184可貫穿第二導線架180，其中，各階梯狀通孔184包括一頂蓋部184a以及連接頂蓋部184a的一連接部184b。連接部184b可例如位於面向基座130的表面，頂蓋部184a則位於背離基座130的表面，且頂蓋部184a的一最小直徑大於連接部184b的一最大直徑。如此，透過模具成型的方式由圖12所示之箭頭方向灌膠，以形成基板110於第二導線架180上時，膠體便可填入階梯狀通孔184內，以形成與第二導線架180的階梯狀通孔184彼此嵌合的基板110，因而可增強基板110與第二導線架180之間的結合力，減少脫層的情形發生。綜上所述，本發明的封裝結構利用階梯部的設計將線路有效地連接至基座的接合面及相對接合面的背面，提升線路的設計彈性，並且，階梯部可用以容置封裝結構的驅動晶片，提升封裝結構的空間利用率。此外，本發明的基座及/或基板的材料包括可選擇性電鍍介電材，以利用其可選擇性電鍍的特性直接於其表面上直接化鍍及電鍍而形成圖案化線路層、導通孔或是接墊等導電結構。並且，據此形成的圖案化線路層可符合微細線路的標準，更提供了封裝結構上的連接線路的設計彈性。並且，可選擇性電鍍介電材可透過模塑（molding）的方式定型，故對其厚度及外型上具有較大的設計彈性，進而可輕易將基座/基板的厚度控制在100微米以下，因此，本發明的封裝結構不僅可提升其設計彈性，更可輕易符合細線路的標準，且可有效減化製程步驟及降低封裝結構的整體厚度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、100a‧‧‧封裝結構

110‧‧‧基板

112‧‧‧電極接點

114‧‧‧電極開口

120‧‧‧感測晶片

130‧‧‧基座

132‧‧‧接合面

134‧‧‧容置凹槽

136‧‧‧階梯部

138‧‧‧延伸斜面

139‧‧‧電極

140‧‧‧第一導線架

142、182‧‧‧外部接墊

142、184‧‧‧階梯狀通孔

142a、184a‧‧‧頂蓋部

142b、184b‧‧‧連接部

150‧‧‧導通孔

160‧‧‧圖案化線路層

170‧‧‧驅動晶片

180‧‧‧第二導線架

186‧‧‧止擋環

190‧‧‧基板接地/屏蔽層

192‧‧‧基座接地/屏蔽層

200‧‧‧主機板

G1‧‧‧間距

GL‧‧‧黏著膠材

H1‧‧‧貫孔

圖1是依照本發明的一實施例的一種封裝結構的剖面示意圖。 圖2是依照本發明的一實施例的基座與基板的上視示意圖。 圖3是依照本發明的一實施例的基座的示意圖。 圖4是依照本發明的一實施例的基座的剖面示意圖。 圖5是依照本發明的一實施例的基板的剖面示意圖。 圖6是依照本發明的一實施例的基板的示意圖。 圖7是依照本發明的一實施例的一種封裝結構的底部透視示意圖。 圖8是依照本發明的一實施例的一種封裝結構的剖面示意圖。 圖9是依照本發明的一實施例的一種導線架的上視示意圖。 圖10是圖9的導線架的剖面示意圖。 圖11是圖9的導線架的另一剖面示意圖。 圖12是圖11的導線架與基板結合的剖面示意圖。 圖13是圖12的導線架與基板結合的上視示意圖。

Claims (23)

1. 一種封裝結構，包括： 一基板，包括一元件設置區以及複數個電極接點，該些電極接點設置於該元件設置區的一側； 一感測晶片，設置於該元件設置區並與該些電極接點電性連接； 一基座，以一接合面罩覆於該基板上並包括一容置凹槽、一階梯部、一延伸斜面以及複數個電極，該階梯部突出於該容置凹槽的一底面，該延伸斜面由該階梯部的一頂面延伸至該接合面，該些電極設置於該接合面並分別與該些電極接點電性連接，該感測晶片位於該容置凹槽內； 一第一導線架，設置於該基座；以及 複數個導通孔，貫穿該階梯部並電性連接至該第一導線架；以及 一圖案化線路層，設置於該延伸斜面上以電性連接該些導通孔與該些電極。
2. 如申請專利範圍第1項所述的封裝結構，其中該基座與該基板的材料包括可選擇性電鍍介電材，其包括非導電的金屬複合物。
3. 如申請專利範圍第2項所述的封裝結構，其中該可選擇性電鍍介電材包括環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)或環狀烯烴共聚物(COC)。
4. 如申請專利範圍第2項所述的封裝結構，其中該非導電的金屬複合物中之金屬包括鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭、鈦或其任意組合。
5. 如申請專利範圍第1項所述的封裝結構，更包括一驅動晶片，設置於該基板上並對應階梯部，該驅動晶片電性連接至該感測晶片以及該些電極接點。
6. 如申請專利範圍第5項所述的封裝結構，其中該感測晶片包括一微機電系統（microelectromechanical systems, MEMS）感測晶片，該驅動晶片包括一特殊應用積體電路（application specific integrated circuit, ASIC）。
7. 如申請專利範圍第1項所述的封裝結構，其中該基板更包括複數個電極開口，該些電極接點分別內嵌於該些電極開口，且該些電極接點的一上表面低於該基板的一接合表面。
8. 如申請專利範圍第7項所述的封裝結構，其中該些電極突出於該接合面，以與該些電極開口嵌合並與該些電極接點接觸。
9. 如申請專利範圍第1項所述的封裝結構，其中該第一導線架包括複數個電性連接該感測晶片的外部接墊，該基座相對於該接合面的一背面暴露該些外部接墊。
10. 如申請專利範圍第9項所述的封裝結構，更包括一第二導線架，設置於該基板並完全覆蓋該基板背離該基座的一背面。
11. 如申請專利範圍第10項所述的封裝結構，更包括一基板接地/屏蔽層以及一基座接地/屏蔽層，該基板接地/屏蔽層覆蓋該基板的一周圍側面並連接該第二導線架，該基座接地/屏蔽層覆蓋該基座的一周圍側面並連接該第一導線架。
12. 如申請專利範圍第10項所述的封裝結構，其中該第二導線架更包括複數個階梯狀通孔，其貫穿該第二導線架，且該基板更包括複數個階梯狀凸起以與對應的階梯狀通孔嵌合，其中各該階梯狀通孔包括一頂蓋部以及連接該頂蓋部的一連接部，該頂蓋部的一最小直徑大於該連接部的一最大直徑。
13. 如申請專利範圍第10項所述的封裝結構，其中該第一導線架更包括複數個階梯狀通孔，其貫穿該第一導線架，且該基座更包括複數個階梯狀凸起以與對應的階梯狀通孔嵌合，其中各該階梯狀通孔包括一頂蓋部以及連接該頂蓋部的一連接部，該頂蓋部的一最小直徑大於該連接部的一最大直徑。
14. 如申請專利範圍第10項所述的封裝結構，更包括一貫孔，貫穿該基板及該第二導線架，以暴露部分該感測晶片。
15. 如申請專利範圍第14項所述的封裝結構，其中該第二導線架更包括一止擋環，環繞該貫孔且與該貫孔的一外周緣維持一間距。
16. 如申請專利範圍第1項所述的封裝結構，更包括一第二導線架，設置於該基板並包括複數個電性連接該感測晶片的外部接墊。
17. 如申請專利範圍第16項所述的封裝結構，更包括一貫孔，貫穿該基板及該第二導線架，以暴露部分該感測晶片。
18. 如申請專利範圍第17項所述的封裝結構，其中該第二導線架更包括一止擋環，環繞該貫孔且與該貫孔的一外周緣維持一間距。
19. 如申請專利範圍第16項所述的封裝結構，其中該第一導線架設置於相對於該接合面的一背面，並完全覆蓋該第一導線架的該背面。
20. 如申請專利範圍第19項所述的封裝結構，更包括一基板接地/屏蔽層以及一基座接地/屏蔽層，該基板接地/屏蔽層覆蓋該基板的一周圍側面並連接該第二導線架，該基座接地/屏蔽層覆蓋該基座的一周圍側面並連接該第一導線架。
21. 如申請專利範圍第19項所述的封裝結構，其中該第一導線架更包括複數個階梯狀通孔，貫穿該第一導線架，且該基座更包括複數個階梯狀凸起以與對應的階梯狀通孔嵌合，其中各該階梯狀通孔包括一頂蓋部以及連接該頂蓋部的一連接部，該頂蓋部的一最小直徑大於該連接部的一最大直徑。
22. 如申請專利範圍第19項所述的封裝結構，其中該第二導線架更包括複數個階梯狀通孔，貫穿該第二導線架，且該基板更包括複數個階梯狀凸起以與對應的階梯狀通孔嵌合，其中各該階梯狀通孔包括一頂蓋部以及連接該頂蓋部的一連接部，該頂蓋部的一最小直徑大於該連接部的一最大直徑。
23. 如申請專利範圍第1項所述的封裝結構，更包括一黏著膠材，該黏著膠材可為非導電膠或導電膠，設置於該接合面與該基板之間，以貼合該基座與該基板。