[go: up one dir, main page]

TWI850412B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI850412B
TWI850412B TW109121750A TW109121750A TWI850412B TW I850412 B TWI850412 B TW I850412B TW 109121750 A TW109121750 A TW 109121750A TW 109121750 A TW109121750 A TW 109121750A TW I850412 B TWI850412 B TW I850412B
Authority
TW
Taiwan
Prior art keywords
layer
opening
work function
gate
protective layer
Prior art date
Application number
TW109121750A
Other languages
English (en)
Other versions
TW202111782A (zh
Inventor
沙哈吉 Ｂ 摩爾
錢德拉謝卡爾 Ｐ 薩萬特
蔡俊雄
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202111782A publication Critical patent/TW202111782A/zh
Application granted granted Critical
Publication of TWI850412B publication Critical patent/TWI850412B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P50/667—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種半導體裝置及其形成方法。半導體裝置的形成方法包括形成 犧牲閘極於基底的主動區上。移除犧牲閘極以形成開口。形成閘極介電層於開口的側壁及底部上。形成第一功函數層於開口中的閘極介電層上。形成第一保護層於開口中的第一功函數層上。執行第一蝕刻製程以加寬開口的上方部分。以導電材料填充開口。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體裝置的形成方法，特別是關於一種包含閘極結構之半導體裝置的形成方法。
半導體裝置應用於各種電子產品，例如：個人電腦、行動電話、數位相機、以及其他電子設備。半導體裝置通常由以下方式製造：依序在半導體基底上沉積絕緣或介電層、導電層、以及半導體材料層，並使用微影技術圖案化各種材料層，在其上形成電路組件和元件。
透過不斷地縮減最小部件尺寸，半導體產業持續改善各種電子元件(例如：電晶體、二極體、電阻器、電容器等等)的積集密度，使更多元件得以整合至特定面積內。然而，隨著最小部件尺寸的縮減，也出現了應解決的其他問題。
本發明實施例提供一種半導體裝置的形成方法，包括：形成犧牲閘極於基底的主動區上；移除犧牲閘極以形成開口；形成閘極介電層於開口的側壁及底部上；形成第一功函數層於開口中的閘極介電層上；形成第一保護層於開口中的第一功函數層上；執行第一蝕刻製程以加寬開口的上方部分；以及 以導電材料填充開口。
本發明實施例提供一種半導體裝置的形成方法，包括：形成犧牲閘極於基底的主動區上；移除犧牲閘極以形成開口；形成閘極介電層於開口的側壁及底部上；形成第一功函數層於開口中的閘極介電層上；以犧牲層填充開口；回蝕刻犧牲層，以露出開口內的第一功函數層之上方部分；移除第一功函數層之上方部分，以露出開口內的閘極介電層之上方部分；移除犧牲層的剩餘部分；以及以導電材料填充開口。
本發明實施例提供一種半導體裝置，包括：閘極堆疊，位於基底的主動區上，閘極堆疊包括：導電材料；第一保護層，襯於導電材料的側壁及底部表面；第二保護層，襯於第一保護層的側壁及底部表面，第一保護層與第二保護層包括不同的材料；N型功函數層，襯於第二保護層的側壁及底部表面，N型功函數層的上方部分與第一保護層的上方部分實體接觸；以及閘極介電層，襯於N型功函數層的側壁及底部表面。
50:基底
50N,50P:區域
51:分隔符號
52:鰭片
54:絕緣材料
56:隔離區
58:通道區
60:虛設介電層
62:虛設閘極層
64:遮罩層
72:虛設閘極
74:遮罩
80:閘極密封間隔物
82:磊晶源極/汲極區
86:閘極間隔物
87:接觸蝕刻停止層
88:第一層間介電質
89:區域
90:開口
90N,90P:開口
92:閘極介電層
92N,92P:閘極介電層
94:閘極電極
94N,94P:閘極電極
92N/94N:閘極堆疊
92P/94P:閘極堆疊
941:P型功函數層
942:N型功函數層
943:保護層
944:保護層
945:膠層
946:填充材料
947:保護層
96:閘極遮罩
108:第二層間介電質
110:閘極接觸件
112:源極/汲極接觸件
114:矽化物層
116,118,120:蝕刻製程
122:犧牲層
124,126:蝕刻製程
128:硬遮罩
128A:第一遮罩層
128B:第二遮罩層
130,132:開口
134:介電材料
136:隔離區
D1:深度
DN,DP:距離
HN,HP:高度
W1:第一寬度
W2:第二寬度
由以下的詳細敘述配合所附圖式，可最好地理解本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。
第1圖是根據一些實施例，繪示出示例鰭式場效電晶體(FinFET)的三維視圖。
第2、3、4、5、6、7、8A、8B、9A、9B、10A、10B、10C、10D、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、17D、18A、18B、19A、及19B圖是根據一些實施例，繪示出製造鰭式場效電晶體裝置之中間階段的上視圖及剖面示意圖。
第20P、20N、21P、21N、22P、22N、23P、23N、24P、24N、25P、25N、26P、26N、27P、及27N圖是根據一些實施例，繪示出製造閘極結構之中間階段的剖面示意圖。
第28P、28N、29P、29N、30P、30N、31P、31N、32P、32N、33P、33N、34P、34N、35P、及35N圖是根據一些實施例，繪示出製造閘極結構之中間階段的剖面示意圖。
第36P、36N、37P、37N、38P、38N、39P、39N、40P、40N、41P、及41N圖是根據一些實施例，繪示出製造閘極結構之中間階段的剖面示意圖。
第42圖是根據一些實施例，繪示出閘極結構之形成方法的流程圖。
第43圖是根據一些實施例，繪示出閘極結構之形成方法的流程圖。
第44圖是根據一些實施例，繪示出閘極結構之形成方法的流程圖。
以下揭露提供了許多的實施例或範例，用於實施本發明實施例之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及/或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在......之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個(些)部件或特徵與另一個(些)部件或特徵之間的關係。空間相對用 詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
本發明實施例描述關於半導體裝置的閘極結構及其形成方法。文中各種實施例所討論的鰭式場效電晶體裝置是使用閘極後製(gate-last)製程形成。一些實施例可用於平面電晶體裝置、多閘極(multiple-gate)電晶體裝置、二維電晶體裝置、全繞式閘極(gate-all-around)電晶體裝置、奈米線(nanowire)電晶體裝置、或其他類似的裝置。文中討論的各種實施例可避免閘極結構在後續的製程期間(例如閘極切割製程)損壞，舉例而言，前述損壞包括：在閘極結構中形成孔縫缺陷(seam void defect)以及閘極結構之功函數層的氧化。因此，可減少或避免由於閘極結構之功函數層的氧化而導致的臨界電壓(Vt)偏移和閘極電阻(RG)增加。此外，還可減少或避免臨界電壓(Vt)下降(roll-off)。文中討論的各種實施例可進一步減少閘極介電質缺陷且避免閘極介電質漏電(leakage)及依時性介電質崩潰(time-dependent gate dielectric breakdown，TDDB)。
第1圖是根據一些實施例，繪示出示例鰭式場效電晶體的三維視圖。鰭式場效電晶體包含位於基底50(例如半導體基底)上的鰭片52。隔離區56設置於基底50上，且鰭片52從相鄰的隔離區56之間向上突出。雖然將隔離區56描述/繪示為被基底50分隔，但是本文中所使用的「基底」可用於僅指半導體基底或包含隔離區的半導體基底。此外，雖然將鰭片52繪示為如基底50的單一、連續的材料，但鰭片52及/或基底50可包括單一材料或複數個材料。在本文中，鰭片52是指相鄰的隔離區56之間的延伸部分。
閘極介電層92沿著鰭片52的側壁且位於鰭片52之一頂部表面上方，且閘極電極94位於閘極介電層92上方。源極/汲極區82設置於鰭片52相對於 閘極介電層92與閘極電極94的兩側。剖面A-A沿著閘極電極94的縱軸，舉例而言，在垂直於鰭式場效電晶體的源極/汲極區82之間的電流方向的一方向上。剖面B-B垂直於剖面A-A且沿著鰭片52的縱軸，舉例而言，在鰭式場效電晶體的源極/汲極區82之間的電流方向上。剖面C-C平行於剖面A-A且延伸穿過鰭式場效電晶體的源極/汲極區82。為使說明書的敘述清楚，後續的圖式將參照這些參考剖面。
第2、3、4、5、6、7、8A、8B、9A、9B、10A、10B、10C、10D、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、15C、15D,16A、16B、16C、16D、17A、17B、17C、17D、18A、18B、19A、及19B圖是根據一些實施例，繪示出製造鰭式場效電晶體裝置之中間階段的上視圖及剖面示意圖。第2至7圖是沿第1圖中的參考剖面A-A繪製，除了圖中的多個鰭片/鰭式場效電晶體以外。第8A~14A、18A、及19A圖是沿第1圖中的參考剖面A-A繪製且第8B~14B、18B及19B圖是沿第1圖中的參考剖面B-B繪製，除了圖中的多個鰭片/鰭式場效電晶體以外。第10C及10D圖是沿第1圖中的參考剖面C-C繪製，除了圖中的多個鰭片/鰭式場效電晶體以外。第15D~17D圖繪示上視圖。第15A~17A圖是分別沿第15D~17D圖中的參考剖面A-A繪製。第15B~17B圖是分別沿第15D~17D圖中的參考剖面B-B繪製。第15C~17C圖是分別沿第15D~17D圖中的參考剖面C-C繪製。
在第2圖中，提供基底50。基底50可為半導體基底，例如塊體半導體(bulk semiconductor)、絕緣體上覆半導體(semiconductor-on-insulator,SOI)基底、或其他類似的基底，其可為摻雜的(例如以p型或n型摻質摻雜)或未摻雜的。基底50可為晶圓，例如矽晶圓。一般而言，絕緣體上覆半導體基底為形成於絕緣層上的一層半導體材料。舉例而言，此絕緣層可為埋入式氧化物(buried oxide,BOX)層、氧化矽層、或其他類似的絕緣層。將此絕緣層備於基底上，此 基底通常為矽基底或玻璃基底。也可使用其他基底，例如多層(multi-layered)或梯度(gradient)基底。一些實施例中，基底50的半導體材料可包含：矽；鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或上述之組合。
基底50具有區域50N和區域50P。區域50N可用於形成如n型金屬氧化物半導體(NMOS)電晶體的n型裝置，例如n型鰭式場效電晶體。區域50P可用於形成如p型金屬氧化物半導體(PMOS)電晶體的p型裝置，例如p型鰭式場效電晶體。區域50N可與區域50P實體上分開(如分隔符號51所示)，且可在區域50N與區域50P之間設置任何數量的裝置部件(例如：其他主動裝置、摻雜區、隔離結構等等)。
在第3圖中，形成鰭片52於基底50中。鰭片52為半導條。一些實施例中，可透過在基底50中蝕刻出溝槽(未單獨示出)來形成鰭片52於基底50中。前述蝕刻可為任何適當的蝕刻製程，例如：反應性離子蝕刻(RIE)、中性粒子束蝕刻(NBE)、其他類似製程、前述之組合。蝕刻製程可為非等向性的。
可使用任何適合的方法來形成鰭片。舉例而言，可使用一或多道光微影(photolithography)製程來形成鰭片，前述光微影製程包括雙重圖案化(double-patterning)或多重圖案化(multi-patterning)製程。一般而言，雙重圖案化或多重圖案化製程結合了光微影與自對準製程，舉例而言，可使產生的圖案間距小於其他使用單一、直接的光微影製程所得之圖案間距。例如在一實施例中，形成犧牲層於基底上並使用光微影製程將其圖案化。使用自對準製程沿圖案化犧牲層之側壁形成間隔物。然後移除犧牲層，而剩餘的間隔物可接著作為遮罩，用以形成鰭片。
在第4圖中，形成絕緣材料54於基底50上方以及相鄰的鰭片52之 間。絕緣材料54可為氧化物(例如氧化矽)、氮化物、其他類似材料、或前述之組合，且其形成方法可為高密度電漿化學氣相沉積(HDP-CVD)、流動式化學氣相沉積(FCVD)(例如在遠距電漿(remote plasma)系統進行化學氣相沉積為主的材料沉積且進行後續的固化，使其轉換為另一種材料，例如氧化物)、其他類似方法、或前述之組合。也可使用由任何適當的製程所形成的其他絕緣材料。在繪示的實施例中，絕緣材料54為透過流動式化學氣相沉積製程所形成的氧化矽。形成絕緣材料後即可執行退火製程。在一實施例中，形成絕緣材料54而使過量的絕緣材料54覆蓋鰭片52。雖然將絕緣材料54繪示為單層，但也可在一些實施例中利用多層。舉例而言，在一些實施例中，可先將襯層(未示出)沿著基底50及鰭片52的表面形成。此後，可在襯層上形成填充材料，例如以上討論的材料。
在第5圖中，對絕緣材料54進行移除製程，以移除鰭片52上的絕緣材料54之多餘部分。一些實施例中，可利用平坦化製程(例如化學機械研磨)、回蝕刻(etch-back)製程、前述之組合、或其他類似製程。鰭片52在完成前述平坦化製程後露出，使鰭片52與絕緣材料54的頂表面齊平。
在第6圖中，將絕緣材料54(參見第5圖)凹入以形成淺溝槽隔離(STI)區56。絕緣材料54之凹入使鰭片52在區域50N和區域50P中的上方部份從相鄰的淺溝槽隔離區56之間突出。且淺溝槽隔離區56的頂表面可具有平坦表面(如圖所示)、凸起表面、凹陷表面(例如碟狀)、或前述之組合。可透過適當的蝕刻將淺溝槽隔離區56的頂表面形成為平坦的、凸起的、及/或凹陷的。可使用適當的蝕刻製程將隔離區56凹入，例如對絕緣材料54的材料具有選擇性的蝕刻製程(例如，以比蝕刻鰭片52的材料更快的速率來蝕刻絕緣材料54的材料)。舉例而言，可使用適當的蝕刻製程(例如使用稀釋氫氟(dHF)酸)來移除化學氧化物。
在第2至6圖所述的製程僅是如何形成鰭片52的一示例。一些實施例中，鰭片可透過磊晶成長製程來形成。舉例而言，可形成介電層於基底50的頂表面上，並蝕刻出穿過介電層的溝槽以露出下方的基底50。可磊晶成長同質磊晶(homoepitaxial)結構於溝槽中，且可將介電層凹入，使同質磊晶結構從介電層突出而形成鰭片。此外，一些實施例中，可使用異質磊晶結構作為鰭片52。舉例而言，可將第5圖的鰭片52凹入，然後將與鰭片52不同的材料磊晶成長於凹入的鰭片52上。在此實施例中，鰭片52包括凹入的材料以及設置於凹入的材料上方的磊晶成長材料。在進一步的實施例中，可形成介電層於基底50的頂表面上，並蝕刻出穿過介電層的溝槽以露出下方的基底50。可使用不同於基底50的材料以磊晶成長異質磊晶(heteroepitaxial)結構於溝槽中，且可將介電層凹入，使異質磊晶結構從介電層突出而形成鰭片52。在磊晶成長同質磊晶或異質磊晶結構的實施例中，在成長時可原位摻雜磊晶成長材料，以省略之前或後續的佈植，儘管原位摻雜與佈植摻雜可一起使用。
進一步而言，在區域50N中磊晶成長的材料與區域50P中的材料不同是有益的。在各種實施例中，鰭片52的上方部分可由以下材料形成：矽鍺(SixGe1-x，其中x可介於0至1之間)、碳化矽、純鍺或實質上的純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似材料。舉例而言，形成III-V族半導體化合物的可用材料包含(但不限於)：InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP、或類似材料。
在第6圖的進一步實施例中，可在基底鰭片52及/或基底50中形成合適的井區。一些實施例中，可將P型井區形成於區域50N中，且將N型井區形成於區域50P。一些實施例中，P型井區或N型井區形成於區域50N及區域50P兩者中。在具有不同井區類型的實施例中，可使用光阻或其他遮罩(未繪示)以實現區域50N和區域50P的不同佈植步驟。舉例而言，可在區域50N中的鰭片52 和淺溝槽隔離區56上方形成光阻。將光阻圖案化以露出基底50的區域50P。可使用旋塗技術(spin-on technique)來形成光阻，並可使用適當的光微影技術將其圖案化。將光阻圖案化後，在區域50P中執行n型雜質佈植，且光阻可作為遮罩，以實質上防止將n型雜質佈植至區域50N中。n型雜質可為磷、砷、銻、或類似雜質，其佈植至區域中的劑量小於或等於1015cm-2，例如約1012cm-2至約1015cm-2。一些實施例中，n型雜質的佈植能量可為約1keV至約10keV。在佈植後，可透過例如適當的灰化製程(ashing process)並接著執行濕式清潔製程，將光阻移除。
在區域50P的佈植後，在區域50P中的鰭片52和淺溝槽隔離區56上方形成光阻。將光阻圖案化以露出基底50的區域50N。可使用旋塗技術來形成光阻，並可使用適當的光微影技術將其圖案化。將光阻圖案化後，在區域50N中執行p型雜質佈植，且光阻可作為遮罩，以實質上防止將p型雜質佈植至區域50P中。p型雜質可為硼、氟化硼(BF2)、銦、或類似雜質，其佈植至區域中的劑量小於或等於1015cm-2，例如約1012cm-2至約1015cm-2。一些實施例中，p型雜質的佈植能量可為約1keV至約10keV。在佈植後，可透過例如適當的灰化製程(ashing process)並接著執行濕式清潔製程，將光阻移除。
在執行區域50N及區域50P的佈植後，可執行退火以活化佈植的p型及/或n型雜質。一些實施例中，在成長時可原位摻雜磊晶鰭片的成長材料，以省略佈植，儘管原位摻雜與佈植摻雜可一起使用。
在第7圖中，形成虛設介電層60於鰭片52上。舉例而言，虛設介電層60可為氧化矽、氮化矽、或前述之其組合，並且可透過適當的技術來沉積或熱生長。虛設閘極層62形成於虛設介電層60上方，且遮罩層64形成於虛設閘極層62上方。可在虛設介電層60上方沉積虛設閘極層62，然後使用製程將其平坦化，例如使用化學機械研磨。可沉積遮罩層64於虛設閘極層62上方。虛設閘極層62可為導電材料，且可選自包括非晶矽、多晶矽(polysilicon)、多晶矽鍺 (poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、及金屬的群組。虛設閘極層62的沉積可透過物理氣相沉積、化學氣相沉積、濺鍍(sputter)沉積、或用於沉積導電材料的其他已知並運用於本領域中之技術。虛設閘極層62可由比淺溝槽隔離區56的材料具有較高蝕刻選擇性的其他材料形成。舉例而言，遮罩層64可包括：SiN、SiON、前述之組合、或其他類似材料。在此示例中，橫跨區域50N和區域50P形成單個虛設閘極層62和單個遮罩層64。應注意的是，所示的虛設介電層60只覆蓋鰭片52僅是用於說明。在一些實施例中，可沉積虛設介電層60使其覆蓋淺溝槽隔離區56，且延伸於虛設閘極層62與淺溝槽隔離區56之間。
第8A、8B、9A、9B、10A、10B、10C、10D、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、15C、15D,16A、16B、16C、16D、17A、17B、17C、17D、18A、18B、19A、及19B圖繪示出製造鰭式場效電晶體裝置的各種附加步驟。第8A、8B、9A、9B、10A、10B、10C、10D、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、15C、15D,16A、16B、16C、16D、17A、17B、17C、17D、18A、18B、19A、及19B圖所繪示的部件是在區域50N及區域50P的其中之一。舉例而言，第8A、8B、9A、9B、10A、10B、10C、10D、11A、11B、12A、12B、13A、13B、14A、14B、15A、15B、15C、15D,16A、16B、16C、16D、17A、17B、17C、17D、18A、18B、19A、及19B圖所繪示的結構可適用區域50N及區域50P兩者。區域50N和區域50P的結構差異(若存在)將在各個圖式相應的說明中描述。
在第8A及8B圖中，可使用適當的光微影和蝕刻技術來圖案化遮罩層64(參見第7圖)，以形成遮罩74。然後可將遮罩74的圖案轉移至虛設閘極層62，以形成虛設閘極72。在一些實施例中(未繪示)，也可透過適當的蝕刻技術將遮罩74的圖案轉移至虛設介電層60。虛設閘極72覆蓋鰭片52的個別通道區58。遮罩74的圖案可用於將每個虛設閘極72與鄰近的虛設閘極實體分隔。虛設 閘極72也可具有一長度方向(lengthwise direction)，與相應的鰭片52之長度方向實質上垂直。以下將詳細敘述，虛設閘極72為犧牲閘極且後續將被替換閘極所置換。因此虛設閘極72也可稱為犧牲閘極。其他實施例中，一些虛設閘極72未被置換而留在鰭式場效電晶體裝置最終結構中。
在第8A及8B圖的進一步實施例中，形成閘極密封間隔物80於虛設閘極72、遮罩74、及/或鰭片52露出的表面上。可由熱氧化或沉積並接續非等向性蝕刻來形成閘極密封間隔物80。閘極密封間隔物80可包含：氧化矽、氮化矽、氮化碳矽(SiCN)、碳氧化矽(SiOC)、氮氧化碳矽(SiOCN)、前述之組合、或其他類似材料。可在形成閘極密封間隔物80之後執行輕摻雜源極/汲極(LDD)區(未特別繪示)的佈植。在具有不同裝置類型的實施例中，類似於以上在第6圖中討論的佈植，可在區域50N上方形成遮罩(例如光阻)而露出區域50P，且可將適當類型(例如p型)之雜質佈植至區域50P中的露出的鰭片52。然後可移除遮罩。n型雜質可為先前討論的任何n型雜質，且p型雜質可為先前討論的任何p型雜質。輕摻雜源極/汲極區的雜質劑量為約1012cm-2至約1015cm-2。一些實施例中，可以約1keV至約10keV的佈植能量來佈植適合的雜質。可使用退火以活化佈植的雜質。
在第9A及9B圖中，在沿著虛設閘極72及遮罩74之側壁的閘極密封間隔物80上，形成閘極間隔物86。閘極間隔物86的形成可透過順應性地沉積絕緣材料，然後非等向性地蝕刻此絕緣材料。閘極間隔物86的絕緣材料可包括：氧化矽、氮化矽、氮化碳矽(SiCN)、碳氧化矽(SiOC)、氮氧化碳矽(SiOCN)、前述之組合、或其他類似材料。在一些實施例中，閘極間隔物86可包括複數層(未示出)，使這些層包括不同的材料。
在第10A及10B圖中，形成磊晶源極/汲極區82於鰭片52中，以在個別通道區58中施加應力，由此改善裝置性能。將磊晶源極/汲極區82形成於鰭 片52中，使每個虛設閘極72設置於各個相鄰成對的磊晶源極/汲極區82之間。在一些實施例中，磊晶源極/汲極區82可延伸至鰭片52，也可穿透鰭片52。一些實施例中，使用閘極間隔物86將磊晶源極/汲極區82與虛設閘極72分隔適當的橫向距離，使磊晶源極/汲極區82不會導致隨後形成的鰭式場效電晶體裝置之閘極短路。
區域50N中的磊晶源極/汲極區82之形成可透過：遮罩住區域50P，然後蝕刻區域50N中的鰭片52之源極/汲極區，以形成凹槽於鰭片52中。接著在凹槽中磊晶成長區域50N的磊晶源極/汲極區82。磊晶源極/汲極區82可包括任何適當的材料，例如適用於n型鰭式場效電晶體的材料。舉例而言，若鰭片52是矽，則區域50N中的磊晶源極/汲極區82可包括在通道區58中施加拉伸應變(tensile strain)的材料，例如矽、碳化矽(SiC)、碳磷化矽(SiCP)、磷化矽(SiP)、前述之組合、或其他類似材料。區域50N中的磊晶源極/汲極區82可具有從鰭片52之相應表面隆起的表面，並且可具有刻面(facet)。
區域50P中的磊晶源極/汲極區82之形成可透過：遮罩住區域50N，然後蝕刻區域50P中的鰭片52之源極/汲極區，以形成凹槽於鰭片52中。接著在凹槽中磊晶成長區域50P的磊晶源極/汲極區82。磊晶源極/汲極區82可包括任何適當的材料，例如適用於p型鰭式場效電晶體的材料。舉例而言，若鰭片52是矽，則區域50P中的磊晶源極/汲極區82可包括在通道區58中施加壓縮應變(compressive strain)的材料，例如矽鍺(SiGe)、硼矽鍺(SiGeB)、鍺(Ge)、鍺錫(GeSn)、或其他類似材料。區域50P中的磊晶源極/汲極區82也可具有從鰭片52之相應表面隆起的表面，並且可具有刻面。
與先前所討論的形成輕摻雜源極/汲極區的製程相似，可用摻質佈植磊晶源極/汲極區82及/或鰭片52，以形成源極/汲極區，隨後進行退火。源極/汲極區的雜質濃度為約1019cm-3至約1021cm-3。用於源極/汲極區的n型及/或p型雜 質可為先前討論的任何雜質。一些實施例中，可在成長期間原位(in situ)摻雜磊晶源極/汲極區82。
由於將磊晶製程用於形成磊晶源極/汲極區82於區域50N和區域50P中，磊晶源極/汲極區的上表面具有刻面，且刻面橫向向外延伸超過鰭片52的側壁。一些實施例中，此些刻面導致同一鰭式場效電晶體的相鄰磊晶源極/汲極82區合併，如第10C圖所示。其他實施例中，在磊晶製程完成之後，相鄰的磊晶源極/汲極區82仍是分離的，如第10D圖所示。
在第11A及11B圖中，沉積第一層間介電質(ILD)88於第10A及10B圖所示的結構上。第一層間介電質88可由介電材料形成，且可藉由任何合適的方法沉積，例如：化學氣相沉積、電漿輔助化學氣相沉積、流動式化學氣相沉積、前述之組合、或類似的方法。介電材料可包括磷矽酸鹽玻璃(Phospho-Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)、摻硼磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate，BPSG)、未摻雜的矽酸鹽玻璃(undoped Silicate Glass，USG)、或類似的材料。也可使用透過任何適當的方法所形成的其他絕緣材料。在一些實施例中，設置接觸蝕刻停止層(CESL)87於第一層間介電質88與磊晶源極/汲極區82、遮罩74、和閘極間隔物86之間。接觸蝕刻停止層87可包括介電材料，例如：氮化矽、氧化矽、氮氧化矽、前述之組合、或其他類似材料，其蝕刻速率與其上方的第一層間介電質88之材料的蝕刻速率不同。
在第12A及12B圖中，可執行如化學機械研磨的平坦化製程，使第一層間介電質88的頂表面與虛設閘極72或遮罩74的頂表面齊平(參見第11A及11B圖)。平坦化製程也可移除虛設閘極72上的遮罩74、以及沿著遮罩74之側壁的閘極密封間隔物80及閘極間隔物86的一部分。在平坦化製程後，虛設閘極72、閘極密封間隔物80、閘極間隔物86、及第一層間介電質88的頂表面是彼此齊平 的。因此，虛設閘極72的頂表面經由第一層間介電質88而露出。一些實施例中，可留下遮罩74，此情況下，平坦化製程使第一層間介電質88的頂表面與遮罩74的頂表面齊平(參見第11A及11B圖)。
在第13A及13B圖中，將虛設閘極72、及遮罩74(若存在)在蝕刻步驟中移除，以形成開口90。開口90中的部分虛設介電層60也被移除。一些實施例中，只有虛設閘極72被移除而留下虛設介電層60，且虛設介電層60被開口90露出。在一些實施例中，將虛設介電層60從晶粒之第一區域(例如核心邏輯區域)中的開口90移除，且保留在此晶粒之第二區域(例如輸入/輸出區域)中的開口90中。在一些實施例中，虛設閘極72是透過非等向性乾蝕刻製程來移除。舉例而言，前述蝕刻製程可包括乾蝕刻製程，其使用反應氣體選擇性地蝕刻虛設閘極72，而不蝕刻第一層間介電質88或閘極間隔物86。每個開口90皆露出相應鰭片52的通道區58。每個通道區58皆設置在相鄰成對的磊晶源極/汲極區82之間。在移除期間蝕刻虛設閘極72時，可使用虛設介電層60作為蝕刻停止層。在移除虛設閘極72後，可接著將虛設介電層60可選地(optionally)移除。
在第14A及14B圖中，形成閘極介電層92及閘極電極94作為替換閘極(replacement gate)。可將閘極電極94及閘極介電層92統稱為「閘極堆疊(gate stack)」。閘極堆疊可沿著鰭片52的通道區58之側壁及頂表面延伸。一些實施例中，可使用以下敘述的方法形成閘極堆疊，並參照第20P、20N、21P、21N、22P、22N、23P、23N、24P、24N、25P、25N、26P、26N、27P、及27N圖，且將提供方法的詳細敘述。其他實施例中，可使用以下敘述的方法形成閘極堆疊，並參照第28P、28N、29P、29N、30P、30N、31P、31N、32P、32N、33P、33N、34P、34N、35P、及35N圖，且將提供方法的詳細敘述。在另外的實施例中，可使用以下敘述的方法形成閘極堆疊，並參照第36P、36N、37P、37N、38P、38N、39P、39N、40P、40N、41P、及41N圖，且將提供方法的詳細敘述。
第15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、及17D圖是根據一些實施，繪示出閘極切割製程。第15D~17D圖繪示上視圖。第15A~17A圖是分別沿第15D~17D圖的剖面A-A繪示。第15B~17B圖是分別沿第15D~17D圖的剖面B-B繪示。第15C~17C圖是分別沿第15D~17D圖的剖面C-C繪示。在第15A、15B、15C及15D圖中，形成硬遮罩128於閘極堆疊92/94上方。一些實施例中，硬遮罩128可包含一或多層介電材料，例如氧化矽、氮化鈦、氮化矽、氮氧化矽、前述之組合、或其他類似材料，且可使用化學氣相沉積、原子層沉積、前述之組合、或其他類似製程來沉積。在一些實施例中，硬遮罩128可包括一層或多層介電材料，例如氧化矽、氮化鈦、氮化矽、氧氮化矽、其組合等，並且可使用CVD、ALD、它們的組合等。在一實施例中，硬遮罩128包括：包含氮化鈦的第一遮罩層128A、和包含氮化矽的第二遮罩層128B，第二遮罩層128B形成於第一遮罩層128A上。將硬遮罩128圖案化以形成穿過硬遮罩128的開口130。在一些實施例中，可使用適合的光微影和蝕刻製程來圖案化硬遮罩128。蝕刻製程可為濕或乾蝕刻製程。蝕刻製程可為非等向性蝕刻製程。在一些實施例中，開口130可具有細長的溝槽形狀，以使各溝槽的長度方向實質上平行於鰭片52的長度方向，且實質上垂直於閘極堆疊92/94的長度方向。
在第16A、16B、16C、及16D圖中，將硬遮罩128用於圖案化閘極堆疊92/94。在一些實施例中，使用硬遮罩128作為蝕刻遮罩，透過一或多個合適的蝕刻製程將閘極堆疊92/94圖案化。蝕刻製程可包括濕蝕刻製程、乾蝕刻製程、前述之組合、或類似製程。蝕刻製程可為非等向性蝕刻製程。在一些實施例中，蝕刻製程僅包括乾蝕刻製程。在其他實施例中，蝕刻製程包括乾蝕刻及濕蝕刻製程兩者的組合。在一些實施例中，當蝕刻製程僅包括乾蝕刻製程時，在蝕刻製程之後進行濕式清潔製程，以清除蝕刻製程的殘留物。在一些實施例中，可使用包括Cl2、SiCl4、CH4、O2、CF4、BCl3、Ar、前述之組合、或其他類似的蝕 刻劑之混合物來執行乾蝕刻製程。在一些實施例中，可使用包含HCl、H2O2、去離子水、前述之組合、或其他類似的蝕刻劑之混合物來執行濕蝕刻製程。在一些實施例中，使用去離子水、去離子水和稀釋的HCl的混合物、或其他類似蝕刻劑來執行濕式清潔製程。在一些實施例中，移除閘極堆疊92/94的閘極電極94是透過乾蝕刻製程，此乾蝕刻製程使用包括Cl2、SiCl4、O2、BCl3、前述之組合、或其他類似蝕刻劑的混合物。在一些實施例中，移除閘極堆疊92/94的閘極介電層92是透過乾蝕刻製程，此乾蝕刻製程使用包括BCl3、或其他類似蝕刻劑的混合物。圖案化製程形成開口132，使開口132穿過閘極堆疊92/94並延伸至隔離區56。在一些實施例中，開口132具有斜的側壁。一些實施例中，開口132的頂部具有第一寬度W1且開口132的底部具有第二寬度W2。一些實施例中，第一寬度W1大於第二寬度W2。在一些實施例中，第一寬度W1為約14nm至約50nm之間。在一些實施例中，第二寬度W2為約8nm至約30nm之間。在一些實施例中，比值W1/W2為約1.1至約1.4之間。在一些實施例中，開口132向下延伸至距離隔離區56之最頂表面的深度D1。在一些實施例中，深度D1為約20nm至約55nm。
在一些第16A、16B、16C、及16D圖的進一步實施例中，圖案化閘極堆疊92/94可能被用於形成開口132的蝕刻劑損壞。在一些實施例中，蝕刻劑可從開口132的側壁滲透至圖案化閘極堆疊92/94，且可能損壞圖案化閘極堆疊92/94。參照第20P~41P及20N~41N圖，透過形成如下所述的閘極堆疊92/94，孔縫缺陷不會形成於閘極堆疊92/94中，且閘極切割製程的蝕刻劑不會滲透至孔縫缺陷而損壞閘極堆疊92/94。
在第17A、17B、17C、和17D圖中，介電材料134形成於開口130(參見第15A、15B、15C、和15D圖)和開口132(參見第16A、16B、16C、和16D圖)中。在一些實施例中，介電材料134包括：氧化矽、氮化鈦、氮化矽、氮氧化矽、前述之組合、或其他類似材料，且可使用化學氣相沉積、原子層沉 積、前述之組合、或其他類似製程來形成。在一些實施例中，介電質材料134過度填充開口130和132，使介電質材料134的一部分設置於硬遮罩128的最頂表面上。
在第18A和18B圖中，執行平坦化製程以移除硬遮罩128(參見第17A、17B、17C、和17D圖)和設置於閘極堆疊的最頂表面上的部分介電材料134(參見第17A、17B、17C、和17D圖)。在一些實施例中，平坦化製程可包括化學機械研磨製程、蝕刻製程、前述之組合、或其他類似製程。介電材料134的剩餘部分形成隔離區136，隔離區136將圖案化閘極堆疊92/94的相鄰部分隔開且電性隔離。在第18A和18B圖所示的實施例中，部分圖案化閘極堆疊92/94與鰭片52的二個鰭片重疊。在其他實施例中，部分圖案化閘極堆疊92/94可與鰭片52的一個鰭片或兩個以上的鰭片重疊。
第18A及18B圖的進一步實施例中，在執行平坦化製程後，沉積第二層間介電質108於第一層間介電質88及閘極堆疊92/94(包括閘極介電層92及上方相應的閘極電極94)上。一些實施例中，第二層間介電質108是由流動式化學氣相沉積法所形成的可流動膜。在一些實施例中，第二層間介電質108是由介電材料形成，例如：磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)、未摻雜的矽酸鹽玻璃(USG)、前述之組合、或類似的材料，且可透過任何合適的方法沉積，例如：化學氣相沉積、電漿輔助化學氣相沉積、前述之組合、或類似方法。一些實施例中，在形成第二層間介電質108之前，將閘極堆疊92/94凹入，使凹槽形成於閘極堆疊92/94的正上方上並位於閘極間隔物86的兩部分之間。閘極遮罩96包括一或多層介電材料，例如：氮化矽、氮氧化矽、前述之組合、或類似材料，將其填入凹槽中，然後進行平坦化製程，以移除延伸至第一層間介電質88上方的介電材料之多餘部分。隨後形成的閘極接觸件110(參見第19A及19B圖)穿過閘極遮罩96，以接觸相應的凹入的閘極電極94 之頂表面。
在第19A及19B圖中，根據一些實施例，閘極接觸件110和源極/汲極接觸件112是穿過第二層間介電質108及第一層間介電質88而形成。用於源極/汲極接觸件112的開口是穿過第一層間介電質88及第二層間介電質108而形成，且用於閘極接觸件110的開口是穿過第二層間介電質108及閘極遮罩96而形成。可使用適當的光微影及蝕刻技術來形成前述開口。在形成用於源極/汲極接觸件112的開口後，穿過用於源極/汲極接觸件112的開口形成矽化物層114。一些實施例中，沉積金屬材料於用於源極/汲極接觸件112的開口中。金屬材料可包括：Ti、Co、Ni、NiCo、Pt、NiPt、Ir、PtIr、Er、Yb、Pd、Rh、Nb、前述之組合、或其他類似材料，且可使用物理氣相沉積、濺鍍、前述之組合、或其他類似製程來形成。接著執行退火製程以形成矽化物層114。在磊晶源極/汲極區82包含矽的一些實施例中，前述退火製程使金屬材料與矽起反應，以形成金屬材料的矽化物於金屬材料與磊晶源極/汲極區82的界面處。在形成矽化物層114後，使用適合的移除製程移除金屬材料未起反應的部分。隨後，在用於源極/汲極接觸件112的開口中及用於閘極接觸件110的開口中形成襯層(例如：擴散阻障層、黏著層、或其他層)及導電材料。襯層可包括：鈦、氮化鈦、鉭、氮化鉭、前述之組合、或其他類似材料。導電材料可為：銅、銅合金、銀、金、鎢、鈷、鋁、鎳、前述之組合、或其他類似材料。可執行如化學機械研磨製程的平坦化製程，將多餘的材料從第二層間介電質108的表面移除。剩餘的襯層及導電材料在開口中形成源極/汲極接觸件112及閘極接觸件110。源極/汲極接觸件112實體及電性耦合至相應的磊晶源極/汲極區82，且閘極接觸件110實體及電性耦合至相應的閘極電極94。源極/汲極接觸件112及閘極接觸件110可在不同的製程中形成，或者可在相同的製程中形成。雖然所示的源極/汲極接觸件112及閘極接觸件110是形成於相同的剖面中，應理解的是，各個源極/汲極接觸件112及閘極接觸件110可形成 於不同的剖面中，可避免接觸件短路。
第20P、20N、21P、21N、22P、22N、23P、23N、24P、24N、25P、25N、26P、26N、27P及27N圖是根據一些實施例，繪示出製造閘極堆疊之中間階段的剖面示意圖。第20P~27P圖繪示出區域50P(參見第2~7圖)中第14B圖之區域89的詳細視圖。第20N~27N圖繪示出區域50N(參見第2~7圖)中第14B圖之區域89的詳細視圖。第20P及20N圖分別繪示出區域50P中的開口90(參見第13B圖)之開口90P及區域50N中的開口90之開口90N。如下將詳細敘述形成閘極堆疊92P/94P(包括閘極介電層92P及上方相應的閘極電極94P，如第27P圖所示)於開口90P中，以及形成閘極堆疊92N/94N(包括閘極介電層92N及上方相應的閘極電極94N)於開口90N中。
在第20P及20N圖的進一步實施例中，分別將閘極介電層92P形成於區域50P中的開口90P中以及閘極介電層92N形成於區域50N中的開口90N中。將閘極介電層92P及92N分別順應性地沉積於開口90P及開口90N中，例如沉積於鰭片52的頂表面和側壁上以及閘極密封間隔物80/閘極間隔物86的側壁上。閘極介電層92P及92N也可形成於第一層間介電質88的頂表面上。在一些實施例中，每個閘極介電層92P和92N可包括：氧化矽、氮化矽、或前述材料的多層。在一些實施例中，每個閘極介電層92N和92P可包括高介電常數介電材料，並且在這些實施例中，閘極介電層92P和92N的介電常數值可大於約7.0，並可包括：Hf、Al、Zr、La、Mg、Ba、Ti、Pb、前述之組合、或其他類似材料的金屬氧化物或矽酸鹽。閘極介電層92P和92N的形成方法可包括分子束沉積(Molecular-Beam Deposition，MBD)、原子層沉積、電漿輔助化學氣相沉積、前述之組合、或類似方法。在部分虛設介電層60保留在開口90P和90N的實施例中，閘極介電層92P和92N包括虛設介電層60的材料(例如SiO2)。
一些實施例中，可同時順應性地沉積相同介電材料於開口90P及 90N中，分別將閘極介電層92P形成於區域50P中以及閘極介電層92N形成於區域50N中。在這樣的實施例中，閘極介電層92P和92N包括相同的介電材料。在其他實施例中，用於在區域50P中形成閘極介電層92P的製程可與用於在區域50N中形成閘極介電層92N的製程不同並且不同時進行。在這樣的實施例中，閘極介電層92P和92N可包括不同的介電材料。當使用非同時進行的製程時，可使用各種遮罩步驟來遮罩及露出區域50P和50N中的適當區域。在一些實施例中，閘極介電層92P的厚度為約8Å至約100Å。在一些實施例中，閘極介電層92N的厚度為約8Å至約100Å。一些實施例中，當閘極介電層92P和閘極介電層92N的厚度小於約8Å時，此較小厚度導致通過閘極介電層92P和92N的高漏電流。在一些實施例，當閘極介電層92P和閘極介電層92N的厚度大於100Å時，此較大厚度導致較差的裝置速度。
在第21P和21N圖中，形成P型功函數層941於區域50P的開口90P中。在一些實施例中，在區域50P和區域50N兩者的開口90P和90N中形成P型功函數材料。在這樣的實施例中，隨後將P型功函數材料從區域50N移除，使P型功函數材料僅保留在區域50P中並形成P型功函數層941。在其他實施例中，形成遮罩層於區域50N上方，並且在區域50P的開口90P中形成P型功函數材料。在這樣的實施例中，形成P型功函數材料於開口90P中之後，移除遮罩層。一些實施例中，P型功函數層941可包括：TiN、WN、TaN、Ru、Co、前述之組合、前述材料之多層、或其他類似材料，並且可使用物理氣相沉積、化學氣相沉積、原子層沉積、前述之組合、或其他類似製程來形成。在一些實施例中，P型功函數層941的厚度為約5Å至約300Å。在一些實施例中，當P型功函數層941的厚度小於約5Å時，此較小厚度導致裝置的功函數值不足以及整體晶圓的功函數值和功函數層厚度不均勻。在一些實施例中，當P型功函數層941的厚度大於約300Å時，此較大厚度導致高的閘極電阻(RG)。
在第22P和22N圖中，形成N型功函數層942於區域50P的開口90P中及區域50N的開口90N中。一些實施例中，N型功函數層942可包括：Ti、Ag、Al、TiAl、TiAlN、TiAlC、TaC、TaCN、TaSiN、TaAlC、Mn、Zr、前述之組合、前述材料之多層、或其他類似材料，並且可使用物理氣相沉積、化學氣相沉積、原子層沉積、前述之組合、或其他類似製程來形成。在一些實施例中，N型功函數層942的厚度為約8Å至約400Å。在一些實施例中，當N型功函數層942的厚度小於約8Å時，此較小厚度導致裝置的功函數值不足以及整體晶圓的功函數值和功函數層厚度不均勻。在一些實施例中，當N型功函數層942的厚度大於約400Å時，此較大厚度導致高的閘極電阻(RG)。
在第23P和23N圖中，形成保護層943於區域50P的開口90P中及區域50N的開口90N中。一些實施例中，保護層943可包括：Ti、Si、TiN、TiSi、TiAl、SiC、TaN、前述之組合、前述材料之多層、或其他類似材料，並且可使用物理氣相沉積、化學氣相沉積、原子層沉積、前述之組合、或其他類似製程來形成。一些實施例中，保護層943在後續製程步驟期間保護N型功函數層942免於氧化。在一些實施例中，保護層943的厚度為約5Å至約100Å。在一些實施例中，當保護層943的厚度小於約5Å時，此較小厚度不能提供P型功函數層941及N型功函數層942足夠的保護且具有較差的整體晶圓之厚度均勻性。在一些實施例中，當保護層943的厚度大於約100Å時，此較大厚度導致較高的閘極電阻(RG)並導致有效功函數衰退。
在一些開口90P和90N的寬度為約為23nm至約300nm的實施例中，前述的層，例如：閘極介電層92P和92N、P型功函數層941、N型功函數層942、及保護層943，可不順應性地沉積於開口90P和90N中。在一些實施例中，設置於開口90P和90N的側壁之上方部分的層之厚度可大於設置於開口90P和90N的側壁之下方部分的層之厚度。此些層的非順應性沉積導致開口90P和90N之上方部 分變窄或夾止(pinch off)。開口90P和90N之上方部分變窄可妨礙後續沉積於開口90P和90N中的其他層完全填滿開口90P和90N。在一些實施例中，由於開口90P和90N的部分填充，所得的閘極堆疊可包含孔縫缺陷，因此對閘極堆疊的功能產生不利影響。如下將更詳細描述，執行蝕刻製程以加寬開口90P和90N之上方部分，改善開口90P和90N的填充性質並且減少/避免任何孔縫缺陷。
在第24P和24N圖中，執行蝕刻製程(由箭頭116所標示)以加寬開口90P和90N之上方部分。在一些實施例中，蝕刻製程116是以從氣體混合物所產生的電漿來執行的電漿製程，前述氣體混合物包括：Ar、He、H2、N2、CF4、Cl2、BCl3、前述之組合、或其他類似氣體。在一些實施例中，蝕刻製程116是以約200W至約1400W的電漿功率來執行。在一些實施例中，蝕刻製程116可在基底偏壓約30V至約250V間執行。在一些實施例中，蝕刻製程116可在壓力約4mTorr至約200mTorr間執行。在一些實施例中，蝕刻製程116可在溫度約20℃至約250℃間執行。在一些實施例中，蝕刻製程116執行蝕刻的時間長度為約5s至350s。
一些實施例中，蝕刻製程116將部分保護層943、N型功函數層942、及/或P型功函數層941從開口90P和90N之上方部分的側壁移除，以加寬開口90P和90N之上方部分。在一些實施例中，移除的材料量依蝕刻製程116的參數而定，且可透過調整電漿功率、基底偏壓、壓力、溫度、蝕刻時間、及/或蝕刻製程116的電漿組成來調整移除的材料量。在一些實施例中，蝕刻製程116將保護層943從開口90P和90N之上方部分的側壁完全移除。在其它實施例中，除了將保護層943從開口90P和90N之上方部分的側壁完全移除，蝕刻製程116還將部分P型功函數層941從開口90N之上方部分的側壁移除以及將部分P型功函數層941或部分N型功函數層942從開口90P之上方部分的側壁移除。
在一些實施例中，執行蝕刻製程116之後，N型功函數層942和保護層943在沿著開口90P和90N之側壁具有不均勻的厚度。在一些實施例中，保護層 943的厚度隨著保護層943沿著開口90P和90N的側壁延伸遠離相應的通道區58而減小。在一些實施例中，N型功函數層942的厚度隨著N型功函數層942沿著開口90P和90N的側壁延伸遠離相應的通道區58而減小。在一些實施例中，N型功函數層942可沿著開口90P和90N的側壁一直延伸到開口90P和90N的頂部。在其他實施例中，N型功函數層942可不到達開口90P和90N的頂部，並可部分地襯於開口90P和90N的側壁。
在第25P和25N圖中，執行蝕刻製程116之後(參見第24P和24N圖)，保護層944形成於區域50P的開口90P中以及區域50N的開口90N中。在一些實施例中，可使用與上述的保護層943類似的材料和方法來形成保護層944，並可參考第23P和23N圖描述的，在此不再重複描述。在一些實施例中，保護層944與保護層943包括相同的材料。在其他實施例中，保護層944與保護層943包括不同的材料。在一些實施例中，保護層944保護N型功函數層942的露出部分及/或P型功函數層941的露出部分，使其在隨後的製程步驟期間不被O、C、及F拾取(pickup)。在一些實施例中，保護層944的厚度為約5Å至約100Å。在一些實施例中，當保護層944的厚度小於約5Å時，此較小厚度不能提供P型功函數層941及N型功函數層942足夠的保護且導致整體晶圓的厚度不均勻。在一些實施例中，當保護層944的厚度大於約100Å時，此較大厚度導致較高的閘極電阻(RG)並導致有效功函數衰退。
在第26P和26N圖中，形成膠層945於區域50P的開口90P中及區域50N的開口90N中。在一些實施例中，膠層945可包括：Ti、TiN、Co、W、前述之組合、前述材料之多層、或其他類似材料，並且可使用物理氣相沉積、化學氣相沉積、原子層沉積、前述之組合、或其他類似製程來形成。在一些實施例中，膠層945的厚度為約8Å至約90Å。在一些實施例中，當膠層945的厚度小於約8Å時。此較小厚度的膠層945可能無法完全覆蓋晶圓且對後續形成的填充材料946 的成核(nucleation)產生不利的影響。在一些實施例中，當膠層945的厚度大於約90Å時，此較大厚度可導致較高的閘極電阻(RG)。然後在區域50P的開口90P中及區域50N的開口90N中形成填充材料946。在一些實施例中，填充材料946過度填充開口90P和90N，使部分填充材料946沿著第一層間介電質88的頂表面延伸。填充材料946可包括：Co、Ru、Al、Ag、Au、W、Ni、Ti、Cu、Mn、Pd、Re、Ir、Pt、Zr、前述之合金、前述之組合、前述材料之多層、或其他類似材料，並且可使用物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、前述之組合、或其他類似製程來形成。如以上參照第21P及21N圖所述，透過加寬開口90P和90N，填充材料946完全填滿開口90P和90N，而未形成孔縫缺陷於填充材料946內。
透過形成不具有孔縫缺陷的填充材料946，可避免孔縫缺陷引起的各種問題。舉例而言，孔縫缺陷引起的各種問題包括：由於填充材料946內的氣隙(air gap)造成的高閘極電阻(RG)、由於填充材料946與閘極堆疊的其他層之間的較差接觸造成的裝置速度降低、在隨後執行的閘極切割製程期間，由於化學品/氣體滲入孔縫缺陷而使閘極堆疊層氧化所造成的閘極電阻(RG)增加、以及功函數和臨界電壓(Vt)降低。
第27P和27N圖中，在形成填充材料946之後，可執行如化學機械研磨製程的平坦化製程，以移除層92P、92N、941~946的多餘部分，其多餘部分是位於第一層間介電質88的頂表面上方。開口90P內的閘極介電層92P之剩餘部分形成區域50P中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極介電質92P。開口90P內的層941~946之剩餘部分形成區域50P中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極電極94P。閘極電極94P與相應的閘極介電質92P形成區域50P中的閘極堆疊92P/94P。開口90N內的閘極介電層92N之剩餘部分形成區域50N中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極介電質92N。開口90N 內的層942~946之剩餘部分形成區域50N中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極電極94N。閘極電極94N與相應的閘極介電質92N形成區域50N中的閘極堆疊92N/94N。一些實施例中，填充材料946的剩餘部分具有不均勻的寬度，使填充材料946的剩餘部分的寬度隨著填充材料946的剩餘部分從第一層間介電質88的最頂表面(參見第14B圖)延伸朝向相應的通道區58而減小。
一些實施例中，在形成閘極堆疊92P/94P和92N/94N之後，可在閘極切割製程中對閘極堆疊92P/94P和92N/94N進行圖案化。一些實施例中，可參照以上敘述和第15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、及17D圖來執行閘極切割製程，此處不再重複描述。參照第20P、20N、21P、21N、22P、22N、23P、23N、24P、24N、25P、25N、26P、26N、27P、及27N圖，透過形成如上所述的閘極堆疊92P/94P和92N/94N，孔縫缺陷不會形成於閘極堆疊92P/94P和92N/94N中，且閘極切割製程的蝕刻劑不會滲透至孔縫缺陷而損壞閘極堆疊92P/94P和92N/94N。
第28P、28N、29P、29N、30P、30N、31P、31N、32P、32N、33P、33N、34P、34N、35P、及35N圖是根據一些實施例，繪示出製造閘極堆疊之中間階段的剖面示意圖。第28P~35P圖繪示出區域50P(參見第2~7圖)中第14B圖之區域89的詳細視圖。第28N~35N圖繪示出區域50N(參見第2~7圖)中第14B圖之區域89的詳細視圖。如下將詳細敘述形成閘極堆疊92P/94P(包括閘極介電質92P及上方相應的閘極電極94P)於區域50P的開口90P中，以及形成閘極堆疊92N/94N(包括閘極介電質92N及上方相應的閘極電極94N，如第35N圖所繪示)於區域50N的開口90N中。一些實施例中，以下參照第28P、28N、29P、29N、30P、30N、31P、31N、32P、32N、33P、33N、34P、34N、35P、及35N圖所敘述的製程步驟與以上參照第20P、20N、21P、21N、22P、22N、23P、23N、24P、24N、25P、25N、26P、26N、27P、及27N圖所敘述的製程步驟類似，其中相同 的部件用相同的數字符號標記，且此處不重複描述相同的部件。
在第28P及28N圖中，在形成P型功函數層941於區域50P的開口90P中(如以上參照第21P及21N圖所述)之後，形成保護層943於區域50P的開口90P中以及區域50N的開口90N中(如以上參照第23P及23N圖所述)，此處不重複敘述。
在第29P和29N圖中，執行蝕刻製程(由箭頭118所標示)以加寬開口90P和90N之上方部分。一些實施例中，蝕刻製程118與上述參照第24P及24N圖所述的蝕刻製程116類似，此處不重複敘述。一些實施例中，蝕刻製程118將部分閘極介電層92N、P型功函數層941、或保護層943從開口90P和90N之上方部分的側壁移除，以加寬開口90P和90N之上方部分。在一些實施例中，移除的材料量依蝕刻製程118的參數而定，且可透過調整電漿功率、基底偏壓、壓力、溫度、蝕刻時間、及/或蝕刻製程118的電漿組成來調整移除的材料量。在一些實施例中，蝕刻製程118將保護層943從開口90P和90N之上方部分的側壁完全移除。在其它實施例中，除了將保護層943從開口90P和90N之上方部分的側壁完全移除，蝕刻製程118進一步將部分P型功函數層941從開口90P之上方部分的側壁移除以及將部分閘極介電層92N從開口90N之上方部分的側壁移除。
在一些實施例中，執行蝕刻製程118之後，P型功函數層941和保護層943在沿著開口90P和90N之側壁具有不均勻的厚度。在一些實施例中，保護層943的厚度隨著保護層943沿著開口90P和90N的側壁延伸遠離相應的通道區58而減小。在一些實施例中，P型功函數層941的厚度隨著P型功函數層941沿著開口90P的側壁延伸遠離相應的通道區58而減小。在一些實施例中，P型功函數層941可沿著開口90P的側壁一直延伸到開口90P的頂部。在其他實施例中，P型功函數層941可不到達開口90P的頂部，並可部分地襯於開口90P的側壁。
在第30P及30N圖中，如以上參照第22P及22N圖所述，形成N型功 函數層942於區域50P的開口90P中及區域50N的開口90N中，此處不重複敘述。
在第31P及31N圖中，如以上參照第25P及25N圖所述，形成保護層944於區域50P的開口90P中及區域50N的開口90N中，此處不重複敘述。
在第32P和32N圖中，執行另一蝕刻製程(由箭頭120所標示)以加寬開口90P和90N之上方部分。一些實施例中，蝕刻製程120與以上參照第24P及24N圖所述的蝕刻製程116類似，此處不重複敘述。一些實施例中，蝕刻製程120將部分N型功函數層942或部分保護層944從開口90P和90N之上方部分的側壁移除，以加寬開口90P和90N之上方部分。在一些實施例中，移除的材料量依蝕刻製程120的參數而定，且可透過調整電漿功率、基底偏壓、壓力、溫度、蝕刻時間、及/或蝕刻製程120的電漿組成來調整移除的材料量。在一些實施例中，蝕刻製程120將保護層944從開口90P和90N之上方部分的側壁完全移除。在其它實施例中，除了將保護層944從開口90P和90N之上方部分的側壁完全移除，蝕刻製程120進一步將部分N型功函數層942從開口90P及90N之上方部分的側壁移除。
在一些實施例中，執行蝕刻製程120之後，N型功函數層942和保護層944在沿著開口90P和90N之側壁具有不均勻的厚度。在一些實施例中，保護層944的厚度隨著保護層944沿著開口90P和90N的側壁延伸遠離相應的通道區58而減小。在一些實施例中，N型功函數層942的厚度隨著N型功函數層942沿著開口90P和90N的側壁延伸遠離相應的通道區58而減小。在一些實施例中，N型功函數層942可沿著開口90P和90N的側壁一直延伸到開口90P和90N的頂部。在其他實施例中，N型功函數層942可不到達開口90P和90N的頂部，並可部分地襯於開口90P和90N的側壁。
在第33P及33N圖中，形成保護層947於區域50P的開口90P中及區域50N的開口90N中。一些實施例中，可使用與以上參照第23P及23N圖所述的保護層943之類似材料及方法來形成保護層947，此處不重複敘述。
在第34P和34N圖中，形成膠層945於區域50P的開口90P中及區域50N的開口90N中，如以上參照第26P及26N圖所述，此處不重複敘述。然後在區域50P的開口90P中及區域50N的開口90N中形成填充材料946，如以上參照第26P及26N圖所述，此處不重複敘述。如以上參照第29P、29N、32P、及32N圖所述，透過加寬開口90P和90N，填充材料946完全填滿開口90P和90N，而未形成孔縫缺陷於開口90P和90N的填充材料946內。
第35P和35N圖中，在形成填充材料946之後，可執行如化學機械研磨製程的平坦化製程，以移除層92P、92N、941~947的多餘部分，其多餘部分是位於第一層間介電質88的頂表面上方。開口90P內的閘極介電層92P之剩餘部分形成區域50P中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極介電質92P。開口90P內的層941~947之剩餘部分形成區域50P中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極電極94P。閘極電極94P與相應的閘極介電質92P形成區域50P中的閘極堆疊92P/94P。開口90N內的閘極介電層92N之剩餘部分形成區域50N中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極介電質92N。開口90N內的層942~947之剩餘部分形成區域50N中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極電極94N。閘極電極94N與相應的閘極介電質92N形成區域50N中的閘極堆疊92N/94N。一些實施例中，填充材料946的剩餘部分具有不均勻的寬度，使填充材料946的剩餘部分的寬度隨著填充材料946的剩餘部分從第一層間介電質88的最頂表面(參見第14B圖)延伸朝向相應的通道區58而減小。
一些實施例中，在形成閘極堆疊92P/94P和92N/94N之後，可在閘極切割製程中對閘極堆疊92P/94P和92N/94N進行圖案化。一些實施例中，可參照以上敘述和第15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、及17D圖來執行閘極切割製程，此處不再重複描述。參照第28P、28N、29P、29N、30P、30N、31P、31N、32P、32N、33P、33N、34P、34N、35P、及35N 圖，透過形成如上所述的閘極堆疊92P/94P和92N/94N，孔縫缺陷不會形成於閘極堆疊92P/94P和92N/94N中，且閘極切割製程的蝕刻劑不會滲透至孔縫缺陷而損壞閘極堆疊92P/94P和92N/94N。
第36P、36N、37P、37N、38P、38N、39P、39N、40P、40N、41P、及41N圖是根據一些實施例，繪示出製造閘極堆疊之中間階段的剖面示意圖。第36P~41P圖繪示出區域50P(參見第2~7圖)中第14B圖之區域89的詳細視圖。第36N~41N圖繪示出區域50N(參見第2~7圖)中第14B圖之區域89的詳細視圖。如下將詳細敘述形成閘極堆疊92P/94P(包括閘極介電層92P及上方相應的閘極電極94P，如第41P圖所繪示)於區域50P的開口90P中，以及形成閘極堆疊92N/94N(包括閘極介電層92N及上方相應的閘極電極94N，如第41N圖所繪示)於區域50N的開口90N中。一些實施例中，以下參照第36P、36N、37P、37N、38P、38N、39P、39N、40P、40N、41P、及41N圖所敘述的製程步驟與以上參照第20P、20N、21P、21N、22P、22N、23P、23N、24P、24N、25P、25N、26P、26N、27P、及27N圖所敘述的製程步驟類似，其中相同的部件用相同的數字符號標記，且此處不重複描述相同的部件。
第36P及36N圖中，在形成N型功函數層942於區域50P的開口90P中及區域50N的開口90N中(如以上參照第22P及22N圖所述)之後，形成犧牲層122於區域50P的開口90P中及區域50N的開口90N中。在一些實施例中，犧牲層122過度填充開口90P和90N，使部分犧牲層122沿著第一層間介電質88的頂表面延伸。一些實施例中，犧牲層122可包含：有機光敏交聯(organic photo sensitive cross linking)聚合物材料(例如有機背側抗反射塗膜(backside anti-reflective coating，BARC))、光阻、或其他類似材料，且可使用旋轉塗佈(spin coating)製程或其他類似製程來形成。一些實施例中，在形成犧牲層122之前，形成助黏劑(adhesion promoter)(例如六甲基二矽氮烷(Hexamethyl disilazane，HMDS)) 及硬遮罩層(例如包含TiN)。一些實施例中，當犧牲層122包括有機背側抗反射塗膜時，犧牲層122是使用旋轉塗佈來形成，並接續進行烘烤製程以移除溶劑。一些實施例中，犧牲層122的厚度為約300nm至約2000nm。
在第37P及37N圖中，執行蝕刻製程(由箭頭124所標示)以回蝕刻第一層間介電質88的頂表面之下的犧牲層122。在一些實施例中，蝕刻製程124是以從氣體混合物所產生的電漿來執行的電漿製程，前述氣體混合物包括：H2、N2、前述之組合、或其他類似氣體。在一些實施例中，蝕刻製程124是以約20W至約300W的電漿功率來執行。在一些實施例中，蝕刻製程124可在基底偏壓約25V至約150V間執行。在一些實施例中，蝕刻製程124可在壓力約8mTorr至約100mTorr間執行。在一些實施例中，蝕刻製程124可在溫度約20℃至約200℃間執行。在一些實施例中，蝕刻製程124執行蝕刻的時間長度為約10秒至400秒。
一些實施例中，可調整蝕刻製程124的參數，以選擇性地蝕刻犧牲層122而未顯著地蝕刻N型功函數層942。一些實施例中，在區域50P中，將犧牲層122之頂表面凹入至距離第一層間介電質88之頂表面的距離DP。一些實施例中，距離DP為約32nm至約80nm。一些實施例中，距離DP為開口90P之高度HP的約20%至約75%。一些實施例中，在區域50N中，將犧牲層122之頂表面凹入至距離第一層間介電質88之頂表面的距離DN。一些實施例中，距離DN為約32nm至約80nm。一些實施例中，距離DN為開口90N之高度HN的約20%至約75%。
在第38P及38N圖中，執行蝕刻製程(由箭頭126所標示)將部分P型功函數層941及N型功函數層942選擇性地移除，以加寬開口90P和90N之上方部分並改善開口90P和90N的填充性質。一些實施例中，當凹入的犧牲層122之頂表面上方的部分P型功函數層941及N型功函數層942被完全移除時，蝕刻製程126停止於閘極介電層92P。一些實施例中，在完成蝕刻製程126後，P型功函數層941的頂表面和N型功函數層942的頂表面實質上與凹入的犧牲層122的頂表面的齊 平。在一些實施例中，蝕刻製程126為濕蝕刻製程，其可使用包含HCl、H2O2、HF、NH4OH、H3PO4、去離子水、或其他類似物的混合物來執行。在第38P及38N圖所繪示的實施例中，蝕刻製程126也可移除部分閘極介電層92P，相較於第37P及37N圖所示的對應表面，改變了開口90P和90N中的閘極介電層92P之暴露表面的斜率。其他實施例中，蝕刻製程126對於移除P型功函數層941及N型功函數層942具有高選擇性，而實質上不蝕刻閘極介電層92P。在此些實施例中，開口90P和90N中的閘極介電層92P之暴露表面的斜率實質上不變且與第37P及37N圖所示的對應表面實質上相同。
在一些實施例中，當距離DN(DP)小於開口90N(90P)之高度HN(HP)的約20%時，此較小距離不能使開口90N(90P)的頂部足夠地加寬，而無法避免與孔縫缺陷相關的問題。在一些實施例中，當距離DN(DP)大於開口90N(90P)之高度HN(HP)的約75%時，此較大距離導致有效功函數衰退、臨界電壓(Vt)增加、飽和電流(Isat)減小、以及由於閘極堆疊層減損(例如所移除的部分P型功函數層941和N型功函數層942)導致較差的裝置啟動性能(turn-on performance)。
在第39P及39N圖中，移除凹入的犧牲層122(參見第38P及38N圖)。一些實施例中，凹入的犧牲層122之移除可使用灰化製程(ashing process)並接續進行濕式清潔製程。一些實施例中，灰化製程是以從氣體混合物所產生的電漿來執行的電漿製程，前述氣體混合物包括：N2、H2、前述之組合、或其他類似氣體。一些實施例中，當灰化製程為電漿製程時，此電漿製程是在未有任何基底偏壓的情況下執行。一些實施例中，當灰化製程為電漿製程時，此電漿製程是在溫度約50℃至約300℃間執行。在一些實施例中，可使用包含去離子水、稀釋的氫氟酸(dHF)、前述之組合、或其他類似的蝕刻劑之混合物來執行濕式清潔製程。
在第40P和40N圖中，形成膠層945於區域50P的開口90P中及區域50N的開口90N中，如以上參照第26P及26N圖所述，此處不重複敘述。然後在區域50P的開口90P中及區域50N的開口90N中形成填充材料946，如以上參照第26P及26N圖所述，此處不重複敘述。如以上參照第38P及38N圖所述，透過加寬開口90P和90N，填充材料946完全填充開口90P和90N，而未形成孔縫缺陷於開口90P和90N的填充材料946內。
第41P和41N圖中，在形成填充材料946之後，可執行如化學機械研磨製程的平坦化製程，以移除層92P、92N、945、及946的多餘部分，其多餘部分是位於第一層間介電質88的頂表面上方。開口90P內的閘極介電層92P之剩餘部分形成區域50P中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極介電質92P。開口90P內的層941、942、945、及946之剩餘部分形成區域50P中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極電極94P。閘極電極94P與相應的閘極介電質92P形成區域50P中的閘極堆疊92P/94P。開口90N內的閘極介電層92N之剩餘部分形成區域50N中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極介電質92N。開口90N內的層942、945、及946之剩餘部分形成區域50N中所得的鰭式場效電晶體裝置之替換閘極堆疊的閘極電極94N。閘極電極94N與相應的閘極介電質92N形成區域50N中的閘極堆疊92N/94N。
一些實施例中，在形成閘極堆疊92P/94P和92N/94N之後，可在閘極切割製程中對閘極堆疊92P/94P和92N/94N進行圖案化。一些實施例中，可參照以上敘述和第15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、及17D圖來執行閘極切割製程，此處不再重複描述。參照第36P、36N、37P、37N、38P、38N、39P、39N、40P、40N、41P、及41N圖，透過形成如上所述的閘極堆疊92P/94P和92N/94N，孔縫缺陷不會形成於閘極堆疊92P/94P和92N/94N中，且閘極切割製程的蝕刻劑不會滲透至孔縫缺陷而損壞閘極堆疊92P/94P和 92N/94N。
第42圖是根據一些實施例，繪示出半導體裝置之形成方法4200的流程圖。方法4200可用於形成閘極堆疊於半導體裝置的p型裝置區域和n型裝置區域兩者中。在一些實施例中，當方法4200形成閘極堆疊於半導體裝置的n型裝置區域中時，方法4200的所有製程步驟皆被執行。在一些實施例中，當方法4200形成閘極堆疊於半導體裝置的p型裝置區域中時，除了步驟4209外，方法4200的所有製程步驟皆被執行。方法4200起始於步驟4201，其中形成犧牲閘極(例如在第8A及8B圖所繪示的閘極72)於基底(例如在第8A及8B圖所繪示的基底50)的主動區上，如以上參照第8A及8B圖所述。在步驟4203中，移除犧牲閘極以形成開口(例如在第13A及13B圖所繪示的開口90)，如以上參照第13A及13B圖所述。在步驟4205中，形成閘極介電層(例如在第20P圖所繪示的閘極介電層92P)於開口中，如以上參照第20P圖所述。在步驟4207中，形成P型功函數層(例如在第21P圖所繪示的P型功函數層941)於開口中，如以上參照第21P圖所述。在一些實施例中，當方法4200形成閘極堆疊於半導體裝置的p型裝置區域中時，將步驟4209省略。在一些實施例中，當方法4200形成閘極堆疊於半導體裝置的n型裝置區域中時，執行步驟4209，其中將P型功函數層從開口移除，如以上參照第21N圖所述。在步驟4211中，形成N型功函數層(例如在第22P圖所繪示的N型功函數層942)於開口中，如以上參照第22P圖所述。在步驟4213中，形成第一保護層(例如在第23P圖所繪示的保護層943)於開口中，如以上參照第23P圖所述。在步驟4215中，執行蝕刻製程(例如在第24P圖所繪示的蝕刻製程116)以加寬開口的上方部分，如以上參照第24P圖所述。在步驟4217中，形成第二保護層(例如在第25P圖所繪示的保護層944)於開口中，如以上參照第25P圖所述。在步驟4219中，以導電材料(例如在第26P圖所繪示的膠層945以及填充材料946)填充開口，如以上參照第26P圖所述。在步驟4221中，執行閘極切割製程，如以上參 照第15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、及17D圖所述。
第43圖是根據一些實施例，繪示出半導體裝置之形成方法4300的流程圖。方法4300可用於形成閘極堆疊於半導體裝置的p型裝置區域和n型裝置區域兩者中。在一些實施例中，當方法4300形成閘極堆疊於半導體裝置的n型裝置區域中時，方法4300的所有製程步驟皆被執行。在一些實施例中，當方法4300形成閘極堆疊於半導體裝置的p型裝置區域中時，除了步驟4309外，方法4300的所有製程步驟皆被執行。方法4300起始於步驟4301，其中形成犧牲閘極(例如在第8A及8B圖所繪示的閘極72)於基底(例如在第8A及8B圖所繪示的基底50)的主動區上，如以上參照第8A及8B圖所述。在步驟4303中，移除犧牲閘極以形成開口(例如在第13A及13B圖所繪示的開口90)，如以上參照第13A及13B圖所述。在步驟4305中，形成閘極介電層(例如在第20P圖所繪示的閘極介電層92P)於開口中，如以上參照第20P圖所述。在步驟4307中，形成P型功函數層(例如在第21P圖所繪示的P型功函數層941)於開口中，如以上參照第21P圖所述。在一些實施例中，當方法4300形成閘極堆疊於半導體裝置的p型裝置區域中時，將步驟4309省略。在一些實施例中，當方法4300形成閘極堆疊於半導體裝置的n型裝置區域中時，執行步驟4309，其中將P型功函數層從開口移除，如以上參照第21N圖所述。在步驟4311中，形成第一保護層(例如在第28P圖所繪示的保護層943)於開口中，如以上參照第28P圖所述。在步驟4313中，執行第一蝕刻製程(例如在第29P圖所繪示的蝕刻製程118)以加寬開口的上方部分，如以上參照第29P圖所述。在步驟4315中，形成N型功函數層(例如在第30P圖所繪示的N型功函數層942)於開口中，如以上參照第30P圖所述。在步驟4317中，形成第二保護層(例如在第31P圖所繪示的保護層944)於開口中，如以上參照第31P圖所述。在步驟4319中，執行第二蝕刻製程(例如在第32P圖所繪示的蝕刻製程120)以加 寬開口的上方部分，如以上參照第32P圖所述。在步驟4321中，形成第三保護層(例如在第33P圖所繪示的保護層947)於開口中，如以上參照第33P圖所述。在步驟4323中，以導電材料(例如在第34P圖所繪示的膠層945以及填充材料946)填充開口，如以上參照第34P圖所述。在步驟4325中，執行閘極切割製程，如以上參照第15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、及17D圖所述。
第44圖是根據一些實施例，繪示出半導體裝置之形成方法4400的流程圖。方法4400可用於形成閘極堆疊於半導體裝置的p型裝置區域和n型裝置區域兩者中。在一些實施例中，當方法4400形成閘極堆疊於半導體裝置的n型裝置區域中時，方法4400的所有製程步驟皆被執行。在一些實施例中，當方法4400形成閘極堆疊於半導體裝置的p型裝置區域中時，除了步驟4409外，方法4400的所有製程步驟皆被執行。方法4400起始於步驟4401，其中形成犧牲閘極(例如在第8A及8B圖所繪示的閘極72)於基底(例如在第8A及8B圖所繪示的基底50)的主動區上，如以上參照第8A及8B圖所述。在步驟4403中，移除犧牲閘極以形成開口(例如在第13A及13B圖所繪示的開口90)，如以上參照第13A及13B圖所述。在步驟4405中，形成閘極介電層(例如在第20P圖所繪示的閘極介電層92P)於開口中，如以上參照第20P圖所述。在步驟4407中，形成P型功函數層(例如在第21P圖所繪示的P型功函數層941)於開口中，如以上參照第21P圖所述。在一些實施例中，當方法4400形成閘極堆疊於半導體裝置的p型裝置區域中時，將步驟4409省略。在一些實施例中，當方法4400形成閘極堆疊於半導體裝置的n型裝置區域中時，執行步驟4409，其中將P型功函數層從開口移除，如以上參照第21N圖所述。在步驟4411中，形成N型功函數層(例如在第22P圖所繪示的N型功函數層942)於開口中，如以上參照第22P圖所述。在步驟4413中，形成犧牲層(例如在第36P圖所繪示的犧牲層122)於開口中，如以上參照第36P圖所述。在步驟 4415中，回蝕刻犧牲層，如以上參照第37P圖所述。在步驟4417中，移除設置於犧牲層之剩餘部分上方的部分P型功函數層及部分N型功函數層，如以上參照第38P圖所述。在步驟4419中，移除犧牲層之剩餘部分，如以上參照第39P圖所述。在步驟4421中，以導電材料(例如在第40P圖所繪示的膠層945以及填充材料946)填充開口，如以上參照第40P圖所述。在步驟4423中，如以上參照第15A、15B、15C、15D、16A、16B、16C、16D、17A、17B、17C、及17D圖所述。
根據一實施例，半導體裝置的形成方法包括形成犧牲閘極於基底的主動區上。移除犧牲閘極以形成開口。形成閘極介電層於開口的側壁及底部上。形成第一功函數層於開口中的閘極介電層上。形成第一保護層於開口中的第一功函數層上。執行第一蝕刻製程以加寬開口的上方部分。以導電材料填充開口。
一些實施例中，半導體裝置的形成方法更包括：形成第二功函數層於閘極介電層與第一功函數層之間。一些實施例中，半導體裝置的形成方法更包括：在形成第一功函數層之前，形成一第二保護層於閘極介電層所露出的表面上；以及在形成第二保護層之後且形成第一功函數層之前，執行一第二蝕刻製程以加寬開口的上方部分。一些實施例中，半導體裝置的形成方法，更包括：在執行第一蝕刻製程之後且以導電材料填充開口之前，形成一第二保護層於開口中。一些實施例中，第一蝕刻製程移除第一保護層的一部分。一些實施例中，第一蝕刻製程進一步移除第一功函數層的一部分。一些實施例中，在移除第一保護層的部分後，第一保護層之一上方部分的厚度變窄。
根據另一實施例，半導體裝置的形成方法包括形成犧牲閘極於基底的主動區上。移除犧牲閘極以形成開口。形成閘極介電層於開口的側壁及底部上。形成第一功函數層於開口中的閘極介電層上。以犧牲層填充開口。回蝕刻犧牲層，以露出開口內的第一功函數層之上方部分。移除第一功函數層之上 方部分，以露出開口內的閘極介電層之上方部分。移除犧牲層的剩餘部分。以導電材料填充開口。
一些實施例中，半導體裝置的形成方法更包括：在形成第一功函數層之前，形成第二功函數層於閘極介電層所露出的表面上，第一功函數層與第二功函數層為不同類型的功函數層。一些實施例中，半導體裝置的形成方法更包括：移除介於閘極介電層之上方部分與第一功函數層之上方部分之間的第二功函數層之一部分。一些實施例中，第一功函數層為N型功函數層，且第二功函數層為P型功函數層。一些實施例中，移除第一功函數層之上方部分包括執行濕蝕刻製程。一些實施例中，移除犧牲層的剩餘部分包括執行電漿製程。一些實施例中，半導體裝置的形成方法更包括：在形成第一功函數層之前，沉積第二功函數層於開口中的閘極介電層所露出的表面上；以及在形成第一功函數層之前，將第二功函數層從開口移除。
根據另外一實施例，半導體裝置包括閘極堆疊，位於基底的主動區上。閘極堆疊包括：導電材料、第一保護層，襯於導電材料的側壁及底部表面、以及第二保護層，襯於第一保護層的側壁及底部表面。第一保護層與第二保護層包括不同的材料。閘極堆疊更包括N型功函數層，襯於第二保護層的側壁及底部表面。N型功函數層的上方部分與第一保護層的上方部分實體接觸。閘極堆疊更包括閘極介電層，襯於N型功函數層的側壁及底部表面。
一些實施例中，半導體裝置更包括P型功函數層，位於N型功函數層與閘極介電層之間。一些實施例中，半導體裝置更包括第三保護層，位於N型功函數層與P型功函數層之間，N型功函數層的上方部分與P型功函數層的上方部分實體接觸。一些實施例中，半導體裝置更包括第三保護層，位於閘極介電層與N型功函數層之間，N型功函數層的上方部分與閘極介電層的上方部分實體接觸。一些實施例中，第一保護層的最頂表面與導電材料的最頂表面齊平。一些 實施例中，第二保護層的寬度隨第二保護層沿第一保護層的側壁延伸遠離基底的主動區而變窄。
根據又一實施例，半導體裝置包括閘極堆疊，位於基底的主動區上。閘極堆疊包括導電材料。導電材料包括具有第一寬度的上方部分和具有第二寬度的下方部分。第一寬度大於第二寬度。N型功函數層和P型功函數層襯於導電材料之下方部分的側壁和底部表面。N型功函數層介於P型功函數層與導電材料之下方部分之間。P型功函數層和N型功函數層的最頂表面與導電材料之上方部分的底部表面實體接觸。閘極介電層襯於導電材料之下方部分的側壁和底部表面以及導電材料之上方部分的側壁。閘極介電層與P型功函數層和導電材料之上方部分的側壁實體接觸。
以上概述數個實施例之特點，以便在本發明所屬技術領域中具有通常知識者可更好地了解本發明的各個方面。在本發明所屬技術領域中具有通常知識者，應理解其可輕易地利用本發明實為基礎，設計或修改其他製程及結構，以達到和此中介紹的實施例之相同的目的及/或優點。在本發明所屬技術領域中具有通常知識者，也應理解此類等效的結構並無背離本發明的精神與範圍，且其可於此作各種的改變、取代、和替換而不背離本發明的精神與範圍。
58:通道區
60:虛設介電層
80:閘極密封間隔物
86:閘極間隔物
89:區域
92P:閘極介電層
941:P型功函數層
942:N型功函數層
943:保護層
944:保護層
945:膠層
946:填充材料
94P:閘極電極

Claims (10)

  1. 一種半導體裝置的形成方法，包括：形成一犧牲閘極於一基底的一主動區上；移除該犧牲閘極以形成一開口；形成一閘極介電層於該開口的側壁及底部上；形成一第一功函數層於該開口中的該閘極介電層上；形成一第一保護層於該開口中的該第一功函數層上，其中該第一保護層覆蓋該開口外的該第一功函數層的表面，且其中該第一保護層部分地填充該開口；在形成該第一保護層之後，執行一第一蝕刻製程以加寬該開口的一上方部分；以及以一導電材料填充該開口，其中在以該導電材料填充該開口之後，該第一保護層的至少一部分留在該開口中。
  2. 如請求項1所述之半導體裝置的形成方法，其中該第一蝕刻製程移除該第一保護層的一部分以及該第一功函數層的一部分。
  3. 一種半導體裝置的形成方法，包括：形成一犧牲閘極於一基底的一主動區上；移除該犧牲閘極以形成一第一開口；形成一閘極介電層於該第一開口的側壁及一底部上；形成一第一功函數層於該第一開口中的該閘極介電層上；以一犧牲層填充該第一開口，其中該犧牲層的寬度隨著該犧牲層從該第一開口的一頂部向該第一開口的該底部延伸而增加；回蝕刻該犧牲層以露出該第一開口內的該第一功函數層的一上方部分；移除該第一功函數層的該上方部分，以露出該第一開口內的該閘極介電層的一上方部分； 移除該犧牲層的剩餘部分；以一導電材料填充該第一開口；將該閘極介電層、該第一功函數層和該導電材料圖案化以形成一第二開口，其中該第二開口包括具有一第一寬度的頂部和具有一第二寬度的底部，其中該第一寬度大於該第二寬度，且其中該第二開口延伸穿過該閘極介電層、該第一功函數層和該導電材料；以及以一介電材料填充該第二開口，其中該閘極介電層的最底表面高於該介電材料的最底表面。
  4. 一種半導體裝置的形成方法，包括：在一基底的一主動區上形成一犧牲閘極；移除該犧牲閘極以形成一開口，該開口暴露出該主動區；在該開口的側壁和底部上沉積一閘極介電層；在該開口中的該閘極介電層上沉積一第一功函數層；在該開口中的該第一功函數層上沉積一第一保護層，其中該第一保護層部分地填充該開口；在沉積該第一保護層之後，移除該第一保護層的一部分以暴露沿著該開口的該側壁的上方部分沉積的該第一功函數層的一第一部分，其中沿著該開口的該側壁的下方部分沉積的該第一功函數層的一第二部分由該第一保護層的剩餘部分覆蓋；以及以一導電材料填充該開口，其中在以該導電材料填充該開口之後，該第一保護層的該剩餘部分留在該開口中。
  5. 如請求項4所述之半導體裝置的形成方法，更包括：在沉積該第一功函數層之前，在該開口中的該閘極介電層上沉積一第二保護層；以及 在沉積該第一功函數層之前，移除該第二保護層的一部分以暴露沿著該開口的該側壁的該上方部分沉積的該閘極介電層的一第一部分，其中沿著該開口的該側壁的該下方部分沉積的該閘極介電層的一第二部分由該第二保護層的剩餘部分覆蓋。
  6. 一種半導體裝置，包括：一閘極堆疊，位於一基底的一主動區上，該閘極堆疊包括：一導電材料；一第一保護層，襯於該導電材料的側壁及底部表面；一第二保護層，襯於該第一保護層的側壁及底部表面，該第一保護層與該第二保護層包括不同的材料；一N型功函數層，襯於該第二保護層的側壁及底部表面，該N型功函數層的上方部分與該第一保護層的上方部分實體接觸；以及一閘極介電層，襯於該N型功函數層的側壁及底部表面。
  7. 如請求項6所述之半導體裝置，其中該第二保護層的寬度隨該第二保護層沿該第一保護層的該側壁延伸遠離該基底的該主動區而變窄。
  8. 一種半導體裝置，包括：一閘極堆疊，位於一基底的一主動區上，該閘極堆疊包括：一導電材料；一第一保護層，襯於該導電材料的側壁及底部表面；一第二保護層，襯於該第一保護層的側壁及底部表面；一N型功函數層，襯於該第二保護層的側壁及底部表面，該N型功函數層的上方部分與該第一保護層的上方部分實體接觸；一第三保護層，位於該N型功函數層的側壁和底部表面；以及一閘極介電層，襯於該第三保護層的側壁和底部表面，該閘極介電層的上 方部分與該N型功函數層的該上方部分實體接觸。
  9. 如請求項8所述之半導體裝置，其中在一剖面圖中，該N型功函數層將該第三保護層與該第二保護層和該第一保護層完全分開。
  10. 一種半導體裝置，包括：一閘極堆疊，位於一基底的一主動區上，該閘極堆疊包括：一導電材料，包括一上方區域和一下方區域，該上方區域的寬度大於該下方區域的寬度；一N型功函數層，襯於該導電材料的該下方部分的側壁和底部表面；以及一閘極介電層，襯於該N型功函數層的側壁和底部表面，該閘極介電層的上方部分與該導電材料的該上方區域的側壁實體接觸。
TW109121750A 2019-09-09 2020-06-29 半導體裝置及其形成方法 TWI850412B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/564,243 US11404327B2 (en) 2019-09-09 2019-09-09 Gate structure and method of forming same
US16/564,243 2019-09-09

Publications (2)

Publication Number Publication Date
TW202111782A TW202111782A (zh) 2021-03-16
TWI850412B true TWI850412B (zh) 2024-08-01

Family

ID=74834052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109121750A TWI850412B (zh) 2019-09-09 2020-06-29 半導體裝置及其形成方法

Country Status (3)

Country Link
US (3) US11404327B2 (zh)
CN (1) CN112466754A (zh)
TW (1) TWI850412B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210273076A1 (en) * 2020-02-27 2021-09-02 United Microelectronics Corp. Method of forming gate
CN121078782A (zh) * 2025-11-10 2025-12-05 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201614841A (en) * 2014-10-08 2016-04-16 United Microelectronics Corp Semiconductor device having metal gate and method for manufacturing the same
US20160254158A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Co-fabrication of non-planar semiconductor devices having different threshold voltages
US20160315171A1 (en) * 2015-04-23 2016-10-27 United Microelectronics Corp. Semiconductor device having metal gate and method for manufacturing semiconductor device having metal gate
US20170200798A1 (en) * 2016-01-07 2017-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Pulling-Back Sidewall Metal Layer
US20180138045A1 (en) * 2016-11-17 2018-05-17 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structures and fabrication methods thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544098B (zh) * 2010-12-31 2014-10-01 中国科学院微电子研究所 Mos晶体管及其形成方法
US9048334B2 (en) * 2011-08-22 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure
KR102497251B1 (ko) * 2015-12-29 2023-02-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN107731673A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10269917B2 (en) * 2016-10-19 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a FinFET with work function tuning layers having stair-step increment sidewalls
CN108281478B (zh) * 2017-01-06 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10600876B2 (en) * 2018-05-08 2020-03-24 Globalfoundries Inc. Methods for chamfering work function material layers in gate cavities having varying widths
US10672910B2 (en) * 2018-08-09 2020-06-02 International Business Machines Corporation Threshold voltage adjustment from oxygen vacancy by scavenge metal filling at gate cut (CT)
KR102757532B1 (ko) * 2019-07-22 2025-01-22 삼성전자주식회사 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201614841A (en) * 2014-10-08 2016-04-16 United Microelectronics Corp Semiconductor device having metal gate and method for manufacturing the same
US20160254158A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Co-fabrication of non-planar semiconductor devices having different threshold voltages
US20160315171A1 (en) * 2015-04-23 2016-10-27 United Microelectronics Corp. Semiconductor device having metal gate and method for manufacturing semiconductor device having metal gate
US20170200798A1 (en) * 2016-01-07 2017-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Pulling-Back Sidewall Metal Layer
US20180138045A1 (en) * 2016-11-17 2018-05-17 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structures and fabrication methods thereof

Also Published As

Publication number Publication date
TW202111782A (zh) 2021-03-16
US20220344210A1 (en) 2022-10-27
US20210074590A1 (en) 2021-03-11
US11404327B2 (en) 2022-08-02
US20230377995A1 (en) 2023-11-23
US11837507B2 (en) 2023-12-05
US12414356B2 (en) 2025-09-09
CN112466754A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
TWI813775B (zh) 半導體裝置及其製造方法
KR102216895B1 (ko) 반도체 디바이스 및 제조 방법
TW202029417A (zh) 半導體裝置及其形成方法
CN112447827B (zh) 半导体元件及其制造方法
US11855213B2 (en) FinFET device and method of forming same
US20210057540A1 (en) Method of Gap Filling for Semiconductor Device
US20250349614A1 (en) Conductive feature of semiconductor device and method of forming same
US20250301743A1 (en) Gate structure of semiconductor device and method of forming same
TWI739147B (zh) 半導體裝置及其形成方法
US12414356B2 (en) Gate structure and method of forming same
TWI764541B (zh) 半導體元件及其形成方法
TW202303984A (zh) 半導體裝置及其製造方法
TWI840770B (zh) 半導體裝置及其製造方法
TWI801923B (zh) 半導體元件及其製造方法
TWI760054B (zh) 電晶體及其形成方法
CN112582345B (zh) 半导体器件中的栅极结构
KR102324597B1 (ko) 반도체 디바이스 내의 게이트 구조
TW201911376A (zh) 接觸插塞之形成方法
KR102757678B1 (ko) 핀펫 디바이스 및 이의 형성 방법
TWI795774B (zh) 填充結構及其製造方法
US20240021693A1 (en) Gate structure of semiconductor device and method of forming same
TW202510206A (zh) 半導體元件及其形成方法