[go: up one dir, main page]

TWI739147B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI739147B
TWI739147B TW108130357A TW108130357A TWI739147B TW I739147 B TWI739147 B TW I739147B TW 108130357 A TW108130357 A TW 108130357A TW 108130357 A TW108130357 A TW 108130357A TW I739147 B TWI739147 B TW I739147B
Authority
TW
Taiwan
Prior art keywords
gate
fin
film
spacer
forming
Prior art date
Application number
TW108130357A
Other languages
English (en)
Other versions
TW202032635A (zh
Inventor
高琬貽
柯忠祁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202032635A publication Critical patent/TW202032635A/zh
Application granted granted Critical
Publication of TWI739147B publication Critical patent/TWI739147B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D64/01318—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/6339—
    • H10P14/6682—
    • H10P14/69433—
    • H10P50/283—
    • H10W20/48—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本發明實施例提供一種方法。上述方法包括形成突出於基板之上的鰭片，於鰭片之上形成閘極結構，沿著閘極結構之側壁形成閘極間隔物，閘極結構之上表面經由閘極間隔物露出。上述方法亦包括於閘極結構、閘極間隔物以及鰭片之上沉積閘極薄膜，在沉積閘極薄膜之後進行一或多個蝕刻製程，上述一或多個蝕刻製程從鰭片之上表面移除閘極薄膜之第一部分且於鰭片中形成凹口，在上述一或多個蝕刻製程之後，閘極薄膜之第二部分殘留於閘極間隔物之側壁上。上述方法亦包括於上述凹口中形成磊晶源極/汲極區域。

Description

半導體裝置及其形成方法
本發明實施例有關於一種半導體裝置及其形成方法，且特別有關於一種具有閘極薄膜之半導體裝置及其形成方法。
半導體裝置被使用於各種電子裝置中，例如：個人電腦、手機、數位相機以及其他電子設備。一般而言，在半導體基板上依序沉積絕緣或介電層、導電層以及半導體層，並且以微影之方式將各材料層圖案化以於其上形成電路組件及元件，藉此製造半導體裝置。
經由最小特徵尺寸之持續縮減，半導體工業持續增進各種電子組件(例如：電晶體、二極體、電阻器、電容等)的集積密度(integration density)，這使得更多組件可被整合至一給定面積中。然而，隨著最小特徵尺寸之縮小，產生了其他需要被解決的問題。
本發明實施例包括一種半導體裝置之形成方法。上述方法包括形成突出於基板之上的鰭片、於上述鰭片之上形成閘極結構、沿著上述閘極結構的側壁形成閘極間隔物。上述閘極結構的上表面經由上述閘極間隔物露出。上述方法亦包括於上述閘極結構、上述閘極間隔物以及上述鰭片之上沉積閘極薄膜。上述方法亦包括在沉積上述閘極薄膜之後進行一或多個蝕刻製程。上述一或多個蝕刻製程從上述鰭片的上表面移除上述閘極薄膜的第一部分並於上述鰭片中形成凹口，在上述一或多個蝕刻製程之後，上述閘極薄膜的第二部分殘留於上述閘極間隔物的側壁上。上述方法亦包括於上述凹口中形成磊晶源極/汲極 區域。
本發明實施例亦包括一種半導體裝置之形成方法。上述方法包括於鰭片之上形成閘極結構、於上述閘極結構與上述鰭片之上形成閘極間隔物層、進行第一非等向性蝕刻製程以移除設置於上述閘極結構的上表面之上以及上述鰭片結構的上表面之上的上述閘極間隔物層之部分。上述閘極間隔物層之殘留部分沿著上述閘極結構之側壁形成閘極間隔物。上述方法亦包括在上述第一非等向性蝕刻製程之後，於上述閘極結構、上述閘極間隔物以及上述鰭片之上形成閘極薄膜。上述方法亦包括進行第二非等向性蝕刻製程以移除設置於上述閘極結構的上表面之上以及上述鰭片結構的上表面之上的上述閘極薄膜之第一部分。在上述第二非等向性蝕刻製程之後，上述閘極薄膜之第二部分沿著上述閘極間隔物之側壁從上述鰭片之上表面延伸至上述閘極結構之上表面。上述方法亦包括形成與上述閘極薄膜之第二部分相鄰的源極/汲極區域。
本發明實施例又包括一種半導體裝置。上述半導體裝置包括突出於基板之上的鰭片、位於上述鰭片之上的閘極結構、沿著上述閘極結構之側壁的第一閘極間隔物、沿著上述第一閘極間隔物之側壁的第二閘極間隔物、沿著上述第二閘極間隔物之側壁的閘極薄膜。上述第二閘極間隔物在上述第一閘極間隔物與上述閘極薄膜之間，上述閘極薄膜在其遠離上述基板的第一端具有第一厚度，在其最靠近上述基板的第二端具有第二厚度，上述第一厚度大於上述第二厚度。上述半導體裝置亦包括位於上述閘極結構兩側的源極/汲極區域。
50:基板
50B、50C:區域
51:分割線
54:絕緣材料
56:隔離區域
58:鰭片
59:凹口
60:虛設介電層
62:虛設閘極層
64:罩幕層
72:虛設閘極
74:罩幕
75:虛設閘極結構
80:第一閘極間隔物
80’:閘極密封間隔物層
82:源極/汲極區域
84:虛線
86:第二閘極間隔物
86’:第二閘極間隔物層
87:閘極間隔物
88:層間介電質
89:閘極薄膜(之殘留部分)
89’:閘極薄膜
89U:閘極薄膜之第一端
89L:閘極薄膜之第二端
89A、89B:外側壁
90:凹口
92:閘極介電層
93:接觸蝕刻停止層
94:閘極電極
96:界面層
97:功函數層
98:填充金屬
100:鰭式場效電晶體裝置
108:層間介電質
110、112:接觸
1000:方法
1010、1020、1030、1040、1050、1060:區塊
A-A、B-B、C-C:剖面
D:深度
以下將配合所附圖式詳述本發明實施例。應注意的是，各種特徵部件並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地說明本發明實施例。
第1圖根據一些實施例以三維視圖繪示出鰭式場效電晶體(FinFET)的例子。
根據一實施例，第2、3、4、5、6、7、8A、8B、9A、9B、10A、10B、11A、11B、12A、12B、12C、12D、13A、13B、14A、14B、15A、15B、16A、16B、17A、17B、18A以及18B圖係為鰭式場效電晶體裝置100之中間製造階段之剖面圖。
根據一些實施例，第19圖繪示出形成半導體裝置之方法1000的流程圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本發明實施例敘述了一第一特徵部件形成於一第二特徵部件之上或上方，即表示其可能包含上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦可能包含了有附加特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與第二特徵部件可能未直接接觸的實施例。
此外，其中可能用到與空間相對用詞，例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相對用詞係為了便於描述圖示中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係，這些空間相對用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
在形成半導體裝置的脈絡下說明本發明實施例，且詳細而言，係在形成鰭式場效電晶體裝置的脈絡下。本發明實施例之原則亦可被應用在其他類型之半導體裝置，例如：平面裝置。此外，於此所述之實施例係在使用閘極後製程(gate-last process)形成鰭式場效電晶體裝置的脈絡下進行說明。在其他實施例中，可使用閘極先製程(gate-first process)。
在一些實施例中，在設置於鰭片之上的閘極結構之周圍(例如：沿著 閘極結構之側壁)形成閘極間隔物之後，於閘極結構、閘極間隔物以及鰭片之上形成閘極薄膜。閘極間隔物可包括閘極結構之側壁上的閘極密封間隔物(gate seal spacers)、以及閘極密封間隔物上的第二閘極間隔物(例如：低介電常數閘極間隔物)。接下來，進行蝕刻製程(例如：非等向性蝕刻製程)，以從鰭片之上表面與閘極結構之上表面移除閘極薄膜之部分。蝕刻製程於鰭片中形成凹口(recess)。在蝕刻製程之後，閘極薄膜之殘留部分沿著閘極間隔物之側壁從鰭片之上表面朝向閘極結構之上表面延伸。閘極薄膜之殘留部分於後續之清洗/蝕刻製程保護閘極間隔物，舉例而言，其可避免閘極間隔物之低介電常數材料之耗損。接下來，進行清洗製程以清洗凹口之表面，並且於鰭片之凹口中形成磊晶源極/汲極區域。
根據一些實施例，第1圖以三維視圖繪示出鰭式場效電晶體的例子。鰭式場效電晶體包括基板50(例如：半導體基板)上的鰭片58。隔離區域56係設置於鰭片58的相對兩側，且鰭片58從相鄰之隔離區域56之間向上突出。閘極介電層92係沿著鰭片58之側壁並且位於鰭片58之頂表面之上，且閘極電極94係位於閘極介電層92之上。源極/汲極區域82係相對於閘極介電層92與閘極電極94設置於鰭片58的相對兩側中。第1圖更繪示出後續圖示所使用之參考剖面。剖面A-A係沿著閘極電極94之縱向軸(longitudinal axis)且在一方向上(例如：與鰭式場效電晶體之源極/汲極區域82之間之電流方向垂直之一方向)。剖面B-B係垂直於剖面A-A，且沿著鰭片58之縱向軸並在一方向上(鰭式場效電晶體之源極/汲極區域82之間之電流方向)。剖面C-C係平行於剖面A-A且延伸穿過鰭式場效電晶體之源極/汲極區域。為了清楚起見，於後續之圖示中係參照此些參考剖面。
根據一實施例，第2至18B圖係為鰭式場效電晶體裝置100之中間製造階段之剖面圖。第2至7圖繪示出第1圖所繪示之參考剖面A-A，但其繪示出複數個鰭片/閘極結構。於第8A至18B圖中，結尾標示為“A”之圖示係沿著第1圖所繪示之參考剖面A-A繪示出，結尾標示為“B”之圖示係沿著第1圖所繪示之相似 剖面B-B繪示出，但其繪示出複數個鰭片/閘極結構。第12C、12D圖係沿著第1圖所繪示之參考剖面C-C繪示出，但其繪示出複數個鰭片/閘極結構。
於第2圖中，提供基板50。基板50可為半導體基板，例如：塊狀半導體、絕緣層上半導體(SOI)基板、或類似之基板，其可被摻雜(例如：以p型或n型摻雜劑)或未被摻雜。基板50可為晶圓，例如：矽晶圓。普遍而言，絕緣層上半導體基板係為形成於絕緣層上的一層半導體材料。舉例而言，絕緣層可為埋層氧化層(buried oxide(BOX)layer)、氧化矽層或類似之絕緣層。於基板(通常為矽或玻璃基板)上提供絕緣層。亦可使用其他基板，例如：多層基板或梯度基板(gradient substrate)。在一些實施例中，基板50之半導體材料可包括矽、鍺、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、以及合金半導體(包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)、或上述之組合。
基板50具有區域50B以及區域50C。區域50B可被用來形成n型裝置，如N型金氧半(NMOS)場效電晶體(例如：n型鰭式場效電晶體)。區域50C可被用來形成p型裝置，如P型金氧半(PMOS)場效電晶體(例如：p型鰭式場效電晶體)。區域50B可與區域50C物理分離(如分割線51所示)，於區域50B與區域50C之間可設置任何數量之裝置特徵部件(例如：其他主動裝置、摻雜區域、隔離結構等)。在一些實施例中，區域50B與區域50C都被用來形成相同類型之裝置，例如：兩區域都被用於n型裝置或p型裝置。
於第3圖中，於基板50中形成鰭片58。鰭片58為半導體條狀物(strips)。在一些實施例中，可於基板50中蝕刻出溝槽以形成鰭片58。上述蝕刻可為任何可接受的蝕刻製程，例如：反應式離子蝕刻(reactive ion etch(RIE))、中性粒子束蝕刻(neutral beam etch(NBE))、類似之蝕刻製程或上述之組合。上述蝕刻可為非等向性的(anisotropic)。
可以任何適當之方法圖案化出鰭片。舉例而言，可使用一或多個微影製程(包括雙重圖案化(double-patterning)或多重圖案化(multi-patterning processes))圖案化出鰭片。一般而言，雙重圖案化或多重圖案化製程結合微影與自對準製程，舉例而言，其可使所形成之圖案之節距小於使用單一直接之微影製程所能得到之節距。舉例而言，在一實施例中，於基板上形成犧牲層並使用微影製程將之圖案化。使用自對準製程形成與圖案化之犧牲層並列的間隔物。接下來，移除犧牲層，然後可使用殘留之間隔物圖案化出鰭片。
於第4圖中，於基板50之上以及相鄰之鰭片58之間形成絕緣材料54。絕緣材料54可為氧化物(例如：氧化矽)、氮化物、類似之材料或上述之組合，且可以高密度電漿化學氣相沉積法(high density plasma chemical vapor deposition(HDP-CVD))、流動式化學氣相沉積法(flowable CVD(FCVD)，例如：於遠距電漿系統中基於化學氣相沉積之材料沉積，並且於後續進行固化以將其轉變成另一材料(例如：氧化物))、類似之方法、或上述之組合形成之。可使用以任何可接受之製程所形成之其他絕緣材料。在所繪示的實施例中，絕緣材料54係為以流動式化學氣相沉積製程所形成之氧化矽。一旦形成上述絕緣材料，可進行退火製程。在一實施例中，形成絕緣材料54，使得多餘之絕緣材料54覆蓋鰭片58。
於第5圖中，對絕緣材料54施加平坦化製程。在一些實施例中，平坦化製程包括化學機械研磨製程(chemical mechanical polish(CMP)process)、回蝕刻製程、上述之組合或類似之製程。平坦化製程使鰭片58露出。在完成平坦化製程之後，鰭片58與絕緣材料54之頂表面齊平。
於第6圖中，凹蝕絕緣材料54以形成淺溝槽隔離區域(Shallow Trench Isolation(STI)regions)56。凹蝕絕緣材料54，使得區域50B中與區域50C中之鰭片58從相鄰之淺溝槽隔離區域56之間突起。此外，淺溝槽隔離區域56之頂表面可具有如所繪示之平坦表面、凸面、凹面(例如：凹陷(dishing))、或上述之 組合。可經由適當之蝕刻使所形成之淺溝槽隔離區域56之頂表面為平坦、凸面的及/或凹面的。可使用可接受之蝕刻製程(例如：對於絕緣材料54之材料有選擇性之蝕刻製程)凹蝕出淺溝槽隔離區域56。舉例而言，可使用適當之乾式蝕刻或濕式蝕刻。
所屬領域具有通常知識者應能輕易地理解，參照第2至第6圖所述之製程僅是如何形成鰭片58的一個例子。在一些實施例中，可於基板50之頂表面之上形成介電層，可經由上述介電層蝕刻出溝槽，可於上述溝槽中磊晶成長同質磊晶(homoepitaxial)結構，且可凹蝕上述介電層，使得上述同質磊晶結構從上述介電層突出以形成鰭片58。在一些實施例中，異質磊晶(heteroepitaxial)結構可用於鰭片58。舉例而言，可凹蝕第5圖中之鰭片58，且可於其位置磊晶成長與鰭片58不同之材料。在更進一步的實施例中，可於基板50之頂表面之上形成介電層，可經由上述介電層蝕刻出溝槽，可使用與基板50不同之材料於上述溝槽中磊晶成長異質磊晶結構，且可凹蝕上述介電層，使得上述異質磊晶結構從上述介電層突出以形成鰭片58。在一些實施例中，磊晶成長同質磊晶結構或異質磊晶結構，於成長時可對所成長之材料進行原位摻雜(in situ doped)，這可免除在先的與後續的佈植，儘管可一起使用原位與佈植摻雜。更進一步而言，於NMOS區域中磊晶成長與PMOS區域中之材料不同的材料可以是有利的。在各實施例中，鰭片58可由矽鍺(SixGe1-x，X可為0至1)、碳化矽、純鍺或實質上之純鍺、III-V化合物半導體、II-VI化合物半導體、或類似之材料形成。舉例而言，可用以形成III-V化合物半導體之材料包括但不限定於InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP以及類似之材料。
此外，於第6圖中，可於鰭片58及/或基板50中形成適當之井區(未繪示於圖中)。在一些實施例中，可於區域50B中形成P型井區，可於區域50C中形成N型井區。在一些實施例中，於區域50B與區域50C中都形成P型井區或N型 井區。
在一些具有不同類型之井區的實施例中，可使用光阻或其他罩幕來達成用於區域50B與區域50C之不同的佈植步驟。舉例而言，可於區域50B中之鰭片58以及淺溝槽隔離區域56之上形成光阻。將上述光阻圖案化以露出基板50之區域50C(例如：PMOS區域)。可使用旋轉塗布技術形成上述光阻，且可使用可接受的微影技術將之圖案化。一旦將上述光阻圖案化後，於區域50C中進行n型雜質佈植，上述光阻可充當罩幕以實質上避免n型雜質被佈植至區域50B中(例如：NMOS區域)。n型雜質可為磷、砷或類似之雜質，其被佈植至上述區域中至等於或小於1018cm-3之一濃度，例如：為約1017cm-3至約1018cm-3。在上述佈植之後，移除上述光阻，例如：可經由可接受的灰化製程移除上述光阻。
在區域50C之佈植之後，於區域50C中之鰭片58以及淺溝槽隔離區域56之上形成光阻。將上述光阻圖案化，以露出基板50之區域50B(例如：NMOS區域)。可使用旋轉塗布技術形成上述光阻，且可使用可接受的微影技術將之圖案化。一旦將上述光阻圖案化後，於區域50B中進行p型雜質佈植，上述光阻可充當罩幕，以實質上避免p型雜質被佈植至區域50C中(例如：PMOS區域)。p型雜質可為硼、BF2或類似之雜質，其被佈植至上述區域中至等於或小於1018cm-3之一濃度，例如：為約1017cm-3至約1018cm-3。在上述佈植之後，移除上述光阻，例如：可經由可接受的灰化製程移除上述光阻。
在區域50B與區域50C之佈植之後，可進行退火以活化所佈植之p型及/或n型雜質。在一些實施例中，所成長之磊晶鰭片之材料於成長時可被原位摻雜，這可使佈植被免除，儘管可一起使用原位與佈植摻雜。
於第7圖中，於鰭片58上形成虛設介電層60。舉例而言，虛設介電層可為氧化矽、氮化矽、上述之組合或類似之材料，且可根據可接受之技術沉積或熱成長虛設介電層。於第7圖中所繪示之虛設介電層係形成於鰭片58之上表 面與側壁之上。這僅是一個非用來限定的例子。虛設介電層亦可形成於淺溝槽隔離區域56之上。舉例而言，虛設介電層可從一鰭片58連續地延伸至一相鄰之鰭片58，且可覆蓋淺溝槽隔離區域56之上表面。
如第7圖所示，於虛設介電層60之上形成虛設閘極層62，且於虛設閘極層62之上形成罩幕層64。可於虛設介電層60之上沉積虛設閘極層62並將之平坦化，例如：經由化學機械研磨。可於虛設閘極層62之上沉積罩幕層64。虛設閘極層62可為導電材料，且可選自包括多晶矽(polysilicon)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物以及金屬的一群組。在一實施例中，沉積非晶矽並使其再結晶以形成多晶矽。可經由物理氣相沉積(PVD)、化學氣相沉積、濺鍍沉積(sputter deposition)、或其他本領域已知且被用來沉積導電材料之技術沉積虛設閘極層62。虛設閘極層62可由在下方膜層(例如：此例子中的虛設介電層60及/或淺溝槽隔離區域56)之蝕刻具有高蝕刻選擇性的其他材料形成。舉例而言，罩幕層64可包括氮化矽(例如：SiN)、氮氧化矽(例如：SiON)或類似之材料。在本例子中，形成橫跨區域50B與區域50C之單一虛設閘極層62以及單一罩幕層64。在一些實施例中，可於區域50B與區域50C中形成分開的虛設閘極層，且可於區域50B與區域50C中形成分開的罩幕層。
第8A至18B圖繪示出鰭式場效電晶體裝置100之製造中各種其他的步驟。第8A至18B圖繪示出區域50B以及區域50C之任何一者之中的特徵部件。舉例而言，第8A至18B圖所繪示的結構可適用於區域50B以及區域50C。區域50B與區域50C之結構差異(如果有的話)將在每一圖所附帶的本文中進行說明。
於第8A以及8B圖中，可使用適當之微影以及蝕刻技術將罩幕層64圖案化以形成罩幕74。接著，可經由適當之蝕刻技術將罩幕74之圖案轉移至虛設閘極層62與虛設介電層60以形成虛設閘極72。虛設閘極72覆蓋相應鰭片58的 通道區域。罩幕74的圖案可被用來以物理的方式將任一虛設閘極72與相鄰之虛設閘極隔離開。虛設閘極72的長度方向(lengthwise direction)可實質上垂直於相應之鰭片58的長度方向。相應之罩幕74、虛設閘極72以及虛設介電層60可共同稱為虛設閘極結構75。
此外，於第8A與8B圖中，形成閘極密封間隔物層80’(亦稱為第一閘極間隔物層)，例如：順應性形成於虛設閘極結構75以及鰭片58之上。閘極密封間隔物層80’可包括碳氮氧化矽(例如：SiOCN)、氮化矽、氮氧化矽、或類似之材料，且可使用適當之沉積方法(例如：原子層沉積(ALD))形成閘極密封間隔物層80’。在一些實施例中，閘極密封間隔物層80’的厚度為約25埃至約35埃(例如：30埃)。接下來，於閘極密封間隔物層80’之上形成(例如：順應性形成)第二閘極間隔物層86’(例如：低介電常數閘極間隔物層)。第二閘極間隔物層86’可例如包括低介電常數介電材料(例如：SiOCH、SiOCN、上述之組合或類似之材料)，且可經由適當之沉積方法(例如：原子層沉積)形成第二閘極間隔物層86’。在一些實施例中，第二閘極間隔物層86’的厚度為約30埃至約50埃。
接下來，於第9A與9B圖中，沿著虛設閘極結構75之側壁形成閘極密封間隔物80(亦可稱為第一閘極間隔物)以及閘極間隔物86(亦可稱為第二閘極間隔物)。閘極密封間隔物80與閘極間隔物86可共同被稱為閘極間隔物87。可經由非等向性地蝕刻閘極密封間隔物層80’以及第二閘極間隔物層86’分別形成閘極密封間隔物80與閘極間隔物86。在一些實施例中，進行非等向性電漿蝕刻製程，以移除設置於鰭片58之上表面之上以及設置於閘極結構75之上表面之上的閘極密封間隔物層80’以及第二閘極間隔物層86’，上述非等向性電漿蝕刻製程使用一包括溴化氫(HBr)之氣體。閘極密封間隔物層80’之殘留部分成為閘極密封間隔物80，閘極密封間隔物80沿著虛設閘極結構75的側壁延伸。第二閘極間隔物層86’之殘留部分成為閘極間隔物86，閘極間隔物86圍繞閘極密封間隔物80。於 第9B圖的剖面圖中，閘極密封間隔物80為L形(L-shape)，虛設閘極結構75的上表面係經由閘極間隔物87露出。
在一些實施例中，控制非等向性蝕刻製程之時間(duration)，以在當鰭片58之上表面露出時停止非等向性蝕刻製程，使得對於鰭片58之損害可被避免或減少。非等向性蝕刻時間可取決於一些因素(例如：閘極密封間隔物層80’以及第二閘極間隔物層86’的組成與厚度)，且舉例而言，可經由實驗決定。舉例而言，可進行使用HBr之電漿蝕刻製程約14秒以形成閘極間隔物87。
接下來，於第10A及10B圖中，於虛設閘極結構75、閘極間隔物87以及鰭片58之上形成閘極薄膜89’(例如：順應性形成)。閘極薄膜89’可包括適當之材料(例如：氮化矽、氮氧化矽、或碳氮化矽)，且可經由適當之方法(例如：原子層沉積)形成閘極薄膜89’。在一例示性的實施例中，閘極薄膜89’包括氮化矽，且係經由原子層沉積形成，上述原子層沉積使用二氯矽烷(dichlorosilane(SiH2Cl2或者DCS))以及氨(ammonia(NH3))作為前驅物。原子層沉積製程之壓力可為約0torr至約9torr，原子層沉積製程之溫度可為約450℃至約700℃(例如：570℃)。SiH2Cl2之流量可為0.2sccm至約1sccm，NH3之流量可為約1sccm至約6sccm。可使用載流氣體(Carrier gas，例如：Ar、He或類似之氣體)將前驅物載送至原子層沉積製程之沉積腔體中。閘極薄膜89’的厚度可為約30埃至約50埃，例如：為約40埃。
在一些實施例中，在用於形成閘極薄膜89’的形成製程中，調整前驅物(例如：SiH2Cl2以及NH3)之流量，以於閘極薄膜89’中達到矽(Si)相對於氮(N)之目標原子比(atomic ratio)，上述目標原子比為約0.9至約1.2。可計算閘極薄膜89’中之Si的原子百分比與閘極薄膜89’中之N的原子百分比之間的比值作為Si相對於N之原子比。在一些實施例中，若閘極薄膜89’中之Si相對於N的原子比大於約1.2，閘極薄膜89’中矽的濃度可能過高，使得在後續的磊晶製程(請參照第12B圖及其相關說明)中，磊晶材料(第12B圖之元件82)可能會形成(例如：成長)於閘極 薄膜89’之殘留部分(第12B圖之元件89)之上，因而削弱了磊晶製程之選擇性成長性質。換句話說，若閘極薄膜89’中之Si相對於N之原子比大於約1.2，磊晶材料82可能會形成於第12B圖中之閘極薄膜89之側壁之上。
相反地，若閘極薄膜89’中之Si相對於N之原子比小於約0.9，閘極薄膜89’中之矽的濃度可能會太低，且閘極薄膜89’之機械性質(例如：蝕刻速率)可能會降低，使得於後續之清洗/蝕刻製程(請參見配合第11A至12B圖之後文)中，閘極薄膜89’之外部可能會被蝕刻掉並落入凹口(第11B圖之凹口59)中，上述凹口為磊晶源極/汲極區域82將形成之處。若閘極薄膜89’中之Si相對於N之原子比小於約0.9，閘極薄膜89’中的氮元素(當其落入凹口59中的時候)可能會負面地影響磊晶源極/汲極區域82之成長，所形成之磊晶源極/汲極區域82可能會小於目標尺寸(例如：體積)，因而負面地影響所形成之鰭式場效電晶體裝置100的電氣效能(例如：造成較大的電阻(electrical resistance))。
在一些實施例中，將所沉積之閘極薄膜89’的厚度控制在目標範圍中(例如：目標範圍為約30埃至約50埃)。若閘極薄膜89’太薄(例如：小於約30埃)，於後續之蝕刻/清洗製程中，閘極薄膜89’可能會被蝕穿而成為源極/汲極區域，因此，可能無法提供閘極間隔物87足夠之保護。換句話說，後續之蝕刻/清洗製程可能會損害(例如：蝕刻)閘極間隔物86(例如：低介電常數閘極間隔物)以及閘極密封間隔物80，且若閘極間隔物86以及閘極密封間隔物80被蝕穿，所形成之鰭式場效電晶體裝置100可能會發生裝置失效的情況。相反地，若閘極薄膜89’太厚(例如：大於約50埃)，閘極薄膜89’可能會佔據過大的空間(例如：兩相鄰之虛設閘極結構75之間的空間)，而這可能會使得在相鄰兩閘極結構之間的小空間中進行後續製程步驟的難度變高。舉例而言，由於閘極薄膜89’之厚度大，於後續用以形成源極/汲極接觸(第18B圖中的元件112)的製程中，於閘極結構之間形成與源極/汲極區域82對準之接觸開口的難度較高。若接觸開口無法對準於下方之源極/汲極 區域82，則可能會發生裝置失效之情況。
接下來，於第11A與11B圖中，進行非等向性蝕刻製程，以移除設置於虛設閘極結構75之上表面、閘極間隔物87之上表面以及鰭片58之上表面之上的閘極薄膜89’之部分，上述非等向性蝕刻製程對於閘極薄膜89’之材料與鰭片58之材料可具有選擇性(例如：例如具有較高的蝕刻速率)。如第11A圖以及11B圖所示，非等向性蝕刻製程亦於鰭片58中形成凹口59。在非等向性蝕刻製程之後，閘極薄膜89’之殘留部分(於後文亦稱為閘極薄膜89)沿著任一閘極間隔物87之側壁從鰭片58之上表面朝向虛設閘極結構75之上表面延伸(如第11B圖所示)。換句話說，閘極薄膜89圍繞閘極間隔物87，因此於後續之蝕刻/清洗製程中保護閘極間隔物87。在所繪示的實施例中，閘極薄膜89’以及閘極薄膜89係由相同的材料形成，因此具有相同的組成。
在一些實施例中，非等向性蝕刻製程係為乾式蝕刻製程，例如為電漿蝕刻製程，上述電漿蝕刻製程使用之氣體來源包括氟甲烷(fluoromethane(CH3F))。可使電漿蝕刻製程進行一預先決定的時間(例如：約30秒)，以移除閘極薄膜89’之部分並於鰭片58中形成凹口59。在一些實施例中，凹口59之深度D為約50nm至70nm(例如：約60nm)，但亦有可能為其他尺寸。經由電漿蝕刻製程，11B圖中之閘極薄膜89之厚度可小於10B圖中之閘極薄膜89’之厚度。
在一些實施例中，為了準備在凹口59中形成磊晶源極/汲極區域82，在形成凹口59之後，進行清洗製程以清洗凹口59之表面。清洗製程可移除例如由先前之非等向性蝕刻製程所產生之副產物。清洗製程可使用蝕刻閘極薄膜89之化學物品。如前文所述，閘極薄膜89中之Si相對於N的原子比被控制在約0.9至約1.2，使得清洗製程中閘極薄膜89之蝕刻被最小化或減少，因此而減少了落入至凹口59中之氮元素(例如：從閘極薄膜89中落入至凹口59中之氮元素)。
接下來，於第12A圖與12B圖中，於鰭片58之凹口59中形成磊晶源 極/汲極區域82。於鰭片58中形成磊晶源極/汲極區域82，使得任一虛設閘極結構75設置於相應之相鄰的一對磊晶源極/汲極區域82之間。可經由掩蔽住區域50C(例如：PMOS區域)，然後於區域50B中之凹口59中磊晶成長源極/汲極區域82，以形成區域50B(例如：NMOS區域)中的磊晶源極/汲極區域82。磊晶源極/汲極區域82可包括任何可接受之材料，例如：適用於n型鰭式場效電晶體之材料。舉例而言，若鰭片58是矽，區域50B中的磊晶源極/汲極區域82可包括矽、SiC、SiCP、SiP或類似之材料。區域50B中之磊晶源極/汲極區域82可具有從相應之鰭片58之表面升高之表面且可具有晶面(facets)。
可經由掩蔽住區域50B(例如：NMOS區域)，然後於區域50C中之凹口59中磊晶成長源極/汲極區域82，以形成區域50C(例如：PMOS區域)中之磊晶源極/汲極區域82。磊晶源極/汲極區域82可包括任何可接受之材料，例如：適用於p型鰭式場效電晶體之材料。舉例而言，若鰭片58是矽，區域50C中之磊晶源極/汲極區域82可包括SiGe、SiGeB、Ge、GeSn或類似之材料。區域50C中之磊晶源極/汲極區域82亦可具有從相應之鰭片58之表面升高之表面且可具有晶面。
可以摻雜劑(例如：N型摻雜劑(例如：磷)，或者P型摻雜劑(例如：硼))佈植磊晶源極/汲極區域82及/或鰭片58，以形成源極/汲極區域，並於後續進行退火。源極/汲極區域82之雜質(例如：摻雜劑)濃度可為約1019cm-3至約1021cm-3。用於源極/汲極區域的n型及/或p型雜質可為任何前述之雜質。在一些實施例中，可於成長時原位摻雜磊晶源極/汲極區域82。
經由用來於區域50B以及區域50C中形成磊晶源極/汲極區域82之磊晶製程，磊晶源極/汲極區域之上表面具有晶面，上述晶面橫向地向外擴大至鰭片58之側壁之外。在一些實施例中，如第12C圖所示，此些晶面使得相同鰭式場效電晶體裝置之相鄰的源極/汲極區域82合併(merge)。在其他實施例中，如第12D圖所示，在完成磊晶製程之後相鄰之源極/汲極區域82仍分離。於第12C圖與 12D圖中，所繪示之閘極薄膜89係填充相鄰之鰭片58之間的空間(例如：具有矩形的剖面)。在其他的實施例中，舉例而言，取決於相鄰鰭片58之間的距離以及閘極薄膜89之厚度，閘極薄膜89可順應性沿著閘極間隔物87之側壁以及沿著隔離區域56之上表面延伸，如第12C與12D圖中之虛線84所示。舉例而言，相鄰之鰭片58之間的閘極薄膜89可為U形(U-shape)，且未設置於相鄰之鰭片58之間的閘極薄膜89可為L形。為了簡明起見，後續的圖示中可能不會繪示出虛線84，應理解的是，閘極薄膜89可具有如虛線84所示之形狀。
在一些實施例中，用以形成磊晶源極/汲極區域82之磊晶製程包括複數個成長循環以及蝕刻循環。蝕刻循環可能使用可能會蝕刻閘極薄膜89的化學品。如前文所述，閘極薄膜89中之Si相對於N的原子比被控制在約0.9至約1.2，使得上述蝕刻循環中閘極薄膜89之蝕刻被最小化或減少，因此降低了(閘極薄膜89中之)氮元素落入至源極/汲極區域82中之數量。在一些實施例中，經由非等向性蝕刻製程(參照第11B圖)以及清洗/蝕刻製程，在磊晶製程之後，閘極薄膜89之厚度為約1埃至約15埃(例如：為約10埃)。
在第12B圖的例子中，在磊晶製程之後，靠近虛設閘極結構75之上表面之閘極薄膜89之第一端89U之第一厚度大於與鰭片58之上表面接觸之閘極薄膜89之第二端89L之第二厚度，舉例而言，這是因為磊晶製程之蝕刻循環移除了靠近源極/汲極區域82之閘極薄膜89之部分。在所繪示的實施例中，閘極薄膜89具有第一端部(例如：靠近第一端89U之部分)，上述第一端部靠近虛設閘極結構75之上表面，上述第一端部具有均勻的(例如：製造限度內的均勻)厚度。閘極薄膜89具有第二端部(例如：靠近第二端89L之部分)，上述第二端部靠近鰭片58之上表面，上述第二端部之厚度隨著閘極薄膜89朝向鰭片58之上表面延伸而縮小(例如：漸尖(taper))。於第12B圖之例子中，設置於任一虛設閘極結構75上之閘極薄膜89之相對外側壁89A與89B(例如：背對虛設閘極結構75的側壁)之間的距離隨 著閘極薄膜89朝向鰭片58延伸而縮小，因此，上述相對外側壁89A與89B在靠近閘極薄膜89之第二端89L形成V形。
請繼續參照第12B圖，閘極密封間隔物80具有L形，其包括第一部分(例如：垂直部分)以及第二部分(例如：水平部分)，上述第一部分沿著虛設閘極結構75之側壁延伸，上述第二部分沿著鰭片58之上表面延伸。閘極間隔物86係設置於閘極密封間隔物80之第二部分之上且沿著閘極密封間隔物80第一部分之側壁延伸。如第12B圖所示，閘極薄膜89物理接觸閘極間隔物86之側壁以及閘極密封間隔物80第二部分之側壁。
接下來，於第13A圖以及13B圖中，於第12A圖與12B圖所繪示的結構之上沉積層間介電質(ILD)88。層間介電質88可由介電材料形成，且可經由任何適當之方法沉積層間介電質88，例如：化學氣相沉積、電漿輔助化學氣相沉積(PECVD)或流動式化學氣相沉積(FCVD)。介電材料可包括磷矽玻璃(Phospho-Silicate Glass(PSG))、硼矽玻璃(Boro-Silicate Glass(BSG))、硼磷矽玻璃(Boron-Doped Phospho-Silicate Glass(BPSG))、未摻雜矽玻璃(undoped Silicate Glass(USG))或類似之材料。可使用經由任何可接受之製程所形成之其他絕緣材料。在一些實施例中，如第13A圖與13B圖所示，於層間介電質88與磊晶源極/汲極區域82、罩幕74、閘極間隔物87之間沉積接觸蝕刻停止層(CESL)93。在一些實施例中，接觸蝕刻停止層93係由氮化矽形成，接觸蝕刻停止層93的厚度為約20埃至約60埃(例如：為約40埃)，且接觸蝕刻停止層93中矽相對於氮的原子比為約0.7至約1(例如：約為0.88)。在所繪示的實施例中，接觸蝕刻停止層93中矽相對於氮的原子比係小於閘極薄膜89中矽相對於氮的原子比。
接下來，於第14A圖與14B圖中，可進行平坦化製程(例如：化學機械研磨)以使層間介電質88之上表面與虛設閘極72之上表面齊平。平坦化製程亦可移除虛設閘極72上之罩幕74以及沿著罩幕74側壁之閘極密封間隔物80與閘極 間隔物86之部分，在平坦化製程之後，虛設閘極72、閘極密封間隔物80、閘極間隔物86以及層間介電質88之上表面齊平。因此，虛設閘極72之上表面係經由層間介電質88露出。
接下來，於第15A圖以及15B圖中，於一或多個蝕刻步驟中移除虛設閘極72以及直接位於露出之虛設閘極72下方之虛設介電層60，因而形成凹口90。在一些實施例中，以非等向性乾式蝕刻製程移除虛設閘極72。舉例而言，蝕刻製程可包括使用反應氣體之乾式蝕刻製程，上述反應氣體選擇性地蝕刻虛設閘極72而不蝕刻層間介電質88或閘極間隔物87。任一凹口90暴露出相應鰭片58之通道區域。任一通道區域係設置於相鄰成對之磊晶源極/汲極區域82之間。在上述移除步驟中，在蝕刻虛設閘極72時，虛設介電層60可被用來作為蝕刻停止層。在移除虛設閘極72之後可接著移除虛設介電層60。
於第16A圖與16B圖中，形成用於替代閘極之閘極介電層92與閘極電極94。閘極介電層92係順應性沉積於凹口90中，例如：於鰭片58之頂表面與側壁上以及閘極密封間隔物80之側壁上。亦可於層間介電質88之頂表面上形成閘極介電層92。根據一些實施例，閘極介電層92包括氧化矽、氮化矽或上述之複合層。在一些實施例中，閘極介電層92為高介電常數介電材料，且在此些實施例中，閘極介電層92的介電常數(k值)大於約7.0，且閘極介電層92可包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb或上述之組合之矽酸鹽或金屬氧化物。閘極介電層92之形成方法可包括分子束沉積(MBD)、原子層沉積、電漿輔助化學氣相沉積或類似之方法。在一些實施例中，在形成閘極介電層92之前，於鰭片58之露出之表面上形成界面層(ILs)96。界面層96可包括氧化物層(例如：氧化矽層)，舉例而言，可經由熱氧化鰭片58、化學氧化製程、或沉積製程形成界面層96。
可於各閘極介電層92之上沉積閘極電極94，且其可填充凹口90之殘留部分。閘極電極94可為含有金屬之材料，例如：TiN、TaN、TaC、Co、Ru、 Al、上述之組合或上述之複合層。舉例而言，任一閘極電極94可包括擴散阻障層(未個別繪示於圖中)、擴散阻障層之上的功函數層97、以及功函數層97之上的填充金屬98。擴散阻障層可由氮化鈦(TiN)形成，其可摻雜有(或未摻雜有)矽。功函數層97決定閘極之功函數，且包括至少一層、或者不同材料所形成之複數個膜層。根據相應之鰭式場效電晶體是n型鰭式場效電晶體或p型鰭式場效電晶體來選擇功函數層之材料。舉例而言，當鰭式場效電晶體是n型鰭式場效電晶體時，功函數層可包括TaN層以及位於TaN層上之TiAl層。當鰭式場效電晶體是p型鰭式場效電晶體時，功函數層可包括TaN層、位於TaN層上之TiN層以及位於TiN層上之TiAl層。在一些實施例中，選擇功函數層97之材料以調整其功函數值，以於所形成的裝置中達到目標臨界電壓Vt。在形成功函數層97之後，於功函數層97之上形成填充金屬98以填充凹口90，填充金屬98可包括任何適當之導電材料，例如：W、Co、Cu、Al或類似之材料。
在填充填充金屬98之後，可進行平坦化製程(例如：化學機械研磨)以移除閘極介電層92以及閘極電極94之材料之多餘部分，上述多餘部分係位於層間介電質88之頂表面之上。因此，閘極電極94以及閘極介電層92之殘留部分係成為所形成之鰭式場效電晶體裝置100之替代閘極。閘極電極94、閘極介電層92以及界面層96可共同被稱為“閘極”、“閘極堆疊”、或者“閘極結構”。任一閘極堆疊可沿著鰭片58之通道區域之側壁延伸。
區域50B與區域50C中之閘極介電層92之形成可同時發生，使得各區域中之閘極介電層92係由相同之材料形成，且閘極電極94之形成可同時發生，使得各區域中之閘極電極94係由相同之材料形成。在一些實施例中，各區域中之閘極介電層92可由不同之製程形成，使得各閘極介電層92可為不同的材料，且各區域中之閘極電極94可由不同之製程形成，使得各閘極電極94可為不同的材料。當使用不同的製程時，不同的掩蔽步驟(masking steps)可被用來掩蔽 以及露出適當之區域。
接下來，於第17A圖以及第17B圖中，於層間介電質88之上沉積層間介電質108。在一實施例中，層間介電質108係為以流動式化學氣相沉積法形成之流動式薄膜(flowable film)。在一些實施例中，層間介電質108係由如PSG、BSG、BPSG、USG或類似之介電材料形成，且可經由任何適當之方法(例如：化學氣相沉積以及電漿輔助化學氣相沉積)沉積層間介電質108。
接下來，於第18A圖以及18B圖中，形成穿過層間介電質108及/或層間介電質88的接觸110以及接觸112。在一些實施例中，在形成接觸112之前，可進行退火製程以於磊晶源極/汲極區域82以及接觸112之間之界面形成矽化物。接觸110電性連接至閘極電極94，且接觸112電性連接至磊晶源極/汲極區域82。第18A圖以及18B圖於同一剖面中繪示出接觸110以及112，然而，在其他實施例中，接觸110以及112可被設置於不同的剖面中。此外，第18A與18B圖中之接觸110與接觸112的位置僅是用來說明而非以任何方式用作限定。舉例而言，接觸110如所繪示可垂直地與鰭片58對齊，或者可設置在閘極電極94上之不同的位置。此外，可在形成接觸110之前、形成接觸110的同時或者形成接觸110之後形成接觸112。
本發明實施例可達到諸多優點。經由在形成閘極間隔物87之後形成閘極薄膜89’，閘極薄膜89’於後續的清洗/蝕刻製程中保護閘極間隔物87，因此可避免或減少閘極間隔物87之損失(例如：低介電常數間隔物86以及閘極密封間隔物80之損失)。由於閘極間隔物87之損失可能會導致裝置失效，經由形成閘極薄膜89’，本發明實施例可減少裝置失效並且增進製程良率。經由使閘極薄膜89中Si相對於N之原子比為約0.9至約1.2，閘極薄膜89保留了磊晶製程之選擇性成長之性質，並且減少了閘極薄膜89中之氮元素落入源極/汲極區域82之中的數量。因此，磊晶源極/汲極區域82之尺寸(例如：體積)增加，這進一步使得所形成 之裝置的電氣效能變好。
根據一些實施例，第19圖繪示出製造半導體裝置之方法1000的流程圖。應理解的是，第19圖所示之實施例方法1000僅為諸多可能之實施例方法中的一個例子。所屬領域具有通常知識者應能理解許多變化、替代以及修飾。舉例而言，第19圖所繪示之各步驟可被增加、移除、替換、重新排列以及重複。
請參照第19圖，於區塊1010，形成突出於基板之上的鰭片。於區塊1020，於鰭片之上形成閘極結構。於區塊1030，沿著閘極結構之側壁形成閘極間隔物，其中閘極結構之上表面經由閘極間隔物露出。於區塊1040，於閘極結構、閘極間隔物以及鰭片之上沉積閘極薄膜。於區塊1050，在沉積閘極薄膜之後進行一或多個蝕刻製程，其中上述一或多個蝕刻製程從鰭片之上表面移除閘極薄膜之第一部分並且於鰭片中形成凹口，其中在上述一或多個蝕刻製程之後閘極薄膜之第二部分殘留於閘極間隔物之側壁上。於區塊1060，於凹口中形成磊晶源極/汲極區域。
根據一實施例，一方法包括形成突出於基板之上的鰭片、於上述鰭片之上形成閘極結構、沿著上述閘極結構之側壁形成閘極間隔物。上述閘極結構之上表面經由上述閘極間隔物露出。上述方法亦包括於上述閘極結構、上述閘極間隔物以及上述鰭片之上沉積閘極薄膜、在沉積上述閘極薄膜之後進行一或多個蝕刻製程。上述一或多個蝕刻製程從上述鰭片之上表面移除上述閘極薄膜的第一部分並且於上述鰭片中形成凹口。在上述一或多個蝕刻製程之後，上述閘極薄膜的第二部分殘留於上述閘極間隔物的側壁之上。上述方法亦包括於上述凹口中形成磊晶源極/汲極區域。在一實施例中，形成上述閘極間隔物的步驟包括於上述閘極結構以及上述鰭片之上形成第一閘極間隔物層、於上述第一閘極間隔物層之上形成第二閘極間隔物層、以及進行非等向性蝕刻製程以移除設置於上述鰭片之上表面之上以及上述閘極結構之上表面之上的第一閘極間 隔物層之部分以及第二閘極間隔物層之部分。在一實施例中，上述閘極薄膜係由氮化矽形成，上述閘極薄膜中矽(Si)相對於氮(N)的原子比為約0.9至約1.2。在一實施例中，所形成之閘極薄膜的厚度為約30埃至約50埃。在一實施例中，沉積上述閘極薄膜的步驟包括於上述閘極結構、上述閘極間隔物以及上述鰭片之上順應性沉積上述閘極薄膜。在一實施例中，上述閘極薄膜係由氮化矽形成。在一實施例中，使用原子層沉積(ALD)形成上述閘極薄膜，上述原子層沉積使用前驅物，上述前驅物包括二氯矽烷以及氨。在一實施例中，上述一或多個蝕刻製程之進行包括進行非等向性電漿蝕刻製程以移除上述閘極薄膜之第一部分。在一實施例中，上述非等向性電漿蝕刻製程使用包括氟甲烷之氣體。在一實施例中，上述閘極薄膜之第二部分沿著上述閘極間隔物之側壁從上述鰭片之上表面連續地方延伸至上述閘極間隔物之上表面。在一實施例中，上述方法更包括於上述磊晶源極/汲極區域之上以及上述閘極結構之周圍形成層間介電質(ILD)、移除上述閘極結構以於上述層間介電質中形成開口、以及於上述開口中形成金屬閘極。
根據一實施例，一方法包括於鰭片之上形成閘極結構、於上述閘極結構以及上述鰭片之上形成閘極間隔物層、進行第一非等向性蝕刻製程以移除設置於上述閘極結構的上表面之上以及上述鰭片的上表面之上的上述閘極間隔物層之部分。上述閘極間隔物層之殘留部分沿著上述閘極結構之側壁形成閘極間隔物、在上述第一非等向性蝕刻製程之後於上述閘極結構、上述閘極間隔物以及上述鰭片之上形成閘極薄膜、進行第二非等向性蝕刻製程以移除設置於上述閘極結構的上表面之上以及上述鰭片的上表面之上的上述閘極薄膜之第一部分。在上述第二非等向性蝕刻製程之後，上述閘極薄膜之第二部分沿著上述閘極間隔物之側壁從上述鰭片之上表面朝向上述閘極結構之上表面延伸。上述方法亦包括形成鄰近上述閘極薄膜之第二部分的源極/汲極區域。在一實施例 中，形成上述閘極薄膜的步驟包括使用原子層沉積於上述閘極結構、上述閘極間隔物以及上述鰭片之上順應性形成上述閘極薄膜。在一實施例中，上述閘極薄膜係由氮化矽形成，閘極薄膜中之矽的原子百分比與閘極薄膜中之氮的原子百分比之間的比率為約0.9至約1.2。在一實施例中，第二非等向性蝕刻製程於上述鰭片中形成凹口，形成上述源極/汲極區域之步驟包括於上述凹口中形成磊晶材料。
根據一實施例，一半導體裝置包括突出於基板之上的鰭片、上述鰭片之上的閘極結構、沿著上述閘極結構之側壁的第一閘極間隔物、沿著上述閘極間隔物之側壁的第二閘極間隔物、沿著上述第二閘極間隔物之側壁的閘極薄膜。上述第二閘極間隔物位於上述第一閘極間隔物以及上述閘極薄膜之間，上述閘極薄膜在其遠離上述基板的第一端具有第一厚度，在其最靠近上述基板的第二端具有第二厚度，上述第一厚度大於上述第二厚度。上述半導體裝置亦包括位於上述閘極結構兩側之源極/汲極區域。在一實施例中，上述閘極薄膜包括氮化矽。在一實施例中，上述閘極薄膜中矽相對於氮的原子比為約0.9至約1.2。在一實施例中，上述閘極薄膜的厚度為約1埃至約15埃。在一實施例中，緊鄰上述第二端之上述閘極薄膜之厚度隨著上述閘極薄膜朝向上述基板延伸而縮小。
前述內文概述了許多實施例之特徵部件，使本技術領域中具有通常知識者可以更加了解相應之詳細說明。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到與在此介紹的實施例相同之目的及/或達到與在此介紹的實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
50:基板
60:虛設介電層
58:鰭片
72:虛設閘極
74:罩幕
75:虛設閘極結構
80:第一閘極間隔物
82:源極/汲極區
86:第二閘極間隔物
87:閘極間隔物
89:閘極薄膜(之殘留部分)
89A、89B:外側壁
89U:第一端
89L:第二端
100:鰭式場效電晶體裝置

Claims (15)

  1. 一種半導體裝置之形成方法，包括：形成突出於一基板之上的一鰭片；於該鰭片之上形成一閘極結構；沿著該閘極結構的一側壁形成一閘極間隔物，其中該閘極結構的一上表面經由該閘極間隔物露出；於該閘極結構、該閘極間隔物以及該鰭片之上沉積一閘極薄膜；在沉積該閘極薄膜之後進行一或多個蝕刻製程，其中該一或多個蝕刻製程從該鰭片的一上表面移除該閘極薄膜的一第一部分並於該鰭片中形成一凹口，其中在該一或多個蝕刻製程之後該閘極薄膜的一第二部分殘留於該閘極間隔物的一側壁上；以及於該凹口中形成一磊晶源極/汲極區域，其中形成該磊晶源極/汲極區域縮小鄰近於該磊晶源極/汲極區域的該閘極薄膜的該第二部分的一厚度，其中在形成該磊晶源極/汲極區域之後，隨著該閘極薄膜向該鰭片延伸，鄰近於該磊晶源極/汲極區域的該閘極薄膜的該第二部分的該厚度持續地減少。
  2. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該閘極薄膜係由氮化矽形成，其中該閘極薄膜中之矽(Si)與氮(N)的一原子比為約0.9至約1.2。
  3. 如申請專利範圍第1或2項所述之半導體裝置之形成方法，其中在該一或多個蝕刻製程之前將該閘極薄膜形成為具有約為30埃至約為50埃的一厚度。
  4. 如申請專利範圍第1或2項所述之半導體裝置之形成方法，其中沉積該閘極薄膜的步驟包括：於該閘極結構、該閘極間隔物以及該鰭片之上順應性沉積該閘極薄膜。
  5. 如申請專利範圍第1或2項所述之半導體裝置之形成方法，其中使用一原子層沉積形成該閘極薄膜，該原子層沉積使用包括二氯矽烷以及氨的一前驅物。
  6. 如申請專利範圍第1或2項所述之半導體裝置之形成方法，其中進行該一或多個蝕刻製程包括：進行一非等向性電漿蝕刻製程以移除該閘極薄膜的該第一部分。
  7. 如申請專利範圍第6項所述之半導體裝置之形成方法，其中該非等向性電漿蝕刻製程使用包括氟甲烷的一氣體。
  8. 如申請專利範圍第1或2項所述之半導體裝置之形成方法，其中該閘極薄膜的該第二部分沿著該閘極間隔物的該側壁從該鰭片的該上表面連續地延伸至該閘極間隔物的該上表面。
  9. 一種半導體裝置之形成方法，包括：於一鰭片之上形成一閘極結構；於該閘極結構與該鰭片之上形成一閘極間隔物層；進行一第一非等向性蝕刻製程以移除設置於該閘極結構之一上表面之上以及該鰭片之一上表面之上之該閘極間隔物層之部分，該閘極間隔物層之殘留部分沿著該閘極結構之側壁形成一閘極間隔物；在該第一非等向性蝕刻製程之後，於該閘極結構、該閘極間隔物以及該鰭片之上形成一閘極薄膜；進行一第二非等向性蝕刻製程以移除設置於該閘極結構之該上表面之上以及該鰭片之該上表面之上之該閘極薄膜之一第一部分，其中在該第二非等向性蝕刻製程之後，該閘極薄膜之一第二部分沿著該閘極間隔物之側壁從該鰭片之該上表面延伸至該閘極結構之該上表面；以及形成與該閘極薄膜之該第二部分相鄰的一源極/汲極區域，其中在形成該源 極/汲極區域之後，該閘極薄膜之該第二部分在遠離該鰭片的一第一端具有一第一厚度，在其最靠近該鰭片的一第二端具有一第二厚度，該第一厚度大於該第二厚度。
  10. 如申請專利範圍第9項所述之半導體裝置之形成方法，其中該閘極薄膜係由氮化矽形成，其中該閘極薄膜中矽(Si)的一原子百分比與該閘極薄膜中氮(N)的一原子百分比之間的比值為約0.9至約1.2。
  11. 一種半導體裝置，包括：一鰭片，突出於一基板之上；一閘極結構，位於該鰭片之上；一第一閘極間隔物，沿著該閘極結構之複數個側壁；一第二閘極間隔物，沿著該第一閘極間隔物之複數個側壁；一閘極薄膜，沿著該第二閘極間隔物之複數個側壁，其中該第二閘極間隔物在該第一閘極間隔物與該閘極薄膜之間，其中該閘極薄膜在其遠離該基板的一第一端具有一第一厚度，在其最靠近該基板的一第二端具有一第二厚度，該第一厚度大於該第二厚度；以及源極/汲極區域，位於該閘極結構兩側。
  12. 如申請專利範圍第11項所述之半導體裝置，其中該閘極薄膜包括氮化矽，且其中該閘極薄膜中之矽(Si)與氮(N)的一原子比為約0.9至約1.2。
  13. 如申請專利範圍第11或12項所述之半導體裝置，其中該閘極薄膜的一厚度為約1埃至約15埃。
  14. 如申請專利範圍第11或12項所述之半導體裝置，其中該第一閘極間隔物具有沿著該閘極結構之該些側壁延伸的一第一部分以及沿著該鰭片之一上表面延伸的一第二部分，其中該第二閘極間隔物係設置於該第一閘極間隔物之該第二部分之上且沿著該第一閘極間隔物之該第一部分之側壁延伸，其中 該閘極薄膜物理接觸該第二閘極間隔物之該些側壁以及該第一閘極間隔物之該第二部分。
  15. 如申請專利範圍第11或12項所述之半導體裝置，其中該閘極薄膜具有一第一端部與一第二端部，該第一端部緊鄰該閘極結構的一上表面，該第二端部緊鄰該鰭片，其中該第一端部的一厚度係為均勻的，且該第二端部的一厚度隨著該閘極薄膜朝向該鰭片延伸而縮小。
TW108130357A 2018-08-30 2019-08-26 半導體裝置及其形成方法 TWI739147B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/118,087 US10867860B2 (en) 2018-08-30 2018-08-30 Methods of forming FinFET device
US16/118,087 2018-08-30

Publications (2)

Publication Number Publication Date
TW202032635A TW202032635A (zh) 2020-09-01
TWI739147B true TWI739147B (zh) 2021-09-11

Family

ID=69526873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130357A TWI739147B (zh) 2018-08-30 2019-08-26 半導體裝置及其形成方法

Country Status (5)

Country Link
US (1) US10867860B2 (zh)
KR (1) KR102149317B1 (zh)
CN (1) CN110875392B (zh)
DE (1) DE102018125383B4 (zh)
TW (1) TWI739147B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11271096B2 (en) 2020-04-01 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming fin field effect transistor device structure
TWI817126B (zh) * 2020-05-22 2023-10-01 台灣積體電路製造股份有限公司 包含鰭式場效電晶體的半導體裝置
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
DE102020130401B4 (de) 2020-05-28 2026-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150372108A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
TW201719769A (zh) * 2015-11-16 2017-06-01 台灣積體電路製造股份有限公司 鰭式場效電晶體的製作方法
TW201806166A (zh) * 2016-08-11 2018-02-16 三星電子股份有限公司 包含接觸結構的半導體裝置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134209B2 (en) 2009-12-17 2012-03-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US8278179B2 (en) * 2010-03-09 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. LDD epitaxy for FinFETs
US8486778B2 (en) 2011-07-15 2013-07-16 International Business Machines Corporation Low resistance source and drain extensions for ETSOI
US8907431B2 (en) * 2011-12-16 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with multiple threshold voltages
CN103390637B (zh) * 2012-05-09 2016-01-13 中国科学院微电子研究所 FinFET及其制造方法
US8900958B2 (en) 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
US9564321B2 (en) 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
US8906789B2 (en) * 2013-03-13 2014-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric cyclic desposition etch epitaxy
US9166044B2 (en) * 2013-09-27 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Raised epitaxial LDD in MuGFETs
US9496398B2 (en) * 2014-01-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial source/drain regions in FinFETs and methods for forming the same
US9837440B2 (en) * 2014-02-07 2017-12-05 International Business Machines Corporation FinFET device with abrupt junctions
US9337316B2 (en) 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
US9577070B2 (en) * 2014-11-26 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming
KR102394938B1 (ko) 2015-05-21 2022-05-09 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
US10084085B2 (en) 2015-06-11 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with stop layer and method for forming the same
KR102396111B1 (ko) * 2015-06-18 2022-05-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9806194B2 (en) * 2015-07-15 2017-10-31 Samsung Electronics Co., Ltd. FinFET with fin having different Ge doped region
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9536980B1 (en) * 2015-07-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming same
TWI660438B (zh) 2015-09-23 2019-05-21 United Microelectronics Corp. 半導體元件及其製作方法
US9647116B1 (en) * 2015-10-28 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating self-aligned contact in a semiconductor device
CN106684144B (zh) 2015-11-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
KR102526580B1 (ko) * 2016-01-11 2023-04-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10164103B2 (en) 2016-10-17 2018-12-25 International Business Machines Corporation Forming strained channel with germanium condensation
US10170367B2 (en) 2016-11-29 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150372108A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
TW201719769A (zh) * 2015-11-16 2017-06-01 台灣積體電路製造股份有限公司 鰭式場效電晶體的製作方法
TW201806166A (zh) * 2016-08-11 2018-02-16 三星電子股份有限公司 包含接觸結構的半導體裝置

Also Published As

Publication number Publication date
DE102018125383B4 (de) 2024-05-29
CN110875392A (zh) 2020-03-10
US10867860B2 (en) 2020-12-15
KR20200026650A (ko) 2020-03-11
DE102018125383A1 (de) 2020-03-05
TW202032635A (zh) 2020-09-01
KR102149317B1 (ko) 2020-08-31
US20200075755A1 (en) 2020-03-05
CN110875392B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
US11004688B2 (en) FinFET device and method of forming
US11908750B2 (en) Semiconductor device and method
US12068389B2 (en) Semiconductor device including gas spacers and method of manufacture
TWI696289B (zh) 半導體裝置及其形成方法
KR102058219B1 (ko) FinFET 구조체 및 이를 형성하는 방법
CN113270473A (zh) 半导体装置及其形成方法
US20240153828A1 (en) Semiconductor Device and Method
KR102234118B1 (ko) 비등각성 산화물 라이너 및 그 제조 방법
US20190386111A1 (en) Gaseous Spacer and Methods of Forming Same
TWI882052B (zh) 半導體裝置及其製造方法
TWI707477B (zh) 半導體裝置及其製造方法
KR20200050345A (ko) FinFET 디바이스 및 그 형성 방법
TW201820483A (zh) 鰭式場效應電晶體裝置之形成方法
US11855213B2 (en) FinFET device and method of forming same
US20250311413A1 (en) Finfet device and method
TWI739147B (zh) 半導體裝置及其形成方法
TW202109623A (zh) 形成半導體裝置的方法
TW202111782A (zh) 半導體裝置的形成方法
TWI795774B (zh) 填充結構及其製造方法
TW202450103A (zh) 半導體裝置及其製造方法