[go: up one dir, main page]

TWI849725B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI849725B
TWI849725B TW112104114A TW112104114A TWI849725B TW I849725 B TWI849725 B TW I849725B TW 112104114 A TW112104114 A TW 112104114A TW 112104114 A TW112104114 A TW 112104114A TW I849725 B TWI849725 B TW I849725B
Authority
TW
Taiwan
Prior art keywords
chip
resin body
semiconductor device
pad
layer
Prior art date
Application number
TW112104114A
Other languages
English (en)
Other versions
TW202401720A (zh
Inventor
秦栄一
本郷悟史
山本進
片村幸雄
豊田現
藤田努
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202401720A publication Critical patent/TW202401720A/zh
Application granted granted Critical
Publication of TWI849725B publication Critical patent/TWI849725B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H10W20/435—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H10W20/0245—
    • H10W20/0249—
    • H10W20/42—
    • H10W80/00—
    • H10W90/00—
    • H10W20/023—
    • H10W90/297—
    • H10W90/792—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

實施型態之半導體裝置具有配線層、被疊層在上述配線層之第1疊層體，和被疊層在上述第1疊層體的第2疊層體，和覆蓋上述第1疊層體之周圍之一部分的第1樹脂體。當將疊層上述第1疊層體、上述第2疊層體之方向設為疊層方向之時，上述第1疊層體具有與上述配線層連接之第1焊墊，和與上述第1焊墊電性連接的第1裝置層，和與上述第1裝置層電性連接的第1電極。上述第2疊層體具有與上述第1電極電性連接的第2焊墊，和與上述第2焊墊電性連接的第2裝置層。在上述疊層方向中，上述第1樹脂體位於較上述第1疊層體和上述第2疊層體之界面更靠上述配線層側。

Description

半導體裝置及半導體裝置之製造方法
本發明之實施型態係關於半導體裝置及半導體裝置之製造方法。 [相關申請之引用]
本申請係以2022年6月16日先申請的日本國專利申請第2022-097614號所衍生的優先權之利益為基礎，並且，要求其利益，在此藉由引用包含其內容全體。
作為半導體裝置之一例，疊層裝置晶片眾所皆知。
一個實施型態係提供可以謀求提升電特性的半導體裝置及半導體裝置之製造方法。
實施型態之半導體裝置具有配線層、被疊層在上述配線層之第1疊層體，和被疊層在上述第1疊層體的第2疊層體，和覆蓋上述第1疊層體之周圍之一部分的第1樹脂體。當將疊層上述第1疊層體、上述第2疊層體之方向設為疊層方向之時，上述第1疊層體具有與上述配線層連接之第1焊墊，和與上述第1焊墊電性連接的第1裝置層，和與上述第1裝置層電性連接的第1電極。上述第2疊層體具有與上述第1電極電性連接的第2焊墊，和與上述第2焊墊電性連接的第2裝置層。在上述疊層方向中，上述第1樹脂體位於較上述第1疊層體和上述第2疊層體之界面更靠上述配線層側。
若藉由上述構成時，可以提供可以謀求提升電特性的半導體裝置及半導體裝置之製造方法。
以下，參照圖面說明實施型態之半導體裝置及半導體裝置之製造方法。在以下之說明中，對具有相同或類似之功能的構成標示相同符號。而且，有省略該些構成之重複說明之情況。「連接」不限定於物理性連接之情況，也包含電性連接之情況。即是，「連接」不限定於直接相接之情況，也包含隔著另外之構件的情況。「正交」、「相同」分別也包含「略正交」、「略相同」之情況。圖面為示意性或概念性者，各部分之厚度和寬度之關係、部分間之大小的比率等不一定要與現實者相同。
(第1實施型態)
<1.半導體裝置之全體構成>
在第1實施型態中，以具備半導體裝置1之記憶體系統為例予以說明。圖1為表示具備第1實施型態之半導體裝置1之記憶體系統之構成例的方塊圖。半導體裝置1使用例如NAND型快閃記憶體。半導體裝置1係藉由例如記憶體控制器2而被控制。半導體裝置1和記憶體控制器2之間的通訊係支持例如NAND介面規格。
如圖1所示般，例如半導體裝置1包含記憶體單元陣列10、指令暫存器11、位址暫存器12、序列器13、驅動模組14、行解碼器15及感測放大器模組16。
記憶體單元陣列10包含複數區塊BLK0~BLKn(n為1以上的整數)。區塊BLK為能夠非揮發性地記憶資料之複數記憶體單元的集合，作為例如資料之清除單位被使用。在記憶體單元陣列10設置複數位元線及複數字元線。各記憶體單元係與例如1條位元線和1條字元線建立關連。針對記憶體單元陣列10之詳細構成於後述。
指令暫存器11係能保持半導體裝置1從記憶體控制器2接收到的指令CMD。指令CMD包含使例如序列器13實行讀出動作、寫入動作及清除動作等的命令。
位址暫存器12係能保持半導體裝置1從記憶體控制器2接收到的位址資訊ADD。位址資訊ADD包含例如區塊位址BAd、頁位址PdA及列位址CAd。例如，區塊位址BAd、頁位址PAd及列位址CAd分別被使用於區塊BLK、字元線及位元線之選擇。
序列器13係控制半導體裝置1之全體的動作。例如，序列器13係根據保持於指令暫存器11之指令CMD而控制驅動模組14、行解碼器15及感測放大器模組16等，實行讀出動作、寫入動作及清除動作等。
驅動模組14係生成在讀出動作、寫入動作及清除動作等被使用的電壓。而且，驅動模組14係根據例如被保持於位址暫存器12的頁位址PAd，而對與被選擇的字元線對應的訊號線，施加生成的電壓。
行解碼器15係根據被保持於位址暫存器12之區塊位址BAd，選擇對應的記憶體單元陣列10內之一個區塊。而且，行解碼器15係將被施加於例如與所選擇的字元線對應的訊號線的電壓，傳送至所選擇的區塊內之被選擇的字元線。
感測放大器模組16 係在寫入動作中，因應從記憶體控制器2接收到的寫入資料DAT，而對各位元線施加期望的電壓。再者，感測放大器模組16係在讀出動作中，根據位元線之電壓或在位元線流通的電流，判定被記憶於記憶體單元的資料，將判定結果作為讀出資料DAT而傳送至記憶體控制器2。
上述說明的半導體裝置1及記憶體控制器2即使藉由該些組合構成一個半導體記憶裝置亦可。作為如此的半導體裝置，可舉出例如SSD(solid state drive)等。
＜半導體裝置之構造＞ 以下，針對第1實施型態所涉及之半導體裝置1之構造之一例予以說明。圖2為表示半導體裝置1之構成的剖面圖。半導體裝置1包含例如配線層80、晶片C1、晶片C2、晶片C3及晶片C4。半導體裝置1進一步包含又覆蓋晶片C1之周圍之至少一部分的樹脂體M1，和覆蓋晶片C2之周圍之至少一部分的樹脂體M2，和位於樹脂體M1和樹脂體M2之間的絕緣層I1，和覆蓋晶片C3之周圍之至少一部分的樹脂體M3，和位於樹脂體M2和樹脂體M3之間的絕緣層I2，和覆蓋晶片C4之周圍之至少一部分的樹脂體M4，和位於樹脂體M3和樹脂體M4之間的絕緣層I3。配線層80之焊墊74係與晶片C1之焊墊Pa電性連接。晶片C1係「第1疊層體」的例。再者，晶片C2係「第2疊層體」的例。晶片C1之焊墊Pa係「第1焊墊」的例。以下，針對半導體裝置1予以說明。
首先，針對X方向、Y方向、+Z方向及-Z方向予以定義。X方向及Y方向係沿著配線層80(參照圖2)之表面80a的方向。Y方向為與X方向交叉(例如，正交)的方向。+Z方向及-Z方向為與X方向及Y方向交叉(例如，正交)的方向，為配線層80之厚度方向。+Z方向係從配線層80沿著晶片C1(參照圖2)的方向。-Z方向為與+Z方向相反的方向。在不區別+Z方向和-Z方向之情況，僅稱為「Z方向」。在以下之說明中，有將「+Z方向」稱為「上」，將「-Z方向」稱為「下」之情況。但是，該些表現僅為了方便，並非用以規定重力方向者。Z方向為「第1方向」之一例。
配線層80、晶片C1、晶片C2、晶片C3及晶片C4係從下方往上方依序被疊層。配線層80之焊墊74係與晶片C1之焊墊Pa在界面S0電性連接。晶片C1之貫通電極TSV係與晶片C2之焊墊Pa在界面S1電性連接。晶片C2之貫通電極TSV係與晶片C3之焊墊Pa在界面S2電性連接。晶片C3之貫通電極TSV係與晶片C4之焊墊Pa在界面S3電性連接。從各者的晶片C1至C4係在內部形成包含半導體元件和配線的裝置層D。被形成在晶片C1之裝置層D係電性連接晶片C1之焊墊Pa和晶片C1之貫通電極TSV。即使針對晶片C2至晶片C4也相同。即使在晶片C4中，形成貫通電極TSV亦可，即使不形成亦可。針對裝置層D之詳細於後述。
在半導體裝置1中，依序疊層樹脂體M1、絕緣層I1、樹脂體M2、絕緣層I2、樹脂體M3、絕緣層I3、樹脂體M4。將晶片C1和晶片C2被疊層的方向設為疊層方向(Z方向)之時，樹脂體M1係位於較晶片C1和晶片C2之界面S1更靠配線層80側。再者，樹脂體M1和絕緣層I1之界面位於較晶片C1和晶片C2之界面S1更靠配線層80側。樹脂體M2係位於較晶片C2和晶片C3之界面S2更靠配線層80側。再者，樹脂體M2和絕緣層I2之界面位於較晶片C2和晶片C3之界面S2更靠配線層80側。樹脂體M3係位於較晶片C3和晶片C4之界面S3更靠配線層80側。再者，樹脂體M3和絕緣層I3之界面位於較晶片C3和晶片C4之界面S3更靠配線層80側。樹脂體M1係「第1樹脂體」的例。
配線層80具備外部連接焊墊71、配線72、插塞73、焊墊74。配線層80係在與晶片C1相接之面80a具有焊墊74。再者，配線層80係在與晶片C1相接之面80a相反的面80b具有複數外部連接焊墊71。
外部連接焊墊71係與配線72電性連接。外部連接焊墊71係經由配線72及插塞73而電性連接焊墊74。插塞73為在Z方向延伸，電性連接配線層80中之不同層間的配線。配線72係在X方向或Y方向延伸的配線。外部連接焊墊71、配線72、插塞73、焊墊74係使用銅(Cu)、鎢(W)或鋁(Al)般的導電材料而形成。
即使外部連接焊墊71為輸入用之焊墊亦可，即使為輸出用之焊墊亦可，即使為輸入兼輸出用之焊墊亦可。再者，即使能夠對外部連接焊墊71，從外部的電源施加能供給電力的基準電壓(例如接地電壓)亦可。外部連接焊墊71係設置無圖示之外部連接端子(例如焊球)，經由該外部連接端子與半導體裝置1之外部電性連接。經由外部連接焊墊71能輸入的訊號係資料訊號、控制訊號及資料選通訊號中之至少一個。
資料訊號係例如表示記憶於記憶體單元陣列之寫入對象資料的訊號、從記憶體單元陣列被讀出的讀出對象資料、表示各種指令的訊號、表示資料之寫入目的地或讀出目的地之位址的訊號。控制訊號係例如晶片致能訊號、寫入致能訊號、讀出致能訊號、寫入保護訊號、預備/忙碌訊號。晶片致能訊號係能夠從複數半導體裝置1之中選擇存取對象之半導體裝置1的訊號。寫入致能訊號係能夠將資料(例如指令CMD或位址ADD)傳遞至半導體裝置1的訊號。讀出致能訊號係能夠從半導體裝置1讀出資料的訊號。寫入保護訊號係於禁止寫入及清除之時被指派的訊號。準備/忙碌訊號係表示能夠區別半導體裝置1為準備狀態或忙碌狀態之訊號。資料選通訊號係被使用於資料訊號之栓鎖或資料訊號之輸出的資料選通訊號。
在半導體裝置1中，例如晶片C1係電路晶片(疊層體)210和陣列晶片(疊層體)220在接合面Sa被貼合的晶片。電路晶片210包含控制陣列晶片220之動作的控制電路(邏輯電路)。以下，針對晶片C1之構造予以詳細說明。
晶片C1包含例如半導體層100、疊層體220、疊層體210、絕緣層31、基板30、絕緣層32、插塞33、絕緣膜34、焊墊Pa、貫通電極TSV。裝置層D為疊層體210及疊層體220。晶片C1之裝置層D為第1裝置層的例。疊層體220和疊層體210係從下方朝上方依序被疊層。絕緣層32、基板30、絕緣層31、疊層體220、疊層體210、半導體層100、絕緣層I1從下方朝上方依序被疊層。
絕緣層32具有被疊層在配線層80的面32a。在面32a露出焊墊Pa。絕緣層32係使用例如氧化矽物或氮化矽物等而形成。
基板30位於絕緣層32和絕緣層31之間。基板30為例如矽等的半導體基板。插塞33係在Z方向貫通基板30，與焊墊Pa電性連接。在插塞33和基板30之間設置絕緣膜34。插塞33係在Z方向貫通絕緣層31，與配線43電性連接。焊墊Pa係與配線43電性連接。插塞33、焊墊Pa係使用銅(Cu)、鎢(W)或鋁(Al)般的導電材料而形成。
絕緣層31係位於絕緣體220和基板30之間。絕緣層31係使用例如氧化矽物或氮化矽物等而形成。
疊層體220包含記憶體單元陣列10、複數插塞42、複數配線43、複數焊墊44和絕緣體45。絕緣體45係位於半導體層100和配線80之間。
記憶體單元陣列10係被設置在源極線60之上方。記憶體單元陣列10具有複數導電層41，和複數記憶體柱P。複數導電層41及複數記憶體柱P之各者被連接於插塞42。再者，複數記憶體柱P被連接於源極線60。
複數導電層41係使用例如鎢(W)或被摻雜雜質的多晶矽(Poly-Si)而形成。複數導電層41係在中間夾著絕緣體45所含的層間絕緣膜45b(參照圖4)而被疊層在Z方向。在複數導電層41之中，疊層體210側(+Z方向側)的導電層41、在本實施型態中，疊層體210側的4個導電層41係作為汲極側選擇閘極線SGD而發揮功能。在複數導電層41之中，源極線60側(-Z方向側)的導電層41、在本實施型態中，源極線60側的1個導電層41係作為源極側選擇閘極線SGS而發揮功能。複數導電層41之中，位於汲極側選擇閘極線SGD和源極側選擇閘極線SGS之間之剩餘的導電層41，作為複數字元線WL而發揮功能。
複數記憶體柱P係在Z方向延伸，貫通汲極側選擇閘極線SGD、複數字元線WL及源極側選擇字元線SGS。記憶體柱P係經由插塞42而位元線BL電性連接，並且，與源極線60電性連接。在複數字元線WL和複數記憶體柱P之交叉部分之各者，形成記憶體單元MC。依此，複數記憶體單元MC係在X方向、Y方向及Z方向隔著間隔而被配置成三次元狀。針對記憶體單元MC詳細後述。
插塞42、配線43及焊墊44係電性連接記憶體單元陣列10和疊層體210。插塞42、配線43及焊墊44係使用銅、鎢或鋁般的導電材料而被形成。插塞42為在Z方向延伸，電性連接疊層體220內之不同層間的配線。配線43係在X方向或Y方向延伸的配線。
焊墊44係被設置在疊層體220之連接用的電極。在疊層體220和疊層體210被疊層的狀態，疊層體220之焊墊44係與疊層體210之焊墊54接合。
絕緣體45係被設置在複數插塞42、複數配線43及複數焊墊44之間，使該些要素彼此電性絕緣。即是，複數插塞42、複數配線43、複數焊墊44係被設置在絕緣體45。絕緣體45係使用例如氧化矽物或氮化矽物等而形成。
源極線60係例如使用鎢(W)之下層部分和使用矽(Si)之上層部分的2層膜。源極線60係被配置在具有記憶體單元陣列10之區域。在源極線60之各部分，能被供給來自疊層體210的電位。
疊層體210係被設置在疊層體220上。疊層體210係在Z方向位於半導體層100和疊層體220之間。疊層體210包含複數電晶體51、複數插塞52、複數配線53、複數焊墊54及絕緣體55。貫通電極TSV係經由配線53而與配線43連接。晶片C1之貫通電極TSV係「第1電極」的例。
電晶體51係被設置在半導體層100上。電晶體51係被連接於插塞52。電晶體51係經由插塞42、52、配線43、53、焊墊44、54而與記憶體單元陣列10電性連接。電晶體51係控制例如記憶體單元陣列10。
插塞52、配線53及焊墊54係電性連接複數電晶體51和疊層體220。插塞52、配線53及焊墊54係使用銅、鎢或鋁般的導電材料而被形成。插塞52為在Z方向延伸，電性連接疊層體210內之不同層間的配線。配線53係在X方向或Y方向延伸的配線。
焊墊54係被設置在疊層體210之連接用的電極。在疊層體220和疊層體210被疊層的狀態，疊層體210之焊墊54係被設置在疊層體220之焊墊44上，與疊層體220之焊墊44接合。
絕緣體55係被設置在複數插塞52、複數配線53及複數焊墊54之間，使該些要素彼此電性絕緣。即是，複數插塞52、複數配線53、複數焊墊54係被設置在絕緣體55。絕緣體55係使用例如氧化矽物(SiO 2)或氮化矽物(SiN)等而形成。在疊層體220和疊層體210被疊層的狀態，疊層體210之絕緣體55係與疊層體220之絕緣體45接觸。
半導體層100係例如使用矽等的半導體層。半導體層100具有疊層體210被疊層的表面100a。在半導體層100，設置疊層體210所含的電晶體之源極區域及汲極區域。貫通電極TSV係在Z方向(疊層方向)貫通半導體層100。再者，貫通電極TSV係與配線43電性連接。在貫通電極TSV和半導體層100之間設置絕緣膜58。
絕緣層I1係被設置在半導體層100上。絕緣層I1係使用例如氧化矽物或氮化矽物等而形成。在絕緣層I1之表面I1a露出貫通電極TSV，與晶片C2之焊墊Pa電性連接。
圖4為記憶體單元陣列10之記憶體柱P之附近的剖面圖。如圖4所示般，複數字元線WL係在中間夾著層間絕緣膜45b而在被疊層在Z方向。複數字元線WL係在X方向延伸。記憶體單元陣列10具有設置記憶體柱P的記憶體孔MH。記憶體柱P係在記憶體孔MH之內部於Z方向延伸，貫通複數字元線WL。
記憶體柱P係在Z方向觀看之情況，例如為圓狀或橢圓狀。記憶體柱P係從內側依序具有核心絕緣體63、半導體主體64及記憶體膜65。
核心絕緣體63係在Z方向延伸的柱狀體。核心絕緣體63包含例如氧化矽物。核心絕緣體63位於半導體主體64之內側。
半導體主體64係在Z方向延伸，作為通道發揮功能。半導體主體64係被連接於源極線60。半導體主體64係覆蓋核心絕緣體63之外周面。半導體主體64包含例如矽。矽係例如使例如非晶矽予以結晶化的多晶矽。
記憶體膜65在Z方向延伸。記憶體膜65係覆蓋半導體主體64之外周面。記憶體膜65係位於記憶體孔MH之內面和半導體主體64之外側面之間。記憶體膜65包含例如隧道絕緣膜66和電荷蓄積膜67。
隧道絕緣膜66係位於電荷蓄積膜67和半導體主體64之間。隧道絕緣膜66為例如氧化矽物，或包含氧化矽物和氮化矽物。隧道絕緣膜66為半導體主體64和電荷蓄積膜67之間的電位障壁。
電荷蓄積膜67係被設置在字元線WL和層間絕緣膜45b之各者和隧道絕緣膜66之間。電荷蓄積膜67包含例如氮化矽物。電荷蓄積膜67和字元線WL之交叉部分係作為記憶體單元MC而發揮功能。記憶體單元MC係藉由在電荷蓄積膜67和字元線WL之交叉部分(電荷蓄積部)內有電荷，或者被蓄積的電荷量，保持資料。電荷蓄積部係位於字元線WL和半導體主體64之間，以絕緣材料包圍周圍。
即使在字元線WL和層間絕緣膜45b之間，及字元線WL和記憶體膜65之間，設置阻隔絕緣膜68及阻障膜69。阻隔絕緣膜68係抑制反向穿隧的絕緣膜。反向穿隧係電荷從字元線WL朝記憶體膜65返回的現象。阻隔絕緣膜68係使用例如疊層矽氧化膜、金屬氧化物膜或複數絕緣膜的疊層構造膜。金屬氧化物之一例為氧化鋁物。阻障膜69係例如氮化鈦膜、或氮化鈦和鈦的疊層構造膜。
即使在層間絕緣膜45b和電荷蓄積膜67之間設置覆蓋絕緣膜70亦可。覆蓋絕緣膜70包含例如氧化矽物。覆蓋絕緣膜70係加工時保護電荷蓄積膜67免於蝕刻。即使無覆蓋絕緣膜70亦可，在導電層41和電荷蓄積膜67之間殘留一部分，即使作為阻隔絕緣膜使用亦可。
另外，在半導體裝置1中，晶片C2、晶片C3及晶片C4也係和晶片C1相同的構造。晶片C2之半導體層100係「第2半導體層」的例。晶片C2之裝置層D為第2裝置層的例。被電性連接於晶片C2之配線43，同時與貫通電極TSV電性連接晶片C2之焊墊Pa為「第2焊墊」的例。
以上，針對第1實施型態予以說明。第1實施型態所涉及之半導體裝置1中，作為第1樹脂體的樹脂體M1位於較晶片C1和晶片C2之界面更靠配線層80側。因此，在晶片C1疊層晶片C2之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性，改善電性特性。
(半導體裝置之製造方法) 針對半導體裝置1之製造方法予以說明。圖5係為了製造作為第1疊層體之晶片C1的第1中間疊層體之剖面圖。圖6係表示半導體裝置1之製造工程之一例，為半導體裝置1之疊層體之剖面圖。從圖6至圖13的各圖為沿著Y方向觀看之時的各製造工程中之構成零件之剖面圖。
圖5係為了製造晶片C1的中間製造物之第1中間疊層體C1a之剖面圖。例如，貼合成為疊層體210之無圖示的電路晶圓，和成為疊層體220之無圖示的陣列晶圓，進行退火，使陣列晶圓薄型化。藉由在所取得的陣列晶圓上，形成絕緣層32和焊墊Pa，進行切割，而取得第1中間疊層體C1a。第1中間疊層體C1a包含疊層體220和疊層體210。第1中間疊層體C1a之疊層體210及疊層體220係第1裝置層的例。第1中間疊層體C1a之疊層體210及疊層體220係與第1中間疊層體C1a之焊墊Pa電性連接。在第1中間疊層體C1a中，針對與作為第1疊層體之晶片C1相同的構成，省略說明。在疊層體210上設置半導體基板150。電極EE係與裝置層D電性連接，被埋設於半導體基板150。第1中間疊層體C1a之半導體基板150係第1半導體基板的例。再者，電極EE係在Z方向(半導體基板150之板厚方向)延伸。在電極EE和半導體基板150之間設置絕緣膜58。電極EE為「第1電極」的例。第1中間疊層體C1a係第1疊層體的例。第1中間疊層體C1a之裝置層D為第1裝置層的例。
圖6為表示第1實施型態之半導體裝置1之製造方法的剖面圖。在圖6中，在支持基板SB上設置配線層80。第1中間疊層體C1a之焊墊Pa係以與配線層80連接之方式，進行疊層。將配線層80和第1中間疊層體C1a被疊層之方向設為第1疊層方向(Z方向)。被設置在支持基板SB及支持基板SB上之配線層80為「基板」的例。
如圖7所示般，在配線層80疊層第1中間疊層體C1a之後，以樹脂體M覆蓋第1中間疊層體C1a。此時，配線層80也被覆蓋。樹脂體M可以使用被用於保護晶片的樹脂。
如同圖8所示般，於以樹脂體M覆蓋第1中間疊層體C1a之後，以例如背面研磨機及CMP(Chemical Mechanical Polishing)在半導體基板150之板厚方向(Z方向)研磨半導體基板150及樹脂體M，使電極EE露出。
如圖9所示般，在第1疊層方向(Z方向)中，以樹脂體M之高度低於研磨後之第1中間疊層體C1a之表面之方式，除去樹脂體M之一部分。樹脂體M之一部分之除去方法不特別被限定。例如，藉由進行切割，可以除去樹脂體M之一部分。藉由除去樹脂體M之一部分可以形成樹脂體M1。以樹脂體M1 位於較晶片C1和後述第2中間疊層體C2a之界面更靠支持基板SB側之方式，除去樹脂體M之一部分。
如圖10所示般，於除去樹脂體M之一部分之後，對研磨後之半導體基板150進行乾蝕刻。依此，使電極EE之前端部露出。研磨半導體基板150和樹脂體M及對半導體積基板150進行乾蝕刻，係「在半導體基板150之板厚方向刪除第1中間疊層體C1a，使電極EE露出」之一例。
如圖11所示般，使電極EE之前端部露出之後，藉由例如電漿援用ALD(Plasma-Enhanced Atomic Layer Deposition)或CVD(Chemical Vapor Deposition)法，在第1中間疊層體C1a之電極EE露出的面形成絕緣層Ia1。絕緣層Ia1係「第1絕緣層」的例。
如圖12所示般，於形成絕緣層Ia1之後，藉由例如CMP，在Z方向研磨絕緣層Ia1，使電極EE露出。依此，形成晶片C1。
如圖13所示般，於研磨絕緣層Ia1之後，以第2中間疊層體C2a之焊墊Pa連接晶片C1之電極EE之方式，在晶片C1疊層具備焊墊Pa的第2中間疊層體C2a。第2中間疊層體C2a之焊墊Pa為第2焊墊的例。第2中間疊層體C2a係與第1中間疊層體C1a相同的構造。第2中間疊層體C2a包含疊層體220和疊層體210。第2中間疊層體C2a之裝置層D為「第2裝置層」的例。第2中間疊層體C2a之焊墊Pa係與第2中間疊層體C2a之疊層體210及疊層體220電性連接。第2中間疊層體C2a具備半導體基板150、疊層體210和電極EE。
以下，重複圖6至圖13的順序，疊層至晶片C4，藉由剝離支持基板SB，取得半導體裝置1。支持基板SB之剝離方法並不特別限定。例如，即使研磨支持基板SB而予以剝離亦可，即使以雷射剝離支持基板SB亦可，即使機械性地剝離支持基板SB亦可。即使支持基板SB不剝離亦可。取得半導體裝置1。
以上，針對第1實施型態之半導體裝置1之製造方法予以說明。第1實施型態所涉及之半導體裝置1之製造方法中，作為第1樹脂體的樹脂體M1位於較晶片C1和晶片C2之界面更靠配線層80側。因此，在晶片C1疊層晶片C2之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性。再者，藉由第1中間疊層體C1a露出之後，刪除樹脂體M之一部分，可以容易特定刪除的樹脂體M之位置。
(半導體裝置之製造方法之第1變形例) 針對半導體裝置1之製造方法之第1變形例予以說明。針對與第1實施型態之製造方法相同的工程，省略說明。
如圖14所示般，於形成樹脂體M後，在第1疊層方向(Z方向)除去樹脂體M之一部分。樹脂體M之一部分之除去方法不特別被限定。例如，藉由進行切割，可以除去樹脂體M之一部分。藉由除去樹脂體M之一部分可以形成樹脂體M1。以樹脂體M1位於較晶片C1和後述第2中間疊層體C2a之界面更低之方式，除去樹脂體M之一部分。具體而言，以樹脂體M1位於較晶片C1和後述第2中間疊層體C2a之界面更靠支持基板SB側之方式，除去樹脂體M之一部分。
如同圖15所示般，於除去樹脂體M之一部分之後，藉由背面研磨機及CMP(Chemical Mechanical Polishing)在Z方向研磨半導體基板150及樹脂體M，使電極EE露出。
如圖16所示般，對研磨後之半導體基板150進行乾蝕刻。依此，使電極EE之前端部露出。
如圖17所示般，於乾蝕刻之後，藉由例如電漿援用ALD(Plasma-Enhanced Atomic Layer Deposition)或CVD(Chemical Vapor Deposition)法，在第1中間疊層體C1a之電極EE露出的面形成絕緣層Ia1。
如圖18所示般，於研磨之後，藉由例如CMP，在Z方向研磨絕緣層Ia1，使電極EE露出。依此，形成晶片C1。
如圖19所示般，於研磨之後，以第2中間疊層體C2a之焊墊Pa連接晶片C1之電極EE之方式，在晶片C1疊層具備焊墊Pa的第2中間疊層體C2a。第2中間疊層體C2a係與第1中間疊層體C1a相同的構造。第2中間疊層體C2a之裝置層D為「第2裝置層」的例。第2中間疊層體C2a之焊墊Pa係與第2中間疊層體C2a之疊層體210及疊層體220電性連接。第2中間疊層體C2a具備半導體基板150、疊層體210和電極EE。第2中間疊層體C2a之電極EE係與第2中間疊層體C2a之裝置層D電性連接。
以下，重複相同的順序，疊層至晶片C4，藉由剝離支持基板SB，取得半導體裝置1。支持基板SB之剝離方法並不特別限定。例如，即使研磨支持基板SB而予以剝離亦可，即使以雷射剝離支持基板SB亦可，即使機械性地剝離支持基板SB亦可。即使支持基板SB不剝離亦可。
以上，針對半導體裝置1之製造方法之第1變形例予以說明。在半導體裝置1之製造方法之第1變形例中，作為第1樹脂體的樹脂體M1位於較晶片C1和晶片C2之界面更靠配線層80側。因此，在晶片C1疊層晶片C2之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性。
(半導體裝置之製造方法之第2變形例) 針對半導體裝置1之製造方法之第2變形例予以說明。針對與第1實施型態之製造方法相同的工程，省略說明。
如圖20所示般，於研磨半導體基板150及樹脂體M之後，對研磨後之半導體基板150進行乾蝕刻。依此，使電極EE之前端部露出。
如圖21所示般，於乾蝕刻後，第1疊層方向(Z方向)中，以樹脂體M之高度低於研磨後之第1中間疊層體C1a之表面之方式，除去樹脂體M之一部分。樹脂體M之一部分之除去方法不特別被限定。例如，藉由進行切割，可以除去樹脂體M之一部分。藉由除去樹脂體M之一部分可以形成樹脂體M1。以樹脂體M1位於較晶片C1和後述第2中間疊層體C2a之界面更靠支持基板SB側之方式，除去樹脂體M之一部分。
如圖22所示般，除去樹脂體M之一部分之後，藉由例如電漿援用ALD(Plasma-Enhanced Atomic Layer Deposition)法、或CVD(Chemical Vapor Deposition)法，形成絕緣層Ia1。
如圖23所示般，於形成絕緣層Ia1之後，藉由例如CMP，在Z方向研磨絕緣層Ia1，使電極EE露出。依此，形成晶片C1。
如圖24所示般，於研磨絕緣層Ia1之後，以第2中間疊層體C2a之焊墊Pa連接晶片C1之電極EE之方式，在晶片C1疊層具備焊墊Pa的第2中間疊層體C2a。第2中間疊層體C2a與第1中間疊層體C1a相同包含疊層體220和疊層體210。第2中間疊層體C2a之疊層體210及疊層體220係「第2裝置層」的例。第2中間疊層體C2a之焊墊Pa係與第2中間疊層體C2a之疊層體210及疊層體220電性連接。第2中間疊層體C2a具備半導體基板150、疊層體210和電極EE。
以下，重複相同的順序，疊層至晶片C4，藉由剝離支持基板SB，取得半導體裝置1。支持基板SB之剝離方法並不特別限定。例如，即使研磨支持基板SB而予以剝離亦可，即使以雷射剝離支持基板SB亦可，即使機械性地剝離支持基板SB亦可。即使支持基板SB不剝離亦可。
以上，針對半導體裝置1之製造方法之第2變形例予以說明。在半導體裝置1之製造方法之第2變形例中，作為第1樹脂體的樹脂體M1位於較晶片C1和晶片C2之界面更靠配線層80側。因此，在晶片C1疊層晶片C2之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性。
(半導體裝置1之製造方法之第3變形例) 在不形成配線層80之基板隔著剝離層，藉由本實施型態之製造方法，從晶片C1疊層至C4，形成疊層體。從疊層體刪除基板。即使藉由在露出的晶片C1之焊墊上形成配線層，形成第1實施型態所涉及之半導體裝置亦可。
(第2實施型態) 接著，參照圖25說明本發明所涉及之第2實施型態之半導體裝置1B。另外，在該第2實施型態中，針對與第1實施型態中之構成要素相同的部分，標示相同的符號，省略其說明，僅針對不同點予以說明。 ＜半導體裝置之構造＞ 以下，針對第2實施型態所涉及之半導體裝置1B之構造之一例予以說明。圖25為表示半導體裝置1B之構成的剖面圖。半導體裝置1B包含例如配線層80、晶片C1、晶片C2、晶片C3及晶片C4。半導體裝置1B進一步包含又覆蓋晶片C1之周圍之至少一部分的樹脂體M1，和覆蓋晶片C2之周圍之至少一部分的樹脂體M2，和位於樹脂體M1和樹脂體M2之間的絕緣層I1，和覆蓋晶片C3之周圍之至少一部分的樹脂體M3，和位於樹脂體M2和樹脂體M3之間的絕緣層I2，和覆蓋晶片C4之周圍之至少一部分的樹脂體M4，和位於樹脂體M3和樹脂體M4之間的絕緣層I3。配線層80之焊墊74係與晶片C1之焊墊Pa電性連接。再者，半導體裝置1B具備覆蓋晶片C1、晶片C2、晶片C3、晶片4、樹脂體M1、樹脂體M2、樹脂體M3、樹脂體M4、絕緣層I1、絕緣層I2及絕緣層I3的樹脂體MM。
以上，針對第2實施型態之半導體裝置1B予以說明。在第2實施型態所涉及之半導體裝置1B中，作為第1樹脂體的樹脂體M1位於較晶片C1和晶片C2之界面更靠配線層80側。因此，在晶片C1疊層晶片C2之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性，改善電性特性。再者，具備覆蓋晶片C1、晶片C2、晶片C3、晶片4、樹脂體M1、樹脂體M2、樹脂體M3、樹脂體M4、絕緣層I1、絕緣層I2及絕緣層I3的樹脂體MM，可以提升半導體裝置1之耐久性。
(第3實施型態) 接著，參照圖26說明本發明所涉及之第3實施型態之半導體裝置1C。另外，在該第3實施型態中，針對與第1實施型態中之構成要素相同的部分，標示相同的符號，省略其說明，僅針對不同點予以說明。 ＜半導體裝置之構造＞ 以下，針對第3實施型態所涉及之半導體裝置1C之構造之一例予以說明。圖26為表示半導體裝置1C之構成的剖面圖。半導體裝置1C包含例如配線層80、晶片C1、晶片C2、晶片C3及晶片C4a及晶片C5。半導體裝置1C進一步包含又覆蓋晶片C1之周圍之至少一部分的樹脂體M1，和覆蓋晶片C2之周圍之至少一部分的樹脂體M2，和位於樹脂體M1和樹脂體M2之間的絕緣層I1，和覆蓋晶片C3之周圍之至少一部分的樹脂體M3，和位於樹脂體M2和樹脂體M3之間的絕緣層I2，和覆蓋晶片C4a之周圍之至少一部分的樹脂體M4，和位於樹脂體M3和樹脂體M4之間的絕緣層I3。配線層80之焊墊74係與晶片C1之焊墊Pa電性連接。再者，半導體裝置1C具備覆蓋晶片C1、晶片C2、晶片C3、晶片C4a、晶片C5、樹脂體M1、樹脂體M2、樹脂體M3、樹脂體M4、絕緣層I1、絕緣層I2及絕緣層I3的樹脂體MM。晶片C4a具備貫通電極TSV。晶片C4a之貫通電極TSV和晶片C5之焊墊Pa係被電性連接。晶片C5係包含邏輯電路的晶片。
以上，針對第3實施型態之半導體裝置1C予以說明。在第3實施型態所涉及之半導體裝置1C中，作為第1樹脂體的樹脂體M1位於較晶片C1和晶片C2之界面更靠配線層80側。因此，在晶片C1疊層晶片C2之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性，改善電性特性。再者，因具備覆蓋晶片C1、晶片C2、晶片C3、晶片4、樹脂體M1、樹脂體M2、樹脂體M3、樹脂體M4、絕緣層I1、絕緣層I2及絕緣層I3的樹脂體MM，故可以提升半導體裝置1之耐久性。
(第4實施型態) 接著，參照圖27說明本發明所涉及之第4實施型態之半導體裝置1D。另外，在該第4實施型態中，針對與第1實施型態中之構成要素相同的部分，標示相同的符號，省略其說明，僅針對不同點予以說明。 ＜半導體裝置之構造＞ 以下，針對第4實施型態所涉及之半導體裝置1D之構造之一例予以說明。圖27為表示半導體裝置1D之構成的剖面圖。半導體裝置1D包含例如配線層80、晶片C1d、晶片C2d、晶片C3d及晶片C4。半導體裝置1D進一步包含又覆蓋晶片C1d之周圍之至少一部分的樹脂體M1，和覆蓋晶片C2d之周圍之至少一部分的樹脂體M2，和位於樹脂體M1和樹脂體M2之間的絕緣層I1，和覆蓋晶片C3d之周圍之至少一部分的樹脂體M3，和位於樹脂體M2和樹脂體M3之間的絕緣層I2，和覆蓋晶片C4之周圍之至少一部分的樹脂體M4，和位於樹脂體M3和樹脂體M4之間的絕緣層I3。配線層80之焊墊74係與晶片C1之焊墊Pa電性連接。晶片C1d係在晶片C2側之面的外周部，具備凹部90。晶片C2d係在晶片C3側之面的外周部，具備凹部90。晶片C3d係在晶片C4側之面的外周部，具備凹部90。凹部90係在各晶片C1d、C2d、C3d之全周連續地延伸。凹部90為環狀。凹部90之底面，位於較在各晶片C1d、C2d、C3d中之裝置層D之上面更上方。
以上，針對第4實施型態之半導體裝置1D予以說明。在第4實施型態所涉及之半導體裝置1D中，作為第1樹脂體的樹脂體M1位於較晶片C1d和晶片C2d之界面更靠配線層80側。因此，在晶片C1d疊層晶片C2d之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性，改善電性特性。再者，因晶片C1d、晶片C2d及晶片C3d具備凹部90，故更容易疊層各晶片。
(半導體裝置之製造方法) 以下，針對第4實施型態所涉及之半導體裝置1D之製造方法予以說明。針對與第1實施型態之製造方法相同的工程，省略說明。
如同圖28所示般，於以樹脂體M覆蓋第1中間疊層體C1e之後，以例如背面研磨機及CMP(Chemical Mechanical Polishing)在半導體基板150之板厚方向(Z方向)研磨半導體基板150及樹脂體M，使電極EE露出。
如圖28所示般，於研磨半導體基板150及樹脂體M之後，在第1疊層方向(Z方向)中，以樹脂體M之高度低於研磨後之第1中間疊層體C1e之表面之方式，除去樹脂體M之一部分。此時，與樹脂體M相接的半導體基板150之端部也一起除去。依此，在半導體基板150之端部形成凹部90。樹脂體M及半導體基板150之一部分之除去方法不特別被限定。例如，藉由進行切割，可以除去樹脂體M之一部分。藉由除去樹脂體M之一部分可以形成樹脂體M1。在此，以樹脂體M1位於較晶片C1和後述第2中間疊層體C2e之界面更靠支持基板SB側之方式，除去樹脂體M之一部分。
如圖29所示般，於除去樹脂體M及半導體基板150之一部分之後，對研磨後之半導體基板150進行乾蝕刻。依此，使電極EE之前端部露出。
如圖30所示般，於使電極EE之前端部露出之後，藉由例如電漿援用ALD(Plasma-Enhanced Atomic Layer Deposition)法、或CVD(Chemical Vapor Deposition)法，形成絕緣層Ia1。
如圖31所示般，於形成絕緣層Ia1之後，藉由例如CMP，在Z方向研磨絕緣層Ia1，使電極EE露出。依此，形成晶片C1。
如圖32所示般，於研磨絕緣層Ia1之後，以第2中間疊層體C2e之焊墊Pa連接晶片C1之電極EE之方式，在晶片C1疊層具備焊墊Pa的第2中間疊層體C2e。第2中間疊層體C2e之焊墊Pa為第2焊墊的例。第2中間疊層體C2e係與第1中間疊層體C1e相同的構造。第2中間疊層體C2e包含疊層體220和疊層體210。第2中間疊層體C2e之裝置層D為「第2裝置層」的例。第2中間疊層體C2e之焊墊Pa係與第2中間疊層體C2e之疊層體210及疊層體220電性連接。第2中間疊層體C2e具備半導體基板150、疊層體210和電極EE。
以下，重複相同的順序，疊層至晶片C4，藉由剝離支持基板SB，取得半導體裝置1D。支持基板SB之剝離方法並不特別限定。例如，即使研磨支持基板SB而予以剝離亦可，即使以雷射剝離支持基板SB亦可，即使機械性地剝離支持基板SB亦可。即使支持基板SB不剝離亦可。取得半導體裝置1。
以上，針對第4實施型態之半導體裝置1D之製造方法予以說明。在第4實施型態所涉及之半導體裝置1D之製造方法中，作為第1樹脂體的樹脂體M1位於較晶片C1d和晶片C2d之界面更靠配線層80側。因此，在晶片C1d疊層晶片C2d之時，樹脂體M1不阻礙疊層。其結果，提升電性連接的可靠性。再者，因晶片C1d、晶片C2d及晶片C3d具備凹部90，故更容易疊層各晶片。
若藉由以上說明的至少一個實施型態時，半導體裝置具有配線層、被疊層在上述配線層之第1疊層體，和被疊層在上述第1疊層體的第2疊層體，和覆蓋上述第1疊層體之周圍之一部分的第1樹脂體。當將疊層上述第1疊層體、上述第2疊層體之方向設為疊層方向之時，上述第1疊層體具有與上述配線層連接之第1焊墊，和與上述第1焊墊電性連接的第1裝置層，和與上述第1裝置層電性連接的第1電極。上述第2疊層體具有與上述第1電極電性連接的第2焊墊，和與上述第2焊墊電性連接的第2裝置層。在上述疊層方向中，上述第1樹脂體位於較上述第1疊層體和上述第2疊層體之界面更靠上述配線層側。若藉由如此的構成時，可以提升電性特性。
雖然說明本發明之幾個實施型態，但是該些實施型態僅為例示，並無限定發明之範圍的意圖。該些實施型態可以其他各種型態來實施，可以在不脫離發明之主旨的範圍下，進行各種省略、置換、變更。該些實施型態或其變形包含在發明之範圍或主旨時，同樣也包含在申請專利範圍所記載之發明和其均等之範圍內。
1:半導體裝置 2:記憶體控制器 10:記憶體單元陣列 11:指令暫存器 12:位址暫存器 13:序列器 14:驅動模組 15:行解碼器 16:感測放大器模組 30:基板 31:絕緣層 32:絕緣層 32a:面 33:插塞 34:絕緣膜 41:導電層 42:插塞 43:配線 44:焊墊 45:絕緣體 45b:層間絕緣膜 51:電晶體 52:插塞 53:配線 54:焊墊 55:絕緣體 58:絕緣膜 60:源極線 63:核心絕緣體 64:半導體主體 65:記憶體膜 66:隧道絕緣膜 67:電荷蓄積膜 68:阻隔絕緣膜 69:阻障膜 70:覆蓋絕緣膜 71:外部連接焊墊 72:配線 73:插塞 74:焊墊 80:配線層 80a:表面 80b:相反的面 90:凹部 100:半導體層 100a:表面 210:電路晶片 220:疊層體 S0~S3:界面 Sa:接合面 C1~C5:晶片 I1~I3:絕緣層 M,M1~M4:樹脂體 TSV:貫通電極 Pa:焊墊 CMD:指令 ADD:位址 DAT:寫入資料 PAd:頁位址 BAd:區塊位址 CAd:列位址 BLK0~BLKn:區塊 D:裝置層 MC:記憶體單元 MM:樹脂體 MH:記憶體孔 WL:字元線 EE:電極 BL:位元線 P:記憶體柱 150:半導體基板 SB:支持基板 Ia1:絕緣層 1B:半導體裝置 1C:半導體裝置 1D:半導體裝置 C4a:晶片 C1d:晶片 C2d:晶片 C3d:晶片 C1e:第1中間疊層體 C2e:第2中間疊層體
[圖1]為表示具備第1實施型態所涉及之半導體裝置之記憶體系統之構成例的方塊圖。 [圖2]為表示第1實施型態所涉及之半導體裝置之構成的剖面圖。 [圖3]為表示第1實施型態之第1疊層體之構成的剖面圖。 [圖4]為表示第1實施型態之記憶體陣列之記憶體柱之附近的剖面圖。 [圖5]為表示第1實施型態之第1中間疊層體之構成的剖面圖。 [圖6]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖7]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖8]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖9]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖10]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖11]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖12]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖13]為表示第1實施型態之半導體裝置之製造方法的剖面圖。 [圖14]為表示第1實施型態之半導體裝置之製造方法之第1變形例的剖面圖。 [圖15]為表示第1實施型態之半導體裝置之製造方法之第1變形例的剖面圖。 [圖16]為表示第1實施型態之半導體裝置之製造方法之第1變形例的剖面圖。 [圖17]為表示第1實施型態之半導體裝置之製造方法之第1變形例的剖面圖。 [圖18]為表示第1實施型態之半導體裝置之製造方法之第1變形例的剖面圖。 [圖19]為表示第1實施型態之半導體裝置之製造方法之第1變形例的剖面圖。 [圖20]為表示第1實施型態之半導體裝置之製造方法之第2變形例的剖面圖。 [圖21]為表示第1實施型態之半導體裝置之製造方法之第2變形例的剖面圖。 [圖22]為表示第1實施型態之半導體裝置之製造方法之第2變形例的剖面圖。 [圖23]為表示第1實施型態之半導體裝置之製造方法之第2變形例的剖面圖。 [圖24]為表示第1實施型態之半導體裝置之製造方法之第2變形例的剖面圖。 [圖25]為表示第2實施型態所涉及之半導體裝置之構成的剖面圖。 [圖26]為表示第3實施型態所涉及之半導體裝置之構成的剖面圖。 [圖27]為表示第4實施型態所涉及之半導體裝置之構成的剖面圖。 [圖28]為表示第4實施型態之半導體裝置之製造方法的剖面圖。 [圖29]為表示第4實施型態之半導體裝置之製造方法的剖面圖。 [圖30]為表示第4實施型態之半導體裝置之製造方法的剖面圖。
[圖31]為表示第4實施型態之半導體裝置之製造方法的剖面圖。
[圖32]為表示第4實施型態之半導體裝置之製造方法的剖面圖。
1:半導體裝置
71:外部連接焊墊
72:配線
73:插塞
74:焊墊
80:配線層
80a:表面
80b:相反的面
S0~S3:界面
M1~M4:樹脂體
C1~C4:晶片
I1~I3:絕緣層
TSV:貫通電極
Pa:焊墊
D:裝置層

Claims (7)

  1. 一種半導體裝置，具備： 配線層； 第1半導體晶片，其係被設置在上述配線層； 第2半導體晶片，其係被設置在上述第1半導體晶片；及 第1樹脂體，其係覆蓋上述第1半導體晶片之周圍的至少一部分， 當將疊層上述第1半導體晶片和上述第2半導體晶片的方向設為第1方向之時， 上述第1半導體晶片具備與上述配線層電性連接的第1焊墊，和與上述第1焊墊電性連接的第1裝置層，和與上述第1裝置層電性連接的第1電極， 上述第2半導體晶片具備與上述第1電極電性連接的第2焊墊，和與上述第2焊墊電性連接的第2裝置層， 在上述第1方向，上述第1樹脂體之上面位於較上述第1半導體晶片和上述第2半導體晶片之界面更靠上述配線層側。
  2. 如請求項1記載之半導體裝置，其中 具備被設置在上述第1樹脂體上的第1絕緣層。
  3. 如請求項2記載之半導體裝置，其中 上述第1絕緣層包含氧化矽物或氮化矽物之至少一方。
  4. 一種半導體裝置之製造方法，包含： 準備基板， 將具備第1半導體基板、第1裝置層、與上述第1裝置層電性連接的第1焊墊，和與上述第1裝置層電性連接且被埋設在上述第1半導體基板之第1電極的第1半導體晶片，以上述第1焊墊與上述基板連接之方式，予以疊層， 以第1樹脂體覆蓋上述第1半導體晶片， 在上述第1半導體基板之板厚方向刪除上述第1半導體晶片，使上述第1電極露出， 在上述第1半導體晶片形成第1絕緣層， 研磨上述第1絕緣層和上述第1電極， 將具備第2半導體基板、第2裝置層、與上述第2裝置層電性連接的第2焊墊之第2半導體晶片，以上述第2焊墊與上述第1電極連接之方式，予以疊層， 進一步包含：以將疊層上述基板和上述第1半導體晶片之方向設為第1方向之時，在上述第1方向中，上述第1樹脂體之上面低於上述第1半導體晶片和上述第半導體晶片之界面之方式，除去上述第1樹脂體之一部分。
  5. 如請求項4記載之半導體裝置之製造方法，其中 在上述第1半導體基板之板厚方向刪除上述第1半導體晶片，使上述第1電極露出之後，於在上述第1半導體晶片形成第1絕緣層之前，以上述第1樹脂體之上面低於上述第1半導體晶片和上述第2半導體晶片之界面之方式，除去上述第1樹脂體之一部分。
  6. 如請求項4之半導體裝置之製造方法，其中 以上述第1樹脂體覆蓋上述第1半導體晶片之後，並且在上述第1半導體基板之板厚方向刪除上述第1半導體晶片，使上述第1電極露出之前，以上述第1樹脂體之上面低於上述第1半導體晶片和上述第2半導體晶片之界面之方式，除去上述第1樹脂體之一部分。
  7. 如請求項4之半導體裝置之製造方法，其中 從上述基板剝離上述第1半導體晶片， 在上述第1焊墊上形成配線層。
TW112104114A 2022-06-16 2023-02-06 半導體裝置及半導體裝置之製造方法 TWI849725B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022097614A JP2023183843A (ja) 2022-06-16 2022-06-16 半導体装置および半導体装置の製造方法
JP2022-097614 2022-06-16

Publications (2)

Publication Number Publication Date
TW202401720A TW202401720A (zh) 2024-01-01
TWI849725B true TWI849725B (zh) 2024-07-21

Family

ID=89130102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104114A TWI849725B (zh) 2022-06-16 2023-02-06 半導體裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US12525532B2 (zh)
JP (1) JP2023183843A (zh)
CN (1) CN117255563A (zh)
TW (1) TWI849725B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201806102A (zh) * 2016-05-17 2018-02-16 三星電子股份有限公司 半導體封裝體
TW201820585A (zh) * 2016-06-30 2018-06-01 三星電子股份有限公司 製造半導體封裝的方法
US20190311983A1 (en) * 2016-12-27 2019-10-10 Intel Corporation Stacking multiple dies having dissimilar interconnect structure layout and pitch
TW202015138A (zh) * 2018-10-04 2020-04-16 南韓商三星電子股份有限公司 半導體封裝
US20200168527A1 (en) * 2018-11-28 2020-05-28 Taiwan Semiconductor Manfacturing Co., Ltd. Soic chip architecture
TW202115498A (zh) * 2016-02-26 2021-04-16 日商富士軟片股份有限公司 積層體的製造方法、半導體元件的製造方法及再配線層的製造方法
US20210358875A1 (en) * 2020-05-18 2021-11-18 Samsung Electronics Co., Ltd. Packaged multi-chip semiconductor devices and methods of fabricating same
TW202205594A (zh) * 2020-03-27 2022-02-01 南韓商三星電子股份有限公司 半導體封裝
TW202213675A (zh) * 2020-09-16 2022-04-01 南韓商愛思開海力士有限公司 包括貫穿電極的半導體晶片和包括其之半導體封裝件
US20220139807A1 (en) * 2019-08-28 2022-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
JP2013033952A (ja) 2011-06-29 2013-02-14 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
KR102007259B1 (ko) 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202115498A (zh) * 2016-02-26 2021-04-16 日商富士軟片股份有限公司 積層體的製造方法、半導體元件的製造方法及再配線層的製造方法
TW201806102A (zh) * 2016-05-17 2018-02-16 三星電子股份有限公司 半導體封裝體
TW201820585A (zh) * 2016-06-30 2018-06-01 三星電子股份有限公司 製造半導體封裝的方法
US20190311983A1 (en) * 2016-12-27 2019-10-10 Intel Corporation Stacking multiple dies having dissimilar interconnect structure layout and pitch
TW202015138A (zh) * 2018-10-04 2020-04-16 南韓商三星電子股份有限公司 半導體封裝
US20200168527A1 (en) * 2018-11-28 2020-05-28 Taiwan Semiconductor Manfacturing Co., Ltd. Soic chip architecture
US20220139807A1 (en) * 2019-08-28 2022-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
TW202205594A (zh) * 2020-03-27 2022-02-01 南韓商三星電子股份有限公司 半導體封裝
US20210358875A1 (en) * 2020-05-18 2021-11-18 Samsung Electronics Co., Ltd. Packaged multi-chip semiconductor devices and methods of fabricating same
TW202213675A (zh) * 2020-09-16 2022-04-01 南韓商愛思開海力士有限公司 包括貫穿電極的半導體晶片和包括其之半導體封裝件

Also Published As

Publication number Publication date
US20230411287A1 (en) 2023-12-21
US12525532B2 (en) 2026-01-13
CN117255563A (zh) 2023-12-19
JP2023183843A (ja) 2023-12-28
TW202401720A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
US12334471B2 (en) Semiconductor devices and manufacturing methods of the same
TWI707458B (zh) 半導體記憶體裝置
TWI859717B (zh) 半導體裝置及半導體裝置之製造方法
TW202034529A (zh) 半導體裝置及其製造方法
JP2020047814A (ja) 半導体記憶装置
CN115132741B (zh) 半导体存储器装置和该半导体存储器装置的制造方法
CN114975469A (zh) 半导体存储装置
US20230069800A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20150243634A1 (en) Semiconductor device
TWI824570B (zh) 半導體裝置、晶圓及晶圓之製造方法
TWI776477B (zh) 半導體記憶裝置
TWI849725B (zh) 半導體裝置及半導體裝置之製造方法
US20240055469A1 (en) Non-volatile memory device
TWI834241B (zh) 記憶裝置
TW202312457A (zh) 半導體記憶裝置
TWI877935B (zh) 記憶體裝置
TWI860748B (zh) 半導體記憶裝置
US20240290717A1 (en) Semiconductor device and method of manufacturing the same
TWI833156B (zh) 半導體記憶裝置及其製造方法
TWI854484B (zh) 半導體記憶裝置、及半導體裝置之製造方法
CN116387360A (zh) 半导体器件及包括其的非易失性存储器装置和电子系统
WO2024180653A1 (ja) 半導体記憶装置およびその製造方法