TWI720581B - 半導體裝置與其形成方法 - Google Patents
半導體裝置與其形成方法 Download PDFInfo
- Publication number
- TWI720581B TWI720581B TW108129036A TW108129036A TWI720581B TW I720581 B TWI720581 B TW I720581B TW 108129036 A TW108129036 A TW 108129036A TW 108129036 A TW108129036 A TW 108129036A TW I720581 B TWI720581 B TW I720581B
- Authority
- TW
- Taiwan
- Prior art keywords
- antenna
- semiconductor device
- conductive
- layer
- redistribution
- Prior art date
Links
Images
Classifications
-
- H10P72/74—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
- H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
- H01Q21/061—Two dimensional planar arrays
- H01Q21/062—Two dimensional planar arrays using dipole aerials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
- H01Q21/061—Two dimensional planar arrays
- H01Q21/065—Patch antenna array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
- H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
- H01Q9/04—Resonant antennas
- H01Q9/16—Resonant antennas with feed intermediate between the extremities of the antenna, e.g. centre-fed dipole
- H01Q9/28—Conical, cylindrical, cage, strip, gauze, or like elements having an extended radiating surface; Elements comprising two conical surfaces having collinear axes and adjacent apices and fed by two-conductor transmission lines
- H01Q9/285—Planar dipole
-
- H10W20/20—
-
- H10W20/40—
-
- H10W42/20—
-
- H10W44/00—
-
- H10W44/20—
-
- H10W70/09—
-
- H10W70/635—
-
- H10W72/20—
-
- H10W72/90—
-
- H10W74/00—
-
- H10W74/017—
-
- H10W74/111—
-
- H10W90/00—
-
- H10W95/00—
-
- H10W99/00—
-
- H10P72/7424—
-
- H10P72/743—
-
- H10W44/209—
-
- H10W44/226—
-
- H10W44/248—
-
- H10W70/65—
-
- H10W70/655—
-
- H10W72/01225—
-
- H10W72/01235—
-
- H10W72/01238—
-
- H10W72/01257—
-
- H10W72/072—
-
- H10W72/07207—
-
- H10W72/07236—
-
- H10W72/07252—
-
- H10W72/07254—
-
- H10W72/073—
-
- H10W72/07307—
-
- H10W72/222—
-
- H10W72/227—
-
- H10W72/241—
-
- H10W72/244—
-
- H10W72/247—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/325—
-
- H10W72/351—
-
- H10W72/352—
-
- H10W72/354—
-
- H10W72/877—
-
- H10W72/9413—
-
- H10W72/952—
-
- H10W74/117—
-
- H10W74/142—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Details Of Aerials (AREA)
Abstract
裝置包括重佈線結構;第一半導體裝置、第一天線、與第一導電柱,位於重佈線結構上並電性連接至重佈線結構;天線結構,位於第一半導體裝置上,其中天線結構包括第二天線,且第二天線與第一天線不同,其中天線結構包括外部連接物接合至第一導電柱;以及成型材料,延伸於天線結構與重佈線結構之間,且成型材料圍繞第一半導體裝置、第一天線、外部連接物、與第一導電柱。
Description
本發明實施例關於半導體裝置,更特別關於天線封裝。
由於多種電子構件(如電晶體、二極體、電阻、電容、或類似物)的積體密度持續改良,半導體產業經歷快速成長。積體密度改良主要來自於最小結構的尺寸不斷縮小(比如半導體製程節點朝次20nm節點縮小),其可讓更多構件整合至給定面積中。隨著最近對最小化、較高速、與較大頻寬、較低能耗、與較低延遲的需求成長,亟需更小且更創造性的半導體晶粒封裝技術。
隨著半導體技術進一步演進,堆疊與接合的半導體裝置已成為進一步減少半導體裝置的物理尺寸的有效替代方案。在堆疊的半導體裝置中,至少部份的主動電路如邏輯電路、記憶電路、處理器電路、或類似物製作於分開的基板上,接著物理與電性接合主動電路以形成功能裝置。這些接合製程採用複雜技術,因此需要改良。
本發明一實施例提供之半導體裝置,包括:重佈線結構;第一半導體裝置、第一天線、與第一導電柱,位於重佈線結構上並電性連接至重佈線結構;天線結構,位於第一半導體裝置上,其中天線結構包括第二天線,且第二天線與第一天線不同,其中天線結構包括外部連接物接合至第一導電柱;以及成型材料,延伸於天線結構與重佈線結構之間,且成型材料圍繞第一半導體裝置、第一天線、外部連接物、與第一導電柱。
本發明一實施例提供之半導體裝置,包括:重佈線結構;第一天線結構,位於重佈線結構上,且天線結構包括:絕緣層;平板天線,位於絕緣層的上表面上;端射天線,位於絕緣層的上表面上;穿孔,延伸穿過絕緣層;以及連接物,電線連接穿孔至重佈線結構;偶極天線,連接至重佈線結構,並夾設於重佈線結構與天線結構之間;以及第一半導體裝置,連接至重佈線結構,並位於重佈線結構與天線結構之間。
本發明一實施例提供之半導體裝置的形成方法,包括:形成重佈線結構於承載晶圓上;形成多個第一天線與多個導電柱於重佈線結構上;將第一半導體裝置貼合至重佈線結構;形成多個第二天線於天線基板上;形成多個外部連接物於天線基板上;將外部連接物貼合至導電柱,其中第一半導體裝置與第一天線位於重佈線結構與天線基板之間;形成成型材料於重佈線結構與天線基板之間;以及移除承載晶圓。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件、與配置的實施例係用以簡化本發明內容而非侷限本發明。舉例來說,形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例,或兩者之間隔有其他額外構件而非直接接觸的實施例。另一方面,本發明之多個實例可重複採用相同標號以求簡潔,但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外,空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件,而非侷限於圖示方向。元件亦可轉動90°或其他角度,因此方向性用語僅用以說明圖示中的方向。
下述實施例關於採用異質扇出式結構以用於毫米波射頻的特定應用。然而一些實施例的目的不在於侷限至這些實施例,而可泛用於多種應用。此處所述的實施例可形成多種型態的天線於單一封裝中。舉例來說,偶極天線、端射天線、與平板天線均可形成於單一封裝中。藉由包含多種天線種類,可改善封裝的天線操作方向性。在一些例子中,此處所述的技術可減少封裝尺寸。藉由形成一或多個天線於核心基板上,可減少製作封裝的成本。一些實施例包含熱通孔,其可改善封裝中的散熱。
圖1至11係一些實施例中,形成天線封裝300的中間步驟。圖1至5係一些實施例中,形成天線結構120(見圖5)的中間步驟之剖視圖與平面圖。圖6至9B係一些實施例中,形成裝置結構200(見圖9A與9B)的中間步驟之剖視圖與平面圖。圖10A至10C係一些實施例中,形成天線封裝300的中間步驟的剖視圖。圖11係一些實施例中,天線封裝300的剖視圖。
圖1係一些實施例中,核心基板101的剖視圖。在一些實施例中,核心基板101可為雙面銅箔基板或類似物。核心基板101的厚度可介於約200微米至約1000微米之間,比如約400微米或約900微米。在一些實施例中,核心基板101包括絕緣基板100,而絕緣基板100具有導電層102位於絕緣基板100的兩側。舉例來說,絕緣基板100可為絕緣核心,其可包含一或多層的絕緣材料如玻璃纖維強化樹脂材料、印刷電路板材料、增層膜如味之素增層膜、預浸複合纖維(預浸片)材料、聚合物材料、紙、玻璃纖維、不織玻璃纖維、玻璃、陶瓷、其他層壓物、類似物、或上述之組合。導電層102可為一或多層的銅、鎳、鋁、其他導電材料、或上述之組合,其層壓或形成於絕緣基板100的兩側上。在一些實施例中,導電層102的厚度可介於約5微米至約50微米之間。在一些例子中,採用所述的絕緣基板100可提供天線結構120(見圖5)或天線封裝300(見圖10A至11)較大的穩定性。
如圖2所示,形成開口104於核心基板101中。在一些實施例中,開口104的形成方法可為雷射鑽孔技術。其他實施例亦可採用其他製程如機械鑽孔、蝕刻、或類似方法。開口104的橫向剖面可為矩形、圓形、或另一形狀。在一些實施例中,開口104的橫向剖面介於約50微米至約500微米之間。
在一些實施例中,在形成開口104之後可視情況進行表面預備製程。表面預備製程可包含以一或多種清潔溶液,清潔核心基板101的露出表面之製程。清潔溶液可包含硫酸、鉻酸、中和鹼溶液、水沖洗液、類似物、或上述之組合。在一些例子中,表面預備製程移除或減少殘留物、油、原生氧化物膜、或類似物。在一些實施例中,可視情況進行去污製程,以清潔靠近開口104的區域。可額外進行去污製程或以去污製程取代表面預備製程。舉例來說,去污製程可移除殘留於核心基板101上的絕緣基板100的殘留材料。去污製程可由機械去污(噴沙濕研磨液中的細研磨料)、化學去污(以化學溶劑、過錳酸鹽、或類似物的組合沖洗)、或機械與化學去污的組合完成。在表面預備製程或去污製程之後,可採用化學調整劑進行調整處理,其有利於吸附後續電鍍時所用的活化劑。在一些實施例中,調整處理後可微蝕刻導電層102,以粗糙化導電表面以改善金屬箔與後續沉積的導電材料之間的接合(見圖3A)。
在圖3A與3B所示的一些實施例中,形成導電結構於絕緣基板100的表面上,並將導電材料填入開口104(見圖2)以形成延伸穿過絕緣基板100的穿孔結構。圖3B係平面圖,而圖3A係沿著圖3B所示的剖線A-A’的剖視圖。如下詳述,導電結構可包含平板天線110、端射天線112、其他型態的驅動天線、寄生天線、或天線陣列。導電結構亦可包含圖3A與3B未圖示的接地平面114或其他導電結構(如繞線、線路、或導電線路)。舉例來說,可由剖面圖未圖示的繞線連接導電結構。如下詳述,穿孔結構可包含熱通孔106、饋線通孔108、或其他型態的穿孔。如圖3A與3B所示,一些導電結構可連接至穿孔結構。
在一些實施例中,導電結構與穿孔結構的形成方法,可為先形成圖案化遮罩於核心基板101的第一側上。舉例來說,圖案化遮罩可為圖案化光阻層。圖案化遮罩中的開口,可露出之後將形成導電材料於其上的導電層102的部份。圖案化遮罩中的開口,亦可露出絕緣基板100中的開口104。接著可採用電鍍製程、無電鍍製程、或另一製程沉積導電材料於導電層102的露出區域上與開口104中。在沉積導電材料之後,可採用濕式化學製程或乾式製程(如灰化製程)移除圖案化的遮罩層(如光阻)。可一起移除圖案化遮罩層與圖案化遮罩層覆蓋的導電層102的部份,或採用分開的蝕刻製程移除圖案化遮罩層與圖案化遮罩層覆蓋的導電層102的部份。可在核心基板101的另一側上進行類似製程,以形成導電結構(或穿孔的其餘部份)於核心基板101的另一側上。在此方式中,導電材料可形成導電結構與通孔。
雖然此例未圖示,但應理解可重複採用具有導電層之核心基板、形成開口以延伸穿過核心基板、形成圖案化導電材料、與移除導電層的不需要部份的方法,以垂直堆疊交錯的多個絕緣材料與導電材料,其具有通孔以用於連接具有導電結構的垂直相鄰層狀物。
導電結構可含有一或多個平板天線110,如圖3A與3B所示。平板天線110可形成於絕緣基板100的上表面上。平板天線110可設置以在微波光譜中操作,比如約28GHz的頻率或一或多種其他頻率。平板天線110可操作為具有方向性,其主要正交於(如垂直於)絕緣基板100的上表面(見圖11)。在一些實施例中,可調整平板天線110的射線方向,且可由連接至平板天線110的饋線通孔108 (多個饋線通孔108未圖示於圖3A與3B)之位置及/或數目控制平板天線110的射線方向。圖3B顯示四個平板天線110,但任何數目的平板天線110可任意配置於絕緣基板100的上表面上。平板天線110可具有相同的尺寸與形狀,或具有不同的尺寸或不同的形狀。平板天線110可為矩形或另一形狀,且橫向尺寸可介於約1.0mm至約10mm之間。如圖3A所示,平板天線110所用的接地平面114可形成於絕緣基板100的下表面上。接地平面114相對於平板天線110可電性接地,因此可改變平板天線110操作時在平板天線110與其對應的接地平面114之間所產生的電場。在一些實施例中,接地平面114可形成於絕緣基板100中的一層中,或在天線結構120外部。平板天線110可電性連接至饋線通孔108,且可經由饋線通孔108驅動平板天線110。在其他實施例中,經由絕緣基板100的上表面上的導電線路驅動平板天線110(未圖示於圖3A與3B)。
在一些實施例中,可寄生驅動平板天線110。寄生的平板天線410之例子如圖12所示。在寄生驅動的天線中,天線本身為電性隔離,並驅動相鄰的導電結構。驅動的導電結構中會產生電場改變,而這些電場與天線作用使天線中的電場產生改變。天線中產生的電場改變,會造成天線輻射。在此方式中,導電結構可寄生驅動寄生天線。單一導電結構可寄生驅動超過一個天線。舉例來說,導電結構可為導電線路、通孔、直接驅動的天線、另一寄生驅動的天線、上述之組合、或類似物。
導電結構亦可包含一或多個端射天線112,如圖3A與3B所示。端射天線112可形成於絕緣基板100的上表面上。端射天線112可為寄生天線,且平板天線110可寄生地驅動端射天線112,以一起操作端射天線112與平板天線110。端射天線112可設置為在微波光譜(比如頻率為約28GHz或一或多種其他頻率)中操作,其可包含平板天線110所用的頻率。端射天線112可設置為方向性地操作,其方向主要平行於絕緣基板100的上表面(見圖11)。圖3B顯示靠近絕緣基板100的每一邊緣的四個端射天線112,但可任意配置任何數目的端射天線112於絕緣基板100的上表面上。端射天線112可具有相同尺寸與形狀,或具有不同尺寸或不同形狀。圖3B所示的端射天線112為例示性的例子。端射天線112可為與圖3B所示之實施例類似的L形,但亦可為其他實施例的任何合適形狀,比如矩形、不規則形、T形、2L形(如兩個鏡像的L形)、H形、類似形狀、或另一形狀。在一些例子中,端射天線112可包含多個分開區域如平行線路的陣列、但亦可採用任何合適的形狀或組合形狀。端射天線112的橫向尺寸可介於約0.6mm至約3.0mm之間。此處所述的實施例可形成平板天線110與端射天線112於相同基板上,其可讓整個天線結構120(見圖5)具有較大的天線覆蓋範圍(比如較大的方向性模式)。
穿孔可包含一或多個饋線通孔108與一或多個熱通孔106,如圖3A與3B所示。饋線通孔108可延伸穿過絕緣基板100,以提供電性連接至平板天線110或位於絕緣基板100的上表面上的其他導電結構。饋線通孔108可對準對應的平板天線110,以連接至平板天線110上任何合適位置的平板天線110。在一些實施例中,平板天線110可連接至超過一個饋線通孔108。在一些例子中,可形成一些導電材料於饋線通孔108的末端上,使導電材料延伸於絕緣基板100的表面上。在一些實施例中,絕緣基板100中的餽線通孔108的橫向寬度介於約10微米至約300微米之間。
熱通孔106可延伸穿過絕緣基板100以利將熱自裝置(如圖11的半導體裝置220)傳導出去。以此方式採用熱通孔106可改善散熱,其可改善效能並減少不想要的熱效應風險,比如與溫度相關而改變的天線效能。圖3A與3B顯示熱通孔106的設置之例子,但可由任何設置形成任何數目的熱通孔106。在一些例子中,可形成一些導電材料於熱通孔106的末端上,使導電材料延伸於絕緣基板100的表面上。在一些實施例中,絕緣基板100中的熱通孔106的橫向寬度介於約50微米至約500微米之間。
如圖4所示的一些實施例,形成圖案化的保護層116於絕緣基板100的兩側表面上。保護層116可為抗焊材料,其可保護絕緣基板100的部份、接地平面114、穿孔如熱通孔106或饋線通孔108、或其他導電結構。在一些實施例中,保護層116可為光敏材料。可先形成光敏材料於絕緣基板100上,且其形成方法可為印刷、層積、旋轉塗佈、或類似方法。接著可以光學圖案曝光光敏材料並顯影光敏材料,以形成開口於光敏材料中。在其他實施例中,保護層116的形成方法可為沉積非光敏性的介電層(如氧化矽、氮化矽、類似物、或上述之組合)、採用合適的光微影技術形成圖案化的光阻遮罩於介電層上、以及接著採用圖案化的光阻遮罩與合適的蝕刻製程(如濕蝕刻或乾蝕刻)蝕刻介電層。可採用相同技術形成保護層116於絕緣基板100的兩側上,並圖案化保護層116。在一些實施例中,保護層116的厚度介於約10微米至約100微米之間。此外亦可採用其他製程與材料。
在一些實施例中,接著可視情況在饋線通孔108、平板天線110、端射天線112、接地平面114、或其他導電結構的露出表面上進行可焊性處理,處理可包含無電鎳-無電鈀-浸潤金技術製程、有機可焊性保護製程、或類似製程。
如圖5所示的一些實施例,接著形成導電的連接物118於饋線通孔108的露出部份上,以形成天線結構120。以圖5為例,連接物118可形成於饋線通孔108的露出底端上。在一些實施例中,導電的連接物118可形成於其他導電結構的露出部份上。舉例來說,連接物118可為球格陣列連接物、焊料球、金屬柱、可控塌陷晶片連接物凸塊、微凸塊、或類似物。連接物118的材料可包含焊料、無鉛焊料、銅、鋁、金、鎳、銀、鈀、錫、類似物、或上述之組合。在一些實施例中,連接物118的形成方法為先由蒸鍍、電鍍、印刷、焊料轉移、球置、或類似技術形成焊料層。一旦形成焊料層於結構上,即進行再流動以將材料定型成所需的凸塊形狀。
圖6A至9B係一些實施例中,形成裝置結構200(見圖9A與9B)的中間步驟之剖視圖與平面圖。圖6A顯示承載基板201,與承載基板201上的重佈線層203。在一實施例中,承載基板201可包含矽為主的材料如玻璃或氧化矽、其他材料如氧化鋁、上述之任何組合、或類似物。承載基板201可為平面,以適於形成重佈線結構210(見圖7)或其他後續形成的層狀物。
在一些實施例中,可形成離型層(未圖示於圖6A)於承載基板201的上表面上,以利後續剝離承載基板201。離型層的組成可為聚合物為主的材料,且可自後續步驟形成的上方結構一起移除承載基板201與離型層。在一些實施例中,離型層為環氧化合物為主的熱離型材料如光熱轉換的離型塗層,其加熱時會損失黏著性。在其他實施例中,離型層可為紫外線膠,其照射紫外線時會損失黏著性。可分配液態的離型層並固化離型層,且離型層可為層積於承載基板201上的層積膜或類似物。離型層的上表面可齊平,且可具有高度的共平面性。
如圖6A所示的一些實施例,形成重佈線層203與絕緣層202及204於承載基板201上。重佈線層203與絕緣層202及204可為重佈線結構(如圖7所示的重佈線結構210)的部份。在一實施例中,絕緣層202形成於承載基板201(或離型層,若存在的話)上。絕緣層202的組成可為一或多種合適的介電材料,比如氧化物(如氧化矽)、氮化物(如氮化矽)、聚合物材料、低介電常數的介電材料、另一介電材料、上述之組合、或類似物。絕緣層202的形成製程可為旋轉塗佈、層壓、化學氣相沉積、類似製程、或上述之組合。絕緣層202的厚度可介於約2微米至約25微米之間(比如約7微米),但亦可為任何合適的厚度。可採用合適的光微影遮罩與蝕刻製程,形成開口於絕緣層202中。舉例來說,可形成光阻於絕緣層202上並圖案化光阻,且可採用一或多道蝕刻製程(如濕蝕刻製程或乾蝕刻製程)移除絕緣層202的部份。在一些實施例中,絕緣層202的組成為光敏聚合物如聚苯并噁唑、聚醯亞胺、苯并環丁烯、或類似物,且開口的圖案化方法可直接採用光微影遮罩與蝕刻製程。
在一實施例中,重佈線層203的形成方法一開始先由合適的形成製程如物理氣相沉積、化學氣相沉積、濺鍍、或類似製程,形成一或多層的鈦、銅、或鈦銅合金所組成的晶種層(未圖示)。晶種層形成於絕緣層202上,以及絕緣層202中的開口中。接著可形成光阻(未圖示)覆蓋晶種層,並圖案化光阻以露出之後形成重佈線層203處的晶種層部份。一旦形成與圖案化光阻,即可形成導電材料於晶種層上。導電材料可為銅、鈦、鎢、鋁、另一金屬、上述之組合、或類似物。導電材料的形成方法可為沉積製程如電鍍、無電鍍、或類似製程。雖然上述材料與方法適用於導電材料,但這些材料僅用於舉例。可改用任何其他合適的材料或任何其他合適的形成製程(比如化學氣相沉積或物理氣相沉積),以形成重佈線層203。一旦形成導電材料,可由合適的移除製程如灰化或化學剝除移除光阻。此外,在移除光阻之後,可由合適的濕蝕刻製程或乾蝕刻製程移除光阻原本覆蓋的晶種層的部份,且移除步驟可採用導電材料作為蝕刻遮罩。晶種層的保留部份與導電材料可形成重佈線層203。
在一些實施例中,可採用電化學沉積製程,將導電材料填入絕緣層202中的開口以形成重佈線層203,使沉積時的導電材料維持近似齊平。在一些實施例中,電化學沉積製程為銅電鍍製程,其中電鍍溶液包括金屬離子、加速添加劑、抑制添加劑、及/或流平添加劑。在一些實施例中,電鍍溶液包含將電鍍的金屬離子(如銅離子)以及相關的陰離子於酸性溶液中。在一些實施例中,電鍍溶液可包含一或多種銅鹽以提供銅離子,且銅鹽包括硫酸銅、磺酸銅、醋酸銅、葡萄糖酸銅、氟硼酸銅、硝酸銅、烷基磺酸銅、芳基磺酸銅、類似物、或上述之組合。在一些實施例中,銅鹽量足以提供電鍍溶液中約10g/L至約180g/L之間的銅離子量。在一些實施例中,電鍍溶液亦可包含合金元素或氯離子。在一些實施例中,酸性溶液包括酸如硫酸、硝酸、甲磺酸、苯磺酸、類似物、或上述之組合。在一些實施例中,電化學沉積製程的溫度介於約20℃至約60℃之間。在一些實施例中,電化學沉積製程的電流密度介於約1ASD至約10ASD之間。
在一些實施例中,加速添加劑設置為增加電鍍反應的速率。在一些實施例中,加速添加劑為吸附於表面上,並在給定的施加電壓下增加局部電流密度的分子。在一些實施例中,加速添加劑含有懸吊硫原子,其可參與銅離子的還原反應,因此強力影響金屬膜的表面成長與成核。在一些實施例中,加速添加劑包括雙-(3-磺丙基)二硫化物、巰基丙磺酸、二巰基丙磺酸、乙二硫代二丙基磺酸、雙-(ω-磺基丁基)-二硫化物、甲基-(ω-磺丙基)-二硫化物,N,N-二甲基二硫代胺甲酸(3-磺丙基)酯、(O-乙基二硫代碳酸酯)-S-(3-磺丙基)酯,3-[(胺基-亞胺基甲基)-硫醇]-1-丙磺酸,3-(2-芐基噻唑硫基)-1-丙磺酸,雙-(磺丙基)-二硫化物、上述之鹼金屬鹽、上述之衍生物、類似物、或上述之組合。在一些實施例中,加速添加劑的分子量介於100至400之間。在一些實施例中,加速添加劑的莫耳濃度介於約10mol/L至約20mol/L之間。
在一些實施例中,抑制添加劑包括聚合物,其設置以在給定的施加電壓下降低局部電流密度,因此阻礙電鍍。在一些實施例中,抑制添加劑包括聚醚化合物。在一些實施例中,抑制添加劑包括聚亞烷基二醇的無規共聚物,其包括兩種或三種的亞烷基二醇單體的無規共聚物,或乙二醇-丙二醇的無規共聚物。在一些實施例中,抑制添加劑可為聚乙二醇、聚丙二醇、其衍生物、或其共聚物。在一些實施例中,抑制添加劑的分子量介於約10000至15000之間。在一些實施例中,抑制添加劑的莫耳濃度介於約5mol/L至約20mol/L之間。
在一些實施例中,流平添加劑指的是能提供實質上平坦的金屬電鍍層的有機添加劑。在一些實施例中,流平添加劑包含一或多種氮、胺、醯亞胺、咪唑、或吡咯烷酮基團,亦可包含硫官能基團。在一些實施例中,流平添加劑包括一或多種五環與六環及/或共軛的有機化合物衍生物。在一些實施例中,氮基團可形成環狀結構的一部份。在一些實施例中,含胺流平添加劑中的胺可為一級、二級、或三級的烷基胺。在一些實施例中,胺為芳基胺或雜環胺。在一些實施例中,胺包括但不限於二烷基胺、三烷基胺、芳基烷基胺、咪唑、三唑、四唑、苯并咪唑、苯并三唑、哌啶、嗎啉、哌嗪、吡啶、吡咯烷酮、噁唑、苯并噁唑、嘧啶、喹啉、異喹啉、類似物、或上述之組合。在一些實施例中,流平添加劑包含聚乙烯吡咯烷酮。在一些實施例中,流平添加劑的分子量介於100至10000之間。在一些實施例中,流平添加劑的莫耳濃度介於10mol/L至20mol/L之間。
在一些實施例中,電鍍溶液中的加速添加劑與流平添加劑的濃度近似相同。若加速添加劑與流平添加劑的濃度類似,則不同尺寸的重佈線層203 (如第一重佈線層部份203A與第二重佈線層部份203B,如下所述)中的重佈線層203的表面更齊平(較少碟化或凸起),在一些例子中,流平添加劑的濃度較高可釋放較大沉積區域(如第二重佈線層部份203B)中的表面張力,以得更齊平的表面。在一些例子中,加速添加劑的濃度較高可改善較小沉積區域(如第一重佈線層部份203A)的平坦性。在一些例子中,加速添加劑與流平添加劑的個別濃度,可為約1到2倍之抑制添加劑的濃度。
在一些實施例中,可形成圖案化光阻以覆蓋不想沉積導電材料於其上的絕緣層202的部份。在以此種方式形成導電材料之後,形成於開口中的導電材料上表面,可與形成於絕緣層202上的導電材料上表面大致齊平。採用此沉積製程可讓重佈線結構更平坦,其可減少製程缺陷的風險並形成更薄的結構。一旦形成導電材料,即可由合適的移除製程(如灰化或化學剝除)移除光阻。導電材料的保留部份形成重佈線層203。
在一實施例中,絕緣層204形成於重佈線層203及絕緣層202上,且絕緣層204與絕緣層202的製程與材料可類似。在其他實施例中,絕緣層204與絕緣層202的製程與材料不同。
在一些實施例中,形成於絕緣層202中的開口可具有不同尺寸,使後續沉積於開口中的導電材料所形成的絕緣層202中的重佈線層203的部份具有不同尺寸。在一例中,圖6B顯示圖6A中的結構區域之個別特寫圖。圖6B係一些實施中,形成於絕緣層202中兩種不同尺寸的開口中的第一重佈線層部份203A與第二重佈線層部份203B。第一重佈線層部份203A具有底部長度DA與高度HA,而第二重佈線層部份203B具有底部長度DB與高度HB。在一些實施例中,底部長度DA可介於約20微米至約100微米之間,而底部長度DB可介於約100微米至約400微米之間。在一些實施例中,底部長度DB與底部長度DA之間的比例可介於約1:1至約20:1之間。在一些實施例中,高度HA或高度HB可介於約2微米至約15微米之間。在一些實施例中,高度HB與高度HA之間的比例可介於約0.7:1至約1.3:1之間。
在一些實施例中,重佈線層203的部份具有不同尺寸(如底部長度DA或DB),可讓形成於重佈線層203的部份上的外部連接物(如焊料球或類似物)具有不同尺寸。舉例來說,接著可將尺寸小於連接至第二重佈線層部份203B的外部連接物之外部連接物,連接至第一重佈線層部份203A。舉例來說,積體被動裝置可連接至重佈線層203,且可採用較小的外部連接物連接。在此方式中,採用不同尺寸的連接物可更有效率地使用空間,以達更小的封裝尺寸。由於不同尺寸的重佈線層部份中的沉積更平坦,採用上述電化學沉積製程可改善製程一致性並改善電性連接至重佈線層部份,有利於採用不同尺寸的重佈線層部份。
如圖7所示,可採用額外絕緣層與重佈線層形成重佈線結構210。在一實施例中,在形成絕緣層204於重佈線層203上之後,可移除絕緣層204的部份以形成開口穿過絕緣層204,進而露出下方的重佈線層203的一部份。開口可用於形成重佈線層203與上方的重佈線層205之間的接點,如下詳述。開口的形成方法可採用合適的光微影遮罩與蝕刻製程,但可改用任何合適製程以露出重佈線層203的部份。
可形成重佈線層205以提供額外繞線與電性連接於重佈線結構210中。在一實施例中,形成重佈線層205的材料及製程可與形成重佈線層203的材料及製程類似。舉例來說,可形成晶種層、可放置光阻於晶種層的頂部上並圖案化光阻成重佈線層205所需的圖案、電鍍導電材料於光阻的圖案化開口中、移除光阻、並蝕刻晶種層。重佈線層205的形成方法可採用電化學沉積製程。
在形成重佈線層205之後,可形成絕緣層206於重佈線層205上。在一實施例中,絕緣層206可與絕緣層202或204類似,其組成可為聚合物如聚苯并噁唑,或與絕緣層202或204的材料類似(如聚醯亞胺或聚醯亞胺衍生物)。絕緣層206的厚度可介於約2微米至約15微米之間,比如約5微米。
在形成絕緣層206之後,可移除絕緣層206的部份以形成開口穿過絕緣層206,進而露出下方重佈線層205的至少一部份。開口可用於重佈線層205與上方的重佈線層207之間的接點。開口的形成方法可採用合適的光微影遮罩與蝕刻製程,但可採用任何合適的製程露出重佈線層205的部份。
可形成重佈線層207,以沿著重佈線結構210中的電性連接物提供額外繞線。在一實施例中,重佈線層207的形成方法採用的材料與製程,可與重佈線層203或205的形成方法採用的材料與製程類似。舉例來說,可形成晶種層、放置光阻於晶種層的頂部上並將光阻圖案化成重佈線層207所需的圖案、電鍍導電材料至光阻的圖案化開口中、移除光阻、以及蝕刻晶種層。
在形成重佈線層207之後,可形成絕緣層208於重佈線層207上。在一實施例中,絕緣層208可與絕緣層202、204、或206類似,其組成可為聚合物如聚苯并噁唑,或者與絕緣層202、204、或206類似的材料(如聚醯亞胺或聚醯亞胺衍生物)。絕緣層208的厚度可介於約2微米至約15微米之間,比如約5微米。
在形成絕緣層208之後,可移除絕緣層208的部份以形成穿過絕緣層208的開口,進而露出下方的重佈線層207的至少一部份。開口可用於形成重佈線層207與上方的重佈線層209之間的接點。開口的形成方法可採用合適的光微影遮罩與蝕刻製程,但亦可採用任何合適的製程以露出重佈線層207的部份。
可形成重佈線層209以提供額外繞線與電性連接於重佈線結構210中。在一實施例中,形成重佈線層209所採用的材料與製程,可與重佈線層203、205、或207的材料與製程類似。舉例來說,可形成晶種層、可放置光阻於晶種層的頂部上並圖案化光阻成重佈線層209所需的圖案、電鍍導電材料於光阻的圖案化開口中、移除光阻、並蝕刻晶種層。在其他實施例中,可形成與此處所述的數目不同的絕緣層或重佈線層於重佈線結構210中。在一些實施例中,重佈線結構210可為扇出結構。
如圖8A與8B所示,形成導電柱214與偶極天線212於重佈線層209上。圖8B為平面圖,而圖8A為沿著圖8B所示的剖線B-B’的剖面圖。在一些實施例中,導電柱214與偶極天線212的形成方法一開始形成光阻於絕緣層208及重佈線層209上,接著圖案化光阻成導電柱214與偶極天線212所需的圖案。圖案化的光阻可露出重佈線層209的部份。可形成導電材料如銅或類似物於圖案化的光阻上,以形成導電柱214與偶極天線212。導電材料的形成方法可採用合適製程如電鍍、無電鍍、化學氣相沉積、物理氣相沉積、或類似製程。在沉積導電材料之後,可採用濕式化學製程及/或乾式製程(如灰化製程)移除光阻與任何多餘的導電材料。
在一些實施例中,導電柱214與偶極天線212的厚度可介於約40微米至約400微米之間。導電柱214可為矩形、圓形、或另一形狀,其寬度可介於約40微米至約300微米之間。偶極天線212可具有任何合適的尺寸或形狀,端視應用所需的天線頻率或者其他所需的天線特性而定。在一些實施例中,可形成不同尺寸的不同偶極天線212於相同結構上。在一些實施例中,偶極天線212包含L形的單元,其寬度介於約0.6mm至約5mm之間,而長度介於約0.6nm至約5mm之間。圖8B所示的實施例具有結構的每一側上的三個偶極天線212以及四個導電柱214,但可由任何合適配置形成任何數目的導電柱214或偶極天線212。在一些例子中,形成偶極天線212於重佈線層209上,可減少偶極天線212與連接至重佈線層209的半導體裝置220(見圖9A與9B如下)之間的距離。減少繞線距離可減少偶極天線212的能耗、改善偶極天線212的功率完整性、及/或改善偶極天線212的訊號/雜訊比。
圖9A與9B係一些實施例中,半導體裝置220至重佈線結構210的連接。連接一或多個半導體裝置220至重佈線結構,可形成裝置結構200。圖9A係裝置結構200的一實施例,其中一半導體裝置220連接至重佈線結構210。圖9B係裝置結構200的一實施例,其中多個半導體裝置220A與220B連接至重佈線結構210。半導體裝置220A與220B可為不同型態的半導體裝置。在其他實施例中,超過兩個半導體裝置220可連接至重佈線結構210。在一些實施例中,半導體裝置220可為提供邏輯功能以用於連接結構的裝置、射頻晶片、射頻前端裝置、放大器裝置(如低雜訊放大器或功率放大器)、濾波裝置(如低損耗濾波器)、基頻邏輯裝置、電源管理積體電路、表面安裝裝置、類似物、或上述之組合。
在一些實施例中,半導體裝置220包括電性連接至半導體裝置220的接點墊221。接點墊221可由外部連接物222連接至重佈線結構210的重佈線層209,使半導體裝置220連接至重佈線結構210。外部連接物222可為採用焊料或銅的導電凸塊(如微凸塊)或導電柱。在一實施例中,外部連接物222為接點凸塊,而外部連接物222的材料可包含錫,或其他合適材料如銀、無鉛的錫、或銅。在一實施例中,外部連接物222為錫焊料凸塊,而外部連接物222的形成方法可為一開始以常用方法如蒸鍍、電鍍、印刷、焊料轉移、置球、或類似方法形成厚度約20微米的錫層。一旦形成錫層於結構上,則可進行再流動使材料定形為所需的凸塊形狀。
一旦形成半導體裝置220,可採用取放工具將半導體裝置220置於重佈線層209上。舉例來說,半導體裝置220的外部連接物222可對準並物理接觸重佈線層209的對應位置。一旦物理接觸,即可進行再流動製程使外部連接物222再流動,並接合半導體裝置220與重佈線層209。對圖9B所示的實施例而言,可採用相同技術放置並接合半導體裝置220A與220B。在接合之後,半導體裝置220高於重佈線結構210的高度,可大於偶極天線212或導電柱214的高度,如圖9A與9B所示。不過其他實施例中的半導體裝置220高於重佈線結構210的高度,亦可大致等於或小於偶極天線212或導電柱214的高度。在一些實施例中,半導體裝置220與偶極天線212或導電柱214的高度差異可介於約50微米至約300微米之間。在一些實施例中,不同的半導體裝置220(如半導體裝置220A與220B)在接合後,可具有高於重佈線結構210的不同高度。
一旦接合半導體裝置220(可同時或分開接合多個半導體裝置220A與220B),即可將底填材料223置於重佈線結構210與半導體裝置220之間(或置於重佈線結構210與半導體裝置220A及220B之間),以幫助保護及隔離裝置。在一實施例中,底填材料223為用於緩衝與支撐半導體裝置220免於操作與環境劣化(如操作時產生的熱所造成的應力)的保護材料。舉例來說,底填材料223可包含液體的環氧化合物或其他保護材料,其可由注射分配並固化。
如圖10A所示,放置天線結構120以與裝置結構200電性連接,可形成天線封裝300。在一實施例中,可採用取放製程使連接物118(在天線結構120上)物理接觸裝置結構200的導電柱214。一旦物理接觸極可採用再流動製程,將天線結構120的連接物接合至導電柱214。在一些實施例中,半導體裝置220的上表面與天線結構120的下表面之間存在垂直間隙,其可介於約10微米至約100微米之間。在一些實施例中,半導體裝置220與天線結構120之間不存在垂直間隙。
一旦連接天線結構120至裝置結構200,可形成成型材料302於天線結構120與裝置結構200之間。在一實施例中,成型材料302可為密封劑或成型化合物,且可採用成型裝置放置成型材料302。舉例來說,承載基板201可置於成型裝置的空腔中,且可密封空腔。在密封空腔之前可將成型材料302置於空腔中,或經由注射口將成型材料302注入空腔。在其他實施例中,成型材料302的形成方法可採用另一合適技術。在一些實施例中,成型材料302可為成型化合物樹脂如聚醯亞胺、聚苯硫醚、聚醚醚酮、聚醚碸、抗熱結晶樹脂、上述之組合、或類似物。在一些實施例中,成型材料302可為底填材料如成型底填材料。在一些實施例中,成型材料302可與底填材料223的組成相同。在一些實施例中,在形成成型材料302之後,可採用熱製程、紫外線照射、或另一合適製程固化成型材料302。
位於重佈線結構210與天線結構120之間的半導體裝置220,可更靠近結構如偶極天線212或平板天線110,其可降低能耗並改善天線封裝300的高頻操作。此外,天線結構120的熱通孔106位於半導體裝置220上可改善散熱,如熱通孔106有利於將熱自半導體裝置220傳導出去。在一些實施例中,熱黏著層304可位於半導體裝置220與天線結構120之間,以利將熱傳導至熱通孔106。一實施例的天線封裝300具有熱黏著層304,如圖10B所示。在放置重佈線結構210之前或之後,可形成熱黏著層304於半導體裝置220上。在一些實施例中,熱黏著層304的材料可為高導熱聚合物膜、銀膠、熱界面材料、石墨烯、類似物、或上述之組合。熱黏著層304的厚度可介於約5微米至約50微米之間。
圖10C顯示天線封裝300的一實施例,其中導電柱214自接合墊215凸起。接合墊215、導電柱214、與連接物118的一例之特寫圖亦如圖10C所示。接合墊215延伸於絕緣層208的表面上,且可形成為重佈線層209的部份。如上所述(見圖10A),在將焊料材料所組成的連接物118置於導電柱214上之後,可進行再流動製程。由於再流動製程時的濕潤步驟,連接物118的焊料材料可散佈在接合墊215的上表面上,其可使再流動製程完成後的連接物118具有更垂直的輪廓。控制接合墊215與導電柱214的尺寸,即可控制連接物的輪廓形狀。舉例來說,連接物118所用的材料量可控制連接物118的輪廓形狀為垂直、直線、錐形、凸起、或另一形狀。在一些實施例中,導電柱214的高度H1可介於約3微米至約100微米之間。在一些實施例中,再流動後的連接物118的高度H2可介於約80微米至約400微米之間。高度H2可大於高度H1。在一些實施例中,導電柱214的寬度D1可介於約20微米至約200微米之間。在一些實施例中,連接後的連接物118的寬度D2可介於約80微米至約250微米之間。寬度D2可大於寬度D1。在一些實施例中,連接物118的上側區域的寬度D2’,可與連接物118的下側區域的寬度D2相同。但在一些例子中,寬度D2’與寬度D2之間的比例可介於約0.8至約1.2之間。導電柱214或連接物118可包含一或多層的材料。
圖11顯示剝離承載基板201,並將外部連接物306置於天線封裝300。在一實施例中,可採用熱製程改變承載基板201上的離型層之黏著特性,以自結構剝離承載基板201。在特定實施例中,可採用能量源如紫外線雷射、二氧化碳雷射、或紅外線雷射照射加熱離型層,直到離型層損失至少一些黏著特性。一旦進行熱製程,即可自結構物理分開並移除承載基板201與離型層。
可形成或放置外部連接物306以與重佈線層203電性連接。在一些實施例中,外部連接物306可為含有共熔材料如焊料的球格陣列,但亦可採用任何合適材料。在一實施例中,外部連接物306為焊料球,且外部連接物306的形成方法可為落球法,比如直接落球製程。在另一實施例中,焊料球的形成方法可為一開始由任何合適的方法如蒸鍍、電鍍、印刷、或焊料轉移形成錫層,接著進行再流動使材料成型為所虛的凸塊形狀。
一但形成或放置外部連接物306,即可切割結構成分開的天線封裝300,如圖11所示。在一實施例中,可採用一或多個切割刀刃將結構切割成分開的片段。然而亦可採用任何合適的切割方法,比如雷射剝除或一或多道濕蝕刻。
形成所述的天線封裝300,可將多種型態的天線整合至單一封裝中。舉例來說,天線封裝300包含的平板天線110具有垂直方向性,端射天線112具有橫向方向性,而偶極天線212亦具有橫向方向性。採用多種型態的天線,可改善整體天線封裝300的方向性與波束轉向。舉例來說,採用端射天線112與偶極天線212可增加橫向方向性的範圍、形狀、與強度。採用多種型態的天線亦可用於多入多出天線操作。具體而言,採用多種型態的天線,可讓個別天線具有較小尺寸或讓天線陣列具有較少單元,其可減少天線封裝的整體體積。採用多種型態的所述天線亦可增加天線的尺寸、形狀、設計、或配置的彈性。在一些例子中,改善設計彈性可改善頻寬或改善天線的頻率控制。
圖12至16係一些實施例中,形成天線封裝600(見圖16)的中間步驟。圖12係一些實施例中,天線結構400的剖視圖。圖13至15係一些實施例中,形成裝置結構500的中間步驟之剖視圖。圖16係一些實施例中,天線封裝600的剖視圖。
圖12係一些實施例的天線結構400。天線結構400可與圖1至5所示的上述天線結構120類似,差別在於天線結構400為多層結構且不具有熱通孔。在一些實施例中,天線結構400的形成方式,可與圖1至5所述的天線結構120的形成方式類似。舉例來說,可自核心基板形成天線結構400,其包含的第一絕緣基板100A具有導電層位於其兩側表面上,且導電層可與導電層102(見圖1)類似。導電材料的沉積方式,可與圖2及3A所述的方式類似。
接著可將具有導電層於表面上的第二絕緣基板100B貼合至第一絕緣基板100A,且導電層背離第一絕緣基板100A。第一絕緣基板100A或第二絕緣基板100B可與圖1所述的絕緣基板100類似。在貼合第二絕緣基板100B之後,可形成開口於第二絕緣基板100B中,以露出第一絕緣基板100A上的導電材料。接著可沉積具有圖案的導電材料於第二絕緣基板100B上,其與圖2及3A類似。連接物118貼合至導電材料,且可與圖5所示的連接物118類似,並可以類似方式形成。亦可形成與保護層116類似的保護層116,亦可進行其他步驟如可焊性處理如上述。
在此方式中,可自絕緣基板形成多層的天線結構400,而三層結構的例子如圖12所示。在一些實施例中,可採用額外絕緣基板與導電材料以形成多層的天線結構400,其具有其他數目的層狀物(如四層或更多層)。如圖12所示,天線結構400包含端射天線112形成於第一絕緣基板100A的上表面上。端射天線112可與前述的端射天線112(見圖3A與3B)類似。天線結構400亦包含寄生的平板天線410與直接驅動的平板天線408,其可電性連接至饋線通孔409。平板天線408與410或饋線通孔409可與前述類似(見圖3A與3B)。在其他實施例中,饋線通孔409電性連接至導電結構,並可由電性連接物直接驅動平板天線408。可採用寄生的平板天線410與直接驅動的平板天線408之任何合適組合。
圖12所示的多層的天線結構400包含導電線路,其可形成於任何導電材料層中。多層的天線結構400亦包含接地平面402,其形成於第二絕緣基板100B的下表面上並連接至外部的連接物118。舉例來說,接地平面402可為與平板天線408相關的接地平面。圖12所示的天線結構具有單一接地平面402,但其他實施例可形成兩個或更多個接地平面402。在一些實施例中,接地平面402可連接至一外部的連接物118或超過兩個外部的連接物118。在一些實施例中,接地平面402的橫向尺寸(如長度或寬度)可介於約3mm至約15mm之間。
如圖13至15所示的一些實施例,形成裝置結構500。在圖15中,形成重佈線結構210於承載基板201上。重佈線結構210的形成方式,可與圖6A至7所示的上述方式類似。舉例來說,可自一系列晶種層與電鍍製程形成重佈線結構210,其可用於建立連續的重佈線層與絕緣層。在一些實施例中,圖13至16所示的重佈線結構210可比圖6A至7所示的重佈線結構210具有更少的層狀物。舉例來說,圖13至16所示的重佈線結構210可具有兩個重佈線層或三個重佈線層,而非圖示的四個重佈線層。
在圖14中,形成偶極天線212與導電柱214於重佈線結構210上並連接至重佈線結構210。偶極天線212與導電柱214可與圖8A與8B所示的前述偶極天線與導電柱類似,且可由類似方式形成。舉例來說,可在欲形成偶極天線212與導電柱214處形成光阻於重佈線結構210上並圖案化光阻,並沉積導電材料至重佈線結構210的露出部份上。一旦形成導電材料,即可移除光阻與多餘的導電材料。
在圖15中,半導體裝置220連接至重佈線結構。一或多個半導體裝置220可與圖9A與9B所示的上述半導體裝置類似,且可由類似方式連接至重佈線結構210。半導體裝置220可具有高於重佈線結構210的高度,其可低於、大致等於、或高於偶極天線212或導電柱214的高度。
如圖16所示,將天線結構400接合至裝置結構500,並形成成型材料302於天線結構400與裝置結構500之間,以形成天線封裝600。天線結構400接合至裝置結構500的方式,可與圖10A至10C所示的上述方式類似。舉例來說,可將天線結構400的連接物118置於裝置結構500的導電柱214上,接著可進行再流動製程。接著可形成成型材料302,其可與圖10A至10C所示的上述成型材料類似。
在一實施例中,可採用熱製程改變承載基板201上的離型層之黏著特性,以自結構剝離承載基板201。在特定實施例中,可採用能量源如紫外線雷射、二氧化碳雷射、或紅外線雷射照射加熱離型層,直到離型層損失至少一些黏著特性。一旦進行熱製程,可自結構物理分開與移除承載基板201與離型層。接著可形成或放置外部連接物306,以與重佈線結構210電性連接。外部連接物306可與圖11所示的上述外部連接物306類似。
如圖16所示,由於天線封裝600具有接地平面402形成於多個天線結構400中,可改善天線封裝600的效能。舉例來說,單一的大接地平面,或以多個連接物118連接至裝置結構500的接地平面(如與圖16所示的接地平面402類似的接地平面),可具有更穩定的電性效能,或提供更強的接地以用於平板天線408及/或410。在此方式中,亦可改善平板天線410的效能。在一些實施例中,採用多層的天線結構400可讓更多繞線形成於天線結構400中,因此可形成較少的繞線(如重佈線層)於重佈線結構210中。藉由形成較多繞線於天線結構400中,可減少天線封裝600的成本。
圖17至21顯示一些實施例中,形成天線封裝900(見圖21)的中間步驟。圖17係一些實施例中,天線結構700的剖視圖。圖18至20係一些實施例中,形成裝置結構800(見圖20)的中間步驟之剖視圖。圖21係一些實施例中,天線封裝900的剖視圖。
圖17係一些實施例的天線結構700。天線結構700可與圖1至5所示的上述天線結構120類似,差別在於以導電層701連接的熱通孔106。在一些實施例中,天線結構700的形成方式可與圖1至5所示的上述天線結構120的形成方式類似。舉例來說,可自核心基板形成天線結構700,而核心基板包含的絕緣基板100具有導電層位於兩側上,且導電層可與導電層102(見圖1)類似。可形成開口穿過絕緣基板100,接著可沉積導電材料的圖案以形成穿孔結構(如饋線通孔108或熱通孔106)、其他導電結構如天線(平板天線110或端射天線112)、結構如寄生單元703或導電單元702(如下述)、或其他結構如接地平面、繞線、或類似物。導電材料的沉積方式可與圖2與3A所示的上述方式類似。平板天線110、端射天線112、饋線通孔108、與熱通孔106可與前述類似(見圖3A與3B)。連接物118貼合至絕緣基板100的下表面上的導電材料,且可與圖5所示的上述連接物118類似,並可由類似方式形成。在一些實施例中,連接物118電性連接至導電單元702,並由連接物118的訊號直接驅動導電單元702。在一些實施例中,寄生的平板天線110可由饋線通孔108連接至絕緣基板100的另一側(相對於平板天線110)上的寄生單元703。導電單元702可寄生驅動寄生單元703,其亦可經由饋線通孔108寄生驅動平板天線110。亦可形成與保護層116類似的保護層116,亦可進行其他步驟如可焊性處理如上述。
如圖18至20所示的一些實施例,可形成裝置結構800(見圖20)。在圖18中,重佈線結構210形成於承載基板201上。重佈線結構210的形成方式,可與圖6A至7所示的上述方式類似。舉例來說,可自一系列的晶種層與電鍍製程形成重佈線結構210,其可用於建立連續的重佈線層與絕緣層。在一些實施例中,圖18至21所示的重佈線結構210可比圖6A至7所示的重佈線結構具有較少層狀物。舉例來說,圖18至21所示的重佈線結構210可具有兩個或三個重佈線層,而非圖示的四個重佈線層。
如圖18所示,形成偶極天線212與導電柱214於重佈線結構210上並連接至重佈線結構210。偶極天線212與導電柱214可與圖8A與8B所示的上述偶極天線與導電柱類似,且可由類似方式形成。舉例來說,在欲形成偶極天線212與導電柱214處可形成光阻於重佈線結構210上並圖案化光阻,並沉積導電材料至重佈線結構210的露出部份上。一旦形成導電材料,可移除光阻與多餘的導電材料。接著連接半導體裝置220至重佈線結構210。半導體裝置220可與圖9A與9B所示的上述一或多個半導體裝置220類似,且可以相同方式連接至重佈線結構210。半導體裝置220的高度高於重佈線結構210,其低於偶極天線212或導電柱214的高度(或與偶極天線212或導電柱214的高度相同)。
在圖19中,形成成型材料302於重佈線結構210、偶極天線212、導電柱214、與半導體裝置220上。成型材料302可與圖10A至10C所示的前述成型材料302類似。在形成成型材料302之後,可進行平坦化製程如化學機械研磨製程。平坦化製程可露出偶極天線212、導電柱214、或半導體裝置220的上表面。在一些實施例中,在形成成型材料302之前,可形成與熱黏著層304(見圖10B)類似的熱黏著層(未圖示於圖19)於半導體裝置220上。
在圖20中,形成圖案化的導電層於成型材料302與導電柱214上,以形成接合墊802、接地平面804、繞線、或其他導電結構。在一實施例中,形成光阻層於結構上,接著圖案化光阻層以露出將形成導電材料於其上的導電柱214與成型材料302的部份。接著可採用製程如化學氣相沉積、物理氣相沉積、電鍍、或類似製程沉積導電材料。在一些實施例中,導電材料可為銅、鈦、鎢、鋁、另一金屬、上述之組合、或類似物。在沉積導電材料之後,可採用濕式化學製程及/或乾式製程(如灰化製程)移除光阻與多餘的導電材料。在一些實施例中,導電材料的厚度可介於約5微米至約20微米之間。在此方式中,可形成裝置結構800。
如圖20所示,可形成導電材料於導電柱214上以形成接合墊802,其用於後續接合至天線結構700的連接物118(見圖21)。亦可自導電材料形成一或多個接地平面804,其部份可形成於導電柱214上並連接至導電柱214。在一些實施例中,接地平面804的橫向尺寸(長度或寬度)可介於約3mm至約15mm之間。如圖20所示,接地平面804可延伸於半導體裝置220上。圖式中的接地平面804連接至兩個導電柱214,但其他實施例的接地平面可連接至一個導電柱214或超過兩個導電柱214。
如圖21所示,接合天線結構700至裝置結構800,並形成成型材料902於天線結構700與裝置結構800之間,以形成天線封裝900。天線結構700接合至裝置結構800的方式,可與圖10A至10C所示的前述接合方式類似。舉例來說,可將天線結構700的連接物118置於裝置結構800的接合墊802上,接著可進行再流動製程。接著可形成成型材料902,其可與圖10A至10C所示的上述成型材料302類似,且可由類似方式形成。
接地平面804形成為裝置結構800的部份而非天線結構700的部份,可讓天線結構700的可用空間更大,以用於形成額外繞線、天線、或其他導電結構。在一些實施例中,形成更多繞線於天線結構700中,可讓形成於重佈線結構210中的重佈線層更少。導電結構可用的空間更多,亦可增加繞線、天線、或類似物的設計彈性。舉例來說,偶極天線212、平板天線110、或端射天線112可具有較大尺寸,或者可形成額外的偶極天線212、平板天線110、或端射天線112。在一些實施例中,可形成額外接地平面(比如圖3A所示的接地平面114、圖12所示的接地平面402、或類似物)於天線結構中,以改善電性效能並提供更穩定的天線操作。
圖22至24係一些實施例中,形成天線封裝1200(見圖24)的中間步驟。圖22係一些實施例中,天線結構1000的剖視圖。圖23係一些實施例中,裝置結構1100的剖視圖。圖24係一些實施例中,天線封裝1200的剖視圖。
圖22係一些實施例的天線結構1000。天線結構1000可與圖1至5所示的上述天線結構120類似,差別在接地平面1001連接至多個連接物118。在其他實施例中,可形成超過一個接地平面1001,且接地平面1001可連接至任何數目的連接物118。在一些實施例中,天線結構1000的形成方式,可與圖1至5中的天線結構120的形成方式類似。舉例來說,可自含有絕緣基板100的核心基板形成天線結構1000,而絕緣基板100 具有導電層位於其兩側表面上,且導電層可與導電層102類似(見圖1)。可形成開口穿過絕緣基板100,接著可沉積導電材料的圖案以形成穿孔結構(如饋線通孔108)或其他導電結構如天線(如平板天線110或端射天線112)、接地平面1001、繞線、或類似物。導電材料的沉積方式,可與圖2及3A所示的方式類似。平板天線110、端射天線112、與饋線通孔108可與前述類似(見圖3A與3B)。連接物118貼合至絕緣基板100的下表面上的導電材料(如饋線通孔108與接地平面1001),且可與圖5所示的上述連接物118類似,並可由類似方式形成。亦可形成與保護層116類似的保護層116,亦可進行其他步驟如可焊性處理如上述。
圖23係一些實施例的裝置結構1100。重佈線結構210形成於承載基板201上。重佈線結構210的形成方式可與圖6A至7所示的上述方式類似。舉例來說,可自一系列的晶種層與電鍍製程形成重佈線結構210,其可用於建立連續的重佈線層與絕緣層。在一些實施例中,圖23所示的重佈線結構210可比圖6A至7所示的重佈線結構210具有更少層狀物。舉例來說,圖23所示的重佈線結構210可具有兩個或三個重佈線層,而非圖示的四個重佈線層。
如圖23所示,亦可形成偶極天線212與導電柱214於重佈線結構210上並連接至重佈線結構210。偶極天線212與導電柱214可與圖8A與8B所示的上述偶極天線與導電柱類似,且可由類似方式形成。舉例來說,在欲形成偶極天線212與導電柱214處可形成光阻於重佈線結構210上並圖案化光阻,並沉積導電材料至重佈線結構210的露出部份上。一旦形成導電材料,即可移除光阻與多餘的導電材料。
接著將半導體裝置220連接至重佈線結構210。半導體裝置220連接至重佈線結構的方式,可與圖9A與9B所示的上述方式類似。半導體裝置220可具有高於重佈線結構210的高度,其可低於、大致等於、或高於偶極天線212或導電柱214的高度。
一或多個半導體裝置220可與圖9A與9B所示的上述半導體裝置220類似,差別在於圖23所示的半導體裝置220具有導電層225形成於半導體裝置220的上表面上。在一些實施例中,在將半導體裝置220連接至重佈線結構210之前,形成導電層225於半導體裝置220上。導電層225的沉積製程可採用化學氣相沉積、物理氣相沉積、電鍍、或類似製程。在一些實施例中,導電層225可為銅、鈦、鎢、鋁、另一金屬、上述之組合、或類似物。在一些實施例中,導電層225的厚度介於約3微米至約20微米之間。在一些實施例中,導電層225電性連接至半導體裝置220。
如圖24所示,接合天線結構1000至裝置結構1100,並形成成型材料302於天線結構1000與裝置結構1100之間,以形成天線封裝1200。天線結構1000接合至裝置結構1100的方式,可與圖10A至10C所示的上述方式類似。舉例來說,天線結構700的連接物118可置於裝置結構1100的導電柱214上。如圖24所示,連接物118亦置於半導體裝置220的導電層225上,以電性連接接地平面1001至導電層225。可進行再流動製程。接著可形成成型材料302,其可與圖10A至10C所示的上述成型材料302類似,且可由類似方式形成。
藉由連接接地平面1001至半導體裝置220的導電層225,導電層225可作為接地平面1001以外的接地平面。由於導電層225以此方式接地,可減少接地平面1001的尺寸。在一些實施例中,接地平面1001可經由導電柱214電性連接至重佈線結構210。
減少接地平面1001的尺寸或形成較少的導電柱214,可增加天線結構1000中的空間,其可用於形成額外繞線、天線、或其他導電結構。在一些實施例中,在天線結構1000中形成更多繞線,可在重佈線結構210中形成較少重佈線層。導電結構所用的空間越多,亦可增加繞線、天線、或類似物的設計彈性。舉例來說,可形成較大尺寸的偶極天線212、平板天線110、或端射天線112,或者可形成額外的偶極天線212、平板天線110、或端射天線112。
圖25至30係一些實施例中,具有側壁天線1510的天線封裝1500(見圖30)的中間步驟。圖25與26係一些實施例中,天線結構1300的剖視圖。圖27至29係一些實施例中,形成裝置結構1400的中間步驟之剖視圖。圖30係一些實施例中,天線封裝1500的剖視圖。
圖25係一些實施例的天線結構1300。天線結構1300可與圖1至5所示的上述天線結構120類似,差別在於穿孔結構具有內部介電材料1304,如下詳述。在一些實施例中,天線結構1300的形成方式可與圖1至5所示的天線結構120之形成方式類似。舉例來說,可自核心基板形成天線結構1300,且核心基板包含具有導電層位於兩側表面上的絕緣基板100,而導電層可與導電層102(見圖1)類似。可採用雷射鑽孔等製程形成開口穿過絕緣基板100。接著形成穿孔結構於開口中,比如上側側壁天線1302、饋線通孔1308、或熱通孔1306,如下所述。在一些實施例中,開口的寬度介於約80微米至約300微米之間,比如約100微米。在一些實施例中,開口的高度與寬度之高寬比介於約3:1至約9:1之間,比如約5:1。開口可具有相同的寬度或高寬比,或具有不同的寬度或高寬比。開口的高度可對應絕緣基板100的厚度。開口可為矩形、圓形、或另一形狀。
在一些實施例中,接著形成圖案化遮罩(如圖案化光阻層)於絕緣基板100的第一側上,而圖案化遮罩中的開口對應的區域之後將形成導電材料於其上。圖案化遮罩中的開口亦可露出絕緣基板100中的開口。接著可沉積導電材料於絕緣基板100上與開口中,且沉積方法可為電鍍製程、無電鍍製程、或另一製程。在一些實施例中,導電材料的沉積厚度介於約3微米至約50微米之間,比如約10微米。舉例來說,導電材料可為銅或類似物。在此方式中,可形成導電結構與穿孔結構。舉例來說,導電結構可包含平板天線110、端射天線112、其他種類的驅動天線、寄生天線、或天線陣列。導電結構亦可包含接地平面114或其他導電結構(如墊、繞線、線路、或導電線路)。
在一些實施例中,絕緣基板100中的開口之高寬比過大,可能造成導電材料無法完全填入開口。在一些例子中,沉積於開口側壁上的導電材料可能無法合併以填入開口的內部區域。在一例中,厚約10微米的銅鍍製於高寬比約500微米:100微米的開口側壁上,空洞可延伸穿過開口的內部區域。其他例子亦屬可能並可視作本發明實施例的範疇。在一些實施例中,在形成導電材料之後,接著可將介電材料1304填入開口。介電材料1304可提供導電材料所需的保護,並提供天線結構1300所需的結構支撐。在一些實施例中,介電材料1304的材料可為樹脂、焊料遮罩、或另一材料。介電材料1304的形成方法可採用旋轉塗佈製程或另一製程。
在此方式中,可形成穿孔結構於天線結構1300中。如圖25所示,穿孔結構可包括饋線通孔1308、熱通孔1306、與上側側壁天線1302。饋線通孔1308可與圖3A所示的上述饋線通孔108之功能類似。舉例來說,饋線通孔1308可連接至平板天線110,並可經由饋線通孔1308驅動(比如直接驅動或寄生驅動)平板天線110。熱通孔1306可與圖3A所示的上述熱通孔106的功能類似。舉例來說,熱通孔1306可設置以將熱自半導體裝置220(見圖30)傳導出去。上側側壁天線1302為形成於天線封裝1500中的側壁天線1510的上側部份,其將搭配圖30說明如下。饋線通孔1308、熱通孔1306、或上側側壁天線1302可具有類似寬度或不同寬度。
圖26顯示穿孔結構1301的個別特寫圖。穿孔結構1301可為饋線通孔1308、熱通孔1306、或上側側壁天線1302。穿孔結構1301包括導電材料1303圍繞的介電材料1304。導電材料1303可為銅或類似物,如上所述。如圖26所示,位於穿孔結構1301與絕緣基板100上的導電材料可形成墊1305。在一些例子中,墊1305可為導電結構如平板天線、繞線、或另一結構的一部份。在一些實施例中,導電材料1303的厚度可介於約3微米至約50微米之間,比如約10微米。在一些實施例中,相鄰的穿孔結構1301之間的間距L1可介於約100微米至約400微米之間,比如約250微米。在一些實施例中,相鄰墊1305之間的距離L2可介於約15微米至約50微米之間,比如約30微米。在一些實施例中,墊1305的寬度L3可介於約200微米至約350微米之間,比如約220微米。在一些實施例中,穿孔結構1301的寬度L4可介於約150微米至約250微米之間,比如約100微米。寬度L4可對應用於穿孔結構1301的絕緣基板100中的開口。
如圖25所示,在沉積平板天線110、饋線通孔1308、熱通孔1306、上側側壁天線1302、與其他導電結構的導電材料之後,可採用濕式化學製程或乾式製程(如灰化製程)移除圖案化遮罩層如光阻。接著可由類似方式圖案化絕緣基板100的另一側上的導電材料,以形成導電結構(或穿孔的其餘部份)於絕緣基板100的另一側上。在此方式中,導電材料可形成導電結構與穿孔。接著將連接物118貼合至絕緣基板100的下表面上的導電材料,且連接物118可與圖5所示的連接物類似,並可由類似方式形成。亦可形成與上述保護層116類似的保護層116,亦可進行其他步驟如可焊性處理如上述。在此方式中可形成天線結構1300,但其他實施例可採用其他製程形成天線結構1300。
如圖27至30所示,係依據一些實施例形成的裝置結構1400(見圖30)。在圖27中,重佈線結構210形成於承載基板201上。重佈線結構210的形成方式,可與圖6A至7所示的前述方式類似。舉例來說,可自一系列的晶種層與電鍍製程形成重佈線結構210,其可建立連續的重佈線層與絕緣層。
如圖28所示,形成下側側壁天線1402與導電柱214於重佈線結構210上並連接至重佈線結構210。導電柱214可與圖8A與8B所示的上述導電柱類似,且可由類似方式形成。舉例來說,可在欲形成下側側壁天線1402與導電柱214處形成光阻於重佈線結構210上並圖案化光阻,以及沉積導電材料至重佈線結構210的露出部份上。一旦形成導電材料,可移除光阻與多餘的導電材料。下側側壁天線1402為形成於天線封裝1500中的側壁天線1510的下側部份,如圖30所示的下述內容。下側側壁天線1402的材料與形成方式可與導電柱214的材料與形成方式類似,且其可由與導電柱214相同的製程步驟形成。在一些實施例中,下側側壁天線1402的高度可介於約80微米至約300微米之間。下側側壁天線1402可具有矩形的剖視形狀、圓形的剖視形狀、或另一形狀。
如圖29所示,接著連接半導體裝置220至重佈線結構210。一或多個半導體裝置220可與圖9A與9B所示的上述半導體裝置類似,且可由類似方式連接至重佈線結構210。半導體裝置220可具有高於重佈線結構210的高度,其可低於、大致等於、或高於下側側壁天線1402或導電柱214的高度。此方式可形成裝置結構1400,但其他實施例可採用其他製程形成裝置結構1400。
如圖30所示,可接合天線結構1300至裝置結構1400,並形成成型材料302於天線結構1300與裝置結構1400之間,以形成天線封裝1500。天線裝置1300接合至裝置結構1400的方式,可與圖10A至10C所示的上述方式類似。舉例來說,可將天線結構1300的連接物118置於裝置結構1400的導電柱214與下側側壁天線1402上。接著可進行再流動製程。接著可形成成型材料1302,其可與圖10A至10C所示的上述成型材料302類似,且可由類似方式形成。
如圖30所示,上側側壁天線1302接合至對應的下側側壁天線1402,以形成側壁天線1510。側壁天線1510自重佈線結構210延伸至天線結構1300的上表面。側壁天線1510的整體高度可介於約300微米至約2mm之間。在一些實施例中,天線封裝1500的側壁與側壁天線1510之間的距離可介於約50微米至約200微米之間。可直接驅動或寄生驅動側壁天線1510。在一些例子中,此處所述的側壁天線1510可比整體高度較小的天線具有較大效率、較大功率、或較大頻寬。在此方式中,整體高度較大的側壁天線可整合至天線封裝中。側壁天線1510可與其他型態的天線(如此處所述的平板天線、偶極天線、或端射天線)一起用於相同的天線封裝,因此可採用多種型態的天線改良天線封裝的操作。
圖31係一些實施例中,具有側壁天線1510的天線封裝1600的透視圖。天線封裝可與圖30所示的天線封裝1500類似。圖31未顯示天線封裝1600的一些結構如成型材料302或其他結構如饋線通孔1308、熱通孔1306、平板天線110、端射天線112、或類似物,以求圖式清楚。側壁天線1510可與圖30所示的上述側壁天線類似,且可包含下側側壁天線1402形成於重佈線結構210上,而連接物118與上側側壁天線1302形成為天線結構1300的部份。如圖31所示,可形成多個側壁天線1510於圍繞半導體裝置220的配置中。在其他實施例中,多個側壁天線1510可形成為不同配置,比如部份地圍繞半導體裝置220或另一配置。可形成與圖31所示的數目不同的側壁天線1510。在一些實施例中,側壁天線150之間相隔的橫向距離介於約200微米至約1mm之間。側壁天線1510的數目與配置可設置以達天線封裝1600所需的天線特性。在一些實施例中,一些側壁天線1510可用於輸出操作,而其他側壁天線1510可用於輸入操作。亦可形成其他天線如平板天線110或端射天線112於天線封裝1600中,其可用於額外的輸入及/或輸出操作。在此方式中,天線封裝1600可操作如多入多出裝置。
圖32A至32C係一些實施例中,形成天線封裝1900(見圖32C)的中間步驟。在一些實施例中,圖32C所示的天線封裝1900可為積體扇出結構。
在圖32A中,形成偶極天線212與導電柱214於承載基板201上,並將半導體裝置220置於承載基板201上。在一些實施例中,可形成離型層(未圖示)於承載基板201上。偶極天線212與導電柱214可與圖8A及8B所示的上述偶極天線與導電柱類似,且可由類似方式形成。舉例來說,在欲形成偶極天線212與導電柱214處可形成光阻於承載基板201上並圖案化光阻。在一些實施例中,可先形成晶種層(未圖示),並形成光阻於晶種層上。接著沉積導電材料至承載基板201的露出部份上、或晶種層(若存在)的露出部份上。一旦形成導電材料,即可移除光阻、多餘的導電材料、與晶種層(若存在)的多餘部份。半導體裝置220的放置方法可採用取放製程或另一合適製程。
在圖32B中,密封層1702形成於偶極天線212、導電柱214、與半導體裝置220周圍。在形成密封層1702之後,可進行平坦化製程如化學機械研磨製程,密封層1702的材料可與搭配圖10A至10C說明的前述成型材料302類似,或者可為樹脂、聚醯亞胺、聚苯硫醚、聚醚醚酮、聚醚碸、另一材料、上述之組合、或類似物。重佈線結構1710形成於偶極天線212、導電柱214、半導體裝置220、與密封層1702上。重佈線結構1710的形成方式,可與圖6A至7所示的上述方式類似。舉例來說,重佈線結構1710的形成方法可為一系列的晶種層與電鍍製程,其用於建立連續的重佈線層與絕緣層。可將重佈線結構1710電性連接至偶極天線212、導電柱214、與半導體裝置220。接著可形成或放置外部連接物306以與重佈線結構1710電性連接,可形成裝置結構1700。外部連接物306可與圖11所示的上述外部連接物306類似。
如圖32C所示,接合天線結構1800至裝置結構1700以形成天線封裝1900。天線結構1800可與上述天線結構類似,比如天線結構120(見圖5)、天線結構400(見圖12)、天線結構700(見圖17)、天線結構1000(見圖22)、或天線結構1300(見圖25),但一些實施例的天線結構1800可不同於上述天線結構。可先自裝置結構1700剝離承載基板201。天線結構1800接合至裝置結構1700的方式可與圖10A至10C所示的上述方式類似。舉例來說,可將天線結構1800的連接物118置於裝置結構1700的導電柱214上,接著可進行再流動製程。接著可形成成型材料302於天線結構1800與裝置結構1700之間,其可與圖10A至10C所示的上述成型材料302類似。在此方式中,天線封裝1900可具有多種型態的天線(如偶極天線212、平板天線110、與端射天線112),並具有熱通孔106。
藉由此處所述的實施例,可改善含有封裝的裝置(如天線封裝)的效能,並可減少裝置尺寸。此處所述的實施例之不同結構可結合,以達這些優點與其他優點。在一些例子中,在此處所述的單一天線封裝中採用多種型態的天線,可改善操作的效率與方向性。在一些例子中,採用核心基板以形成一些天線與其他導電結構,可降低天線封裝的製作成本。在一例中,形成更多導電繞線於天線結構中,可讓天線封裝中的重佈線結構更小,其可降低製作成本。在一些例子中,天線的接地平面可形成於天線結構的外側上或天線封裝中的半導體裝置上,使天線結構中具有更多空間以用於繞線或天線。這可增加天線或其他結構的設計彈性。在一些例子中,形成此處所述的熱通孔可改善天線封裝中的散熱,其可改善效能並降低熱失效的風險。
在一實施例中,半導體裝置包括重佈線結構;第一半導體裝置、第一天線、與第一導電柱,位於重佈線結構上並電性連接至重佈線結構;天線結構,位於第一半導體裝置上,其中天線結構包括第二天線,且第二天線與第一天線不同,其中天線結構包括外部連接物接合至第一導電柱;以及成型材料,延伸於天線結構與重佈線結構之間,且成型材料圍繞第一半導體裝置、第一天線、外部連接物、與第一導電柱。在一實施例中,天線結構更包括第三天線,且第三天線、第一天線、與二天線不同。在一實施例中,第一天線為偶極天線。在一實施例中,第二天線為平板天線。在一實施例中,天線結構包括絕緣基板,以及至少一通孔延伸穿過絕緣基板。在一實施例中,通孔包括熱通孔位於第一半導體裝置上。在一實施例中,第一半導體裝置為射頻晶片。在一實施例中,半導體裝置更包括熱黏著層位於第一半導體裝置上,且熱黏著層自第一半導體裝置延伸至天線結構。在一實施例中,天線結構包括銅箔基板結構。
在一實施例中,半導體裝置包括:重佈線結構;第一天線結構,位於重佈線結構上,且天線結構包括:絕緣層;平板天線,位於絕緣層的上表面上;端射天線,位於絕緣層的上表面上;穿孔,延伸穿過絕緣層;以及連接物,電線連接穿孔至重佈線結構;偶極天線,連接至重佈線結構,並夾設於重佈線結構與天線結構之間;以及第一半導體裝置,連接至重佈線結構,並位於重佈線結構與該天線結構之間。在一實施例中,穿孔連接至平板天線。在一實施例中,穿孔為熱通孔。在一實施例中,半導體裝置更包括接地平面位於絕緣層的下表面上。在一實施例中,半導體裝置更包括成型材料延伸於偶極天線與第一半導體裝置上,並圍繞偶極天線與第一半導體裝置。在一些實施例中,半導體裝置更包括接地平面位於成型材料上。
在一實施例中,半導體裝置的形成方法包括:形成重佈線結構於承載晶圓上;形成多個第一天線與多個導電柱於重佈線結構上;將第一半導體裝置貼合至重佈線結構;形成多個第二天線於天線基板上;形成多個外部連接物於天線基板上;將外部連接物貼合至導電柱,其中第一半導體裝置與第一天線位於重佈線結構與天線基板之間;形成成型材料於重佈線結構與天線基板之間;以及移除承載晶圓。在一實施例中,方法包括形成多個穿孔於天線基板中。在一些實施例中,第一天線包括多個偶極天線,而第二天線包括多個平板天線。在一實施例中,方法包括形成導電層於第一半導體裝置的表面上,並將外部連接物的至少一者貼合至導電層。在一實施例中,方法更包括將第二半導體裝置貼合至重佈線結構。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎,設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解,這些等效置換並未脫離本發明精神與範疇,並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A’、B-B’:剖線
D1、D2、D2’、L3、L4:寬度
DA、DB:底部長度
H1、H2、HA、HB:高度
L1:間距
L2:距離
100:絕緣基板
100A:第一絕緣基板
100B:第二絕緣基板
101:核心基板
102、225、701:導電層
104:開口
106、1306:熱通孔
108、409、1308:饋線通孔
110、408、410:平板天線
112:端射天線
114、402、804、1001:接地平面
116:保護層
118:連接物
120、400、700、1000、1300、1800:天線結構
200、500、800、1100、1400、1700:裝置結構
201:承載基板
202、204、206、208:絕緣層
203、205、207、209:重佈線層
203A:第一重佈線層部份
203B:第二重佈線層部份
210、1710:重佈線結構
212:偶極天線
214:導電柱
215、802:接合墊
220、220A、220B:半導體裝置
221:接點墊
222、306:外部連接物
223:底填材料
300、600、900、1200、1500、1600、1900:天線封裝
302、902:成型材料
304:熱黏著層
702:導電單元
703:寄生單元
1301:穿孔結構
1302:上側側壁天線
1303:導電材料
1304:介電材料
1305:墊
1402:下側側壁天線
1510:側壁天線
1702:密封層
圖1-2、3A、3B、4、5、6A、6B、7、8A、8B、9A、9B、10A、10B、10C、與11係一些實施例中,形成天線封裝的中間步驟的剖視圖與平面圖。
圖12至16係一些實施例中,形成天線封裝的中間步驟之剖視圖。
圖17至21係一些實施例中,形成天線封裝的中間步驟之剖視圖。
圖22至24係一些實施例中,形成天線封裝的中間步驟之剖視圖。
圖25至30係一些實施例中,形成天線封裝的中間步驟之剖視圖。
圖31係一些實施例中,具有側壁天線的天線封裝之透視圖。
圖32A至32C係一些實施例中,形成天線封裝的中間步驟的剖視圖。
100:絕緣基板
106:熱通孔
108:饋線通孔
110:平板天線
112:端射天線
114:接地平面
116:保護層
118:連接物
212:偶極天線
214:導電柱
220:半導體裝置
302:成型材料
306:外部連接物
1700:裝置結構
1702:密封層
1710:重佈線結構
1800:天線結構
1900:天線封裝
Claims (10)
- 一種半導體裝置,包括:一重佈線結構;一第一半導體裝置、一第一天線、與一第一導電柱,位於該重佈線結構上並電性連接至該重佈線結構;一天線結構,位於該第一半導體裝置上,其中該天線結構包括一第二天線,且該第二天線與該第一天線不同,其中該天線結構包括一外部連接物接合至該第一導電柱,其中該天線結構包括一絕緣基板,以及至少一通孔延伸穿過該絕緣基板,其中該至少一通孔包括一熱通孔位於該第一半導體裝置上;以及一成型材料,延伸於該天線結構與該重佈線結構之間,且該成型材料圍繞該第一半導體裝置、該第一天線、該外部連接物、與該第一導電柱。
- 如申請專利範圍第1項所述之半導體裝置,其中該天線結構更包括一第三天線,且該第三天線、該第一天線、與該第二天線不同。
- 一種半導體裝置,包括:一重佈線結構;以及一第一天線結構,位於該重佈線結構上,且該天線結構包括:一絕緣層;一平板天線,位於該絕緣層的一上表面上;一端射天線,位於該絕緣層的該上表面上;一穿孔,延伸穿過該絕緣層;一連接物,電性連接該穿孔至該重佈線結構;一偶極天線,連接至該重佈線結構,並夾設於該重佈線結構與該天線結構之間;以及一第一半導體裝置,連接至該重佈線結構,並位於該重佈線結構與該天線 結構之間。
- 如申請專利範圍第3項所述之半導體裝置,其中該穿孔連接至該平板天線。
- 如申請專利範圍第3或4項所述之半導體裝置,更包括一接地平面位於該絕緣層的一下表面上。
- 如申請專利範圍第3或4項所述之半導體裝置,更包括一成型材料延伸於該偶極天線與該第一半導體裝置上,並圍繞該偶極天線與該第一半導體裝置。
- 如申請專利範圍第6項所述之半導體裝置,更包括一接地平面位於該成型材料上。
- 一種半導體裝置的形成方法,包括:形成一重佈線結構於一承載晶圓上;形成多個第一天線與多個導電柱於該重佈線結構上;將一第一半導體裝置貼合至該重佈線結構;形成多個第二天線於一天線基板上;形成多個外部連接物於該天線基板上;將該些外部連接物貼合至該些導電柱,其中該第一半導體裝置與該些第一天線位於該重佈線結構與該天線基板之間;形成一成型材料於該重佈線結構與該天線基板之間;以及移除該承載晶圓。
- 如申請專利範圍第8項所述之半導體裝置的形成方法,更包括形成多個穿孔於該天線基板中。
- 如申請專利範圍第8或9項所述之半導體裝置的形成方法,其中該些第一天線包括多個偶極天線,而該些第二天線包括多個平板天線。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862718996P | 2018-08-16 | 2018-08-16 | |
| US62/718,996 | 2018-08-16 | ||
| US16/530,276 US10971461B2 (en) | 2018-08-16 | 2019-08-02 | Semiconductor device and method of manufacture |
| US16/530,276 | 2019-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202013653A TW202013653A (zh) | 2020-04-01 |
| TWI720581B true TWI720581B (zh) | 2021-03-01 |
Family
ID=69523007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108129036A TWI720581B (zh) | 2018-08-16 | 2019-08-15 | 半導體裝置與其形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10971461B2 (zh) |
| KR (1) | KR102247655B1 (zh) |
| CN (1) | CN110890352B (zh) |
| TW (1) | TWI720581B (zh) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11380609B2 (en) * | 2018-05-21 | 2022-07-05 | Intel Corporation | Microelectronic assemblies having conductive structures with different thicknesses on a core substrate |
| US11081453B2 (en) * | 2018-07-03 | 2021-08-03 | Mediatek Inc. | Semiconductor package structure with antenna |
| FI130874B1 (fi) * | 2019-05-07 | 2024-05-02 | Teknologian Tutkimuskeskus Vtt Oy | Antennielementti ja antennijärjestelmä langattomaan tiedonsiirtoon |
| IT201900006736A1 (it) * | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| US11171127B2 (en) * | 2019-08-02 | 2021-11-09 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US12388061B2 (en) | 2019-08-02 | 2025-08-12 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11205627B2 (en) * | 2020-02-12 | 2021-12-21 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package including emitting devices and method of manufacturing the same |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| TW202541288A (zh) * | 2020-03-17 | 2025-10-16 | 新加坡商安靠科技新加坡控股私人有限公司 | 半導體裝置和製造半導體裝置的方法 |
| KR102762884B1 (ko) * | 2020-03-25 | 2025-02-07 | 삼성전기주식회사 | 안테나 모듈 |
| CN113497009A (zh) * | 2020-04-02 | 2021-10-12 | 盛合晶微半导体(江阴)有限公司 | 半导体封装结构及其制备方法 |
| CN111621773B (zh) * | 2020-05-27 | 2022-08-16 | 广东东硕科技有限公司 | 二硫代氨基甲酸类化合物在化学镀钯中的应用以及化学镀钯组合物 |
| CN113784458B (zh) * | 2020-06-09 | 2023-01-06 | 华为技术有限公司 | 组装方法及ap设备 |
| KR102843290B1 (ko) * | 2020-07-03 | 2025-08-06 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| KR102861819B1 (ko) * | 2020-08-14 | 2025-09-17 | 삼성전자주식회사 | 안테나를 포함하는 반도체 패키지 |
| US11424198B2 (en) * | 2020-09-01 | 2022-08-23 | Nanya Technology Corporation | Semiconductor device with graphene layers and method for fabricating the same |
| US11557706B2 (en) * | 2020-09-30 | 2023-01-17 | Ford Global Technologies, Llc | Additive manufacturing of electrical circuits |
| US12489075B2 (en) * | 2020-10-20 | 2025-12-02 | Texas Instruments Incorporated | Enhanced mold compound thermal conductivity |
| CN112687549B (zh) * | 2020-12-28 | 2025-06-03 | 广东佛智芯微电子技术研究有限公司 | 具有屏蔽功能的芯片封装结构及其封装方法 |
| US12322856B2 (en) * | 2020-12-30 | 2025-06-03 | Texas Instruments Incorporated | Antenna in package having antenna on package substrate |
| CN113035845B (zh) * | 2021-02-05 | 2022-07-12 | 珠海越亚半导体股份有限公司 | 具有天线的封装结构及其制作方法 |
| TWI763319B (zh) * | 2021-02-22 | 2022-05-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN113078455B (zh) * | 2021-04-13 | 2022-10-14 | 长沙新雷半导体科技有限公司 | 一种封装天线的制作方法、封装天线及电子设备 |
| US11804445B2 (en) * | 2021-04-29 | 2023-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming chip package structure |
| TWI778608B (zh) * | 2021-05-04 | 2022-09-21 | 矽品精密工業股份有限公司 | 電子封裝件及其天線結構 |
| US12388034B2 (en) * | 2021-05-25 | 2025-08-12 | Xintec Inc. | Chip package and manufacturing method thereof |
| US12300568B2 (en) | 2021-05-27 | 2025-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | High efficiency heat dissipation using discrete thermal interface material films |
| KR102716080B1 (ko) * | 2022-09-29 | 2024-10-15 | 주식회사 네패스 | 안테나를 포함하는 반도체 패키지 및 그 제조 방법 |
| US20230216201A1 (en) * | 2022-01-04 | 2023-07-06 | Nepes Co., Ltd. | Semiconductor package including antenna and method of manufacturing the semiconductor package |
| US20230260942A1 (en) * | 2022-02-16 | 2023-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond routing structure for stacked wafers |
| TWI839012B (zh) * | 2022-12-09 | 2024-04-11 | 恆勁科技股份有限公司 | 半導體封裝型天線結構及其製造方法 |
| KR102810979B1 (ko) * | 2022-12-21 | 2025-05-23 | 주식회사 네패스 | 반도체 패키지 및 반도체 패키지 제조방법 |
| TWI839093B (zh) * | 2023-01-30 | 2024-04-11 | 矽品精密工業股份有限公司 | 電子結構之製法 |
| CN117238781B (zh) * | 2023-11-16 | 2024-02-23 | 江苏芯德半导体科技有限公司 | 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构 |
| TWI869099B (zh) * | 2023-12-07 | 2025-01-01 | 香港商創新電子股份有限公司 | 無晶圓中介層之製造方法 |
| CN118538614B (zh) * | 2023-12-08 | 2025-03-28 | 芯爱科技(南京)有限公司 | 封装基板的制法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160240492A1 (en) * | 2013-12-09 | 2016-08-18 | Intel Corporation | Antenna on ceramics for a packaged die |
| US20170236776A1 (en) * | 2016-02-17 | 2017-08-17 | Infineon Technologies Ag | Semiconductor device including an antenna |
| US20170346185A1 (en) * | 2016-05-27 | 2017-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Antenna device and method for manufacturing antenna device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI372413B (en) | 2004-09-24 | 2012-09-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same, and electric appliance |
| JP4828164B2 (ja) * | 2005-06-06 | 2011-11-30 | ローム株式会社 | インタポーザおよび半導体装置 |
| JP4833192B2 (ja) | 2007-12-27 | 2011-12-07 | 新光電気工業株式会社 | 電子装置 |
| US8759950B2 (en) | 2011-05-05 | 2014-06-24 | Intel Corporation | Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same |
| US9478474B2 (en) * | 2012-12-28 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for forming package-on-packages |
| US9806422B2 (en) | 2013-09-11 | 2017-10-31 | International Business Machines Corporation | Antenna-in-package structures with broadside and end-fire radiations |
| JP6299878B2 (ja) | 2014-10-07 | 2018-03-28 | 株式会社村田製作所 | 高周波通信モジュール及び高周波通信装置 |
| WO2016067969A1 (ja) | 2014-10-31 | 2016-05-06 | 株式会社村田製作所 | アンテナモジュール及び回路モジュール |
| US10784208B2 (en) | 2015-09-10 | 2020-09-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
| US10050013B2 (en) * | 2015-12-29 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices and packaging methods |
| CN106449432B (zh) * | 2016-11-27 | 2018-12-04 | 江苏联友科研仪器有限公司 | 一种晶圆封装结构的制造方法 |
| KR102019354B1 (ko) * | 2017-11-03 | 2019-09-09 | 삼성전자주식회사 | 안테나 모듈 |
| US10424550B2 (en) * | 2017-12-19 | 2019-09-24 | National Chung Shan Institute Of Science And Technology | Multi-band antenna package structure, manufacturing method thereof and communication device |
| CN108336494B (zh) | 2018-03-16 | 2022-03-01 | 盛合晶微半导体(江阴)有限公司 | 天线的封装结构及封装方法 |
| US20200212536A1 (en) * | 2018-12-31 | 2020-07-02 | Texas Instruments Incorporated | Wireless communication device with antenna on package |
-
2019
- 2019-08-02 US US16/530,276 patent/US10971461B2/en active Active
- 2019-08-15 TW TW108129036A patent/TWI720581B/zh active
- 2019-08-15 CN CN201910753783.3A patent/CN110890352B/zh active Active
- 2019-08-16 KR KR1020190100218A patent/KR102247655B1/ko active Active
-
2021
- 2021-04-05 US US17/222,044 patent/US11610854B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160240492A1 (en) * | 2013-12-09 | 2016-08-18 | Intel Corporation | Antenna on ceramics for a packaged die |
| US20170236776A1 (en) * | 2016-02-17 | 2017-08-17 | Infineon Technologies Ag | Semiconductor device including an antenna |
| US20170346185A1 (en) * | 2016-05-27 | 2017-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Antenna device and method for manufacturing antenna device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210225785A1 (en) | 2021-07-22 |
| US11610854B2 (en) | 2023-03-21 |
| CN110890352A (zh) | 2020-03-17 |
| KR20200020632A (ko) | 2020-02-26 |
| KR102247655B1 (ko) | 2021-05-06 |
| CN110890352B (zh) | 2022-06-28 |
| US10971461B2 (en) | 2021-04-06 |
| TW202013653A (zh) | 2020-04-01 |
| US20200058606A1 (en) | 2020-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI720581B (zh) | 半導體裝置與其形成方法 | |
| US12412851B2 (en) | Semiconductor device and method of manufacture | |
| TWI508196B (zh) | 具有內建加強層之凹穴基板之製造方法 | |
| US11715686B2 (en) | Semiconductor device and method of manufacture | |
| US20200075488A1 (en) | Semiconductor device and method of manufacture | |
| US9147587B2 (en) | Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| TWI875864B (zh) | 半導體裝置及製造半導體裝置的方法 | |
| US9087847B2 (en) | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| KR20200027419A (ko) | 반도체 디바이스 및 제조 방법 | |
| US12191251B2 (en) | Semiconductor device and method of manufacture | |
| US11901307B2 (en) | Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture | |
| US12191261B2 (en) | Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture | |
| US8186043B2 (en) | Method of manufacturing a circuit board | |
| TW202312374A (zh) | 用於半導體設備封裝的加勁框架 | |
| CN112599515B (zh) | 半导体装置以及制造半导体装置的方法 | |
| CN105321896B (zh) | 嵌入式芯片封装技术 | |
| US20260011630A1 (en) | Stacked structures for semiconductor packages and methods of forming same | |
| US20250079327A1 (en) | Semiconductor package and method | |
| US12148726B2 (en) | Semiconductor substrate structure, semiconductor structure and manufacturing method thereof |