[go: up one dir, main page]

TWI869099B - 無晶圓中介層之製造方法 - Google Patents

無晶圓中介層之製造方法 Download PDF

Info

Publication number
TWI869099B
TWI869099B TW112147755A TW112147755A TWI869099B TW I869099 B TWI869099 B TW I869099B TW 112147755 A TW112147755 A TW 112147755A TW 112147755 A TW112147755 A TW 112147755A TW I869099 B TWI869099 B TW I869099B
Authority
TW
Taiwan
Prior art keywords
waferless
interposer
manufacturing
layer
wiring layer
Prior art date
Application number
TW112147755A
Other languages
English (en)
Other versions
TW202524719A (zh
Inventor
薛文皓
廖紹成
Original Assignee
香港商創新電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 香港商創新電子股份有限公司 filed Critical 香港商創新電子股份有限公司
Priority to TW112147755A priority Critical patent/TWI869099B/zh
Application granted granted Critical
Publication of TWI869099B publication Critical patent/TWI869099B/zh
Publication of TW202524719A publication Critical patent/TW202524719A/zh

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種無晶圓中介層之製造方法,包括步驟:提供承載晶圓;形成第一重佈線層於承載晶圓上,其中至少第一重佈線層形成導線圖案;形成保護層以保護導線圖案;將承載晶圓翻面並貼合至支撐基材,以使保護層與支撐基材接觸並貼合;以及移除承載晶圓,以形成貼合於支撐基材之無晶圓中介層。其中,承載晶圓僅作為承載工具,故承載晶圓可重複使用。此外,更可達到無須進行昂貴的矽穿孔製程並避免始於晶片的風險,以及中介層可以單獨出貨等功效。

Description

無晶圓中介層之製造方法
本發明係關於一種製造方法,特別是關於一種適用於先進製程的無晶圓中介層之製造方法。
先進封裝是一種在半導體製造中使用的技術,其涉及將積體電路晶片(IC)包裝在更小、更薄、更高效或更功能豐富的封裝中,以滿足現代電子設備的需求。面對晶片的輸入/輸出端口數量日益提升的趨勢,先進封裝的需求也益發受到重視。例如,目前在人工智慧(AI)領域使用的晶片需求大幅增加,對於先進封裝的規格、產能以及良率的要求也變得十分關鍵。
在現階段的半導體製造技術中,能符合先進封裝實際需求的生產技術僅有CoWoS(Chip on Wafer on Substrate)以及InFO(Integrated Fan-Out)兩種,其中CoWoS技術是透過CoW(Chip on Wafer)製程將晶片堆疊於晶圓上,再以WoS(Wafer on Substrate)製程將前述CoW部分連接至基板上,以將多個晶片一起封裝,藉以達到減小體積及功耗並維持高效能的技術效果;而InFO技術,即整合式扇出技術,其允許引腳超過晶片,可以支援更多引腳,使引腳密度更高,同時也能增進散熱效果。
然而,在InFO技術中,由於其屬於始於晶片(Chip first)的封裝技術,需要先把晶片固定排列在最底部再進行後續製程,因此若製造過程中有良率問題,將導致晶片報廢造成嚴重損失;而在CoWoS技術中,雖然其屬於終於晶片(Chip Last)的封裝技術,但因其需晶圓作為材料,必須進行晶圓研磨減薄以及矽穿孔(Through Silicon Via, TSV)等製程,在材料及製程上皆須花費大量的成本及時間。在研磨過程中,亦可能造成局部或整體厚度不均的缺陷或是晶圓邊緣損傷等問題,使得良率偏低。另外,其中介層的生產過程中還需要使用超薄片晶圓處理系統(Ultrathin wafer handling system),亦增加了製程的複雜度以及成本。
此外,不論是採用CoWoS技術或InFO技術的先進封裝,在其製造過程中均會有應力殘留以及應力累積的問題,使得其中介層以及最終產品品質不佳。
故此,有必要提供一種無晶圓中介層之製造方法,以解決先前技術所存在的問題。
本發明之動機在於提供一種無晶圓中介層之製造方法,旨在解決並改善前述先前技術之問題與缺點。
本發明之主要目的在於提供一種無晶圓中介層之製造方法,透過將承載晶圓翻面貼合至支撐基材後移除該承載晶圓以形成無晶圓中介層,使得承載晶圓僅作為承載工具並可重複使用,同時因晶圓不屬於材料本身且無須先將晶片排列於底部,可以達到無須進行昂貴的矽穿孔(TSV)製程並避免始於晶片(Chip first)衍生的風險,以及中介層可以單獨出貨等功效。
進一步地,由於本發明之無晶圓中介層之製造方法在其任何步驟中均不需要進行晶圓研磨減薄,因此可以提供低應力及低形變的高品質無晶圓中介層。
根據本發明的一個方面,旨在提供一種無晶圓中介層之製造方法,包括步驟:(a)提供一承載晶圓;(b)形成一第一重佈線層於該承載晶圓上,其中至少該第一重佈線層形成一導線圖案;(c)形成一保護層以保護該導線圖案;(d)將該承載晶圓翻面並貼合至一支撐基材,以使該保護層與該支撐基材接觸並貼合;以及(e)移除該承載晶圓,以形成貼合於該支撐基材之一無晶圓中介層。
在本發明的一實施例中,於該步驟(b)中,該第一重佈線層形成該導線圖案,且於該步驟(c)中,該保護層形成於該第一重佈線層上。
在本發明的一實施例中,於該步驟(b)及該步驟(c)之間更包括步驟:(b1)形成一第二重佈線層於該第一重佈線層上,其中於該步驟(b1)中,該第一重佈線層及該第二重佈線層形成該導線圖案,且於該步驟(c)中,該保護層形成於該第二重佈線層上。
在本發明的一實施例中,於該步驟(e)之後更包括步驟:(f)將複數個晶片與該無晶圓中介層接合;(g)將該複數個晶片與該無晶圓中介層封裝為一先進封裝;以及(h)移除該支撐基材。
在本發明的一實施例中,該第一重佈線層具有複數個導電接點,於該步驟(e)中,該複數個導電接點露出於該無晶圓中介層之一第一表面,且於該步驟(f)中,該複數個晶片與該複數個導電接點連接,以使該複數個晶片與該無晶圓中介層電性連接。
在本發明的一實施例中,於該步驟(c)與該步驟(d)之間更包括步驟:(c1) 形成複數個通孔於該保護層,其中於該步驟(e)中,該複數個通孔位於該無晶圓中介層之一第二表面。
在本發明的一實施例中,該步驟(g)是自該無晶圓中介層之該第一表面向遠離該無晶圓中介層之該第二表面的方向進行封裝。
在本發明的一實施例中,於該步驟(h)之後更包括步驟:(i)將該先進封裝與一電路板組裝,以使該電路板上之複數個焊球通過該複數個通孔與該導電圖案連接,進而使該電路板與該無晶圓中介層電性連接。
在本發明的一實施例中,於該步驟(d)中,該保護層與該支撐基材的貼合是以膠帶來實現,且該步驟(h)是以進行一脫膠動作來實現。
在本發明的一實施例中,該承載晶圓包括一透光基材及形成於該透光基材上之一承載層,且該步驟(e)是以一雷射穿透該透光基材照射該承載層以使該承載層汽化解離來實現。
因此,本發明提供之無晶圓中介層之製造方法相較於先前技術至少具有以下優點:
一、承載晶圓僅作為承載工具且可重複使用,可有效降低材料成本;
二、製造過程中無須進行矽穿孔(TSV)及晶圓研磨減薄製程,可有效降低製造耗費的成本及時間;
三、避免始於晶片(Chip first)衍生的風險;以及
四、無晶圓中介層可以貼合於支撐基材上單獨出貨、與晶片封裝並移除支撐基材後出貨或者在脫膠後與電路板組裝出貨,具有足夠彈性並可依實際需求進行製造。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂,下文將特舉本發明較佳實施例,並配合所附圖式,作詳細說明如下。再者,本發明所提到的方向用語,例如上、下、頂、底、前、後、左、右、內、外、側面、周圍、中央、水平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等,僅是參考附加圖式的方向。因此,使用的方向用語是用以說明及理解本發明,而非用以限制本發明。
請參閱圖1,其顯示根據本案之一較佳實施例之一無晶圓中介層之製造方法之流程圖。如圖1所示,根據本案之一較佳實施例,提供一種適用於先進製程(Advanced process)的無晶圓中介層之製造方法,包括步驟如下。首先,如步驟S10所示,提供承載晶圓。其次,如步驟S20所示,形成第一重佈線層(Redistribution Layer, RDL)於承載晶圓上,其中至少第一重佈線層形成導線圖案(Wire Pattern),例如第一重佈線層形成該導線圖案。接著,如步驟S30所示,形成保護層(Passivation Layer)以保護導線圖案,例如保護層形成於第一重佈線層上。然後,如步驟S40所示,將承載晶圓翻面並貼合至支撐基材,以使保護層與支撐基材接觸並貼合。在一些實施例中,支撐基材可為一治具,例如為支撐而設計的一專用板,但不以此為限。接著,如步驟S50所示,移除承載晶圓,以形成貼合於支撐基材之無晶圓中介層。換言之,無晶圓中介層包括至少第一重佈線層及保護層,其中支撐基材、保護層及第一重佈線層由下而上依序堆疊,且保護層與支撐基材直接接觸,由於支撐基材提供足夠的強度與支撐,因此無晶圓中介層可以貼合於支撐基材上單獨出貨,以符合實際需求。由上述之說明可知,承載晶圓僅作為承載工具而非材料本身,因此承載晶圓可重複使用。同時,因承載晶圓不屬於材料本身,無須進行昂貴的矽穿孔(TSV)製程。此外,本案之無晶圓中介層之製造方法無須先將晶片排列於底部,因此可以避免始於晶片(Chip first)製程所衍生的風險。
在一些實施例中,承載晶圓包括透光基材及形成於透光基材上之承載層,且上述之步驟S50,即移除承載晶圓之步驟,較佳是以一雷射穿透透光基材照射承載層以使承載層汽化解離來實現。具體而言,透光基材可由石英玻璃、硼矽玻璃、鈉矽玻璃或藍寶石玻璃製成;承載層可為一緩衝層,且可為陶瓷光學膜、金屬薄膜或非金屬薄膜,例如氮化鎵(GaN)、氮化鋁(AlN)、氧化鋁(AlO)或氧化鋅(ZnO)等陶瓷光學膜,金(Au)、銀(Ag)、銅(Cu)、鋁(Al)、鎳(Ni)、鈦(Ti)或鎢化鈦(TiW)等金屬薄膜,或氮化矽(Si xN x)、氧化矽(Si xO x)、矽(Si)或碳化矽(SiC)等非金屬薄膜,但不以此為限。此外,在步驟S50中,所採用的雷射可為紅外光雷射(IR Laser)、可見光雷射、紫外光雷射(UV Laser)或深紫外光雷射(DUV Laser)等,並配合透光載板及承載層的材料選擇適當的雷射,以達到穿透透光載板照射承載層並使承載層汽化解離的技術效果。
在一些實施例中,本發明之無晶圓中介層之製造方法可以根據電路佈局(Layout)之需求形成二層以上的重佈線層,以構成立體的導線圖案。
以下將說明本發明之無晶圓中介層之製造方法包括形成第一重佈線層及形成第二重佈線層的步驟的實施例。請參閱圖2,其顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。如圖2所示,本發明之無晶圓中介層之製造方法於步驟S20及步驟S30之間可進一步包括步驟S25,形成第二重佈線層於第一重佈線層上。此外,於步驟S25中,第一重佈線層及第二重佈線層形成導線圖案,且於步驟S30中,保護層形成於第二重佈線層上,以保護導線圖案。換言之,此實施例之步驟S50中的無晶圓中介層包括第一重佈線層、第二重佈線層及保護層,其中支撐基材、保護層、第二重佈線層及第一重佈線層由下而上依序堆疊。
以下將說明本發明之無晶圓中介層之製造方法包括形成第一重佈線層、形成第二重佈線層及形成第三重佈線層的步驟的實施例。請參閱圖3,其顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。如圖3所示,本發明之無晶圓中介層之製造方法於步驟S20及步驟S30之間包括步驟S25,形成第二重佈線層於第一重佈線層上,且於步驟S25及步驟S30之間進一步包括步驟S28,形成第三重佈線層於第二重佈線層上。在此實施例中,於步驟S28中,第一重佈線層、第二重佈線層及第三重佈線層形成導線圖案,且於步驟S30中,保護層形成於第三重佈線層上,以保護導線圖案。也就是說,此實施例之步驟S50中的無晶圓中介層包括第一重佈線層、第二重佈線層、第三重佈線層及保護層,其中支撐基材、保護層、第三重佈線層、第二重佈線層及第一重佈線層由下而上依序堆疊。
在一些實施例中,以本案之無晶圓中介層之製造方法製造的無晶圓中介層除了以上述說明之方式貼合於支撐基材上作為產品單獨出貨之外,亦可與晶片封裝並移除支撐基材後作為產品出貨。以下將進一步進行說明。
請參閱圖4,其顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。如圖4所示,本發明之無晶圓中介層之製造方法於步驟S50之後可進一步包括步驟S60、步驟S70及步驟S80。在步驟S50完成後,如步驟S60所示,將複數個晶片與無晶圓中介層接合。接著,如步驟S70所示,將複數個晶片與無晶圓中介層封裝為先進封裝(Advanced Package),例如2.5D或3D封裝,但不以此為限。然後,如步驟S80所示,移除支撐基材。在一些實施例中,本發明之無晶圓中介層之製造方法在步驟S40中,是以膠帶來實現無晶圓中介層之保護層與支撐基材的貼合,且於步驟S80中,是以進行一脫膠動作來實現支撐基材的移除,例如直接移除膠帶並使支撐基材與無晶圓中介層分離,但不以此為限。在步驟S80完成後,無晶圓中介層與先進封裝可作為產品進行出貨。
在一些實施例中,以本案之無晶圓中介層之製造方法製造的無晶圓中介層除了以上述說明之方式貼合於支撐基材上或與晶片封裝並移除支撐基材後作為產品出貨之外,亦可在脫膠後與電路板組裝作為產品出貨,具有足夠彈性並可依實際需求進行製造。以下將進一步進行說明。
請參閱圖5,其顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。如圖5所示,本發明之無晶圓中介層之製造方法於步驟S30及步驟S40之間更包括步驟S35,即形成複數個通孔於保護層之步驟,其中複數個通孔形成之位置可依照實際需求配合導線圖案進行設計。此外,於步驟S80之後進一步包括步驟S90,即將先進封裝與電路板組裝之步驟,以使電路板上之複數個焊球(Solder ball)通過複數個通孔與導電圖案連接,進而使電路板與無晶圓中介層電性連接。在步驟S90完成後,即在完成無晶圓中介層與電路板之間的電性連接後,其即可作為產品進行出貨。
請參閱圖6並配合圖7至圖16,其中圖6顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖,圖7顯示圖6所示之無晶圓中介層之製造方法之步驟S10之示意圖,圖8顯示圖6所示之無晶圓中介層之製造方法之步驟S20之示意圖,圖9顯示圖6所示之無晶圓中介層之製造方法之步驟S25之示意圖,圖10顯示圖6所示之無晶圓中介層之製造方法之步驟S30及步驟S35之示意圖,圖11顯示圖6所示之無晶圓中介層之製造方法之步驟S40之示意圖,圖12顯示圖6所示之無晶圓中介層之製造方法之步驟S50之示意圖,圖13顯示圖6所示之無晶圓中介層之製造方法之步驟S60之示意圖,圖14顯示圖6所示之無晶圓中介層之製造方法之步驟S70之示意圖,圖15顯示圖6所示之無晶圓中介層之製造方法之步驟S80之示意圖,以及圖16顯示圖6所示之無晶圓中介層之製造方法之步驟S90之示意圖。
如圖6至圖16所示,本案一較佳實施例之無晶圓中介層之製造方法包括步驟如下。首先,如步驟S10所示,提供承載晶圓1。其次,如步驟S20所示,形成第一重佈線層21於承載晶圓1上,且第一重佈線層21具有複數個導電接點211,且複數個導電接點211在步驟S20中形成。接著,如步驟S25所示,形成第二重佈線層22於第一重佈線層21上,其中第一重佈線層21及第二重佈線層22形成導線圖案。然後,如步驟S30所示,形成保護層23以保護導線圖案,其中保護層23形成於第二重佈線層22上。接著,如步驟S35所示,形成複數個通孔230於保護層23。接著,如步驟S40所示,將承載晶圓1翻面並貼合至支撐基材3,以使保護層23與支撐基材3接觸並貼合,其中支撐基材3可為一治具,但不以此為限。然後,如步驟S50所示,移除承載晶圓1,以形成貼合於支撐基材3之無晶圓中介層2,在此步驟S50中,複數個導電接點211露出於無晶圓中介層2之第一表面,即無晶圓中介層2最為遠離支撐基材3之表面,且複數個通孔230位於無晶圓中介層2之第二表面,即無晶圓中介層2與支撐基材3接觸並貼合之表面。接著,如步驟S60所示,將複數個晶片4與無晶圓中介層2接合,於此步驟S60中,複數個晶片4與複數個導電接點211連接,以使複數個晶片4與無晶圓中介層2電性連接。然後,如步驟S70所示,將複數個晶片4與無晶圓中介層2封裝為先進封裝5,具體是自無晶圓中介層2之第一表面向遠離無晶圓中介層2之第二表面的方向進行封裝。再來,如步驟S80所示,移除支撐基材3。最後,如步驟S90所示,將先進封裝5與電路板6組裝,以使電路板6上之複數個焊球61通過複數個通孔230與導電圖案連接,進而使電路板6與無晶圓中介層2電性連接。
綜上所述,本發明提供一種無晶圓中介層之製造方法,透過將承載晶圓翻面貼合至支撐基材後移除該承載晶圓以形成無晶圓中介層,使得承載晶圓僅作為承載工具並可重複使用,同時因晶圓不屬於材料本身且無須先將晶片排列於底部,可以達到無須進行昂貴的矽穿孔(TSV)製程並避免始於晶片(Chip first)衍生的風險,以及中介層可以單獨出貨等功效。進一步地,由於本發明之無晶圓中介層之製造方法在其任何步驟中均不需要進行晶圓研磨減薄,因此可以提供低應力及低形變的高品質無晶圓中介層。
雖然本發明已以較佳實施例揭露,然其並非用以限制本發明,任何熟習此項技藝之人士,在不脫離本發明之精神和範圍內,當可作各種更動與修飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1:承載晶圓
2:無晶圓中介層
21:第一重佈線層
211:導電接點
22:第二重佈線層
23:保護層
230:通孔
3:支撐基材
4:晶片
5:先進封裝
6:電路板
61:焊球
S10:步驟
S20:步驟
S25:步驟
S28:步驟
S30:步驟
S35:步驟
S40:步驟
S50:步驟
S60:步驟
S70:步驟
S80:步驟
S90:步驟
圖1顯示根據本案之一較佳實施例之一無晶圓中介層之製造方法之流程圖。 圖2顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。 圖3顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。 圖4顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。 圖5顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。 圖6顯示根據本案另一較佳實施例之一無晶圓中介層之製造方法之流程圖。 圖7顯示圖6所示之無晶圓中介層之製造方法之步驟S10之示意圖。 圖8顯示圖6所示之無晶圓中介層之製造方法之步驟S20之示意圖。 圖9顯示圖6所示之無晶圓中介層之製造方法之步驟S25之示意圖。 圖10顯示圖6所示之無晶圓中介層之製造方法之步驟S30及步驟S35之示意圖。 圖11顯示圖6所示之無晶圓中介層之製造方法之步驟S40之示意圖。 圖12顯示圖6所示之無晶圓中介層之製造方法之步驟S50之示意圖。 圖13顯示圖6所示之無晶圓中介層之製造方法之步驟S60之示意圖。 圖14顯示圖6所示之無晶圓中介層之製造方法之步驟S70之示意圖。 圖15顯示圖6所示之無晶圓中介層之製造方法之步驟S80之示意圖。 圖16顯示圖6所示之無晶圓中介層之製造方法之步驟S90之示意圖。
S10:步驟
S20:步驟
S30:步驟
S40:步驟
S50:步驟

Claims (9)

  1. 一種無晶圓中介層之製造方法,包括步驟:(a)提供一承載晶圓;(b)形成一第一重佈線層於該承載晶圓上,其中至少該第一重佈線層形成一導線圖案;(c)形成一保護層以保護該導線圖案;(d)將該承載晶圓翻面並貼合至一支撐基材,以使該保護層與該支撐基材接觸並貼合;(e)移除該承載晶圓,以形成貼合於該支撐基材之一無晶圓中介層;(f)將複數個晶片與該無晶圓中介層接合;(g)將該複數個晶片與該無晶圓中介層封裝為一先進封裝;以及(h)移除該支撐基材。
  2. 如請求項1所述之無晶圓中介層之製造方法,其中於該步驟(b)中,該第一重佈線層形成該導線圖案,且於該步驟(c)中,該保護層形成於該第一重佈線層上。
  3. 如請求項1所述之無晶圓中介層之製造方法,於該步驟(b)及該步驟(c)之間更包括步驟:(b1)形成一第二重佈線層於該第一重佈線層上,其中於該步驟(b1)中,該第一重佈線層及該第二重佈線層形成該導線圖案,且於該步驟(c)中,該保護層形成於該第二重佈線層上。
  4. 如請求項1所述之無晶圓中介層之製造方法,其中該第一重佈線層具有複數個導電接點,於該步驟(e)中,該複數個導電接點露出於該無晶圓中介層之一第一表面,且於該步驟(f)中,該複數個晶片與該複數個導電接點連接,以使該複數個晶片與該無晶圓中介層電性連接。
  5. 如請求項4所述之無晶圓中介層之製造方法,於該步驟(c)與該步驟(d)之間更包括步驟:(c1)形成複數個通孔於該保護層,其中於該步驟(e)中,該複數個通孔位於該無晶圓中介層之一第二表面。
  6. 如請求項5所述之無晶圓中介層之製造方法,其中該步驟(g)是自該無晶圓中介層之該第一表面向遠離該無晶圓中介層之該第二表面的方向進行封裝。
  7. 如請求項5所述之無晶圓中介層之製造方法,於該步驟(h)之後更包括步驟:(i)將該先進封裝與一電路板組裝,以使該電路板上之複數個焊球通過該複數個通孔與該導電圖案連接,進而使該電路板與該無晶圓中介層電性連接。
  8. 如請求項1所述之無晶圓中介層之製造方法,其中於該步驟(d)中,該保護層與該支撐基材的貼合是以膠帶來實現,且該步驟(h)是以進行一脫膠動作來實現。
  9. 如請求項1所述之無晶圓中介層之製造方法,其中該承載晶圓包括一透光基材及形成於該透光基材上之一承載層,且該步驟(e)是以一雷射穿透該透光基材照射該承載層以使該承載層汽化解離來實現。
TW112147755A 2023-12-07 2023-12-07 無晶圓中介層之製造方法 TWI869099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW112147755A TWI869099B (zh) 2023-12-07 2023-12-07 無晶圓中介層之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112147755A TWI869099B (zh) 2023-12-07 2023-12-07 無晶圓中介層之製造方法

Publications (2)

Publication Number Publication Date
TWI869099B true TWI869099B (zh) 2025-01-01
TW202524719A TW202524719A (zh) 2025-06-16

Family

ID=95152082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112147755A TWI869099B (zh) 2023-12-07 2023-12-07 無晶圓中介層之製造方法

Country Status (1)

Country Link
TW (1) TWI869099B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202013653A (zh) * 2018-08-16 2020-04-01 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
US20230369363A1 (en) * 2018-09-26 2023-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level image sensor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202013653A (zh) * 2018-08-16 2020-04-01 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
US20230369363A1 (en) * 2018-09-26 2023-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level image sensor package

Also Published As

Publication number Publication date
TW202524719A (zh) 2025-06-16

Similar Documents

Publication Publication Date Title
KR102583127B1 (ko) 다이스택 구조물과 이를 구비하는 반도체 패키지
JP3701542B2 (ja) 半導体装置およびその製造方法
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
US7482695B2 (en) Stack MCP and manufacturing method thereof
CN106653703B (zh) 封装上封装构件
JP6649308B2 (ja) 半導体装置およびその製造方法
CN101409266B (zh) 封装结构
JP2001313350A (ja) チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
CN106601724A (zh) 半导体装置
CN113793812A (zh) 一种扇出封装方法及扇出封装结构
TW200303071A (en) Manufacturing method of semiconductor device
JP2002026039A (ja) 半導体装置の製造方法
CN106935556A (zh) 半导体封装件及其制造方法
JP4848153B2 (ja) 半導体装置の製造方法
TW202002215A (zh) 半導體封裝及其製造方法
US11715677B2 (en) Semiconductor device with frame having arms
WO2020094096A1 (zh) 超薄来料封装方法
CN105655309B (zh) 无晶片基材的中介层的制作方法
JP2012114214A (ja) 半導体装置及びその製造方法
TWI869099B (zh) 無晶圓中介層之製造方法
JP2002110714A (ja) チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
CN106409732A (zh) 一种利用uv实现晶圆与玻璃分离的方法
CN120127061A (zh) 无晶圆中介层的制造方法
KR20090095242A (ko) 반도체 패키지 제조 방법
US20160155651A1 (en) Method of forming waferless interposer