[go: up one dir, main page]

TWI755641B - 半導體裝置與其製作方法 - Google Patents

半導體裝置與其製作方法 Download PDF

Info

Publication number
TWI755641B
TWI755641B TW108137995A TW108137995A TWI755641B TW I755641 B TWI755641 B TW I755641B TW 108137995 A TW108137995 A TW 108137995A TW 108137995 A TW108137995 A TW 108137995A TW I755641 B TWI755641 B TW I755641B
Authority
TW
Taiwan
Prior art keywords
gate
mask layer
source
layer
dielectric
Prior art date
Application number
TW108137995A
Other languages
English (en)
Other versions
TW202017013A (zh
Inventor
蔡國強
余科京
蘇富祥
陳羿如
陳志輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017013A publication Critical patent/TW202017013A/zh
Application granted granted Critical
Publication of TWI755641B publication Critical patent/TWI755641B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0225—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate using an initial gate mask complementary to the prospective gate location, e.g. using dummy source and drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H10P50/695—
    • H10P50/73—
    • H10W20/069—
    • H10W20/0693—
    • H10W20/074—
    • H10W20/075—
    • H10W20/077—
    • H10W20/086—
    • H10W20/087—
    • H10W20/056—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

源極/汲極區位於基板中。閘極結構位於基板上。閘極間隔物位於閘極結構的側壁上。閘極間隔物與閘極結構具有實質上類似的高度。通孔位於源極/汲極區或閘極結構上，並電性連接至源極/汲極區或閘極結構。遮罩層位於閘極間隔物上。遮罩層的介電常數大於閘極間隔物的介電常數。遮罩層的第一側與通孔相鄰。介電層位於遮罩層的第二側上，其中遮罩層位於介電層與通孔之間。

Description

半導體裝置與其製作方法
本發明實施例關於半導體裝置，特別關於改善的中段製程與其形成的半導體裝置。
半導體積體電路產業已經歷快速成長。積體電路設計與材料的技術進展，使每一代的積體電路均比前一代的積體電路具有更小且更複雜的電路。在積體電路演進時，積體密度(單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(採用的製作製成所能產生的最小構件或線路)縮小而增加。
隨著半導體裝置持續縮小，在製作上可能出現挑戰。舉例來說，形成電晶體構件所用的導電接點及/或通孔之現存製程可能具有缺點，比如非預期的電性短路、高電阻、多餘的寄生電容、或類似缺點。這些缺點會劣化裝置效能甚至造成裝置失效。
雖然現存半導體製作方法通常適用於其發展目的，但無法完全符合每一方面的需求。
本發明一實施例包含半導體裝置。源極/汲極區位於基板中。閘極結構位於基板上。閘極間隔物位於閘極結構的側壁上。閘極間隔物與閘極結構具有實質上類似的高度。通孔位於源極/汲極區或閘極結構上，並電性連接至源 極/汲極區或閘極結構。遮罩層位於閘極間隔物上。遮罩層的介電常數大於閘極間隔物的介電常數。遮罩層的第一側與通孔相鄰。介電層位於遮罩層的第二側上，其中遮罩層位於介電層與通孔之間。
本發明另一實施例包含半導體裝置。源極/汲極區位於基板中。源極/汲極接點位於源極/汲極區上。源極/汲極通孔位於源極/汲極接點上。金屬閘極位於基板上。閘極通孔位於金屬閘極上。源極/汲極通孔與閘極通孔具有實質上類似的高度。閘極間隔物位於金屬閘極的側壁上。遮罩層位於閘極間隔物上。遮罩層的介電常數大於閘極間隔物的介電常數。遮罩層位於源極/汲極通孔或閘極通孔旁邊。
本發明一實施例關於製作半導體裝置的方法。提供半導體裝置，其包括源極/汲極位於基板中、閘極位於基板上、介電構件位於源極/汲極上、以及閘極間隔物位於閘極的側壁上。回蝕刻閘極，使閘極比閘極間隔物短。進行拉回間隔物製程，以移除位於閘極上的閘極間隔物的一部份。形成遮罩層於閘極間隔物上。形成介電層於閘極上。介電層與遮罩層彼此相鄰。進行第一蝕刻製程蝕刻介電構件，以形成接點開口於源極/汲極上。遮罩層在第一蝕刻製程時抗蝕刻。形成源極/汲極接點於接點開口中。形成蝕刻停止層於源極/汲極接點、遮罩層、與介電層上。進行第二蝕刻製程以形成通孔開口，其至少垂直延伸穿過蝕刻停止層。遮罩層在第二蝕刻製程時抗蝕刻。
200:半導體裝置
210:基板
220:源極/汲極區
230:閘極結構
240:閘極間隔物
250、680:蝕刻停止層
260:介電層
300、450、650:回蝕刻製程
310、570、760、770:開口
320:拉回間隔物製程
330:閘極高度
340、420、500、600、670、700、800、970:沉積製程
350:遮罩層
350A、350B:遮罩層部件
360、460、470、830、840:高度
370:厚度
400、950:拉回遮罩層製程
430:介電材料
520:平坦化製程
550、750:蝕刻製程
610:導電接點
710:層間介電層
810、820:通孔
900:微影製程
910:光阻層
920:光罩
940、980:高度差距
960:距離
1000:方法
1010、1020、1030、1040、1050、1060、1070、1080、1090:步驟
圖1至29係本發明實施例中，製作半導體裝置的多種階段的剖視圖。
圖30係本發明實施例中，製作半導體裝置的方法之流程圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件、與配置的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。另一方面，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。舉例來說，若圖式中的裝置翻轉，則位於其他元件下方或之下的元件，將轉為位於其他元件上方或之上。因此例示性的用語「下方」可包含上方與下方的方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，旨在涵蓋所述數字的合理範圍內的數值，例如在所述數值的+/-10%以內或本技術領域中具有通常知識者理解的其他值。舉例來說，用語「約5nm」包含的尺寸範圍介於4.5nm至5.5nm之間。
隨著半導體技術節點持續縮小，製作上產生挑戰。舉例來說，中段製程可視作形成電晶體構件(如閘極及/或源極/汲極構件)所用的導電接點與通孔的製程。然而現有的中段製程具有多種缺點。一些現存的中段製程可能具有缺點如較小的源極/汲極接點尺寸、高接點電阻、及/或嚴格的層疊控制需求。其他現存的中段製程可能具有缺點如高通孔電阻、多餘的寄生電容、以及高於所需閘極高度的高度。隨著裝置尺寸持續縮小，會加劇這些問題並劣化裝置效能。 本發明實施例包含改善的中段製程流程以克服上述問題。本發明多種實施例將搭配圖1至30詳述於下。
圖1至30係一些實施例中，半導體裝置200在製作的多種階段之部份剖視圖。如圖1所示，半導體裝置200包含基板210。在一些實施例中，基板210包含矽。在其他或額外實施例中，基板210可包含其他半導體元素如鍺。基板210亦可包含半導體化合物如碳化矽、砷化鎵、砷化銦、或磷化銦。基板210亦可包含半導體合金如矽鍺、碳化矽鍺、磷砷化鎵、或磷化鎵銦。在一實施例中，基板210包含磊晶層。舉例來說，基板210可具有磊晶層於基體半導體上。此外，基板210可包含絕緣層上半導體結構。舉例來說，基板210可包含埋置氧化物層，其形成製程可為分離佈植氧，或其他合適技術如晶圓接合與研磨。
基板210亦可包含多種p型摻雜區及/或n型摻雜區，其形成製程可為離子佈植及/或擴散。這些摻雜區包括n型井、p型井、輕摻雜區、與多種通道摻雜輪廓，設置為形成多種積體電路裝置如互補式金氧半場效電晶體、影像感測器、即/或發光二極體。如圖1所示，多個源極/汲極區220形成於基板210中。源極/汲極區220可包含磊晶成長的材料，因此可稱作磊晶層。
基板210亦可包含多種電性隔離區。電性隔離區可提供基板210中的多種裝置區(如摻雜區)之間的電性隔離。電性隔離區可包含不同製程技術所形成的不同結構。舉例來說，電性隔離區可包含淺溝槽隔離結構。淺溝槽隔離結構的形成方法可包括蝕刻溝槽至基板210中，並將一或多種絕緣材料如氧化矽、氮化矽、氮氧化矽、或上述之組合填入溝槽。填入溝槽者可為多層結構，比如將熱氧化物襯墊層與氮化矽填入溝槽。可進行研磨或平坦化製程如化學機械研磨，以回研磨多餘的絕緣材料並平坦化隔離結構的上表面。
半導體裝置200包含多個閘極結構，比如圖1所示的閘極結構230。在一些實施例中，閘極結構230為高介電常數的閘極介電層與金屬閘極的 結構，即閘極結構230各自包含高介電常數的閘極介電層與金屬閘極。在一些實施例中，高介電常數的介電材料為介電常數大於氧化矽的介電常數的介電材料。在一實施例中，高介電常數的閘極介電層包括氧化鉿，其介電常數為近似18至近似40。在其他實施例中，高介電常數的閘極介電層可包含氧化鋯、氧化釔、氧化鑭、氧化釓、氧化鈦、氧化鉭、氧化鉿鉺、氧化鉿鑭、氧化鉿釔、氧化鉿釓、氧化鉿鋁、氧化鉿鋯、氧化鉿鈦、氧化鉿鉭、或氧化鈦鍶。金屬閘極形成於高介電常數的閘極介電層上。在一些實施例中，金屬閘極可包含功函數金屬構件與填充金屬構件。功函數金屬構件設置為調整對應電晶體的功函數，以達所需的臨界電壓。在多種實施例中，功函數金屬構件可含鈦鋁、氮化鈦鋁、碳氮化鉭、氮化鈦、氮化鎢、鎢、或上述之組合。填充金屬構件設置為閘極的主要導電部分。在多種實施例中，填充金屬構件可含鋁、鎢、銅、或上述之組合。
閘極結構230的形成方法可採用閘極置換製程。在此考量下，先形成虛置閘極(如多晶矽閘極)於高介電常數的閘極介電層上。接著形成電晶體的源極/汲極區(如源極/汲極區220)於基板中與虛置閘極的兩側上。之後可形成層間介電層於基板上並圍繞其中的虛置閘極。可進行平坦化製程如化學機械研磨，以平坦化層間介電層的上表面。接著移除虛置閘極，保留開口於層間介電層中的移除虛置閘極處。接著形成金屬閘極於開口中。上述製程亦可視作閘極後製製程。在一些其他實施例中，形成高介電常數的閘極介電層與金屬閘極結構的方法亦可關於高介電常數的介電層的後製製成，其先形成虛置閘極介電層(如氧化矽)，並形成虛置閘極於虛置閘極介電層上。在形成源極/汲極區與層間介電層之後，可移除虛置閘極介電層與虛置閘極以形成開口於層間介電層中。接著形成高介電常數的閘極介電層與金屬閘極於開口中。
閘極間隔物240位於閘極結構230的側壁上。在一些實施例中，閘 極間隔物240包括一或多種低介電常數的材料。在一些實施例中，閘極間隔物的低介電常數材料可包含介電常數小於約4的一或多種介電材料。舉例來說，低介電常數的材料可包含氮氧化矽、摻雜矽、具有氮成份的氧化物層、氮化氧化物、具有鉿成份的氧化物、或上述之組合。蝕刻停止層250位於閘極間隔物240的側壁上。蝕刻停止層250亦視作底接點蝕刻停止層。閘極間隔物240與蝕刻停止層250具有不同的材料組成。
介電層260位於每一源極/汲極區220上。介電層260的材料組成，不同於閘極間隔物240與蝕刻停止層250的材料組成。在一些實施例中，介電層260包括氧化矽。
對半導體裝置200進行一或多道回蝕刻製程300。一或多道回蝕刻製程移除每一閘極結構230的一部份，以形成開口310於部份移除閘極結構處。在之後的製作製程中，可形成低介電常數的介電材料於開口310中，如下詳述。
如圖2所示，對半導體裝置200進行一或多道拉回間隔物製程320。一或多道拉回間隔物製程320，可移除閘極結構230上的閘極間隔物240與蝕刻停止層250的部份。在一些實施例中，可橫向蝕刻閘極間隔物240與蝕刻停止層250以移除上述兩者。在進行一或多道拉回間隔物製程320之後，閘極間隔物240與蝕刻停止層250的保留部份的上表面，可與閘極結構230的上表面實質上共平面。換言之，閘極間隔物240、蝕刻停止層250、與閘極結構230可具有實質上類似的高度，比如與閘極高度330之間只有幾%的差異。
如圖3所示，對半導體裝置200進行沉積製程340以形成遮罩層350。在一些實施例中，沉積製程340包含化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、或上述之組合。遮罩層350形成於閘極結構230、閘極間隔物240、蝕刻停止層250、與介電層260上。遮罩層350部份地填入開口310。如圖3所示，遮罩層350的剖視輪廓與天線類似，而曲折的遮罩層350在剖視圖中具 有多種峰谷。如此一來，遮罩層350可視作天線狀的遮罩層。
遮罩層350與閘極間隔物240及蝕刻停止層250具有不同的材料組成。在一些實施例中，遮罩層350具有高介電常數的介電材料組成，比如介電常數大於約5的介電材料。在非限制性的例子中，遮罩層350所用的合適材料可包含氮氧化矽、氧化鉭、氧化鋁、氧化鋯、含鋁成份的氧化物、含氮成份的氧化物、含鉿成份的氧化物、含鉭成份的氧化物、含鈦成份的氧化物、含鋯成份的氧化物、含鋁成份的氧化物、含鑭成份的氧化物、氮化氧化物、或上述之組合。由於遮罩層350的介電常數較高(比如高於閘極間隔物的介電常數)，刻意不形成遮罩層350於閘極結構230的側壁上，因為形成於閘極結構230之側壁上的遮罩層350可能會不必要地增加半導體裝置200的寄生電容。相反地，閘極間隔物240(具有低介電常數)位於閘極結構230的側壁上。遮罩層350的高介電常數對寄生電容的影響不大，因為遮罩層350未直接與閘極結構230相鄰。
應理解的是，遮罩層350可為單層或多層，且多層中的層狀物各自具有獨特的介電材料組成。遮罩層350可作為閘極間隔物240與蝕刻停止層250所用的保護遮罩，如下詳述。
遮罩層350具有自最底部表面至最頂部表面的高度360。在一些實施例中，高度360介於約0.1奈米至約50nm之間。遮罩層350亦具有厚度370。在一些實施例中，厚度370介於約0.1nm至約15nm之間。高度360及/或厚度370的範圍設置以確認遮罩層350的厚度足以作為保護層，但不會因過厚而不必要地增加裝置高度或干擾半導體裝置200的預期操作。
如圖4所示，對半導體裝置200進行拉回遮罩層製程400。在一些實施例中，拉回遮罩層製程400包括一或多道蝕刻製程。拉回遮罩層製程400移除遮罩層350的部份，直到露出閘極結構230與介電層260的上表面。此時的遮罩層350的保留部份位於閘極間隔物240與蝕刻停止層250的上表面上，以及介電層 260的側壁上。亦應注意的是，拉回遮罩層製程400造成遮罩層350的保留部份的頂部角落圓潤化或弧化，如圖4中的虛線圓圈所對應的放大圖所示。為簡化說明，後續圖式不特別顯示遮罩層350的弧化或圓潤化角落。
如圖5所示，對半導體裝置200進行沉積製程420。沉積製程420將介電材料430填入開口310。在一些實施例中，沉積製程420可包含選擇性沉積，其中介電材料430選擇性地沉積於閘極結構230上，而不沉積於介電層260上，且實質上不沉積於遮罩層350上。
介電材料430與遮罩層350的材料組成不同。在一些實施例中，介電材料430的介電常數小於高介電常數的介電材料之介電常數，但大於低介電常數的介電材料之介電常數。在一些實施例中，介電材料430的介電常數小於約10但大於約4。在非限制性的例子中，低介電常數的材料可包括氮氧化矽、摻雜矽、具有氮成份的氧化物層、氮化氧化物、具有鉿成份的氧化物、或上述之組合。在一些實施例中，雖然閘極間隔物240與介電材料430均包含低介電常數的介電材料，兩者仍可具有不同的材料組成(如不同種類的低介電常數的介電材料)。應理解的是，介電材料430的一些部份可保留於半導體裝置200的最終結構中，且可作為層間介電層。
如圖6所示，對半導體裝置200進行回蝕刻製程450。回蝕刻製程450移除介電材料430的部份，而實質上不移除介電層260或遮罩層350。由於這些層狀物之間的材料組成不同，因此可在進行回蝕刻製程450時調整這些層狀物之間的蝕刻選擇性以達上述結果。在進行回蝕刻製程450之後，可再露出開口310的部份。換言之，在進行回蝕刻製程450之後，介電材料430的保留部份的高度460小於遮罩層350的保留部份的高度470。在完成此製程之後，可形成保護遮罩於介電材料430的保留部份上的開口310中，如搭配圖7說明的下述內容。
如圖7所示，對半導體裝置200進行一或多道沉積製程500。沉積 製程500可與沉積製程340實質上類似。換言之，沉積製程500形成遮罩層350的額外部份，其可形成於介電材料430、介電層260、與遮罩層350的現存部份上。遮罩層350的部份直接形成於介電材料430上，且可保護介電材料430免於後續製程中的蝕刻。
如圖8所示，對半導體裝置200進行一或多道平坦化製程520。在一些實施例中，一或多道平坦化製程520可包含化學機械研磨製程。平坦化製程520移除遮罩層350的部份，直到露出介電層260的上表面。平坦化製程520將遮罩層350分成水平的遮罩層部件350A與垂直的遮罩層部件350B。水平的遮罩層部件350A為直接位於介電材料430上的部件，而垂直的遮罩層部件350B為直接位於閘極間隔物240與蝕刻停止層250上以及介電層260之側壁上的部件。如圖所示，此製作階段中的垂直的遮罩層部件350B與水平的遮罩層部件350A連接在一起以形成Π形的遮罩層。
如圖9所示，對半導體裝置200進行一或多道蝕刻製程550。一或多道蝕刻製程550移除介電層260，直到露出源極/汲極區220的上表面。由於介電層260與遮罩層部件350A及350B之間的材料組成不同，可調整一或多道蝕刻製程550以在介電層260與遮罩層部件350A及350B之間具有蝕刻選擇性。舉例來說，介電層260的蝕刻速率實質上大於遮罩層部件350A及350B的蝕刻速率(比如大超過十倍)。如此一來，遮罩層部件350A與350B在蝕刻製程550時可視為抗蝕刻性。這可讓遮罩層部件350B作為保護遮罩，以在進行蝕刻製程550時保護位於其下的介電材料430。遮罩層部件350A可作為保護遮罩，以在進行蝕刻製程時保護位於其下的閘極間隔物240與蝕刻停止層250。
在一些實施例(如所述實施例)中，蝕刻製程550亦可實質上移除水平的遮罩層部件350A，以露出介電材料430的上表面。在其他實施例中，不完全移除水平的遮罩層部件350A，比如水平的遮罩層部件350A的一小部份仍可保留 於介電材料430上。不論是否完全移除水平的遮罩層部件350A，其於蝕刻製程550時仍可保護介電材料430。在此製作階段中，垂直的遮罩層部件350B與介電材料430具有實質上類似的高度。換言之，上述兩者在此階段可具有實質上共平面的上表面。
移除介電層260可形成開口570於移除介電層260處。可保留開口570以用於形成一些源極/汲極區220的導電接點。由於遮罩層部件350A與350B，開口570可自對準源極/汲極區220。
如圖10所示，對半導體裝置200進行一或多道沉積製程600。一或多道沉積製程600形成導電接點610於開口570中。沉積製程600可包含化學氣相沉積、物理氣相沉積、原子層沉積、或上述之組合。應理解的是，在沉積製程600之後可進行研磨製程，以平坦化導電接點610的表面。在一些實施例中，導電接點610含金屬或金屬化合物的材料，比如鎢、鋁、銅、或上述之化合物。導電接點610提供電性連接至源極/汲極區220。
如圖11所示，對半導體裝置200進行一或多道回蝕刻製程650。一或多個回蝕刻製程650回蝕刻導電接點610，比如部份地移除導電接點610。由於部份移除導電接點610，開口570的部份可再出現。
如圖12所示，對半導體裝置200進行一或多道沉積製程670。一或多道沉積製程670形成另一蝕刻停止層680(亦視作中間接點蝕刻停止層)於半導體裝置200上，比如形成於介電材料430、遮罩層部件350B、與導電接點610上。蝕刻停止層680亦完全填入開口570。蝕刻停止層680包括介電材料。在一些實施例中，蝕刻停止層680的材料組成，可與遮罩層350及/或閘極間隔物240的材料組成不同。
如圖13所示，對半導體裝置200進行一或多道沉積製程700。一或多道沉積製程700可形成層間介電層710。層間介電層710可包含低介電常數的介 電材料，比如含碳氧化物、含氟氧化物、或上述之組合。在一些實施例中，層間介電層710所用的低介電常數的介電材料的介電常數小於約4。低介電常數的介電材料有助於降低半導體裝置200的寄生電容。
如圖14所示，對半導體裝置200進行一或多道蝕刻製程750。一或多道蝕刻製程750形成開口760，其垂直延伸穿過層間介電層710與蝕刻停止層680。開口760對準導電接點610之一，因此部份移除層間介電層710與蝕刻停止層680的步驟露出導電接點610。由於遮罩層部件350B的材料組成與蝕刻停止層680及層間介電層710的材料組成不同，蝕刻製程750在遮罩層部件350B與蝕刻停止層680及層間介電層710之間具有蝕刻選擇性。如此一來，移除蝕刻停止層680及層間介電層710的蝕刻速率，實質上大於移除遮罩層部件350B的蝕刻速率(比如大超過10倍)。在此方式中，遮罩層部件350B在蝕刻製程750時可保護其下的閘極間隔物240與蝕刻停止層250。
遮罩層部件350B亦有利於開口760自對準(比如自對準導電接點610)。更詳細地說，蝕刻製程750時的層疊偏移會造成剖視圖中的開口760向右或向左偏移。若未形成遮罩層部件350B，層疊偏移會非預期地蝕刻移除位於閘極結構230上的介電材料430的部份。換言之，不良的層疊控制會在無意中暴露閘極結構230至開口760。保留開口760以形成電性偶接至導電接點610的源極/汲極通孔。若暴露閘極結構230，則源極/汲極通孔將會物理接觸閘極結構230而不會只物理接觸導電接點610。如此一來，閘極結構230將電性短接至填入開口760的源極/汲極通孔。此非預期的電性短接可視作漏電流，此為不想要的問題因其劣化半導體裝置效能或甚至造成裝置失效。
此處的遮罩層部件350B設置為在蝕刻製程750時具有抗蝕刻性。即使發生一些層疊偏移，遮罩層部件350B仍可適當地避免偏移的開口760非預期地露出閘極結構230。因此形成於開口760中的源極/汲極通孔電性耦接至導電接 點610，但不耦接至閘極結構230。在此方式中，遮罩層部件350B促進開口760(以及之後形成的源極/汲極通孔)自對準預定目標如導電接點610。
採用遮罩層部件350B有利於形成開口760，亦可讓半導體裝置200達到較小高度。更詳細地說，一些習知半導體製作製程流程需要額外遮罩層以定義源極/汲極區及/或閘極接點及/或通孔開口。接著可形成與蝕刻停止層680類似的蝕刻停止層於額外遮罩層的頂部上。如此一來，半導體裝置的有效高度可能高。此外，這些習知製程所形成的通孔及/或接點亦需垂直延伸穿過額外遮罩層，即通孔及/或接點亦可能高於所需高度。除此之外，較高的通孔及/或接點造成較高的通孔及/或接點電阻。與此相較，本發明實施例的遮罩層350(或遮罩層部件350A與350B)不需額外層狀物，而是占有相同層狀物如蝕刻停止層680。因此可減少有效閘極高度與通孔及/或接點高度以得較低電阻。
應理解的是，一或多道蝕刻製程750亦可形成一或多個開口，其對準一或多個閘極結構230。由於圖式的空間限制，圖14未顯示這些開口。不過圖15顯示這些開口之一的非限制性例子。如圖15所示，開口770亦垂直延伸穿過層間介電層710與蝕刻停止層680，並露出閘極結構230之一。
與開口760的上述內容類似的原因，開口770亦因遮罩層部件350B的存在而自對準閘極結構230。舉例來說，保留開口770以形成閘極結構230所用的通孔或接點。即使層疊控制不良造成開口770橫向偏移，閘極結構230所用的導電通孔及/或接點較不會電性短接至導電接點610。這是因為遮罩層部件350B的抗蝕刻性可有效避免蝕刻製程750過蝕刻。如此一來，遮罩層部件350B促進開口770自對準預期目標如閘極結構230，以及源極/汲極通孔的自對準。
如圖16與17所示，對半導體裝置200進行一或多道沉積製程800。一或多道沉積製程800將導電材料填入開口760及/或開口770。可對沉積的導電材料進行平坦化製程如化學機械研磨製程。如此一來，可形成通孔810於開口760 中如圖16所示，及/或形成通孔820於開口770中如圖17所示。通孔810提供電性連接至源極/汲極220，而通孔820提供電性連接至閘極結構230。如上所述，本發明實施例有利於確保通孔810自對準導電接點610且較不會電性短接至閘極結構230，而通孔820自對準閘極結構230且較不會電性短接至導電接點610。
遮罩層部件350B與通孔810相鄰。在一些實施例中，遮罩層部件350B可直接物理接觸通孔810的側壁(如側壁的下側部份)。在其他實施例中，層疊控制夠緊且通孔810夠小，因此少量的介電材料430仍可保留於遮罩層部件350B與通孔810之間。對遮罩層部件350B及通孔820而言亦同。如圖16所示，當每一遮罩層部件350B的第一側與通孔810相鄰(比如面對通孔)時，每一遮罩層部件350B的第二側(對向側)與介電材料430相鄰(比如面對介電材料430)。以圖17中的通孔820為例，每一遮罩層部件350B的第一側與通孔820相鄰，而每一遮罩層部件350B的第二側(對向側)與蝕刻停止層680相鄰。
進行上述製程流程，造成半導體裝置200的另一獨特性質如通孔810與通孔820具有類似高度。如圖16所示，通孔810具有高度830，而通孔820具有高度840。高度830與高度840可具有類似數值。在一些實施例中，高度830與高度840之間的比例為約0.9：1至約1.1：1。在一些實施例中，高度830與高度840各自介於約5nm至約45nm之間。高度830與高度840類似的理由之一為通孔810與通孔820各自延伸穿過相同層狀物(如蝕刻停止層680與層間介電層710)。因此高度830與高度840之間的差異，主要來自於形成通孔810與820之前的導電接點610與閘極結構230之間的高度差異。與此相較，習知的製程流程會造成源極/汲極通孔與閘極通孔之間的大幅高度差異。
圖1至17顯示本發明的第一實施例之製程流程。圖18至22顯示本發明第二實施例之製程流程。為了說明一致且清楚，第一實施例與第二實施例中的類似製程或構件將以相同標號標示。
如圖18所示，對半導體裝置200進行圖1至6所示的上述製程步驟。由於回蝕刻介電材料430，可再露出開口310。對半導體裝置200進行微影製程900，以形成光阻層910於開口310中。
可由光罩920定義光阻層910，如微影製程900的一部分。光阻層910可與第一實施例的上述遮罩層部件350A具有類似目的，即在進行後續蝕刻製程時保護下方的介電材料430。
如圖19所示，對半導體裝置200進行圖9所示的一或多個上述蝕刻製程550。一或多個蝕刻製程550蝕刻移除介電層260但不蝕刻遮罩層350，因上述兩者之間具有蝕刻選擇性。因此在蝕刻時，遮罩層350保護其下的閘極間隔物240與蝕刻停止層250。蝕刻時的光阻層910亦保護介電材料430，其可作為蝕刻遮罩如第一實施例中的遮罩層350。接著可在光阻剝除或灰化製程中，完全移除光阻層910。移除介電層260可形成開口570，其露出源極/汲極區220。
由於第一實施例與第二實施例進行的製作製程之間的差異，第一實施例與第二實施例的半導體裝置200之間具有稍微不同的物理性質。以圖19為例，第二實施例中的遮罩層350可比介電材料430高出高度差異940，而第一實施例中的介電材料430與遮罩層350可具有實質上類似的高度(見圖9)。在一些實施例中，高度差異940介於約0.5nm至約20nm之間。
如圖20所示，對半導體裝置200進行一或多道沉積製程600。一或多道沉積製程600(與之後進行的平坦化製程)形成導電接點610於開口570中。如上所述，導電接點610提供電性連接至源極/汲極區220。值得注意的是由於高度差異940，圖20所示的第二實施例中的導電接點610可稍微高於圖10所示的第一實施例中的導電接點610。
之後亦對第二實施例所用的半導體裝置200進行圖11至17所示的上述製程如回蝕刻製程650、沉積製程670、沉積製程700、蝕刻製程750、與沉 積製程800。為了簡化說明，此處不重述這些製程。最終結構如圖21與22所示，其中通孔810形成於導電接點610之一上以提供電性連接至源極/汲極區220(見圖21)，及/或通孔820形成於閘極結構230之一上以提供電性連接至閘極結構230(見圖22)。同樣地，由於第一實施例與第二實施例之間的製作步驟差異，第二實施例中的半導體裝置200具有較高的遮罩層350。舉例來說，遮罩層350與介電材料430之間存在高度差異940。
圖23至29顯示本發明的第三實施例。為了使說明一致且清楚，第一、第二、與第三實施例中的類似製程或構件將以相同標號標示。
如圖23所示，對半導體裝置200進行圖1至3所示的上述製程步驟。接著對半導體裝置200進行拉回遮罩層製程950。拉回遮罩層製程950與搭配圖4說明的上述拉回遮罩層製程400類似，其亦包含一或多道蝕刻製程以移除遮罩層350的部份。然而拉回遮罩層製程400移除較大量的遮罩層350，使遮罩層350的保留部件目前比介電層260短。換言之，介電層260的上表面與遮罩層350的保留部件的上表面之間存在距離960。在一些實施例中，距離960介於約0.5nm至約20nm之間。
如圖24所示，對半導體裝置200進行沉積製程970。沉積製程970可與搭配圖5說明的上述沉積製程420類似，以形成介電材料430。然而沉積製程970沉積的介電材料430不只完全填入開口310，亦高於遮罩層350。舉例來說，介電材料430的上表面可比遮罩層350的上表面高出一段距離，其可與距離960實質上類似。
如圖25所示，對半導體裝置200進行微影製程900(如搭配圖18說明的上述內容)。與第二實施例類似，採用光罩920形成光阻層910以覆蓋介電材料430。光阻層910在後續蝕刻製程中，將保護下方的介電材料430。值得注意的是，其他實施例可形成光阻層910於遮罩層350上而不影響預期的製程，因後續 蝕刻製程不蝕刻移除遮罩層350。
如圖26所示，可對半導體裝置200進行圖9所示的一或多個上述蝕刻製程550。一或多個蝕刻製程550蝕刻移除介電層260而不蝕刻遮罩層350，因上述兩者之間的蝕刻選擇性。因此在蝕刻時，遮罩層350保護其下的閘極間隔物240與蝕刻停止層250。蝕刻時的光阻層910亦保護介電材料430，因此其可作為蝕刻遮罩如第一實施例中的遮罩層350。接著可進行光阻剝除或灰化製程以完全移除光阻層910。移除介電層260可形成開口570以露出源極/汲極區220。
由於第一實施例與第三實施例進行的製作製程之間的差異，第一實施例與第三實施例的半導體裝置200之間具有稍微不同的物理性質。以圖26為例，第三實施例中的介電材料430可比遮罩層350高出高度差距980。第一實施例中的介電材料430與遮罩層350可具有實質上類似的高度(見圖9)，而第二實施例中的遮罩層350可比介電材料430高(見圖19)。在一些實施例中，高度差異980介於約0.5nm至約20nm之間。
如圖27所示，對半導體裝置200進行一或多道沉積製程600。一或多道沉積製程600形成導電接點610於開口570中。如上所述，導電接點610提供電性連接至源極/汲極區220。如圖27所示，遮罩層350比介電材料430與導電接點610短。
之後亦對第三實施例所用的半導體裝置200進行圖11至17所示的上述製程如回蝕刻製程650、沉積製程670、沉積製程700、蝕刻製程750、與沉積製程800。為了簡化說明，此處不重述這些製程。最終結構如圖28與29所示，其中通孔810形成於導電接點610之一上以提供電性連接至源極/汲極區220(圖28)，及/或通孔820形成於閘極結構230之一上以提供電性連接至閘極結構230(圖29)。同樣地，由於第一實施例與第三實施例之間的製作步驟差異，第三實施例中的半導體裝置200的介電材料430高於遮罩層350。舉例來說，遮罩層350與介 電材料430之間存在高度差距980。
雖然第二實施例與第三實施例中的製作步驟與第一實施例中的製作步驟不同，仍可達到第一實施例的相同優點。舉例來說，遮罩層350保護閘極間隔物240與蝕刻停止層250免於蝕刻，其亦可避免通孔810與閘極結構230之間的漏電流(如不想要的電性耦接)，或者通孔820與源極/汲極導電接點610之間的漏電流(如不想要的電性耦接)。不需裝置失效的額外風險，即可放鬆層疊控制。層疊控制放鬆亦會導致較大的關鍵尺寸(比如較大的通孔/接點尺寸，或至少較大的有效通孔/接點介面區)，其可降低電阻。事實上，具有高介電常數的介電材料之遮罩層350對整體寄生電容的貢獻不明顯，因遮罩層350不直接位於閘極結構230的側壁上而是高於閘極結構230。此外，本發明實施例與一些習知裝置相較，可達較低的固有閘極高度及/或通孔/接點高度，因為本發明實施例不需額外遮罩層(比如位於蝕刻停止層680與閘極結構230之間的額外遮罩層)以圖案化通孔/接點。
本發明多種實施例可輕易整合至進階技術節點，包括但不限於20奈米節點、16奈米節點、10奈米節點、7奈米節點、或3奈米節點等等。應理解的是，本發明多種實施例可用於習知的平面電晶體，以及最近發展的三維鰭狀場效電晶體。例示性的鰭狀場效電晶體裝置與其製作方法的細節可參考美國專利US 9711533，其發明名稱為「具有不同鄰近程度的源極/汲極以用於輸入/輸出裝置與非輸入/輸出裝置的鰭狀場效電晶體與其製作方法」，申請日期為2015/10/16，而獲證日期為2017/7/18。為簡化說明，此處不具體說明鰭狀場效電晶體的細節。
圖30係本發明一實施例中，方法1000的流程圖。方法1000包括提供半導體裝置的步驟1010，且半導體裝置包括位於基板中的源極/汲極、位於基板上的閘極、位於源極/汲極上的介電構件、與位於閘極側壁上的閘極間隔物。
方法1000包括回蝕刻閘極的步驟1020，使閘極比閘極間隔物短。
方法1000包括進行拉回間隔物製程的步驟1030，以移除位於閘極上的閘極間隔物的一部份。
方法1000包括形成遮罩層於閘極間隔物上的步驟1040。
方法1000包括形成介電層於閘極上的步驟1050。介電層與遮罩層彼此相鄰。
方法1000包括進行第一蝕刻製程的步驟1060以蝕刻介電構件，進而形成接點開口於源極/汲極上。在第一蝕刻製程時，遮罩層具有抗蝕刻性。
方法1000包括形成源極/汲極於接點開口中的步驟1070。
方法1000包括形成蝕刻停止層於源極/汲極接點、遮罩層、與介電層上的步驟1080。
方法1000包括進行第二蝕刻製程的步驟1090，以形成通孔至少垂直延伸穿過蝕刻停止層。在第二蝕刻製程時，遮罩層具有抗蝕刻性。
在一些實施例中，第二蝕刻製程形成源極/汲極通孔，其露出源極/汲極接點。
在一些實施例中，第二蝕刻製程形成閘極通孔開口，其垂直延伸穿過蝕刻停止層與介電層，其中閘極通孔開口露出閘極。
在一些實施例中，形成遮罩層的步驟1040包括沉積高介電常數的介電材料作為遮罩層，且沉積的高介電常數的介電材料具有天線狀的剖視輪廓，並將沉積的高介電常數的介電材料蝕刻成多個部件，其中遮罩層包括部件之一。
在一些實施例中，進行形成遮罩層的步驟1040與形成介電層的步驟1050，使遮罩層與介電層具有實質上類似的高度。
在一些實施例中，形成遮罩層的步驟1040與形成介電層的步驟 1050使遮罩層比介電層高。
在一些實施例中，步驟1040形成遮罩層而步驟1050形成介電層，且遮罩層比介電層短。
在一些實施例中，形成遮罩層的步驟1040包括在進行第一蝕刻製程之前，形成Π形剖面輪廓的遮罩層。遮罩層在第一蝕刻製程時，保護介電層免於損傷。
在一些實施例中，形成介電層的步驟1050包括以光阻材料覆蓋介電層。在第一蝕刻製程中，光阻材料保護介電層免於蝕刻。
應理解的是，可在方法1000的步驟1010至1090之前、之中、或之後進行額外製程。舉例來說，在以步驟1090中的第二蝕刻製程形成通孔開口之後，可進行沉積製程將導電材料填入通孔開口以形成通孔。方法1000亦可包含步驟如形成額外金屬層、測試、封裝、與類似步驟。為簡化說明，在此不詳述其他額外步驟。
綜上所述，本發明實施例採用獨特的製作製程流程形成通孔及/或導電接點，以用於半導體裝置的構件。依據獨特的製作製程流程，可形成天線狀的遮罩層(比如含有高介電常數的介電材料)，其可圖案化為一些實施例中的Π形構件以利蝕刻導電接點開口。舉例來說，由於Π形構件提供的蝕刻選擇性，導電接點開口可自對準源極/汲極區，而Π形構件可保護閘極間隔物。藉由幫助通孔開口達到自對準，並藉由保護低介電常數的介電材料免於非預期的蝕刻，遮罩層亦有利於蝕刻通孔開口。其他實施例可不形成Π形構件，但可採用光罩定義光阻層以達相同效果。
如此一來，本發明實施例比習知裝置提供更多優點。可以理解的是，其他實施例可提供額外優點，此處不必說明所有優點，且所有實施例不需具有特定優點。本發明實施例的一優點為避免或降低漏電流的風險。隨著半導 體裝置結構尺寸持續縮小，不良的層疊控制會造成預期用於一構件(如閘極)的通孔及/或接點亦形成於另一構件(如源極/汲極)上，反之亦然。本發明實施例克服此問題的方法可採用遮罩層以利自對準通孔及/或接點自對準，其有助於放鬆層疊控制。另一優點為遮罩層可保護下方的介電構件，比如在蝕刻時保護低介電常數的閘極間隔物免於損傷。本發明實施例的另一優點為製作製程形成的裝置與一些習知裝置相較，具有較短且具有較短的通孔/接點高度。較短的裝置有助於降低電阻。本發明實施例的另一優點為達到較大的接點表面積，此亦可降低電阻。本發明的其他優點為不會過度增加寄生電容，即使遮罩層包含高介電常數的介電材料。因為介電材料與閘極的距離不足以明顯增加寄生電容。其他優點包括可與現存的半導體裝置設計與形成方法相容，使本發明實施例不需額外製程即易於低成本地實施。
本發明一實施例包含半導體裝置。源極/汲極區位於基板中。閘極結構位於基板上。閘極間隔物位於閘極結構的側壁上。閘極間隔物與閘極結構具有實質上類似的高度。通孔位於源極/汲極區或閘極結構上，並電性連接至源極/汲極區或閘極結構。遮罩層位於閘極間隔物上。遮罩層的介電常數大於閘極間隔物的介電常數。遮罩層的第一側與通孔相鄰。介電層位於遮罩層的第二側上，其中遮罩層位於介電層與通孔之間。
在一實施例中，通孔包括位於閘極結構上的閘極通孔。
在一實施例中，半導體裝置更包括位於源極/汲極區上的源極/汲極接點，其中通孔包括位於源極/汲極接點上的源極/汲極通孔。
在一實施例中，遮罩層與閘極間隔物具有不同的材料組成。
在一實施例中，遮罩層與介電層具有不同的材料組成。
在一實施例中，介電層的介電常數低於氧化矽的介電常數。
在一實施例中，介電層包括接點蝕刻停止層的介電材料。
在一實施例中，遮罩層的側表面直接接觸通孔的下側部份側壁，且遮罩層的上表面直接接觸通孔的上側部份。
在一實施例中，半導體裝置更包括層間介電層位於介電層上，其中通孔至少垂直延伸穿過層間介電層。
本發明另一實施例包含半導體裝置。源極/汲極區位於基板中。源極/汲極接點位於源極/汲極區上。源極/汲極通孔位於源極/汲極接點上。金屬閘極位於基板上。閘極通孔位於金屬閘極上。源極/汲極通孔與閘極通孔具有實質上類似的高度。閘極間隔物位於金屬閘極的側壁上。遮罩層位於閘極間隔物上。遮罩層的介電常數大於閘極間隔物的介電常數。遮罩層位於源極/汲極通孔或閘極通孔旁邊。
在一實施例中，閘極間隔物的上表面與金屬閘極的上表面實質上共平面。
本發明一實施例關於製作半導體裝置的方法。提供半導體裝置，其包括源極/汲極位於基板中、閘極位於基板上、介電構件位於源極/汲極上、以及閘極間隔物位於閘極的側壁上。回蝕刻閘極，使閘極比閘極間隔物短。進行拉回間隔物製程，以移除位於閘極上的閘極間隔物的一部份。形成遮罩層於閘極間隔物上。形成介電層於閘極上。介電層與遮罩層彼此相鄰。進行第一蝕刻製程蝕刻介電構件，以形成接點開口於源極/汲極上。遮罩層在第一蝕刻製程時抗蝕刻。形成源極/汲極接點於接點開口中。形成蝕刻停止層於源極/汲極接點、遮罩層、與介電層上。進行第二蝕刻製程以形成通孔開口，其至少垂直延伸穿過蝕刻停止層。遮罩層在第二蝕刻製程時抗蝕刻。
在一實施例中，第二蝕刻製程形成源極/汲極開口，其露出源極/汲極接點。
在一實施例中，第二蝕刻製程形成閘極通孔開口，其垂直延伸穿 過蝕刻停止層與介電層，且閘極通孔開口露出閘極。
在一實施例中，形成遮罩層的步驟包括：沉積高介電常數的介電材料作為遮罩層，且沉積的高介電常數的介電材料具有天線狀的剖視輪廓；以及將沉積的高介電常數的介電材料蝕刻成多個部件，其中遮罩層包括部件之一。
在一實施例中，形成遮罩層與介電層的步驟使遮罩層與介電層具有實質上類似的高度。
在一實施例中，形成遮罩層與介電層的步驟使遮罩層高於介電層。
在一實施例中，形成遮罩層與介電層的步驟使遮罩層比介電層短。
在一實施例中，形成遮罩層的步驟包括在進行第一蝕刻製程之前，形成Π形剖視輪廓的遮罩層；以及遮罩層在第一蝕刻製程時保護介電層免於損傷。
在一實施例中，形成介電層的步驟包括以光阻材料覆蓋介電層，其中光阻材料在第一蝕刻製程中保護介電層免於蝕刻。
上述內容已說明幾個實施例的特徵，以利本技術領域中具有通常知識者理解詳細說明。本技術領域中具有通常知識者應理解，本發明實施例明顯可作為設計或調整其他製程和結構的基礎，以實現此處介紹的實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效構造並未脫離本發明實施例的精神與範疇，且在不脫離本發明實施例的精神與範疇的前提下，可進行多種改變、取代、或變更。舉例來說，藉由實施不同厚度的位元線導體和字元線導體，可達不同電阻的導體。然而亦可採用其他技術以改變金屬導體的電阻。
200:半導體裝置
210:基板
220:源極/汲極區
230:閘極結構
240:閘極間隔物
250、680:蝕刻停止層
350B:遮罩層部件
430:介電材料
610:導電接點
710:層間介電層
770:開口
800:沉積製程
820:通孔
840:高度

Claims (13)

  1. 一種半導體裝置，包括：一源極/汲極區，位於一基板中；一閘極結構，位於該基板上；一閘極間隔物，位於該閘極結構的側壁上，其中該閘極間隔物與該閘極結構具有實質上類似的高度；一通孔，位於該源極/汲極區或該閘極結構上，並電性連接至該源極/汲極區或該閘極結構；一遮罩層，位於該閘極間隔物上，其中該遮罩層的介電常數大於該閘極間隔物的介電常數，且其中該遮罩層的第一側與該通孔相鄰；一介電層，位於該遮罩層的第二側上，其中該遮罩層位於該介電層與該通孔之間；以及一蝕刻停止層，至少部分地位於該介電層上，其中該蝕刻停止層與該閘極結構至少被該遮罩層及該介電層分隔。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該通孔包括位於該閘極結構上的一閘極通孔。
  3. 如申請專利範圍第1或2項所述之半導體裝置，更包括位於該源極/汲極區上的一源極/汲極接點，其中該通孔包括位於該源極/汲極接點上的一源極/汲極通孔。
  4. 如申請專利範圍第1或2項所述之半導體裝置，其中該遮罩層的側表面直接接觸該通孔的下側部份側壁，且該遮罩層的上表面直接接觸該通孔的上側部份。
  5. 如申請專利範圍第1或2項所述之半導體裝置，更包括一層間介電層位於該介電層上，其中該通孔至少垂直延伸穿過該層間介電層。
  6. 一種半導體裝置，包括：多個源極/汲極區，位於一基板中；多個源極/汲極接點，分別位於該些源極/汲極區上，其中該些源極/汲極接點包括一第一源極/汲極接點及一第二源極/汲極接點；一源極/汲極通孔，位於該第一源極/汲極接點上；一金屬閘極，位於該基板上；一閘極通孔，位於該金屬閘極上，其中該源極/汲極通孔與該閘極通孔具有實質上類似的高度；一閘極間隔物，位於該金屬閘極的側壁上；一蝕刻停止層，包括位於該第二源極/汲極接點上的一第一部分及從該第一部分橫向突出的一第二部分；以及一遮罩層，位於該閘極間隔物上，其中該遮罩層的介電常數大於該閘極間隔物的介電常數，且其中該遮罩層位於該源極/汲極通孔或該閘極通孔旁邊。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該閘極間隔物的上表面與該金屬閘極的上表面實質上共平面。
  8. 一種半導體裝置的製作方法，包括：提供一半導體裝置，其包括一源極/汲極位於一基板中、一閘極位於該基板上、一介電構件位於該源極/汲極上、以及一閘極間隔物位於該閘極的側壁上；回蝕刻該閘極，使該閘極比該閘極間隔物短；進行一拉回間隔物製程，以移除位於該閘極上的該閘極間隔物的一部份；形成一遮罩層於該閘極間隔物上；形成一介電層於該閘極上，其中該介電層與該遮罩層彼此相鄰；進行第一蝕刻製程蝕刻該介電構件，以形成接點開口於該源極/汲極上，其中該遮罩層在該第一蝕刻製程時抗蝕刻； 形成一源極/汲極接點於該接點開口中；形成一蝕刻停止層於該源極/汲極接點、該遮罩層、與該介電層上；以及進行一第二蝕刻製程以形成一通孔開口，其至少垂直延伸穿過該蝕刻停止層，其中該遮罩層在該第二蝕刻製程時抗蝕刻。
  9. 如申請專利範圍第8項所述之半導體裝置的製作方法，其中該第二蝕刻製程形成一源極/汲極開口，其露出該源極/汲極接點。
  10. 如申請專利範圍第8或9項所述之半導體裝置的製作方法，其中該第二蝕刻製程形成一閘極通孔開口，其垂直延伸穿過該蝕刻停止層與該介電層，且該閘極通孔開口露出該閘極。
  11. 如申請專利範圍第8或9項所述之半導體裝置的製作方法，其中形成該遮罩層的步驟包括：沉積一高介電常數的介電材料作為該遮罩層，且沉積的該高介電常數的介電材料具有天線狀的剖視輪廓；以及將沉積的該高介電常數的介電材料蝕刻成多個部件，其中該遮罩層包括該些部件之一。
  12. 如申請專利範圍第8或9項所述之半導體裝置的製作方法，其中形成該遮罩層的步驟包括在進行該第一蝕刻製程之前，形成Π形剖視輪廓的該遮罩層；以及該遮罩層在該第一蝕刻製程時保護該介電層免於損傷。
  13. 如申請專利範圍第8或9項所述之半導體裝置的製作方法，其中形成該介電層的步驟包括以一光阻材料覆蓋該介電層，其中該光阻材料在該第一蝕刻製程中保護該介電層免於蝕刻。
TW108137995A 2018-10-22 2019-10-22 半導體裝置與其製作方法 TWI755641B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862748579P 2018-10-22 2018-10-22
US62/748,579 2018-10-22
US16/263,143 2019-01-31
US16/263,143 US11139203B2 (en) 2018-10-22 2019-01-31 Using mask layers to facilitate the formation of self-aligned contacts and vias

Publications (2)

Publication Number Publication Date
TW202017013A TW202017013A (zh) 2020-05-01
TWI755641B true TWI755641B (zh) 2022-02-21

Family

ID=70279749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137995A TWI755641B (zh) 2018-10-22 2019-10-22 半導體裝置與其製作方法

Country Status (5)

Country Link
US (1) US11139203B2 (zh)
KR (1) KR102279470B1 (zh)
CN (1) CN111081757B (zh)
DE (1) DE102019103422A1 (zh)
TW (1) TWI755641B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069784B2 (en) * 2019-05-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN112201614B (zh) * 2019-07-08 2024-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11973120B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11972983B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
KR102720711B1 (ko) * 2020-06-24 2024-10-21 에트론 테크놀로지, 아이엔씨. 치수가 제어된 소스/드레인을 구비한 소형화된 트랜지스터 구조체 및 관련 제조 방법
US11387331B2 (en) * 2020-07-22 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact structure
US12490448B2 (en) 2020-09-09 2025-12-02 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
US11855218B2 (en) 2020-09-09 2023-12-26 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
CN112599474B (zh) * 2020-12-21 2023-04-07 维沃移动通信(重庆)有限公司 闪存器件制作方法、闪存器件及电子设备
US12525485B2 (en) * 2021-01-27 2026-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure
US20230008496A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
KR20230111903A (ko) * 2022-01-19 2023-07-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US12506035B2 (en) * 2023-02-08 2025-12-23 Qualcomm Incorporated Self-aligned source/drain contact structure and method of manufacturing the same
TWI871007B (zh) * 2023-09-11 2025-01-21 華邦電子股份有限公司 半導體結構及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126295A1 (en) * 2010-11-23 2012-05-24 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
US20170053997A1 (en) * 2015-08-19 2017-02-23 International Business Machines Corporation Forming a gate contact in the active area

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
CN104517822B (zh) * 2013-09-27 2017-06-16 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
US9318384B2 (en) 2014-03-24 2016-04-19 International Business Machines Corporation Dielectric liner for a self-aligned contact via structure
US9443769B2 (en) * 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9431296B2 (en) * 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US9799567B2 (en) 2014-10-23 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming source/drain contact
CN105990145B (zh) * 2015-02-04 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
KR20170020604A (ko) 2015-08-12 2017-02-23 삼성전자주식회사 반도체 장치의 제조 방법
US9711533B2 (en) 2015-10-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices having different source/drain proximities for input/output devices and non-input/output devices and the method of fabrication thereof
US10163704B2 (en) * 2015-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9887130B2 (en) * 2016-01-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
US9824921B1 (en) * 2016-07-06 2017-11-21 Globalfoundries Inc. Method and apparatus for placing a gate contact inside a semiconductor active region having high-k dielectric gate caps
US10510598B2 (en) 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10269906B2 (en) * 2016-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having two spacers
US10355095B2 (en) 2017-03-31 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure with composite gate helmet
US10879180B2 (en) * 2017-11-28 2020-12-29 Globalfoundries Inc. FinFET with etch-selective spacer and self-aligned contact capping layer
US10497612B2 (en) * 2017-12-11 2019-12-03 Globalfoundries Inc. Methods of forming contact structures on integrated circuit products

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120126295A1 (en) * 2010-11-23 2012-05-24 International Business Machines Corporation Borderless contact for replacement gate employing selective deposition
US20170053997A1 (en) * 2015-08-19 2017-02-23 International Business Machines Corporation Forming a gate contact in the active area

Also Published As

Publication number Publication date
KR102279470B1 (ko) 2021-07-22
US11139203B2 (en) 2021-10-05
DE102019103422A1 (de) 2020-04-23
CN111081757B (zh) 2023-04-21
KR20200045943A (ko) 2020-05-06
US20200126857A1 (en) 2020-04-23
TW202017013A (zh) 2020-05-01
CN111081757A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
TWI755641B (zh) 半導體裝置與其製作方法
KR102400765B1 (ko) 코발트 기반 인터커넥트를 위한 부분적 무장벽 비아 및 그 제조 방법
US12009394B2 (en) Source/drain contacts and methods of forming same
TWI795378B (zh) 積體電路與其形成方法
US20250366135A1 (en) Semiconductor structure and associated fabricating method
US11018057B2 (en) Semiconductor devices
TWI573274B (zh) 半導體結構及其製造方法
US11152355B2 (en) Structure with embedded memory device and contact isolation scheme
US10763262B2 (en) Method of preparing semiconductor structure
US12237418B2 (en) Liner for a bi-layer gate helmet and the fabrication thereof
US11289470B2 (en) Method of manufacturing trench transistor structure
TW202008445A (zh) 半導體裝置的形成方法
US20240371865A1 (en) Semiconductor structure and method of forming the same
US12021140B2 (en) Semiconductor structure and method of forming thereof
TW202143300A (zh) 半導體裝置及其製造方法
KR102435160B1 (ko) 반도체 디바이스 및 그 제조 방법
US20250324667A1 (en) Semiconductor structure and method for forming the same