[go: up one dir, main page]

TW201743445A - 高壓電晶體裝置及其製造方法 - Google Patents

高壓電晶體裝置及其製造方法 Download PDF

Info

Publication number
TW201743445A
TW201743445A TW105138695A TW105138695A TW201743445A TW 201743445 A TW201743445 A TW 201743445A TW 105138695 A TW105138695 A TW 105138695A TW 105138695 A TW105138695 A TW 105138695A TW 201743445 A TW201743445 A TW 201743445A
Authority
TW
Taiwan
Prior art keywords
gate electrode
layer
substrate
field plate
region
Prior art date
Application number
TW105138695A
Other languages
English (en)
Inventor
郭建利
劉家宏
陳柏瑋
戴士翔
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201743445A publication Critical patent/TW201743445A/zh

Links

Classifications

    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例提供一種高壓電晶體裝置，以及其製造方法。高壓電晶體裝置包含設於源極區和汲極區之間的閘極電極，其中層間介電層隔開閘極電極與基材。間隙壁沿著基材的上表面設置。間隙壁沿著接近汲極區的第一閘極側壁延伸，跨越閘極電極的上邊緣，並進一步橫向地延伸以覆蓋一部分之閘極電極的上表面。包括多晶矽薄膜的場板沿著間隙壁的上表面和側壁表面設置，以隔開場板和多晶矽薄膜與基材。場板有助於改善高壓電晶體裝置的崩潰電壓。

Description

高壓電晶體裝置及其製造方法
本發明實施例是有關於一種高壓電晶體裝置以及其製造方法，且特別是有關於一種具有多晶矽薄膜場板的高壓電晶體裝置以及其製造方法。
現今積體電路(IC)晶片包含數百萬，甚至數十億之半導體元件形成於半導體基材(如矽)上。積體電路晶片可使用許多不同類型的電晶體裝置，其取決於積體電路晶片的應用。近年來，攜帶型裝置和無線電頻率裝置的市場逐漸擴大，使得高壓電晶體裝置的使用有顯著的增加。例如：高壓電晶體裝置因著其具有高崩潰電壓(例如約大於50V)以高頻率，常被使用於無線電頻率傳送/接收鏈的功率放大器。
因此，本發明實施例之一態樣是提出一種高壓電晶體裝置，其具有多晶矽薄膜之場板。
本發明實施例之另一態樣是提出一種高壓電晶體裝置，其具有多晶矽薄膜以及矽化鈷層的場板。
本發明實施例之又一態樣是提出一種高壓電晶體裝置的製造方法，其係用以製造上述之各個態樣的高壓電晶體裝置。
根據本發明實施例之上述態樣，提出一種高壓電晶體裝置。在一實施例中，高壓電晶體裝置可包含設於基材中的源極區和汲極區、閘極電極、間隙壁以及場板。上述閘極電極可設於源極區和汲極區之間，且閘極介電層可將閘極電極和基材隔開。上述間隙壁可沿著閘極電極和汲極區之間的基材上表面設置，再沿著接近汲極區的第一閘極側壁延伸，接著跨越閘極電極的上邊緣，並進一步橫向地延伸以覆蓋閘極電極的上表面的一部分。上述場板可包含多晶矽薄膜，且上述場板可沿著間隙壁的上表面和側壁來設置，且場板與閘極電極和基材係被間隙壁所分開。
在一實施例中，上述之高壓電晶體裝置更包含位於基材、閘極電極以及場板上的第一層間介電層、設於第一層間介電層上之第二層間介電層、複數個接觸以及複數個金屬線。其中複數個金屬線可設置於第二層間介電層中，並透過上述接觸，將場板電性偶合至源極區、汲極區或閘極電極。特別是，第一金屬接觸可偶合至閘極電極，第二金屬接觸可偶合至場板，且第一金屬接觸與第二金屬接觸可透過上述複數個金屬線之一者而電性偶合在一起。
根據本發明實施例之另一態樣，提出一種高壓電晶體裝置。在一實施例中，上述高壓電晶體裝置可包含基材、閘極電極、間隙壁、場板以及複數個金屬接觸。前述基 材可包含源極區以及汲極區，源極區以及汲極區具有第一摻雜類型，且通道區具有第二摻雜類型。前述閘極電極可設於源極區和汲極區之間，其中閘極介電層分隔閘極電極與基材。前述間隙壁可沿著基材之上表面設置，其可進一步沿著第一閘極側壁延伸，且更沿著閘極電極之上表面延伸。前述場板可包含多晶以及矽化鈷層矽薄膜，矽化鈷層設於多晶矽薄膜上，場板可共形地設於間隙壁上，場板可包含下橫向部分、上橫向部分以及連接下橫向部分以及上橫向部分之垂直部分。前述金屬接觸可各自偶合至源極區、汲極區、閘極電極以及場板。
根據本發明實施例之上述態樣，提出一種高壓電晶體裝置的製造方法。在一實施例中，上述方法包含：首先，提供基材，其中基材具有源極區和汲極區，源極區和汲極區形成於基材中，閘極電極形成於源極區和汲極區之間，且閘極介電層分隔閘極電極與基材。接著，沿著基材之上表面連續地形成一或多個介電層以及多晶矽薄膜層，其中一或多個介電層以及多晶矽薄膜層係沿著閘極電極之側壁向上延伸，且跨越閘極電極之上表面。然後，圖案化多晶矽薄膜層，以形成多晶矽薄膜，其中多晶矽薄膜係沿著汲極區和閘極電極之間的基材之上表面設置，沿著接近汲極區之閘極側壁延伸，且更橫向地延伸，以覆蓋閘極電極之上表面的部分。接下來，圖案化一或多個介電層，以形成間隙壁，其中間隙壁係於多晶矽薄膜下。之後，對源極區、汲極區、閘極電極以及多晶矽薄膜進行矽化製程(Silicide process)。
100、200、300‧‧‧高壓電晶體裝置
102‧‧‧基材
104‧‧‧源極區
105‧‧‧箭號
106‧‧‧汲極區
108‧‧‧閘極結構
109a‧‧‧第一閘極側壁
109b‧‧‧第二閘極側壁
110‧‧‧閘極介電層
112‧‧‧通道區
114、204‧‧‧漂移區
116‧‧‧閘極結構
118‧‧‧第一層間介電層
120、122‧‧‧接觸
122a‧‧‧第一金屬接觸
122b‧‧‧第二金屬接觸
124‧‧‧間隙壁
124a‧‧‧第一氧化層
124b‧‧‧氮化物層
124c‧‧‧第二氧化層
126‧‧‧第二層間介電層
128‧‧‧金屬線
130‧‧‧多晶矽薄膜
131‧‧‧場板
132‧‧‧導電層
142‧‧‧矽化物層
202‧‧‧主體區
206‧‧‧淺溝槽隔離區
208‧‧‧接觸蝕刻停止層
210‧‧‧第一深井
212‧‧‧埋層
214‧‧‧第二深井
216‧‧‧第一井接觸
218‧‧‧埋層接觸
220‧‧‧側壁間隙壁
222‧‧‧矽化鈷層
302‧‧‧第一摻雜區
304‧‧‧第二摻雜區
306‧‧‧溝槽部分
310‧‧‧側壁間隙壁
400、500、600、700、800、900、1000、1100‧‧‧剖面圖
502‧‧‧間隙壁層
504‧‧‧多晶矽薄膜層
602‧‧‧罩幕
702‧‧‧非等向性乾式蝕刻
1002‧‧‧溝槽
1200‧‧‧方法
1202‧‧‧形成閘極結構於基材上
1204‧‧‧沿著基材的上表面形成間隙壁層以及多晶矽薄膜層，其係沿著閘極結構的側壁延伸，並跨越閘極結構的上表面
1206‧‧‧圖案化多晶矽薄膜層以形成多晶矽薄膜
1208‧‧‧圖案化間隙壁層以形成間隙壁
1210‧‧‧對源極區、汲極區、閘極電極以及多晶矽薄膜進行矽化製程
1212‧‧‧沿著暴露出的基材、閘極電極以及多晶矽薄膜之上表面和側壁表面形成接觸蝕刻停止層
1214‧‧‧形成第一層間介電層於接觸蝕刻停止層上
1216‧‧‧形成複數個金屬接觸垂直地延伸過第一層間介電層，且複數個金屬接觸各自偶合至源極區、汲極區、閘極電極和多晶矽薄膜
w1‧‧‧第一寬度
w2‧‧‧第二寬度
從以下結合所附圖式所做的詳細描述，可對本發明實施例之態樣有更佳的了解。需注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸都可任意地增加或減少。
[圖1]係繪示一些實施例之具有場板的高壓電晶體裝置的剖面圖；[圖2]係繪示一些其他實施例之具有場板的高壓電晶體裝置之剖面圖；[圖3]係繪示一些實施例之具有場板的高壓電晶體裝置之剖面圖；[圖4]至[圖11]係繪示一些實施例之具有場板的高壓電晶體裝置的製造方法之剖面圖；以及[圖12]係繪示一些實施例之具有場板的高壓電晶體的製造方法之部分流程圖。
以下的揭露提供了許多不同實施例或例子，以實施本發明實施例之不同特徵。以下所描述之構件與安排的特定例子係用以簡化本發明實施例。當然這些僅為例子，並非用以做為限制。舉例而言，於描述中，第一特徵形成於第二特徵上方或上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施例，亦可包含額外特徵可能形成在第一特 徵與第二特徵之間的實施例，如此第一特徵與第二特徵可能不會直接接觸。此外，本發明實施例可能會在各例子中重複元件符號和/或字母。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施例及/或配置之間的關係。
再者，空間性地相對用語，如“正下方”、“下方”、“較下”、“上方”、“較上”和類似用語，在此係用以簡易描述圖式中之元件或特徵對另一元件或特徵之關係。此些空間性地相對用語意圖包含使用或操作中裝置的不同方位，除圖式中所示的方位。例如：如圖式中的裝置被翻轉，則其所描述為其他元件或特徵下方或正下方的元件會被導向在其他元件或特徵的上方或正上方。因此，例示性的術語“下方”可包含上方或下方。裝置可另外改變其方位(旋轉90°或在其他方位)，而可據以同樣地說明在此所使用之空間性地相對描述。
場板(Field plate)為建構於高壓電晶體裝置中的導電板，其可增加電晶體裝置之崩潰電壓(Breakdown voltage)。場板可配置於通道區及/或漂移區(Drift Region)上，且場板可提供擴展的邊界給電場線，也可於閘極下提供較廣的空乏區。因此，場板更均勻地散佈由閘極所產生的電場，故可達到較大的崩潰電壓。
可藉由形成金屬層於介電層上，以形成場板。例如：介電層可形成於漂移區上，並接著形成層間介電層。然後，可直接於介電層上形成大接觸孔，且大接觸孔可穿過 層間介電層。同時，也可直接形成接觸孔於源極區/汲極區或閘極區上。然後，將金屬材料填入大接觸孔以及接觸孔，以形成源極區/汲極區或閘極區的場板和接觸。然而，要形成大接觸孔卻不損壞介電層，並形成均勻地覆於介電層上的場板是具有挑戰性的。此外，電晶體裝置的崩潰電壓也難以精確地控制，且若使用上述場板之形成方式，崩潰電壓可能會隨著每一個電晶體有不同的變化。
本發明實施例是有關於一種具有多晶矽薄膜場板的高壓電晶體裝置，以及其相關的製造方法。藉由形成和圖案化多晶矽薄膜層以形成場板，進而可使電晶體的崩潰電壓之穩定性和均一性得到改善。高壓電晶體裝置具有設置於基材中的源極區和汲極區。閘極電極係設置於源極區和汲極區之間，且閘極介電層係將閘極電極與基材隔開。間隙壁沿著閘極電極和汲極區之間的基材之上表面設置。間隙壁沿著接近汲極區之第一閘極側壁延伸，跨越閘極電極的上邊緣，並進一步橫向地延伸，以覆蓋閘極電極之上表面的一部分。場板包含多晶矽薄膜，場板係沿著間隙壁的上表面和側壁表面設置，使得多晶矽薄膜與閘極電極和基材可被間隙壁所分開。
圖1係繪示一些實施例之具有場板131之高壓電晶體裝置100的剖面圖。高壓電晶體裝置100包含設於基材102中的源極區104和汲極區106。閘極結構116係設於基材102上，且橫向地排列於源極區104和汲極區106之間。閘極結構116包含閘極電極108，其中閘極介電層110將閘 極電極108與基材102隔開。在一些實施例中，源極區104和汲極區106之間，通道區112橫向地從源極區104延伸至漂移區114(例如：汲極延伸區)。閘極結構116可設於通道區112上。
間隙壁124係沿著基材102的上表面，設置於漂移區114上。間隙壁124沿著接近汲極區106之第一閘極側壁109a延伸，跨越閘極電極108的上邊緣，且進一步橫向地延伸，以覆蓋閘極電極108的上表面之一部分。場板131係沿著間隙壁124的上表面和側壁表面設置。場板131包括位於閘極電極108上的上橫向部分，以及橫向地相鄰於閘極電極108的下橫向部分，且下橫向部分與上橫向部分係藉由垂直部分連接。場板131包含多晶矽薄膜130，其與閘極電極108和漂移區114係被間隙壁124所分開。在一些實施例中，場板131的一部分更包含導電層132，例如金屬矽化物層，覆蓋於多晶矽薄膜130背對間隙壁124的表面。
在一些實施例中，第一層間介電(Inter-Level Dielectric；ILD)層118係設於基材102、閘極電極108以及場板131上。第一複數個接觸120垂直地延伸過第一層間介電層118。第一複數個接觸120係各自偶合至源極區104、汲極區106以及閘極電極108。第二複數個接觸122延伸過第一層間介電層118，且偶合至場板131。在一些實施例中，第一複數個接觸120之每一者具有第一寬度w1，其係實質與第二複數個接觸122之每一者的第二寬度w2相等。在其他實施例中，第一複數個接觸120之每一者具有第 一寬度，其係小於第二複數個接觸122之每一者的第二寬度。在一些實施例中，第二層間介電層126係設置於第一層間介電層118上。複數個金屬線128係設於第二層間介電層126中，且金屬線128係經由第一複數個接觸120和第二複數個接觸122，將場板131電性地偶合至源極區104、汲極區106，或閘極電極108。
在接收偏壓後，所配置的閘極電極108產生電場，以控制電荷載子於通道區112中的移動。例如：在操作過程中，可選擇性地於閘極電極108對源極區104施予閘源極電壓(Gate-Source voltage；VGS)，以形成導電通道於通道區(或稱導電區)112中。當施予閘源極電壓以形成導電通道時，施予汲極-源極電壓(Drain to source voltage；VDS)，以移動源極區104和汲極區106之間的電荷載子(如箭號105所示)。所配置的場板131係用以調控閘極電極108於漂移區114所產生的電場之分布，以強化高壓電晶體裝置100之崩潰電壓容量。藉由配置場板131共形地位於閘極電極108以及漂移區114上，於操作高壓電晶體裝置100的期間，可靠地調控閘極結構116所產生的電場，因此可改善崩潰電壓。
圖2係繪示一些其他實施例之具有場板131的高壓電晶體裝置200之剖面圖。高壓電晶體裝置200包含源極區104、主體區202、汲極區106以及漂移區204。高壓電晶體裝置200更包含第一深井210和反向摻雜底部埋層(Oppositely doped underlying buried layer)212，其中 配置埋層212以提供垂直隔離。高壓電晶體裝置200更包含一或多個額外的淺溝槽隔離(STI)區206，其係橫向地將汲極區106與第一井接觸216和埋層接觸218隔開。第一井接觸216位於第一深井210上，且埋層接觸218位於第二深井214上。第一深井210以及第二深井214緊鄰埋層212，且具有相反的摻雜類型。在一些實施例中，所配置的接觸120提供偏壓給第一深井210和第二深井214。接面隔離(Junction isolation)提供了高壓電晶體裝置200完整的隔離，以操作特定範圍的偏壓。
在一些實施例中，源極區104和汲極區106可具有第一摻雜類型，其摻雜濃度係介於約1019cm-3至約1020cm-3的範圍。漂移區204可具有第一摻雜類型，其摻雜濃度低於源極區104和汲極區106，以於高壓電晶體裝置200進行高電壓操作時，可提供較高的阻抗。在一些實施例中，漂移區204可具有約1015cm-3至約1017cm-3之摻雜濃度。主體區202具有第二摻雜類型，其摻雜濃度高於第一深井210的摻雜濃度。例如：第一深井210可具有約1014cm-3至1016cm-3的摻雜濃度，而主體區202可具有約1016cm-3至約1018cm-3的摻雜濃度。在一些實施例中，第一井接觸216可具有第二摻雜類型，埋層接觸218可具有第一摻雜類型，且上述第一井接觸216和埋層接觸218可具有約1019cm-3至約1020cm-3的摻雜濃度。
在一些實施例中，閘極結構116係設於主體區202上，且閘極結構116係橫向地配置於源極區104和汲極 區106之間。在一些實施例中，閘極結構116可從主體區202上橫向地延伸至漂移區204的一部分上之位置。閘極結構116包含閘極電極108，其中閘極介電層110係將閘極電極108與漂移區204隔開。在一些實施例中，閘極介電層110可包含二氧化矽(SiO2)或高介電常數的閘極介電材料。閘極電極108可包含高摻雜的多晶矽或金屬閘極材料(例如鋁)。
間隙壁124係沿著接近汲極區106的第一閘極側壁109a設置。在一些實施例中，間隙壁124持續地沿著漂移區204的一部分和閘極電極108之上表面的一部分橫向延伸。在一些實施例中，間隙壁124可共形地設於漂移區204和閘極電極108上。在一些實施例中，側壁間隙壁220係沿著接近源極區104之第二閘極側壁109b設置。側壁間隙壁220可包含與間隙壁124相同的材料。在一些實施例中，間隙壁124及/或側壁間隙壁220可包含第一氧化層124a、設置於第一氧化層124a上的氮化物層124b，以及設置於氮化物層124b上的第二氧化層124c。
場板131係共形地配置於間隙壁124的上表面和側壁表面上。場板131包括多晶矽薄膜130以及矽化鈷層222，其係堆疊於多晶矽薄膜130上。在一些實施例中，間隙壁124的最外層側壁與場板131係垂直地對齊。
在一些實施例中，接觸蝕刻停止層(Contact etching stop layer；CESL)208之設置係沿著源極區104和汲極區106的上表面、場板131的上表面、未被場板131覆蓋之閘極電極108的上表面，以及與間隙壁124位於相對 側之第二閘極側壁109b。第一層間介電層118係設於接觸蝕刻停止層208上。第一層間介電層118可包含具有相對低介電常數(例如小於或約等於3.9)的介電材料，其提供第一複數個接觸120和第二複數個接觸122的電性隔離，其中第一複數個接觸120係偶合至源極區104、汲極區106或閘極電極108，且第二複數個接觸122係偶合至場板131。在一些實施例中，第一層間介電層118可包含極低介電常數的介電材料，或多孔性低介電常數的介電材料。在一些實施例中，第二複數個接觸122包含第一金屬接觸122a以及第二金屬接觸122b，其中第一金屬接觸122a與場板131的下橫向部分接觸，第二金屬接觸122b與場半131的上橫向部分接觸，第一金屬接觸122a與第二金屬接觸122b係橫向地錯置，且下橫向部分與上橫向部分垂直地錯置。在一些實施例中，第一複數個接觸120和第二複數個接觸122可包含相同金屬材料。例如：第一複數個接觸120和第二複數個接觸122可包含一或多個下述之導電材料：鎢(W)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、鋁銅(AlCu)、銅(Cu)及/或其他類似的導電材料。
圖3係繪示一些實施例之具有場板131之高壓電晶體裝置300的剖面圖。如圖3所示，高壓電晶體裝置300包含設於基材102中的源極區104以及汲極區106，且主體區202隔開源極區104和汲極區106。閘極電極108係設於主體區202上，並橫向地位於源極區104和汲極區106之間，且閘極介電層110將閘極電極108與基材102垂直地隔開。 在一些實施例中，主體區202具有第一摻雜類型，但源極區104和汲極區106具有第二摻雜類型，且源極區104和汲極區106的摻雜濃度高於主體區202的摻雜濃度。在一些實施例中，漂移區204包含第二摻雜類型，且漂移區204的摻雜濃度低於源極區104和汲極區106的摻雜濃度，故在較高操作電壓時，可提供較高的阻抗。在一些實施例中，第一摻雜類型可為p型摻雜，且第二摻雜類型可為n型摻雜，或與上述相反。在一些選擇性的實施例中，基材102為具有不同摻雜區域的主體矽基材(Bulk silicon substrate)。在一些選擇性的實施例中，基材102可為二元化合物基材(例如砷化鎵(GaAs)晶圓)、三元化合物基材(例如砷化鋁鎵(AlGaAs)晶圓)或更高級化合物的晶圓等。再者，基材102也可包括如絕緣層上覆矽(SOI)中的氧化物、部分絕緣層上覆矽基材、多晶矽、非晶矽、有機材料或其他之非半導體材料。在一些實施例中，基材102可包括多個晶圓或芯片，其可堆疊或黏附在一起。基材102可包括晶圓，且上述晶圓為裁切矽錠、及/或任何其他形式的半導體材料/非半導體材料而得，及/或形成於底層基材之沉積或生長(例如磊晶)層。
高壓電晶體裝置300更包含間隙壁124，其係沿著第一閘極側壁109a延伸，且位於漂移區204和閘極電極108上。場板131係共形地設置於間隙壁124上，且場板131包括多晶矽薄膜130和矽化鈷層222。側壁間隙壁310係沿著第二閘極側壁109b設置。間隙壁124和側壁間隙壁310可由相同材料製得。複數個接觸120和複數個接觸122係設於 第一層間介電層118中，並穿過接觸蝕刻停止層208，以各自偶合至源極區104、汲極區106、閘極電極108和場板131。在一些實施例中，第一層間介電層118包括溝槽部分306，其係延伸過接觸蝕刻停止層208，以從第一摻雜區302和第二摻雜區304隔離汲極區106，其中第一摻雜區302和第二摻雜區304具有不同的摻雜類型。第一摻雜區302和第二摻雜區304彼此緊鄰，且扮演接面隔離結構(Junction isolation structure)，以提供高壓電晶體裝置300的橫向隔離。在一些實施例中，第一層間介電層118的溝槽部分306具有底表面，其與漂移區204的底表面對齊。在一些實施例中，第一摻雜區302和第二摻雜區304係位於埋層212上，其中埋層212係設於第一深井210下。可將第一深井210配置為與第一摻雜區302接觸。
圖4至圖11繪示一些實施例之具有場板的高壓電晶體裝置的製造方法之剖面圖。
如圖4之剖面圖400所示，基材102係選擇性地被摻雜，其係使用各種擴散及/或離子植入的步驟，以形成複數個摻雜區域(如井區、接觸區等)。複數個摻雜區的形成可藉由選擇性地遮蔽基材102(如使用光阻罩幕)，然後引入高能量摻質(例如像硼的p型摻質種類或像磷的n型摻質種類)至基材102暴露出的區域。例如：第一深井210和反向摻雜底部埋層212可形成於基材102中。基材102可進一步被摻雜，以形成第一深井210上的主體區202和漂移區204。在一些實施例中，隔離結構可形成於埋層212上，並位於與 主體區202和漂移區204橫向相鄰之位置。隔離結構可包括第一摻雜區域302以及第二摻雜區域304，上述二者彼此緊鄰並具有不同的摻雜類型，以提供預定形成之高壓電晶體裝置的隔離。
閘極結構116係形成於基材102上。閘極結構包含閘極介電層110和閘極電極108，且閘極電極108係配置於閘極介電層110上。在一些實施例中，可藉由氣相沉積技術沉積閘極介電層材料和閘極電極材料，以形成閘極介電層110和閘極電極108。接著進行圖案化和蝕刻(例如根據光阻罩幕)製程，以定義閘極結構116。
如圖5之剖面圖500所示，間隙壁層502和多晶矽薄膜層504係連續地沿著基材102的上表面形成。間隙壁層502以及多晶矽薄膜層504沿著閘極結構116的側壁延伸，並跨越閘極結構116的上表面。間隙壁層502和多晶矽薄膜層504可共形地形成於基材102和閘極結構116上。在一些實施例中，間隙壁層502包括一或多個介電層，如第一氧化層，氮化物層和第二氧化層，上述介電層可依序藉由氣相沉積技術來沉積。多晶矽薄膜層504可為其本質膜層，並利用例如為物理氣相沉積製程或化學氣相沉積製程的氣相沉積技術來形成。在一些實施例中，所形成的多晶矽薄膜層504具有一厚度，其小於間隙壁層502之厚度。例如：在一些實施例中，多晶矽薄膜層504可具有約30至約3000的厚度。
如圖6之剖面圖600所示，多晶矽薄膜層504(如 圖5所示)係被圖案化(例如根據光阻罩幕或硬式罩幕)，以形成多晶矽薄膜130。在一些實施例中，多晶矽薄膜層504可根據罩幕602而被蝕刻，其係使用濕式蝕刻或等向性乾式蝕刻，使得多晶矽薄膜層504之非預定處可被移除。在上述實施例中，罩幕602係形成於多晶矽薄膜層504上，然後部分未被罩幕602覆蓋的多晶矽薄膜層504係藉由蝕刻而被移除。在其他實施例中，多晶矽薄膜層504可藉由使用光阻罩幕之微影製程而被圖案化。多晶矽薄膜層504可被蝕刻，以留下位於閘極電極108上的上橫向部分、位於漂移區204上的下橫向部分，以及沿著閘極結構116之側壁且連接上橫向部分與下橫向部分的垂直部分。
如圖7之剖面圖700所示，間隙壁層502(如圖6所示)係被圖案化和蝕刻，以形成間隙壁124以及側壁間隙壁310。在一些實施例中，間隙壁層502係根據多晶矽薄膜130而被圖案化。蝕刻間隙壁層502可使用非等向性乾式蝕刻702，例如：垂直蝕刻。藉由沿著閘極電極108一側之多晶矽薄膜130，可保護間隙壁124免於被蝕刻。側壁間隙壁310沿著閘極電極108的另一側而被保留。如圖案化之結果，間隙壁124具有側壁，其係與多晶矽薄膜130的側壁垂直地對齊。
如圖8之剖面圖800所示，源極區104和汲極區106係靠著閘極結構116，分別形成於主體區202和漂移區204中。在一些實施例中，可藉由植入製程形成源極區104和汲極區106，上述植入製程係選擇性地於主體區202和漂 移區204中，植入例如硼或磷之較高濃度的摻質。在一些其他實施例中，可藉由進行蝕刻製程形成溝槽，並接著進行磊晶生長製程，以形成源極區104和汲極區106。在上述實施例中，源極區104和汲極區106可具有高於基材102之上表面的高起部分。
在一些實施例中，進行一或多個自對準矽化製程(Self-aligned silicidation process；Salicidation process)，以形成矽化物層142於源極區104、汲極區106、閘極電極108以及多晶矽薄膜130的上表面上。在一些實施例中，可由沉積如鎳或鈷的金屬材料，並進行熱退火製程(如快速熱退火)，以進行上述之自對準矽化製程。在一些實施例中，第一矽化製程可用以形成矽化物層142至源極區104和汲極區106上，且第二矽化製程可用以形成矽化物層142於多晶矽薄膜130上。
如圖9之剖面圖900所示，接觸蝕刻停止層208共形地形成於源極區104和汲極區106上，並沿著閘極結構116和多晶矽薄膜130延伸。在一些實施例中，接觸蝕刻停止層208可包含氮化矽，且接觸蝕刻停止層208係以沉積製程(例如物理氣相沉積、化學氣相沉積等)而形成。
如圖10之剖面圖1000所示，第一層間介電層118係形成於接觸蝕刻停止層208上。在一些實施例中，第一層間介電層118可包含低介電常數層，其係以沉積製程(例如物理氣相沉積、化學氣相沉積等)而形成。在一些實施例中，在形成第一層間介電層118之前，複數個溝槽1002 穿過接觸蝕刻停止層208，形成於基材102中。在一些實施例中，複數個溝槽1002可形成於漂移區204和第一摻雜區302之間，以及第一摻雜區302和第二摻雜區304之間。可經由傾斜乾式蝕刻(Angled dry etch；例如電漿蝕刻製程)，對複數個溝槽1002進行蝕刻。然後，以第一層間介電層118填滿複數個溝槽1002。
如圖11之剖面圖1100所示，接觸120和接觸122被形成，且其係穿過第一層間介電層118，向下延伸至源極區104、汲極區106、閘極電極108以及多晶矽薄膜130。可藉由選擇性地蝕刻第一層間介電層118形成開口(例如使用就定位(In Place)的圖案化光阻罩幕)，並接著沉積導電材料於開口中，以形成接觸120和接觸122。接下來可進行平坦化製程，以移除開口外多餘的導電材料。在一些實施例中，平坦化製程可包含化學機械研磨製程(CMP)。在一些實施例中，各個開口可實質具有相同的寬度。在一些實施例中，導電材料可例如包含鎢(W)。
圖12係繪示一些實施例之具有場板的高壓電晶體裝置之製造方法1200的部分流程圖。
雖然利用前述圖4至圖11說明方法1200，但必須聲明的是，方法1200不限於上述圖式所揭露的結構，並可不依照上述結構而獨立存在。再者，本發明實施例所揭露的方法1200係繪示並說明一系列的操作或事件，然而需特別說明的是，所繪示之操作或事件的順序並非用以限制本發明實施例。例如：有些操作可以不同順序實施，及/或與其 他未於此處繪示及/或說明的操作或事件可同時實施。此外，實施此處所說明的一或多個態樣或實施例時，並非所有繪示的操作都是必要的。再者，此處所繪示的一或多個操作，可於一或多個分開的操作及/或面向中進行。
在操作1202中，閘極結構形成於基材上。在形成閘極結構前，可選擇性地摻雜基材，以形成複數個主動區。圖4係根據操作1202繪示一些實施例之的剖面圖400。
在操作1204中，間隙壁層和多晶矽薄膜層沿著基材的上表面形成。間隙壁層和多晶矽薄膜層沿著閘極結構的側壁延伸，並跨越閘極結構的上表面。在一些實施例中，間隙壁層包括一或多個介電層，其係以氣相沉積技術沉積。圖5係根據操作1204繪示一些實施例之的剖面圖500。
在操作1206中，圖案化多晶矽薄膜層，以形成多晶矽薄膜。可蝕刻多晶矽薄膜層以留下位於閘極電極之一部分上的上橫向部分、位於基材上之下橫向部分，以及沿著閘極結構之側壁，並連接上橫向部分和下橫向部分之垂直部分。圖6係根據操作1206繪示一些實施例之的剖面圖600。
在操作1208中，圖案化並蝕刻間隙壁層，以形成間隙壁。在一些實施例中，根據多晶矽薄膜以圖案化間隙壁層。圖7係根據操作1208繪示一些實施例之的剖面圖700。
在操作1210中，源極/汲極區靠著閘極結構，形成於基材中。在一些實施例中，進行自對準矽化製程以形成矽化物層於源極/汲極區、閘極電極以及多晶矽薄膜的上 表面。圖8係根據操作1210繪示一些實施例之的剖面圖800。
在操作1212中，接觸蝕刻停止層形成於源極/汲極區上，並沿著閘極結構和多晶矽薄膜延伸。圖9係根據操作1212繪示一些實施例之的剖面圖900。
在操作1214中，第一層間介電層形成於接觸蝕刻停止層上。在一些實施例中，複數個溝槽係穿過接觸蝕刻停止層，並形成於基材中。然後，以第一層間介電層填入上述溝槽。圖10係根據操作1214繪示一些實施例之的剖面圖1000。
在操作1216中，形成接觸以延伸過第一層間介電層，並延伸至源極/汲極區、閘極電極以及多晶矽薄膜。圖11係根據操作1216繪示一些實施例之的剖面圖1100。
因此，本發明實施例是有關於一種具有多晶矽薄膜場板的高壓電晶體裝置，以及其相關之製造方法。
在一些實施例中，本發明實施例有關於一種高壓電晶體裝置。上述高壓電晶體裝置包含設置於基材中的源極區和汲極區。高壓電晶體裝置更包含設置於源極區和汲極區之間的閘極電極，且閘極介電層係將閘極電極和基材隔開。高壓電晶體裝置更包含沿著閘極電極和汲極區間的基材之上表面設置的間隙壁，其係沿著接近汲極區之第一閘極側壁延伸，跨越閘極電極的上邊緣，並進一步橫向地延伸以覆蓋閘極電極之上表面的一部份。高壓電晶體裝置更包含場板，其包含多晶矽薄膜，其中場板係沿著間隙壁之上表面和 側壁表面設置，且所述場板與閘極電極和基材係被間隙壁所分開。
依據本發明之實施例，上述高壓電晶體裝置更包含第一層間介電層和複數個接觸。第一層間介電層位於基材、閘極電極以及場板上。而複數個接觸垂直延伸過第一層間介電層，且複數個接觸各自偶合至源極區、汲極區、閘極電極以及場板。在上述的高壓電晶體裝置中，第一金屬接觸係偶合至閘極電極，第一金屬接觸具有第一寬度，第二金屬接觸係偶合至場板，且第一寬度係實質地與第二金屬接觸之第二寬度相等。
依據本發明之上述實施例，上述高壓電晶體裝置更包含第二層間介電層以及複數個金屬線。第二層間介電層係設於第一層間介電層上。複數個金屬線係透過接觸將場板電性偶合至源極區、汲極區或閘極電極。
依據本發明之上述實施例，第一金屬接觸與第二金屬接觸係透過設置於第二層間介電層中的金屬線而電性偶合在一起。
依據本發明之實施例，間隙壁之側壁與場板係垂直對齊。
依據本發明之實施例，間隙壁包含第一氧化層、設置於第一氧化層上之氮化物層，以及設置於氮化物層上之第二氧化層。
依據本發明之實施例，上述高壓電晶體裝置更包含接觸蝕刻停止層(Contact etch stop layer；CESL)， 其係沿著基材之上表面設置，並沿著場板之上表面延伸，跨越未被場板覆蓋之閘極電極之上表面的另一部分，且沿著接近源極區之第二閘極側壁向下延伸。
依據本發明之實施例，金屬矽化物層係被設置，以覆蓋多晶矽薄膜的頂表面。
依據本發明之實施例，上述高壓電晶體裝置更包含第一金屬接觸和第二金屬接觸。所述第一金屬接觸係接觸多晶矽薄膜之上橫向部分。所述第二金屬接觸係與第一金屬接觸橫向地錯置，並接觸多晶矽薄膜之下橫向部分，其中下橫向部分係與上橫向部分垂直地錯置。
在一些實施例中，本發明實施例是有關於一種高壓電晶體裝置。高壓電晶體裝置更包含基材，其包含源極區和汲極區，其中源極區和汲極區具有第一摻雜類型，且藉由具有第二摻雜類型的通道區，將源極區和汲極區隔開。高壓電晶體裝置更包含閘極電極，其係設於源極區和汲極區之間，且閘極介電層將閘極電極與主體區隔開。高壓電晶體裝置更包含沿著基材之上表面設置的間隙壁，其係沿著第一閘極側壁延伸，並進一步沿著閘極電極之上表面延伸。高壓電晶體裝置更包含場板，其包含多晶矽薄膜，和設置於多晶矽薄膜上的矽化鈷層，且場板共形地設於間隙壁上。場板包括下橫向部分、上橫向部分，以及連接下橫向部分和上橫向部分之垂直部分。高壓電晶體裝置更包含複數個金屬接觸，其各自偶合至源極區、汲極區、閘極電極和場板。
依據本發明之實施例，上述間隙壁之側壁與場 板係垂直對齊。
依據本發明之實施例，偶合至源極之第一金屬接觸具有第一寬度，且第一寬度與偶合至場板之第二金屬接觸之第二寬度係實質地相等。
依據本發明之實施例，間隙壁包含第一氧化層，設於第一氧化層上之氮化物層，以及設於氮化物層上之第二氧化層。
依據本發明之實施例，場板與間隙壁係配置於汲極區和閘極電極之間，且場板與間隙壁係延伸以覆蓋閘極電極之上表面的一部分。
依據本發明之上述實施例，高壓電晶體裝置更包含接觸蝕刻停止層，其係沿著基材之上表面設置，沿著場板之上表面延伸，跨越未被場板覆蓋之閘極電極之上表面的另一部分，沿著第二閘極側壁向下延伸，且第二閘極側壁位於間隙壁之相對側。
在又一實施例中，本發明實施例是有關於一種高壓電晶體裝置的製造方法。上述方法包含提供具有源極區和汲極區形成於其中的基材，閘極電極形成於源極區和汲極區之間，且閘極介電層將閘極電極與基材隔開。上述方法更包含沿著基材的上表面形成一或多個介電層，其係沿著閘極電極的側表面向上延伸，並跨越閘極電極的上表面。上述方法更包含沿著一或多個介電層的上表面和側壁形成多晶矽薄膜；以及，圖案化多晶矽薄膜以及一或多個介電層，以沿著汲極區和閘極電極之間的基材之上表面形成間隙壁和場 板，上述間隙壁和場板沿著接近汲極區之閘極側壁延伸，並更橫向地延伸以覆蓋閘極電極之上表面的一部份。上述方法更包含對源極區、汲極區、閘極電極和場板進行矽化製程(Silicide process)。
依據本發明之實施例，所述高壓電晶體裝置的製造方法更包含沿著暴露出的基材、閘極電極以及多晶矽薄膜之上表面和側壁形成接觸蝕刻停止層；形成第一層間介電層於接觸蝕刻停止層上；以及，形成垂直地延伸過第一層間介電層，且各自偶合至源極區、汲極區、閘極電極以及多晶矽薄膜的複數個金屬接觸。
依據本發明之上述實施例，所述高壓電晶體裝置的製造方法更包含在形成第一層間介電層前，形成複數個溝槽於基材中，其中第一層間介電層係填入前述複數個溝槽中，以形成介電隔離結構。
依據本發明之實施例，前述圖案化多晶矽薄膜的操作係使用就定位(In Place)的罩幕的微影製程，接著進行等向性乾式蝕刻。
依據本發明之實施例，圖案化一或多個介電層的操作係根據作為罩幕層的多晶矽薄膜。
以上敘述已概述數個實施例的特徵，因此熟習此技藝者可更了解本發明實施例之態樣。熟悉此技藝者應了解到，其可輕易地使用本發明實施例為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施例相同的目的及/或達到相同的優點。熟悉此技藝者也應了解到，這類對 等架構並未脫離本發明實施例之精神和範圍，且熟悉此技藝者可在不脫離本發明實施例之精神和範圍中，進行各種之更動、取代與潤飾。
100‧‧‧高壓電晶體裝置
102‧‧‧基材
104‧‧‧源極區
105‧‧‧箭號
106‧‧‧汲極區
108‧‧‧閘極結構
109a‧‧‧第一閘極側壁
109b‧‧‧第二閘極側壁
110‧‧‧閘極介電層
112‧‧‧通道區
114‧‧‧漂移區
116‧‧‧閘極結構
118‧‧‧第一層間介電層
120、122‧‧‧接觸
124‧‧‧間隙壁
126‧‧‧第二層間介電層
128‧‧‧金屬線
130‧‧‧多晶矽薄膜
131‧‧‧場板
132‧‧‧導電層
w1‧‧‧第一寬度
w2‧‧‧第二寬度

Claims (1)

  1. 一種高壓電晶體裝置，包含：一源極區以及一汲極區，設於一基材中；一閘極電極，設於該源極區和該汲極區之間，其中一閘極介電層隔開該閘極電極與該基材；一間隙壁，沿著該閘極電極和該汲極區之間的該基材之一上表面設置，並沿著接近該汲極區之一第一閘極側壁延伸，且跨越該閘極電極之一上邊緣，且進一步橫向地延伸以覆蓋該閘極電極之一上表面的一部分；以及一場板，包含一多晶矽薄膜，其中該場板係沿著該間隙壁之一上表面和一側壁設置，且該場板與該閘極電極和該基材係被該間隙壁所分開。
TW105138695A 2016-06-01 2016-11-24 高壓電晶體裝置及其製造方法 TW201743445A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/170,315 US10825905B2 (en) 2016-06-01 2016-06-01 Thin poly field plate design

Publications (1)

Publication Number Publication Date
TW201743445A true TW201743445A (zh) 2017-12-16

Family

ID=60483561

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138695A TW201743445A (zh) 2016-06-01 2016-11-24 高壓電晶體裝置及其製造方法

Country Status (3)

Country Link
US (2) US10825905B2 (zh)
CN (1) CN107452785A (zh)
TW (1) TW201743445A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703728B (zh) * 2019-07-05 2020-09-01 世界先進積體電路股份有限公司 半導體結構
TWI719430B (zh) * 2018-03-21 2021-02-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法
CN117810252A (zh) * 2024-03-01 2024-04-02 合肥晶合集成电路股份有限公司 一种ldmos器件及其制备方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
US9590053B2 (en) 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
KR20190087786A (ko) * 2018-01-17 2019-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
KR20190109685A (ko) * 2018-03-16 2019-09-26 매그나칩 반도체 유한회사 반도체 소자 및 이의 제조방법
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures
JP6981601B2 (ja) * 2018-05-29 2021-12-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10680100B2 (en) * 2018-07-03 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Field structure and methodology
CN110797406A (zh) * 2018-08-01 2020-02-14 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
US10665712B2 (en) * 2018-09-05 2020-05-26 Monolithic Power Systems, Inc. LDMOS device with a field plate contact metal layer with a sub-maximum size
CN109244140A (zh) * 2018-09-29 2019-01-18 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
US11133226B2 (en) * 2018-10-22 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. FUSI gated device formation
CN111755417B (zh) * 2019-03-27 2022-04-12 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10950721B2 (en) * 2019-05-02 2021-03-16 Qualcomm Incorporated Self-aligned high voltage transistor
TWI719538B (zh) * 2019-07-17 2021-02-21 世界先進積體電路股份有限公司 半導體裝置及其操作方法
CN112635540B (zh) * 2019-10-08 2022-09-09 无锡华润上华科技有限公司 Ldmos器件及其制备方法
US10964788B1 (en) 2019-11-27 2021-03-30 Vanguard International Semiconductor Corporation Semiconductor device and operating method thereof
KR102362576B1 (ko) * 2020-04-02 2022-02-11 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
CN113809177B (zh) * 2020-08-31 2025-10-31 台积电(中国)有限公司 半导体器件及其制造方法
TWI768654B (zh) * 2021-01-14 2022-06-21 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11631766B2 (en) * 2021-03-29 2023-04-18 United Microelectronics Corp. Semiconductor device
CN115206802B (zh) * 2021-04-12 2025-11-04 联华电子股份有限公司 横向扩散金属氧化物半导体元件及其制作方法
KR102824278B1 (ko) * 2021-04-16 2025-06-23 주식회사 디비하이텍 반도체 소자 및 제조방법
KR102528066B1 (ko) 2021-04-23 2023-05-03 주식회사 키파운드리 낮은 온 저항 및 낮은 기생 정전 용량을 갖는 반도체 소자 및 그의 제조 방법
US11742389B2 (en) 2021-05-18 2023-08-29 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same
US12068376B2 (en) * 2021-08-05 2024-08-20 Taiwan Semiconductor Manufacturing Company Limited Metal field plates
CN116190429A (zh) * 2021-11-26 2023-05-30 世界先进积体电路股份有限公司 半导体装置及其制作方法
CN114242593A (zh) * 2021-12-13 2022-03-25 上海华虹宏力半导体制造有限公司 一种rfldmos器件及其制造方法
US20230231020A1 (en) * 2022-01-17 2023-07-20 Texas Instruments Incorporated Field plating at source side of gate bias mosfets to prevent vt shift
CN114171585B (zh) * 2022-02-10 2022-05-17 北京芯可鉴科技有限公司 一种ldmosfet、制备方法及芯片和电路
CN114927421B (zh) * 2022-05-18 2025-06-06 捷捷微电(南通)科技有限公司 一种沟槽肖特基器件及其制作方法
US20240097051A1 (en) * 2022-09-16 2024-03-21 Taiwan Semiconductor Manufacturing Company Ltd. Schottky diode and method for forming the same
US20240162345A1 (en) * 2022-11-10 2024-05-16 Globalfoundries U.S. Inc. Transistor with metal field plate contact
CN115863439A (zh) * 2023-02-28 2023-03-28 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法
CN116504840B (zh) * 2023-06-25 2023-09-22 粤芯半导体技术股份有限公司 横向扩散金属氧化物半导体器件及其制造方法
TWI861978B (zh) * 2023-07-03 2024-11-11 力晶積成電子製造股份有限公司 電晶體結構
CN121099701A (zh) * 2025-11-12 2025-12-09 合肥晶合集成电路股份有限公司 半导体器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683349B1 (en) * 1999-10-29 2004-01-27 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
EP1717850A1 (en) * 2005-04-29 2006-11-02 STMicroelectronics S.r.l. Method of manufacturing a lateral power MOS transistor
EP1905098B1 (en) * 2005-07-13 2019-11-20 Ampleon Netherlands B.V. Ldmos transistor
KR100790261B1 (ko) * 2006-12-27 2008-01-02 동부일렉트로닉스 주식회사 디모스 소자 제조 방법
JP2012109425A (ja) * 2010-11-18 2012-06-07 Panasonic Corp 半導体装置及びその製造方法
US8525261B2 (en) * 2010-11-23 2013-09-03 Macronix International Co., Ltd. Semiconductor device having a split gate and a super-junction structure
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN103035727B (zh) * 2012-11-09 2015-08-19 上海华虹宏力半导体制造有限公司 Rfldmos器件及制造方法
CN103035730B (zh) * 2012-12-07 2015-12-02 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN103050541B (zh) * 2013-01-06 2015-08-19 上海华虹宏力半导体制造有限公司 一种射频ldmos器件及其制造方法
US9000517B2 (en) * 2013-01-11 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US9653561B2 (en) * 2013-03-12 2017-05-16 Macronix International Co., Ltd. Low on resistance semiconductor device
KR101452619B1 (ko) * 2013-03-13 2014-10-23 주식회사 동부하이텍 부트스트랩 전계효과 트랜지스터 및 그 제조 방법
US9012988B2 (en) * 2013-08-15 2015-04-21 Vanguard International Semiconductor Corporation Semiconductor device with a step gate dielectric structure
US9306013B2 (en) * 2014-05-23 2016-04-05 Texas Instruments Incorporated Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies
US10629726B2 (en) * 2014-12-16 2020-04-21 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same
US9343572B1 (en) * 2015-01-23 2016-05-17 Vangaurd International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719430B (zh) * 2018-03-21 2021-02-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI703728B (zh) * 2019-07-05 2020-09-01 世界先進積體電路股份有限公司 半導體結構
CN117810252A (zh) * 2024-03-01 2024-04-02 合肥晶合集成电路股份有限公司 一种ldmos器件及其制备方法
CN117810252B (zh) * 2024-03-01 2024-05-10 合肥晶合集成电路股份有限公司 一种ldmos器件及其制备方法

Also Published As

Publication number Publication date
US20200395451A1 (en) 2020-12-17
US10825905B2 (en) 2020-11-03
US11515398B2 (en) 2022-11-29
CN107452785A (zh) 2017-12-08
US20170352731A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
US11515398B2 (en) Thin poly field plate design
US11450757B2 (en) FinFET device and methods of forming
CN109244033B (zh) 具有气隙结构的射频开关
US10847650B2 (en) Semiconductor structure and associated fabricating method
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
TWI719430B (zh) 積體晶片及其形成方法
TWI696242B (zh) 用於形成薄的絕緣體上半導體基板的方法
US20210210389A1 (en) Semiconductor device with fin structures
US20190097029A1 (en) Structure and Method for Vertical Tunneling Field Effect Transistor with Leveled Source and Drain
TW201801154A (zh) 高電壓電晶體裝置及其製造方法
CN112825327B (zh) 半导体结构及其形成方法
US10840145B2 (en) Vertical field-effect transistor devices with non-uniform thickness bottom spacers
US12349437B2 (en) Method of fabricating a semiconductor device including source/drain contacts having different heights and different widths
CN114664937A (zh) 半导体装置结构及其形成方法
US11728348B2 (en) Vertically stacked field effect transistors
US11908891B2 (en) High voltage device with gate extensions
US12191374B2 (en) Semiconductor device with reduced flicker noise
KR102404493B1 (ko) 게이트 연장부들을 갖는 고전압 디바이스
KR20190056341A (ko) 듀얼 게이트 유전체 트랜지스터
US11316043B2 (en) Semiconductor transistor device and method of manufacturing the same
US20210159323A1 (en) Transistor formed with spacer
US12205949B1 (en) High-voltage semiconductor device structures
US12349459B1 (en) High-voltage semiconductor device structures