TWI768119B - 包含晶片堆疊的半導體封裝 - Google Patents

Abstract

一種半導體封裝可包括第一晶片堆疊、第二晶片堆疊和第三晶片堆疊。所述第三晶片堆疊可包括第三半導體晶片，該第三晶片堆疊耦接到第一晶片堆疊和第二晶片堆疊二者。

Description

包含晶片堆疊的半導體封裝

各種實施方式總體上涉及半導體封裝技術，更具體地講，涉及包括晶片堆疊的半導體封裝。

相關申請的交叉引用

本申請主張2018年1月15日提交的韓國專利申請第10-2018-0005270號的優先權，其整體通過引用併入本文。

在各種電子產品中需要具有大容量的半導體封裝。因此，已提出各種封裝結構以增加嵌入在單個半導體封裝中的半導體晶片的數量。例如，至少兩個半導體晶片可被層疊以提供層疊封裝。諸如半導體封裝的厚度和尺寸的形狀因數可能有限。很多努力集中在將多個半導體晶片嵌入在具有有限厚度和/或有限尺寸的單個半導體封裝中。

根據實施方式，可提供一種半導體封裝。該半導體封裝可包括第一晶片堆疊、第二晶片堆疊和第三晶片堆疊。所述第三晶片堆疊可包括被層疊成偏移並由第一晶片堆疊和第二晶片堆疊二者支撐的第三半導體晶片。

根據另一實施方式，可提供一種半導體封裝。該半導體封裝可 包括：第一晶片堆疊，其包括在封裝基板上層疊成偏移的第一半導體晶片；第二晶片堆疊，其包括在封裝基板上層疊成偏移的第二半導體晶片；以及第三晶片堆疊，其包括被層疊成偏移並由第一晶片堆疊和第二晶片堆疊二者支撐的第三半導體晶片。該半導體封裝可包括連接器，所述連接器的第一端連接到第一半導體晶片、第二半導體晶片和第三半導體晶片。該半導體封裝可包括接合指狀物，所述接合指狀物連接到連接器的與第一端相對的第二端。接合指狀物可在封裝基板上沿著封裝基板的第一邊緣、封裝基板的與第一邊緣相對的第二邊緣和封裝基板的將第一邊緣連接到第二邊緣的第三邊緣排列。

根據另一實施方式，可提供一種半導體封裝。該半導體封裝可包括在封裝基板上的第一晶片堆疊。該第一晶片堆疊可包括被層疊成偏移的第一半導體晶片。該半導體封裝可包括在封裝基板上的第二晶片堆疊。該第二晶片堆疊可包括被層疊成偏移的第二半導體晶片。該半導體封裝可包括第三晶片堆疊，該第三晶片堆疊被配置為將第一晶片堆疊與第二晶片堆疊結合以防止第一晶片堆疊和第二晶片堆疊坍塌。

100‧‧‧封裝基板

100S‧‧‧半導體封裝

110‧‧‧封裝基板

111‧‧‧第一表面

112‧‧‧第二表面

113‧‧‧第一邊緣

113E‧‧‧第一接合指狀物區域

114‧‧‧第二邊緣

114E‧‧‧第二接合指狀物區域

115‧‧‧第三邊緣

115E‧‧‧第三接合指狀物區域

116‧‧‧第四邊緣

120‧‧‧第一晶片堆疊

121‧‧‧第一晶片/半導體晶片

121B‧‧‧第一下側晶片

121E‧‧‧第一邊緣區域

121U‧‧‧第一上側晶片

123‧‧‧第一上梯結構

123R‧‧‧第一反梯結構

129‧‧‧第一角部

130‧‧‧第二晶片堆疊

131‧‧‧第二晶片/半導體晶片

131E‧‧‧第二邊緣區域

133‧‧‧第二上梯結構

133R‧‧‧第二反梯結構

139‧‧‧第二角部

140‧‧‧第三晶片堆疊

140B‧‧‧第一子晶片堆疊

140U‧‧‧第二子晶片堆疊

141‧‧‧第三晶片/半導體晶片

141E‧‧‧第三邊緣區域

143‧‧‧第三上梯結構

143R‧‧‧第三反梯結構

150‧‧‧接合襯墊

152‧‧‧第一接合襯墊

153‧‧‧第二接合襯墊

154‧‧‧第三接合襯墊

154B‧‧‧第一子接合襯墊

154U‧‧‧第二子接合襯墊

160‧‧‧接合指狀物

162‧‧‧第一接合指狀物

163‧‧‧第二接合指狀物

164‧‧‧第三接合指狀物

164B‧‧‧第一子接合指狀物

164U‧‧‧第二子接合指狀物

170‧‧‧內連接器

172‧‧‧第一內連接器

173‧‧‧第二內連接器

174‧‧‧第三內連接器

174B‧‧‧第一子連接器

174L‧‧‧長部

174U‧‧‧第二子連接器

180‧‧‧外連接器

190‧‧‧囊封物

192‧‧‧第一側表面

193‧‧‧第二側表面

194‧‧‧第三側表面

195‧‧‧頂表面

196‧‧‧部分

7800‧‧‧記憶卡

7810‧‧‧記憶體

7820‧‧‧記憶體控制器

7830‧‧‧主機

8710‧‧‧電子系統

8711‧‧‧控制器

8712‧‧‧輸入/輸出裝置

8713‧‧‧記憶體

8714‧‧‧介面

8715‧‧‧匯流排

A-A’‧‧‧線

B1-B1’‧‧‧線

B2-B2’‧‧‧線

C-C’‧‧‧線

D-D’‧‧‧線

D1‧‧‧第一偏移方向

D2‧‧‧第二偏移方向

D3‧‧‧第三偏移方向

H‧‧‧高度

I‧‧‧空間

W‧‧‧距離

圖1是示出根據實施方式的半導體封裝的平面圖。

圖2是沿著圖1的線A-A’截取的橫截面圖。

圖3是沿著圖1的線B1-B1’截取的橫截面圖。

圖4是沿著圖1的線B2-B2’截取的橫截面圖。

圖5是示出根據另一實施方式的半導體封裝的平面圖。

圖6是沿著圖5的線C-C’截取的橫截面圖。

圖7是沿著圖5的線D-D’截取的橫截面圖。

圖8是示出採用包括根據實施方式的半導體封裝的記憶卡的電子 系統的方塊圖。

圖9是示出包括根據實施方式的半導體封裝的另一電子系統的方塊圖。

以下將參照附圖描述本公開的各種實施方式。然而，這裡所描述的實施方式僅是為了例示，而非旨在限制本公開的範圍。

本文所使用的術語可對應於考慮其在本公開的實施方式中的功能而選擇的詞，術語的含義可根據本公開的實施方式所屬領域中的具有通常技術人員而不同地解釋。如果被詳細定義，則術語可根據所述定義來解釋。除非另外定義，否則本文所使用的術語(包括技術術語和科學術語)具有本公開的實施方式所屬領域中的具有通常技術人員通常理解的相同含義。

將理解，儘管本文中可使用術語“第一”、“第二”、“第三”等來描述各種元件，這些元件不應受這些術語限制。這些術語僅用於將一個元件區別於另一元件，而非用於僅定義元件本身或者意指特定順序。

還將理解，當元件或層被稱為在另一元件或層“上”、“上方”、“下”、“下方”或“外側”時，該元件或層可與另一元件或層直接接觸，或者可存在中間元件或層。用於描述元件或層之間的關係的其它詞語應該以類似的方式解釋(例如，“在...之間”與“直接在...之間”或者“相鄰”與“直接相鄰”)。

諸如“在...之下”、“在...下面”、“下”、“上面”、“上”、“頂部”、“底部”等的空間相對術語可用於描述元件和/或特徵與另一元件和/或特徵的關係(例如，如圖中所示)。將理解，除了附圖中所描繪的取向之外，空間相對術語旨在涵蓋裝置在使用和/或操作中的不同取向。例如，當附圖中的裝置翻轉時，被描述為在其它元件或特徵下面和/或之下的元件將被取向為在其它元件或 特徵上面。裝置可按照其它方式取向(旋轉90度或處於其它取向)並且相應地解釋本文中所使用的空間相對描述符。

半導體封裝可包括諸如半導體晶片或半導體晶粒的電子裝置。半導體晶片或半導體晶粒可通過使用晶粒切割製程將諸如晶圓的半導體基板分離成多片來獲得。半導體晶片可對應於記憶體晶片、邏輯晶片(包括特定應用積體電路(application specific integrated circuits，ASIC)晶片)或系統晶片(system-on-chips，SoC)。記憶體晶片可包括整合在半導體基板上的動態隨機存取記憶體(dynamic random access memory，DRAM)電路、靜態隨機存取記憶體(static random access memory，SRAM)電路、NAND型快閃記憶體電路、NOR型快閃記憶體電路、磁隨機存取記憶體(magnetic random access memory，MRAM)電路、電阻式隨機存取記憶體(resistive random access memory，ReRAM)電路、鐵電隨機存取記憶體(ferroelectric random access memory，FeRAM)電路或相變隨機存取記憶體(phase change random access memory，PcRAM)電路。邏輯晶片可包括整合在半導體基板上的邏輯電路。半導體封裝可用在諸如行動電話的通訊系統、與生物技術或保健關聯的電子系統或可穿戴電子系統中。

貫穿說明書，相同的標號表示相同的元件。即使標號未參照一幅圖提及或描述，該標號也可參照另一幅圖提及或描述。另外，即使標號未在一幅圖中示出，其也可參照另一幅圖提及或描述。

圖1是示出根據實施方式的半導體封裝100的平面圖。圖2是沿著圖1的線A-A’截取的橫截面圖。圖3是沿著圖1的線B1-B1’截取的橫截面圖。圖4是沿著圖1的線B2-B2’截取的橫截面圖。

參照圖1和圖2，半導體封裝100可被配置為包括第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140。第一晶片堆疊120和第二晶片堆疊 130可被設置在封裝基板110的第一表面111上。第一晶片堆疊120和第二晶片堆疊130可被設置為在平面圖中彼此間隔開。第一晶片堆疊120和第二晶片堆疊130可被設置為支撐第三晶片堆疊140。第一晶片堆疊120和第二晶片堆疊130可像橋墩一樣支撐第三晶片堆疊140。因此，第三晶片堆疊140的兩端可像橋面一樣分別置於第一晶片堆疊120和第二晶片堆疊130上。

第一晶片堆疊120可以是包括層疊在封裝基板110上的第一晶片121的層疊結構。第二晶片堆疊130可以是包括層疊在封裝基板110上的第二晶片131的層疊結構。第一晶片堆疊120和第二晶片堆疊130可被設置在封裝基板110上以彼此面對。第一晶片堆疊120和第二晶片堆疊130可被設置在封裝基板110上以對於它們之間的垂直線(未示出)具有對稱結構。

第一晶片堆疊120和第二晶片堆疊130可被設置在基本上同一平面上，並且可在橫向上彼此間隔開以支撐第三晶片堆疊140。因此，可在第一晶片堆疊120和第二晶片堆疊130之間提供空間(圖2的I)，並且空間I可位於第三晶片堆疊140下方。第三晶片堆疊140可與封裝基板110的第一表面111間隔開與第一晶片堆疊120或第二晶片堆疊130的高度H對應的距離。

第一晶片堆疊120和第二晶片堆疊130可具有基本上相同的高度H。第一晶片堆疊120可具有朝著第二晶片堆疊130橫向突出的懸突(overhang)。第一晶片堆疊120可具有朝著第二晶片堆疊130突出的第一角部129，第一角部129相對於第一晶片堆疊120的其它角部(即，與第一晶片堆疊120的其它角部距第二晶片堆疊130的距離相比)最接近第二晶片堆疊130。第二晶片堆疊130可具有朝著第一晶片堆疊120橫向突出的懸突。第二晶片堆疊130可具有朝著第一晶片堆疊120突出的第二角部139，第二角部139相對於第二晶片堆疊130的其它角部(即，與第二晶片堆疊130的其它角部距第一晶片堆疊120的距離相比)最接近第一晶片堆疊120。第一角部129和第二角部139可位於 基本上相同的高度處。第一晶片堆疊120的高度H可對應於封裝基板110的第一表面111與構成第一晶片堆疊120的第一晶片121中的最上晶片的頂表面之間的距離。由於第一晶片堆疊120和第二晶片堆疊130具有基本上相同的高度H，所以第三晶片堆疊140可由第一晶片堆疊120和第二晶片堆疊130穩定地支撐。由於第一晶片堆疊120和第二晶片堆疊130具有基本上相同的高度H，所以第三晶片堆疊140可保持水準。因此，構成第三晶片堆疊140的第三晶片141可穩定地層疊，以使得第三晶片堆疊140穩定地懸在第一晶片堆疊120和第二晶片堆疊130上方。

由於第三晶片堆疊140被置於第一晶片堆疊120和第二晶片堆疊130上，所以如果第三晶片堆疊140被接合到第一晶片堆疊120和第二晶片堆疊130或者與第一晶片堆疊120和第二晶片堆疊130組合，則第一晶片堆疊120和第二晶片堆疊130可由第三晶片堆疊140牢固地固定。因此，第三晶片堆疊140可抑制可導致層疊故障的第一晶片堆疊120和第二晶片堆疊130的坍塌或翹曲。即，第三晶片堆疊140可充當第一晶片堆疊120和第二晶片堆疊130的結合構件。因此，即使構成第一晶片堆疊120的第一晶片121的數量和構成第二晶片堆疊130的第二晶片131的數量增加，第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140也可提供穩定的結構。

再參照圖1和圖2，第一晶片堆疊120的第一晶片121可被層疊成在第一橫向方向上偏移以提供臺階結構。第二晶片堆疊130的第二晶片131可被層疊成在與第一橫向方向相反的第二橫向方向上偏移以提供臺階結構。第一晶片堆疊120和第二晶片堆疊130可具有對稱結構。

在實施方式中，第一晶片121可被層疊成在第一偏移方向D1上偏移。例如，如果多個第一晶片121中的一個對應於第一上側晶片121U，多個第一晶片121中的另一個對應於位於第一上側晶片121U下方的第一下側晶片 121B，則第一上側晶片121U可在第一偏移方向D1上相對於第一下側晶片121B橫向偏移特定距離。第一上側晶片121U可被層疊在第一下側晶片121B上以暴露第一下側晶片121B的第一邊緣區域121E。即，第一上側晶片121U可被層疊在第一下側晶片121B上以暴露第一下側晶片121B的與第二晶片堆疊130相對的第一邊緣區域121E。因此，第一晶片121可依次層疊以在第一偏移方向D1上偏移，以提供第一晶片堆疊120。

第一晶片堆疊120可具有朝著第一偏移方向D1的第一上梯結構(up-stair structure)123。第一上梯結構123可具有從封裝基板110的第一表面111朝著第三晶片堆疊140的上升臺階。第一上梯結構123可被設置為面向覆蓋第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140的囊封物190的第一側表面192。第一上梯結構123可被設置為露出第一晶片121的與第二晶片堆疊130相對的第一邊緣區域121E。在這種情況下，與封裝基板110的任何其它邊緣相比，第一晶片121的露出的第一邊緣區域121E可被設置為相對更靠近與封裝基板110的角部對應的第一邊緣113。第一上梯結構123可被設置為與第一邊緣113相鄰。

第一晶片堆疊120可具有與第一上梯結構123相反的第一反梯結構(reverse stair structure)123R。第一反梯結構123R可具有第一上梯結構123的相反形狀。

第二晶片131可被層疊成在第二偏移方向D2上偏移以提供第二晶片堆疊130。第二偏移方向D2可以是第一偏移方向D1的相反方向。第二晶片131可被層疊成在第二偏移方向D2上依次偏移特定距離。第二晶片堆疊130可具有朝著第二偏移方向D2的第二上梯結構133。第二上梯結構133可具有從封裝基板110的第一表面111朝著第三晶片堆疊140的上升臺階。第二上梯結構133可被設置為面向囊封物190的第二側表面193。第二上梯結構133可被設置為暴露第 二晶片131的與第一晶片堆疊120相對的第二邊緣區域131E。在這種情況下，與封裝基板110的任何其它邊緣相比，第二晶片131的露出的第二邊緣區域131E可被設置為相對更靠近封裝基板110的與第一邊緣113相對的第二邊緣114。

第二晶片堆疊130可具有與第二上梯結構133相反的第二反梯結構133R。第二反梯結構133R可具有第二上梯結構133的相反形狀。第二反梯結構133R可被設置為面向第一反梯結構123R。因此，隨著封裝基板110的第一表面111上方的高度變得更靠近第三晶片堆疊140，在該高度處第一晶片堆疊120與第二晶片堆疊130之間的距離可減小。第二上梯結構133可被設置為與第二邊緣114相鄰。在第一晶片堆疊120的最接近封裝基板110的第一邊緣113的最外側邊緣(例如，多個第一晶片121中的最下晶片的面向第一邊緣113的側邊緣)與第二晶片堆疊130的最接近封裝基板110的第二邊緣114的最外側邊緣(例如，多個第二晶片131中的最下晶片的面向第二邊緣114的側邊緣)之間可提供距離W。

由於第一晶片堆疊120和第二晶片堆疊130如上所述被設置為彼此面對，所以如圖2所示，第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140可呈現與三角形形狀或梯形形狀相似的橫截面圖。因此，第三晶片堆疊140可由第一晶片堆疊120和第二晶片堆疊130穩定地支撐。即，即使構成第三晶片堆疊140的第三晶片141的數量增加，第三晶片141也可被穩定地層疊以使得第三晶片堆疊140穩定地懸在第一晶片堆疊120和第二晶片堆疊130上方。因此，如圖2所示，第三晶片141的數量可大於第一晶片121或第二晶片131的數量。例如，第一晶片121的數量可等於第二晶片131的數量，並且第三晶片141的數量可以是第一晶片121或第二晶片131的數量的兩倍。

參照圖1和圖3，第三晶片141可被層疊成在第三偏移方向D3上偏移。即，第一晶片121的第一偏移方向D1、第二晶片131的第二偏移方向D2 和第三晶片141的第三偏移方向D3可彼此不同。第三偏移方向D3可與第一偏移方向D1和第二偏移方向D2以特定角度(例如，從平面圖看時，直角)交叉。例如，第三偏移方向D3可以是從封裝基板110的第三邊緣115朝著封裝基板110的與第三邊緣115相對的第四邊緣116的方向。第三邊緣115可以是將封裝基板110的第一邊緣113連接到封裝基板110的第二邊緣114的封裝基板110的邊緣。第一偏移方向D1可以是從第一邊緣113朝著第二邊緣114的方向，並且第二偏移方向D2可以是從第二邊緣114朝著第一邊緣113的方向。

第三晶片141可依次層疊以分別在第三偏移方向D3上偏移特定距離。第三晶片堆疊140可具有朝著第三偏移方向D3的第三上梯結構143。第三上梯結構143可具有從第一晶片堆疊120和第二晶片堆疊130朝著囊封物190的頂表面195的上升臺階。第三上梯結構143可被設置為面向囊封物190的第三側表面194。囊封物190的第三側表面194可將囊封物190的第一側表面192連接到囊封物190的第二側表面193。

第三上梯結構143可被設置為暴露第三晶片141的第三邊緣區域141E。在這種情況下，與封裝基板110的任何其它邊緣相比，第三晶片131的露出的第三邊緣區域141E可被設置為相對更靠近封裝基板110的第三邊緣115。如圖3所示，第三晶片堆疊140可具有與第三上梯結構143相反的第三反梯結構143R。第三反梯結構143R可具有第三上梯結構143的相反形狀。

參照圖1、圖2和圖4，第三晶片堆疊140的兩個下部可分別由第一晶片堆疊120和第二晶片堆疊130支撐。第一晶片堆疊120和第二晶片堆疊130之間的空間I可由囊封物190的部分196填充。因此，第三晶片堆疊140可被設置為與封裝基板110的第一表面111間隔開囊封物190的部分196的厚度。囊封物190的部分196可支撐第三晶片堆疊140的底表面。此外，第一晶片堆疊120和第二晶片堆疊130可與封裝基板110的第一表面111直接接觸並且可由封裝基板110支 撐。

再參照圖2，封裝基板110可被配置為包括互連結構。例如，封裝基板110可包括印刷電路板(printed circuit board，PCB)、插入物或柔性印刷電路板(flexible printed circuit board，FPCB)。外連接器180(例如，焊球或凸塊)可被設置在封裝基板110的與第一晶片堆疊120和第二晶片堆疊130相對的第二表面112上。外連接器180可將封裝基板110的第一表面111上的第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140(即，第一晶片121、第二晶片131和第三晶片141)電連接或信號連接到外部裝置(未示出)。

半導體封裝100可被配置為包括囊封物190。囊封物190可形成為覆蓋封裝基板110的第一表面111並且完全或部分覆蓋第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140。囊封物190可使用模塑製程來形成。囊封物190可形成為包括各種介電材料中的至少一種或者各種絕緣材料中的至少一種。例如，囊封物190可使用模塑製程由環氧樹脂模塑化合物(epoxy molding compound，EMC)材料形成。

構成第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140的第一晶片121、第二晶片131和第三晶片141可以是具有相同尺寸(即，相同厚度和寬度)、相同形狀和相同功能的半導體晶片。另選地，第一晶片121、第二晶片131和第三晶片141當中的至少兩個晶片可具有不同的尺寸、不同的形狀或不同的功能。第一晶片121、第二晶片131或第三晶片141中的至少兩個晶片可具有尺寸或功能不同的晶片。第一晶片121、第二晶片131和第三晶片141中的至少兩個晶片可具有不同的積體電路。在實施方式中，第一晶片121、第二晶片131和第三晶片141全部可以是記憶體晶片，其各自包括多個記憶體單元。

圖5是示出根據另一實施方式的半導體封裝100S的平面圖。圖6是沿著圖5的線C-C’截取的橫截面圖，圖7是沿著圖5的線D-D’截取的橫截面 圖。與圖1、圖2和圖3所示的半導體封裝100相比，圖5、圖6和圖7所示的半導體封裝100S還可包括內連接器170。在圖5中，圖1至圖4中所使用的相同標號表示相同的元件。

參照圖5、圖6和圖7，半導體封裝100S可包括設置在封裝基板110上的第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140以及覆蓋第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140的囊封物190。內連接器170可被設置為將包括在第一晶片堆疊120、第二晶片堆疊130和第三晶片堆疊140中的半導體晶片121、131和141電連接到封裝基板110。內連接器170的第一端可電連接到半導體晶片121、131和141，內連接器170的第二端可電連接到封裝基板110的接合指狀物160。內連接器170可以是接合導線(例如，金屬導線)。

接合指狀物160可被設置在封裝基板110的第一表面111上。接合指狀物160可以是連接到包括在封裝基板110中的互連圖案(未示出)的導電圖案。互連圖案可以是形成在封裝基板110中或封裝基板110上的導電圖案。互連圖案可將接合指狀物160電連接到設置在封裝基板110的與第一晶片堆疊120和第二晶片堆疊130相對的第二表面112上的外連接器(圖2的180)。

接合指狀物160可被設置在分別被設置為與封裝基板110的第一邊緣113、第二邊緣114和第三邊緣115相鄰的第一接合指狀物區域113E、第二接合指狀物區域114E和第三接合指狀物區域115E中。第一接合指狀物區域113E可以是與封裝基板110的第一邊緣113相鄰的第一表面111的邊緣區域。第一接合指狀物區域113E可位於封裝基板110的第一邊緣113與第一晶片堆疊120之間。第二接合指狀物區域114E可位於封裝基板110的第二邊緣114與第二晶片堆疊130之間。第三接合指狀物區域115E可位於封裝基板110的第三邊緣115與第三晶片堆疊140之間。

接合指狀物160中的第一接合指狀物162可設置在第一接合指狀物區域113E中。第一接合指狀物162可平行於第一邊緣113排列成一行。第一接合指狀物162可被設置為分別與設置在各個第一晶片121上的第一接合襯墊152對應。接合指狀物160中的第二接合指狀物163可設置在第二接合指狀物區域114E中。第二接合指狀物163可平行於第二邊緣114排列成一行。第二接合指狀物163可被設置為分別與設置在各個第二晶片131上的第二接合襯墊153對應。接合指狀物160中的第三接合指狀物164可設置在第三接合指狀物區域115E中。第三接合指狀物164可平行於第三邊緣115排列成一行。第三接合指狀物164可被設置為分別與設置在各個第三晶片141上的第三接合襯墊154對應。由於第三邊緣115將第一邊緣113連接到第二邊緣114，所以在平面圖中，沿著邊緣113、114和115排列的第一接合指狀物162、第二接合指狀物163和第三接合指狀物164可呈現“U”形形狀或馬蹄形形狀。

包括第一接合襯墊152、第二接合襯墊153和第三接合襯墊154的接合襯墊150可被設置在半導體晶片121、131和141上以與接合指狀物160對應。第一接合襯墊152可被設置在包括在第一晶片堆疊120中的第一半導體晶片121的第一邊緣區域121E上。由於第一半導體晶片121被層疊成偏移，所以第一邊緣區域121E和第一接合襯墊152可能未被第一半導體晶片121覆蓋。由於第一邊緣區域121E提供第一上梯結構123，所以第一接合襯墊152也可被設置在第一上梯結構123上。

內連接器170中的第一內連接器172可將第一接合襯墊152連接到第一接合指狀物162。第一內連接器172可從第一晶片堆疊120朝著封裝基板110的第一邊緣113延伸。第一內連接器172可沿著第一上梯結構123從第一接合指狀物162朝著第三晶片堆疊140延伸。

第二接合襯墊153可被設置在包括在第二晶片堆疊130中的第二 半導體晶片131的第二邊緣區域131E上。由於第二半導體晶片131被層疊成偏移，所以第二邊緣區域131E和第二接合襯墊153可能未被第二半導體晶片131覆蓋。內連接器170中的第二內連接器173可將第二接合襯墊153連接到第二接合指狀物163。第二內連接器173可從第二晶片堆疊130朝著封裝基板110的第二邊緣114延伸。第二內連接器173可沿著第二上梯結構133從第二接合指狀物163朝著第三晶片堆疊140延伸。

第三接合襯墊154可被設置在包括在第三晶片堆疊140中的第三半導體晶片141的第三邊緣區域141E上。由於第三半導體晶片141被層疊成偏移，所以第三邊緣區域141E和第三接合襯墊154可能未被第三半導體晶片141覆蓋。內連接器170中的第三內連接器174可將第三接合襯墊154連接到第三接合指狀物164。第三內連接器174可從第三晶片堆疊140朝著封裝基板110的第三邊緣115延伸。第三內連接器174可沿著第三上梯結構143從第三接合指狀物164延伸。

再參照圖5，第三晶片堆疊140可包括位於相對較低位置的第一子晶片堆疊140B以及位於相對較高位置的第二子晶片堆疊140U。即，第二子晶片堆疊140U可層疊在第一子晶片堆疊140B上。因此，第三接合襯墊154也可包括第一子接合襯墊154B和第二子接合襯墊154U。第一子接合襯墊154B可屬於第一子晶片堆疊140B，第二子接合襯墊154U可屬於第二子晶片堆疊140U。第三接合指狀物164也可包括第一子接合指狀物164B和第二子接合指狀物164U。第三內連接器174也可包括第一子連接器174B和第二子連接器174U。

第一子連接器174B可將包括在第一子晶片堆疊140B中的第三半導體晶片141連接到封裝基板110。即，第一子連接器174B可將包括在第一子晶片堆疊140B中的第三半導體晶片141的第一子接合襯墊154B連接到包括在第三接合指狀物164中的第一子接合指狀物164B。第二子連接器174U可將包括在第 二子晶片堆疊140U中的第三半導體晶片141連接到封裝基板110。即，第二子連接器174U可將包括在第二子晶片堆疊140U中的第三半導體晶片141的第二子接合襯墊154U連接到包括在第三接合指狀物164中的第二子接合指狀物164U。

第二子連接器174U可比第一子連接器174B長。因此，各個第二子連接器174U的長部174L可能不想要地翹曲或下垂。即，由於各個第二子連接器174U具有用於將多個第三內連接器174中的一個連接到位於比第一子晶片堆疊140B高的高度的第二子晶片堆疊140U的長部174L，第二子連接器174U可能容易地下垂。在實施方式中，第二子連接器174U可包括比第一子連接器174B長的導線(例如，金屬導線)。

當第二子連接器174U的長部174L向下翹曲或下垂時，第二子連接器174U必須與第一子連接器174B電絕緣。因此，第一子連接器174B和第二子連接器174U可沿著與封裝基板110的第三邊緣115平行的方向交替地排列，以增加第一子連接器174B和第二子連接器174U之間的距離。在這種情況下，即使第二子連接器174U的長部174L向下翹曲或下垂，也可防止第一子連接器174B和第二子連接器174U之間的電接觸。

由於第一子連接器174B和第二子連接器174U可交替地排列，所以第一子接合指狀物164B和第二子接合指狀物164U也可在第三接合指狀物區域115E中沿著與封裝基板110的第三邊緣115平行的方向交替地排列。

在實施方式中，由於第三內連接器174包括第一子連接器174B和第二子連接器174U，所以連接到第一子連接器174B或第二子連接器174U中的任一個的第三半導體晶片141的數量可等於連接到多個第一內連接器172中的任一個的第一半導體晶片121的數量。即，連接到各個內連接器170的半導體晶片121、131或141的數量可固定在特定值(例如，四個)。因此，構成第一晶片堆疊120的第一半導體晶片121的數量、構成第二晶片堆疊130的第二半導體 晶片131的數量、構成第一子晶片堆疊140B的第三半導體晶片141的數量和構成第二子晶片堆疊140U的第三半導體晶片141的數量可彼此相等。因此，構成第三晶片堆疊140的第三半導體晶片141的數量可以是構成第一晶片堆疊120的第一半導體晶片121的數量的兩倍。結果，嵌入在半導體封裝100S中的半導體晶片121、131和141的總數可增加。

再參照圖5和圖7，當從平面圖看時，第三接合襯墊154可被設置為與第一晶片堆疊120或第二晶片堆疊130交疊。因此，當第三內連接器174接合到第三接合襯墊154時，第一晶片堆疊120或第二晶片堆疊130可穩定地支撐第三接合襯墊154。例如，第三內連接器174可使用接合製程來形成。更具體地講，當金屬導線接合到第三接合襯墊154時，特定壓力或特定衝擊被施加到第三接合襯墊154。在這種情況下，位於第三接合襯墊154下方的第一晶片堆疊120或第二晶片堆疊130可支撐被施加有特定壓力或特定衝擊的第三接合襯墊154。因此，可穩定地將金屬導線接合到第三接合襯墊154。

根據上述本公開的實施方式，可增加嵌入在具有有限平面面積的半導體封裝100S中的半導體晶片121、131和141的數量。因此，可在需要大量存放區的電子裝置中(例如，在固態驅動器(solid state drive，SSD)中)有效地採用半導體封裝100S。

圖8是示出包括記憶卡7800的電子系統的方塊圖，該記憶卡7800採用根據本公開的實施方式的至少一個半導體封裝。記憶卡7800可包括諸如非揮發性記憶體裝置的記憶體7810以及記憶體控制器7820。記憶體7810和記憶體控制器7820可存儲資料或讀出所存儲的資料。記憶體7810和記憶體控制器7820中的至少一個可包括根據本公開的實施方式的至少一個半導體封裝。

記憶體7810可包括根據本公開的實施方式製造的非揮發性記憶體裝置。記憶體控制器7820可控制記憶體7810，使得回應於來自主機7830的讀/ 寫請求讀出所存儲的資料或者存儲資料。

圖9是示出包括根據本公開的實施方式的至少一個封裝的電子系統8710的方塊圖。電子系統8710可包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可通過提供資料移動的路徑的匯流排8715來彼此耦接。

在實施方式中，控制器8711可包括一個或更多個微處理器、數位訊號處理器、微控制器和/或能夠執行與這些元件相同的功能的邏輯裝置。控制器8711或記憶體8713可包括根據本公開的實施方式的一個或更多個半導體封裝。輸入/輸出裝置8712可包括選自鍵區、鍵盤、顯示裝置、觸控式螢幕等中的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可存儲要由控制器8711等執行的資料和/或命令。

記憶體8713可包括諸如DRAM的揮發性記憶體裝置和/或諸如快閃記憶體的非揮發性記憶體裝置。例如，快閃記憶體可被安裝到諸如移動終端或臺式電腦的資訊處理系統。快閃記憶體可構成固態磁碟(solid state disk，SSD)。在這種情況下，電子系統8710可在快閃記憶體系統中穩定地存儲大量資料。

電子系統8710還可包括介面8714，介面8714被配置為向通訊網路發送資料以及從通訊網路接收資料。介面8714可以是有線型或無線型。例如，介面8714可包括天線或者有線或無線收發器。

電子系統8710可被實現為移動系統、個人電腦、工業電腦或者執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(personal digital assistant，PDA)、可攜式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任一種。

如果電子系統8710是能夠執行無線通訊的設備，則電子系統8710可用在使用分碼多重進接(code division multiple access，CDMA)、全球行動通訊系統(global system for mobile communications，GSM)、北美數位蜂窩(North American digital cellular，NADC)、增強時分多重進接(enhanced-time division multiple access，E-TDMA)、寬頻碼分多重進接(wideband code division multiple access，WCDMA)、CDMA2000、長期演進(long term evolution，LTE)或無線寬頻網路(wireless broadband Internet，Wibro)的技術的通訊系統中。

為了例示性目的公開了本公開的實施方式。本領域技術人員將理解，在不脫離本公開和所附申請專利範圍的範疇和精神的情況下，可進行各種修改、添加和替代。

100‧‧‧封裝基板

110‧‧‧封裝基板

111‧‧‧第一表面

113‧‧‧第一邊緣

114‧‧‧第二邊緣

115‧‧‧第三邊緣

116‧‧‧第四邊緣

120‧‧‧第一晶片堆疊

121‧‧‧第一晶片/半導體晶片

121B‧‧‧第一下側晶片

121E‧‧‧第一邊緣區域

121U‧‧‧第一上側晶片

123‧‧‧第一上梯結構

129‧‧‧第一角部

130‧‧‧第二晶片堆疊

131‧‧‧第二晶片/半導體晶片

131E‧‧‧第二邊緣區域

133‧‧‧第二上梯結構

139‧‧‧第二角部

140‧‧‧第三晶片堆疊

141‧‧‧第三晶片/半導體晶片

141E‧‧‧第三邊緣區域

143‧‧‧第三上梯結構

190‧‧‧囊封物

192‧‧‧第一側表面

193‧‧‧第二側表面

194‧‧‧第三側表面

A-A’‧‧‧線

B1-B1’‧‧‧線

B2-B2’‧‧‧線

D1‧‧‧第一偏移方向

D2‧‧‧第二偏移方向

D3‧‧‧第三偏移方向

W‧‧‧距離

Claims (21)

1. 一種半導體封裝，該半導體封裝包括：第一晶片堆疊，該第一晶片堆疊包括層疊在封裝基板上的第一半導體晶片；第二晶片堆疊，該第二晶片堆疊包括層疊在所述封裝基板上的第二半導體晶片；以及第三晶片堆疊，該第三晶片堆疊包括被層疊成偏移並由所述第一晶片堆疊和所述第二晶片堆疊二者支撐的第三半導體晶片，其中，所述第一晶片堆疊和所述第二晶片堆疊在橫向上彼此間隔開，其中，所述第一晶片堆疊包括被層疊成偏移的所述第一半導體晶片，其中，所述第二晶片堆疊包括被層疊成偏移的所述第二半導體晶片，以及其中，所述第一半導體晶片的偏移方向、所述第二半導體晶片的偏移方向和所述第三半導體晶片的偏移方向彼此不同。
2. 根據請求項1所述的半導體封裝，其中，所述第一晶片堆疊和所述第二晶片堆疊被設置為具有基本上對稱的結構。
3. 根據請求項1所述的半導體封裝，其中，所述第一半導體晶片被層疊成提供第一上梯結構，該第一上梯結構面向所述封裝基板的第一邊緣；並且其中，所述第二半導體晶片被層疊成提供第二上梯結構，該第二上梯結構面向所述封裝基板的與所述第一邊緣基本上相對的第二邊緣。
4. 根據請求項3所述的半導體封裝，其中，所述第三半導體晶片被層疊成提供第三上梯結構，該第三上梯結構面向所述封裝基板的將所述第一邊緣連接到所述第二邊緣的第三邊緣。
5. 根據請求項1所述的半導體封裝， 其中，所述第一半導體晶片被層疊成在第一偏移方向上偏移；其中，所述第二半導體晶片被層疊成在與所述第一偏移方向的基本上相反的方向對應的第二偏移方向上偏移；並且其中，所述第三半導體晶片被層疊成在與所述第一偏移方向和所述第二偏移方向基本上垂直的方向上偏移。
6. 根據請求項1所述的半導體封裝，其中，所述第一晶片堆疊具有與所述第二晶片堆疊基本上相同的高度。
7. 根據請求項1所述的半導體封裝，其中，所述第一晶片堆疊的一角部位於與所述第二晶片堆疊的一角部基本上相同的高度處，其中所述第一晶片堆疊的所述角部係相對於所述第一晶片堆疊的其它角部最接近所述第二晶片堆疊突出，並且所述第二晶片堆疊的所述角部係相對於所述第二晶片堆疊的其它角部最接近所述第一晶片堆疊突出。
8. 根據請求項1所述的半導體封裝，其中，所述第一半導體晶片具有與所述第二半導體晶片和所述第三半導體晶片相同的功能。
9. 根據請求項1所述的半導體封裝，該半導體封裝還包括覆蓋所述第一晶片堆疊、所述第二晶片堆疊和所述第三晶片堆疊的囊封物，其中，所述囊封物延伸到所述第一晶片堆疊和所述第二晶片堆疊之間的空間中以支撐所述第三晶片堆疊的底表面。
10. 根據請求項1所述的半導體封裝，其中，所述第一半導體晶片的數量等於所述第二半導體晶片的數量；並且其中，所述第三半導體晶片的數量大於所述第一半導體晶片的數量。
11. 一種半導體封裝，該半導體封裝包括：第一晶片堆疊，該第一晶片堆疊包括在封裝基板上層疊成偏移的第一半導體晶片； 第二晶片堆疊，該第二晶片堆疊包括在所述封裝基板上層疊成偏移的第二半導體晶片；第三晶片堆疊，該第三晶片堆疊包括被層疊成偏移並由所述第一晶片堆疊和所述第二晶片堆疊二者支撐的第三半導體晶片；連接器，所述連接器的第一端連接到所述第一半導體晶片、所述第二半導體晶片和所述第三半導體晶片；以及接合指狀物，所述接合指狀物連接到所述連接器的與所述第一端相對的第二端，其中，所述接合指狀物在所述封裝基板上沿著所述封裝基板的第一邊緣、所述封裝基板的與所述第一邊緣基本上相對的第二邊緣以及所述封裝基板的將所述第一邊緣連接到所述第二邊緣的第三邊緣排列，以及其中，所述第一半導體晶片的偏移方向、所述第二半導體晶片的偏移方向和所述第三半導體晶片的偏移方向彼此不同。
12. 根據請求項11所述的半導體封裝，其中，所述接合指狀物沿著所述封裝基板的所述第一邊緣、所述第二邊緣和所述第三邊緣排列，以呈現基本上馬蹄形形狀。
13. 根據請求項11所述的半導體封裝，其中，所述接合指狀物包括：第一接合指狀物，所述第一接合指狀物被設置在所述封裝基板的所述第一邊緣和所述第一晶片堆疊之間的區域中；第二接合指狀物，所述第二接合指狀物被設置在所述封裝基板的所述第二邊緣和所述第二晶片堆疊之間的區域中；以及第三接合指狀物，所述第三接合指狀物被設置在所述封裝基板的所述第三邊緣和所述第三晶片堆疊之間的區域中。
14. 根據請求項11所述的半導體封裝，其中，所述第一半導體晶片被層疊成露出設置在所述第一半導體晶片上的第一接合襯墊；其中，所述第二半導體晶片被層疊成露出設置在所述第二半導體晶片上的第二接合襯墊；並且其中，所述第三半導體晶片被層疊成露出設置在所述第三半導體晶片上的第三接合襯墊。
15. 根據請求項14所述的半導體封裝，其中，所述接合指狀物包括：第一接合指狀物，所述第一接合指狀物被設置在所述封裝基板的所述第一邊緣和所述第一晶片堆疊之間以與所述第一接合襯墊對應；第二接合指狀物，所述第二接合指狀物被設置在所述封裝基板的所述第二邊緣和所述第二晶片堆疊之間以與所述第二接合襯墊對應；以及第三接合指狀物，所述第三接合指狀物被設置在所述封裝基板的所述第三邊緣和所述第三晶片堆疊之間以與所述第三接合襯墊對應。
16. 根據請求項15所述的半導體封裝，其中，所述第三接合指狀物包括交替地排列的第一子接合指狀物和第二子接合指狀物；其中，所述第三晶片堆疊包括：第一子晶片堆疊，所述第一子晶片堆疊具有多個所述第三半導體晶片中的一些第三半導體晶片；以及第二子晶片堆疊，所述第二子晶片堆疊具有多個所述第三半導體晶片中的層疊在所述第一子晶片堆疊上的其它第三半導體晶片；並且其中，所述連接器包括： 第一子連接器，所述第一子連接器將所述第一子接合指狀物連接到所述第一子晶片堆疊；以及第二子連接器，所述第二子連接器將所述第二子接合指狀物連接到所述第二子晶片堆疊。
17. 根據請求項16所述的半導體封裝，其中，所述第二子連接器包括比所述第一子連接器長的導線。
18. 根據請求項16所述的半導體封裝，其中，所述第一子連接器和所述第二子連接器交替地排列。
19. 根據請求項14所述的半導體封裝，其中，所述第三接合襯墊被設置為與所述第一晶片堆疊或所述第二晶片堆疊交疊。
20. 根據請求項11所述的半導體封裝，其中，所述第一半導體晶片的數量等於所述第二半導體晶片的數量；並且其中，所述第三半導體晶片的數量是所述第一半導體晶片的數量的兩倍。
21. 一種半導體封裝，該半導體封裝包括：位於封裝基板上的第一晶片堆疊，該第一晶片堆疊包括被層疊成偏移的第一半導體晶片；位於封裝基板上的第二晶片堆疊，該第二晶片堆疊包括被層疊成偏移的第二半導體晶片；以及第三晶片堆疊，該第三晶片堆疊被配置為將所述第一晶片堆疊與所述第二晶片堆疊結合以防止所述第一晶片堆疊和第二晶片堆疊坍塌，該第三晶片堆疊包括被層疊成偏移的第三半導體晶片，其中，所述第一半導體晶片的偏移方向、所述第二半導體晶片的偏移方向和所述第三半導體晶片的偏移方向彼此不同。

Images