TW202226518A - 包括被動裝置的堆疊封裝件 - Google Patents

Abstract

本發明提供一種包括被動裝置的堆疊封裝件。一種堆疊封裝件包括：封裝基板；下疊層，該下疊層包括堆疊在封裝基板上以在垂直方向上形成之字形的下晶粒；上疊層，該上疊層包括上晶粒，所述上晶粒在偏移方向上順序偏移地堆疊同時提供下行階梯形狀的第一上側，上晶粒中最上上晶粒的第一端比下疊層的第一下側在水平方面上突出得更遠；以及第一被動裝置，該第一被動裝置設置在封裝基板上並且與第一下側間隔開，並且設置在封裝基板的第一部分和第一上側之間。

Description

包括被動裝置的堆疊封裝件

本揭示內容總體涉及半導體封裝技術，更具體地涉及包括被動裝置的堆疊封裝件裝置。 相關申請的交叉引用

本申請主張於2020年9月8日提交的韓國專利申請No. 10-2020-0114965的優先權，其全部內容藉由引用結合於此。

背景技術

半導體封裝用於各種電子應用裝置。半導體封裝能夠用於個人電腦、行動電話、照相機等。由於電子產品和半導體封裝要求高速操作和大容量數據處理，因此將多個半導體晶粒封裝到一個半導體封裝中的需求日益增加。隨著多個半導體晶粒嵌入半導體封裝，已經嘗試了半導體晶粒彼此三維地堆疊的結構。為了改善半導體封裝的電特性，已經嘗試在半導體封裝中佈置被動裝置。正在嘗試在有限尺寸的半導體封裝內增加更多數量的被動裝置。

根據本揭示內容的一個方面的堆疊封裝件可以包括：封裝基板；下疊層，所述下疊層包括堆疊在所述封裝基板上以在垂直方向上形成之字形的下晶粒；上疊層，所述上疊層包括上晶粒，所述上晶粒在偏移方向上順序偏移地堆疊同時提供下行階梯形狀的第一上側，所述上晶粒中的最上上晶粒的第一端比所述下疊層的第一下側在水平方向上突出得更遠；以及第一被動裝置，所述第一被動裝置設置在所述封裝基板上並且與所述第一下側間隔開，並且設置在所述封裝基板的第一部分和所述第一上側之間。

根據本揭示內容的一個方面的堆疊封裝件可以包括：封裝基板；第一被動裝置和第二被動裝置，所述第一被動裝置和所述第二被動裝置設置在所述封裝基板上以彼此間隔開；下疊層，所述下疊層設置在所述第一被動裝置和所述第二被動裝置之間，並且包括垂直堆疊並且提供第一下側和第二下側的下晶粒；以及上疊層，所述上疊層包括最下上晶粒、中間上晶粒和最上上晶粒，所述最下上晶粒具有與所述第二被動裝置部分地重疊的第二端，所述最上上晶粒具有與所述第一被動裝置部分地重疊的第一端，所述最下上晶粒、所述中間上晶粒和所述最上上晶粒以階梯形狀順序地堆疊。

本文使用的術語可以對應於考慮其在所呈現的實施方式中的功能而選擇的詞語，並且根據實施方式所屬領域的普通技術，可以對術語的含義進行不同解釋。如果詳細定義，則可以根據定義來解釋術語。除非另有定義，否則本文使用的術語（包括技術和科學術語）與實施方式所屬領域的普通技術人員通常理解的含義相同。

應當理解，儘管術語“第一”、“第二”、“第三”等可以在本文中用來描述各種裝置，但是這些裝置應當受到這些術語的限制。這些術語僅用於區分一個裝置與另一個裝置，而不用於指示裝置的特定順序或數量。

半導體裝置可以包括半導體基板或者堆疊有多個半導體基板的結構。半導體裝置可以表示半導體封裝結構，其中封裝了堆疊有半導體基板的結構。半導體基板可以表示整合有電子元裝置的半導體晶片、半導體晶粒或半導體晶片。半導體晶片可以表示整合有記憶體整合電路（例如，動態隨機存取記憶體（DRAM）電路、靜態隨機存取記憶體（SRAM）電路、NAND型快閃電路、NOR型快閃電路、磁性隨機存取記憶體（MRAM）電路、電阻式隨機存取記憶體（ReRAM）電路、鐵電隨機存取記憶體（FeRAM）電路或相變隨機存取記憶體（PcRAM））電路的記憶體晶片、邏輯電路整合在半導體基板中的邏輯晶粒或ASIC晶片、或處理器（例如，應用處理器（Ap）、圖形處理單元（GPU）、中央處理單元（CPU）或晶片上系統（SoC））。半導體裝置可以用於信息通信系統（例如，行動電話、與生物技術或醫療保健相關聯的電子系統或可穿戴電子系統）。半導體封裝可以應用於物聯網（IoT）。

在整個說明書中，相同的附圖標記表示相同的裝置。即使參照附圖可能沒有提及或描述某個附圖標記，也可以參照另一附圖提及或描述該附圖標記。此外，即使附圖中可能沒有示出某個附圖標記，也可以在另一附圖中示出該附圖標記。

圖1和圖2是示出根據一個實施方式的堆疊封裝件10的示意性截面圖。圖1示出了沿著穿過堆疊封裝件10的第一被動裝置610和第二被動裝置620的切割線X1-X1’的示意性截面形狀。圖2示出了沿著穿過堆疊封裝件10的第一接合線810和第二接合線820的切割線X2-X2’的示意性截面形狀。

參照圖1，堆疊封裝件10可以包括封裝基板200、下疊層300、上疊層400、囊封層500和第一被動裝置610。參照圖2，堆疊封裝件10還可以包括連接構件，例如第一接合線810和第二接合線820。堆疊封裝件10還可以包括設置在下疊層300和封裝基板200之間的控制器晶粒710。囊封層500可以形成為保護層，其在覆蓋封裝基板200的同時覆蓋並且囊封下疊層300和上疊層400。囊封層500可以由環氧模塑料（EMC）形成。

下疊層300可以包括下晶粒301，並且上疊層400可以包括上晶粒401。控制器晶粒710可以是整合有控制下晶粒301和上晶粒401的邏輯電路的整合半導體晶粒。為了確保放置控制器晶粒710的空間，可以引入支撐件730。支撐件730可以設置在控制器晶粒710周圍，以在提升下疊層300的同時支撐下疊層300。可以以虛擬晶粒或介電塊的形式引入支撐件730。

支撐件730可以藉由第三黏合層731結合到封裝基板200。控制器晶粒710可以藉由導電內部連接器711連接到封裝基板200。導電內部連接器711可以包括諸如凸塊的導電構件。下疊層300可以藉由第四黏合層735結合到控制器晶粒710和支撐件730。

堆疊封裝件10還可以包括第二被動裝置620。第二被動裝置620可以是與第一被動裝置610不同類型的裝置。被動裝置610和620中的每一個可以包括電容器、寄存器或電感器。可以將被動裝置610和620引入堆疊封裝件10中，作為提供諸如去耦合、濾波、諧振衰減或電壓調節等功能的裝置。第一被動裝置610可以包括電容器，並且第二被動裝置620可以包括電阻器。被動裝置610和620可以有助於改善堆疊封裝件10的電特性並改善信號特性的可靠性。

下疊層300可以具有多個下晶粒301基本上彼此垂直堆疊的結構。上疊層400可以具有多個上晶粒401基本上彼此垂直堆疊的結構。堆疊的下晶粒301的數量可以與堆疊的上晶粒401的數量相同。在一個實施方式中，堆疊的下晶粒301的數量可以不同於堆疊的上晶粒401的數量。堆疊有下晶粒301的結構可以不同於堆疊有上晶粒401的結構。

下晶粒301和上晶粒401可以是彼此具有相同的形狀和功能的半導體晶粒。下晶粒301和上晶粒401可以是記憶體半導體晶粒。在一個實施方式中，下晶粒301和上晶粒401可以是不同類型的半導體晶粒。

下疊層300可以包括第一子疊層311和第二子疊層331。第二子疊層331可以垂直堆疊在第一子疊層311上。第一黏合層350可以被引入到第二子疊層331和第一子疊層311之間的界面，同時將第二子疊層331結合到第一子疊層311。第一子疊層311和第二子疊層331可以具有基本相同的形狀。第一子疊層311和第二子疊層331可以堆疊成在垂直方向上彼此對齊。第二子疊層331可以堆疊成與第一子疊層311完全重疊。

還可以在第一子疊層311和第二子疊層331上堆疊附加的子疊層。

圖3是示出圖1的下疊層300的形狀的示意性截面圖。

參照圖3，多個下晶粒301可以基本上彼此垂直堆疊以配置下疊層300。下晶粒301可以彼此堆疊，同時在垂直方向上形成之字形。下晶粒301可以堆疊成在垂直方向上交替堆疊。下疊層300提供彼此相對的第一下側308和第二下側309。第一下側308和第二下側309可以形成為凹凸側或鋸齒側或交錯側。

圖4是示出圖2的第一子疊層311的形狀的示意性截面圖。

參照圖4和圖2，構成下疊層300的第一子疊層311可以包括第一下晶粒310和第二下晶粒320。在一個實施方式中，還可以在第二下晶粒320上設置附加的下晶粒。下晶粒301中的每一個可以在邊緣部分包括下接合墊303。下接合墊303可以是圖2的第二接合線820所結合的連接構件。

第二下晶粒320可以設置在與第一下晶粒310相比在第二偏移方向D2上移動了預定距離的位置。在一個實施方式中，第二下晶粒320可以設置在與第一下晶粒310相比在第二偏移方向D2上水平移動了預定距離的位置。第二下晶粒320可以偏移地堆疊在第一下晶粒310上。第二下晶粒320可以偏移地堆疊在第一下晶粒310上，同時曝露第一下晶粒310的第一下接合墊313。

圖5是示出圖2的下疊層300的形狀的示意性截面圖。

參照圖5，第二子疊層331可以堆疊在第一子疊層311上。第二子疊層331可以堆疊而在垂直方向上與第一子疊層311基本上完全對齊。第二子疊層331的第二邊緣E2可以在垂直方向上與第一子疊層311的第一邊緣E1對齊。第二子疊層331可以具有與第一子疊層311相同的形狀。第三下晶粒330可以設置在第一子疊層311上，以與第一下晶粒310基本上完全重疊。第四下晶粒340可以設置成與第二下晶粒320基本上完全重疊。第四下晶粒340可以在第二偏移方向D2上從第三下晶粒330偏移的位置偏移地堆疊在第三下晶粒330上。

第二子疊層331疊加在第一子疊層311上的下疊層300的結構可以包括下晶粒301交替堆疊同時在基本垂直的方向上形成之字形的結構。這種之字形堆疊結構可以用於將第二接合線820連接到下晶粒301中的每一個。

第二接合線820可以形成為將下晶粒301的下接合墊303電連接到封裝基板200。封裝基板200可以包括第一接合指211和第二接合指212。第二接合線820可以將下接合墊303電連接到第二接合指212。第二接合線820可以延伸以將第二下接合墊323連接到第一下接合墊313，並且進一步連接到第二接合指212。

在下疊層300的之字形堆疊結構中，第二下晶粒320堆疊在第一下晶粒310上。第二下晶粒320在第二偏移方向D2上偏移地堆疊，以曝露第一下晶粒310的第一下接合墊313。第一下接合墊313曝露而沒有被第二下晶粒320覆蓋，使得第二下晶粒320不會干擾第二接合線820到第一下接合墊313的結合。

第二子疊層331的第三下晶粒330可以與第一下晶粒310基本上完全重疊。第三下晶粒330可以定位成使得第三下晶粒330的一部分與結合到第二下接合墊323的第二接合線820的部分820B重疊。因此，結合到第二下接合墊323的第二接合線820的部分820B可能由於受到第三下晶粒330擠壓而變形或損壞。為了防止這種損壞，將第一黏合層350引入第二下晶粒320和第三下晶粒330之間。第一黏合層350確保第二下晶粒320和第三下晶粒330之間的間隙，從而能夠防止第二接合線820的部分820B受到第三下晶粒330損壞。為此，第一黏合層350可以形成為具有厚度T1，該厚度T1比由結合到第二下接合墊323的第二接合線820的部分820B形成的環高更厚。

第一黏合層350可以形成為比用於結合除第二下晶粒320之外的其它下晶粒301的第二黏合層355更厚。第一黏合層350可以形成為具有比第二黏合層355的厚度T2更厚的厚度T1。可以引入第二黏合層355，作為將第一下晶粒310和第二下晶粒320彼此結合的層。可以無需確保第一下晶粒310和第二下晶粒320之間的用於第二接合線820的間隙。因此，可以以比第一黏合層350更薄的厚度T2引入第二黏合層355。

第二下晶粒320偏移地堆疊在第一下晶粒310上，以曝露第一下接合墊313，使得較薄的第二黏合層355能夠引入到第二下晶粒320和第一下晶粒310之間，而不引入較厚的黏合層（例如，第一黏合層350）。第四下晶粒340也偏移地堆疊在第三下晶粒330上，以曝露第三下接合墊333，使得較薄的第二黏合層355能夠引入到第四下晶粒340和第三下晶粒330之間，而不引入較厚的黏合層（例如，第一黏合層350）。如上所述，因為較厚的第一黏合層350能夠有限地僅引入到第一子疊層311和第二子疊層331之間，所以可以防止下疊層300的厚度T3過度增加。

第二接合線820的部分820B接合到第二下接合墊323，同時穿透到第一黏合層350中。第二接合線820的部分820B可以浸漬到第一黏合層350中。

圖6是示出圖1的堆疊封裝件10的下疊層300和上疊層400相堆疊的形狀的示意性截面圖。圖6是示出省略了圖1的第一被動裝置和第二被動裝置（圖1的610和620）的形狀的視圖。

參照圖6，上疊層400設置在下疊層300上。多個上晶粒401可以在第一偏移方向D1上順序地移動並且偏移地堆疊。第一偏移方向D1可以是與下晶粒301偏移的第二偏移方向D2相反的方向。在一個實施方式中，第一偏移方向D1可以是與下晶粒301偏移的第二偏移方向D2相反的水平方向。上晶粒401中的每一個在第一偏移方向D1上偏移和移動的距離可以基本上與下晶粒301中的每一個在第二偏移方向D2上移動的距離相同。上晶粒401中的每一個在第一偏移方向D1上偏移的距離可以與第二下晶粒320中的每一個在第二偏移方向D2上相對於第一下晶粒310偏移的距離基本相同。

隨著上晶粒401在第一偏移方向D1上順序地堆疊，可以形成具有階梯形狀的上疊層400。上疊層400可以具有第一上側408，其具有朝著封裝基板200下降的下行階梯形狀。上疊層400可以具有在第一上側408的相對側的第二上側409，其具有上行階梯形狀。第二上側409可以具有與第一上側408相反或顛倒的形狀。

上晶粒401中的最上上晶粒440的第一端440E可以突出到下疊層300的第一下側308之外。在一個實施方式中，上晶粒401中的最上上晶粒440的第一端440E可以在水平方向上比下疊層300的第一下側308突出得更遠。上晶粒401中的最下上晶粒410的第二端410E還可以突出到下疊層300的第二下側309之外。第一中間上晶粒420和第二中間上晶粒430可以堆疊在最下上晶粒410和最上上晶粒440之間。在一個實施方式中，三個或更多個上晶粒可以堆疊在最下上晶粒410和最上上晶粒440之間。

連同圖2參照圖6，上疊層400具有第一上側408和第二上側409。第二上側409可以具有上行階梯形狀，並且上行階梯形狀可以曝露上晶粒401中的每一個的上接合墊403。第一接合線810可以形成為將上接合墊403電連接到封裝基板200的第一接合指211。第一接合線810中的每一條可以藉由階梯結構將曝露的上接合墊403彼此連接。

第五黏合層455可以引入上晶粒401之間，以將上晶粒401彼此結合。可以作為與第二黏合層355厚度基本相同的黏合層引入第五黏合層455。上疊層400的上晶粒401以順序階梯形狀堆疊，以曝露如圖2所示的上接合墊403，從而可以不引入較厚的黏合層（例如，第一黏合層350）。上疊層400的厚度T4能夠最小化，因為上晶粒401中的每一個採用較薄的第五黏合層455接合。

圖7是示出包括圖1的堆疊封裝件10的第一被動裝置610的放大部分的示意性截面圖。

參照圖7，第一被動裝置610可以設置在封裝基板200的第一部分201上。封裝基板200的第一部分201可以指封裝基板200的彼此面對的邊緣部分中的一個邊緣部分。第一被動裝置610所連接的第三接合指213可以設置在封裝基板200的第一部分201上。第一被動裝置610可以藉由第一導電黏合層651結合到第三接合指213。第一導電黏合層651可以包括焊接材料。第一被動裝置610可以藉由第一導電黏合層651電連接到封裝基板200。

囊封層500可以具有第一外側501。第一外側501可以是面向下疊層300的第一下側308和上疊層400的第一上側408的一側。能夠在囊封層500的第一外側501和下疊層300的第一下側308之間以及上疊層400的第一上側408和封裝基板200的第一部分201之間確保第一空間618。第一被動裝置610可以設置在第一空間618中。在一個實施方式中，第一被動裝置610可以設置在第一空間618中，並且在水平方向上與下疊層300的第一下側308間隔開。

第一被動裝置610可以設置在封裝基板200的第一部分201上，使得第一被動裝置610的上端610T低於最上上晶粒440的第一端440E。第一被動裝置610可以設置在封裝基板200的第一部分201上，使得第一被動裝置610的一些部分與最上上晶粒440的第一端440E重疊。因此，第一被動裝置610能夠設置在封裝基板200上，同時抑制堆疊封裝件10的寬度W或尺寸的增加。如果第一被動裝置不與最上上晶粒440的第一端440E重疊，並且位於最上上晶粒440的第一端440E之外，則為了進一步確保將要設置第一被動裝置的區域或空間可能會增加堆疊封裝件的寬度。然而，因為第一被動裝置610在堆疊封裝件10中設置成使得第一被動裝置610的一些部分與最上上晶粒440的第一端440E重疊，所以堆疊封裝件10的寬度W的增加能夠顯著最小化。最上上晶粒440的第一端440E下方的重疊空間能夠作為設置第一被動裝置610的空間，使得堆疊封裝件10的寬度W的增加能夠顯著最小化。

第一被動裝置610的上端610T可以與最上上晶粒440的第一端440E間隔開而不接觸。最上上晶粒440的第一端440E能夠位於比第一被動裝置610更高的位置，使得最上上晶粒440的第一端440E能夠與第一被動裝置610的上端610T間隔開。因此，可以防止第一被動裝置610的上端610T與最上上晶粒440的第一端440E接觸。此外，可以有效地防止第一被動裝置610的上端610T與最上上晶粒440的第一端440E接觸並且受到損壞的缺陷。

圖8是示出包括圖1的堆疊封裝件10的第二被動裝置620的放大部分的示意性截面圖。

參照圖8，第二被動裝置620可以設置在封裝基板200的第二部分202上。第二被動裝置620所連接的第四接合指214可以設置在封裝基板200的第二部分202上。第二被動裝置620可以藉由第二導電黏合層652結合到第四接合指214。第二被動裝置620可以藉由第二導電黏合層652電連接到封裝基板200。

囊封層500的第二外側502可以是面向下疊層300的第二下側309和上疊層400的第二上側409的一側。囊封層500的第二外側502是與第一外側（圖7中的501）相對的一側。能夠在囊封層500的第二外側502和下疊層300的第二下側309之間以及上疊層400的第二上側409和封裝基板200的第二部分202之間確保第二空間619。第二被動裝置620可以設置在第二空間619中。在一個實施方式中，第二被動裝置620可以設置在第二空間619中，並且在水平方向上與下疊層300的第二下側309間隔開。

第二被動裝置620可以設置在封裝基板200的第二部分202上，使得上端620T低於最下上晶粒410的第二端410E。第二被動裝置620可以設置在封裝基板200的第二部分201上，使得第二被動裝置620的一部分與最下上晶粒410的第二端410E重疊，並且第二被動裝置620的上端620T可以與最下上晶粒410的第二端410E間隔開而不接觸。最下上晶粒410的第二端410E可以位於比第二被動裝置620更高的位置。因此，可以有效地防止第二被動裝置620的上端620T與最下上晶粒410的第二端410E接觸，並且防止由於接觸而導致的損壞缺陷。

第二被動裝置620設置在堆疊封裝件10中，使得第二被動裝置620的一部分與最下上晶粒410的第二端410E重疊。因此，由於第二被動裝置620的佈置，可以有效地抑制或基本上最小化堆疊封裝件10的寬度W或尺寸的增加。如果第二被動裝置不與最下上晶粒410的第二端410E重疊並且位於最下上晶粒410的第二端410E之外，則為了進一步確保設置第二被動裝置的區域或空間可能會增加堆疊封裝件的寬度。然而，因為第二被動裝置620設置在堆疊封裝件10內部使得第二被動裝置620的一部分與最下上晶粒410的第二端410E重疊，所以堆疊封裝件10的寬度W或尺寸的增加能夠顯著最小化。最下上晶粒410的第二端410E下方的重疊空間能夠作為設置第二被動裝置620的空間，使得堆疊封裝件10的寬度W的增加能夠顯著最小化。

共同參照圖8和圖7，因為最下上晶粒410的第二端410E的位置低於最上上晶粒440的第一端440E的位置，所以第二空間619的高度低於第一空間618的高度。為了將第二被動裝置620設置在第二空間619中，第二被動裝置620的厚度T6適於小於第一被動裝置610的厚度T5。在一個實施方式中，可以引入電容器裝置作為第一被動裝置610，並且可以引入電阻器裝置作為第二被動裝置620。

圖9是示出其中圖1的第一被動裝置610和第二被動裝置620設置在封裝基板200上的平面形狀的示意性平面圖。

參照圖9和圖1，第一接合指211可以在封裝基板200的一側佈置成一列，並且第二接合指212可以在相對側佈置成一列。第二被動裝置620可以設置在第一接合指211之間，並且第一被動裝置610可以設置在第二接合指212之間。因為被動裝置610和620設置在由接合指211和212形成的列之間，因此能夠有效地確保其中被動裝置610和620設置在封裝基板200上的區域。因此，能夠增加可以設置在堆疊封裝件10中的被動裝置610和620的數量。因此，能夠改善堆疊封裝件10的電特性。

同時，控制器晶粒710可以設置在封裝基板200的中心部分，並且支撐件730可以設置在控制器晶粒710的兩側。因此，下疊層300由兩側的支撐件730以平衡的方式支撐，使得下疊層300和上疊層400能夠由支撐件730穩定地支撐。

圖10和圖11是示出根據一個實施方式的堆疊封裝件15的示意性截面圖。圖10示出了沿著穿過堆疊封裝件15的第一被動裝置1610和第二被動裝置1620的切割線X3-X3’的示意性截面形狀。圖11示出了沿著穿過堆疊封裝件15的第一接合線1810和第二接合線1820的切割線X4-X4’的示意性截面形狀。

與圖1和圖2所示另一實施方式的堆疊封裝件10不同，圖10和圖11所示的實施方式的堆疊封裝件15可以具有未引入控制器晶粒710和支撐件730的封裝結構。圖10和圖11所示的與圖1和圖2中的元件相同或相似的元件可以理解為基本相同的元件。

參照圖10和圖11，堆疊封裝件15可以包括封裝基板1200、囊封層1500、第一被動裝置1610和第二被動裝置1620、下疊層1300和上疊層1400。第一被動裝置1610和第二被動裝置1620可以設置在封裝基板1200上，同時彼此間隔開。下疊層1300可以設置在第一被動裝置1610和第二被動裝置1620之間，並且可以在垂直方向上堆疊，使得下晶粒1301提供第一下側1308和第二下側1309。第二接合線1820可以連接到曝露於下疊層1300的第一下側1308的下接合墊1303。

最下上晶粒1410、中間上晶粒1420和1430和最上上晶粒1440可以以階梯形狀順序地堆疊，以配置上疊層1400。上疊層1400可以具有下行階梯形狀的第一上側1408和上行階梯形狀的第二上側1409。最下上晶粒1410的第二端1410E可以與第二被動裝置1620部分地重疊，並且最上上晶粒1440的第一端1440E可以與第一被動裝置1610部分地重疊。第一接合線1810可以連接到曝露於上疊層1400的第二上側1409的上接合墊1403。

根據本揭示內容的上述實施方式，能夠提供包括被動裝置的堆疊封裝件結構。能夠提供確保其中被動裝置設置在堆疊封裝件中的空間的半導體晶粒的堆疊結構。堆疊封裝件能夠包含多個被動裝置，同時保持有限的尺寸和厚度。

圖12是示出包括採用根據實施方式的半導體封裝中的至少一個半導體封裝的記憶卡7800的電子系統的方塊圖。記憶卡7800包括諸如非揮發性記憶體裝置的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以儲存數據或讀出儲存的數據。記憶體7810和記憶體控制器7820中的至少一者可以包括根據實施方式的半導體封裝中的至少一個半導體封裝。

記憶體7810可以包括應用了本揭示內容的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，從而響應於來自主機7830的讀出/寫入請求而讀出儲存的數據或儲存數據。

圖13是示出包括根據實施方式的半導體封裝中的至少一個半導體封裝的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以藉由匯流排8715彼此耦合，匯流排8715提供數據移動的路徑。

在一個實施方式中，控制器8711可以包括一個或多個微處理器、數位信號處理器、微控制器和/或能夠執行與這些組件相同功能的邏輯裝置。控制器8711或記憶體8713可以包括根據本揭示內容的實施方式的半導體封裝中的至少一個半導體封裝。輸入/輸出裝置8712可以包括從小鍵盤、鍵盤、顯示裝置、觸控面板等中選擇的至少一者。記憶體8713是用於儲存數據的裝置。記憶體8713可以儲存將要由控制器8711執行的數據和/或命令等。

記憶體8713可以包括諸如DRAM的揮發性記憶體裝置，和/或諸如快閃裝置的非揮發性記憶體裝置。例如，快閃記憶體可以安裝到諸如移動終端或桌上型電腦的信息處理系統。快閃可以構成固態硬碟（SSD）。在這種情況下，電子系統8710可以在快閃系統中穩定地儲存大量數據。

電子系統8710還可以包括被配置為向通信網路發送數據和從通信網路接收數據的介面8714。介面8714可以是有線類型或無線類型。例如，介面8714可以包括天線或者有線收發器或無線收發器。

電子系統8710可以實現為移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理（PDA）、便攜式電腦、平板電腦、行動電話、智能電話、無線電話、膝上型電腦、記憶卡、數位音樂系統和信息發送/接收系統中的任何一種。

如果電子系統8710是能夠執行無線通信的設備，則電子系統8710可以用於使用分碼多工存取（CDMA）、全球移動通信系統（GSM）、北美數位行動電話（NADC）、強化分時多工存取（E-TDMA）、寬帶碼分多址（WCDMA）、CDMA2000、長期演進技術（LTE）或無線寬頻網際網路（Wibro）技術的通信系統中。

已經結合如上所述的一些實施方式公開了構思。本領域技術人員應當理解，在不脫離本揭示內容的範圍和精神的情況下，可以進行各種修改、添加和替換。因此，本說明書中公開的實施方式不應當被視為限制性的，而是例示性的。構思的範圍不限於以上描述，而是由所附申請專利範圍限定，並且等效範圍內的所有區別特徵應當被解釋為包括在構思中。

10:堆疊封裝件 15:堆疊封裝件 200:封裝基板 201:封裝基板200的第一部分 202:封裝基板200的第二部分 211:第一接合指 212:第二接合指 213:第三接合指 214:第四接合指 300:下疊層 301:下晶粒 303:下接合墊 308:第一下側 309:第二下側 310:第一下晶粒 311:第一子疊層 313:第一下接合墊 320:第二下晶粒 323:第二下接合墊 330:第三下晶粒 331:第二子疊層 333:第三下接合墊 340:第四下晶粒 350:第一黏合層 355:第二黏合層 400:上疊層 401:上晶粒 403:上接合墊 408:第一上側 409:第二上側 410:最下上晶粒 410E:第二端 420:第一中間上晶粒 430:第二中間上晶粒 440:最上上晶粒 440E:第一端 455:第五黏合層 500:囊封層 501:第一外側 502:第二外側 610:第一被動裝置 610T:上端 618:第一空間 619:第二空間 620:第二被動裝置 620T:上端 651:第一導電黏合層 652:第二導電黏合層 710:控制器晶粒 711:導電內部連接器 730:支撐件 731:第三黏合層 735:第四黏合層 810:第一接合線 820:第二接合線 820B:第二接合線820的部分 1200:封裝基板 1300:下疊層 1301:下晶粒 1303:下接合墊 1308:第一下側 1309:第二下側 1400:上疊層 1403:上接合墊 1408:第一上側 1409:第二上側 1410:最下上晶粒1410、1420和1430和最上上晶粒1440 1410E:第二端 1420:中間上晶粒 1430:中間上晶粒 1440:最上上晶粒 1440E:第一端 1500:囊封層 1610:第一被動裝置 1620:第二被動裝置 1810:第一接合線 1820:第二接合線 7800:記憶卡 7810:記憶體 7820:記憶體控制器 7830:主機 8710:電子系統 8711:控制器 8712:輸入/輸出裝置 8713:記憶體 8714:介面 8715:匯流排

[圖1]和[圖2]是示出根據一個實施方式的堆疊封裝件的示意性截面圖。

[圖3]是示出圖1的堆疊封裝件的下疊層的形狀的示意性截面圖。

[圖4]是示出圖2的堆疊封裝件的第一子疊層的形狀的示意性截面圖。

[圖5]是示出圖2的堆疊封裝件的下疊層的形狀的示意性截面圖。

[圖6]是示出圖1的堆疊封裝件的下疊層和上疊層的形狀的示意性截面圖。

[圖7]是示出包括圖1的堆疊封裝件的第一被動裝置的放大部分的示意性截面圖。

[圖8]是示出包括圖1的堆疊封裝件的第二被動裝置的放大部分的示意性截面圖。

[圖9]是示出圖1的堆疊封裝件的第一被動裝置和第二被動裝置的佈置形狀的示意性平面圖。

[圖10]和[圖11]是示出根據一個實施方式的堆疊封裝件的示意性截面圖。

[圖12]是示出採用包括根據一個實施方式的封裝的記憶卡的電子系統的方塊圖。

[圖13]是示出包括根據一個實施方式的封裝的電子系統的方塊圖。

10:堆疊封裝件

200:封裝基板

201:封裝基板200的第一部分

202:封裝基板200的第二部分

213:第三接合指

214:第四接合指

300:下疊層

301:下晶粒

308:第一下側

309:第二下側

311:第一子疊層

331:第二子疊層

350:第一黏合層

400:上疊層

401:上晶粒

408:第一上側

409:第二上側

410:最下上晶粒

410E:第二端

420:第一中間上晶粒

430:第二中間上晶粒

440:最上上晶粒

440E:第一端

500:囊封層

501:第一外側

502:第二外側

610:第一被動裝置

618:第一空間

619:第二空間

620:第二被動裝置

651:第一導電黏合層

652:第二導電黏合層

710:控制器晶粒

711:導電內部連接器

730:支撐件

731:第三黏合層

735:第四黏合層

Claims (27)

1. 一種堆疊封裝件，所述堆疊封裝件包括： 封裝基板； 下疊層，所述下疊層包括堆疊在所述封裝基板上以在垂直方向上形成之字形的下晶粒； 上疊層，所述上疊層包括上晶粒，所述上晶粒在第一偏移方向上順序偏移地堆疊同時提供下行階梯形狀的第一上側，所述上晶粒中的最上上晶粒的第一端比所述下疊層的第一下側突出得更遠；以及 第一被動裝置，所述第一被動裝置設置在所述封裝基板上並且與所述第一下側間隔開，並且設置在所述封裝基板的第一部分和所述第一上側之間。
2. 根據請求項1所述的堆疊封裝件，其中，所述上晶粒中的所述最上上晶粒的所述第一端在水平方向上比所述下疊層的所述第一下側突出得更遠。
3. 根據請求項1所述的堆疊封裝件，所述堆疊封裝件還包括囊封層，所述囊封層覆蓋所述封裝基板並且囊封所述下疊層和所述上疊層，其中，所述第一被動裝置設置在所述囊封層的第一外側和所述第一下側之間以及所述第一上側和所述封裝基板的第一部分之間的第一空間中。
4. 根據請求項1所述的堆疊封裝件，其中，所述第一被動裝置設置在所述封裝基板的所述第一部分上，使得所述第一被動裝置的上端低於所述最上上晶粒的所述第一端。
5. 根據請求項1所述的堆疊封裝件，其中，所述第一被動裝置設置在所述封裝基板的所述第一部分上，使得所述第一被動裝置的一部分與所述最上上晶粒的所述第一端重疊。
6. 根據請求項1所述的堆疊封裝件，其中，所述第一被動裝置設置在所述封裝基板的所述第一部分上，以與所述最上上晶粒的所述第一端間隔開。
7. 根據請求項1所述的堆疊封裝件，所述堆疊封裝件還包括第二被動裝置，所述第二被動裝置設置在所述封裝基板上並且與所述下疊層的第二下側間隔開，所述下疊層的所述第二下側與所述第一下側相對，並且所述第二被動裝置設置在所述封裝基板的第二部分和所述上疊層之間。
8. 根據請求項3所述的堆疊封裝件，所述堆疊封裝件還包括第二被動裝置，所述第二被動裝置設置在所述囊封層的與所述第一外側相對的第二外側和所述下疊層的第二下側之間以及所述封裝基板的第二部分和所述上疊層之間的第二空間中。
9. 根據請求項8所述的堆疊封裝件， 其中，所述上晶粒中的最下上晶粒具有第二端，所述第二端在水平方向上比所述下疊層的與所述第一下側相對的所述第二下側突出得更遠，並且 其中，所述第二被動裝置設置在所述封裝基板的所述第二部分上，使得所述第二被動裝置的上端低於所述最下上晶粒的所述第二端。
10. 根據請求項9所述的堆疊封裝件，其中，所述第二被動裝置設置在所述封裝基板的所述第二部分上，使得所述第二被動裝置的一部分與所述最下上晶粒的所述第二端重疊。
11. 根據請求項7所述的堆疊封裝件，其中，所述第二被動裝置具有比所述第一被動裝置更薄的厚度。
12. 根據請求項7所述的堆疊封裝件，其中，所述第一被動裝置包括電容器裝置，並且所述第二被動裝置包括電阻器裝置。
13. 根據請求項1所述的堆疊封裝件，其中，所述上疊層還包括位於所述第一上側的相對側的上行階梯形狀的第二上側，並且 其中，所述上行階梯形狀曝露所述上晶粒的上接合墊。
14. 根據請求項13所述的堆疊封裝件，所述堆疊封裝件還包括第一接合線，所述第一接合線將所述上接合墊電連接到所述封裝基板的第一接合指。
15. 根據請求項1所述的堆疊封裝件，其中，所述下疊層包括： 第一子疊層； 第二子疊層，所述第二子疊層垂直堆疊在所述第一子疊層上；以及 第一黏合層，所述第一黏合層將所述第二子疊層黏合到所述第一子疊層。
16. 根據請求項15所述的堆疊封裝件，其中，所述第一子疊層和所述第二子疊層具有相同的形狀並且堆疊，同時在垂直方向上彼此對齊。
17. 根據請求項16所述的堆疊封裝件，其中，所述第一子疊層包括： 第一下晶粒，所述第一下晶粒包括第一下接合墊；以及 第二下晶粒，所述第二下晶粒在與所述第一偏移方向相反的第二偏移方向上偏移地堆疊在所述第一下晶粒上，同時曝露所述第一下接合墊，並且包括第二下接合墊。
18. 根據請求項17所述的堆疊封裝件，其中，所述上晶粒中的每一個在所述第一偏移方向上偏移的距離與所述第二下晶粒相對於所述第一下晶粒在所述第二偏移方向上偏移的距離相同。
19. 根據請求項17所述的堆疊封裝件，所述堆疊封裝件還包括第二接合線，所述第二接合線將所述第二下接合墊電連接到所述第一下接合墊並且電連接到所述封裝基板的第二接合指。
20. 根據請求項19所述的堆疊封裝件，其中，所述第二接合線中的每一條的一部分在由所述第一黏合層浸漬時結合到所述第二下接合墊。
21. 根據請求項20所述的堆疊封裝件，其中，所述第二子疊層包括第三下晶粒，所述第三下晶粒定位成使得所述第三下晶粒的一部分與所述第二接合線的由所述第一黏合層浸漬的所述一部分重疊。
22. 根據請求項19所述的堆疊封裝件，其中，所述第一被動裝置設置在所述封裝基板的所述第二接合指之間。
23. 根據請求項18所述的堆疊封裝件，其中，所述第一子疊層包括第二黏合層，所述第二黏合層將所述第二下晶粒結合到所述第一下晶粒並且具有比所述第一黏合層更薄的厚度。
24. 根據請求項1所述的堆疊封裝件，所述堆疊封裝件還包括： 控制器晶粒，所述控制器晶粒設置在所述下疊層和所述封裝基板之間；以及 支撐件，所述支撐件設置在所述控制器晶粒周圍並且支撐所述下疊層。
25. 一種堆疊封裝件，所述堆疊封裝件包括： 封裝基板； 第一被動裝置和第二被動裝置，所述第一被動裝置和所述第二被動裝置設置在所述封裝基板上以彼此間隔開； 下疊層，所述下疊層設置在所述第一被動裝置和所述第二被動裝置之間，並且包括垂直堆疊並且提供第一下側和第二下側的下晶粒；以及 上疊層，所述上疊層包括最下上晶粒、中間上晶粒和最上上晶粒，所述最下上晶粒具有與所述第二被動裝置部分地重疊的第二端，所述最上上晶粒具有與所述第一被動裝置部分地重疊的第一端，所述最下上晶粒、所述中間上晶粒和所述最上上晶粒以階梯形狀順序地堆疊。
26. 根據請求項25所述的堆疊封裝件，其中，所述第二被動裝置具有比所述第一被動裝置更薄的厚度。
27. 根據請求項25所述的堆疊封裝件，其中，所述下晶粒在垂直方向上形成之字形並且交替堆疊，使得所述第一下側和所述第二下側具有鋸齒側和交錯側中的至少一種。

Images