[go: up one dir, main page]

KR101818507B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101818507B1
KR101818507B1 KR1020120003453A KR20120003453A KR101818507B1 KR 101818507 B1 KR101818507 B1 KR 101818507B1 KR 1020120003453 A KR1020120003453 A KR 1020120003453A KR 20120003453 A KR20120003453 A KR 20120003453A KR 101818507 B1 KR101818507 B1 KR 101818507B1
Authority
KR
South Korea
Prior art keywords
chip
semiconductor package
semiconductor
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120003453A
Other languages
English (en)
Other versions
KR20130082313A (ko
Inventor
최윤석
조태제
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020120003453A priority Critical patent/KR101818507B1/ko
Priority to US13/738,322 priority patent/US8847378B2/en
Publication of KR20130082313A publication Critical patent/KR20130082313A/ko
Priority to US14/475,170 priority patent/US20140367839A1/en
Application granted granted Critical
Publication of KR101818507B1 publication Critical patent/KR101818507B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W20/20—
    • H10W70/614—
    • H10W72/00—
    • H10W74/117—
    • H10W74/129—
    • H10W74/137—
    • H10W90/00—
    • H10W70/60—
    • H10W72/0198—
    • H10W72/072—
    • H10W72/07207—
    • H10W72/07252—
    • H10W72/07254—
    • H10W72/073—
    • H10W72/07307—
    • H10W72/227—
    • H10W72/247—
    • H10W72/29—
    • H10W72/552—
    • H10W72/884—
    • H10W72/942—
    • H10W72/944—
    • H10W74/00—
    • H10W74/014—
    • H10W74/10—
    • H10W74/142—
    • H10W74/15—
    • H10W90/28—
    • H10W90/297—
    • H10W90/722—
    • H10W90/724—
    • H10W90/732—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지가 제공된다. 본 발명의 일 실시예에 따른 반도체 패키지는, 제1 기판, 제1 기판 상에 위치하고, 복수의 제1 반도체 칩들을 포함하는 칩 적층부, 및 제1 기판 상에서 칩 적층부를 둘러싸는 제1 밀봉재를 포함하는 제1 반도체 패키지; 제2 기판, 제2 기판 상에 위치하는 적어도 하나의 제2 반도체 칩, 및 제2 기판 상에서 제2 반도체 칩을 둘러싸는 제2 밀봉재를 포함하는 제2 반도체 패키지; 및 제1 반도체 패키지와 제2 반도체 패키지를 전기적으로 연결하는 패키지 연결 부재를 포함하고, 복수의 제1 반도체 칩들은, 쓰루 실리콘 비아(TSV)를 포함하는 제1 칩, 및 TSV를 통해 제1 칩과 전기적으로 연결되는 제2 칩을 포함하고, 칩 적층부는, 제1 칩과 제2 칩의 사이를 채우고 제2 칩의 측면으로 연장되는 내부 밀봉재를 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 패키지 위에 패키지가 적층되는 패키지 온 패키지(Package On Package, POP) 타입의 반도체 패키지에 관한 것이다.
패키지 온 패키지(POP)는 반도체 소자의 집적화를 위해 상부 반도체 패키지와 하부 반도체 패키지가 상하로 적층된 형태의 반도체 패키지를 말한다. 기존에는 반도체 소자의 집적도 개선을 웨이퍼 제조공정을 통해 달성하였으나, 현재는 다양한 패키지 제조 기술을 통해 반도체 소자의 집적도를 개선하고, 기능을 다양화하려는 시도가 이루어지고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 제조 공정 시 핸들링이 용이하고 경박화가 가능한 반도체 패키지를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지가 제공된다. 상기 반도체 패키지는, 제1 기판, 상기 제1 기판 상에 위치하고, 복수의 제1 반도체 칩들을 포함하는 칩 적층부, 및 상기 제1 기판 상에서 상기 칩 적층부를 둘러싸는 제1 밀봉재를 포함하는 제1 반도체 패키지; 제2 기판, 상기 제2 기판 상에 위치하는 적어도 하나의 제2 반도체 칩, 및 상기 제2 기판 상에서 상기 제2 반도체 칩을 둘러싸는 제2 밀봉재를 포함하는 제2 반도체 패키지; 및 상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 전기적으로 연결하는 패키지 연결 부재를 포함하고, 상기 복수의 제1 반도체 칩들은, 쓰루 실리콘 비아(TSV)를 포함하는 제1 칩, 및 상기 TSV를 통해 상기 제1 칩과 전기적으로 연결되는 제2 칩을 포함하고, 상기 칩 적층부는, 상기 제1 칩과 상기 제2 칩의 사이를 채우고 상기 제2 칩의 측면으로 연장된다.
본 발명의 일부 실시예들에서, 상기 제1 반도체 패키지의 상면을 통해, 상기 제2 칩, 상기 제1 밀봉재 및 상기 내부 밀봉재가 노출될 수 있다.
본 발명의 일부 실시예들에서, 상기 내부 밀봉재는, 상기 복수의 제1 반도체 칩들 사이를 채우는 언더필부, 및 상기 언더필부 외측의 커버부를 포함하며, 최상부에 위치하는 상기 제1 반도체 칩의 상면을 덮지 않도록 형성될 수 있다.
본 발명의 일부 실시예들에서, 상기 반도체 패키지는, 상기 제2 반도체 패키지가 상기 제1 반도체 패키지 위에 적층되는 패키지 온 패키지(POP) 타입일 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 밀봉재의 상면은 상기 제2 기판의 하면과 이격되어 배치될 수 있다.
본 발명의 일부 실시예들에서, 상기 칩 적층부는 플립 칩(Flip-chip) 타입으로 상기 제1 기판에 실장되고, 상기 칩 적층부 및 상기 제1 기판은 범프에 의해 전기적으로 연결될 수 있다.
본 발명의 일부 실시예들에서, 상기 패키지 연결 부재는, 상기 칩 적층부의 적어도 일 측에 배치되며, 상기 제1 기판 및 상기 제2 기판을 연결할 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 칩과 상기 제2 칩의 사이에 위치하고, 상기 TSV와 전기적으로 연결되는 연결 부재를 더 포함할 수 있다.
본 발명의 일부 실시예들에서, 상기 제2 반도체 패키지는 상기 제2 반도체 칩을 복수 개 포함하고, 적어도 하나의 상기 제2 반도체 칩은 TSV를 포함할 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 칩 상에, 2개 이상의 상기 제2 칩들이 서로 이격되어 배치될 수 있다.
본 발명의 일부 실시예들에서, TSV를 포함하는 적어도 하나의 상기 제1 반도체 칩이 상기 제1 칩과 상기 제2 칩의 사이에 배치될 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 칩은 상기 제2 칩보다 작은 평면적을 가질 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 칩은 적어도 일 단면의 길이가 상기 제2 칩의 일 단면의 길이보다 작을 수 있다.
본 발명의 일부 실시예들에서, 상기 제1 반도체 패키지의 상면을 통해, 상기 제1 밀봉재 및 상기 제2 칩이 노출될 수 있다.
본 발명의 다른 형태에 따른 반도체 패키지가 제공된다. 상기 반도체 패키지는, 제1 반도체 패키지; 및 상기 제1 반도체 패키지 상에 위치하고, 상기 제1 반도체 패키지와 전기적으로 연결되는 제2 반도체 패키지를 포함하고, 상기 제1 반도체 패키지 및 상기 제2 반도체 패키지 중 적어도 하나는 칩 적층부를 포함하며, 상기 칩 적층부는, TSV에 의해 전기적으로 연결되는 복수의 반도체 칩들, 및 상기 복수의 반도체 칩들을 둘러싸는 내부 봉지재를 포함하는 육면체 구조물이다.
본 발명의 기술적 사상에 따른 반도체 패키지에 따르면,　TSV를 이용한 칩 적층 구조를 패키지 온 패키지의 일부로 설치함으로써, 고속 및 고밀도의 패키지를 구현할 수 있다.
또한, 상기 칩 적층 구조를 몰딩하여 하나의 장치로 핸들링할 수 있어, 공정이 용이하다. 또한, 상기 칩 적층 구조를 포함하는 반도체 패키지의 몰딩 시, 반도체 칩의 상면을 노출시킴으로써 반도체 패키지의 경박화가 가능하다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 2a 내지 도 2h는 도 1의 실시예에 따른 반도체 패키지의 예시적인 제조 방법을 도시하는 단면도들이다.
도 3a 내지 도 3c는 본 발명의 실시예들에 따른 반도체 패키지들을 도시하는 부분 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 개략적으로 보여주는 블럭 구성도이다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 전자시스템을 개략적으로 보여주는 블럭 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위해 사용된 것이며, 본 발명을 한정하기 위한 것이 아니다. 단수의 표현은 문맥상 명백하게 다르게 지적하는 것이 아니라면, 복수의 표현을 포함한다. 본 명세서에서 사용되는 경우 "포함하다", "구비하다", 또는 "가지다" 등과 같은 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합이 존재함을 특정하려는 것이며, 하나 이상의 다른 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 해석되어야 한다. 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 "제1", "제2" 등의 용어가 다양한 구성요소들을 설명하기 위해 사용되지만, 상술한 구성요소들은 용어에 의해 한정되어서는 안 된다. 상술한 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(1000)는 제1 반도체 패키지(100) 및 제2 반도체 패키지(200)를 포함한다. 본 실시예의 반도체 패키지(1000)는 제1 반도체 패키지(100) 상에 제2 반도체 패키지(200)가 적층되는 패키지 온 패키지(Package On Package, POP) 타입일 수 있다.
제1 반도체 패키지(100)는, 제1 기판(110), 칩 적층부(105) 및 제1 밀봉재(180)를 포함할 수 있다.
제1 기판(110)은 칩 적층부(105)를 지지하고, 몸체부(111), 하면의 하부 패드(112), 상면의 중간 패드(113) 및 상면의 상부 패드(114)를 포함할 수 있다. 제1 기판(110)은 예를 들어, 실리콘, 유리(glass), 세라믹(ceramic), 또는 플라스틱(plastic)을 포함할 수 있다. 제1 기판(110)은 액티브 웨이퍼(active wafer) 또는 인터포저(interposer) 기판을 기반으로 형성될 수 있다. 여기서, 액티브 웨이퍼는 실리콘 웨이퍼와 같이 반도체 칩이 형성될 수 있는 웨이퍼를 말한다. 또한, 제1 기판(110)은 단일층이거나 또는 그 내부에 배선 패턴들을 포함하는 다층 구조를 포함할 수도 있다.　
칩 적층부(105)는 제1 칩(120), 제2 칩(130), 연결 부재(140) 및 내부 밀봉재(160)를 포함할 수 있다.
제1 칩(120)은 몸체부(121), 내부의 칩 패드들(125) 및 내부의 쓰루 실리콘 비아(Through Silicon Via, TSV)(126)들을 포함한다. 칩 패드(125)는 몸체부(121)의 하면 상에 도전성 물질로 형성되며, 도시되지 않은 패시베이션층을 관통하여 TSV(126)에 전기적으로 연결될 수 있다. 또한, 칩 패드(125)는 TSV(126)와 직접 연결되지 않고, 몸체부(121) 내의 배선층(미도시)을 통해 TSV(126)에 연결될 수도 있다. 칩 패드(125) 및 TSV(126)의 개수 및 형상은 도시된 것에 한정되지 않으며 다양하게 변형될 수 있다.
TSV(126)는 적어도 하나의 금속을 포함할 수 있다. 예를 들어, TSV(126)는 장벽 금속층(미도시) 및 배선 금속층(미도시)을 포함할 수 있다. 상기 장벽 금속층은 티타늄(Ti), 탄탈륨(Ta), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중 적어도 하나를 포함할 수 있다. 상기 배선 금속층은 예를 들어, 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 적어도 하나를 포함할 수 있다.
제2 칩(130)은 연결 부재들(140)에 의해 제1 칩(120)과 전기적으로 연결될 수 있다. 연결 부재(140)는 패드부(142), 접합부(144) 및 필라부(146)를 포함할 수 있다. 연결 부재(140)는 도전성 물질을 포함할 수 있으며, 예를 들어, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Tin), 금(Au) 및 솔더 중 적어도 하나를 포함할 수 있다.
제1 칩(120) 및 제2 칩(130)은 각각 하면에 활성층이 형성될 수 있다. 따라서, 제1 반도체 패키지(100)는 플립 칩(flip-chip) 타입인 것이 가능하다. 제1 칩(120) 및 제2 칩(130)은 복수의 반도체 칩들을 각각 포함하도록 구성될 수 있고, 상기 복수의 반도체 칩들은 동일한 종류이거나 서로 다른 종류일 수 있다. 예를 들어, 제1 칩(120) 및 제2 칩(130)은 하나 이상의 로직 반도체 칩과 하나 이상의 메모리 반도체 칩이 조합된 구성을 각각 포함할 수 있다.
예를 들어, 제1 칩(120)은 로직 반도체 칩이고, 제2 칩(130)은 메모리 반도체 칩일 수 있다. 상기 로직 반도체 칩은 마이크로 프로세서(micro-processor)일 수 있고, 예를 들어 중앙처리장치(central processing unit, CPU), 컨트롤러(controller), 또는 주문형 반도체(application specific integrated circuit, ASIC) 등일 수 있다. 또한, 상기 메모리 반도체 칩은 DRAM(dynamic random access memory), SRAM(static random access memory) 등과 같은 휘발성 메모리, 또는 플래시 메모리 등과 같은 비휘발성 메모리일 수 있다. 따라서, 칩 적층부(105)는 그 자체로 시스템 인 패키지(System in Package, SIP)에 해당할 수 있다.
내부 밀봉재(160)는 제1 칩(120)과 제2 칩(130) 사이의 공간을 채우는 언더필부(162), 및 언더필부(162) 외측에 배치되는 커버부(164)를 포함할 수 있다. 내부 밀봉재(160)는 에폭시 수지와 같은 언더필 수지로 형성될 수 있고, 실리카 필러(filler) 또는 플럭스(flux) 등을 포함할 수 있다. 언더필부(162) 및 커버부(164)는 서로 다른 물질을 포함할 수 있다. 내부 밀봉재(160)에서의 언더필부(162) 및 커버부(164)의 배치에 대해서는, 도 1의 P 영역에 대하여 도 3a 내지 도 3c를 참조하여 하기에 상세히 설명한다.
본 실시예에 따르면, 내부 밀봉재(160)에 의해 칩 적층부(105)가 육면체의 형상을 가지게 되며, 반도체 패키지(1000)의 제조 시, 하나의 구조물 또는 장치로서 핸들링(handling) 할 수 있게 된다. 이에 대해서는 도 2a 내지 도 2h를 참조하여 하기에 상세히 설명한다.
칩 적층부(105)의 하면에는 중간 패드들(113)에 대응되도록 범프들(150)이 배치되어 칩 적층부(105)와 제1 기판(110)을 전기적으로 연결할 수 있다. 범프(150)는 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 구리(Cu) 및 솔더 중 적어도 하나를 포함할 수 있다. 범프(150)는 스퍼터링(sputtering) 공정, 펄스 도금이나 직류 도금 등의 도금 공정, 솔더링 공정 또는 접착 공정에 의해 형성될 수 있다. 그러나, 범프(150)는 상기 재질이나 방법에 한정되지 않으며, 와이어나 솔더볼 등 다양한 형태의 신호 전달 매체가 적용되는 것도 가능하다.
제1 밀봉재(180)는 제1 기판(110) 상에서 칩 적층부(105)를 감싸며 칩 적층부(105)를 보호하는 역할을 할 수 있다. 제1 밀봉재(180)는 예를 들어, 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다.　 제1 밀봉재(180)는 내부 밀봉재(160)와 다른 물질을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다. 제1 밀봉재(180)는 제2 기판(210)과 소정 거리(D1)로 이격되며, 칩 적층부(105)의 상면이 노출되도록 형성될 수 있다. 제1 반도체 패키지(100)의 상면에는, 제2 칩(130), 내부 밀봉재(160) 및 제1 밀봉재(180)가 노출될 수 있다. 칩 적층부(105)의 상면이 노출되도록 제1 밀봉재(180)를 형성함으로써, 제1 반도체 패키지(100)의 전체 높이를 낮출 수 있다. 이는 결과적으로 반도체 패키지(1000) 전체의 높이를 낮추는 것을 가능하게 한다.
제2 반도체 패키지(200)는 제2 기판(210), 하부 반도체 칩(220), 상부 반도체 칩(230) 및 제2 밀봉재(280)를 포함할 수 있다.
제2 기판(210)은 하부 반도체 칩(220) 및 상부 반도체 칩(230)을 지지하고, 몸체부(211), 하면의 하부 패드(212) 및 상면의 상부 패드(214)를 포함할 수 있다. 제2 기판(210)은 상술한 제1 기판(110)과 동일하거나 유사한 물질로 이루어질 수 있다.
하부 반도체 칩(220) 및 상부 반도체 칩(230)은 각각 몸체부들(221, 231)을 포함한다. 하부 반도체 칩(220)은 접착층(240)에 의해 제2 기판(210)에 설치될 수 있고, 상부 반도체 칩(230)도 접착층(240)에 의해 상부 반도체 칩(230) 상에 설치될 수 있다. 하부 반도체 칩(220) 및 상부 반도체 칩(230)은 예를 들어, 메모리 반도체 칩일 수 있다. 하부 반도체 칩(220) 및 상부 반도체 칩(230)은 각각 칩 패드들(225, 235)을 포함하며, 칩 패드들(225, 235)은 와이어들(270)에 의해 제2 기판(210)의 상부 패드(214)와 전기적으로 연결될 수 있다.
와이어(270)는 칩 패드들(225, 235)과 상부 패드(214)를 전기적으로 연결하는 신호 전달 매체의 일종으로서, 이외에도 범프나 솔더볼 등 다양한 형태의 신호 전달 매체가 적용되는 것도 가능하다. 와이어(270)는, 반도체 본딩용 와이어로서, 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 구리(Cu), 파라듐(Pd), 니켈(Ni), 코발트(Co), 크롬(Cr) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있고, 와이어 본딩 장치에 의해 형성될 수 있다.
제2 밀봉재(280)는 하부 반도체 칩(220) 및 상부 반도체 칩(230)과, 와이어(270)를 둘러싸서 보호한다. 제2 밀봉재(280)는 예를 들어, 실리콘 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다.　 또한, 제2 밀봉재(280)는 레진과 같은 폴리머로 형성될 수 있으며, 예컨대, EMC(Epoxy Molding Compound)로 형성될 수 있다.
제1 반도체 패키지(100) 및 제2 반도체 패키지(200)는 패키지 연결 솔더볼(320)에 의해 전기적으로 연결될 수 있다. 패키지 연결 솔더볼(320)은, 제1 기판(110)의 상부 패드(114)와 제2 기판(210)의 하부 패드(212)가 전기적으로 연결되도록, 그 사이에 설치된다. 또한, 패키지 연결 솔더볼(320)은 하부 볼(322) 및 상부 볼(324)를 포함하며, 제1 반도체 패키지(100) 및 제2 반도체 패키지(200)를 구조적으로도 견고하게 고정시킬 수 있다.
패키지 연결 솔더볼(320)의 재질은 솔더(solder)에 한정되지 않는다. 예컨대, 패키지 연결 솔더볼(320)은, 솔더 이외에도 주석(Sn), 은(Ag), 구리(Cu) 및 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 또한, 패키지 연결 솔더볼(320)의 형상은 도시된 것과 같은 볼 형태로 한정되지 않는다. 예를 들어, 패키지 연결 솔더볼(320)은 원기둥 형태나, 다각 기둥, 다면체 등 다양하게 변형될 수 있다.
접합 솔더볼들(310)은 제1 기판(110)의 하면 상에 부착될 수 있다. 접합 솔더볼(310)은 패키지 연결 솔더볼(320)과 동일한 재질로 이루어질 수 있다. 접합 솔더볼(310)에 의해 제1 반도체 패키지(100) 및 제2 반도체 패키지(200)는 외부 장치, 예를 들어 시스템 기판이나 메인 보드와 전기적으로 연결될 수 있다.
본 실시예에서, 반도체 패키지(1000)는 제1 칩(120), 제2 칩(130), 하부 반도체 칩(220) 및 상부 반도체 칩(230)과 같은 복수의 반도체 칩들을 포함한다. 상기 복수의 반도체 칩들은 복수개의 기능을 담당할 수 있다. 또한, 반도체 패키지(1000)는, TSV(126)를 포함하는 SIP 형태의 칩 적층부(105)를 POP의 일부로 구성함으로써, 고속 및 고밀도의 반도체 패키지를 구현할 수 있다.
도 2a 내지 도 2h는 도 1의 실시예에 따른 반도체 패키지의 예시적인 제조 방법을 도시하는 단면도들이다.
도 2a를 참조하면, 먼저 칩 적층부(105)(도 1 참조)를 제조하는 공정이 수행된다. 복수의 TSV들(126)이 형성된 기저 웨이퍼(120W)를 준비한다. 기저 웨이퍼(120W)는 몸체부(121W) 및 칩 패드들(125)을 더 포함하며, 후속 공정들을 통해, 도 1의 제1 칩(120)을 형성하게 된다. 기저 웨이퍼(120W)의 제1 면(120Wa) 상에는 칩 패드들(125)에 대응하여 범프들(150)이 배치된다. 다만, 범프들(150)은 후속의 공정을 통해 형성될 수도 있다. 칩 패드들(125) 및 범프들(150)은 각각 TSV(126)와 연결될 수 있다. 일부 칩 패드(125) 및 범프(150)는 TSV(126)와 연결되지 않을 수 있으며, 이 경우 기저 웨이퍼(120W) 내의 배선층(미도시)과 연결될 수도 있다.
기저 웨이퍼(120W)에서, TSV들(126)이 노출된 제1 면(120Wa)에 접착층(195)(도 2b 참조)을 사용하여 캐리어 기판(190)을 부착할 수 있다. 접착층(195)은 후속 단계에서 캐리어 기판(190)의 탈착을 가능하게 하는 소재를 사용할 수 있으며, 필름 타입 또는 액상 타입을 사용할 수 있다.
캐리어 기판(190)은 후속에서의 기저 웨이퍼(120W)의 박층화(thinning)를 위해 사용한다. 박층화가 완료되면 기저 웨이퍼(120W)의 두께는 수십 ㎛ 이하가 되므로, 얇은 기저 웨이퍼(120W)를 다루기 위해서 웨이퍼 지지용 시스템(Wafer Supporting System, WSS)과 같은 지지부를 필요로 하기 때문이다. 캐리어 기판(190)은 실리콘, 게르마늄, 실리콘-게르마늄, 갈륨-비소(GaAs), 유리, 플라스틱, 세라믹 등을 포함할 수 있다.
도 2b를 참조하면, 먼저, TSV들(126)이 기저 웨이퍼(120W)의 제2 면(120Wb) 상으로도 노출되도록 기저 웨이퍼(120W)의 박층화가 이루어질 수 있다. 박층화 후, 제2 면(120Wb) 상으로 노출된 TSV들(126) 상에 패드부들(142)을 형성할 수 있다.
다음으로, 필라부들(146) 및 접합부들(144)가 일 면에 형성된 제2 칩(130)을 기저 웨이퍼(120W)와 연결하는 공정이 수행될 수 있다. 기저 웨이퍼(120W)와 제2 칩(130)의 연결은, 서로 대응되는 패드부들(142)과 접합부들(144)을 물리적으로 연결함으로써 이루어질 수 있다.
도 2c를 참조하면, 제2 칩들(130)이 부착된 기저 웨이퍼(120W) 상에서, 연결 부재들(140)의 사이 영역, 및 제2 칩(130)과 기저 웨이퍼(120W)의 사이 영역을 채우는 언더필부(162)가 형성된다. 언더필부(162)의 높이 및 형상은 도면에 도시된 것에 한정되지 않는다. 예를 들어, 언더필부(162)는 제2 칩들(130)의 상면보다 낮은 높이로 형성될 수도 있다.
다음으로, 언더필부(162) 및 제2 칩(130) 상에 웨이퍼 커버부(164W)가 형성된다. 웨이퍼 커버부(164W)는 예를 들어, 에폭시 수지와 같은 언더필 수지로 형성될 수 있고, 실리카 필러(filler) 또는 플럭스(flux) 등을 포함할 수 있다. 웨이퍼 커버부(164W)는 언더필부(162)와 다른 물질을 포함할 수 있다. 또는, 웨이퍼 커버부(164W)와 언더필부(162)는 동일한 물질 예를 들어, 필러(filler)를 다른 비율로 포함할 수도 있다.
도 2d를 참조하면, 먼저, 웨이퍼 커버부(164W)의 상면을 그라인딩(grinding)하여, 제2 칩(130)의 상면을 노출시킨다.
다음으로, 점선으로 표시된 영역을 따라 싱귤레이션 공정을 수행하여, 각각 제1 칩(120), 제2 칩(130) 및 내부 밀봉재(160)를 포함하는 칩 적층부들(105)을 형성한다. 상기 분리 공정은 제1 칩(120)이 캐리어 기판(190) 상에 접착된 상태에서 블레이드 소잉 또는 레이저 소잉을 통해 수행될 수 있다. 다음으로, 캐리어 기판(190)으로부터 칩 적층부들(105)을 탈착(detach)할 수 있다. 이에 의해, 최종적으로 칩 적층부들(105)이 완성될 수 있다.
선택적으로, 상기 분리 공정 전에 EDS(Electrical Die Sorting) 테스트를 수행할 경우, 캐리어 기판(190)을 먼저 탈착하고, 별도의 캐리어 기판(미도시)을 제2 칩(130)의 상면에 부착할 수도 있다. 이 경우, 별도의 캐리어 기판(미도시)은 EDS 테스트가 수행되고 싱귤레이션 공정이 수행된 후 탈착될 수 있다.
도 2e를 참조하면, 먼저, 칩 적층부(105)를 제1 기판(110) 상에 부착하는 공정이 수행될 수 있다. 칩 적층부(105)의 범프들(150)과 제1 기판(110)의 중간 패드들(113)을 접합시킴으로써, 칩 적층부(105)가 제1 기판(110)에 실장될 수 있다.
본 단계에서, 칩 적층부(105)는 하나의 반도체 칩이 실장되는 것과 유사한 공정 및 설비를 이용하여 제1 기판(110) 상에 실장될 수 있다. 칩 적층부(105)는 하나의 장치로서 미리 형성되어 있으며, 육면체의 형상을 가지므로, 실장 시 핸들링이 용이할 수 있다.
다음으로, 제1 기판(110)의 가장자리에 하부 볼들(322)이 배치될 수 있다. 도면에서 하부 볼(322)은 칩 적층부(105)의 양 측에 하나씩 배치되었다. 다만, 본 발명은 이에 한정되지 않으며, 복수 개의 하부 볼들(322)이 각각 칩 적층부(105)의 양 측에 배치될 수도 있다.
도 2f를 참조하면, 먼저 칩 적층부(105)의 노출된 하면 및 측면을 둘러싸는 제1 밀봉재(180)가 형성될 수 있다. 제1 밀봉재(180)는 칩 적층부(105)의 상면 상에도 형성된 후, 그라인딩에 의해 칩 적층부(105)의 상면이 노출되도록 형성될 수 있다. 본 단계에 의해, 도 1의 제1 반도체 패키지(100)가 완성된다.
다음으로, 제1 기판(110)의 하면 상에 하부 패드들(112)에 대응되도록 접합 솔더볼(310)이 형성될 수 있다. 접합 솔더볼(310)의 형성은 도 2e를 참조하여 상술한 단계 또는 이후의 공정 단계들, 예를 들어 반도체 패키지(1000)(도 1 참조) 형성의 최종 단계에서 수행될 수도 있다.
도 2g를 참조하면, 제1 밀봉재(180)의 일부를 제거하여, 접합 솔더볼들(310) 각각을 노출하는 개구부들(S)을 형성한다. 개구부(S)는 예를 들어, 레이저를 이용하여 제1 밀봉재(180)의 일부를 제거함으로써 형성할 수 있다. 개구부(S)는 하부가 좁아지며 접합 솔더볼(310)에 연장될 수 있으나, 개구부(S)의 형상은 도시된 것에 한정되지 않는다.
도 2h를 참조하면, 먼저 제2 반도체 패키지(200)가 준비된다. 제2 반도체 패키지(200)는 제2 기판(210) 상에 접착층(240)을 이용하여 하부 반도체 칩(220) 및 상부 반도체 칩(230)을 실장한 후, 제2 밀봉재(280)를 형성함으로써 제조될 수 있다.
다음으로, 제1 반도체 패키지(100)와 제2 반도체 패키지(200)를 연결하는 단계가 수행된다. 제2 기판(210) 하부에 접합된 상부 볼들(324)을 각각 제1 기판(110) 상의 하부 볼들(322)과 접합되도록 한다. 상기 접합 공정은 열압착 공정 및/또는 리플로우 공정을 이용할 수 있다. 이에 의해, 제1 반도체 패키지(100)와 제2 반도체 패키지(200)는 물리적 및 전기적으로 연결될 수 있다.
본 단계에 의해 도 1의 반도체 패키지(1000)가 최종적으로 형성될 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예들에 따른 반도체 패키지들을 도시하는 부분 단면도들이다. 도 3a 내지 도 3c는 도 1의 P 영역에 대응하는 구조를 도시한다.
도 3a를 참조하면, 내부 밀봉재(160a)는 제1 칩(120)과 제2 칩(130) 사이의 공간을 채우는 언더필부(162a), 및 언더필부(162a) 외측에 배치되는 커버부(164a)를 포함할 수 있다. 본 실시예에 따른 반도체 패키지(2000a)는, 도 1의 반도체 패키지(1000)와 달리, 언더필부(162a)가 제2 칩(130)의 측면을 완전히 덮지 않을 수 있다. 도시된 것과 같이, 언더필부(162a)와 커버부(164a)의 상부 경계가 제2 칩(130)의 하면에 형성될 수 있다.
도 3b를 참조하면, 내부 밀봉재(160b)는 제1 칩(120)과 제2 칩(130) 사이의 공간을 채우는 언더필부(162b), 및 언더필부(162b) 외측에 배치되는 커버부(164b)를 포함할 수 있다. 본 실시예에 따른 반도체 패키지(2000b)는, 도 1의 반도체 패키지(1000)와 달리, 언더필부(162b)가 제2 칩(130)의 측면을 완전히 덮지 않을 수 있다. 도시된 것과 같이, 언더필부(162b)와 커버부(164b)의 상부 경계가 제2 칩(130)의 측면에 형성될 수 있다.
도 3c를 참조하면, 내부 밀봉재(160c)는 제1 칩(120)과 제2 칩(130) 사이의 공간을 채우는 단일층일 수 있다. 본 실시예에 따른 반도체 패키지(2000c)는, 예를 들어, 도 2c를 참조하여 상술한 언더필부(162) 및 웨이퍼 커버부(164W) 형성 공정을 단일화함으로써 형성될 수 있다. 예를 들어, 도 2c의 언더필부(162)를 형성하지 않고, 내부 밀봉재(160c)를 형성함으로써 반도체 패키지(2000c)를 형성할 수 있다. 이 경우, 내부 밀봉재(160c)는 MUF(Molded Underfill) 공정을 통해 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 4에서 도 1과 동일한 참조 번호는 동일한 구성 요소를 나타내므로, 중복되는 설명은 생략한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(3000)는 제1 반도체 패키지(100a) 및 제2 반도체 패키지(200)를 포함한다.
제1 반도체 패키지(100a)는, 제1 기판(110), 칩 적층부(105b) 및 제1 밀봉재(180)를 포함할 수 있다. 칩 적층부(105a)는 제1 칩(120), 두 개의 제2 칩들(130a, 130b), 연결 부재(140) 및 내부 밀봉재(160)를 포함할 수 있다.
제1 칩(120) 상에 제2 칩들(130a, 130b)이 서로 소정 거리(D2)로 이격되어 배치될 수 있다. 제2 칩들(130a, 130b)은 연결 부재들(140)에 의해 제1 칩(120)과 전기적으로 연결될 수 있다. 제2 칩들(130a, 130b)의 개수는 다양하게 변할 수 있으며, 다른 실시예에서, 제2 칩들(130a, 130b)의 개수는 3개 이상일 수도 있다.
제1 칩(120) 및 제2 칩들(130a, 130b)은 각각 하면에 활성층이 형성될 수 있다. 따라서, 제1 반도체 패키지(100b)는 플립 칩 타입인 것이 가능하다. 제1 칩(120) 및 제2 칩들(130a, 130b)은 복수의 반도체 칩들을 각각 포함하도록 구성될 수 있고, 상기 복수의 반도체 칩들은 동일한 종류이거나 서로 다른 종류일 수 있다. 예를 들어, 제1 칩(120)은 로직 반도체 칩이고, 제2 칩들(130a, 130b)은 메모리 반도체 칩일 수 있다.
내부 밀봉재(160)는 제1 칩(120)과 제2 칩들(130a, 130b) 사이의 공간을 채우는 언더필부(162), 및 언더필부(162) 외측의 커버부(164)를 포함할 수 있다. 다른 실시예에서, 거리(D2)의 크기에 따라, 제2 칩들(130a, 130b) 사이의 영역에도 커버부(164)가 일부 형성될 수 있다. 본 실시예에 따르면, 내부 밀봉재(160)에 의해 칩 적층부(105a)가 육면체의 형상을 가지게 되며, 반도체 패키지(3000)의 제조 시, 하나의 단위 장치로 핸들링 할 수 있게 된다.
본 실시예의 반도체 패키지(3000)는 도 2b를 참조하여 상술한 공정에서, 제2 칩들(130a, 130b)을 기저 웨이퍼(120W)와 연결함으로써 형성될 수 있다.
본 실시예에서, 반도체 패키지(3000)는 제1 칩(120), 제2 칩들(130a, 130b), 하부 반도체 칩(220) 및 상부 반도체 칩(230)과 같은 복수의 반도체 칩들을 포함한다. 따라서 반도체 패키지(3000)는 TSV(126)를 포함하는 SIP 형태의 칩 적층부(105a)를 POP의 일부로 구성함으로써, 고속 및 고밀도의 패키지를 구현할 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 5에서 도 1과 동일한 참조 번호는 동일한 구성 요소를 나타내므로, 중복되는 설명은 생략한다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(4000)는 제1 반도체 패키지(100b) 및 제2 반도체 패키지(200)를 포함한다. 제1 반도체 패키지(100b)는, 제1 기판(110), 칩 적층부(105b) 및 제1 밀봉재(180)를 포함할 수 있다.
칩 적층부(105b)는 제1 칩(120), 제2 칩(130c), 제3 칩들(170a, 170b), 연결 부재들(140a, 140b) 및 내부 밀봉재(160d)를 포함할 수 있다.
제1 칩(120) 상에 제3 칩들(170a, 170b)이 서로 소정 거리로 이격되어 배치될 수 있다. 제3 칩(170a)은 내부에 TSV들(176) 및 몸체부(171)를 포함할 수 있다. 제3 칩들(170a, 170b)은 연결 부재들(140a)에 의해 제1 칩(120)과 전기적으로 연결될 수 있다. 연결 부재(140a)는 패드부(142), 접합부(144) 및 필라부(146)를 포함할 수 있다.
제2 칩(130c)은 제3 칩(170a) 상에 배치될 수 있다. 제2 칩(130c)은 연결 부재들(140b)에 의해 제3 칩(170a)과 전기적으로 연결될 수 있다. 다른 실시예에서, 제2 칩(130c)과 제3 칩(170a) 사이에, TSV를 포함하는 하나 이상의 반도체 칩이 더 적층될 수도 있다. 연결 부재(140b)는 패드부(142), 접합부(144) 및 필라부(146)를 포함할 수 있다. 연결 부재들(140a, 140b)은 도전성 물질을 포함할 수 있으며, 예를 들어, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Tin), 금(Au) 및 솔더 중 적어도 하나를 포함할 수 있다.
제1 칩(120), 제2 칩(130c) 및 제3 칩들(170a, 170b)은 각각 하면에 활성층이 형성될 수 있다. 따라서, 제1 반도체 패키지(100c)는 플립 칩 타입인 것이 가능하다. 제1 칩(120), 제2 칩(130c) 및 제3 칩들(170a, 170b)은 복수의 반도체 칩들을 각각 포함하도록 구성될 수 있고, 상기 복수의 반도체 칩들은 동일한 종류이거나 서로 다른 종류일 수 있다. 예를 들어, 제1 칩(120)은 로직 반도체 칩이고, 제2 칩(130c) 및 제3 칩들(170a, 170b)은 메모리 반도체 칩일 수 있다.
내부 밀봉재(160d)는 제1 칩(120)과 제3 칩들(170a, 170b) 사이의 공간을 채우는 언더필부(162), 언더필부(162) 외측의 커버부(164), 및 제2 칩(130c) 측면의 상부 커버부(166)를 포함할 수 있다. 내부 밀봉재(160d)는 에폭시 수지와 같은 언더필 수지로 형성될 수 있고, 실리카 필러(filler) 또는 플럭스(flux) 등을 포함할 수 있다. 언더필부(162), 커버부(164) 및 상부 커버부(166)는 서로 다른 물질을 포함할 수 있다. 또는, 커버부(164) 및 상부 커버부(166)는 동일한 물질로 이루어질 수도 있다. 본 실시예에 따르면, 내부 밀봉재(160d)에 의해 칩 적층부(105b)가 육면체의 형상을 가지게 되며, 반도체 패키지(4000)의 제조 시, 하나의 단위 구조로서 핸들링 할 수 있게 된다.
제1 밀봉재(180)는 제1 기판(110) 상에서 칩 적층부(105b)를 감싸며 칩 적층부(105b)를 보호하는 역할을 할 수 있다. 제1 밀봉재(180)는 제2 기판(210)과 소정 거리로 이격되며, 칩 적층부(105b)의 상면이 노출되록 형성될 수 있다. 제1 반도체 패키지(100b)의 상면에는, 제2 칩(130c) 및 내부 밀봉재(160d), 특히 상부 커버부(166)가 노출될 수 있다. 칩 적층부(105b)의 상면이 노출되도록 제1 밀봉재(180)를 형성함으로써, 제1 반도체 패키지(100b)의 전체 높이를 낮출 수 있다. 이는 결과적으로 반도체 패키지(4000) 전체의 높이를 낮추는 것을 가능하게 한다.
본 실시예의 반도체 패키지(4000)는 도 2d를 참조하여 상술한 그라인딩 공정 후, 제2 칩(130c)을 적층하는 공정을 추가로 수행함으로써 형성될 수 있다. 또한, 제2 칩(130c)의 측면 및 상면을 덮는 상부 커버부(166)를 형성하는 공정, 및 그라인딩 공정을 통해 제2 칩(130c)의 상면을 노출시키는 공정을 추가함으로써 형성될 수 있다.
본 실시예에서, 반도체 패키지(4000)는 제1 칩(120), 제2 칩(130c), 제3 칩들(170a, 170b), 하부 반도체 칩(220) 및 상부 반도체 칩(230)과 같은 복수의 반도체 칩들을 포함한다. 따라서 반도체 패키지(4000)는 TSV(126)를 포함하는 SIP 형태의 칩 적층부(105b)를 POP의 일부로 구성함으로써, 전체로서 고속 및 고밀도의 시스템 인 패키지를 구현할 수 있다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 6에서 도 1과 동일한 참조 번호는 동일한 구성 요소를 나타내므로, 중복되는 설명은 생략한다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(5000)는 제1 반도체 패키지(100c) 및 제2 반도체 패키지(200)를 포함한다. 제1 반도체 패키지(100c)는, 제1 기판(110), 칩 적층부(105c) 및 제1 밀봉재(180)를 포함할 수 있다.
칩 적층부(105c)는 제1 칩(120e), 제2 칩(130e), 연결 부재(140) 및 내부 밀봉재(160e)를 포함할 수 있다.
제1 칩(120e)은 몸체부(121), 내부의 칩 패드(125) 및 내부의 TSV들(126)을 포함한다. 제2 칩(130e)은 연결 부재들(140)에 의해 제1 칩(120e)과 전기적으로 연결될 수 있다.
제1 칩(120e)은 일 단면이 제1 길이(L1)를 가지고, 제2 칩(130e)은 상기 일 단면이 제1 길이(L1)보다 큰 제2 길이(L2)를 가질 수 있다. 따라서, 본 실시예에 따른 반도체 패키지(5000)의 칩 적층부(105c)는, 상부에 위치하는 제2 칩(130e)의 적어도 일 단면의 길이가, 동일한 방향에서, 하부의 제1 칩(120e)의 일 단면의 길이보다 클 수 있다.
제1 칩(120e) 및 제2 칩(130e)은 각각 하면에 활성층이 형성될 수 있다. 따라서, 제1 반도체 패키지(100c)는 플립 칩 타입인 것이 가능하다. 제 1 칩(120e) 및 제2 칩(130e)은 복수의 반도체 칩들을 각각 포함하도록 구성될 수 있고, 상기 복수의 반도체 칩들은 동일한 종류이거나 서로 다른 종류일 수 있다. 예를 들어, 제1 칩(120e)은 로직 반도체 칩이고, 제2 칩(130e)은 메모리 반도체 칩일 수 있다.
내부 밀봉재(160e)는 제1 칩(120e) 상에서 제1 칩(120e)과 제2 칩(130e) 사이의 공간을 채울 수 있다. 내부 밀봉재(160e)의 양 측면은 제1 칩(120e)의 측면으로부터 수직으로 연장되어 제2 칩(130e)과 접할 수 있다. 이 경우, 제2 칩(130e)의 양 측면은 내부 밀봉재(160e)로부터 소정 길이(L3)로 돌출될 수 있다. 변형된 실시예에서, 내부 밀봉재(160e)의 양 측면은 제1 칩(120e)의 측면으로부터 소정 각도로 연장되어 제2 칩(130e)과 접할 수 있다. 이 경우, 제2 칩(130e)의 양 측면은 내부 밀봉재(160e)로부터 상기 길이(L3)보다 작은 길이로 돌출될 수 있다. 따라서, 실시예들에 따라, 상기 길이(L3)는 0 이상이며, L2-L1 이하의 값을 가질 수 있다. 내부 밀봉재(160e)는 에폭시 수지와 같은 언더필 수지로 형성될 수 있고, 실리카 필러(filler) 또는 플럭스(flux) 등을 포함할 수 있다.
제1 밀봉재(180)는 제1 기판(110) 상에서 칩 적층부(105c)를 감싸며 칩 적층부(105c)를 보호하는 역할을 할 수 있다. 제1 밀봉재(180)는 제2 기판(210)과 소정 거리로 이격되며, 칩 적층부(105c)의 상면이 노출되도록 형성될 수 있다. 제1 반도체 패키지(100c)의 상면에는, 제2 칩(130e)이 노출될 수 있다.
본 실시예의 반도체 패키지(5000)는 도 2c를 참조하여 상술한 언더필부(162) 및 웨이퍼 커버부(164W) 형성 공정을 단일화함으로써 형성될 수 있다. 예를 들어, 언더필부(162)를 형성하지 않고, 내부 밀봉재(160e)를 제1 칩(120e)과 제2 칩(130e)의 사이에 형성함으로써 반도체 패키지(5000)를 형성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 7에서 도 1과 동일한 참조 번호는 동일한 구성 요소를 나타내므로, 중복되는 설명은 생략한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(6000)는 제1 반도체 패키지(100T) 및 제2 반도체 패키지(200T)를 포함한다. 본 실시예의 반도체 패키지(6000)는, 도 1의 반도체 패키지(1000)와 달리, 제2 반도체 패키지(200T) 상에 제1 반도체 패키지(100T)가 적층되는 패키지 온 패키지 타입일 수 있다. 본 발명의 변형된 실시예에서는, 제1 반도체 패키지 및 제2 반도체 패키지 모두가 본 실시예의 칩 적층부들(105T)을 포함할 수도 있다.
상부의 제1 반도체 패키지(100T)는, 제1 기판(110), 칩 적층부(105T) 및 제1 밀봉재(180)를 포함할 수 있다. 칩 적층부(105T)는 제1 칩(120), 제2 칩(130), 연결 부재(140) 및 내부 밀봉재(160)를 포함할 수 있다.
하부의 제2 반도체 패키지(200T)는 제2 기판(210), 하부 반도체 칩(220), 상부 반도체 칩(230) 및 제2 밀봉재(280)를 포함할 수 있다. 제2 기판(210)은 하부 반도체 칩(220) 및 상부 반도체 칩(230)을 지지하고, 몸체부(211), 하면의 하부 패드(212), 상면의 중간 패드(213) 및 상면의 상부 패드(214)를 포함할 수 있다.
제1 반도체 패키지(100T) 및 제2 반도체 패키지(200T)는 패키지 연결 솔더볼(320)에 의해 전기적으로 연결될 수 있다. 또한, 접합 솔더볼들(310)은 제2 기판(210)의 하면 상에 부착될 수 있다.
본 실시예에서, 반도체 패키지(6000)는 제1 칩(120), 제2 칩(130), 하부 반도체 칩(220) 및 상부 반도체 칩(230)과 같은 복수의 반도체 칩들을 포함한다. 상기 복수의 반도체 칩들은 복수개의 기능을 담당할 수 있다. 반도체 패키지(6000)는 POP의 일부를 TSV(126)에 의해 연결되는 칩 적층부(105T)로 구성함으로써, 고속 및 고밀도의 패키지를 구현할 수 있다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지를 도시하는 단면도이다.
도 8에서 도 1과 동일한 참조 번호는 동일한 구성 요소를 나타내므로, 중복되는 설명은 생략한다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(7000)는 제1 반도체 패키지(100T) 및 제2 반도체 패키지(200Ta)를 포함한다. 본 실시예의 반도체 패키지(7000)는, 도 1의 반도체 패키지(1000)와 달리, 제2 반도체 패키지(200Ta) 상에 제1 반도체 패키지(100T)가 적층되는 패키지 온 패키지 타입일 수 있다. 또한, 본 실시예의 반도체 패키지(7000)는, 도 7의 반도체 패키지(6000)와 달리, 하부의 제2 반도체 패키지(200Ta)가 하나의 반도체 칩(220)만을 포함할 수 있다.
하부의 제2 반도체 패키지(200Ta)는 제2 기판(210), 반도체 칩(220) 및 제2 밀봉재(280)를 포함할 수 있다. 제2 기판(210)은 반도체 칩(220)을 지지하고, 몸체부(211), 하면의 하부 패드(212), 상면의 중간 패드(213) 및 상면의 상부 패드(214)를 포함할 수 있다. 반도체 칩(220)은 몸체부(221)를 포함하며, 접착층(240)에 의해 제2 기판(210)에 설치될 수 있다. 제2 밀봉재(280)는 반도체 칩(220)과 와이어(270)를 둘러싸서 보호한다.
제1 반도체 패키지(100T) 및 제2 반도체 패키지(200Ta)는 패키지 연결 솔더볼(320a)에 의해 전기적으로 연결될 수 있다. 패키지 연결 솔더볼(320a)은, 제1 기판(110)의 하부 패드(112)와 제2 기판(210)의 상부 패드(214)가 전기적으로 연결되도록, 그 사이에 설치된다. 또한, 패키지 연결 솔더볼(320a)은 제1 반도체 패키지(100T) 및 제2 반도체 패키지(200Ta)를 구조적으로도 견고하게 고정시킬 수 있다.
접합 솔더볼들(310)은 제2 기판(210)의 하면 상에 부착될 수 있다. 접합 솔더볼(310)은 패키지 연결 솔더볼(320a)과 동일한 재질로 이루어질 수 있다. 접합 솔더볼(310)에 의해 제1 반도체 패키지(100T) 및 제2 반도체 패키지(200Ta)는 외부 장치, 예를 들어 시스템 기판이나 메인 보드와 전기적으로 연결될 수 있다.
본 실시예에서, 반도체 패키지(7000)는 제1 칩(120), 제2 칩(130) 및 반도체 칩(220)과 같은 복수의 반도체 칩들을 포함한다. 상기 복수의 반도체 칩들은 복수개의 기능을 담당할 수 있다. 따라서 반도체 패키지(7000)는 POP의 일부를 TSV(126)에 의해 연결되는 칩 적층부(105T)로 구성함으로써, 고속 및 고밀도의 패키지를 구현할 수 있다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 메모리 카드를 개략적으로 보여주는 블럭 구성도이다.
도 9를 참조하면, 메모리 카드(8000) 내에서 제어기(8100)와 메모리(8200)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(8100)에서 명령을 내리면, 메모리(8200)는 데이터를 전송할 수 있다. 제어기(8100) 및/또는 메모리(8200)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지를 포함할 수 있다. 메모리(8200)는 메모리 어레이(미도시) 또는 메모리 어레이 뱅크(미도시)를 포함할 수 있다.
이러한 카드(8000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card; SM), 씨큐어 디지털 카드(secure digital; SD), 미니 씨큐어 디지털 카드(mini secure digital card; mini SD), 또는 멀티 미디어 카드(multi media card; MMC)와 같은 메모리 장치에 이용될 수 있다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지를 포함하는 전자시스템을 개략적으로 보여주는 블럭 구성도이다.
도 10를 참조하면, 전자시스템(9000)은 제어기(9100), 입/출력 장치(9200), 메모리(9300) 및 인터페이스(9400)를 포함할 수 있다. 전자시스템(9000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다.
여기서, 제어기(9100)는 프로그램을 실행하고, 전자시스템(9000)을 제어하는 역할을 할 수 있다. 제어기(9100)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 또한, 입/출력 장치(9200)는 전자시스템(9000)의 데이터를 입력 또는 출력하는데 이용될 수 있다.
또한, 전자시스템(9000)은 입/출력 장치(9200)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(9200)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리(9300)는 제어기(9100)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(9100)에서 처리된 데이터를 저장할 수 있다. 제어기(9100) 및 메모리(9300)는 본 발명의 실시예들 중 어느 하나에 따른 반도체 패키지를 포함할 수 있다. 또한, 인터페이스(9400)는 시스템(9000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(9100), 입/출력 장치(9200), 메모리(9300) 및 인터페이스(9400)는 버스(9500)를 통하여 서로 통신할 수 있다.
예를 들어, 이러한 전자시스템(9000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 제1 반도체 패키지 105: 칩 적층부
112: 하부 패드 113: 중간 패드
114: 상부 패드 120: 제1 칩
121: 몸체부 125: 칩 패드
126: TSV 130: 제2 칩
140: 연결 부재 142: 패드부
144: 접합부 146: 필라부
150: 범프 160: 내부 밀봉재
162: 언더필부 164: 커버부
180: 제1 밀봉재 190: 캐리어 기판
195: 접착층 200: 제2 반도체 패키지
210: 제2 기판 211: 몸체부
212: 하부 패드 213: 중간 패드
214: 상부 패드 220: 하부 반도체 칩
221: 몸체부 225: 칩 패드
230: 상부 반도체 칩 231: 몸체부
235: 칩 패드 240: 접착층
270: 와이어 280: 제2 밀봉재
310: 접합 솔더볼 320: 패키지 연결 솔더볼
322: 하부 볼 324: 상부 볼

Claims (10)

  1. 제1 기판, 상기 제1 기판 상에 위치하고, 복수의 제1 반도체 칩들을 포함하는 칩 적층부, 및 상기 제1 기판 상에서 상기 칩 적층부를 둘러싸는 제1 밀봉재를 포함하는 제1 반도체 패키지;
    제2 기판, 상기 제2 기판 상에 위치하는 적어도 하나의 제2 반도체 칩, 및 상기 제2 기판 상에서 상기 제2 반도체 칩을 둘러싸는 제2 밀봉재를 포함하는 제2 반도체 패키지; 및
    상기 제1 반도체 패키지와 상기 제2 반도체 패키지를 전기적으로 연결하는 패키지 연결 부재를 포함하고,
    상기 복수의 제1 반도체 칩들은, 쓰루 실리콘 비아(TSV)를 포함하는 제1 칩, 및 상기 TSV를 통해 상기 제1 칩과 전기적으로 연결되는 제2 칩을 포함하고, 상기 칩 적층부는, 상기 제1 칩과 상기 제2 칩의 사이를 채우고 상기 제2 칩의 측면으로 연장되는 내부 밀봉재를 포함하고,
    상기 내부 밀봉재는 상기 복수의 제1 반도체 칩들 사이를 채우며 경사진 측벽을 갖는 언더필부, 및 상기 언더필부의 상기 경사진 측벽 상에 위치하는 커버부를 포함하고,
    상기 언더필부 및 상기 커버부는 상기 복수의 제1 반도체 칩들 중 최상부에 위치하는 제1 반도체 칩의 상면을 덮지 않는 것을 특징으로 하는 반도체 패키지.
  2. 제1 항에 있어서,
    상기 제1 반도체 패키지의 상면을 통해, 상기 제2 칩, 상기 제1 밀봉재 및 상기 내부 밀봉재가 노출되는 것을 특징으로 하는 반도체 패키지.
  3. 삭제
  4. 제1 항에 있어서,
    상기 반도체 패키지는, 상기 제2 반도체 패키지가 상기 제1 반도체 패키지 위에 적층되는 패키지 온 패키지(POP) 타입인 것을 특징으로 하는 반도체 패키지.
  5. 제4 항에 있어서,
    상기 제1 밀봉재의 상면은 상기 제2 기판의 하면과 이격되어 배치되는 것을 특징으로 하는 반도체 패키지.
  6. 제1 항에 있어서,
    상기 칩 적층부는 플립 칩(Flip-chip) 타입으로 상기 제1 기판에 실장되고,
    상기 칩 적층부 및 상기 제1 기판은 범프에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.
  7. 제1 항에 있어서,
    상기 패키지 연결 부재는, 상기 칩 적층부의 적어도 일 측에 배치되며, 상기 제1 기판 및 상기 제2 기판을 연결하는 것을 특징으로 하는 반도체 패키지.
  8. 제1 항에 있어서,
    상기 제1 칩과 상기 제2 칩의 사이에 위치하고, 상기 TSV와 전기적으로 연결되는 연결 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제1 항에 있어서,
    상기 제1 칩은 상기 제2 칩보다 작은 평면적을 가지는 것을 특징으로 하는 반도체 패키지.
  10. 제1 항에 있어서,
    상기 제1 칩은 적어도 일 단면의 길이가 상기 제2 칩의 일 단면의 길이보다 작고, 상기 제1 반도체 패키지의 상면을 통해, 상기 제1 밀봉재 및 상기 제2 칩이 노출되는 것을 특징으로 하는 반도체 패키지.
KR1020120003453A 2012-01-11 2012-01-11 반도체 패키지 Active KR101818507B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120003453A KR101818507B1 (ko) 2012-01-11 2012-01-11 반도체 패키지
US13/738,322 US8847378B2 (en) 2012-01-11 2013-01-10 Semiconductor package
US14/475,170 US20140367839A1 (en) 2012-01-11 2014-09-02 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120003453A KR101818507B1 (ko) 2012-01-11 2012-01-11 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130082313A KR20130082313A (ko) 2013-07-19
KR101818507B1 true KR101818507B1 (ko) 2018-01-15

Family

ID=48743377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120003453A Active KR101818507B1 (ko) 2012-01-11 2012-01-11 반도체 패키지

Country Status (2)

Country Link
US (2) US8847378B2 (ko)
KR (1) KR101818507B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
KR20130071884A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 다이 패키지 및 이를 포함하는 시스템
KR101818507B1 (ko) * 2012-01-11 2018-01-15 삼성전자 주식회사 반도체 패키지
KR101896665B1 (ko) * 2012-01-11 2018-09-07 삼성전자주식회사 반도체 패키지
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
JP6230794B2 (ja) * 2013-01-31 2017-11-15 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US20140252561A1 (en) * 2013-03-08 2014-09-11 Qualcomm Incorporated Via-enabled package-on-package
KR101473093B1 (ko) * 2013-03-22 2014-12-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9553070B2 (en) * 2013-04-30 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
TWI517269B (zh) * 2013-09-27 2016-01-11 矽品精密工業股份有限公司 層疊式封裝結構及其製法
US9373527B2 (en) * 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
KR102107961B1 (ko) * 2013-11-14 2020-05-28 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9349680B2 (en) * 2014-01-05 2016-05-24 Infineon Technologies Austria Ag Chip arrangement and method of manufacturing the same
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
US9209141B2 (en) 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
US9496196B2 (en) * 2014-08-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of manufacture thereof
KR20160056379A (ko) 2014-11-10 2016-05-20 삼성전자주식회사 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법
US9570322B2 (en) 2014-11-26 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
KR102258101B1 (ko) * 2014-12-05 2021-05-28 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
US9373605B1 (en) * 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof
JP6939568B2 (ja) * 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
US10177131B2 (en) * 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US10186499B2 (en) * 2016-06-30 2019-01-22 Intel IP Corporation Integrated circuit package assemblies including a chip recess
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10304814B2 (en) * 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
US11978727B2 (en) * 2017-09-28 2024-05-07 Intel Corporation Package on active silicon semiconductor packages
KR102410023B1 (ko) * 2018-01-15 2022-06-17 에스케이하이닉스 주식회사 서로 다른 방향으로 스택된 칩 스택들을 포함하는 반도체 패키지
US11309294B2 (en) 2018-09-05 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
TWI716096B (zh) * 2018-09-05 2021-01-11 台灣積體電路製造股份有限公司 半導體封裝體及其形成方法
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
US10985134B2 (en) * 2018-11-09 2021-04-20 Nanya Technology Corporation Method and system of manufacturing stacked wafers
US11450580B2 (en) * 2019-12-24 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265442B2 (en) 2005-03-21 2007-09-04 Nokia Corporation Stacked package integrated circuit
US7528474B2 (en) 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
KR20080020069A (ko) 2006-08-30 2008-03-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100839075B1 (ko) 2007-01-03 2008-06-19 삼성전자주식회사 아이씨 패키지 및 그 제조방법
KR101329355B1 (ko) 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
KR20090039411A (ko) 2007-10-18 2009-04-22 삼성전자주식회사 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
JP5185062B2 (ja) 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
KR20110076604A (ko) 2009-12-29 2011-07-06 하나 마이크론(주) Ｐｏｐ 패키지 및 그 제조 방법
US8884422B2 (en) 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8288849B2 (en) * 2010-05-07 2012-10-16 Texas Instruments Incorporated Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint
KR101818507B1 (ko) * 2012-01-11 2018-01-15 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20130082313A (ko) 2013-07-19
US20130175702A1 (en) 2013-07-11
US8847378B2 (en) 2014-09-30
US20140367839A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
KR101818507B1 (ko) 반도체 패키지
KR101896665B1 (ko) 반도체 패키지
US12033910B2 (en) Wafer-level stack chip package and method of manufacturing the same
KR101817159B1 (ko) Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US7326592B2 (en) Stacked die package
US9543276B2 (en) Chip-stacked semiconductor package
US10115705B2 (en) Semiconductor package and manufacturing method thereof
US8637969B2 (en) Stacked chips in a semiconductor package
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
KR101478247B1 (ko) 반도체 패키지 및 이를 이용한 멀티 칩 패키지
US20090261476A1 (en) Semiconductor device and manufacturing method thereof
KR102001880B1 (ko) 적층 패키지 및 제조 방법
KR20120123919A (ko) 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지
KR20150054551A (ko) 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
KR20140065282A (ko) Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
KR20260007521A (ko) 반도체 패키지
KR102038488B1 (ko) 반도체 패키지의 제조 방법
KR101237587B1 (ko) 반도체 패키지 및 그 제조 방법
CN105845640A (zh) 半导体封装及其制造方法、包括其的存储卡和电子系统
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US20250192019A1 (en) Semiconductor package including interposer and method for manufacturing the same
KR20090011561A (ko) 적층 칩 패키지 및 그의 제조 방법
KR20140039604A (ko) 반도체 패키지 및 그 제조 방법
US20250062237A1 (en) Semiconductor package
KR20110001182A (ko) 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 9

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000