[go: up one dir, main page]

TWI768158B - 半導體結構、形成其的方法及用於半導體的裝置 - Google Patents

半導體結構、形成其的方法及用於半導體的裝置 Download PDF

Info

Publication number
TWI768158B
TWI768158B TW107142725A TW107142725A TWI768158B TW I768158 B TWI768158 B TW I768158B TW 107142725 A TW107142725 A TW 107142725A TW 107142725 A TW107142725 A TW 107142725A TW I768158 B TWI768158 B TW I768158B
Authority
TW
Taiwan
Prior art keywords
die
seal ring
bond
bonding
crack
Prior art date
Application number
TW107142725A
Other languages
English (en)
Other versions
TW201926408A (zh
Inventor
胡致嘉
陳憲偉
陳明發
詹森博
郭峻江
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926408A publication Critical patent/TW201926408A/zh
Application granted granted Critical
Publication of TWI768158B publication Critical patent/TWI768158B/zh

Links

Images

Classifications

    • H10W42/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10W20/42—
    • H10W20/47—
    • H10W72/019—
    • H10W72/073—
    • H10W72/30—
    • H10W72/90—
    • H10W90/00—
    • H10W99/00—
    • H10W42/121—
    • H10W46/00—
    • H10W72/0198—
    • H10W72/9232—
    • H10W72/931—
    • H10W72/932—
    • H10W72/936—
    • H10W72/941—
    • H10W72/9445—
    • H10W72/952—
    • H10W72/953—
    • H10W72/963—
    • H10W72/967—
    • H10W80/301—
    • H10W80/312—
    • H10W80/327—
    • H10W80/333—
    • H10W90/20—
    • H10W90/26—
    • H10W90/28—
    • H10W90/722—
    • H10W90/792—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體結構，包括第一晶粒及第二晶粒。所述第一 晶粒包括其中設置有第一多個接合墊的第一氧化物接合層及設置在所述第一氧化物接合層中的第一密封環。所述第一氧化物接合層在所述第一密封環之上延伸。所述第二晶粒包括其中設置有第二多個接合墊的第二氧化物接合層。所述第一多個接合墊接合到所述第二多個接合墊。所述第一氧化物接合層接合到所述第二氧化物接合層。夾置在所述第一密封環與所述第二氧化物接合層之間的區域不含接合墊。

Description

半導體結構、形成其的方法及用於半導體的裝 置
本發明的實施例是有關於一種半導體結構、形成其的方法及用於半導體的裝置。
在晶圓-晶圓接合技術(wafer-to-wafer bonding technology)中，已開發出各種方法來將兩個封裝組件(例如晶圓)接合在一起。可用的接合方法包括熔融接合(fusion bonding)、共熔接合(eutectic bonding)、直接金屬接合(direct metal bonding)、混合接合(hybrid bonding)等。在熔融接合中，晶圓的氧化物表面接合到另一晶圓的氧化物表面或矽表面。在共熔接合中，兩種共熔材料被放置在一起並被施加高壓力及高溫度。因此，共熔材料被熔化。當熔化的共熔材料凝固時，晶圓被接合在一起。在直接金屬-金屬接合中，兩個金屬墊在高溫下被壓靠在一起，且金屬墊的相互擴散引起金屬墊的接合。在混合接合中，兩個晶圓的金屬墊 通過直接金屬-金屬接合而彼此接合，且兩個晶圓中的一者的氧化物表面接合到另一晶圓的氧化物表面或矽表面。
本發明的實施例提供一種半導體結構，包括第一晶粒以及第二晶粒。所述第一晶粒包括：第一氧化物接合層，其中設置有第一多個接合墊，以及第一密封環，設置在所述第一氧化物接合層中，其中所述第一氧化物接合層在所述第一密封環之上延伸。所述第二晶粒包括：第二氧化物接合層，其中設置有第二多個接合墊，其中所述第一多個接合墊接合到所述第二多個接合墊，其中所述第一氧化物接合層接合到所述第二氧化物接合層，且其中夾置在所述第一密封環與所述第二氧化物接合層之間的區域不含接合墊。
本發明的實施例提供一種形成半導體結構的方法，包括：通過將第一晶粒的主動結合墊與第二晶粒的對應主動結合墊對準來確定所述第一晶粒與所述第二晶粒的對準方案，其中所述第一晶粒的第一區域及所述第二晶粒的第二區域與所述第二晶粒的密封環對準；移除所述第一晶粒的所述第一區域中的所有結合墊；移除所述第二晶粒的所述第二區域中的所有結合墊；以及根據所述對準方案將所述第一晶粒結合到所述第二晶粒。
本發明的實施例提供一種形成半導體結構的方法，包括：確定設置在第一裝置的表面處的第一裝置結合墊佈局；確定設置 在第二裝置的表面處的第二裝置結合墊佈局，所述第二裝置具有密封環；確定將所述第一裝置的第一主動結合墊與所述第二裝置的第二主動結合墊對準的對準方案，其中所述對準方案使所述密封環與所述第一晶粒的第一區對準；從所述第一裝置結合墊佈局中移除所述第一區中的第一結合墊；移除所述第二裝置的第二區中的第二結合墊，其中所述第二結合墊根據所述對準方案而與所述第一結合墊對準；將所述第一主動結合墊結合到所述第二主動結合墊；以及將所述第一區結合到所述第二區。
100、200、300、400、500:晶圓
112、212、312、412、512、612、712、812:晶粒
114、116、214、216、314、316、414、416、514、516:切割道
118、218、318、418、518、618、718、818:裝置區域
122、222、322、422、522、622、722、822:基底
126、226、326、426、526、626、726、826:內連結構
127、227、327、427:金屬線
128、228、328、428:絕緣層
129、229、329、429:通孔
130、230、330、430、530、630、730、830:止裂件
131、231、331:金屬墊
132、134、232、234、332、334、432、434、532、534、632、634、732、734、832、834:密封環
132A、134A、232A、234A、332A、334A、432A、434A:密封環結構
132B、134B、232B、234B、332B、334B、432B、434B:密封環通孔
132C、134C、232C、234C、332C、334C、432C、434C:密封環金屬
136、236、336、436、536、636、736、836:密封環單元
138、238、338、438、538、638、738、838:鈍化層
140、240、340、440、540、640、740、840:接合介電層
142、242、342、442、542、642、742、842:接合墊
142A、242A、342A、442A、542A、642A、742A、842A:主動金屬墊
142B、242B、342B、442B、542B、642B、742B、842B:虛擬金屬墊
144、244、344、444、544、554、644、654、744、844、854:接合墊通孔
150、250、350、450:阻進區
213、413、613、713、813:晶粒封裝體
551、851、651:非主動區
552、752、652、852:環狀接合墊
1710、1720、1730、1810、1820、1830、1840、1850:步驟
A-A:線
d1、d3:距離
d4:寬度
h1:高度
t1、t2:厚度
w1、w3:第一寬度
w2、w4:第二寬度(或長度)
x、y:方向
結合附圖閱讀以下詳細說明，會最佳地理解本發明的各方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出根據一些實施例的晶圓的示意性俯視圖。
圖2a至圖2c示出根據一些實施例的晶粒的各種視圖。
圖3示出根據一些實施例的晶圓的示意性俯視圖。
圖4a至圖4c示出根據一些實施例的晶粒的各種視圖。
圖5示出根據一些實施例的兩個被接合晶粒的剖視圖。
圖6示出根據一些實施例的晶圓的示意性俯視圖。
圖7a至圖7c示出根據一些實施例的晶粒的各種視圖。
圖8示出根據一些實施例的晶圓的示意性俯視圖。
圖9a至圖9c示出根據一些實施例的晶粒的各種視圖。
圖10a至圖10c及圖11示出根據一些實施例的兩個被接合晶粒的各種視圖。
圖12示出根據一些實施例的晶圓的示意性俯視圖。
圖13a至圖13c示出根據一些實施例的晶粒的各種視圖。
圖14示出根據一些實施例的兩個被接合晶粒的剖視圖。
圖15示出根據一些實施例的兩個被接合晶粒的剖視圖。
圖16示出根據一些實施例的兩個被接合晶粒的剖視圖。
圖17是根據一些實施例用於變更晶粒上的接合墊設計佈局的流程圖。
圖18是根據一些實施例用於變更晶粒上的接合墊設計佈局的流程圖。
以下公開內容提供用於實作本發明的不同特徵的許多不同的實施例或實例。以下闡述組件及構造的具體實例以簡化本發明。當然，這些僅為實例且不旨在進行限制。例如，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有額外特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示出的一個元件或特徵與另一(些)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或其他取向)，且本文中所用的空間相對性描述語可同樣相應地進行解釋。
本文中所述的實施例實現兩個不同晶粒的混合接合。晶粒可設計有接合墊，從而提供用以將另一晶粒或裝置接合到所述晶粒以形成封裝的電性及機械附接點。這些接合墊中的一些可為“主動”的(即，電耦合到晶粒內的組件)或“虛擬”的(即，與晶粒內的任何組件電解耦(例如，浮動))。當晶粒被混合接合到另一晶粒或組件時，每一晶粒的表面處的介電材料被對準並熔融接合在一起，且每一晶粒中的金屬接合墊被對準並直接接合在一起。用以為混合接合實現適合配合表面的晶粒形成及處理具有提高的容差，以有助於實現更強或更可靠的接合。因此，為避免由晶粒處理所造成的容差變化(例如碟形凹陷(dishing))，通常在晶粒的整個表面之上實施接合墊圖案，以使得化學機械拋光(Chemical Mechanical Polishing，CMP)製程等均勻地影響晶粒的表面，以得到可預測且均勻的結果。然而，在本發明的一些實施例中，晶粒的設計被變更成提供其中虛擬接合墊被移除的區，以與密封環結構之上的區域配合。從佈局中移除虛擬接合墊已被證明提高接合良率，尤其是在圖案中的接合墊的間隔為小的情況 下。在其他實施例中，並非移除虛擬接合墊，而是設計被變更成將虛擬接合墊機械及電性地耦合到密封環。本文中所述的實施例可用於晶粒上晶粒(die-on-die)混合接合製程、晶圓上晶圓(wafer-on-wafer，WoW)混合接合製程、晶片上晶片(chip-on-chip，CoC)混合接合製程、或晶圓上晶片(chip-on-wafer，CoW)混合接合製程中，在這些混合接合製程中，虛擬接合墊被從晶粒上原本均勻的接觸墊佈局設計中移除，虛擬接合墊耦合到密封環，或存在這兩種情況的組合。
參照所示圖式，在提供多個視圖的圖中，以“a”結尾的圖表示立體圖，以“b”結尾的圖表示剖視圖，且以“c”結尾的圖表示俯視圖或平面圖。圖1至圖5示出根據一些實施例的混合接合技術的中間階段。根據一些實施例，圖1至圖2c示出晶粒112，圖3至圖4c示出另一晶粒212，且圖5示出晶粒112與晶粒212的混合接合。
圖1示出根據一些實施例的晶圓100的示意性俯視圖。晶圓100包括晶粒112以及與晶粒112鄰接的切割道114及切割道116，其中切割道114及切割道116將各晶粒112彼此分隔開。切割道114具有與X方向平行的縱向方向，且切割道116具有與Y方向平行的縱向方向，Y方向垂直於X方向。在晶粒112中的每一者中，可存在一個或多個密封環(例如，在圖2a中被示出為136)，其中密封環單元136的外邊界界定晶粒112的外邊界。切割道114中的每一者位於兩行晶粒112之間並鄰接所述兩行晶粒112，且切割道116中的每一者位於兩列晶粒112之間並鄰接所述兩列晶粒112。應注意，晶圓100旨在僅為實例，且晶粒112、切 割道114及切割道116等的大小可基於晶粒設計而變化。
圖2a示出晶粒112的示意性立體圖。圖2a所示晶粒112可從晶圓100被單體化出或仍可與晶圓100成整體。密封環單元136(以虛線示出)在晶粒112的表面之下設置在所述晶粒的周邊處，且可包括一個或多個不同的密封環(以下參照圖2b及圖2c更詳細地闡述)。在一些實施例中，晶粒112包括在晶粒112的裝置區域118之上及周圍設置的接合墊142所形成的陣列。在一些實施例中，裝置區域118可包括位於密封環單元136內的晶粒112整個區域。在其他實施例中，裝置區域118可包括位於密封環單元136內的晶粒112區域的一部分，例如圖2a中所示。在一些實施例中，裝置區域118可包含晶粒上的所有可用接合墊142或可用接合墊142的子集。可以除了陣列圖案之外的圖案來實現接合墊142的排列。視晶粒112上的接合墊142的設計而定，各接合墊142可具有相似或不同的大小。
晶粒112可包括邏輯裝置、微機電系統(micro-electro-mechanical system，MEMS)裝置、集成式被動裝置(integrated passive device，IPD)、驅動器、或記憶體裝置(例如包括但不限於以下的記憶體單元：靜態隨機存取記憶體(Static Random Access Memory，SRAM)單元、動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)單元、磁阻性隨機存取記憶體(Magneto-Resistive Random Access Memory，MRAM)單元等)。晶粒112可包括其他類型的裝置。
晶粒112可例如在X方向上具有第一寬度w1，第一寬度w1可介於約2000μm與約26000μm之間，例如約10000μm。晶 粒112可例如在Y方向上具有第二寬度(或長度)w2，第二寬度(或長度)w2可介於約2000μm與約33000μm之間，例如約10000μm。可對晶粒112使用其他尺寸。
圖2b示出晶粒112的剖視圖。圖2b所示剖面是沿著圖2c所示線A-A所截取的剖面的一部分，然而，為便於論述，在各視圖間細節可有所變化。晶粒112包括基底122，基底122可為半導體基底，例如矽基底、矽鍺基底、碳化矽基底、III-V族化合物半導體基底等。裝置區域118形成在基底122的表面處或內部。裝置區域118可包括主動裝置或被動裝置，例如電晶體、電阻器、電容器、二極體等。在一些實施例中，裝置區域118可包括包封型晶粒(encapsulated die)。
內連結構126可形成在基底122之上。內連結構126可包括使用任何適合的方法在基底122之上以交替層的形式形成的絕緣層128(例如層間電介質(inter-layer dielectric，ILD)及/或金屬間介電層(inter-metal dielectric layer，IMD))與導電特徵(例如，金屬線127及通孔129)。內連結構126可連接基底122的裝置區域118中的各種主動裝置及/或被動裝置，以形成功能電路。絕緣層128可包含介電常數值例如低於約4.0或甚至2.8的低介電常數介電材料。在一些實施例中，絕緣層128可包含未摻雜矽酸鹽玻璃(undoped silicate glass，USG)、旋塗碳等。內連結構126的厚度t1可介於約0.1μm與約6μm之間，例如約4μm。可使用其他厚度。
在其中裝置區域118是基底122的用於形成各種主動裝置及被動裝置的區域的一些實施例中，可使用雙重鑲嵌製程(dual damascene process)來形成內連結構126。雙重鑲嵌製程可例如包括沉積絕緣層128(其可被形成為單個層或者由一個或多個蝕刻停止層分隔開的多個層)、在絕緣層中形成溝槽及通孔開口以暴露出金屬線127及通孔129的一些部分、以及以導電材料來填充溝槽及通孔開口以形成更多的金屬線127及通孔129。可以與形成金屬線127相似的方式在內連結構126的最頂層中形成可選金屬墊131。隨後，執行化學機械拋光，以移除過量的導電材料。因此，導電材料的對絕緣層128中的溝槽進行填充的部分分別變為金屬線127，而導電材料的對通孔開口進行填充的部分變為通孔129。
在其中裝置區域118是包封型晶粒的實施例中，在用以形成內連結構126的實例中，首先可在基底122及裝置區域118之上沉積絕緣層128。在一些實施例中，絕緣層128由聚合物形成，所述聚合物可為可使用微影罩幕而被圖案化的例如聚苯並惡唑(polybenzoxazole，PBO)、聚醯亞胺、苯環丁烷(benzocyclobuten，BCB)等感光性材料。在其他實施例中，絕緣層128由氮化物(例如氮化矽)、氧化物(例如氧化矽)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)等形成。可通過旋轉塗布、積層、化學氣相沉積(chemical vapor deposition，CVD)等或其組合來形成絕緣層128。絕緣層128可由低介電常數材料形成。
隨後，將絕緣層128圖案化。所述圖案化形成開口，以將基底122的及裝置區域118的包括接點(圖中未示出)的部分暴露給裝置。所述圖案化可通過可接受的製程來進行，例如當絕 緣層128是感光性材料時通過將絕緣層128暴露於光、或者通過使用例如各向異性蝕刻法來進行蝕刻。如果絕緣層128是感光性材料，則在曝光之後可將絕緣層128顯影。
為形成金屬線127及通孔129的第一層，在絕緣層128之上以及在穿過絕緣層128的開口中形成晶種層(圖中未示出)。在一些實施例中，晶種層是金屬層，所述金屬層可為單個層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層及鈦層之上的銅層。可使用例如物理氣相沉積(physical vapor deposition，PVD)等來形成晶種層。隨後，在晶種層上形成光阻，並將光阻圖案化。光阻可通過旋轉塗布等來形成，且可被暴露於光以進行圖案化。光阻的圖案對應於金屬線127的圖案。所述圖案化穿過光阻形成開口以暴露出晶種層。在光阻的開口中以及在晶種層的被暴露部分上形成導電材料。可通過鍍覆(例如電鍍或無電鍍覆)等來形成所述導電材料。所述導電材料可包括金屬，如銅、鈦、鎢、鋁等。隨後，移除光阻並移除晶種層的上面未形成導電材料的部分。可通過可接受的灰化製程或剝除製程(例如使用氧等離子等)來移除光阻。一旦光阻被移除，便移除晶種層的被暴露部分，例如通過使用可接受的蝕刻製程，例如通過濕蝕刻或幹蝕刻。晶種層的剩餘部分及導電材料形成金屬線127及通孔129的圖案。通孔129形成在穿過絕緣層128的開口中以通向例如基底122或裝置區域118。
隨後，可在金屬線127及通孔129之上沉積下一絕緣層128，且視需要重複所述過程以形成多層式內連線，所述多層式內連線形成電路並提供通向基底122及裝置區域118的輸入/輸出。 可以與形成金屬線127相似的方式在內連結構126的最頂層中形成可選金屬墊131。
內連結構126還包括密封環結構132A，密封環結構132A是由金屬線與絕緣材料的交替層(其中金屬線通過通孔耦合)以與內連結構126的其他層相似的方式形成。包括密封環結構132A可有助於防止內連結構126中的各層發生脫層。在一些實施例中，可包括額外密封環結構134A。可以與內連結構126的其他層及密封環結構132A相似的方式來形成密封環結構134A。密封環結構134A可比密封環結構132A寬，比密封環結構132A窄，或為與密封環結構132A相同的寬度。
鈍化層138可形成在內連結構126之上並被圖案化以在鈍化層138中形成開口，從而暴露出內連結構126的頂部金屬層且暴露出密封環結構132A的頂部金屬層及密封環結構134A的頂部金屬層。可通過沉積絕緣層並將其圖案化來形成鈍化層138。在一些實施例中，鈍化層138由聚合物形成，所述聚合物可為可使用微影罩幕而被圖案化的例如聚苯並惡唑(PBO)、聚醯亞胺、苯環丁烷(BCB)等感光性材料。在其他實施例中，鈍化層138由氮化物(例如氮化矽)、氧化物(例如氧化矽)、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃等形成。可通過旋轉塗布、積層、化學氣相沉積等、或其組合來形成鈍化層138。鈍化層138的厚度可介於約0.01μm與2μm之間，例如約0.9μm。可使用其他厚度。
鈍化層138被圖案化以形成開口，從而暴露出內連結構126的頂部金屬層的部分。所述圖案化可通過可接受的製程來進行，例如當鈍化層138是感光性材料時通過將鈍化層138暴露於 光、或者通過使用例如各向异性蝕刻法來進行蝕刻。如果鈍化層138是感光性材料，則在曝光之後可將鈍化層138顯影。
密封環結構132A可穿過鈍化層138及在鈍化層138上方延伸。可在鈍化層138中形成通孔132B，且可在鈍化層138之上形成上覆密封環金屬132C。因此，所得的密封環132可包括內連結構126中的密封環結構132A、穿過鈍化層138的密封環通孔132B、及密封環金屬132C。在一些實施例中，可包括額外密封環。在具有一個或多個其他密封環(例如密封環134)的實施例中，此類密封環可相似地包括密封環結構(例如內連結構126中的密封環結構134A)、通孔(例如穿過鈍化層138的密封環通孔134B)及密封環金屬(例如密封環金屬134C)。密封環單元136可包括環繞晶粒周邊的所有密封環(例如，密封環132、密封環134等等)。在俯視圖中，密封環金屬132C及密封環金屬134C可圍繞晶粒的周邊形成連續環圈。
可通過與以上所述的內連結構126的金屬線及通孔的形成相似的製程來形成密封環通孔132B及134B。可將鈍化層138圖案化以在其中形成與密封環通孔132B及密封環通孔134B對應的開口。隨後，可在鈍化層之上及開口中沉積晶種層(圖中未示出)。可在晶種層之上沉積下一罩幕，並將所述下一罩幕圖案化以根據密封環金屬132C及密封環金屬134C形成開口。隨後，可通過以下來形成密封環通孔132B及密封環金屬132C：在首先被沉積在開口中的晶種層上沉積通過鍍覆製程(例如無電鍍覆、電鍍等)形成的金屬材料(例如銅、鈦等、或其組合)，並繼續鍍覆直至密封環金屬132C達到所需高度為止。所得的密封環金屬132C 及密封環金屬134C可具有約0.1μm至約2.8μm(例如約2.8μm)的高度h1。可對密封環金屬132C及密封環金屬134C使用其他高度。舉例來說，在一些實施例中，h1可小於0.1μm或大於2.8μm。密封環通孔134B及密封環金屬134C可與密封環通孔132B及密封環金屬132C同時形成。在形成密封環132及密封環134之後，可通過適合的製程(例如通過灰化)來移除罩幕，且剩餘的晶種層被剝除。
可使用與以上參照密封環132及密封環134所述的製程及材料相似的製程及材料而圍繞晶粒形成止裂件(crack stopper)130，只不過止裂件130的最頂層並非被形成為連續環而是被形成為不連續金屬層(例如，參見圖2c所示止裂件130的示例性頂部輪廓)。在一些實施例中，止裂件130可以與止裂件130的最頂層對準的不連續段的形式延伸到內連結構126中。在一些實施例中，與以上所述的密封環結構132a相似，止裂件130的位於內連結構126中的部分可被形成為連續環。在一些實施例中，可使用單行或多行止裂件130(例如，參見圖2c)，包括一行、兩行、三行、四行、五行、或六行等等。可使用額外行的止裂件130。各止裂件130可相對於彼此偏移，以抑制裂縫進入晶粒112的內部分。舉例來說，可從晶粒112的外邊緣開始且朝晶粒112的內部分前進的裂縫可被止裂件130中的一者止住且停在那裏而非侵入晶粒112的內部分中。每一止裂件130被設計成終止任何此種裂縫的傳播，而非容許裂縫經過止裂件130前進到晶粒112的內部分。止裂件130在俯視圖(參見圖2c)中可顯現為圓形、正方形、矩形、或任何適合的形狀。
接合介電層140可形成在鈍化層138之上。在一些實施例中，接合介電層140是可包含氧化矽的氧化物層。在其他實施例中，接合介電層140包含其他含矽材料及/或含氧材料(例如SiON、SiN等)，且可通過任何適合的沉積技術來形成。接合介電層140可被沉積成約1.5μm至約7μm(例如約6μm)的厚度t2。可使用其他厚度。密封環金屬132C的及密封環金屬134C的頂表面可由接合介電層140覆蓋。例如密封環金屬132C的頂表面與接合介電層140的頂表面之間的距離d3可為約1.2μm至約1.4μm，例如約1.3μm。可針對距離d3使用其他距離。
接合墊142形成在接合介電層140中，且可經由金屬線及通孔(包括接合墊通孔144)電耦合到裝置區域118。接合墊142可由銅、鋁、鎳、鎢、或其合金形成。接合介電層140的頂表面及接合墊142的頂表面彼此齊平，這是通過在形成接合墊142期間執行的平面化而實現。平面化可包括化學機械拋光(CMP)。
對於每一接合墊142，接合墊142可通過對應的接合墊通孔144電連接到金屬線127及通孔129。在一些實施例中，在接合墊142與金屬線127的頂部金屬之間不形成接合墊通孔144。因此，接合墊可與金屬線127的頂部金屬直接實體接觸。在一些實施例中，一個或多個接合墊通孔144可延伸到接合介電層140的頂部，且對應的接合墊142可被省略。
可通過將接合介電層140圖案化以形成開口來形成接合墊通孔144，所述開口暴露出內連結構126的金屬線127或可選金屬墊131。可通過在首先被沉積在開口中的可選晶種層上進行適合的沉積製程(例如通過鍍覆製程，例如無電鍍覆、電鍍等)而在 開口中沉積金屬材料(例如銅、鈦等、或其組合)。在一些實施例中，在形成接合墊通孔144之後，可在接合墊通孔144之上沉積接合介電層140的額外層，且再次將接合介電層140圖案化以提供與接合墊142對應的開口。隨後，可通過在首先被沉積在開口中的可選晶種層上沉積通過鍍覆製程(例如無電鍍覆、電鍍等)形成的金屬材料(例如銅、鈦等、或其組合)來形成接合墊142。在一些實施例中，可代替或接合鍍覆製程而使用其他沉積製程，例如原子層沉積(atomic layer deposition，ALD)、化學氣相沉積等。可通過平面化(例如化學機械拋光)來移除接合墊142的過量材料。
如圖2a、圖2b及圖2c中所示，接合墊142是均勻地或實質上均勻地分布(例如，具有小於約10%的圖案密度變動)。(實質上)均勻地分布的接合墊142可遍及晶粒112的整體或實質上整體(例如，大於90%或95%)而分布。然而，並非使(實質上)均勻地分布的接合墊142一直延伸到晶粒112的邊緣(包括在密封環單元136之上延伸)，而是可通過移除能位於密封環單元136之上的接合墊(假如容許相鄰的圖案在密封環單元136之上延續)來變更設計。此外，遍及整個晶粒112的所有或實質上所有(例如多於90%)接合墊142可具有相同的俯視圖形狀、相同的俯視圖大小、及/或相同的間距。因此，除密封環單元136之上的區域之外，接合墊142可遍及晶粒112具有均勻的圖案密度。在一些實施例中，距離d1可介於約2μm與約10μm之間，例如約9μm。可對間距使用其他距離。在一些實施例中，密封環單元136與止裂單元130的寬度d4可介於約20μm與約22μm之間，例如約 22μm。在一些實施例中，密封環單元136與止裂單元130的寬度d4可小於20μm(例如約4μm)或可大於22μm(例如約30μm)。可使用其他距離。
移除能位於密封環單元136之上的接合墊會產生阻進區(keep out zone)150。阻進區150可比密封環單元136進一步朝晶粒112的內部分延伸。舉例來說，阻進區150可包括位於止裂件130之上的區域。在一些實施例中，阻進區150可包括位於內連結構126的金屬線127、通孔129或可選金屬墊131的一部分之上的區域。接合墊142的圖案設計最初可包括位於阻進區150中的接合墊。隨後，所述圖案設計可在製造之前被變更，以從設計中晶粒112上定位有阻進區150之處移除接合墊142。舉例來說，如圖2b中所示，阻進區150對應於密封環單元136的位置且在止裂件130之上及在內連結構126的金屬線127的一部分之上延伸到晶粒112的內部分中。在其他實施例中，阻進區可位於晶粒的其他區域中(例如，參見圖7b及其說明)，以下會在論述其他實施例時更詳細地對此進行闡述。阻進區150的位置是至少部分地基於第二晶粒將在何處接合到晶粒112。當第二晶粒具有相同的占用區尺寸時，阻進區150將對應於密封環單元136的區域而位於晶粒的周邊處。當第二晶粒具有較小的占用區時，阻進區150將至少部分地位於晶粒的內部分中。以下會參照圖6至圖11更詳細地闡述此種實施例的實例。
在一些實施例中，接合墊142可包括多個主動金屬墊142A及多個虛擬金屬墊142B。虛擬金屬墊142B不具有電功能。主動金屬墊142A可經由接合墊通孔144及內連結構126電連接到 裝置區域118。虛擬金屬墊142B與晶粒112中的裝置斷開電連接，其中符號“x”表示不存在用以將虛擬金屬墊142B連接到裝置區域118的電連接。因此，虛擬金屬墊142B可為電浮動的。在一些實施例中，主動金屬墊142A與虛擬金屬墊142B具有相同的俯視圖形狀、相同的俯視圖大小，且包含相同的材料。此外，主動金屬墊142A與虛擬金屬墊142B是同時形成的。在替代實施例中，主動金屬墊142A與虛擬金屬墊142B具有不同的俯視圖形狀及/或不同的俯視圖大小。
主動金屬墊142A與虛擬金屬墊142B可具有相同的俯視圖形狀及/或相同的俯視圖大小。因此，接合墊142是用作主動金屬墊142A還是虛擬金屬墊142B是由其電連接(例如其是否連接到裝置區域118)決定。應理解，視晶粒設計而定，在各圖中所提到的接合墊142涵蓋主動金屬墊142A及虛擬金屬墊142B。對晶粒112進行設計的設計者可使接合墊142遍及晶粒112及/或晶圓100均勻地分布，且視金屬布線的方便性而定，形成從裝置區域118到接合墊142的電連接。舉例來說，當需要形成用以連接到裝置區域118一部分的電連接時，選擇最方便的接合墊142來作為主動金屬墊142A，最方便的接合墊142可為距裝置區域118的所述部分最近的一者或為最容易進行布線的一者。因此，未被選擇的接合墊142變為虛擬金屬墊142B。
圖2c示出晶粒112的隅角部分的俯視圖。雖然密封環單元136及止裂件130在俯視圖中理應為看不見的，然而為了上下文參考其已被示出且設置有虛線外邊緣。包括密封環132及密封環134的密封環單元136被示出為圍繞晶粒112的周邊延續。所 有接合墊142均被圍阻在密封環單元136內。密封環單元136的阻進區150在密封環單元136之上提供不含接合墊142的區域。阻進區150可圍繞晶粒112的整個邊緣延續。密封環單元136的頂表面位於接合介電層140的表面下面。因此，阻進區150提供不含金屬特徵的接合介電層區域，所述接合介電層區域從阻進區的一個邊緣連續地延伸到阻進區的其他邊緣以在不受任何金屬特徵阻礙的同時熔融接合到另一晶粒。當阻進區150與另一晶粒上的阻進區對準並接合到所述另一晶粒上的阻進區時，接合良率得以提高。阻進區150的寬度d4(參見圖2b)可介於約20μm與約21.6μm之間，例如約21.6μm。可對阻進區150的寬度使用其他距離。阻進區150的長度可基於將被接合到晶粒112的晶粒的大小而變化。
圖2c還示出：一些接合墊142可為具有與接合墊通孔144(以虛線示出)耦合的主動金屬墊142A的主動接合墊。圖案中的其他接合墊142可為具有不與接合墊通孔144耦合的虛擬接合墊142B的虛擬接合墊。
圖3至圖4c示出根據一些實施例的另一晶粒212。圖3示出根據一些實施例的晶圓200的示意性俯視圖。晶圓200包括晶粒212以及與晶粒212鄰接的切割道214及216，其中切割道214及216將各晶粒212彼此分隔開。切割道214具有與X方向平行的縱向方向，且切割道216具有與Y方向平行的縱向方向，Y方向垂直於X方向。在晶粒212中的每一者中，可存在一個或多個密封環(例如，在圖4a中被示出為236)，其中密封環的外邊界界定晶粒212的外邊界。切割道214中的每一者位於兩行晶粒 212之間並鄰接所述兩行晶粒212，且切割道216中的每一者位於兩列晶粒212之間並鄰接所述兩列晶粒212。應注意，晶圓200旨在僅為實例，且晶粒212、切割道214及216等的大小可基於晶粒設計而變化。
圖4a示出晶粒212的示意性立體圖。圖4a所示晶粒212可從晶圓200被單體化出或仍可與晶圓200成整體。密封環單元236(以虛線示出)在晶粒212的表面之下設置在晶粒212的周邊處，且可包括一個或多個不同的密封環(以下參照圖4b及圖4c更詳細地闡述)。在一些實施例中，晶粒212包括在晶粒212的裝置區域218之上及周圍設置的接合墊242所形成的陣列。在一些實施例中，裝置區域218可包括位於密封環單元236內的晶粒212整個區域。在其他實施例中，裝置區域218可包括位於密封環單元236內的晶粒212區域的一部分，例如圖4a中所示。在一些實施例中，裝置區域218可包含晶粒上的所有可用接合墊242或可用接合墊242的子集。可以除了陣列圖案之外的圖案來實現接合墊242的排列。視晶粒212上的接合墊242的設計而定，各接合墊242可具有相似或不同的大小。
在一些實施例中，晶粒212可為與晶粒112相似或相同的裝置，且可具有與晶粒112相似的尺寸(包括層的厚度等等)。在一些實施例中，晶粒212可不同於晶粒112，且可包括邏輯裝置或記憶體裝置(例如包括但不限於以下的記憶體單元：靜態隨機存取記憶體(SRAM)單元、動態隨機存取記憶體(DRAM)單元、磁阻性隨機存取記憶體(MRAM)單元等)。晶粒212可包括其他類型的裝置。
圖4b示出晶粒212的剖視圖。圖4b所示剖面是沿著圖4c所示線A-A所截取的剖面的一部分，然而，為便於論述，在各視圖間細節可有所變化。晶粒212包括基底222，基底222可為半導體基底，例如矽基底、矽鍺基底、碳化矽基底、III-V族化合物半導體基底等。裝置區域218形成在基底222的表面處或內部。裝置區域218可包括主動裝置或被動裝置，例如電晶體、電阻器、電容器、二極體等。在一些實施例中，裝置區域218可包括包封型晶粒。
內連結構226可形成在基底222之上。內連結構226可包括使用例如以上參照圖2b所示內連結構126所述的製程及材料等的製程及材料(不再對此予以贅述)在基底222之上以交替層的形式形成的絕緣層228(例如層間電介質(ILD)及/或金屬間介電層(IMD))與導電特徵(例如，金屬線227、通孔229及可選金屬墊231)。內連結構226可連接基底222的裝置區域218中的各種主動裝置及/或被動裝置，以形成功能電路。
內連結構226還包括密封環結構232A，密封環結構232A是由金屬線與絕緣材料的交替層(其中金屬線通過通孔耦合)以與內連結構226的其他層相似的方式形成。包括密封環結構232A可有助於防止內連結構226中的各層發生脫層。在一些實施例中，可包括額外密封環結構234A。可以與內連結構226的其他層及密封環結構232A相似的方式來形成密封環結構234A。密封環結構234A可比密封環結構232A寬，比密封環結構232A窄，或為與密封環結構232A相同的寬度。
鈍化層238可形成在內連結構226之上並被圖案化以在 鈍化層238中形成開口，從而暴露出內連結構226(或可選金屬墊231)的頂部金屬層且暴露出密封環結構232A的頂部金屬層及密封環結構234A的頂部金屬層。可使用例如以上參照鈍化層138所述的製程及材料等的製程及材料(不再對此予以贅述)來形成鈍化層238。
密封環結構232A可穿過鈍化層238及在鈍化層238上方延伸。可在鈍化層238中形成通孔232B，且可在鈍化層238之上形成上覆密封環金屬232C。因此，所得的密封環232可包括內連結構226中的密封環結構232A、穿過鈍化層238的密封環通孔232B、及密封環金屬232C。在一些實施例中，可包括額外密封環。在具有另一密封環(例如密封環234)的實施例中，此類密封環可相似地包括密封環結構(例如內連結構226中的密封環結構234A)、通孔(例如穿過鈍化層238的通孔234B)及密封環金屬(例如密封環金屬234C)。密封環單元236可包括環繞晶粒周邊的所有密封環(例如，密封環232、密封環234等等)。在俯視圖中，密封環金屬232C及密封環金屬234C可圍繞晶粒的周邊形成連續環圈。
可使用例如以上參照密封環通孔132B及密封環通孔134B所述的製程及材料等的製程及材料(不再對此予以贅述)來形成密封環通孔232B或密封環通孔234B。相似地，可使用例如以上參照密封環金屬132C及密封環金屬134C所述的製程及材料等的製程及材料(不再對此予以贅述)來形成密封環金屬232C及234C。
可圍繞晶粒形成止裂件230。可使用例如以上參照止裂件 130所述的製程及材料(不再對此予以贅述)來形成止裂件230。
接合介電層240可形成在鈍化層238之上。在一些實施例中，接合介電層240是可包含氧化矽的氧化物層。在其他實施例中，接合介電層240包含其他含矽材料及/或含氧材料(例如SiON、SiN等)。接合墊242形成在接合介電層240中，且可經由金屬線及通孔(包括接合墊通孔244)電耦合到裝置區域218。接合墊242可由銅、鋁、鎳、鎢、或其合金形成。密封環金屬232C的及密封環金屬234C的頂表面可由接合介電層240覆蓋。接合介電層240的頂表面及接合墊242的頂表面彼此齊平，這是通過在形成接合墊242期間執行的平面化而實現。平面化可包括化學機械拋光製程。
對於每一接合墊242，接合墊242可通過對應的接合墊通孔244電連接到金屬線227及通孔229。在一些實施例中，在接合墊242與金屬線227的頂部金屬之間不形成接合墊通孔244。因此，接合墊可與金屬線227的頂部金屬直接實體接觸。在一些實施例中，一個或多個接合墊通孔244可延伸到接合介電層240的頂部，且對應的接合墊242可被省略。可使用例如以上參照圖2b所示接合墊通孔144及接合墊142所述的製程及材料等的製程及材料(不再對此予以贅述)來形成接合墊通孔244及接合墊242。
在一些實施例中，接合墊242可包括與圖2b所示主動金屬墊142A及虛擬金屬墊142B相似的多個主動金屬墊242A及多個虛擬金屬墊242B。
現在參照圖4c，圖4c示出晶粒212的隅角部分的俯視圖。包括密封環232及密封環234的密封環單元236被示出為圍 繞晶粒212的周邊延續。所有接合墊242均被圍阻在密封環單元236內。密封環單元236的阻進區250在密封環單元236之上提供不含接合墊242的區域。阻進區250在大小及形狀上與晶粒112的阻進區150相似。阻進區250具有適於與晶粒112的阻進區150對準的大小且具有介電接合區域，所述介電接合區域從阻進區的一個邊緣連續地延伸到阻進區的其他邊緣以在不受任何金屬特徵阻礙的同時熔融接合到另一晶粒。密封環單元236的頂表面位於接合介電層240的表面下面。因此，阻進區250提供用於熔融接合到另一晶粒(例如晶粒112)的介電接合區域。可使用與以上參照圖2b及圖2c所示阻進區150所述的製程相似的製程來定位出阻進區250。
參照圖5，圖5示出包括以下內容的剖面：晶粒112被接合到晶粒212以形成晶粒封裝體213。接合可為其中兩個晶圓被直接接合在一起的晶圓-晶圓接合、其中兩個被單體化的晶片(或晶粒)被直接接合在一起的晶片-晶片接合、或其中一個或多個晶片(或晶粒)與晶圓直接接合在一起的晶片-晶圓接合，其中一個晶粒的介電層被熔融接合到另一晶粒且一個晶粒的金屬層與另一晶粒的金屬層在不使用任何共熔材料(例如焊料)的情況下被接合在一起。舉例來說，在晶圓-晶圓接合中，晶圓100與晶圓200的接合是通過混合接合來實現，其中在被單體化之前，晶粒112接合到晶粒212。在晶圓100與200的混合接合中，接合介電層140通過熔融接合而接合到接合介電層240，且接合墊142的金屬通過金屬-金屬接合而接合到接合墊242的金屬。除將各晶片對準或將晶片與晶圓對準所使用的方法之外，晶片-晶片接合或晶片-晶圓接 合相似地進行。
接合可包括預接合及退火。在預接合期間，施加小的擠壓力以使晶圓100與200彼此壓靠。預接合可在室溫(例如，約21℃與約25℃之間)下執行，然而可使用更高的溫度。在預接合之後，將接合介電層140及240彼此接合。接合強度在後續退火步驟中得以提高，在所述後續退火步驟中被接合的晶圓100及200在例如介於約300℃與約400℃之間的溫度下被退火。
退火可被執行介於約1小時與2小時之間的時間段。當溫度上升時，接合介電層140與接合介電層240中的OH鍵斷裂以形成強Si-O-Si鍵，且因此，晶圓100及200通過熔融鍵(及通過凡得瓦力(Van Der Waals force))彼此接合。另外，在退火期間，接合墊142及接合墊242中的金屬(例如銅)向彼此中擴散，以便也形成金屬-金屬鍵。因此，晶圓100與200之間的所得鍵是混合鍵。在接合之後，可將被接合的晶圓100及200鋸切成多個封裝，其中所述封裝中的每一者包括被接合的晶粒112及晶粒212。
如圖5中所示，接合墊142及接合墊242是以一一對應性(one-to-one correspondence)而彼此接合。在一些實施例中，接合墊142中的每一者具有對應的將與之接合的接合墊242，且接合墊242中的每一者具有對應的將與之接合的接合墊142。主動金屬墊142A接合到主動金屬墊242A，且虛擬金屬墊142B接合到虛擬金屬墊242B。在一些實施例中，虛擬金屬墊可接合到主動金屬墊。舉例來說，虛擬金屬墊142B可接合到主動金屬墊242A。在一些實施例中，在一個晶圓與另一晶圓的圖案中或對準中可能會發生不對準，且接合墊142中的一者或多者的一部分可在接合墊 242中的對應一者之上或之下微微外伸。
從密封環單元136及236之上移除虛擬金屬墊142B及242B會為接合介電層140與240提供更可靠的接合，從而提高接合良率且形成較不易於發生鍵失效的鍵。此種結果是出乎意料的，因為在此區域中包含虛擬金屬墊可提供較均勻的圖案密度，這在平面化之後理應得到較平整的表面。
當各晶粒大小是相同的以使得兩個晶粒的邊緣對準時，以上所述的實施例適用。可使用相似的製程來針對具有兩種不同大小的晶粒提供接合。圖6至圖7c示出根據一些實施例的另一晶粒312。圖6示出根據一些實施例的晶圓300的示意性俯視圖。晶圓300包括晶粒312以及與晶粒312鄰接的切割道314及316，切割道314及316與圖1所示切割道114及116相似。
圖7a示出晶粒312的示意性立體圖。圖7a所示晶粒312可從晶圓300被單體化出或仍可與晶圓300成整體。密封環單元336設置在晶粒312的周邊處，且可包括一個或多個不同的密封環(以下參照圖7b及圖7c更詳細地闡述)。在一些實施例中，晶粒312包括在晶粒312的裝置區域318之上及周圍設置的接合墊342所形成的陣列。在一些實施例中，裝置區域318可包括位於密封環單元336內的晶粒312整個區域。在其他實施例中，裝置區域318可包括位於密封環單元336內的晶粒312區域的一部分，例如圖7a中所示。在一些實施例中，裝置區域318可包含晶粒上的所有可用接合墊342或可用接合墊342的子集。可以除陣列圖案之外的圖案來實現接合墊342的排列。視晶粒312上的接合墊342的設計而定，各接合墊342可具有相似或不同的大小。
在一些實施例中，晶粒312可為與晶粒112相似的裝置，且可具有與晶粒112相似的尺寸(包括層的厚度等等)。在一些實施例中，晶粒312可包括邏輯裝置或記憶體裝置(例如包括但不限於以下的記憶體單元：靜態隨機存取記憶體(SRAM)單元、動態隨機存取記憶體(DRAM)單元、磁阻性隨機存取記憶體(MRAM)單元等)。晶粒312可包括其他類型的裝置。
圖7b示出晶粒312的剖視圖。圖7b所示剖面是沿著圖7c所示線A-A所截取的剖面的一部分，然而，為便於論述，在各視圖間細節可有所變化。晶粒312包括與基底122相似的基底322及與裝置區域118相似的裝置區域318。
內連結構326可形成在基底322之上。內連結構326可包括絕緣層328及導電特徵(例如，金屬線327、通孔329及可選金屬墊331)。內連結構326可連接基底322的裝置區域318中的各種主動裝置及/或被動裝置，以形成功能電路。可使用與以上參照圖2b所示內連結構126所述的材料及製程相似的材料及製程(不再對此予以贅述)來形成內連結構326。
內連結構326還包括與圖2b所示密封環結構132A相似的密封環結構332A。其他密封環結構(例如密封環結構334A)也可形成在內連結構326中。可以與內連結構326的其他層相似的方式來形成密封環結構332A及密封環結構334A。
鈍化層338可形成在內連結構326之上並被圖案化以在鈍化層338中形成開口，從而暴露出內連結構326(或可選金屬墊331)的頂部金屬層且暴露出密封環結構332A的頂部金屬層及密封環結構334A的頂部金屬層。可使用例如以上參照鈍化層138所 述的製程及材料等的製程及材料(不再對此予以贅述)來形成鈍化層338。
密封環結構332A可穿過鈍化層338及在鈍化層338之上延伸。可在鈍化層338中形成通孔332B，且可在鈍化層338之上形成上覆密封環金屬332C。因此，所得的密封環332可包括內連結構326中的密封環結構332A、穿過鈍化層338的密封環通孔332B、及密封環金屬332C。在一些實施例中，可包括額外密封環。在具有額外密封環(例如密封環334)的實施例中，此類密封環可相似地包括密封環結構(例如內連結構326中的密封環結構334A)、通孔(例如穿過鈍化層338的通孔334B)及密封環金屬(例如密封環金屬334C)。密封環單元336可包括環繞晶粒周邊的所有密封環(例如，密封環332、密封環334等等)。在俯視圖中，密封環金屬332C及密封環金屬334C可圍繞晶粒的周邊形成連續環圈。
可使用例如以上參照密封環通孔132B及密封環通孔134B所述的製程及材料等的製程及材料(不再對此予以贅述)來形成密封環通孔332B及密封環通孔334B。相似地，可使用例如以上參照密封環金屬132C及密封環金屬134C所述的製程及材料等的製程及材料(不再對此予以贅述)來形成密封環金屬332C及334C。
可圍繞晶粒形成止裂件330。可使用例如以上參照止裂件130所述的製程及材料(不再對此予以贅述)來形成止裂件430。
接合介電層340可形成在鈍化層338及密封環單元336之上。可使用與以上參照接合介電層140所述的製程及材料相似 的製程及材料(不再對此予以贅述)來形成接合介電層340。
接合墊342形成在接合介電層340中，且可經由金屬線及通孔(包括接合墊通孔344)電耦合到裝置區域318。可使用例如以上參照接合墊142及接合墊通孔144所述的製程及材料等的製程及材料(不再對此予以贅述)來形成接合墊342及接合墊通孔344。接合墊342可包括與圖2b所示主動金屬墊142A及虛擬金屬墊142B相似的多個主動金屬墊342A及多個虛擬金屬墊342B。
仍參照圖7b，可從設計圖案中待接合晶粒的密封環將與晶粒312介接之處移除虛擬金屬墊342B。阻進區350示出接合介電層340中具有包括不含接合墊342的連續介電界面層的表面的區域。如圖7b中所示，作為接合墊342的實質上均勻圖案的一部分，可在密封環單元336之上包含虛擬金屬墊342B。在其他實施例中，虛擬金屬墊342B是可選的且可從密封環單元336之上被省略。視是否使用接合墊通孔344將接合墊342耦合到內連層326中的金屬特徵而定，可遍及設計圖案而散置其他虛擬金屬墊342B。在一些實施例中，例如圖7b中所示，位於阻進區350與密封環單元336之間的接合墊342中的一些可為主動金屬墊342A，且可用於接合到其他裝置或用於在所述其他裝置上形成連接件。在未具體示出的其他實施例中，阻進區350與密封環單元336之間的所有接合墊342均可為虛擬金屬墊342B。
晶粒312的區域將與將被接合到晶粒312的另一晶粒的阻進區介接。在將與另一晶粒的阻進區接合的此區域中移除接合墊342會產生阻進區350。阻進區350可包括接合介電層340的位 於晶粒312的內部分中的一部分，例如位於內連結構326的金屬線327、通孔329或可選金屬墊331的一部分之上的區域。阻進區350還可包括接合介電層340的位於密封環單元336之上的一部分(例如，參見圖7c)。接合墊342的圖案設計最初可包括位於阻進區350中的接合墊。隨後，所述圖案設計可在製造之前被變更，以從設計中晶粒312上定位有阻進區350之處移除接合墊342。舉例來說，如圖7b中所示，阻進區350部分地對應於將與另一晶粒的阻進區接合之處的位置。因此，阻進區350的位置是基於第二晶粒將在何處接合到晶粒312。當第二晶粒具有比晶粒312小的占用區尺寸時，阻進區350將至少部分地位於接合介電層340的內部分處。在一些實施例中，兩個晶粒的一個或多個邊緣可被對準，以使得阻進區350的一部分位於密封環單元336之上且阻進區350的一部分位於晶粒312的內部分之上。在一些實施例中，還可從設計中移除與被移除的接合墊342對應的接合墊通孔344，而在其他實施例中，可在設計中保留所述接合墊通孔344中的一些。一些實施例可具有這兩種情況的組合，即，使所述接合墊通孔344中的一些保留且使一些被移除，例如圖7b中所示。
現在參照圖7c，圖7c示出晶粒312的隅角部分的俯視圖。雖然密封環單元336及止裂件330在俯視圖中理應為看不見的，然而為了上下文參考其已被示出且設置有虛線外邊緣。阻進區350在晶粒312之上提供不含接合墊342的區域。在一些實施例中，阻進區350可在密封環單元336的一部分之上沿著晶粒312的邊緣延續。在其他實施例中，阻進區350可完全位於密封環單元336的輪廓內，使得阻進區350不與密封環單元336的任何部 分交疊。密封環單元336的頂表面位於接合介電層340的表面下面。因此，阻進區350提供介電接合區域，所述介電接合區域從阻進區的一個邊緣連續地延伸到阻進區的其他邊緣以在不受任何金屬特徵阻礙的同時熔融接合到另一晶粒的阻進區。當阻進區350與另一晶粒上的阻進區對準並接合到所述另一晶粒上的阻進區時，接合良率得以提高。阻進區350提供用於熔融接合到另一晶粒(例如晶粒412(以下參照圖10a至圖10c論述))的介電接合區域。
圖8至圖10c示出根據一些實施例的另一晶粒412。圖8示出根據一些實施例的晶圓400的示意性俯視圖。晶圓400包括晶粒412以及與晶粒412鄰接的切割道414及416，切割道414及416與圖1所示切割道114及116相似。晶粒412的占用區可被設計成具有比晶粒312的占用區小的面積。在一些實施例中，晶粒412可具有與晶粒312的占用區一樣的尺寸(例如，具有相同的寬度但不同的長度，或具有相同的長度但不同的寬度)，而在其他實施例中，晶粒412可具有比晶粒312小的寬度及長度。
圖9a示出晶粒412的示意性立體圖。圖9a所示晶粒412可從晶圓400被單體化出或仍可與晶圓400成整體。密封環單元436(以虛線示出)在晶粒412的表面之下設置在晶粒412的周邊處，且可包括一個或多個不同的密封環(以下參照圖9b及圖9c更詳細地闡述)。在一些實施例中，晶粒412包括在晶粒412的裝置區域418之上及周圍設置的接合墊442所形成的陣列。在一些實施例中，裝置區域418可包括位於密封環單元436內的晶粒412整個區域。在其他實施例中，裝置區域418可包括位於密封環單 元436內的晶粒412區域的一部分，例如圖9a中所示。在一些實施例中，裝置區域418可包含晶粒上的所有可用接合墊442或可用接合墊442的子集。可以除陣列圖案之外的圖案來實現接合墊442的排列。視晶粒412上的接合墊442的設計而定，各接合墊442可具有相似或不同的大小。
在一些實施例中，晶粒412可為與晶粒112相似的裝置，且可具有與晶粒112相似的尺寸(包括層的厚度等等)。晶粒412在至少一個橫向尺寸上具有比晶粒312小的占用區，使得在與晶粒312接合時，晶粒312在一個或多個邊緣上與晶粒412交疊。晶粒412可例如在X方向上具有第一寬度w3，第一寬度w3可介於約2000μm與約26000μm之間，例如約10000μm。晶粒412可例如在Y方向上具有第二寬度(或長度)w4，第二寬度(或長度)w4可介於約2000μm與約33000μm之間，例如約10000μm。可對晶粒412使用其他尺寸。在一些實施例中，晶粒412可包括邏輯裝置或記憶體裝置(例如包括但不限於以下的記憶體單元：靜態隨機存取記憶體(SRAM)單元、動態隨機存取記憶體(DRAM)單元、磁阻性隨機存取記憶體(MRAM)單元等)。晶粒412可包括其他類型的裝置。
圖9b示出晶粒412的剖視圖。圖9b所示剖面是沿著圖9c所示線A-A所截取的剖面的一部分，然而，為便於論述，在各視圖間細節可有所變化。晶粒412包括與基底122相似的基底422及與裝置區域118相似的裝置區域418。
內連結構426可形成在基底422之上。內連結構426可包括絕緣層428及導電特徵(例如，金屬線427、通孔429及可選 金屬墊431)。內連結構426可連接基底422的裝置區域418中的各種主動裝置及/或被動裝置，以形成功能電路。可使用與以上參照圖2b所示內連結構126所述的材料及製程相似的材料及製程(不再對此予以贅述)來形成內連結構426。
內連結構426還包括與圖2b所示密封環結構132A相似的密封環結構432A。其他密封環結構(例如密封環結構434A)也可形成在內連結構426中。可以與內連結構426的其他層相似的方式來形成密封環結構432A及密封環結構434A。
鈍化層438可形成在內連結構426之上並被圖案化以在鈍化層438中形成開口，從而暴露出內連結構426的頂部金屬層且暴露出密封環結構432A的頂部金屬層及密封環結構434A的頂部金屬層。可使用例如以上參照鈍化層138所述的製程及材料等的製程及材料(不再對此予以贅述)來形成鈍化層438。
密封環結構432A可穿過鈍化層438及在鈍化層438之上延伸。可在鈍化層438中形成通孔432B，且可在鈍化層438之上形成上覆密封環金屬432C。因此，所得的密封環432可包括內連結構426中的密封環結構432A、穿過鈍化層438的密封環通孔432B、及密封環金屬432C。在一些實施例中，可包括額外密封環，例如具有與密封環432相似的層的密封環434。密封環單元436可包括環繞晶粒周邊的所有密封環(例如，密封環432、密封環434等等)。在俯視圖中，密封環金屬432C及密封環金屬434C可圍繞晶粒的周邊形成連續環圈。
可使用例如以上參照密封環通孔132B及密封環通孔134B所述的製程及材料等的製程及材料(不再對此予以贅述)來 形成密封環通孔432B及密封環通孔434B。相似地，可使用例如以上參照密封環金屬132C及密封環金屬134C所述的製程及材料等的製程及材料(不再對此予以贅述)來形成密封環金屬432C及434C。
可圍繞晶粒形成止裂件430。可使用例如以上參照止裂件130所述的製程及材料(不再對此予以贅述)來形成止裂件430。
接合介電層440可形成在鈍化層438及密封環單元436之上。可使用與以上參照接合介電層140所述的製程及材料相似的製程及材料(不再對此予以贅述)來形成接合介電層440。
接合墊442形成在接合介電層440中，且可經由金屬線及通孔(包括接合墊通孔444)電耦合到裝置區域418。可使用例如以上參照接合墊142及接合墊通孔144所述的製程及材料等的製程及材料(不再對此予以贅述)來形成接合墊442及接合墊通孔444。接合墊442可包括與圖2b所示主動金屬墊142A及虛擬金屬墊142B相似的多個主動金屬墊442A及多個虛擬金屬墊442B。
仍參照圖9b，可從設計圖案中接合介電層440中定位有晶粒412的密封環單元436之處移除虛擬金屬墊442B。接合介電層440將在此區域中與晶粒312的接合介電層340熔融接合。阻進區450示出接合介電層440的不含接合墊442的區域。可以與以上參照圖2b所述的方式相似的方式(不再對此予以贅述)來完成將晶粒(例如晶粒412)的設計提供成包括阻進區450。視是否使用接合墊通孔444將接合墊442耦合到內連結構426中的金屬特徵而定，可遍及設計圖案而散置其他虛擬金屬墊442B。
現在參照圖9c，圖9c示出晶粒412的隅角部分的俯視圖。雖然密封環單元436及止裂件430在俯視圖中理應為看不見的，然而為了上下文參考其已被示出且設置有虛線外邊緣。包括密封環432及密封環434的密封環單元436被示出為圍繞晶粒412的周邊延續。所有接合墊442均被圍阻在密封環單元436內。密封環單元436的阻進區450在密封環單元436之上提供不含接合墊442的區域。阻進區450與圖2c所示阻進區150相似，且包括不含接合墊442的連續介電表面層，所述連續介電表面層從阻進區450的一個邊緣通向阻進區450的其他邊緣。密封環單元436的頂表面位於接合介電層440的表面下面。因此，阻進區450提供用於熔融接合到另一晶粒(例如晶粒312)的介電接合區域。
參照圖10a，示出被接合的晶粒312及晶粒412的示意性立體圖。晶粒412已被翻轉且與晶粒312面對面地接合。晶粒412的密封環單元436是以虛線示出且理應為看不見的。如在圖10a中所見，晶粒412具有與晶粒312相同的長度，但比晶粒312窄。晶粒412已在晶粒312上被定位成使得每一晶粒的邊緣中的兩者與對置晶粒的對應邊緣對準。在其他實例中，晶粒412可在晶粒312上被定位成使得每一晶粒的第三邊緣與對置晶粒的對應邊緣對準。在其他實例中，晶粒412可在長度及寬度上均小於晶粒312，且可在晶粒312上被定位成使得每一晶粒的零個或一個邊緣與對置晶粒的對應邊緣對準。
現在參照圖10b，圖10b示出包括以下內容的剖面：晶粒312被接合到晶粒412以形成晶粒封裝體413。接合可為其中兩個被單體化的晶片(或晶粒)被直接接合在一起的晶片-晶片接合、 或其中一個或多個晶片(或晶粒)與晶圓(例如，晶圓300)直接接合在一起的晶片-晶圓接合。直接接合可通過混合接合來實現，以上參照圖5闡述了混合接合的示例性製程。
如圖10b中所示，接合墊342及接合墊442是以一一對應性而彼此接合。在一些實施例中，接合墊342中的每一者具有對應的將與之接合的接合墊442，且接合墊442中的每一者具有對應的將與之接合的金屬墊342。在一些實施例中，位於晶粒412的占用區之外(從晶粒412暴露出)的接合墊342可保持不被接合。在一些實施例中，可使用和與晶粒412的接合相似的製程及材料將位於晶粒412的占用區之外的接合墊342接合到另一晶粒(圖中未示出)。主動金屬墊342A接合到主動金屬墊442A，且虛擬金屬墊342B接合到虛擬金屬墊442B。在一些實施例中，一個晶粒或另一晶粒的虛擬金屬墊可接合到對置晶粒的主動金屬墊。舉例來說，虛擬金屬墊342B可接合到主動金屬墊442A。在一些實施例中，在一個晶圓與另一晶圓的圖案中或對準中可發生輕微不對準，且接合墊342中的一者或多者的一部分可在接合墊442中的對應一者之上或之下微微外伸。
圖10c示出被接合的晶粒312及晶粒412的隅角部分的俯視圖。如圖10c中所示，阻進區350及450被對準，以在所述區域中實現接合介電層340與接合介電層440的直接熔融接合。如圖10c中所示，在一些實施例中，晶粒312的邊緣可與晶粒412的邊緣對準。晶粒412被翻轉且接合到晶粒312。密封環單元436、止裂件430及接合墊442理應為看不見的，然而為了上下文參考已被示出。
參照圖11，與圖10c所示視圖相似，圖11示出其中晶粒312接合到具有較小占用區的晶粒412(參見圖9a及其隨附說明)的另一實施例。如圖11中所示，晶粒412的兩個或更多個相鄰的邊緣未與晶粒312的對應的相鄰的邊緣對準。在一些實施例中，一些邊緣可對準，而在其他實施例中，任何邊緣均不對準。
圖12至圖13c示出密封環設計的另一實施例，所述密封環設計包括位於密封環單元之上的接合墊，但將位於密封環單元之上的接合墊耦合到密封環。參照圖12，圖12示出上面設置有晶粒512的晶圓500。除以下所述之外，晶圓500及晶粒512均與晶圓100及晶粒112實質上相似。因此，為簡潔起見，省略晶粒512的細節。參照圖13a，晶粒512含有與晶粒112相似的特徵及結構，包括密封環單元536、裝置區域518及接合墊542。另外，晶粒512包括額外環狀接合墊552。環狀接合墊552包括設置在密封環單元536的每一部分之上且耦合到所述每一部分的環狀結構。
參照圖13b，示出根據一些實施例的晶粒512的剖面。晶粒512含有與晶粒112相似的特徵及結構，包括基底522、內連結構526、鈍化層538、接合介電層540、及密封環單元536，密封環單元536可包括一個或多個密封環532及534，所述一個或多個密封環532及534各自包括內連結構526中的密封環結構532A(及534A)、密封環通孔532B(及534B)以及密封環金屬532C(及534C)。晶粒512還可包括止裂件530。晶粒512還包括接合墊542，接合墊542包括通過接合墊通孔544與內連結構526中的金屬特徵耦合的主動金屬墊542A及未耦合到內連結構526的虛擬金屬墊542B。除這些共同的特徵以外，如上所述，晶粒512還包括 與密封環單元536中的密封環結構中的每一者耦合的一個或多個環狀接合墊552。環狀接合墊552可圍繞晶粒512的周邊形成為設置在密封環結構之上的連續環。環狀接合墊552通過一個或多個接合墊通孔554耦合到密封環。在一些實施例中，接合墊通孔554可圍繞環狀接合墊552以規律的間隔設置。在其他實施例中，所述一個或多個接合墊通孔554也可為環狀的，且形成在完全圍繞晶粒512周邊的溝槽中。非主動區551位於晶粒512的周邊處。非主動區551與圖2b所示阻進區150相似，只不過其可包括環狀接合墊552、接合墊通孔554及可選虛擬金屬墊542/542B。雖然環狀接合墊552為非主動的，然而其耦合到下伏密封環單元536。在一些實施例中，在非主動區551中也可包括未耦合到任何下伏特征的其他虛擬金屬墊542/542B。
在一些實施例中，可以與接合墊通孔544相似的方式(不再對此予以贅述)來形成接合墊通孔554。在其他實施例中，可在與接合墊通孔544的形成分開的處理步驟中形成接合墊通孔554。舉例來說，可將第一光阻層圖案化以暴露出介電接合層540的與接合墊通孔554對應的部分。隨後，可在介電接合層540中形成開口以暴露出密封環單元536。隨後，可在開口中沉積導電材料以形成接合墊通孔554。可使用第二光阻層來重複所述過程以形成接合墊通孔544。可反轉接合墊通孔544與接合墊通孔554的形成次序。在一些實施例中，如上所述，可分別地形成接合墊通孔544及接合墊通孔554中的每一者的開口，且隨後，同時沉積導電材料。
可以與接合墊542相似的方式(不再對此予以贅述)來 形成環狀接合墊552。通過在密封環之上形成附接到密封環的接合墊，會相對於僅具有虛擬接合墊而改善晶粒512與另一晶粒的接合。
可以與圖2b所示阻進區150相似的方式來形成非主動區551。接合墊542的圖案設計最初可包括位於非主動區551中的接合墊。隨後，所述圖案設計可被變更以從設計中晶粒512上定位有非主動區551之處移除接合墊542。舉例來說，如圖13b中所示，非主動區551對應於密封環單元536的位置且在止裂件530之上及在內連結構526的金屬線的一部分之上延伸到晶粒512的內部分中。在其他實施例中，非主動區可位於晶粒的其他區域中(例如，參見圖7b)。非主動區551的位置是基於第二晶粒將在何處接合到晶粒512。當第二晶粒具有相同的占用區尺寸時，非主動區551將對應於密封環單元536的區域而位於晶粒的周邊處。當第二晶粒具有較小的占用區時，非主動區551將至少部分地位於晶粒512的內部分中。以下會參照圖15及圖16更詳細地闡述此種實施例的實例。
現在參照圖14，根據一些實施例，晶粒512接合到以相似方式形成的晶粒612。晶粒612具有與晶粒512相似的特徵，其中對應的元件以相似方式被標記，只不過元件是以“6”而非“5”開頭。晶粒512及晶粒612可依據晶圓-晶圓製程、晶片-晶片製程或晶片-晶圓製程被接合。可例如使用例如以上參照圖5所述的混合接合製程來將晶粒512及晶粒612彼此混合接合。
現在參照圖15，根據一些實施例，晶粒512接合到另一晶粒712。晶粒712具有與晶粒512相似的特徵，其中對應的元件 以相似方式被標記，只不過元件是以“7”而非“5”開頭。在一些實施例中，除包括阻進區之外，可使用與以上參照晶粒312所述的製程相一致的製程來形成晶粒712。然而，與以上參照圖10b所述內容相似，晶粒512小於晶粒712，且在俯視圖中，晶粒712及512的邊緣中的至少一者不對準(例如，參見圖10c及圖11)。與以上所述的晶粒312相似，在一些實施例中，設置在密封環單元736之上的虛擬金屬墊742B可被省略。如上所述，晶粒712也可包括與環狀接合墊552相似的環狀接合墊752。可例如使用例如以上參照圖5所述的混合接合製程來將晶粒512及晶粒712彼此混合接合。晶粒712中與晶粒512的非主動區551介接的環狀接合墊752可接合到晶粒512的環狀接合墊552。
現在參照圖16，根據一些實施例，晶粒512接合到另一晶粒812。晶粒812具有與晶粒512相似的特徵，其中對應的元件被相似地標記，只不過元件是以“8”而非“5”開頭。晶粒812可被形成為與晶粒712實質上相似，只不過並非包括阻進區，而是晶粒812包括非主動區851，非主動區851包括與環狀接合墊552對準的環狀接合墊852(及接合墊通孔854)以及與密封環836的密封環832及密封環結構834對準並耦合的環狀接合墊852(及接合墊通孔854)。可使用與以上參照環狀接合墊552(及接合墊通孔554)所述的製程及材料相似的製程及材料來形成環狀接合墊852(及接合墊通孔854)。可例如使用例如以上參照圖5所述的混合接合製程來將晶粒512及晶粒812彼此混合接合。所屬領域中的技術人員應理解，在另一實施例中，可將圖15及圖16所示的不同特徵組合。
圖17示出根據一些實施例用於將接合墊設計變更成容納阻進區的流程圖。在步驟1710中，形成第一晶粒的實質上均勻的接合墊佈局。實質上均勻的接合墊佈局可包括由圖案大小及/或接合墊大小的變動不大於約10%的接合墊形成的佈局。在步驟1720處，確定第一晶粒中的界面，第二晶粒將在所述界面處接合到第一晶粒。第二晶粒及第一晶粒將根據每一相應晶粒中的接合墊是如何被配置成耦合在一起而配合。一旦界面被確定，便可從設計中移除在第一晶粒或第二晶粒的周邊周圍的虛擬金屬接合墊。在其中第一晶粒與第二晶粒具有相同大小的一些實施例中，第一晶粒將跨越其整個表面與第二晶粒介接。在其中第一晶粒或第二晶粒小於另一者的一些實施例中，兩個晶粒之間的界面將小於晶粒中所述一者的整個表面積。
在步驟1730處，從佈局設計中第一晶粒及第二晶粒中移除與第一晶粒或第二晶粒的密封環單元正對齊的虛擬金屬接合墊。換句話說，從佈局設計中第一晶粒中理應與第二晶粒的密封環正對齊之處移除虛擬金屬接合墊。同樣地，從佈局設計中第二晶粒中移除與第二晶粒的密封環正對齊的虛擬金屬接合墊。這使得每一晶粒中的對應虛擬金屬接合墊被從設計中移除。
圖18示出根據一些實施例用於將接合墊設計變更成提供與密封環耦合的環狀虛擬接合墊的流程圖。在步驟1810中，形成第一晶粒的實質上均勻的接合墊佈局。實質上均勻的接合墊佈局可包括由圖案大小及/或接合墊大小的變動不大於約10%的接合墊形成的佈局。在步驟1820處，確定第一晶粒中的界面，第二晶粒將在所述界面處接合到第一晶粒。第二晶粒及第一晶粒將根據每 一相應晶粒中的接合墊是如何被配置成耦合在一起而配合。在其中第一晶粒與第二晶粒具有相同大小的一些實施例中，第一晶粒將跨越其整個表面與第二晶粒介接。在其中第一晶粒或第二晶粒小於另一者的一些實施例中，兩個晶粒之間的界面將小於晶粒中所述一者的整個表面積。
在步驟1830處，在界面被確定之後，從佈局設計中第一晶粒及第二晶粒中移除與第一晶粒或第二晶粒的密封環單元正對齊的虛擬金屬接合墊。換言之，從佈局設計中第一晶粒中理應與第二晶粒的密封環正對齊之處移除虛擬金屬接合墊。同樣地，從佈局設計中第二晶粒中移除與第二晶粒的密封環正對齊的虛擬金屬接合墊。這使得每一晶粒中的對應虛擬金屬接合墊被從設計中移除。
在步驟1840處，以環狀接合墊來替換被移除的接合墊，在步驟1850中，將所述環狀接合墊耦合到下伏密封環單元。在一些實施例中，所述耦合可通過沿著環狀接合墊設置的單獨接合墊通孔來完成。在其他實施例中，所述耦合可通過設置在環狀接合墊之下的環狀接合墊通孔來完成，所述環狀接合墊通孔在晶粒的周邊處實體地及電性地耦合到環狀接合墊及密封環單元。在一些實施例中，接合墊通孔可耦合到晶粒的內連層。
各實施例提供一種通過提供較佳的混合接合界面以實現兩個晶粒中氧化物材料的熔融接合及兩個晶粒中金屬材料的直接金屬-金屬接合而提高接合良率的方式。移除位於密封環之上的虛擬接合墊會提供用於將氧化物接合層進行熔融接合的較佳接合界面。在一些實施例中，在從設計中移除虛擬接合墊之後，可使用 與密封環或與晶粒的內連線耦合的環狀接合墊。各實施例包括晶圓上晶圓接合、晶片上晶片接合、及晶圓上晶片接合，其中晶粒大小可相匹配或可為不同的。
一個實施例是一種半導體結構，其包括第一晶粒。所述第一晶粒包括：第一氧化物接合層，其中設置有第一多個接合墊；以及第一密封環，設置在所述第一氧化物接合層中，其中所述第一氧化物接合層在所述第一密封環之上延伸。所述結構進一步包括第二晶粒。所述第二晶粒包括：第二氧化物接合層，其中設置有第二多個接合墊，其中所述第一多個接合墊接合到所述第二多個接合墊，其中所述第一氧化物接合層接合到所述第二氧化物接合層，且其中夾置在所述第一密封環與所述第二氧化物接合層之間的區域不含接合墊。
根據本發明的一些實施例，所述第一多個接合墊是以不含共熔材料的金屬-金屬鍵直接接合到所述第二多個接合墊，且其中所述第一氧化物接合層是熔融接合到所述第二氧化物接合層。
根據本發明的一些實施例，所述第二氧化物接合層在第二密封環之上延伸，且與所述第二密封環正對準的區域不含所述第二多個接合墊。
根據本發明的一些實施例，沿著所述第一晶粒的第一邊緣的所述第一密封環與沿著所述第二晶粒的第一邊緣的所述第二密封環是對準的。
根據本發明的一些實施例，沿著所述第一晶粒的第二邊緣的所述第一密封環與沿著所述第二晶粒的第二邊緣的所述第二密封環是偏移的。
根據本發明的一些實施例，所述第一晶粒的每一邊緣相對於所述第二晶粒的每一相應邊緣而偏移。
根據本發明的一些實施例，所述第一晶粒進一步包括半導體基底及設置在所述半導體基底上的內連線，其中所述第一密封環包括：第一部分，位於所述內連線中，耦合到所述基底；以及第二部分，嵌置在所述第一氧化物接合層中，耦合到所述第一部分。
根據本發明的一些實施例，在所述第一氧化物接合層與所述半導體基底之間夾置有鈍化層，其中所述第一密封環的所述第一部分通過所述第一密封環的第三部分耦合到所述第一密封環的所述第二部分，所述第一密封環的所述第三部分延伸穿過所述鈍化層。
另一實施例是一種形成半導體結構的方法，其包括：通過將第一晶粒的主動接合墊與第二晶粒的對應主動接合墊對準來確定所述第一晶粒與所述第二晶粒的對準方案，其中所述第一晶粒的第一區域及所述第二晶粒的第二區域與所述第二晶粒的密封環對準。移除所述第一晶粒的所述第一區域中及所述第二晶粒的所述第二區域中的所有接合墊。根據所述對準方案將所述第一晶粒接合到所述第二晶粒。
根據本發明的一些實施例，所述接合包括：將所述第一晶粒的所述第一區域熔融接合到所述第二晶粒的所述第二區域，其中所述第一區域與所述第二區域的界面不含金屬特徵。
根據本發明的一些實施例，所述的方法進一步包括：在所述第一晶粒上形成第一接合墊，所述第一接合墊包括所述第一 晶粒的所述主動接合墊及所述第一晶粒的虛擬接合墊；以及在所述第二晶粒上形成第二接合墊，所述第二接合墊包括所述第二晶粒的所述主動接合墊及所述第二晶粒的虛擬接合墊。
根據本發明的一些實施例，所述第一晶粒的所述第一接合墊被形成為圖案，且其中所述第一晶粒的所述第一區域的寬度大於所述第一晶粒的所述第一接合墊的間距間隔。
根據本發明的一些實施例，所述第二晶粒的所述第二區域圍繞所述第二晶粒的周邊延伸。
根據本發明的一些實施例，所述第一晶粒的所述第一區域對應於所述第二晶粒的所述第二區域，所述方法進一步包括在所述第一晶粒的所述第一區域之外形成一個或多個接合墊。
根據本發明的一些實施例，所述確定所述對準方案進一步包括將所述第二晶粒的所述密封環與所述第一晶粒的密封環的一部分對準。
根據本發明的一些實施例，所述的方法進一步包括：在所述第二晶粒的所述密封環之上形成與所述第二晶粒的所述密封環耦合的環狀接合界面。
另一實施例是一種形成半導體結構的方法，其包括：確定設置在第一裝置的表面處的第一裝置接合墊佈局。確定設置在第二裝置的表面處的第二裝置接合墊佈局，所述第二裝置具有密封環。確定將所述第一裝置的第一主動接合墊與所述第二裝置的第二主動接合墊對準的對準方案，其中所述對準方案使所述密封環與所述第一晶粒的第一區對準。從所述第一裝置接合墊佈局中移除所述第一區中的第一接合墊。從所述第二裝置的第二區中移 除根據所述對準方案而與所述第一接合墊對準的第二接合墊。將所述第一主動接合墊接合到所述第二主動接合墊。將所述第一區接合到所述第二區。
根據本發明的一些實施例，所述第一區與所述第二區的界面實質上不含金屬特徵。
根據本發明的一些實施例，所述的方法進一步包括在所述第一區中形成第一環形金屬；在所述第二區中形成第二環形金屬；以及將所述第一環形金屬接合到所述第二環形金屬。
根據本發明的一些實施例，所述的方法進一步包括：將所述第二環形金屬耦合到所述密封環。
以上內容概述了若干實施例的特徵以使所屬領域中的技術人員可更好地理解本發明的各方面。所屬領域中的技術人員應瞭解，他們可易於使用本發明作為基礎來設計或修改其他製程及結構以施行本文所介紹實施例的相同目的及/或實現本文所介紹實施例的相同優點。所屬領域中的技術人員還應認識到，此種等效構造並不背離本發明的精神及範圍，且在不背離本發明的精神及範圍的條件下，他們可對本文作出各種改變、替代、及變更。
112、212:晶粒
118、218:裝置區域
122、222:基底
126、226:內連結構
130、230:止裂件
132、134、232、234:密封環
136、236:密封環單元
138、238:鈍化層
140、240:接合介電層
142、242:接合墊
144、244:接合墊通孔
150、250:阻進區
213:晶粒封裝體

Claims (10)

  1. 一種半導體結構，包括：第一晶粒，所述第一晶粒包括：第一氧化物接合層；第一密封環，設置在所述第一氧化物接合層中且設置在所述第一晶粒的周邊，其中所述第一氧化物接合層在所述第一密封環之上延伸；第一多個接合墊，設置在所述第一氧化物接合層中且設置在所述第一密封環的內側，其中所述第一多個接合墊從所述第一氧化物接合層的頂表面露出且與所述第一密封環彼此側向分離；以及止裂件，設置在所述第一氧化物接合層中且設置在所述第一密封環與所述第一多個接合墊之間，其中所述止裂件的頂表面與所述第一密封環的頂表面在相同的水平面上，且所述止裂件的所述頂表面與所述第一氧化物接合層的所述頂表面間隔一段距離，所述止裂件包括相互分離開且排列成第一行的多個第一止裂件與相互分離開且排列成第二行的多個第二止裂件，所述第一行與所述第二行相互平行且平行地排列於所述第一晶粒的所述周邊，所述第一行中的各所述多個第一止裂件與所述第二行中的各所述多個第二止裂件彼此側向分離且彼此不對齊地偏移；以及第二晶粒，所述第二晶粒包括： 第二氧化物接合層，其中設置有第二多個接合墊，其中所述第一多個接合墊接合到所述第二多個接合墊，其中所述第一氧化物接合層接合到所述第二氧化物接合層，且其中夾置在所述第一密封環與所述第二氧化物接合層之間的區域不含接合墊。
  2. 如請求項1所述的半導體結構，其中所述第一多個接合墊是以不含共熔材料的金屬-金屬鍵直接接合到所述第二多個接合墊，且其中所述第一氧化物接合層是熔融接合到所述第二氧化物接合層。
  3. 一種形成半導體結構的方法，包括：通過將第一晶粒的主動接合墊與第二晶粒的對應主動接合墊對準來確定所述第一晶粒與所述第二晶粒的對準方案，其中所述第一晶粒的第一區域及所述第二晶粒的第二區域與所述第二晶粒的密封環及所述第二晶粒的止裂件對準，其中所述密封環設置在所述第二晶粒的周邊，其中所述第二晶粒的對應主動接合墊設置在所述密封環的內側，所述第二晶粒的對應主動接合墊與所述密封環彼此側向分離，且其中所述止裂件設置在所述密封環與所述第二晶粒的對應主動接合墊之間，所述止裂件的頂表面與所述密封環的頂表面在相同的水平面上，且所述止裂件包括相互分離開且排列成第一行的多個第一止裂件與相互分離開且排列成第二行的多個第二止裂件，所述第一行中的各所述多個第一止裂件與所 述第二行中的各所述多個第二止裂件彼此側向分離且彼此不對齊地偏移；移除所述第一晶粒的所述第一區域中的所有接合墊；移除所述第二晶粒的所述第二區域中的所有接合墊；以及根據所述對準方案將所述第一晶粒接合到所述第二晶粒。
  4. 如請求項3所述的方法，其中接合包括：將所述第一晶粒的所述第一區域熔融接合到所述第二晶粒的所述第二區域，其中所述第一區域與所述第二區域的界面不含金屬特徵。
  5. 一種形成半導體結構的方法，包括：確定設置在第一裝置的表面處的第一裝置接合墊佈局；確定設置在第二裝置的表面處的第二裝置接合墊佈局，所述第二裝置具有設置在所述第二裝置的周邊的密封環與止裂件；確定將所述第一裝置的第一主動接合墊與所述第二裝置的第二主動接合墊對準的對準方案，其中所述對準方案使所述密封環與所述第一裝置的第一區對準，其中所述第二主動接合墊設置在所述密封環的內側，所述第二主動接合墊與所述密封環彼此側向分離，其中所述止裂件設置在所述密封環與所述第二主動接合墊之間，所述止裂件的頂表面與所述密封環的頂表面在相同的水平面上，且所述止裂件包括相互分離開且排列成第一行的多個第一止裂件與相互分離開且排列成第二行的多個第二止裂件，所述第 一行中的各所述多個第一止裂件與所述第二行中的各所述多個第二止裂件彼此側向分離且彼此不對齊地偏移；從所述第一裝置接合墊佈局中移除所述第一區中的第一接合墊；移除所述第二裝置的第二區中的第二接合墊，其中所述第二接合墊根據所述對準方案而與所述第一接合墊對準；將所述第一主動接合墊接合到所述第二主動接合墊；以及將所述第一區接合到所述第二區。
  6. 如請求項5所述的方法，進一步包括：在所述第一區中形成第一環形金屬；在所述第二區中形成第二環形金屬；以及將所述第一環形金屬接合到所述第二環形金屬。
  7. 一種半導體結構，包括：第一晶粒，所述第一晶粒包括：第一接合層，第一密封環，設置在所述第一接合層中且設置在所述第一晶粒的周邊，第一多個接合墊，設置在所述第一接合層中且設置在所述第一密封環的內側，其中所述第一多個接合墊從所述第一接合層的頂表面露出且與所述第一密封環彼此側向分離，以及止裂件，設置在所述第一接合層中且設置在所述第一密封 環與所述第一多個接合墊之間，其中所述止裂件的頂表面與所述第一密封環的頂表面在相同的水平面上，且所述止裂件的所述頂表面與所述第一接合層的所述頂表面間隔一段距離，所述止裂件包括相互分離開且排列成第一行的多個第一止裂件與相互分離開且排列成第二行的多個第二止裂件，所述第一行與所述第二行相互平行且平行地排列於所述第一晶粒的所述周邊，所述第一行中的各所述多個第一止裂件與所述第二行中的各所述多個第二止裂件彼此側向分離且彼此不對齊地偏移；以及第二晶粒，接合到所述第一晶粒，所述第二晶粒包括：第二接合層，第二多個接合墊，設置在所述第二接合層中，第三多個接合墊，包括所述第二多個接合墊的子集，其中所述第一多個接合墊分別接合至所述第三多個接合墊，且其中夾置在所述第一密封環與所述第二接合層之間的區域不含主動接合墊。
  8. 如請求項7所述的半導體結構，其中所述第二晶粒還包括第二密封環，其中沿著所述第一晶粒的第一邊緣的所述第一密封環與沿著所述第二晶粒的第一邊緣的所述第二密封環是對準的，且其中沿著所述第一晶粒的第二邊緣的第一密封環未與沿著所述第二晶粒的第二邊緣的第二密封環對準。
  9. 一種形成半導體結構的方法，包括： 通過將第一晶粒的第一接合墊與第二晶粒的對應第二接合墊對準，來將所述第一晶粒與所述第二晶粒對準，其中所述第一晶粒的第一區域與所述第二晶粒的第二區域對準，所述第二晶粒的第二區域對應於所述第二晶粒的密封環與止裂件的位置，其中所述第一區域的主動接合墊被移除，所述密封環設置在所述第二晶粒的周邊，其中所述第二接合墊設置在所述密封環的內側，所述第二接合墊與所述密封環彼此側向分離，且其中所述止裂件設置在所述密封環與所述第二接合墊之間，所述止裂件的頂表面與所述密封環的頂表面在相同的水平面上，且所述止裂件包括相互分離開且排列成第一行的多個第一止裂件與相互分離開且排列成第二行的多個第二止裂件，所述第一行中的各所述多個第一止裂件與所述第二行中的各所述多個第二止裂件彼此側向分離且彼此不對齊地偏移；以及將所述第一晶粒接合到所述第二晶粒，其中所述第一晶粒的第一邊緣未與所述第二晶粒的第二邊緣對準。
  10. 一種用於半導體的裝置，包括：第一裝置區域；第一內連結構，設置在所述第一裝置區域上方，所述第一內連結構電性地耦合到所述第一裝置區域，所述第一內連結構包括：一個或多個絕緣層，一個或多個金屬化層，設置在所述一個或多個絕緣層內，以及 密封環結構，嵌置在所述一個或多個絕緣層中並設置在所述第一內連結構的周邊；接合介電層，設置在所述第一內連結構上方；密封環金屬，嵌置在所述接合介電層內且設置在所述密封環結構上，並實體地耦合到所述密封環結構；第一組的主動接合墊，設置在所述接合介電層的第一表面上且設置在所述密封環金屬的內側，所述主動接合墊的每個接合墊通過相應的金屬通孔電性地耦合至所述第一內連結構，其中所述主動接合墊從所述接合介電層的所述第一表面露出且與所述密封環金屬彼此側向分離；止裂件，設置在所述接合介電層中且設置在所述密封環金屬與所述主動接合墊之間，其中所述止裂件的頂表面與所述密封環金屬的頂表面在相同的水平面上，且所述止裂件的所述頂表面與所述接合介電層的所述第一表面間隔一段距離，所述止裂件包括相互分離開且排列成第一行的多個第一止裂件與相互分離開且排列成第二行的多個第二止裂件，所述第一行與所述第二行相互平行且平行地排列於所述第一內連結構的所述周邊，所述第一行中的各所述多個第一止裂件與所述第二行中的各所述多個第二止裂件彼此側向分離且彼此不對齊地偏移；第一組的虛擬接合墊，設置在所述接合介電層的所述第一表面上；以及阻進區，在所述接合介電層中，所述阻進區沒有任何所述主動 接合墊，所述阻進區包含金屬元素。
TW107142725A 2017-11-30 2018-11-29 半導體結構、形成其的方法及用於半導體的裝置 TWI768158B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592856P 2017-11-30 2017-11-30
US62/592,856 2017-11-30
US16/003,654 US10312201B1 (en) 2017-11-30 2018-06-08 Seal ring for hybrid-bond
US16/003,654 2018-06-08

Publications (2)

Publication Number Publication Date
TW201926408A TW201926408A (zh) 2019-07-01
TWI768158B true TWI768158B (zh) 2022-06-21

Family

ID=66633562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142725A TWI768158B (zh) 2017-11-30 2018-11-29 半導體結構、形成其的方法及用於半導體的裝置

Country Status (3)

Country Link
US (5) US10312201B1 (zh)
CN (1) CN110034103B (zh)
TW (1) TWI768158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI897297B (zh) * 2023-09-22 2025-09-11 台灣積體電路製造股份有限公司 半導體裝置及製造方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
WO2018147940A1 (en) 2017-02-09 2018-08-16 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10312201B1 (en) * 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US20190287872A1 (en) 2018-03-19 2019-09-19 Intel Corporation Multi-use package architecture
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
US10840190B1 (en) * 2019-05-16 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US12374641B2 (en) 2019-06-12 2025-07-29 Adeia Semiconductor Bonding Technologies Inc. Sealed bonded structures and methods for forming the same
US11367628B2 (en) * 2019-07-16 2022-06-21 Advanced Micro Devices, Inc. Molded chip package with anchor structures
CN110323181B (zh) * 2019-07-17 2021-08-24 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
US11362069B2 (en) * 2019-08-28 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional stacking structure and manufacturing method thereof
US11088041B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with shortened talking path
US11410929B2 (en) 2019-09-17 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
WO2021068225A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Methods and structures for die-to-die bonding
US20210125910A1 (en) * 2019-10-25 2021-04-29 Nanya Technology Corporation Semiconductor structure
US11239203B2 (en) * 2019-11-01 2022-02-01 Xilinx, Inc. Multi-chip stacked devices
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
TWI808292B (zh) 2019-12-30 2023-07-11 聯華電子股份有限公司 半導體元件封裝結構
US11387204B2 (en) * 2020-01-16 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US20210257290A1 (en) * 2020-02-19 2021-08-19 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same
US11282798B2 (en) * 2020-02-20 2022-03-22 Globalfoundries U.S. Inc. Chip corner areas with a dummy fill pattern
JP2021136320A (ja) 2020-02-26 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法
CN111480226B (zh) * 2020-03-03 2021-08-27 长江存储科技有限责任公司 在半导体芯片中的保护结构及用于形成其的方法
US11322466B2 (en) * 2020-05-20 2022-05-03 Sandisk Technologies Llc Semiconductor die containing dummy metallic pads and methods of forming the same
US11894319B2 (en) * 2020-07-30 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Extended seal ring structure on wafer-stacking
US11637075B2 (en) * 2020-09-02 2023-04-25 SK Hynix Inc. Semiconductor device having three-dimensional structure
KR102910880B1 (ko) * 2020-09-08 2026-01-14 삼성전자주식회사 반도체 패키지
US20220192042A1 (en) * 2020-12-14 2022-06-16 Intel Corporation Hermetic sealing structures in microelectronic assemblies having direct bonding
US12165962B2 (en) 2020-12-14 2024-12-10 Intel Corporation Hermetic sealing structures in microelectronic assemblies having direct bonding
JP2022131445A (ja) * 2021-02-26 2022-09-07 キオクシア株式会社 半導体装置及びその製造方法
KR20220126539A (ko) 2021-03-09 2022-09-16 삼성전자주식회사 반도체 패키지
US12142574B2 (en) * 2021-03-26 2024-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11756842B2 (en) * 2021-04-16 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Daisy-chain seal ring structure
CN115472494B (zh) 2021-06-11 2026-01-27 联华电子股份有限公司 用于晶片级接合的半导体结构及接合半导体结构
US20220415839A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Universal hybrid bonding surface layer using an adaptable interconnect layer for interface disaggregation
US11810838B2 (en) * 2021-06-30 2023-11-07 Micron Technology, Inc. Microelectronic devices, and related electronic systems and methods of forming microelectronic devices
US11785764B2 (en) 2021-06-30 2023-10-10 Micron Technology, Inc. Methods of forming microelectronic devices
US11842990B2 (en) 2021-06-30 2023-12-12 Micron Technology, Inc. Microelectronic devices and electronic systems
US11776925B2 (en) 2021-06-30 2023-10-03 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11837594B2 (en) 2021-06-30 2023-12-05 Micron Technology, Inc. Microelectronic devices and electronic systems
US11996377B2 (en) 2021-06-30 2024-05-28 Micron Technology, Inc. Microelectronic devices and electronic systems
US11930634B2 (en) 2021-06-30 2024-03-12 Micron Technology, Inc. Methods of forming microelectronic devices
US20230026785A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Seal structures including passivation structures
US12125812B2 (en) * 2021-07-23 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
US11751383B2 (en) 2021-08-31 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
JP2023036453A (ja) * 2021-09-02 2023-03-14 キオクシア株式会社 半導体装置
CN113990842A (zh) * 2021-09-15 2022-01-28 日月光半导体制造股份有限公司 半导体封装结构及其形成方法
US20240030081A1 (en) * 2022-07-20 2024-01-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor assembly
US20240030168A1 (en) * 2022-07-24 2024-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-on-wafer packaging with continuous seal ring
US20240063147A1 (en) * 2022-08-19 2024-02-22 Intel Corporation Device, method, and system to protect through-dielectric vias of a composite chiplet
KR20240057523A (ko) * 2022-10-24 2024-05-03 삼성전자주식회사 반도체 패키지
CN116190953A (zh) * 2022-12-16 2023-05-30 北京海创微芯科技有限公司 一种微同轴结构、制备方法及电子机械器件
WO2024145257A1 (en) * 2022-12-28 2024-07-04 Adeia Semiconductor Bonding Technologies Inc. Semiconductor element with bonding layer having functional and non-functional conductive pads
US20240404965A1 (en) * 2023-06-02 2024-12-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US20250038133A1 (en) * 2023-07-27 2025-01-30 Mediatek Inc. Semiconductor structure and semiconductor die
US20250105213A1 (en) * 2023-09-26 2025-03-27 Macronix International Co., Ltd. Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080006938A1 (en) * 2006-07-10 2008-01-10 Robert Patti Method for bonding wafers to produce stacked integrated circuits
TW201532193A (zh) * 2014-01-09 2015-08-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TW201539725A (zh) * 2014-03-28 2015-10-16 台灣積體電路製造股份有限公司 積體電路結構
TW201729371A (zh) * 2015-12-29 2017-08-16 台灣積體電路製造股份有限公司 三維積體電路晶粒與其形成方法
US9748206B1 (en) * 2016-05-26 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional stacking structure and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087067A1 (en) 2005-10-18 2007-04-19 Yuan Yuan Semiconductor die having a protective periphery region and method for forming
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8766453B2 (en) * 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
US9627332B1 (en) * 2016-02-05 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure and seal ring structure
US10573590B2 (en) 2016-10-20 2020-02-25 UTAC Headquarters Pte. Ltd. Multi-layer leadless semiconductor package and method of manufacturing the same
US9881833B1 (en) * 2016-10-26 2018-01-30 International Business Machines Corporation Barrier planarization for interconnect metallization
US10312201B1 (en) * 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080006938A1 (en) * 2006-07-10 2008-01-10 Robert Patti Method for bonding wafers to produce stacked integrated circuits
TW201532193A (zh) * 2014-01-09 2015-08-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TW201539725A (zh) * 2014-03-28 2015-10-16 台灣積體電路製造股份有限公司 積體電路結構
TW201729371A (zh) * 2015-12-29 2017-08-16 台灣積體電路製造股份有限公司 三維積體電路晶粒與其形成方法
US9748206B1 (en) * 2016-05-26 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional stacking structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI897297B (zh) * 2023-09-22 2025-09-11 台灣積體電路製造股份有限公司 半導體裝置及製造方法

Also Published As

Publication number Publication date
US10312201B1 (en) 2019-06-04
US20190287932A1 (en) 2019-09-19
US20240021544A1 (en) 2024-01-18
CN110034103B (zh) 2022-05-10
US11482499B2 (en) 2022-10-25
US20220375878A1 (en) 2022-11-24
US20200373253A1 (en) 2020-11-26
US20190164914A1 (en) 2019-05-30
US12476206B2 (en) 2025-11-18
US10741506B2 (en) 2020-08-11
US11756901B2 (en) 2023-09-12
TW201926408A (zh) 2019-07-01
CN110034103A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
TWI768158B (zh) 半導體結構、形成其的方法及用於半導體的裝置
CN110660766B (zh) 半导体器件和形成半导体器件的方法
TWI838614B (zh) 具有延伸密封環結構的封裝元件及其形成方法
TWI640045B (zh) 半導體裝置及製造方法
TWI550787B (zh) 晶粒中的環狀結構
CN111128750B (zh) 半导体器件及其形成方法
KR102720771B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
CN121398576A (zh) 封装件结构及其形成方法
TW202123413A (zh) 具有接合結構的裝置及封裝及形成接合結構的方法
KR102598745B1 (ko) 웨이퍼 온 웨이퍼 본딩 구조체
TWI807331B (zh) 半導體結構及其製造方法
TWI822153B (zh) 封裝結構及其形成方法
CN107301957A (zh) 以裸片接合到形成的重布线的三维集成电路形成方法
TW201838047A (zh) 封裝體及其形成方法
CN112582389B (zh) 半导体封装件、封装件及其形成方法
TWI829130B (zh) 晶片封裝結構及其製造方法
TWI832663B (zh) 半導體封裝及其形成方法
TWI842343B (zh) 裝置封裝、半導體封裝及封裝方法
TW202335114A (zh) 接合主動晶粒及虛設晶粒的方法
TW202407825A (zh) 形成半導體結構的方法
US12543604B2 (en) Adding sealing material to wafer edge for wafer bonding
CN222514911U (zh) 半导体装置
US20240096830A1 (en) Adding Sealing Material to Wafer edge for Wafer Bonding
US20240412982A1 (en) Semiconductor structure and manufacturing method thereof
TWI890101B (zh) 封裝件結構和其形成方法