TW202407825A - 形成半導體結構的方法 - Google Patents

Abstract

一種方法包括在第一晶圓之上形成蝕刻遮罩，蝕刻遮罩覆蓋第一晶圓的內部部分。進行晶圓邊緣修整製程以修整第一晶圓的邊緣部分，蝕刻遮罩保護第一晶圓的內部部分不被蝕刻，邊緣部分形成環繞內部部分的完整的環。所述方法還包括去除蝕刻遮罩，以及將第一晶圓接合到第二晶圓。

Description

形成半導體結構的方法

本揭露實施例是關於一種形成半導體結構的方法，特別是關於一種晶圓修整和接合(wafer trimming and bonding)製程。

晶圓對晶圓接合(Wafer-to-wafer bonding)常用於積體電路的封裝。舉例來說，具有貫穿裝置晶圓的基板的貫通孔(through-vias)的裝置晶圓可以接合到載體晶圓或另一裝置晶圓。然後可以減薄裝置晶圓，並可以在基板的背面形成電連接件。

本揭露實施例提供一種形成半導體結構的方法。所述方法包括在第一晶圓之上形成蝕刻遮罩，其中蝕刻遮罩覆蓋第一晶圓的內部部分。所述方法包括進行晶圓邊緣修整製程以修整第一晶圓的邊緣部分，蝕刻遮罩保護第一晶圓的內部部分不被蝕刻，其中邊緣部分形成環繞內部部分的完整的環。所述方法包括去除蝕刻遮罩。所述方法包括將第一晶圓接合到第二晶圓。

本揭露實施例提供一種形成半導體結構的方法。所述方法包括在第一晶圓之上施加光阻劑，其中第一晶圓具有圓形俯視形狀，且第一晶圓包括半導體基板和位於半導體基板之上的至少一介電層。所述方法包括進行微影製程以圖案化光阻劑，使得光阻劑覆蓋第一晶圓的圓形內部部分。所述方法包括進行第一蝕刻製程以蝕刻位於第一晶圓的邊緣部分中的至少一介電層，使半導體基板的第一頂面暴露。所述方法包括進行第二蝕刻製程以蝕刻位於第一晶圓的邊緣部分中的半導體基板，使半導體基板凹陷以具有低於第一頂面的第二頂面。所述方法包括去除光阻劑。

本揭露實施例提供一種形成半導體結構的方法。所述方法包括在第一半導體基板之上形成複數個第一介電層以形成第一晶圓。所述方法包括蝕刻第一晶圓的第一邊緣部分以蝕刻穿過所述複數個第一介電層並使第一半導體基板凹陷，其中第一晶圓的第一邊緣部分具有環形。所述方法包括將第二晶圓接合到第一晶圓。

以下的揭露內容提供許多不同的實施例或範例以實施本揭露實施例的不同特徵。在本揭露所述的各種範例中可重複使用參考符號及/或字母。這些重複是為了簡潔及清楚的目的，本身並不表示所揭露的各種實施例及/或配置之間有任何關係。此外，以下敘述構件及配置的特定範例，以簡化本揭露實施例的說明。當然，這些特定的範例僅為示範並非用以限定本揭露實施例。舉例而言，在以下的敘述中提及第一特徵形成於第二特徵上或上方，即表示其可包括第一特徵與第二特徵是直接接觸的實施例，亦可包括有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵可能未直接接觸的實施例。此外，本揭露可以在各種範例中重複符號及/或字母。這種重複是為了簡單和清楚的目的，且其本身並不限定所述的各種實施例及/或配置之間的關係。

此外，在本文中可使用空間相關用語，例如「在…下方」、「下方」、「較低的」、「在…上方」、「較高的」及類似的用語，以便於描述圖式中繪示的一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用語意欲包括使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位)，且在此使用的空間相關用詞也可依此做同樣的解釋。

提供一種晶圓修整和接合(wafer trimming and bonding)製程及所得封裝的形成。根據本揭露一些實施例，第一晶圓接合到第二晶圓。進行晶圓邊緣修整製程。晶圓邊緣修整製程是通過蝕刻製程進行的，蝕刻製程可以是電漿蝕刻製程。通過蝕刻進行邊緣修整製程，修整寬度被減小到小於通過機械修整製程所產生的修整寬度。也避免了晶圓邊緣碎裂的問題。本文討論的實施例旨在提供示例以能夠製作或使用本揭露的主題，並且本領域的普通技術人員將容易理解在保持在不同實施例的預期範圍內的同時可以進行的修改。在各種視圖和說明性實施例中，相似的參考符號用於指示相似的元件。雖然方法實施例被討論為以特定順序執行，但是其他方法實施例可以以任何邏輯順序執行。

參見第1圖，提供晶圓20。根據一些實施例，晶圓20為載體晶圓，因此以下也稱為載體晶圓20。載體晶圓20可具有圓形俯視形狀。根據一些實施例，載體晶圓20包括基板22。基板22可由矽形成或包含矽，儘管也可以使用其他材料，例如陶瓷、玻璃、矽酸鹽玻璃等。根據一些實施例，整個基板22由同質材料形成，其中沒有與同質材料相異的其他材料。舉例來說，整個基板22可以由矽(摻雜或未摻雜)形成，並且其中沒有金屬特徵、介電特徵等。

接合層24沉積於基板22上。根據一些實施例，接合層24由介電材料形成或包含介電材料，其可以是矽基(silicon-based)介電材料，例如氧化矽(SiO ₂)、SiN、SiON、SiOCN、SiC、SiCN等或其組合。根據本揭露一些實施例，接合層24是使用高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition, HDPCVD)、電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition, PECVD)、化學氣相沉積(Chemical Vapor Deposition, CVD)、低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition, LPCVD)、原子層沉積(Atomic Layer deposition, ALD)等形成。

根據一些實施例，接合層24是與基板22物理接觸的單層。根據一些替代實施例，接合層24是包括多個層的複合層。舉例來說，接合層24可以包括由氧化物基材料(也可以是氧化矽基材料)形成的氧化物基(oxide-based)層，例如氧化矽、磷矽酸鹽玻璃(phospho-silicate glass, PSG)、硼矽酸鹽玻璃(borosilicate glass, BSG)、摻硼磷矽酸鹽玻璃(boron-doped phospho silicate glass, BPSG)、摻氟矽酸鹽玻璃(fluorine-doped silicate glass, FSG)等。接合層24還可以包括由氮化矽形成或包含氮化矽的氮化物基(nitride-based)層，同時它也可以由例如氮氧化矽(SiON)的其他材料形成或包含其他材料。根據本揭露的一些實施例，接合層24中的層可以使用PECVD、CVD、LPCVD、ALD等形成。

還可以在接合層24中形成對準標記25，對準標記25用於在後續接合製程中對準晶圓。對準標記25可以形成為金屬栓塞(plugs)，其可以通過鑲嵌製程形成。

如第1圖所示，晶圓20包括邊緣部分20E及被邊緣部分20E環繞的內部部分20C。類似地，基板22包括邊緣部分22E及被邊緣部分22E環繞的內部部分22C。接合層24也包括邊緣部分24E及被邊緣部分24E環繞的內部部分24C。當從頂部觀看時，邊緣部分20E、22E和24E中的每一者形成完整的環(ring)。根據一些實施例，接合層24的內部部分24C是保形的(conformal)且具有均勻的厚度。另一方面，邊緣部分24E具有較接近內部部分24C的內側部分及比相應的內側部分更遠離內部部分24C的外側部分。外側部分較相應的內側部分越來越薄。

參見第2圖，形成裝置晶圓30。裝置晶圓30也可以具有圓形俯視形狀。根據一些實施例，裝置晶圓30包括基板32。基板32可為半導體基板，例如矽基板。根據其他實施例，基板32可以包含其他半導體材料，例如矽鍺、摻碳矽等。基板32可以是體型(bulk)基板，或者可具有分層結構，例如，包括矽基板及位於矽基板上方的矽鍺層。

基板穿孔(Through-substrate vias)35，其在下文中可替代地被稱為貫通孔(through-vias)，可以形成為從基板32的前側(所示的頂側)延伸到基板32中。貫通孔35的底部位於基板32的頂面與底面之間。形成隔離層37以將貫通孔35與基板32分開。隔離層37由介電材料形成。根據一些替代實施例，不形成貫通孔，這取決於裝置晶圓30的功能。

根據一些實施例，裝置晶圓30包括多個裝置晶粒於其中。所示特徵可以是多個相同裝置晶粒中的同一裝置晶粒的部分。裝置晶粒可以包括邏輯晶粒、記憶體晶粒、輸入輸出晶粒、積體被動裝置(Integrated Passive Devices, IPDs)等或其組合。舉例來說，裝置晶圓30中的邏輯裝置晶粒可以是中央處理單元(Central Processing Unit, CPU)晶粒、圖形處理單元(Graphic Processing Unit, GPU)晶粒、行動應用晶粒、微控制單元(Micro Control Unit, MCU)晶粒、基頻(BaseBand, BB)晶粒、應用處理器(Application processor, AP)等。裝置晶圓30中的記憶體晶粒可以包括靜態隨機存取記憶體(Static Random-Access Memory, SRAM)晶粒、動態隨機存取記憶體(Dynamic Random-Access Memory, DRAM)晶粒等。

根據本揭露一些實施例，積體電路裝置34形成於半導體基板32的頂面上。示例積體電路裝置34可以包括互補金屬氧化物半導體(Complementary Metal-Oxide Semiconductor, CMOS)電晶體、電阻器、電容器、二極體及/或其類似物。積體電路裝置34的細節在此不再贅述。根據一些替代實施例，裝置晶圓30用於形成中介層(interposers)，其中不含主動裝置，並且可以也可以不包括被動裝置。

層間電介質(Inter-Layer Dielectric, ILD)36形成在半導體基板32之上，並填充積體電路裝置34中電晶體(未示出)的柵極堆疊之間的空間。根據一些示例實施例，層間電介質36包含或由氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)、摻氟矽酸鹽玻璃(FSG)等形成。層間電介質36可以使用旋塗、可流動化學氣相沉積(Flowable Chemical Vapor Deposition, FCVD)、化學氣相沉積(CVD)等形成。根據本揭露一些實施例，使用例如PECVD、LPCVD等沉積方法來形成層間電介質36。

接觸栓塞38形成於層間電介質36中，並且用於將積體電路裝置34電性連接到上方的金屬線42和通孔(vias)44。根據本揭露一些實施例，接觸栓塞38由選自鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、其合金及/或其多層的導電材料形成。

互連結構40形成於層間電介質36和接觸栓塞38之上。互連結構40包括形成於多個介電層46中的多個金屬線42和通孔44。介電層46可以包括下文中的金屬間介電(Inter-Metal Dielectric, IMD)層46。根據本揭露一些實施例，介電層46中的一些由介電常數值(k值)低於約3.5或3.0的低介電常數介電材料形成。介電層46可以包含或由含碳低介電常數介電材料、氫矽酮矽氧烷(Hydrogen SilsesQuioxane，HSQ)、甲基矽酮矽氧烷(MethylSilsesQuioxane，MSQ)等形成。根據本揭露一些替代實施例，介電層46中的一些或全部由非低介電常數(non-low-k)介電材料形成，例如氧化矽、碳化矽(SiC)、碳氮化矽(SiCN)、碳氮氧化矽(SiOCN)等。可由碳化矽、氮化矽、氮氧化矽、碳氧化矽、氧化鋁、氮化鋁等或其多層形成的蝕刻停止層(未示出)形成在所述介電層46之間，並且為簡單起見而未顯示。

金屬線42和通孔44形成於介電層46中。以下將同一層的金屬線42統稱為一金屬層。根據本揭露一些實施例，互連結構40包括通過通孔44互連的多個金屬層。金屬線42和通孔44可以包含或由銅或銅合金或其他金屬形成。形成製程可以包括單鑲嵌製程和雙鑲嵌製程。

介電層46還可以包括在低介電常數介電層之上的鈍化層。舉例來說，在低介電常數介電層之上可以存在未摻雜的矽酸鹽玻璃(undoped silicate-glass, USG)層、氧化矽層、氮化矽層等。鈍化層比低介電常數介電層更緻密，並具有將低介電常數介電層與外部環境中的有害化學物質和氣體(例如濕氣)隔離的功能。

根據一些實施例，可以有金屬墊50形成於互連結構40之上，並通過金屬線42和通孔44電性連接到積體電路裝置34。金屬墊50形成於介電層52中。金屬墊50可以包含或由銅、鎳、鈦、鈀等或其合金形成。根據一些實施例，金屬墊50位在鈍化層52中。根據一些替代實施例，可以形成聚合物層(其可以是聚酰亞胺、聚苯並噁唑(polybenzoxazole, PBO)等)，且金屬墊位於聚合物層中。

接合層54沉積為裝置晶圓30的頂面層。接合層54可由選自用於形成接合層24的同一組候選材料的材料形成。舉例來說，接合層54可包含或由選自氧化矽(SiO ₂)、SiN、SiON、SiOCN、SiC、SiCN等或其組合的材料形成。接合層24和接合層54的材料可以彼此相同或彼此不同。裝置晶圓30可以包括對準標記55，對準標記55用於在後續接合製程中對準晶圓。對準標記55可以是形成於接合層54中的金屬特徵。

根據一些實施例，裝置晶圓30通過混合接合(hybrid bonding)接合到另一晶圓，並且接合墊56形成於接合層54中。接合墊56的頂面與接合層54的頂面共平面。接合墊56可以包含銅，並且還可以包括擴散阻擋層以將銅與接合層54分開。根據一些替代實施例，裝置晶圓30通過融熔接合(fusion bonding)接合到另一晶圓，因此在接合層54中沒有形成接合墊56。

同樣如第2圖所示，層間電介質36、介電層46、鈍化層52和接合層54統稱為介電層58。類似於載體晶圓20，裝置晶圓30包括形成環的邊緣部分30E及被邊緣部分30E環繞的內部部分30C。基板32包括邊緣部分32E及被邊緣部分32E環繞的內部部分32C，並且介電層58包括被邊緣部分58E環繞的內部部分58C。邊緣部分30E、32E和58E中的每一者形成環繞相應的內部部分30C、32C和58C的完整的環。根據一些實施例，內部部分58C是保形的且具有均勻的厚度。另一方面，介電層58的邊緣部分58E具有較接近內部部分58C的內側部分及比相應的內側部分更遠離內部部分58C的外側部分。外側部分較相應的內側部分越來越薄。

第3圖至第6圖示出根據一些實施例之一晶圓邊緣修整製程的中間階段的剖視圖。參見第3圖，提供一晶圓，標示為晶圓20/30，以表示此晶圓可以是載體晶圓20或裝置晶圓30。晶圓20/30中的基板對應地標示為基板22/32，以表示此基板可以是基板22(第1圖)或基板32(第2圖)。基板22/32上方的介電層標示為24/58，以表示這些介電層可以是第1圖中的接合層24，或者可以是第2圖中的介電層58。

根據其中晶圓20/30為裝置晶圓30的一些實施例，可以形成如第2圖所示的特徵，其可以包括積體電路裝置34、貫通孔35，並且可以也可以不包括接合墊56，這取決於裝置晶圓30是要通過混合接合或融熔接合來進行接合。根據其中晶圓20/30為載體晶圓20的一些替代實施例，未形成包括積體電路裝置34、貫通孔35和接合墊56等特徵。因此，在第3圖中，積體電路裝置34、貫通孔35和接合墊56被顯示為虛線，以表示可以或可以不形成這些特徵，這取決於晶圓20/30是載體晶圓或裝置晶圓。

如第3圖進一步所示，提供蝕刻遮罩62。根據一些實施例，蝕刻遮罩62包括光阻劑，並且可以是單層蝕刻遮罩(包括光阻劑)、雙層蝕刻遮罩(包括光阻劑和底部抗反射塗層(Bottom Anti-Reflective Coating, BARC))或三層蝕刻遮罩(包括頂層、中間層和底層)。根據一些實施例，形成蝕刻遮罩62中的光阻劑可以包括旋塗光阻劑、預烘烤光阻劑、對光阻劑進行曝光製程66、對曝光後的光阻劑進行後烘烤、以及顯影光阻劑以去除光阻劑的邊緣部分。

可使用微影遮罩64來進行曝光製程66。微影遮罩64可以包括中心圓形部分64A及環繞中心圓形部分64A的環形外側部分64B。中心圓形部分64A和環形外側部分64B中的一者為不透明的，且另一者為透明的，這取決於光阻劑是正光阻劑還是負光阻劑。作為顯影製程的結果，蝕刻遮罩62中的光阻劑的邊緣部分被去除，而留下內部部分，如第3圖所示。應理解的是，在去除蝕刻遮罩62中的光阻劑的邊緣部分時，微影遮罩64已經從晶圓20/30上方取走。

蝕刻遮罩62中的光阻劑的剩餘部分覆蓋晶圓20/30的整個內部部分，並且覆蓋晶圓20/30的邊緣部分的光阻劑的部分被去除。根據一些實施例，晶圓20/30的未被覆蓋的邊緣部分中沒有金屬特徵，例如金屬線、金屬墊、金屬對準標記。因此，剩餘的蝕刻遮罩62覆蓋對準標記25/55，使得在後續的後修整(post-trimming)製程中，對準標記55-1和對準標記55-2將不充當蝕刻遮罩以防止晶圓20/30的一些邊緣部分被去除。當蝕刻遮罩62是兩層或三層時，在光阻劑下方的(多個)層也使用圖案化的光阻劑作為蝕刻遮罩進行蝕刻。當俯視時，剩餘的蝕刻遮罩62呈圓形，並為毯覆(blanket)層。根據一些實施例，蝕刻遮罩62的邊緣與晶圓20/30的相應最近邊緣之間的橫向距離S1可以小於約1毫米，並且根據一些實施例可以在約0.5毫米和約1毫米之間的範圍內。

參見第4圖，進行邊緣修整製程68以修整晶圓20/30的邊緣部分。根據一些實施例，如第4圖所示，在晶圓20/30接合到另一晶圓之前，先對晶圓20/30進行邊緣修整製程。對應的邊緣修整製程稱為預修整(pre-trim)製程。邊緣修整製程是通過非等向性蝕刻製程(通過施加適當的偏壓電源)進行的，其可以是使用蝕刻氣體進行的乾蝕刻製程。邊緣修整製程也可以通過電漿蝕刻製程來進行。

根據一些實施例，邊緣修整製程包括蝕刻介電層24/58的(多個)第一蝕刻製程，隨後是蝕刻基板22/32的第二蝕刻製程。(多個)第一蝕刻製程及(多個)第二蝕刻製程可以在相同的蝕刻工具或不同的蝕刻工具中進行。根據一些實施例，介電層24/58的蝕刻氣體可包含NF ₃與NH ₃的混合物、HF與NH ₃的混合物、含氟氣體例如CF ₄、NF ₃、SF ₆、CHF ₃、ClF ₃等或其組合。也可以加入其他氣體，例如O ₂、N ₂、H ₂、Ar、NO等。

在介電層24/58的蝕刻之後，基板22/32被顯露，然後在蝕刻製程70中被蝕刻(第7圖)。所得晶圓20/30如第5圖所示。基板22/32的顯露的頂面因此凹陷以形成凹槽72，其為凹陷環。應理解的是，通過蝕刻製程實現邊緣修整，更容易控制凹陷深度D1。舉例來說，凹槽72的深度D1可以小於約200微米，並且可以大於10微米、20微米或50微米。凹陷深度D1也可以小於約100微米或小於約50微米。基板22/32的蝕刻氣體可以包含氟(F ₂)、氯(Cl ₂)、氯化氫(HCl)、溴化氫(HBr)、溴(Br ₂)、C ₂F ₆、CF ₄、SO ₂、HBr、Cl ₂和O2的混合物、或HBr、Cl ₂、O ₂和CH ₂F ₂的混合物等。

蝕刻製程68被控制以產生具有期望深度和輪廓的凹槽72。舉例來說，如第5圖所示，基板22/32的凹陷頂面22TS/32TS可以是平坦的。這可以通過調整製程條件來實現，例如蝕刻氣體及其比例、晶圓溫度、蝕刻氣體的壓力等。根據一些實施例，凹陷頂面22TS/32TS可以具有如虛線74所示的輪廓。基板22/32的相應頂面74可以具有平坦的內側部分和凸起的外側部分。凸起的外側部分可能是介電層24/58的高度(垂直厚度)差異的結果。形成這樣的輪廓的原因討論如下。

參見第3圖，介電層24/58的邊緣部分24E/58E的外側部分比相應的內側部分更薄。因此，厚度T2小於厚度T1，其中厚度T1及T2都是垂直於基板22/32的表面的相應部分測量的。然而，邊緣部分24E/58E的高度(垂直厚度)可能沒有相同的趨勢。舉例來說，第3圖示出兩個示例垂直厚度VT1及VT2，其中垂直厚度VT2可以大於垂直厚度VT1，儘管厚度T2是小於厚度T1。

由於蝕刻製程68是非等向性的，因此垂直厚度VT1及VT2(而不是厚度T1及T2)會影響介電層24/58的哪些部分比其他部分更早被去除。舉例來說，由於垂直厚度VT2可以大於垂直厚度VT1，當蝕刻製程68(第4圖)完成時，被蝕刻部分24E/58E的一些內側部分(例如，具有垂直厚度VT1的部分)被去除，同時可能還有一些外側部分(例如，具有垂直厚度VT2的部分)留下。因此，介電層24/58的剩餘外側部分用作蝕刻基板22/32的蝕刻遮罩。如此一來，蝕刻基板22/32的一些外側部分的開始時間可能以蝕刻基板22/32的相應內側部分的開始時間延遲。基板22/32的外側部分的蝕刻延遲導致如第5圖所示的頂面74。

根據一些替代實施例，當蝕刻製程70開始時，介電層24/58的所有暴露部分已經被去除。在蝕刻基板22/32之前，蝕刻基板22/32的邊緣部分具有圓角端面(rounded end surface)。因此，在基板22/32的蝕刻中，圓角端面的輪廓轉移到基板22/32的凹陷頂面。所得基板22/32的凹陷頂面如虛線76所示。凹陷頂面76也可以包括平坦的內側部分及彎曲的外側部分。彎曲的外側部分的曲率可以模仿(並且可以相同於)在蝕刻製程70開始之前的基板22/32的未凹陷的圓角端面的曲率。

隨後，去除蝕刻遮罩62。已經過預修整的所得晶圓20/30如第6圖所示。

第7圖至第13圖、第14A圖、第14B圖及第15圖示出根據一些實施例之晶圓對晶圓接合製程的中間階段的剖視圖以及相應封裝的形成。相應的製程顯示於第23圖所示的製程流程200中。在這些製程中，在晶圓彼此接合之前，對晶圓進行預修整製程(通過使用蝕刻製程)。在下面的討論中，裝置晶圓30可以通過後面帶有“-”標記和數字的參考符號“30”來識別，該數字表示相應裝置晶圓的層數(tier-number)。裝置晶圓30-1至30-n中的一些特徵也可以通過層號彼此區分。舉例來說，基板、介電層、接合墊以及貫通孔可以用第2圖中所示的對應參考符號標示，後面跟著相應的層數。

參見第7圖，形成載體晶圓20和裝置晶圓30-1。應理解的是，儘管所示的底部晶圓在示例實施例中是載體晶圓，但是根據其他實施例，底部晶圓也可以是裝置晶圓。載體晶圓20可以與第1圖所示相同，且裝置晶圓30-1可以與第2圖所示相同。因此，載體晶圓20及裝置晶圓30-1的材料、結構和形成製程的細節在此不再贅述。載體晶圓20和裝置晶圓30-1使用參照第3至6圖討論的製程進行預修整。相應的製程在第23圖所示的製程流程200中被示為製程202和製程204。預修整製程的細節在此不再重複贅述。

在載體晶圓20與裝置晶圓30-1均被預修整之後，裝置晶圓30-1接合到載體晶圓20，例如通過融熔接合(當晶圓20是載體晶圓時)。相應的製程在第23圖所示的製程流程200中被示為製程206。根據其中底部晶圓是裝置晶圓的一些替代實施例中，接合方式可以是混合接合。根據一些實施例，載體晶圓20與裝置晶圓30-1通過面對面(face-to-face)接合進行接合。舉例來說，接合層24可以通過融熔接合而接合到表面接合層(第2圖中的接合層54)，其中產生Si-O-Si鍵以將載體晶圓20與裝置晶圓30-1接合在一起。

接下來，參見第8圖，進行背面研磨製程以減薄裝置晶圓30-1中的基板32-1。相應的製程在第23圖所示的製程流程200中被示為製程208。根據一些實施例，背面研磨製程包括粗研磨製程(例如，通過機械研磨製程)，接著是精細研磨製程(例如，通過化學機械研磨(Chemical Mechanical Polishing, CMP)製程)。作為背面研磨製程的結果，貫通孔35-1可暴露出來。

參見第9圖，在基板32-1的背面上形成背面互連結構78-1。相應的製程在第23圖所示的製程流程200中被示為製程210。根據一些實施例，背面互連結構78-1包括介電層82-1和介電層82-1中的重分佈線(redistribution lines, RDLs)80-1。介電層82-1的頂表面層可以由含矽介電材料形成或包括含矽介電材料，例如氧化矽、氮化矽、氮氧化矽、碳化矽、碳氧化矽等。背面互連結構78-1的詳細結構未示出且未詳細討論。重分佈線80-1通過貫通孔35-1電性連接到正面互連結構(例如互連結構40，參見第2圖)。此外，背面互連結構78-1可以包括接合墊84-1，其可以具有與介電層82-1的頂面共平面的頂面。接合墊84-1電性連接及/或信號連接到重分佈線80-1、貫通孔35-1及積體電路裝置34-1。

第10圖示出接合裝置晶圓30-2到裝置晶圓30-1。相應的製程在第23圖所示的製程流程200中被示為製程212。裝置晶圓30-2可以與第2圖所示的相同或相似，因此裝置晶圓30-2的細節不再詳細討論。晶圓30-2也使用參照第3至6圖討論的製程進行預修整。根據一些實施例，通過混合接合進行接合，其中介電層58-2中的表面介電層(例如，第2圖中的接合層54)通過融熔接合與裝置晶圓30-1的介電層82-1接合，且裝置晶圓30-2中的接合墊56-2也通過直接金屬對金屬接合而接合到接合墊84-1。通過接合墊56-2及84-1，裝置晶圓30-2中的積體電路裝置34-2和貫通孔35-2與裝置晶圓30-1中的貫通孔35-1和積體電路裝置34-1電性互連。

參見第11圖，進行背面研磨製程，並顯露貫通孔35-2。相應的製程在第23圖所示的製程流程200中被示為製程214。接下來，形成背面互連結構78-2，其包括重分佈線80-2、介電層82-2及接合墊84-2。相應的製程在第23圖所示的製程流程200中被示為製程216。接合墊84-2電性連接及/或信號連接到重分佈線80-2和80-1、貫通孔35-2和35-1以及積體電路裝置34-2和34-1。

第12圖示出進一步接合更多個裝置晶圓直到晶圓30-n，其中整數n可以是等於或大於3的數字。相應的製程在第23圖所示的製程流程200中被示為製程218。所得堆疊的晶圓統稱為晶圓堆疊86。應理解的是，儘管晶圓堆疊86作為示例包括裝置晶圓30-1至裝置晶圓30-n，但是在其他實施例中，可以在載體晶圓上堆疊更少的裝置晶圓(例如，單個裝置晶圓或兩個裝置晶圓)。與裝置晶圓30-2類似，附加的裝置晶圓也經過預修整。

參見第13圖，將晶圓堆疊86上下顛倒，使載體晶圓20的背面朝上。相應的製程在第23圖所示的製程流程200中被示為製程220。接下來，去除載體晶圓20，例如通過平坦化製程(例如，機械研磨製程及/或化學機械研磨製程)。所得結構如第14A圖所示。相應的製程在第23圖所示的製程流程200中被示為製程222。正面互連結構40因此顯露出來。在隨後的製程中，電連接件88形成於裝置晶圓30-1的頂面上。相應的製程在第23圖所示的製程流程200中被示為製程224。作為晶圓30-1的部分的電連接件88電性及信號連接到晶圓30-2至30-n。

根據一些實施例，晶圓堆疊86作為一個整體使用，而沒有被切割成離散的晶粒。可以(或可以不)修整不包括裝置的晶圓堆疊86的邊緣部分。舉例來說，第14A圖示出一個示例實施例，其中晶圓堆疊86連接到封裝構件90，其可以是印刷電路板、另一個裝置晶粒或晶圓、其中包括裝置晶粒或晶圓的封裝等。根據一些實施例，形成焊線(wire bonds)92以將晶圓堆疊86電性連接到封裝構件90。根據其他實施例，也可以使用其他類型的電連接方案，例如金屬對金屬接合、焊料接合等。

如第14A圖所示，晶圓堆疊86包括基板32-n。基板32-n可以包括凹陷頂面。凹陷頂面可以是平坦的，如頂面32TS所示。根據一些替代實施例，基板32-n的凹陷頂面可以包括平坦的部分和凸起的端部，如虛線74所示。根據另一些替代實施例，凹陷頂面可以包括平坦的部分和向下彎曲的部分，如虛線76所示。這些表面在晶圓堆疊86被使用時可能仍然存在，例如在進行最終封裝之後，以及當晶圓堆疊86通電時。

在晶圓堆疊86中發現的(基板表面)的表面輪廓，是由於通過蝕刻修整晶圓而產生的，不同於使用傳統機械修整製程產生的表面輪廓。舉例來說，當使用機械修整製程進行晶圓邊緣修整時，修整後的半導體基板不會有凸起的表面74和向下彎曲的表面76。另外，通過機械修整進行晶圓邊緣修整時，由於機械輪上的砂粒劃傷，研磨後的頂面上會形成同心圓痕跡。舉例來說，第16圖示出同心圓痕跡98的俯視圖。作為對比，採用蝕刻製程進行晶圓邊緣修整不會產生痕跡，且基板的凹陷頂面是光滑的。

此外，當晶圓邊緣修整是通過機械修整製程進行時，且當修整寬度較大時，例如大於約2毫米時，可以執行不只一次修整製程，每次修整製程去除晶圓的一個環形部分。修整後的基板的頂面會在環形部分的中間略為凸起，而形成一個環形隆起。舉例來說，第16圖示出隆起95的俯視圖，其是由兩次修整製程引起的，其中一次在隆起95的內側，而另一次在隆起95的外側。在本揭露的實施例中，採用蝕刻製程進行晶圓邊緣修整時，不會產生隆起。

第14B圖示出第14A圖所示的晶圓堆疊86的俯視圖。基板32-n具有形成環的外側部分94，其頂面可以是如第14A圖所示的頂面74的凸起的外側部分，或者如第14A圖所示的頂面76的向下彎曲的部分。

第14A及14B圖示出其中晶圓堆疊86用作一個晶圓級封裝(wafer-level package)且未被分割為離散的封裝的實施例。第15圖示出一個實施例，其中晶圓堆疊86在鋸切製程中被分割(singulated)，從而產生複數個封裝86’。所述多個封裝86’彼此相同，每個都包括所討論的特徵。

第17圖至第22圖示出根據本揭露一些替代實施例之一晶圓或一分割後的封裝的形成的中間階段的剖視圖。這些實施例類似於前面討論的實施例，除了在前面的實施例中是使用預修整製程，而在第17至22圖所示的實施例中是使用後修整(post-trim)製程。除非另有說明，否則這些實施例中的構件的材料及形成製程與第1至13、14A、14B及15圖所示的前述實施例中由相同參考符號標示的相同構件基本上相同。因此，可以在前述實施例的討論中找到關於第17至22圖所示的構件的形成製程及材料的細節。

參見第17圖，提供裝置晶圓30-1。裝置晶圓30-1的細節可以參考第2圖的討論，在此不再贅述。裝置晶圓以及裝置晶圓中的相應特徵也可以通過它們的層號彼此區分。根據一些實施例，裝置晶圓30-1不包括延伸到基板32-1中的貫通孔。根據一些替代實施例，裝置晶圓30-1也包括延伸到基板32-1中的貫通孔，這取決於是否將有更多個裝置晶圓接合到基板32-1的底側。

接下來，如第18圖所示，裝置晶圓30-2接合到裝置晶圓30-1，例如通過混合接合。也可以通過面對面接合製程實現接合。裝置晶圓30-1中的接合墊56-1與接合墊56-2接合，使得裝置晶圓30-1中的積體電路裝置34-1與裝置晶圓30-2中的積體電路裝置34-2電性和信號互連。

根據一些實施例，保護層102被分配到裝置晶圓30-1與裝置晶圓30-2之間的間隙中，以及互連結構40-1和互連結構40-2的側壁上。根據一些實施例，保護層102由聚合物形成或包含聚合物，例如聚酰亞胺、聚苯並噁唑(PBO)等。根據一些替代實施例，保護層102由無機材料形成或包含無機材料，例如氧化物。保護層102可以以可流動的形式分配，然後固化和硬化。此外，當從頂部觀看時，保護層102被分配成完整的環。根據一些替代實施例，省略形成保護層102。因此，保護層102被示為虛線以表示其可以形成或不形成。

接下來，同樣如第18圖所示，形成蝕刻遮罩62以覆蓋裝置晶圓30-2的內部部分，而不覆蓋裝置晶圓30-2的環形邊緣部分。蝕刻遮罩62可以包括光阻劑。蝕刻遮罩62覆蓋裝置晶圓30-1中的對準標記55-1和裝置晶圓30-2中的對準標記55-2，使得在後續的後修整製程中，對準標記55-1和對準標記55-2將不充當蝕刻遮罩的部分。此外，未被蝕刻遮罩62覆蓋的裝置晶圓30-1及30-2的邊緣部分也沒有金屬特徵。

參見第19圖，執行非等向性的蝕刻製程104以對裝置晶圓30-2和30-1進行後修整(post-trim)。在蝕刻製程中，依序蝕刻基板32-2、介電層58-2、介電層58-1、保護層102和基板32-1。介電層58-2、介電層58-1和保護層102可以在相同的蝕刻製程中被蝕刻，該蝕刻製程不同於蝕刻基板32-2和基板32-1的蝕刻製程。根據一些實施例，基板32-1的凹陷部分的所得頂面可以是平坦的、在端部凸起(並具有平坦的內側部分)或在端部向下彎曲(並也具有平坦的內側部分)，如實心平坦頂面32TS及虛線74和76所示。然後去除蝕刻遮罩62，且所得結構如第20圖所示。

在隨後的製程中，如第21圖所示，減薄基板32-2以顯露貫通孔35-2。然後形成背面互連結構78-2，其可以包括介電層82-2和其中的重分佈線80-2。電連接件88也形成在所得晶圓堆疊86的頂面上。作為晶圓30-2的部分的電連接件88電性和信號連接到裝置晶圓30-1和30-2。由此形成晶圓堆疊86。

根據一些實施例，晶圓堆疊86作為一個整體使用，而沒有被切割成離散的封裝。舉例來說，第21圖示出一個示例實施例，其中晶圓堆疊86連接到封裝構件90，其可以是印刷電路板或其中包括裝置晶粒或晶圓的另一個封裝。根據一些實施例，形成焊線92以將晶圓堆疊86電性連接到封裝構件90。根據其他實施例，也可以使用其他類型的電連接方案，例如金屬對金屬接合、焊料接合等。如第21圖中觀察到的晶圓堆疊86的結構也可以存在於晶圓堆疊86被通電和使用的最終封裝中。晶圓堆疊86的俯視圖可與第14圖中所示的俯視圖類似，且基板32-1的凹陷表面的凸起的部分或向下彎曲的部分可以形成完整的環。

第22圖示出其中晶圓堆疊86在鋸切製程中被分割，從而產生複數個封裝86’。所述多個封裝86’彼此相同，每個都包括所討論的特徵。

本揭露實施例具有一些有利的特徵。通過蝕刻製程而不是通過使用修整輪的機械修整製程進行晶圓邊緣修整製程，晶圓的修整部分可以更窄。此外，當使用修整輪進行修整製程時，可能會導致晶圓碎裂。採用蝕刻製程實現晶圓邊緣修整製程，由於沒有施加機械力，也避免了晶圓邊緣的碎裂。

根據本揭露的一些實施例，一種方法包括在第一晶圓之上形成蝕刻遮罩，其中蝕刻遮罩覆蓋第一晶圓的內部部分。所述方法包括進行晶圓邊緣修整製程以修整第一晶圓的邊緣部分，蝕刻遮罩保護第一晶圓的內部部分不被蝕刻，其中邊緣部分形成環繞內部部分的完整的環。所述方法包括去除蝕刻遮罩。所述方法包括將第一晶圓接合到第二晶圓。在一實施例中，邊緣部分的寬度小於約1毫米。在一實施例中，第一晶圓包括半導體基板和位於半導體基板之上的複數個介電層，其中在晶圓邊緣修整製程中，所述複數個介電層被蝕刻穿過(etched-through)，且半導體基板的頂面部分被蝕刻。

在一實施例中，在晶圓邊緣修整製程之後，直接位於頂面部分的半導體基板的下部(lower portion)具有頂面，其中頂面是平坦的。在一實施例中，在晶圓邊緣修整製程之後，直接位於頂面部分的半導體基板的下部具有頂面，其中頂面包括平坦內側部分和在平坦內側部分的外側的凸起部分。在一實施例中，在晶圓邊緣修整製程之後，直接位於頂面部分的半導體基板的下部具有頂面，其中頂面包括平坦內側部分和在平坦內側部分的外側的向下彎曲部分。

在一實施例中，晶圓邊緣修整製程是在將第一晶圓接合到第二晶圓之前進行。在一實施例中，晶圓邊緣修整製程是在將第一晶圓接合到第二晶圓之後進行，其中在晶圓邊緣修整製程中，第一晶圓和第二晶圓均被修整。在一實施例中，所述方法更包括在將第一晶圓接合到第二晶圓之前，對第二晶圓進行附加晶圓邊緣修整製程，其中所述方法更包括在將第一晶圓接合到第二晶圓之後，減薄第二晶圓。在一實施例中，所述方法更包括將第三晶圓接合到已經減薄的第二晶圓。在一實施例中，第一晶圓是載體晶圓，第二晶圓是裝置晶圓。在一實施例中，第一晶圓及第二晶圓均為裝置晶圓。

根據本揭露的一些實施例，一種方法包括在第一晶圓之上施加光阻劑，其中第一晶圓具有圓形俯視形狀，且第一晶圓包括半導體基板和位於半導體基板之上的至少一介電層。所述方法包括進行微影製程以圖案化光阻劑，使得光阻劑覆蓋第一晶圓的圓形內部部分。所述方法包括進行第一蝕刻製程以蝕刻位於第一晶圓的邊緣部分中的至少一介電層，使半導體基板的第一頂面暴露。所述方法包括進行第二蝕刻製程以蝕刻位於第一晶圓的邊緣部分中的半導體基板，使半導體基板凹陷以具有低於第一頂面的第二頂面。所述方法包括去除光阻劑。

在一實施例中，第一晶圓包括位於所述至少一介電層中的頂部介電層中的複數個接合墊，且光阻劑覆蓋所述複數個接合墊，其中第一晶圓的邊緣部分中沒有金屬特徵。在一實施例中，所述方法更包括通過晶圓對晶圓接合製程，將第二晶圓接合到第一晶圓。在一實施例中，光阻劑進一步位於第二晶圓之上，其中所述方法更包括在第一蝕刻製程之前，使用光阻劑作為蝕刻遮罩進行第三蝕刻製程，其中第二晶圓被蝕刻穿過。

根據本揭露的一些實施例，一種方法包括在第一半導體基板之上形成複數個第一介電層以形成第一晶圓。所述方法包括蝕刻第一晶圓的第一邊緣部分以蝕刻穿過所述複數個第一介電層並使第一半導體基板凹陷，其中第一晶圓的第一邊緣部分具有環形。所述方法包括將第二晶圓接合到第一晶圓。

在一實施例中，所述方法更包括蝕刻第二晶圓的第二邊緣部分以蝕刻穿過第二晶圓中的複數個第二介電層和第二半導體基板。在一實施例中，第二晶圓是在將第二晶圓接合到第一晶圓之前被蝕刻，其中所述方法更包括減薄第二晶圓以顯露第二半導體基板中的貫通孔。在一實施例中，第二晶圓是在將第二晶圓接合到第一晶圓之後被蝕刻。

以上概述了許多實施例的特徵，使本揭露所屬技術領域中具有通常知識者可以更加理解本揭露的各實施例。本揭露所屬技術領域中具有通常知識者應可理解，可以本揭露實施例為基礎輕易地設計或改變其他製程及結構，以實現與在此介紹的實施例相同的目的及/或達到與在此介紹的實施例相同的優點。本揭露所屬技術領域中具有通常知識者也應了解，這些相等的結構並未背離本揭露的精神與範圍。在不背離後附申請專利範圍的精神與範圍之前提下，可對本揭露實施例進行各種改變、置換及變動。

20:晶圓/載體晶圓 20C:內部部分 20E:邊緣部分 22:基板 22C:內部部分 22E:邊緣部分 22TS:頂面 24:接合層 24C:內部部分 24E:邊緣部分 25:對準標記 30, 30-1, 30-2, 30-n:晶圓/裝置晶圓 30C:內部部分 30E:邊緣部分 32, 32-1, 32-2, 32-n:基板 32C:內部部分 32E:邊緣部分 32TS:頂面 34, 34-1, 34-2, 34-n:積體電路裝置 35, 35-1, 35-2:基板穿孔/貫通孔 36:層間電介質 37:隔離層 38:接觸栓塞 40, 40-1, 40-2:互連結構 42:金屬線 44:通孔 46:介電層 50:金屬墊 52:介電層/鈍化層 54:接合層 55, 55-1, 55-2:對準標記 56, 56-1, 56-2, 56-n:接合墊 58, 58-1, 58-2, 58-n:介電層 58C:內部部分 58E:邊緣部分 62:蝕刻遮罩 64:微影遮罩 64A:中心圓形部分 64B:環形外側部分 66:曝光製程 68:邊緣修整製程/蝕刻製程 70:蝕刻製程 72:凹槽 74:虛線/頂面/表面 76:虛線/頂面/表面 78-1, 78-2:背面互連結構 80-1, 80-2:重分佈線 82-1, 82-2:介電層 84-1, 84-2:接合墊 86:晶圓堆疊 86’:封裝 88:電連接件 90:封裝構件 92:焊線 94:外側部分 95:隆起 98:同心圓痕跡 102:保護層 104:蝕刻製程 200:製程流程 202, 204, 206, 208, 210, 212, 214, 216, 218, 220, 222, 224:製程 D1:深度 S1:橫向距離 T1, T2:厚度 VT1, VT2:垂直厚度

根據以下的詳細說明並配合所附圖式以更好地了解本揭露實施例的概念。應注意的是，根據本產業的標準慣例，圖式中的各種特徵未必按照比例繪製。事實上，可能任意地放大或縮小各種特徵的尺寸，以做清楚的說明。 第1圖示出根據一些實施例之一載體的剖視圖。 第2圖示出根據一些實施例之一裝置晶圓的剖視圖。 第3圖至第6圖示出根據一些實施例之一晶圓邊緣修整製程的中間階段。 第7圖至第13圖示出根據一些實施例之一晶圓接合製程的中間階段，其中晶圓被預修整(pre-trimmed)。 第14A圖和第14B圖分別示出根據一些實施例之一晶圓級封裝的剖視圖和俯視圖。 第15圖示出根據一些實施例之將晶圓級封裝切割成多個晶粒級封裝的剖視圖。 第16圖示出使用機械修整製程修整後的一晶圓的俯視圖。 第17圖至第22圖示出根據一些實施例之一晶圓接合製程的中間階段，其中晶圓被後修整(post-trimmed)。 第23圖示出根據一些實施例之一晶圓接合及修整製程的製程流程。

200:製程流程

202,204,206,208,210,212,214,216,218,220,222,224:製程

Claims (20)

1. 一種形成半導體結構的方法，包括： 在一第一晶圓之上形成一蝕刻遮罩，其中該蝕刻遮罩覆蓋該第一晶圓的一內部部分； 進行一晶圓邊緣修整製程以修整該第一晶圓的一邊緣部分，該蝕刻遮罩保護該第一晶圓的該內部部分不被蝕刻，其中該邊緣部分形成環繞該內部部分的一完整的環； 去除該蝕刻遮罩；以及 將該第一晶圓接合到一第二晶圓。
2. 如請求項1之形成半導體結構的方法，其中該邊緣部分的一寬度小於約1毫米。
3. 如請求項1之形成半導體結構的方法，其中該第一晶圓包括一半導體基板和位於該半導體基板之上的複數個介電層，且其中在該晶圓邊緣修整製程中，該些介電層被蝕刻穿過，且該半導體基板的一頂面部分被蝕刻。
4. 如請求項3之形成半導體結構的方法，其中在該晶圓邊緣修整製程之後，直接位於該頂面部分的該半導體基板的一下部具有一頂面，且該頂面是平坦的。
5. 如請求項3之形成半導體結構的方法，其中在該晶圓邊緣修整製程之後，直接位於該頂面部分的該半導體基板的一下部具有一頂面，且該頂面包括一平坦內側部分和在該平坦內側部分的一外側的一凸起部分。
6. 如請求項3之形成半導體結構的方法，其中在該晶圓邊緣修整製程之後，直接位於該頂面部分的該半導體基板的一下部具有一頂面，且該頂面包括一平坦內側部分和在該平坦內側部分的一外側的一向下彎曲部分。
7. 如請求項1之形成半導體結構的方法，其中該晶圓邊緣修整製程是在將該第一晶圓接合到該第二晶圓之前進行。
8. 如請求項1之形成半導體結構的方法，其中該晶圓邊緣修整製程是在將該第一晶圓接合到該第二晶圓之後進行，且在該晶圓邊緣修整製程中，該第一晶圓和該第二晶圓均被修整。
9. 如請求項1之形成半導體結構的方法，更包括在將該第一晶圓接合到該第二晶圓之前，對該第二晶圓進行一附加晶圓邊緣修整製程，且其中所述形成半導體結構的方法更包括在將該第一晶圓接合到該第二晶圓之後，減薄該第二晶圓。
10. 如請求項9之形成半導體結構的方法，更包括將一第三晶圓接合到已經減薄的該第二晶圓。
11. 如請求項1之形成半導體結構的方法，其中該第一晶圓是一載體晶圓，該第二晶圓是一裝置晶圓。
12. 如請求項1之形成半導體結構的方法，其中該第一晶圓及該第二晶圓均為裝置晶圓。
13. 一種形成半導體結構的方法，包括： 在一第一晶圓之上施加一光阻劑，其中該第一晶圓具有一圓形俯視形狀，且該第一晶圓包括一半導體基板和位於該半導體基板之上的至少一介電層； 進行一微影製程以圖案化該光阻劑，使得該光阻劑覆蓋該第一晶圓的一圓形內部部分； 進行一第一蝕刻製程以蝕刻位於該第一晶圓的一邊緣部分中的該至少一介電層，使該半導體基板的一第一頂面暴露； 進行一第二蝕刻製程以蝕刻位於該第一晶圓的該邊緣部分中的該半導體基板，使該半導體基板凹陷以具有低於該第一頂面的一第二頂面；以及 去除該光阻劑。
14. 如請求項13之形成半導體結構的方法，其中該第一晶圓包括位於該至少一介電層中的一頂部介電層中的複數個接合墊，且該光阻劑覆蓋該些接合墊，其中該第一晶圓的該邊緣部分中沒有金屬特徵。
15. 如請求項13之形成半導體結構的方法，更包括通過晶圓對晶圓接合製程，將一第二晶圓接合到該第一晶圓。
16. 如請求項15之形成半導體結構的方法，其中該光阻劑進一步位於該第二晶圓之上，且其中所述形成半導體結構的方法更包括在該第一蝕刻製程之前，使用該光阻劑作為一蝕刻遮罩進行一第三蝕刻製程，其中該第二晶圓被蝕刻穿過。
17. 一種形成半導體結構的方法，包括： 在一第一半導體基板之上形成複數個第一介電層以形成一第一晶圓； 蝕刻該第一晶圓的一第一邊緣部分以蝕刻穿過該些第一介電層並使該第一半導體基板凹陷，其中該第一晶圓的該第一邊緣部分具有一環形；以及 將一第二晶圓接合到該第一晶圓。
18. 如請求項17之形成半導體結構的方法，更包括： 蝕刻該第二晶圓的一第二邊緣部分以蝕刻穿過該第二晶圓中的複數個第二介電層和一第二半導體基板。
19. 如請求項18之形成半導體結構的方法，其中該第二晶圓是在將該第二晶圓接合到該第一晶圓之前被蝕刻，且其中所述形成半導體結構的方法更包括減薄該第二晶圓以顯露該第二半導體基板中的一貫通孔。
20. 如請求項17之形成半導體結構的方法，其中該第二晶圓是在將該第二晶圓接合到該第一晶圓之後被蝕刻。

Images