[go: up one dir, main page]

TWI764045B - 電晶體及其製造方法 - Google Patents

電晶體及其製造方法

Info

Publication number
TWI764045B
TWI764045B TW108133460A TW108133460A TWI764045B TW I764045 B TWI764045 B TW I764045B TW 108133460 A TW108133460 A TW 108133460A TW 108133460 A TW108133460 A TW 108133460A TW I764045 B TWI764045 B TW I764045B
Authority
TW
Taiwan
Prior art keywords
fin
dielectric layer
layer
ferroelectric
spacer
Prior art date
Application number
TW108133460A
Other languages
English (en)
Other versions
TW202017178A (zh
Inventor
袁鋒
何嘉政
王梓仲
李東穎
蔡勁
林銘祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017178A publication Critical patent/TW202017178A/zh
Application granted granted Critical
Publication of TWI764045B publication Critical patent/TWI764045B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

多個所述的實施例提供具有負電容之電晶體、及其製造方法。電晶體包含具有鐵電層之閘極結構。鐵電層是藉由形成厚鐵電膜、退火鐵電膜以具有所需相態、以及薄化鐵電膜至鐵電層之所需厚度而形成。此製程確保在不管鐵電層厚度的情況下，鐵電層將具有鐵電性質。

Description

電晶體及其製造方法
本揭露實施例關於一種電晶體及其製造方法。
場效電晶體(field effect transsitor，FET)使用於多種半導體元件。一般而言，場效電晶體包含位於通道區之上以及源極區與汲極區之間之閘極結構。閘極結構通常包含通道區上的閘極介電層以及閘極介電層上的閘極電極。
其中一種越來越受歡迎的場效電晶體為負電容場效電晶體(negative capacitance field effect transsitor，NCFET)。與傳統的場效電晶體相比，負電容場效電晶體的閘極結構具有負電容。負電容場效電晶體比其他種電晶體具有多種優勢。舉例來說，負電容場效電晶體相比於其他種電晶體，通常具有較低的次臨界擺幅(subthreshold swing)，並且可比其他種電晶體在導通與非導通狀態之間更快切換。
依據本揭露之一實施例，一種電晶體包含基板、介電層、鰭片、第一及第二間隙壁、閘極介電層、鐵電層以及閘電極。介電層位於基板上。鰭片延伸自基板、穿過介電層並超過介電層之表面。第一及第二間隙壁位於鰭片上。閘極介電層位於介電層之表面上與鰭片之至少三側上。鐵電層位於閘極介電層上與鰭片之至少三側上，鐵電層藉由閘極介電層而與鰭片及第一及第二間隙壁隔開，鐵電層具有小於或等於5奈米之厚度。閘電極位於鐵電層上。
依據本揭露之一實施例，一種電晶體之製造方法包含：從基板形成鰭片；形成介電層於基板上，鰭片延伸穿過介電層並超過介電層之一表面；形成第一間隙壁與第二間隙壁於鰭片上；形成閘極介電層於鰭片之至少三側上；形成鐵電層於閘極介電層上與鰭片之至少三側上，鐵電層藉由閘極介電層而與鰭片及第一間隙壁和第二間隙壁隔開，形成鐵電層包含：形成具有第一厚度之鐵電膜；退火鐵電膜；以及將鐵電膜之厚度減少至小於第一厚度之第二厚度；以及形成閘電極於鐵電層上。
依據本揭露之一實施例，一種電晶體之製造方法包含：形成第一鰭片延伸自基板，第一鰭片包含具有第一寬度之通道區；形成第二鰭片延伸自基板，第二鰭片包含具有第二寬度之通道區；形成第一間隙壁與第二間隙壁於第一鰭片上；形成第三間壁壁與第四間隙壁於第二鰭片上；形成閘極介電層於第一鰭片之至少三側上與第二鰭片之至少三側上；形成鐵電層於閘極介電層上與第一鰭片之至少三側 上，鐵電層藉由閘極介電層而與第一鰭片及第一間隙壁和第二間隙壁隔開；以及形成高介電常數介電層於閘極介電層上與第二鰭片之至少三側上，鐵電層藉由閘極介電層而與第二鰭片及第三間隙壁和第四間隙壁隔開。
10:基板
11:淺溝槽隔離區
12:電晶體
14:鰭片
16、60、62:閘極結構
17:表面
18:源極區
19:間隙壁
20:汲極區
21:層間介電質
22:第一側面
24:第二側面
26:上表面
28:閘極介電層
30:鐵電層
32:閘電極
34:通道區
36:接觸蝕刻停止層
40:第一表面
42:第二表面
44、46:側部
50:內表面
52:鐵電膜
54、58:溝槽
56:保護層
64:高介電常數介電層
8:元件
t1、t2:厚度
w1:第一寬度
w2:通道寬度
w3:第一通道寬度
w4:第二通道寬度
本揭露之實施例由以下參照所附圖式所做的詳細說明可得最佳理解。需注意的是，依據業界標準實務，多種特徵未按比例繪製。事實上，多種特徵之尺寸可任意增加或減少以使討論清楚。
〔圖1〕為依據一些實施例之一種元件的放大圖。
〔圖2〕為依據一些實施例沿著圖1所示之軸之元件的剖面圖。
〔圖3〕為依據一些實施例沿著圖1所示之軸之元件的剖面圖。
〔圖4A〕到〔圖4C〕係繪示依據一些實施例之一種圖1之元件之製造方法的剖面圖。
〔圖5A〕到〔圖5F〕係繪示依據一些實施例之一種具有第一通道寬度之電晶體之閘極結構的製造方法的剖面圖。
〔圖6A〕到〔圖6F〕係繪示依據一些實施例之一種具有第二通道寬度之電晶體之閘極結構的製造方法的剖面圖。
以下揭露提供許多不同的實施例或例子，以實施所給標的之不同特徵。部件及配置之特定例子描述如下，以簡明本敘述。當然，這些僅是例子而非作為限制。舉例來說，在描述中，第一特徵形成於第二特徵上或之上可包含第一特徵與第二特徵以直接接觸形成的實施例，亦可包含其他特徵形成於第一及第二特徵之間的實施例，使得第一特徵與第二特徵可非直接接觸。此外，本揭露之實施例可在多個例子中重覆參考符號及/或字母。此重覆是為了簡明目的，而非在本質上規定多個所討論的實施例及/或配置之間的關係。
此外，在此可使用例如「在…之下(beneath)」、「在…下面(below)」、「較低(lower)」、「在…上面(above)」、「較高(upper)」等等的空間關係用語，以簡明描述如圖式所繪示之一元件或特徵與另一(另一些)元件或特徵的關係之敘述。空間關係的用語，除了圖式所描繪的定向之外，亦用以包含元件在使用或操作中之不同的定向。裝置可另外定向(旋轉90度或其他定向)，且在此使用的空間關係敘述可同樣地照此解釋。
電子元件在不斷的變小同時包含更複雜的電路。因此，有需要縮小電子部件，使其具有較小的尺寸。不幸的，難以製造具縮減尺寸的負電容場效電晶體。如前所述，負電容場效電晶體包含具有負電容的閘極結構。為讓閘極結構具有負電容，鐵電(ferroelectric)層包含在閘極結構中。隨著負電容場效電晶體的尺寸縮小時，現有製造負電容 場效電晶體的方法通常無法適當的形成鐵電層。舉例來說，當鐵電層是薄的(例如在2奈米與3奈米之間)時候，現有方法時常不能適當的形成鐵電層的結晶結構。另舉一例子，當鐵電層是薄的且電晶體具有大通道寬度(例如大於或等於100奈米)時，現有方法根本時常無法形成鐵電層。因此，現有方法通常無法製造具縮減尺寸之負電容場效電晶體。
本揭露之實施例針對具有負電容的電晶體及其製造方法。依據在此所揭露的多個實施例，可放大或縮小電晶體的尺寸。因此，在此所揭露的電晶體適合應用於需要具多種尺寸的電晶體。
圖1為依據一些實施例之元件8的放大圖。圖2為依據一些實施例沿著圖1所示之軸之元件8的剖面圖。圖3為依據一些實施例沿著圖1所示之軸之元件8的剖面圖。一起參照圖1至圖3以有利理解。
元件8包含基板10、淺溝槽隔離(shallow trench isolation，STI)區11以及電晶體12。如以下將進一步詳細討論的，為顯示在元件8內的多個層，圖1未顯示元件8的複數個部件。
基板10提供支持給電晶體12。基板10可包含矽基板及/或其他元素半導體，例如鍺。二擇一或額外的，基板10可包含化合物半導體，例如碳化矽、砷化鎵、砷化銦、及/或磷化銦。此外，基板10可包含絕緣層上矽(silicon on insulator，SOI)結構。基板10亦可包含磊晶層及/或可經 應變以增強性能。基板10亦可根據電晶體12的設計而包含多種摻雜配置，例如P型基板及/或N型基板。
在一實施例中，在基板10內或基板10上製造其他多種電子部件。舉例來說，電晶體、電阻器、電容器等等可連同電晶體12製造於基板10內或基板10上。
淺溝槽隔離區11形成於基板10上以及電晶體12之間。淺溝槽隔離區11將電晶體12彼此隔離，並避免在電晶體12之間的漏電流。淺溝槽隔離區11可由氧化矽或任何其他合適的介電材料製成。在一實施例中，淺溝槽隔離區11由單一介電層製成。
可利用多種半導體製程技術形成淺溝槽隔離區11。舉例來說，可利用化學氣相沉積(CVD)、高密度電漿CVD、旋轉塗佈、濺鍍、或其他合適方式形成淺溝槽隔離區11。在一實施例中，淺溝槽隔離區11形成於鰭片14形成之後。舉例來說，在一實施例中，利用例如蝕刻或圖案化製程而從基板10形成鰭片14。接著，利用例如沉積、化學機械平坦化(chemical mechanical planarization，CMP)及回蝕(etch back)製程之組合形成淺溝槽隔離區11於基板10上並鄰近鰭片14，如圖1所示。
電晶體12形成於基板10上。在一實施例中，每一電晶體12為負電容場效電晶體。每一電晶體12包含鰭片14、閘極結構16、間隙壁19、以及接觸蝕刻停止層(contact etch stop layer，CESL)36。層間介電質(interlayer dielectric，ILD)21形成於電晶體12之上。如以下將進一 步詳細討論的，為顯示出元件8內的多個層，圖1並未顯示出閘極結構16的部分、間隙壁19、接觸蝕刻停止層36以及層間介電質21。
雖然圖1及圖2顯示二電晶體12，但元件8可包含任意數量的電晶體。舉例來說，元件8可包含配置為複數個列及行之多個電晶體之陣列。
鰭片14形成於基板10上且延伸在淺溝槽隔離區11之間。如最佳於圖1及圖2所示的，鰭片14延伸自基板10，且介於淺溝槽隔離區11之間，並超過淺溝槽隔離區11之上表面17，使得鰭片14的部分位於淺溝槽隔離區11之上表面17之上。
在一實施例中，鰭片14由半導體材料製成，例如矽、鍺、碳化矽、磷化銦、砷化鎵、砷化銦、或其組合。在一實施例中，鰭片14由與基板10的相同材料製成。
可利用多種半導體製程技術形成鰭片14。舉例來說，可利用化學氣相沉積、高密度電漿CVD、旋轉塗佈、濺鍍、或其他合適方式形成鰭片14。作為另一實施例，可利用蝕刻或圖案化基板10而由基板10形成鰭片14。
在一實施例中，每一鰭片14具有實質均勻的寬度。舉例來說，如最佳於圖1及圖2所示的，每一鰭片14具有第一寬度w1。在一實施例中，第一寬度w1在5奈米與15奈米之間。需注意的是，第一寬度w1非限制於前述，且在其他實施例中可小於或大於所給例子。舉例來說，可縮小元件8使得第一寬度w1在2奈米與3奈米之間，或放大元件8使 得第一寬度w1在25奈米與50奈米之間。在另一實施例中，每一鰭片14具有變化的寬度。舉例來說，在一實施例中，每一鰭片14所具有寬度，此寬度從小於第一寬度w1的寬度變化到大於第一寬度w1的寬度。
在一實施例中，每一鰭片14具有相同的寬度。舉例來說，如圖1及圖2所示，每一鰭片14具有第一寬度w1。在另一實施例中，鰭片14具有彼此不同的寬度。
在一實施例中，如最佳於圖1及圖2所示的，鰭片14的剖面各具有長方形。然而，其他的形狀是可能的。舉例來說，鰭片14的剖面可具有鑽石形、圓形等等。
每一鰭片14包含源極區18與汲極區20。在一實施例中，如最佳於圖3所示的，源極區18與汲極區20位於閘極結構16的相對側。
源極區18與汲極區20為摻雜區，並可根據電晶體12的設計而具有任何型式之摻雜輪廓。舉例來說，源極區18與汲極區20可為具有任意程度之摻雜濃度的n型或p型摻雜區。需注意的是，源極區18與汲極區20的位置可彼此交換。
可利用多種半導體處理技術形成源極區18與汲極區20。舉例來說，可以一或多個摻雜劑種類，例如磷、硼等等，植入鰭片14，以形成源極區18及汲極區20；或者源極區18與汲極區20可磊晶生長。
閘極結構16形成於淺溝槽隔離區11上以及鰭片14之上。閘極結構16環繞鰭片14之一或多個側。在一實 施例中，如最佳於圖1及圖2所示，閘極結構16位於鰭片14的三個不同側上。亦即，閘極結構16形成於鰭片14的第一側面22、與第一側面22相對之第二側面24、以及上表面26上。閘極結構16包含閘極介電層28、鐵電層30與閘電極32。如以下將進一步詳細討論的，為顯示在元件8內的多個層，圖1未顯示閘極結構16的部分、間隙壁19、接觸蝕刻停止層36以及層間介電質21。
閘極介電層28形成於淺溝槽隔離區11與鰭片14上。閘極介電層28使閘電極32與鰭片14電性隔離。在一實施例中，閘極介電層28具有非晶結構。然而，閘極介電層28亦可具有結晶結構。
在一實施例中，如最佳於圖1及圖2所示的，閘極介電層28形成於鰭片14之第一側面22、與第一側面22相對之第二側面24、以及上表面26上。
閘極介電層28可由多種不同的介電材料製成。舉例來說，閘極介電層28可包含氮化物；氧化矽；選自二氧化鉿(HfO2)、矽氧化鉿(HfSiO)、氮氧矽化鉿(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、及/或氧化鉿鋯(HfZrO)之一或多個之高介電常數(high-K)介電材料；其組合；及/或其他合適材料。
在一實施例中，閘極介電層28為單一介電層。在另一實施例中，閘極介電層28包含多個介電層。舉例來說，閘極介電層28可包含由第一材料製成之第一介電層、由第二材料製成之第二介電層、以及由第三材料製成之第三 介電層。第一、第二及第三介電層之材料可選自前段所述之任意介電材料。
可利用多種半導體處理技術形成閘極介電層28。舉例來說，可利用化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈、濺鍍、或其他合適方式形成閘極介電層28。
鐵電層30形成於閘極介電層28上。鐵電層30為具有鐵電性質之材料層，例如具有可逆電極化(reversible electrical polarization)。舉例來說，鐵電層30可由矽氧化鉿(HfSiOx)、氧化鋁(Al2O3)、氧化鉿鋯(HfZrOx)、摻雜之氧化鉿鋯、氧化鑭(LaOx)、二氧化鈦(TiO2)、二氧化鉿、鈦酸鍶鋇(BaSrTiOx)、鈦酸鉛鋯(PbZrxTiyOz)、具有多種比例之其組合、或任何其他合適材料製成。在一實施例中，鐵電層30具有結晶結構。舉例來說，鐵電層30可具有正交結晶(orthorhombic crystalline)結構。
在一實施例中，如最佳於圖1及圖2所示的，鐵電層30形成於鰭片14的第一側面22、與第一側面22相對之第二側面24、及上表面26上。
鐵電層30具有厚度t1。在一實施例中，鐵電層30為薄膜。舉例來說，在一實施例中，厚度t1小於或等於5奈米。在一實施例中，厚度t1在2奈米與3奈米之間。需注意的是，厚度t1不限於前述，且在其他實施例中可小於或大於所給例子。舉例來說，厚度t1可大於5奈米。
以下將參照圖4A、圖4B及圖4C更詳細討論鐵電層30的製造。
閘電極32形成於鐵電層30上。如最佳於圖3所示的，閘電極32直接位於延伸在源極區18與汲極區20之間的通道區34之上。
通道區34具有通道寬度w2。在一實施例中，通道區34具有窄寬度(亦即通道區34為短通道)。舉例來說，在一實施例中，通道寬度w2小於或等於50奈米。如以下將更詳細討論的，通道區34之窄寬度在製造中有利於鐵電層30具有所需之厚度及相態(phase)。需注意的是，通道寬度w2不限於前述，且在其他實施例中可小於或大於所給例子。
通道區34可由多種材料製成。舉例來說，通道區34可為矽、矽鍺、或鍺通道。此外，通道區34可經應變以增加性能、或鬆弛。在一實施例中，通道區34為高遷移率通道。
在一實施例中，如最佳於圖1及圖2所示，閘極結構16在電晶體12之間係共享的。在此實施例中，閘極結構16位於二鰭片14之上。在另一實施例中，每一電晶體12包含其自己的閘極結構。在此實施例中，各別的閘極結構形成於每一電晶體12之上。
閘電極32由導電材料製成。舉例來說，閘電極32可由摻雜之多晶矽；金屬，例如鉿、鋯、鈦、鉭、氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、銅、及/或鎢；其組合；或其多層所製成。
可利用多種半導體處理技術形成閘電極32。舉例來說，可利用化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈、濺鍍、或其他合適方式形成閘電極32。
閘極結構16(具體來說，閘極介電層28、鐵電層30及閘電極32)、源極區18、汲極區20、以及通道區34配置以提供負電容。負電容比其他型式的電晶體提供多種優勢。舉例來說，閘極結構16的負電容可讓電晶體12具有比其他型式電晶體更低的次臨界擺幅。因此，電晶體12可以較其他型式電晶體更快的在導通與非導通狀態之間切換。
間隙壁19形成於鰭片14的上表面26上，且位於閘電極32的相對側上。如最佳於圖3所示，第一間隙壁位於閘電極32的第一表面40的側邊；且第二間隙壁位於閘電極32相對於第一表面40之第二表面42的側邊。間隙壁19保護閘電極32的側壁。如以下更詳細討論的，間隙壁19使用於閘極結構16之閘極介電層28、鐵電層30與閘電極32的製造期間。
在一實施例中，間隙壁19由介電材料製成。舉例來說，間隙壁19可由氮化物；低K介電材料，例如氮氧化矽(SiOxNy)、氮化矽(Si3N4)、一氧化矽(SiO)、碳氮氧化矽(SiONC)及碳氧化矽(SiOC)；其組合；及/或其他合適材料製成。
接觸蝕刻停止層36形成於鰭片14之上表面26上且位於閘電極32的相對側上。如最佳於圖3所示的，第一接觸蝕刻停止層位於閘電極32之第一表面40的側邊；且第 二接觸蝕刻停止層位於閘電極32相對於第一表面40之第二表面42的側邊。接觸蝕刻停止層36保護鰭片14。如以下將更詳細討論的，接觸蝕刻停止層36使用於閘極結構16之閘極介電層28、鐵電層30與閘電極32的製造期間。
在一實施例中，接觸蝕刻停止層36由介電材料製成。舉例來說，接觸蝕刻停止層36可由氮化物；低K介電材料，例如氮氧化矽(SiOxNy)、氮化矽(Si3N4)、一氧化矽(SiO)、碳氮氧化矽(SiONC)及碳氧化矽(SiOC)；其組合；及/或其他合適材料製成。
在一實施例中，如最佳於圖3所示的，接觸蝕刻停止層36以沿鰭片14之上表面26之第一方向延伸，間隙壁19沿閘電極32之側壁之橫向於第一方向之第二方向延伸。
層間介電質21形成於間隙壁19與接觸蝕刻停止層36上。在一實施例中，層間介電質21亦形成於電晶體12之上。亦即，層間介電質21可直接形成於閘極結構16之上。
在一實施例中，層間介電質21用以形成互連層(interconnect layer)。舉例來說，層間介電質21可用以電性隔離將源極區18、汲極區20及/或閘電極32電性耦接於其他多種電子部件(例如接觸墊、電晶體、電容器、電阻器、處理器等等)及/或其他互連層之導電介層窗。具有導電介層窗之層間介電質21有時稱為金屬層。
層間介電質21可由多種不同的介電材料製成。舉例來說，層間介電質21可由氮化物；低K介電材料，例如氮氧化矽(SiOxNy)、氮化矽(Si3N4)、一氧化矽(SiO)、 碳氮氧化矽(SiONC)及碳氧化矽(SiOC)；其組合；及/或其他合適材料製成。
可利用多種半導體處理技術形成層間介電質21。舉例來說，可利用化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈、濺鍍、或其他合適方式形成層間介電質21。
需注意的是，為顯示在元件8內的多種層，圖1未顯示部分的閘極介電層28、部分的鐵電層30、間隙壁19、接觸蝕刻停止層36以及層間介電質21。特別地，比較圖1與圖3，可以蒐集到圖1未顯示閘極介電層28的側部44、鐵電層30的側部46、間隙壁19、接觸蝕刻停止層36與層間介電質21的資訊。因此，圖1露出閘電極32之第一表面40。
如先前所討論的，通常難以製造具縮減尺寸之負電容場效電晶體。當負電容場效電晶體的尺寸縮小時，現有製造負電容場效電晶體的方法一般無法適當地形成鐵電層。舉例來說，當鐵電層是薄的(例如介於2奈米與3奈米)時候，現有方法經常不能適當地形成鐵電層的結晶結構。圖4A到圖4C為繪示依據一些實施例之元件8之製造方法的剖面圖。需注意的是，圖4A到圖4C顯示與圖3所示相同的剖面視角。亦需注意，圖4A到圖4C所示之步驟可執行於每一電晶體12。
如依照圖4A至圖4C所述之方法可製造鐵電層(例如鐵電層30)而不管其厚度。舉例來說，如依照圖4A至圖4C所述之方法可製造具有厚度介於2奈米與3奈米之間之 薄鐵電層。需注意者，鐵電層30的厚度不限於前述，且在其他實施例中可小於或大於所給例子。
在圖4A中，如依照圖1至圖3所討論的，鰭片14、源極區18、汲極區20、通道區34、間隙壁19、接觸蝕刻停止層36、層間介電質21、以及閘極介電層28形成於基板10上。閘極介電層28形成於間隙壁19之內表面50與鰭片14之上表面26上。
在形成鰭片14、源極區18、汲極區20、通道區34、間隙壁19、接觸蝕刻停止層36、層間介電質21以及閘極介電層28之後，形成鐵電膜52於閘極介電層28上。鐵電膜52形成溝槽54。如將依照圖4C所討論的，鐵電膜52用以形成鐵電層30。在一實施例中，當鐵電膜52形成於圖4A中之閘極介電層28上時，鐵電膜52處於非晶態。
鐵電膜52具有厚度t2。在一實施例中，厚度r2大於鐵電層30之厚度t1。舉例來說，在一實施例中，當鐵電層30的厚度t1小於或等於5奈米時，厚度r2大於5奈米。在一實施例中，厚度t2大於5奈米且小於15奈米。需注意者，厚度t2不限於前述，且在其他實施例中可小於或大於所給例子。對鐵電膜52而言，具有大厚度確保鐵電層52適當地覆蓋閘極介電層28。此外，如將依照圖4B所討論的，鐵電膜52具有大厚度確保鐵電膜52在退火之後具有適當的相態。
鐵電膜52可由任何適合材料製成以形成具有鐵電性質之層。舉例來說，鐵電膜52可由矽氧化鉿 (HfSiOx)、氧化鋁(Al2O3)、氧化鉿鋯(HfZrOx)、摻雜之氧化鉿鋯、氧化鑭(LaOx)、二氧化鈦(TiO2)、二氧化鉿(HfO2)、鈦酸鍶鋇(BaSrTiOx)、鈦酸鉛鋯(PbZrxTiyOz)、其組合、或任何其他合適材料製成。
可利用多種半導體處理技術形成鐵電膜52。舉例來說，可利用化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈、濺鍍、原子層沉積(atomic layer deposition，ALD)或其他合適方式形成鐵電膜52。
一旦形成鐵電膜52，形成保護層56於鐵電膜52上與溝槽54內。保護層56防止鐵電膜52在退火製程期間受到損壞，退火製程將依照圖4B來討論。
在一實施例中，保護層56由導電材料，例如鉿、鋯、鈦、鉭、氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、銅、及/或鎢、其組合、或其多層所製成。
材料層是否具有鐵電性質取決於許多因素，例如包含在此層材料的元素、包含在此層材料之元素的比例、以及此層材料的相態。如前所述，鐵電膜52可由任何合適材料製成以形成具有鐵電性質之層[例如矽氧化鉿(HfSiOx)、氧化鋁(Al2O3)、氧化鉿鋯(HfZrOx)、氧化鑭(LaOx)、二氧化鈦(TiO2)、二氧化鉿(HfO2)、，鈦酸鍶鋇(BaSrTiOx)、鈦酸鉛鋯(PbZrxTiyOz)、其組合、或任何其他合適材料]。此外，用於鐵電膜52的每一種材料可具有變化的元素比例。舉例來說，鐵電膜52可由HfZrO2或HfxZr1-xO2製成，其中x可等於0到0.5。在圖4B中，進行退 火製程以改變鐵電膜52的相態，使得鐵電膜52具有鐵電性質。特別地，如前所討論的，當鐵電膜52形成於圖4A中之閘極介電層28時，鐵電膜52處於非晶態。在圖4B中，退火鐵電膜52，以使鐵電膜52的相態從非晶態改變為結晶態。舉例來說，可在攝氏650到900度之間的氣體環境(例如氧氣環境)中退火鐵電膜52。在一實施例中，利用尖峰退火(spike anneal)製程來退火鐵電膜52，其中將鐵電膜52加熱到攝氏750與900度之間並維持25到35秒。一旦在圖4B中進行退火製程，鐵電膜52處於結晶態且具有鐵電性質。
需注意的是，由於鐵電膜52的大厚度t2，利用退火製程容易將鐵電膜52的相態從非晶態改變為結晶態。假如鐵電膜52為薄膜(例如具有介於2奈米與3奈米之間的厚度)，則透過退火製程可能無法將鐵電膜52從非晶態改變為結晶態。如此，鐵電膜52將不具有鐵電性質。
在圖4C中，去除保護層56與部分之鐵電膜52。去除部分之鐵電膜52，以將鐵電膜52薄化至所需厚度而形成鐵電層30。舉例來說，鐵電膜52的厚度t2減少為如圖3所示之鐵電層30的厚度t1。鐵電層30形成溝槽58。
可利用多種半導體處理技術去除保護層56與部分之鐵電層52。舉例來說，可利用遮罩與蝕刻技術去除保護層56與部分之鐵電層52。在一實施例中，遮罩層間介電質21、閘極介電層28、以及用來形成鐵電層30之部分之鐵電膜52的上表面。暴露出鐵電膜52的剩餘部分以及保護層56。接著，進行蝕刻製程以去除鐵電膜52的暴露部分以 及整個保護層56。在一實施例中，利用單一蝕刻製程來去除鐵電膜52的暴露部分以及整個保護層56。在另一實施例中，先利用第一蝕刻製程去除整個保護層56，再利用第二蝕刻製程去除鐵電膜52的暴露部分。蝕刻鐵電膜52直至達到所需的厚度(例如直至鐵電膜52具有小於或等於5奈米的厚度)，以形成鐵電層30。
如前所討論的，在一實施例中，通道區34具有窄寬度(例如通道區34為短通道)。舉例來說，在一實施例中，通道寬度w2小於或等於50奈米。通道區34的窄寬度確保在圖4C中的薄化製程中不會過度的薄化或完全去除鐵電膜52。假如通道區34太寬(例如通道區34為具有例如大於或等於100奈米之寬度的長通道)，在例如回蝕製程中將時常因負載效應(loading effect)而過度薄化或完全去除鐵電膜52。亦即，回蝕製程可能因通道區34的大尺寸而大幅的加速並薄化鐵電膜52超過所需的厚度。需注意的是，通道區34之寬度的所給例子並不限於前述，且在其他實施例中可小於或大於所給例子。
一旦將鐵電膜52薄化至所需厚度而形成鐵電層30，在溝槽58中形成閘電極32。因此，得到如圖3所示之閘極結構16。
如上依照圖1至圖3所討論的，可利用多種半導處理技術形成閘電極32。舉例來說，可利用化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈、濺鍍、或其他合適方式形成閘電極32。
如前所討論的，假如通道區34具有大寬度，則在例如回蝕製程期間將時常過度薄化或完全去除鐵電膜52。幸運地，當通道區34具有大寬度時，為了使電晶體12具有負電容，鐵電層30並非必要。反而，可以高介電常數(K)介電層來取代鐵電層30。因此，可使用與依照圖4A至圖4C所述之不同的製程來製造具有大寬度之通道區34之電晶體的閘極結構。圖5A至圖5F以及圖6A至圖6F繪示依據一些實施例之具有窄通道寬度之電晶體的閘極結構與具有大通道寬度之電晶體之閘極結構的製造方法。具有大通道寬度之電晶體之閘極結構包含高K介電層而非鐵電層。
圖5A至圖5F為繪示依據一些實施例之具有第一通道寬度w3之電晶體之閘極結構60的製造方法的放大剖面圖。圖6A至圖6F為繪示依據一些實施例之具有第二通道寬度w4之電晶體之閘極結構62的製造方法的放大剖面圖。需注意的是，圖5A至圖5F以及圖6A至圖6F顯示與圖3所示相同的剖面視角。亦需注意的是，圖5A至圖5F與圖6A至圖6F所顯示的剖面圖是放大的，且未顯示基板10。
在一實施例中，第一通道寬度w3小於第二通道寬度w4。舉例來說，在一實施例中，第一通道寬度w3小於或等於50奈米，且第二通道寬度w4大於或等於100奈米。需注意的是，第一通道寬度w3與第二通道寬度w4並不限於前述，且在其他實施例中可較所給例子為更小或更大的尺寸。
在一實施例中，圖5A至圖5F與圖6A至圖6F所示的步驟用以製造相同基板上之兩種不同的電晶體。舉例來說，在一實施例中，圖5A至圖5F所示的步驟用以製造基板10上之第一電晶體，且圖6A至圖6F所示的步驟用以製造基板10上之第二電晶體。在此實施例中，圖5A至圖5F所示的步驟與圖6A至圖6F所示的步驟分別同時進行。此外，如以下將更詳細討論的，圖5A至圖5F中所進行的一些製造步驟為圖6A至圖6F中所進行的相同製造步驟。因此，一起參照圖5A至圖5F與圖6A至圖6F是有助益的。需注意的是，圖5A至圖5F與圖6A至圖6F所示的步驟亦可用來製造在兩不同基板上之兩不同電晶體，並且圖5A至圖5F所示的步驟可與圖6A至圖6F所示的步驟分開進行。
在圖5A與圖6A中，類似於圖4A，形成鰭片14、源極區18、汲極區20、通道區34、間隙壁19、接觸蝕刻停止層36、層間介電質21、以及閘極介電層28於基板10上。如上所述，基板10未顯示於圖5A至圖5F以及圖6A至圖6F中。鰭片14、源極區18、汲極區20、通道區34、間隙壁19、接觸蝕刻停止層36、層間介電質21、以及閘極介電層28的製造已於先前依照圖4A討論過而於此將不再討論。
在形成鰭片14、源極區18、汲極區20、通道區34、間隙壁19、接觸蝕刻停止層36、層間介電質21、以及閘極介電層28之後，形成高K介電層64於閘極介電層28上。
高K介電層64可由具有高介電常數之多種不同介電材料例如，二氧化鉿、二氧化鋯、矽氧化鉿(HfSiO)、 氮氧矽化鉿(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、及/或氧化鉿鋯(HfZrO)、其組合、及/或其他合適材料所製成。
可利用多種半導體處理技術形成高K介電層64。舉例來說，可利用化學氣相沉積、高密度電漿化學氣相沉積、旋轉塗佈、濺鍍、原子層沉積或其他合適方式形成高K介電層64。
在圖5B中，去除高K介電層64以露出閘極介電層28。在一實施例中，完全去除高K介電層64。
可利用多種半導體處理技術去除高K介電層64。舉例來說，可利用光微影、遮罩及蝕刻技術等等去除高K介電層64。
在圖6B中，未去除高K介電層64。閘極結構62在圖6B中仍維持一樣。
在圖5C中，接續圖5B中的去除高K介電層64，形成鐵電膜52於閘極介電層28上。此外，形成保護層56於鐵電膜52上。鐵電膜52與保護層56的製造已於先前依照圖4A討論過而於此將不再討論。在一實施例中，當在圖5C中形成鐵電膜52於閘極介電層28上時，鐵電膜52處於非晶態。
在圖6C中，由於圖6B中未去除高K介電層64，鐵電膜52形成於高K介電層64上。然後形成保護層56於鐵電膜52上。鐵電膜52與保護層56的製造已於先前依照圖4A討論過而於此將不再討論。在一實施例中，當在圖6C中形成鐵電膜52於高K介電層64上時，鐵電膜52處於非晶態。
如前所討論的，在一實施例中，圖5A至圖5F所示的步驟與圖6A至圖6F所示的步驟為分別同時進行。在此實施例中，圖5C之鐵電膜52的形成與圖6C之鐵電膜52的形成可在單一步驟中進行。舉例來說，可使用單一沉積製程來形成圖5C中的鐵電膜52與形成圖6C中的鐵電膜52。圖5C中之保護層56的形成以及圖6C中之保護層56的形成亦可類似地在單一步驟中進行。
在圖5D與圖6D中，進行退火製程，以將鐵電膜52的相態從非晶態改變為結晶態，使得鐵電膜52具有鐵電性質。一旦進行圖5D及圖6D之退火製程，鐵電膜52具有鐵電性質。退火製程已於先前依照圖4B討論過而於此將不再討論。
如前所討論的，在一實施例中，圖5A至圖5F所示的步驟與圖6A至圖6F所示的步驟為分別同時進行。在此實施例中，圖5D的退火製程與圖6D的退火製程可為單一退火製程。舉例來說，圖5D之閘極結構60的鐵電膜52與圖6D之閘極結構62的鐵電膜52可在相同時間加熱。
在圖5E中，去除保護層56與部分之鐵電膜52。去除部分之鐵電膜52以將鐵電膜52薄化至所需厚度而形成鐵電層30。舉例來說，將鐵電膜52的厚度t2減少至鐵電層30的厚度t1。保護層56的去除以及鐵電膜52的薄化已於先前依照圖4C討論過而在於將不再討論。
在圖6E中，去除保護層56與鐵電膜52以暴露出高K介電層64。在一實施例中，完全去除保護層56與鐵電膜 52。可利用多種半導體處理技術去除保護層56與鐵電膜52。舉例來說，可利用光微影、遮罩及蝕刻技術等等去除保護層56與鐵電膜52。在一實施例中，遮罩層間介電質21、閘極介電層28及高K介電層64的上表面；並且暴露出鐵電膜52與保護層56。接著，進行蝕刻製程以去除保護層56與鐵電膜52並暴露出高K介電層64。在一實施例中，利用單一蝕刻製程去除保護層56與鐵電膜52。在另一實施例中，先利用第一蝕刻製程去除保護層56，然後利用第二蝕刻製程去除鐵電膜52。
如先前所討論的，在一實施例中，圖5A至圖5F所示的步驟與圖6A至圖6F所示的步驟分別同時進行。在此實施例中，圖5E中保護層56與部分之鐵電膜52的去除以及圖6E中保護層56與鐵電膜52的去除可在單一步驟中進行。舉例來說，可使用單一蝕刻製程來去除圖5E之保護層56與部分之鐵電膜52與去除圖6E之保護層56與鐵電膜52。
在圖5F中，一旦將鐵電膜52薄化至所需厚度而形成鐵電層30，形成閘電極32於鐵電層30上。因此，圖5F所示之閘極結構60實質上相似於圖3所示之閘極結構16。閘電極32的製造已討論於上而在此將不再討論。
在圖6F中，一旦去除保護層56與鐵電膜52，形成閘電極32於高K介電層64上。除了閘極結構60中的鐵電層30由高K介電層64取代以外，閘極結構62相似於閘極結構60。
如先前所討論的，在一實施例中，圖5A至圖5F所示的步驟與圖6A至圖6F所示的步驟為分別同時進行。在此實施例中，圖5F中閘電極32的形成以及圖6F中閘電極32的形成可在單一步驟中進行。舉例來說，可使用單一沉積製程來形成圖5F之閘電極32與圖6F之閘電極32。
多個所述的實施例提供具有負電容之電晶體、及其製造方法。在一或多個實施例中，電晶體包含鐵電層，此鐵電層是藉由形成厚鐵電膜、將鐵電膜退火以具有所要相態、以及將鐵電膜薄化至鐵電層所需厚度而形成。此製程確保在不管鐵電層厚度的情況下，鐵電層將具有鐵電性質。在一或多個實施例中，以高K介電層取代鐵電層。高K介電層確保電晶體具有負電容，即使當電晶體具有大通道寬度。因此，電晶體的尺寸可依照所需來放大或縮小，而仍具有負電容。因此，在此所揭露的電晶體與方法適合需要具有多種尺寸之電晶體的應用。
依據在此所揭露之一實施例，電晶體包含基板；介電層位於基板上；鰭片延伸自基板、穿過介電層並超過介電層之表面；第一及第二間隙壁位於鰭片上；閘極介電層位於介電層之表面上與鰭片之至少三側上；鐵電層位於閘極介電層上與鰭片之至少三側上；以及閘電極位於鐵電層上。鐵電層藉由閘極介電層而與鰭片及第一及第二間隙壁隔開。
在一實施例中，鐵電層具有小於或等於5奈米之厚度。在一實施例中，電晶體更包含源極與汲極區，其位於 鰭片內，鐵電層位於源極與汲極區之間。在一實施例中，電晶體更包含接觸蝕刻停止層，其位於鰭片上，接觸蝕刻停止層沿第一方向延伸，第一及第二間隙壁沿橫向於第一方向之第二方向延伸。在一實施例中，鰭片位於基板與第一及第二間隙壁之間。在一實施例中，閘極介電層之一部分、鐵電層之一部分、以及閘電極之一部分位於第一及第二間隙壁之間。在一實施例中，第一及第二間隙壁彼此相隔一距離，距離小於或等於50奈米。
依據在此所揭露之一實施例，一種方法包含形成介電層於基板上；形成鰭片，此鰭片基板自延伸、穿過介電層並超過介電層之表面；形成第一及第二間隙壁於鰭片上；形成閘極介電層於介電層之表面上與鰭片之至少三側上；形成鐵電層於閘極介電層上與鰭片之至少三側上；以及形成閘電極於鐵電層上。鐵電層藉由閘極介電層而與鰭片及第一及第二間隙壁隔開。
在一實施例中，一種製造方法包含從基板形成鰭片；形成介電層於基板上，鰭片延伸穿過介電層並超過介電層之表面；形成第一及第二間隙壁於鰭片上；形成閘極介電層於鰭片之至少三側上；形成鐵電層於閘極介電層上與鰭片之至少三側上，鐵電層藉由閘極介電層而與鰭片及第一及第二間隙壁隔開，鐵電層的形成包含形成具有第一厚度之鐵電膜；退火鐵電膜；及將鐵電膜之厚度減少至小於第一厚度之第二厚度；以及形成閘電極於鐵電層上。
在一實施例中，第一厚度大於5奈米，且該第二厚度小於或等於5奈米。在一實施例中，製造方法更包含形成源極及汲極區於鰭片內，源極及汲極區分別對準第一及第二間隙壁。在一實施例中，閘極介電層之一部分、鐵電層之一部分、以及閘電極之一部分位於第一及第二間隙壁之間。在一實施例中，鐵電層具有小於或等於5奈米之厚度。
依據在此所揭露之一實施例，一種方法包含形成介電層於基板上；形成第一鰭片，此第一鰭片延伸自基板、穿過介電層且超過介電層之表面；形成第二鰭片，此第二鰭片延伸自基板、穿過介電層且超過介電層之表面；形成第一及第二間隙壁於第一鰭片上；形成第三及第四間隙壁於第二鰭片上；形成閘極介電層於介電層之表面上、第一鰭片之至少三側上、以及第二鰭片之至少三側上；形成鐵電層於閘極介電層上與第一鰭片之至少三側上；以及形成高K介電層於閘極介電層上與第二鰭片之至少三側上；以及形成閘電極於鐵電層上與高K介電層上。第一鰭片包含具有第一寬度之通道區。第二鰭片包含具有第二寬度之通道區。鐵電層藉由閘極介電層而與第一鰭片及第一及第二間隙壁隔開。鐵電層藉由閘極介電層而與第二鰭片及第三及第四間隙壁隔開。
在一實施例中，製造方法包含形成第一鰭片，此第一鰭片延伸自基板，第一鰭片包含具有第一寬度之通道區；形成第二鰭片，此第二鰭片延伸自基板，第二鰭片包含具有第二寬度之通道區；形成第一及第二間隙壁於第一鰭片上；形成第三及第四間隙壁於第二鰭片上；形成閘極介電層 於第一鰭片之至少三側上與第二鰭片之至少三側上；形成鐵電層於閘極介電層上與第一鰭片之至少三側上，鐵電層藉由閘極介電層而與第一鰭片及第一及第二間隙壁隔開；以及形成高K介電常數介電層於閘極介電層上與第二鰭片之至少三側上，鐵電層藉由閘極介電層而與第二鰭片及第三及第四間隙壁隔開。
在一實施例中，第二寬度大於第一寬度。在一實施例中，第一寬度小於或等於50奈米，且第二寬度大於或等於100奈米。在一實施例中，形成鐵電層包含形成具有第一厚度之鐵電膜；退火鐵電膜；以及將鐵電膜之厚度縮減至小於第一厚度之第二厚度。在一實施例中，製造方法更包含形成鐵電層於第二鰭片之至少三側上，鐵電層藉由閘極介電層而與第二鰭片及第三及第四間隙壁隔開。在一實施例中，製造方法更包含去除鐵電層位於第二鰭片上之部分。在一實施例中，製造方法更包含形成高介電常數介電層於第一鰭片之至少三側上，高介電常數介電層藉由閘極介電層而與第一鰭片及第一及第二間隙壁隔開；以及在鐵電層之形成之前，去除高介電常數介電層位於第一鰭片上之多個部分。在一實施例中，鐵電層具有小於或等於5奈米之厚度。在一實施例中，製造方法更包含形成層間介電質於第一及第二間隙壁與第三及第四間隙壁上。
可結合上面所述之多個實施例以提供進一步的實施例。可按照上面詳細的敘述而對實施例作出這些與其他的改變。一般而言，在下面的申請專利範圍中，不應將所使 用的詞詮釋為使專利範圍限制於說明書及專利範圍所揭露的具體實施例，而應詮釋為包含所有可能的實施例以及這些專利範圍可享有的完整均等範圍。因此，這些專利範圍不限於本揭露之實施例。
前面概述一些實施例之特徵，以使熟習此技藝者可更佳地理解本揭露的各方面。熟習此技藝者應理解他們可輕易地使用本揭露之實施例作為基準來設計或改良其他製程與結構，以實現在此所介紹之實施例之相同目的及/或達到相同優點。熟習此技藝者亦應理解這種均等的構造並未偏離本揭露實施例之精神及範圍，且他們可在不偏離本揭露實施例之精神及範圍而在此作出各種改變、替換及變化。
10:基板
11:淺溝槽隔離區
12:電晶體
14:鰭片
16:閘極結構
17:表面
18:源極區
20:汲極區
22:第一側面
24:第二側面
26:上表面
28:閘極介電層
30:鐵電層
32:閘電極
40:第一表面
42:第二表面
8:元件
w1:第一寬度

Claims (10)

  1. 一種電晶體，包含：一基板；一介電層，位於該基板上；一第一鰭片，延伸自該基板、穿過該介電層並超過該介電層之一表面；一第二鰭片，延伸自該基板、穿過該介電層並超過該介電層之該表面；一第一間隙壁及一第二間隙壁，位於該第一鰭片上；一第三間隙壁及一第四間隙壁，位於該第二鰭片上；一第一閘極介電層，位於該第一鰭片之至少三側上；一第二閘極介電層，位於該第二鰭片之至少三側上；一鐵電層，位於該第一閘極介電層上與該第一鰭片之該至少三側上，該鐵電層藉由該第一閘極介電層而與該第一鰭片及該第一間隙壁及該第二間隙壁隔開，該鐵電層具有小於或等於5奈米之一厚度；一高介電常數介電層，位於該第二閘極介電層上與該第二鰭片之該至少三側上，該高介電常數介電層藉由該第二閘極介電層而與該第二鰭片及該第三間隙壁及該第四間隙壁隔開；一第一閘電極，位於該鐵電層上；以及一第二閘電極，位於該高介電常數介電層上。
  2. 如請求項1所述之電晶體，更包含： 一源極區與一汲極區，位於該第一鰭片內，該鐵電層位於該源極區與該汲極區之間。
  3. 如請求項1所述之電晶體，其中該第一鰭片位於該基板與該第一間隙壁及該第二間隙壁之間。
  4. 如請求項1所述之電晶體，其中該第一閘極介電層之一部分、該鐵電層之一部分、以及該第一閘電極之一部分位於該第一間隙壁與該第二間隙壁之間。
  5. 一種電晶體之製造方法，包含：從一基板形成一鰭片；形成一介電層於該基板上，該鰭片延伸穿過該介電層並超過該介電層之一表面；形成一第一間隙壁與一第二間隙壁於該鰭片上；形成一閘極介電層於該鰭片之至少三側上；形成一鐵電層於該閘極介電層上與該鰭片之該至少三側上，該鐵電層藉由該閘極介電層而與該鰭片及該第一間隙壁和該第二間隙壁隔開，形成該鐵電層包含：形成具有一第一厚度之一鐵電膜；退火該鐵電膜；以及將該鐵電膜之厚度減少至小於該第一厚度之一第二厚度；以及形成一閘電極於該鐵電層上。
  6. 如請求項5所述之方法，更包含：形成一源極區與一汲極區於該鰭片內，該源極區與該汲極區分別對準該第一間隙壁與該第二間隙壁。
  7. 一種電晶體之製造方法，包含：形成一第一鰭片延伸自一基板，該第一鰭片包含具有一第一寬度之一通道區；形成一第二鰭片延伸自該基板，該第二鰭片包含具有一第二寬度之一通道區；形成一第一間隙壁與一第二間隙壁於該第一鰭片上；形成一第三間隙壁與一第四間隙壁於該第二鰭片上；形成一閘極介電層於該第一鰭片之至少三側上與該第二鰭片之至少三側上；形成一鐵電層於該閘極介電層上、該第一鰭片之該至少三側上與該第二鰭片之該至少三側上，該鐵電層藉由該閘極介電層而與該第一鰭片及該第一間隙壁和該第二間隙壁隔開，該鐵電層藉由該閘極介電層而與該第二鰭片及該第三間隙壁和該第四間隙壁隔開；以及形成一高介電常數介電層於該閘極介電層上與該第二鰭片之該至少三側上。
  8. 如請求項7所述之方法，其中該第二寬度大於該第一寬度。
  9. 如請求項7所述之方法，其中該第一寬度小於或等於50奈米。
  10. 如請求項7所述之方法，更包含：去除該鐵電層位於該第二鰭片上之複數個部分。
TW108133460A 2018-10-22 2019-09-17 電晶體及其製造方法 TWI764045B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862748789P 2018-10-22 2018-10-22
US62/748,789 2018-10-22
US16/255,334 US10707347B2 (en) 2018-10-22 2019-01-23 Transistor with a negative capacitance and a method of creating the same
US16/255,334 2019-01-23

Publications (2)

Publication Number Publication Date
TW202017178A TW202017178A (zh) 2020-05-01
TWI764045B true TWI764045B (zh) 2022-05-11

Family

ID=70279699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133460A TWI764045B (zh) 2018-10-22 2019-09-17 電晶體及其製造方法

Country Status (3)

Country Link
US (5) US10707347B2 (zh)
CN (1) CN111081767B (zh)
TW (1) TWI764045B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707347B2 (en) * 2018-10-22 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor with a negative capacitance and a method of creating the same
US11133045B1 (en) * 2019-01-24 2021-09-28 Synopsys, Inc. Magnetoresistive random access memory (MRAM) bit cell with a narrow write window distribution
US11069807B2 (en) * 2019-07-18 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric structure for semiconductor devices
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法
US12336211B2 (en) * 2021-05-27 2025-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric layer on semiconductor device and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201803121A (zh) * 2016-04-01 2018-01-16 英特爾公司 具有用於增強型通路狀態及關閉狀態效能的臨界電壓切換之以鐵電性材料為主的場效電晶體
TW201818507A (zh) * 2016-11-15 2018-05-16 國立臺灣師範大學 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969776B2 (en) * 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US9576801B2 (en) * 2014-12-01 2017-02-21 Qualcomm Incorporated High dielectric constant/metal gate (HK/MG) compatible floating gate (FG)/ferroelectric dipole non-volatile memory
TWI690080B (zh) * 2016-06-08 2020-04-01 聯華電子股份有限公司 半導體元件
US10937783B2 (en) * 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10505040B2 (en) * 2017-09-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having a gate with ferroelectric layer
US10707347B2 (en) * 2018-10-22 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor with a negative capacitance and a method of creating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201803121A (zh) * 2016-04-01 2018-01-16 英特爾公司 具有用於增強型通路狀態及關閉狀態效能的臨界電壓切換之以鐵電性材料為主的場效電晶體
TW201818507A (zh) * 2016-11-15 2018-05-16 國立臺灣師範大學 採用應變閘極工程與鐵電負電容介電質之動態隨機記憶體及其製造方法

Also Published As

Publication number Publication date
US11387360B2 (en) 2022-07-12
CN111081767A (zh) 2020-04-28
US20250366074A1 (en) 2025-11-27
US10707347B2 (en) 2020-07-07
US20200127138A1 (en) 2020-04-23
US20220302315A1 (en) 2022-09-22
US11189726B2 (en) 2021-11-30
TW202017178A (zh) 2020-05-01
US20200273997A1 (en) 2020-08-27
US20200273996A1 (en) 2020-08-27
CN111081767B (zh) 2025-03-28
US12408387B2 (en) 2025-09-02

Similar Documents

Publication Publication Date Title
TWI764045B (zh) 電晶體及其製造方法
US10770356B2 (en) Contact structure and method of fabricating the same
US10854725B2 (en) Atomic layer deposition methods and structures thereof
TWI624863B (zh) 半導體元件及其製作方法
CN107017286B (zh) 半导体元件及其制造方法
TW201730940A (zh) 半導體元件及其形成方法
CN106898610B (zh) 半导体器件及其制造方法
TWI714583B (zh) 半導體裝置及其形成方法
KR20190057992A (ko) 수직 채널을 가지는 반도체 소자
US9876098B2 (en) Method of forming a gate spacer
TW201541611A (zh) 具有接觸結構及閘極結構形成在材料層之溝槽中的半導體裝置
CN111725314A (zh) 多方向沟道晶体管和包括多方向沟道晶体管的半导体器件
TW201911386A (zh) 半導體元件及其製作方法
KR102311437B1 (ko) 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법
CN109860114A (zh) 鳍式二极管结构及其方法
JP2023133142A (ja) メモリ構造及びその形成方法
US9799566B1 (en) Semiconductor device and manufacturing method thereof
CN110610855B (zh) 制造半导体装置的方法
TW202017017A (zh) 半導體裝置及其形成方法
US10679905B2 (en) Semiconductor structures and fabrication methods thereof
TWI859921B (zh) 半導體裝置及其製造方法
US20240112957A1 (en) Barrier layer for weakened boundary effect
CN111146268B (zh) 半导体装置及其形成方法
TW202345030A (zh) 積體電路及其製作方法
KR20240047933A (ko) 멀티 게이트 디바이스 제조 방법들 및 관련 구조물들