[go: up one dir, main page]

TWI762129B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI762129B
TWI762129B TW109146813A TW109146813A TWI762129B TW I762129 B TWI762129 B TW I762129B TW 109146813 A TW109146813 A TW 109146813A TW 109146813 A TW109146813 A TW 109146813A TW I762129 B TWI762129 B TW I762129B
Authority
TW
Taiwan
Prior art keywords
layer
source
drain regions
semiconductor
forming
Prior art date
Application number
TW109146813A
Other languages
English (en)
Other versions
TW202139462A (zh
Inventor
世海 楊
楊柏峰
姚茜甯
志安 徐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202139462A publication Critical patent/TW202139462A/zh
Application granted granted Critical
Publication of TWI762129B publication Critical patent/TWI762129B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體裝置包括：鰭片，突出於基板上方；多個源極/汲極區，位於鰭片上方；多個奈米片，位於源極/汲極區之間，其中奈米片包括第一半導體材料；多個內間隔物，位於奈米片之間及奈米片的兩端，其中在每個內間隔物與源極/汲極區的相應的源極/汲極區之間具有氣隙；以及閘極結構，位於鰭片上方及源極/汲極區之間。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體裝置，特別是關於具有氣隙之半導體裝置及其形成方法。
半導體裝置用於各種電子應用中，例如：個人電腦、行動電話、數位相機、及其他電子設備。半導體裝置通過由以下方式製造：依序在半導體基板上沉積絕緣層或介電層、導電層、及半導體材料層，並使用微影技術將各種材料層圖案化，以在半導體基板上形成電路組件及元件。
半導體產業不斷地降低最小部件尺寸來持續改善各種電子組件（例如：電晶體、二極體、電阻器、電容器等等）的積體密度，以將更多組件整合至特定區域中。然而，隨著最小部件尺寸的減小，出現了應處理的其他問題。
本發明實施例提供一種半導體裝置，包括：鰭片，突出於基板上方；多個源極/汲極區，位於鰭片上方；多個奈米片，位於源極/汲極區之間，其中奈米片包括第一半導體材料；多個內間隔物，位於奈米片之間及奈米片的兩端，其中在每個內間隔物與源極/汲極區的相應的源極/汲極區之間具有氣隙；以及閘極結構，位於鰭片上方及源極/汲極區之間。
本發明實施例提供一種半導體裝置，包括：鰭片，突出於基板上方；閘極結構，位於鰭片上方；多個源極/汲極區，位於閘極結構之兩側的鰭片上；第一通道層及第二通道層，設置在源極/汲極區之間且彼此平行，其中閘極結構包繞第一通道層及第二通道層；以及多個內間隔物，設置在第一通道層的多個端部（end portion）與第二通道層的多個端部之間，其中在內間隔物與源極/汲極區之間具有多個氣隙。
本發明實施例提供一種半導體裝置的形成方法，包括：形成虛設閘極結構於奈米結構及鰭片上方，奈米結構在鰭片上，鰭片突出於基板上方，奈米結構包括第一半導體材料及第二半導體材料的交替層；形成多個開口於虛設閘極結構之兩側的奈米結構中，開口露出第一半導體材料的多個端部及第二半導體材料的多個端部；凹入第一半導體材料的露出的端部，以形成多個凹槽；形成多個虛設內間隔物於凹槽中及材料層於凹槽中的虛設內間隔物上；在形成材料層後，形成多個源極/汲極區於開口中；在形成源極/汲極區後，移除虛設閘極結構以露出設置在虛設閘極結構下方的第一半導體材料及第二半導體材料；移除露出的第一半導體材料及虛設內間隔物，其中第二半導體材料留下並形成複數個奈米片，其中在移除虛設內間隔物後露出材料層；以及形成多個內間隔物於奈米片之兩端的源極/汲極區之間，其中每個內間隔物封住每個內間隔物與材料層之間的氣隙。
以下揭露提供了許多的實施例或範例，用於實施本發明實施例之不同元件。各元件及其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一及第二元件直接接觸的實施例，也可能包含額外的元件形成在第一及第二元件之間，使得它們不直接接觸的實施例。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。在全文的討論中，除非另有說明，否則不同圖式中的相同或類似的參考標號意指藉由使用相同或類似材料的相同或類似製程所形成的相同或類似組件。
根據一些實施例，在奈米片場效電晶體（NSFET）裝置的形成期間，在奈米片之間形成虛設間隔物，且在虛設間隔物上形成材料層（可以是半導體材料層或介電材料層）。隨後在替換閘極製程期間移除虛設間隔物，且形成內間隔物以替換虛設內間隔物。內間隔物將氣隙封在內間隔物與材料層之間。氣隙有利地降低介電常數（k值）並減少所形成之裝置的寄生電容。
第1圖是根據一些實施例，以三維視圖繪示出奈米片場效電晶體（nanosheet field-effect transistor，NSFET）裝置的示例。奈米片場效電晶體裝置包括突出於基板50上的半導體鰭片90 （也稱為鰭片）。閘極電極122（例如金屬閘極）設置在鰭片上，且源極/汲極區112形成在閘極電極122的兩側。複數個奈米片54形成在鰭片90上及源極/汲極區112之間。隔離區96形成在鰭片90的兩側。閘極介電層120形成為圍繞奈米片54。閘極電極122在閘極介電層120上方及周圍。
第1圖進一步繪示了在之後的圖式中使用的參考剖面。剖面A-A是沿著閘極電極122的縱軸，並在一方向上，舉例而言，在垂直於奈米片場效電晶體裝置的源極/汲極區112之間的電流方向上。剖面B-B垂直於剖面A-A且沿著鰭片的縱軸，並在一方向上，舉例而言，在奈米片場效電晶體裝置的源極/汲極區112之間的電流方向上。為了清楚起見，後續的圖式參照這些參考剖面。
第2、3A、3B、4A、4B、5A、5B、及6-17圖是根據一實施例，繪示出奈米片場效電晶體裝置100在各種製造階段的剖面圖。
在第2圖中，提供基板50。基板50可以是半導體基板，例如：塊體半導體、絕緣體上覆半導體（SOI）基板、或其他基板，其可為摻雜的（例如以p型或n型摻雜劑摻雜）或未摻雜的。基板50可以是晶圓，例如矽晶圓。一般而言，絕緣體上覆半導體基板是半導體材料層形成在絕緣層上。舉例而言，絕緣層可以是埋入式氧化物（buried oxide，BOX）層、氧化矽層、或其他材料層。將絕緣層提供於基板（通常是矽基板或玻璃基板）上。也可以使用其他基板，例如多層或漸變（gradient）基板。在一些實施例中，基板50的半導體材料包括：矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或前述之組合。
多層堆疊64形成在基板50上。多層堆疊64包括第一半導體材料52及第二半導體材料54的交替層。在第2圖中，由第一半導體材料52所形成的層標示為52A、52B、52C、及52D，由第二半導體材料54所形成的層標示為54A、54B、54C、及54D。第2圖所示的由第一及第二半導體材料形成的層數僅是非限制性的示例。也可能是其他層數，且皆涵蓋在本揭露的範圍內。
在一些實施例中，舉例而言，第一半導體材料52為適用於形成p型場效電晶體之通道區的磊晶材料，如矽鍺（Six Ge1-x ，其中x可為0到1），第二半導體材料54為適用於形成n型場效電晶體之通道區的磊晶材料，如矽。在後續製程中，多層堆疊64（也可以稱為磊晶材料堆疊）將被圖案化以形成奈米片場效電晶體的通道區。特別是，多層堆疊64將被圖案化以形成水平奈米片，所得奈米片場效電晶體的通道區包括多個水平奈米片。
多層堆疊64可以由磊晶成長製程形成，其可在成長腔室中執行。一些實施例中，在磊晶成長製程期間，成長腔室週期性地暴露於第一組前驅物，以選擇性地成長的第一半導體材料52，然後暴露於第二組前驅物，以選擇性地成長第二半導體材料54。第一組前驅物包括用於第一半導體材料（例如矽鍺）的前驅物，第二組前驅物包括用於第二半導體材料（例如矽）的前驅物。在一些實施例中，第一組前驅物包括矽前驅物（例如矽烷）及鍺前驅物（例如鍺烷），且第二組前驅物包括矽前驅物，但省略了鍺前驅物。因此，磊晶成長製程可包括連續地使矽前驅物流至成長腔室，然後週期性地：（1）成長第一半導體材料52時，讓鍺前驅物流至成長腔室；以及（2）成長第二半導體材料54時，不讓鍺前驅物流至成長腔室。可以重複週期性的暴露，直到形成目標層數。
第3A、3B、4A、4B、5A、5B、及6-17圖是根據一實施例，繪示出奈米片場效電晶體裝置100在後續製造階段的剖面圖。第3A、4A、5A、及6-16圖是沿著第1圖中的剖面B-B的剖面圖。第3B、4B、及5B圖是沿著第1圖中的剖面A-A的剖面圖。第17圖是第16圖所示的奈米片場效電晶體裝置100的部分放大圖。圖式中繪示的一個鰭片及一個閘極結構是作為非限制性的示例，而應當理解的是，也可以形成其他數量的鰭片及其他數量的閘極結構。
在第3A及3B圖中，形成突出於基板50上的鰭片結構91。鰭片結構91包括半導體鰭片90及半導體鰭片90上奈米結構92。可在多層堆疊64及基板50中蝕刻出溝槽，以分別形成奈米結構92及半導體鰭片90。
可由任何合適的方法將鰭片結構91圖案化。舉例而言，可使用一或多道光微影（photolithography）製程將鰭片結構91圖案化，包括雙重圖案化（double-patterning）或多重圖案化（multi-patterning）製程。一般而言，相較使用於單一的（single）、直接的（direct）光微影製程，雙重圖案化或多重圖案化製程結合光微影及自對準（self-aligned）製程，舉例而言，可使將產生的圖案具有較小的節距（pitch）。例如，在一實施例中，形成犧牲層於基板上，並使用光微影製程將其圖案化。使用自對準製程，沿前述經圖案化的犧牲層之側壁形成間隔物。然後移除犧牲層，而剩餘的間隔物可接著用於圖案化，例如將鰭片結構91圖案化。
在一些實施例中，剩餘的間隔物用於將遮罩94圖案化，然後遮罩94用於將鰭片結構91圖案化。遮罩94可以是單層遮罩，或者可以是多層遮罩，例如包括第一遮罩層94A及第二遮罩層94B的多層遮罩。第一遮罩層94A及第二遮罩層94B可各自由介電材料形，例如：氧化矽、氮化矽、前述之其組合、或其他材料，並且可根據適當的技術來沉積或熱成長。第一遮罩層94A及第二遮罩層94B是具有高蝕刻選擇性的不同材料。舉例而言，第一遮罩層94A可以是氧化矽，且第二遮罩層94B可以是氮化矽。可使用任何可接受的蝕刻製程將第一遮罩層94A及第二遮罩層94B圖案化來形成遮罩94。然後可將遮罩94用作蝕刻遮罩以蝕刻基板50及多層堆疊64。蝕刻可以是任何可接受的蝕刻製程，例如：反應性離子蝕刻（RIE）、中性束蝕刻（neutral beam etch，NBE）、或其他製程、或前述之組合。在一些實施例中，蝕刻為非等向性的蝕刻製程中。在蝕刻製程之後，圖案化的多層堆疊64形成奈米結構92，且圖案化的基板50形成半導體鰭片90，如第3A及3B圖所示。因此，在示出的實施例中，奈米結構92還包括第一半導體材料52及第二半導體材料54的交替層，且半導體鰭片90與基板50由相同材料（例如，矽）形成。
接著，在第4A及4B圖中，淺溝槽隔離（STI）區96形成於基板50上及鰭片結構91的兩側。作為形成淺溝槽隔離區96的示例，可將絕緣材料形成在基板50上方。絕緣材料可以是氧化物，例如：氧化矽、氮化物、其他材料、或前述之組合，且可藉由高密度電漿化學氣相沉積（HDP-CVD）、流動式化學氣相沉積（FCVD）（例如，在遠端電漿系統中進行基於化學氣相沉積（CVD-based）的材料沉積，並進行後固化（post curing）使其轉變為另一種材料，例如氧化物）、其他製程等、或前述之組合來形成。可以使用由任何可接受的製程所形成的其他絕緣材料。在所示的實施例中，絕緣材料是透過流動式化學氣相沉積製程所形成的氧化矽。在形成絕緣材料後，可以執行退火製程。
在一實施例中，形成絕緣材料中使多餘的絕緣材料覆蓋鰭片結構91。在一些實施例中，首先沿基板50及鰭片結構91的表面形成襯層，然後在襯層上形成填充材料（例如以上所討論的材料）。在一些實施例中，省略了襯層。
接下來，對絕緣材料進行移除製程，以移除鰭片結構91上的多餘絕緣材料。在一些實施例中，可以利用平坦化製程，例如：化學機械研磨（CMP）、回蝕刻製程、前述之組合、或其他製程。平坦化製程露出奈米結構92，使得在完成平坦化製程後，奈米結構92與絕緣材料的頂表面是齊平的。接著，凹入絕緣材料以形成淺溝槽隔離區96。將絕緣材料凹入，使奈米結構92從相鄰的淺溝槽隔離區96之間突出。半導體鰭片90的頂部也可以從相鄰的淺溝槽隔離區96之間突出。此外，淺溝槽隔離區96的頂表面可以具有如圖所示的平坦表面、凸面、凹面（例如碟型）、或前述之組合。透過適當蝕刻，可將淺溝槽隔離區96的頂表面形成為平坦的、凸的、及/或凹的。可使用可接受的蝕刻製程，例如對絕緣材料的材料具有選擇性的製程（例如，相較於半導體鰭片90及奈米結構92的材料，以較快的速率蝕刻絕緣材料的材料），將淺溝槽隔離區96凹入。舉例而言，可以使用具有合適的蝕刻劑（例如稀釋氫氟酸（dHF））的化學氧化物移除。
仍參照第4A及4B圖，虛設介電層97形成於奈米結構92上以及淺溝槽隔離區96上。舉例而言，虛設介電層97可以是氧化矽、氮化矽、前述之組合、或其他材料，並且可根據可接受的技術來沉積或熱成長。在一實施例中，在奈米結構92上及淺溝槽隔離區96的上表面上順應性地形成矽層，並且執行熱氧化製程將所沉積的矽轉變為氧化物層以作為虛設介電層97。
接著，在第5A及5B圖中，虛設閘極102形成在鰭片90上以及奈米結構92上。為了形成虛設閘極102，可以在虛設介電層97上方形成虛設閘極層。可以在虛設介電層97上方沉積虛設閘極層，然後將其平坦化，例如透過化學機械研磨。虛設閘極層可以是導電材料，且可選自包括非晶矽、多晶矽（polysilicon）、多晶矽鍺（poly-SiGe）、或其他材料的群組。可透過物理氣相沉積（PVD）、化學氣相沉積、濺鍍沉積（sputter deposition）、或本領域中已知並使用的其他技術來沉積虛設閘極層。虛設閘極層可由對隔離區96具有高蝕刻選擇性的其他材料形成。
然後形成遮罩104於虛設閘極層上。遮罩104可由氮化矽、氮氧化矽、前述之組合、或其他材料形成，並且可使用可接受的光微影及蝕刻技術將其圖案化。在所示的實施例中，遮罩104包括第一遮罩層104A（例如，氧化矽層）及第二遮罩層104B（例如，氮化矽層）。然後透過可接受的蝕刻技術，將遮罩104的圖案轉移到虛設閘極層，以形成虛設閘極102，再透過可接受的蝕刻技術轉移到虛設介電層，以形成虛設閘極介電質97。虛設閘極102覆蓋奈米結構92之相應的通道區。可將遮罩104的圖案用於物理上分隔虛設閘極102與鄰近的虛設閘極。虛設閘極102還可具有縱向方向，其實質上垂直於鰭片90的縱向方向。在一些實施例中，虛設閘極102與虛設閘極介電質97統稱為虛設閘極結構。
接下來，順應性地沉積絕緣材料於奈米結構92、淺溝槽隔離區96、及虛設閘極102上來形成閘極間隔物層107。絕緣材料可以是氮化矽、碳氮化矽（silicon carbonitride）、前述之組合、或其他材料。在一些實施例中，閘極間隔物層107包括多個子層（sublayer）。舉例而言，可由熱氧化或沉積來形成第一子層108（有時稱為閘極密封間隔物層），且可在第一子層108上順應性地沉積第二子層109（有時稱為主要閘極間隔物層（main gate spacer layer））。
第5B圖繪示了第5A圖中的奈米片場效電晶體裝置100的剖面圖，其是沿第5A圖中的剖面F-F。第5A圖中的剖面F-F對應於第1圖中的剖面A-A。
接著，在第6圖中，以非等向性蝕刻製程來蝕刻閘極間隔物層107，以形成閘極間隔物107。非等向性蝕刻製程可移除閘極間隔物層107的水平部分（例如，在淺溝槽隔離區96的及虛設閘極102上的部分），留下的閘極間隔物層107的垂直部分（例如，沿著虛設閘極102及虛設閘極介電質97的側壁）形成閘極間隔物107。
在形成閘極間隔物107後，可執行輕摻雜源極/汲極（LDD）區（未示出）的佈植。可將適當類型（例如p型或n型雜質）佈植至露出的奈米結構92及/或半導體鰭片90。n型雜質可以是任何合適的n型雜質，例如：磷、砷、銻、或其他雜質，p型雜質可以是任何合適的p型雜質，例如：硼、二氟化硼（BF2 ）、銦、或其他雜質。輕摻雜源極/汲極區的雜質濃度約1015 cm-3 至約1016 cm-3 。可使用退火製程活化佈植的雜質。
接著，在第7圖中，在奈米結構92中形成開口110（也可以稱為凹槽）。開口110可穿過奈米結構92並延伸至半導體鰭片90。舉例而言，可使用虛設閘極102作為蝕刻遮罩，以任何可接受的蝕刻技術形成開口110。開口110露出第一半導體材料52的端部及第二半導體材料54的端部。
接下來，在第8圖中，在形成開口110後，執行選擇性蝕刻製程（例如，使用蝕刻化學品的濕蝕刻製程）以凹入開口110露出的第一半導體材料52的端部，而實質上不侵蝕第二半導體材料54。在選擇性蝕刻製程之後，凹槽52R形成於第一半導體材料52中被移除之端部原先的位置。
接著，在第9圖中，在開口110中形成（例如，順應性地）虛設內間隔物層55。虛設內間隔物層55襯於開口110的側壁及底部。虛設內間隔物層55也襯於凹槽52R的表面。在所示的實施例中，凹槽52R中的虛設內間隔物層55的厚度大於設置在凹槽52R外（例如，沿著開口110的側壁）的虛設內間隔物層55的厚度。凹槽52R中的虛設內間隔物層55之較大厚度可能是由於在小的/狹窄的空間（例如，凹槽52R內部）中，沉積材料的沉積/堆積速率更快。
在一些實施例中，虛設內間隔物層55由合適的介電材料形成，例如氧化矽，且可透過合適的沉積方法，例如原子層沉積、物理氣相沉積、化學氣相沉積、或其他製程來形成。可將虛設內間隔物層55的材料選擇為具有與第一半導體材料52相同或相似的蝕刻速率，使得在隨後的蝕刻製程中移除第一半導體材料52時，可由相同的蝕刻製程移除虛設內間隔物55（透過蝕刻虛設內間隔物層55所形成）與第一半導體材料52。
接下來，在第10圖中，執行蝕刻製程以移除設置在凹槽52R外的部分虛設內間隔物層55。虛設內間隔物層55的剩餘部分（例如，設置在凹槽52R內的部分）形成虛設內間隔物55。在一實施例中，蝕刻製程是濕蝕刻製程，其中使用合適的蝕刻劑，例如稀釋氫氟酸（dHF）。濕蝕刻製程可以是定時製程（timed process），使設置在凹槽52R外的虛設內間隔物層55被移除，而凹槽52R內的部分（較厚）虛設內間隔物層55留下，以形成虛設內間隔物55。
接著，在第11圖中，在凹槽52R中形成材料層56於虛設內間隔物55上。在第11圖的示例中，材料層56是半導體材料，例如矽，並透過合適的形成方法來形成，例如磊晶製程。在繪示的實施例中，材料層56及第二半導體材料54是由相同的材料（例如矽）形成，然而材料層56可以由不同於第二半導體材料54的材料形成。
在一實施例中，為了形成材料層56，在開口110及凹槽52R中順應性地形成磊晶矽層。然後執行蝕刻製程（例如非等向性蝕刻製程）以移除設置在凹槽52R外的部分磊晶矽層，而凹槽52R內的部分（較厚）磊晶矽層留下，以形成材料層56。如第11圖所示，材料層56包括多個區段，其中每個區段設置在相應的虛設內間隔物55上（例如接觸）。使用半導體材料（例如矽）作為材料層56有利於在後續的製程中形成源極/汲極區112。在第11圖的示例中，材料層56及虛設內間隔物55不完全填充凹槽52R，因此，後續形成的源極/汲極區112具有複數個突起（protrusion）（參見第12圖中的112P）延伸至（例如填充）凹槽52R的剩餘空間中。
接下來，在第12圖中，在開口110中形成源極/汲極區112。如第12圖所示，源極/汲極區112填充開口110，且具有複數個突起112P填充第一半導體材料52中的凹槽52R。在所示的實施例中，源極/汲極區112由磊晶材料形成（一或多種），因此，也可以稱為磊晶源極/汲極區112。一些實施例中，在開口110中形成磊晶源極/汲極區112，以在形成的奈米片場效電晶體裝置的相應通道區中施加應力，從而提高性能。形成磊晶源極/汲極區112使虛設閘極102設置在磊晶源極/汲極區112的相鄰對（neighboring pair）之間。在一些實施例中，閘極間隔物107用於將磊晶源極/汲極區112與虛設閘極102分隔適當的橫向距離，因此磊晶源極/汲極區112不會使所得奈米片場效電晶體裝置中隨後形成的閘極短路。
磊晶源極/汲極區112磊晶成長於開口110中。磊晶源極/汲極區112可以包括任何可接受的材料，例如適用於n型或p型裝置的材料。舉例而言，當形成n型裝置時，磊晶源極/汲極區112可包括在通道區中施加拉伸應變（tensile strain）的材料，例如：矽（silicon）、SiC、SiCP、SiP、或其他材料。此外，當形成p型裝置時，磊晶源極/汲極區112可包括在通道區中施加壓縮應變（compressive strain）的材料，例如：SiGe、SiGeB、Ge、GeSn、或其他材料。磊晶源極/汲極區112可具有從鰭片的相應表面隆起的表面，且可具有刻面（facet）。
可以用摻雜劑佈植磊晶源極/汲極區112及/或鰭片，以形成源極/汲極區，類似於前述用於形成輕摻雜源極/汲極區的製程，隨後進行退火。源極/汲極區的雜質濃度可為約1019 cm-3 至約1021 cm-3 。用於源極/汲極區的n型及/或p型雜質可以是任何前述的雜質。在一些實施例中，可以在成長期間原位（in situ）摻雜磊晶源極/汲極區112。
由於使用磊晶製程形成磊晶源極/汲極區112，磊晶源極/汲極區112的上表面具有刻面，其橫向向外延伸超過鰭片90之側壁。在一些實施例中，在完成磊晶製程之後，設置在鄰近鰭片上方之鄰近的磊晶源極/汲極區112仍是分開的。在其他實施例中，所述刻面造成設置在相同奈米片場效電晶體的鄰近鰭片上方之鄰近的磊晶源極/汲極區112合併。
接著，在第13圖中，接觸蝕刻停止層（CESL）116形成（例如，順應性地）於源極/汲極區112上以及虛設閘極102上，然後第一層間介電質（ILD）114沉積在接觸蝕刻停止層116上。形成接觸蝕刻停止層116的材料具有與第一層間介電質不同的蝕刻速率，並且可以是使用電漿輔助化學氣相沉積（PECVD）形成的氮化矽，然而，可替代地使用其他介電材料，例如：氧化矽、氮氧化矽、前述之組合、或其他材料，且可使用替代的技術形成接觸蝕刻停止層116，例如低壓化學氣相沉積（LPCVD）、物理氣相沉積、或其他技術。
第一層間介電質114可由介電材料形成，並且可透過任何合適的方法沉積，例如：化學氣相沉積、電漿輔助化學氣相沉積（PECVD）、或流動式化學氣相沉積（FCVD）。用於第一層間介電質114的介電材料可包括：氧化矽、磷矽酸鹽玻璃（Phospho-Silicate Glass，PSG）、硼矽酸鹽玻璃（Boro-Silicate Glass，BSG）、硼摻雜磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)、無摻雜的矽酸鹽玻璃（undoped Silicate Glass，USG）、或其他介電材料。可以使用任何可接受的製程來形成的其他絕緣材料。
接下來，移除虛設閘極102。為了移除虛設閘極102，執行平坦化製程（例如化學機械研磨），使第一層間介電質114及接觸蝕刻停止層116的頂表面與虛設閘極102及閘極間隔物107的頂表面齊平。平坦化製程也可以移除虛設閘極102上的遮罩104（參見第5A圖）（若遮罩104未被用於形成閘極間隔物107的非等向性蝕刻製程移除）、以及沿著遮罩104之側壁的部份閘極間隔物107。在平坦化製程之後，虛設閘極102、閘極間隔物107、及第一層間介電質114的頂表面是齊平的。因此，第一層間介電質114露出虛設閘極102的頂表面。
在平坦化製程後，在蝕刻步驟（一或多個）中移除虛設閘極102，因此形成凹槽103於閘極間隔物107之間。在一些實施例中，以非等向性乾蝕刻製程移除虛設閘極102。舉例而言，蝕刻製程可包括使用反應氣體（一種或多種）的乾蝕刻製程，反應氣體選擇性地蝕刻虛設閘極102，而不蝕刻第一層間介電質114或閘極間隔物107。凹槽103露出奈米片場效電晶體的通道區。通道區設置在相鄰成對的磊晶源極/汲極區112之間。在移除虛設閘極102期間，虛設閘極介電質97可作為蝕刻虛設閘極102的蝕刻停止層。然後在移除虛設閘極102後可移除虛設閘極介電質97。在移除虛設閘極102之後，凹槽103露出設置在虛設閘極102下方的第一半導體材料52及第二半導體材料54。
之後，移除第一半導體材料52以釋出（release）第二半導體材料54。在移除第一半導體材料52之後，第二半導體材料54形成水平延伸（例如，平行於基板50的主要上表面）的複數個奈米片54。奈米片54可以統稱為所形成的奈米片場效電晶體裝置100的通道區或通道層。如第13圖所示，藉由移除第一半導體材料52，在奈米片54之間形成間隙53（例如，空的空間（empty space））。在一些實施例中，奈米片54也可以稱為奈米線（nanowire），且奈米片場效電晶體裝置100也可以稱為全繞式閘極（gate-all-around，GAA）裝置。
在一些實施例中，藉由選擇性蝕刻製程來移除第一半導體材料52，其使用對第一半導體材料52具有選擇性（例如，具有較高的蝕刻速率）的蝕刻劑，使第一半導體材料52被移除而實質上不侵蝕第二半導體材料54。在一實施例中，執行等向性蝕刻製程以移除第一半導體材料52。可使用蝕刻氣體、及可選地（optionally）使用載體氣體（carrier gas）來執行等向性蝕刻製程，其中蝕刻氣體包括：F2 及HF，且載體氣體可以是惰性氣體（例如：Ar、He）、N2、前述之組合、或其他氣體。
在一些實施例中，移除第一半導體材料52的蝕刻製程也移除了虛設內間隔物55。在其他實施例中，在移除第一半導體材料52後，執行附加的蝕刻製程以移除（例如，選擇性地移除）虛設內間隔物55。移除虛設內間隔物55後，間隙53中露出材料層56（例如，矽）。
接著，在第14圖中，形成內間隔物層131（例如，順應性地）於凹槽103中及奈米片54周圍。在一些實施例中，內間隔物層131由合適的介電材料形成。內間隔物層131之材料的示例包括： SiN、SiON、SiCN、SiOCN、SiC、SiO2 、或其他材料，並由合適的沉積方法形成，例如：原子層沉積、物理氣相沉積、化學氣相沉積、或其他方法。
如第14圖所示，在靠近奈米片54之端部（end portion）的區域132中，由於源極/汲極區112的突起112P及突起112P上方的材料層56，因此形成小的空間（參見符號133之標示）。前述小的空間較容易被內間隔物層131封住以形成氣隙133。在第17圖中繪示了區域132的放大圖。在下文中將討論氣隙133的細節。一些實施例中，由於在小的/狹窄的空間中的沉積/堆積速率較快，在區域132中的部分內間隔物層131（例如，接觸材料層56的部分）的厚度大於其他部分的內間隔物層。
接下來，在第15圖中，執行蝕刻製程以移除部分內間隔物層131。蝕刻製程可以是使用合適蝕刻劑（例如H3 PO4 的）執行的濕蝕刻製程。蝕刻製程可以是定時製程，使區域132外的部分內間隔物層131（例如，圍繞奈米片54的中間部分）被完全移除，而在區域132內的剩餘部分的內間隔物層131（例如，接觸材料層56並封住氣隙133的部分）形成內間隔物131。如第15圖所示，每個內間隔物131連續地延伸在兩個鄰近的奈米片54之間或在最低的奈米片54與鰭片90之間，並封住氣隙133。
接著，在第16圖中，閘極介電層120形成（例如，順應性地）於凹槽103中。閘極介電層120包繞奈米片54，襯於閘極間隔物的第一子層108之側壁，並沿著鰭片90的上表面及側壁延伸。根據一些實施例中，閘極介電層120包括：氧化矽、氮化矽、或前述材料的多層。在一些實施例中，閘極介電層120包括高介電常數（high-k）介電材料，在這些實施例中，閘極介電層120的介電常數值（k value）大於約7.0，且可以包括金屬氧化物或Hf、Al、Zr、La、Mg、Ba、Ti、或Pb的矽酸鹽、或前述之組合。閘極介電層120的形成方法可包括分子束沉積（MBD）、原子層沉積、電漿輔助化學氣相沉積、或類似方法。
接下來，形成閘極電極材料（例如，導電材料）於凹槽103中，以形成閘極電極122。閘極電極122填充凹槽103的剩餘部分。閘極電極122可由含金屬材料形成，例如：Cu、Al、W、其他材料、前述之組合、或前述材料的多層，並且，舉例而言，可透過電鍍、無電鍍（electroless plating）、或其他合適的方法來形成。在填充閘極電極122後，可以執行平坦化製程（例如化學機械研磨），以移除閘極介電層120及閘極電極122之材料的多餘部分，其多餘部分超過第一層間介電質114的頂表面。閘極介電層120及閘極電極122之材料的剩餘部分由此形成所得的奈米片場效電晶體裝置100之替換閘極。閘極電極122及對應的閘極介電層120可統稱為閘極堆疊123、替換閘極結構123、或金屬閘極結構123。每個閘極堆疊123延伸於相應的奈米片54上方及周圍。
雖然在第16圖的示例中閘極電極122是繪示為單層，本發明所屬技術領域中具有通常知識者可輕易理解，閘極電極122可以具有多層結構且可以包括複數層，例如：阻障層、功函數層、晶種層及填充金屬。
舉例而言，可以在閘極介電層120上方順應性地形成阻障層。阻障層可以包括導電材料，例如氮化鈦，然而，可以替代地利用其他材料，例如：氮化鉭、鈦、鉭、或其他類似材料。功函數層可以形成在阻障層上。示例性的p型功函數材料（也可以稱為p型功函數金屬）包括：TiN、TaN、Ru、Mo、Al、WN、ZrSi2 、MoSi2 、TaSi2 、NiSi2 、WN、其他合適的p型功函數材料、或前述之組合。示例性的n型功函數材料（也可以稱為n型功函數金屬）包括：Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料、或前述之組合。功函數值與功函數層的材料組成相關，因此，選擇功函數層以調整其功函數值，由此在將要形成的裝置中達到目標的臨界電壓VTH 。
第17圖是第16圖中的區域132的放大圖。如第17圖所示，內間隔物131封住設置在內間隔物131與材料層56之間、及兩個鄰近的奈米片54之間的氣隙133。氣隙133可包括在源極/汲極區112之突起112P上方的上部133U及在突起112P下方的下部133L。在一些實施例中，氣隙133的上部133U及下部133L是兩個分開的被封住的空間。在一些實施例中，上部133U與下部133L具有相似的形狀（例如，實質上鏡像對稱於第17圖中的突起112P之水平中心軸112C）。在第17圖的示例中，氣隙133的上部133U（或下部133L）在內間隔物131及材料層56之間具有寬度W，其中寬度W從兩個鄰近的奈米片54的中心朝向前述兩個鄰近的奈米片54的其中之一，沿第17圖的垂直方向連續地增加。此外，氣隙133的上部133U（或下部133L）具有高度H，高度H包括在內間隔物131與材料層56之間量測的第一數值H1，且具有在奈米片54與材料層56之間量測的第二數值H2，其中H1沿第17圖從左到右的水平方向連續地增加，且H2沿第17圖從左到右的前述水平方向連續地降低。在第17圖中，內間隔物131具有朝向並接觸閘極堆疊123的表面131S1，且具有朝向氣隙133的表面131S2。材料層56可以延伸至表面131S2，如第17圖所示。表面131S1及131S2是曲面。當沿著從內間隔物131朝向閘極堆疊123的第一方向看，表面131S1是凹面，而表面131S2是凸面；當沿著與第一方向相反的第二方向看，表面131S1是凸面，而表面131S2是凹面。在一些實施例中，鄰近的奈米片54之間的距離S為約5nm至約20nm，源極/汲極區112與內間隔物層131的表面131S1之間的距離D為約5nm至約15nm，且材料層56的厚度T為約2nm至約7nm。在一些實施例中，氣隙133（例如133U或133L）的高度H為距離S的約四分之一至距離S的約一半（例如，0.25S＜H≤0.5S）。在一些實施例中，氣隙133的寬度W為約D-F至約D-0.5F（例如，D-F≤W＜D-0.5F）。
在一些實施例中，氣隙133減少了靠近閘極堆疊123的介電材料之介電常數值（例如，平均介電常數值（average k value）），從而降低奈米片場效電晶體裝置100的寄生電容以提高裝置性能。
如本發明所屬技術領域中具有通常知識者可輕易理解的，可執行額外的製程以完成奈米片場效電晶體裝置100的製造，因此不再贅述。舉例而言，第二層間介電質可沉積在第一層間介電質114上。此外，可透過第二層間介電質及/或第一層間介電質114形成閘極接觸件及源極/汲極接觸件，以分別電性耦合至閘極電極122及源極/汲極區112。
第18圖是根據另一實施例，繪示出奈米片場效電晶體裝置100A在某一製造階段的剖面圖。奈米片場效電晶體裝置100A類似於第16圖的奈米片場效電晶體裝置100，但第16圖的材料層（例如，半導體層）被材料層57替換，材料層57是介電材料層。可以使用以上參照第11圖關於材料層56所討論的相同或類似的製程（例如，沉積製程後接續蝕刻製程）來形成材料層57。在形成材料層57之後，可執行如第12-16圖所示的相同或類似的製程，以形成第18圖的奈米片場效電晶體裝置100A。在一些實施例中，材料層57的材料與內間隔物131的材料相同，例如為氮化矽。在其他實施例中，材料層57的材料是介電材料，其不同於內間隔物131的介電材料。
第19圖是第18圖中的區域132之放大圖。如第19圖所示，內間隔物131封住設置於材料層57與內間隔物131之間以及兩個鄰近的奈米片54之間的氣隙133。氣隙133的細節（例如形狀及尺寸）與第17圖中的相同或類似的，因此不再重複。
文中所揭露之實施例的多種變化都是可能的，且皆涵蓋在本揭露之範圍。舉例而言，取決於所形成的裝置類型（例如，n型或p型裝置），可移除第二半導體材料54，且可留下第一半導體材料52以形成奈米片，其作為所形成的奈米片場效電晶體裝置的通道區。如本發明所屬技術領域中具有通常知識者可輕易理解的，在留下第一半導體材料52以形成奈米片的實施例中，內間隔物形成於第二半導體材料54之端部的附近。
實施例可實現多個優點。所揭露的方法或結構藉由在內間隔物與源極/汲極區112之間形成氣隙來降低奈米片場效電晶體裝置的寄生電容。此外，使用半導體材料（例如，矽）作為材料層56來促進源極/汲極區112的磊晶成長。
第20圖是根據一些實施例，繪示出製造半導體裝置之方法的流程圖。應理解的是，第20圖所示的實施例方法僅是許多可能的實施例方法中的一個示例。本發明所屬技術領域中具有通常知識者可理解到許多變化、替代、及修改。舉例而言，可添加、移除、替換、重新配置、或重複第20圖所繪示的各種步驟。
參照第20圖，在步驟1010，形成虛設閘極結構於奈米結構上方及鰭片上方，奈米結構在鰭片上，鰭片突出於基板上方，奈米結構包括第一半導體材料及第二半導體材料的交替層。在步驟1020，形成開口於虛設閘極結構之兩側的奈米結構中，開口露出第一半導體材料的端部及第二半導體材料的端部。在步驟1030，凹入第一半導體材料之露出的端部，以形成凹槽。在步驟1040，形成虛設內間隔物於凹槽中及材料層於凹槽中的虛設內間隔物上。在步驟1050，在形成材料層後，形成源極/汲極區於開口中。在步驟1060，在形成源極/汲極區後，移除虛設閘極結構以露出設置在虛設閘極結構下方的第一半導體材料及第二半導體材料。在步驟1070，移除露出的第一半導體材料及虛設內間隔物，其中第二半導體材料留下並形成複數個奈米片，其中在移除虛設內間隔物後露出材料層。在步驟1080，形成內間隔物於複數個奈米片之兩端的源極/汲極區之間，其中每個內間隔物封住每個內間隔物與材料層之間的氣隙。
一實施例中，半導體裝置，包括：鰭片，突出於基板上方；多個源極/汲極區，位於鰭片上方；多個奈米片，位於源極/汲極區之間，其中奈米片包括第一半導體材料；多個內間隔物，位於奈米片之間及奈米片的兩端，其中在每個內間隔物與源極/汲極區的相應的源極/汲極區之間具有氣隙；以及閘極結構，位於鰭片上方及源極/汲極區之間。一實施例中，奈米片彼此平行且平行於基板的主要上表面。一實施例中，半導體裝置更包括材料層，位於每個內間隔物與相應的源極/汲極區之間，其中氣隙位於每個內間隔物與材料層之間。一實施例中，材料層是第二半導體材料的一層。一實施例中，第一半導體材料與第二半導體材料相同。一實施例中，源極/汲極區在奈米片之間具有朝向內間隔物延伸的複數個突起（protrusion），其中材料層在突起上順應性地延伸。一實施例中，材料層是第一介電材料的一層，且內間隔物包括第二介電材料。一實施例中，第一介電材料與第二介電材料相同。一實施例中，氣隙被封在每個內間隔物與相應的源極/汲極區之間及奈米片中鄰近的奈米片之間的空間中。一實施例中，每個內間隔物具有朝向閘極結構的凹面。
一實施例中，半導體裝置，包括：鰭片，突出於基板上方；閘極結構，位於鰭片上方；多個源極/汲極區，位於閘極結構之兩側的鰭片上；第一通道層及第二通道層，設置在源極/汲極區之間且彼此平行，其中閘極結構包繞第一通道層及第二通道層；以及多個內間隔物，設置在第一通道層的多個端部（end portion）與第二通道層的多個端部之間，其中在內間隔物與源極/汲極區之間具有多個氣隙。一實施例中，半導體裝置更包括材料層，位於內間隔物與源極/汲極區之間，其中氣隙位於內間隔物與材料層之間。一實施例中，材料層是一半導體層。一實施例中，材料層是介電層。一實施例中，內間隔物與材料層包括相同的介電材料。一實施例中，每個內間隔物具有朝向閘極結構的第一凹面，且具有朝向源極/汲極區的第二凹面。
一實施例中，半導體裝置的形成方法，包括：形成虛設閘極結構於奈米結構及鰭片上方，奈米結構在鰭片上，鰭片突出於基板上方，奈米結構包括第一半導體材料及第二半導體材料的交替層；形成多個開口於虛設閘極結構之兩側的奈米結構中，開口露出第一半導體材料的多個端部及第二半導體材料的多個端部；凹入第一半導體材料的露出的端部，以形成多個凹槽；形成多個虛設內間隔物於凹槽中及材料層於凹槽中的虛設內間隔物上；在形成材料層後，形成多個源極/汲極區於開口中；在形成源極/汲極區後，移除虛設閘極結構以露出設置在虛設閘極結構下方的第一半導體材料及第二半導體材料；移除露出的第一半導體材料及虛設內間隔物，其中第二半導體材料留下並形成複數個奈米片，其中在移除虛設內間隔物後露出材料層；以及形成多個內間隔物於奈米片之兩端的源極/汲極區之間，其中每個內間隔物封住每個內間隔物與材料層之間的氣隙。一實施例中，半導體裝置的形成方法更包括在形成內間隔物後，形成包繞奈米片的替換閘極結構。一實施例中，形成材料層包括使用半導體材料形成材料層。一實施例中，形成材料層包括使用介電材料形成材料層。
以上概述數個實施例之特點，以便在本發明所屬技術領域中具有通常知識者可更好地了解本發明的各個方面。在本發明所屬技術領域中具有通常知識者，應理解其可輕易地利用本發明實施例為基礎，設計或修改其他製程及結構，以達到及此中介紹的實施例之相同的目的及/或優點。在本發明所屬技術領域中具有通常知識者，也應理解此類等效的結構並無背離本發明的精神與範圍，且其可於此作各種的改變、取代、及替換而不背離本發明的精神與範圍。
50:基板 52:第一半導體材料 52A,52B,52C,52D:層 52R:凹槽 53:間隙 54:第二半導體材料 54A,54B,54C,54D:層 54:奈米片 55:虛設內間隔物層 56:材料層 57:材料層 64:多層堆疊 90:半導體鰭片 91:鰭片結構 92:奈米結構 94:遮罩 94A:第一遮罩層 94B:第二遮罩層 96:隔離區 97:虛設介電層 100:奈米片場效電晶體裝置 100A:奈米片場效電晶體裝置 102:虛設閘極 103:凹槽 104:遮罩 104A:第一遮罩層 104B:第二遮罩層 107:閘極間隔物層 108:第一子層 109:第二子層 110:開口 112:源極/汲極區 112C:中心軸 112P:突起 114:第一層間介電質 116:接觸蝕刻停止層 120:閘極介電層 122:閘極電極 123:閘極堆疊 131:內間隔物層 131S1,131S2:表面 132:區域 133:氣隙 133U:上部 133L:下部 D:距離 H:高度 H1:第一數值 H2:第二數值 S:距離 T:厚度 W:寬度
由以下的詳細敘述配合所附圖式，可最好地理解本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用於說明。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。 第1圖是根據一些實施例，以三維視圖繪示出奈米片場效電晶體（nanosheet field-effect transistor，NSFET）裝置的示例。 第2、3A、3B、4A、4B、5A、5B、及6-17圖是根據一實施例，繪示出奈米片場效電晶體裝置在各種製造階段的剖面圖。 第18及19圖是根據另一實施例，繪示出奈米片場效電晶體裝置在某一製造階段的剖面圖。 第20圖是在一些實施例中形成半導體裝置之方法的流程圖。
50:基板
54:第二半導體材料
56:材料層
90:半導體鰭片
100:奈米片場效電晶體裝置
108:第一子層
109:第二子層
112:源極/汲極區
114:第一層間介電質
116:接觸蝕刻停止層
120:閘極介電層
122:閘極電極
123:閘極堆疊
131:內間隔物層
132:區域
133:氣隙

Claims (13)

  1. 一種半導體裝置，包括：一鰭片，突出於一基板上方；多個源極/汲極區，位於該鰭片上方；多個奈米片，位於該些源極/汲極區之間，其中該些奈米片包括一第一半導體材料；多個內間隔物，位於該些奈米片之間及該些奈米片的兩端，其中在每個內間隔物與該些源極/汲極區的一相應的源極/汲極區之間具有一氣隙；一材料層，位於每個內間隔物與該相應的源極/汲極區之間，其中該氣隙位於每個內間隔物與該材料層之間；以及一閘極結構，位於該鰭片上方及該些源極/汲極區之間。
  2. 如請求項1之半導體裝置，其中該些奈米片彼此平行且平行於該基板的一主要上表面。
  3. 如請求項1之半導體裝置，其中該材料層是一第二半導體材料的一層。
  4. 如請求項3之半導體裝置，其中該第一半導體材料與該第二半導體材料相同。
  5. 如請求項4之半導體裝置，其中該些源極/汲極區在該些奈米片之間具有朝向該些內間隔物延伸的複數個突起(protrusion)，其中該材料層在該些突起上順應性地延伸。
  6. 如請求項1之半導體裝置，其中該材料層是一第一介電材料的一層，且該些內間隔物包括一第二介電材料。
  7. 如請求項6之半導體裝置，其中該第一介電材料與該第二介電材料相同。
  8. 如請求項1或2之半導體裝置，其中該氣隙被封在每個內間隔物與該相應的源極/汲極區之間及該些奈米片中鄰近的奈米片之間的一空間中。
  9. 如請求項1或2之半導體裝置，其中每個內間隔物具有朝向該閘極結構的一凹面。
  10. 一種半導體裝置，包括：一鰭片，突出於一基板上方；一閘極結構，位於該鰭片上方；多個源極/汲極區，位於該閘極結構之兩側的該鰭片上；一第一通道層及一第二通道層，設置在該些源極/汲極區之間且彼此平行，其中該閘極結構包繞該第一通道層及該第二通道層；以及多個內間隔物，設置在該第一通道層的多個端部(end portion)與該第二通道層的多個端部之間，其中在該些內間隔物與該些源極/汲極區之間具有多個氣隙，其中每個內間隔物具有朝向該閘極結構的一第一凹面，且具有朝向該些源極/汲極區的一第二凹面。
  11. 一種半導體裝置的形成方法，包括：形成一虛設閘極結構於一奈米結構及一鰭片上方，該奈米結構在該鰭片上，該鰭片突出於一基板上方，該奈米結構包括一第一半導體材料及一第二半導體材料的交替層；形成多個開口於該虛設閘極結構之兩側的該奈米結構中，該些開口露出該第一半導體材料的多個端部及該第二半導體材料的多個端部； 凹入該第一半導體材料的該些露出的端部，以形成多個凹槽；形成多個虛設內間隔物於該些凹槽中及一材料層於該些凹槽中的該些虛設內間隔物上；在形成該材料層後，形成多個源極/汲極區於該些開口中；在形成該些源極/汲極區後，移除該虛設閘極結構以露出設置在該虛設閘極結構下方的該第一半導體材料及該第二半導體材料；移除該露出的第一半導體材料及該些虛設內間隔物，其中該第二半導體材料留下並形成複數個奈米片，其中在移除該些虛設內間隔物後露出該材料層；以及形成多個內間隔物於該些奈米片之兩端的該些源極/汲極區之間，其中每個內間隔物封住每個內間隔物與該材料層之間的一氣隙。
  12. 如請求項11之半導體裝置的形成方法，更包括在形成該些內間隔物後，形成包繞該些奈米片的一替換閘極結構。
  13. 如請求項11或12之半導體裝置的形成方法，其中形成該材料層包括使用一半導體材料形成該材料層或使用一介電材料形成該材料層。
TW109146813A 2019-12-30 2020-12-30 半導體裝置及其形成方法 TWI762129B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962955154P 2019-12-30 2019-12-30
US62/955,154 2019-12-30
US16/882,965 2020-05-26
US16/882,965 US11227956B2 (en) 2019-12-30 2020-05-26 Nanosheet field-effect transistor device and method of forming

Publications (2)

Publication Number Publication Date
TW202139462A TW202139462A (zh) 2021-10-16
TWI762129B true TWI762129B (zh) 2022-04-21

Family

ID=76310423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146813A TWI762129B (zh) 2019-12-30 2020-12-30 半導體裝置及其形成方法

Country Status (4)

Country Link
US (4) US11227956B2 (zh)
KR (1) KR102399747B1 (zh)
DE (1) DE102020115120B4 (zh)
TW (1) TWI762129B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024650B2 (en) * 2019-04-26 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and a method for fabricating the same
US11227956B2 (en) * 2019-12-30 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nanosheet field-effect transistor device and method of forming
KR102749182B1 (ko) * 2020-01-14 2025-01-03 삼성전자주식회사 반도체 장치
KR102890787B1 (ko) * 2020-04-07 2025-11-26 삼성전자주식회사 게이트 스페이서를 갖는 반도체 소자들
KR102892984B1 (ko) * 2020-12-01 2025-12-01 삼성전자주식회사 반도체 소자
US12513952B2 (en) * 2021-07-22 2025-12-30 Taiwan Semiconducor Manufacturing Company, Ltd. Method for fabricating a semiconductor device including etching nanostructures
US20230045665A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Nanostructure Field-Effect Transistor Device and Method of Forming
US12477775B2 (en) * 2021-08-05 2025-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nanostructure field-effect transistor device and method of forming
KR20230043455A (ko) 2021-09-24 2023-03-31 삼성전자주식회사 반도체 장치
US20230123484A1 (en) * 2021-10-19 2023-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US12310074B2 (en) * 2021-11-04 2025-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. NanoStructure field-effect transistor device and methods of forming
US12317540B2 (en) * 2021-11-08 2025-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor structure with isolation feature
US12310078B2 (en) * 2021-11-12 2025-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming metal gate fin electrode structure by etching back metal fill
US12402342B2 (en) * 2021-12-15 2025-08-26 International Business Machines Corporation Nanosheet device with T-shaped dual inner spacer
US12328929B2 (en) 2022-01-12 2025-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming thin dummy sidewall spacers for transistors with reduced pitches
US12471323B2 (en) 2022-01-18 2025-11-11 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US20230253451A1 (en) * 2022-02-08 2023-08-10 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and methods of formation
US20230299138A1 (en) * 2022-03-15 2023-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and manufacturing methods thereof
KR20230146316A (ko) 2022-04-12 2023-10-19 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11942425B2 (en) 2022-04-19 2024-03-26 Nanya Technology Corporation Semiconductor structure having contact structure
US11903179B2 (en) 2022-04-19 2024-02-13 Nanya Technology Corporation Method of manufacturing semiconductor structure having contact structure
TWI803375B (zh) * 2022-04-19 2023-05-21 南亞科技股份有限公司 具有接觸結構之半導體元件的製備方法
US20230343854A1 (en) * 2022-04-22 2023-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structures in semiconductor devices
US12382693B2 (en) * 2022-04-28 2025-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of formation
US12396209B2 (en) 2022-05-12 2025-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12402353B2 (en) * 2022-05-25 2025-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US12183740B2 (en) * 2022-06-06 2024-12-31 International Business Machines Corporation Stacked field-effect transistors
US20240006496A1 (en) * 2022-06-30 2024-01-04 International Business Machines Corporation Semiconductor device with robust inner spacer
KR20240020876A (ko) * 2022-08-09 2024-02-16 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US12376354B2 (en) * 2022-08-12 2025-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor and method for manufacturing the same
US20240113199A1 (en) * 2022-10-03 2024-04-04 Taiwan Semiconductor Manufacturing Company , Ltd. Semiconductor device and manufacturing method thereof
CN120359826A (zh) * 2022-12-07 2025-07-22 应用材料公司 用于全包围栅极元件的多层内部间隔物
US20240234543A1 (en) * 2023-01-05 2024-07-11 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR20240151435A (ko) * 2023-04-11 2024-10-18 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20250007831A (ko) * 2023-07-06 2025-01-14 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20250063779A1 (en) * 2023-08-14 2025-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods for forming devices with inner spacers
US12356689B2 (en) 2023-10-23 2025-07-08 Samsung Electronics Co., Ltd. Transistor stacks having insulating spacers, and related fabrication methods
KR20250080394A (ko) * 2023-11-28 2025-06-05 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180301564A1 (en) * 2017-04-12 2018-10-18 Samsung Electronics Co., Ltd. Semiconductor devices
TW201912564A (zh) * 2017-08-18 2019-04-01 美商格芯（美國）集成電路科技有限公司 在奈米片場效電晶體之內間隔件形成
US20190393357A1 (en) * 2018-06-26 2019-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire stack gaa device with inner spacer and methods for producing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954058B1 (en) 2017-06-12 2018-04-24 International Business Machines Corporation Self-aligned air gap spacer for nanosheet CMOS devices
US10361278B2 (en) 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10566438B2 (en) * 2018-04-02 2020-02-18 International Business Machines Corporation Nanosheet transistor with dual inner airgap spacers
US10847373B2 (en) * 2018-10-23 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming silicide contact in field-effect transistors
US12094972B2 (en) * 2019-05-08 2024-09-17 Globalfoundries U.S. Inc. Gate-all-around field effect transistors having end portions of nanosheet channel layers adjacent to source/drain regions being wider than the center portions
KR102754166B1 (ko) * 2019-05-17 2025-01-14 삼성전자주식회사 반도체 장치
US11227956B2 (en) * 2019-12-30 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nanosheet field-effect transistor device and method of forming

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180301564A1 (en) * 2017-04-12 2018-10-18 Samsung Electronics Co., Ltd. Semiconductor devices
TW201912564A (zh) * 2017-08-18 2019-04-01 美商格芯（美國）集成電路科技有限公司 在奈米片場效電晶體之內間隔件形成
US20190393357A1 (en) * 2018-06-26 2019-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire stack gaa device with inner spacer and methods for producing the same

Also Published As

Publication number Publication date
US12125922B2 (en) 2024-10-22
KR102399747B1 (ko) 2022-05-20
DE102020115120A1 (de) 2021-07-01
US11791421B2 (en) 2023-10-17
US20220140151A1 (en) 2022-05-05
US20210202758A1 (en) 2021-07-01
US20230369512A1 (en) 2023-11-16
DE102020115120B4 (de) 2025-01-16
KR20210086942A (ko) 2021-07-09
US11227956B2 (en) 2022-01-18
US20240372010A1 (en) 2024-11-07
TW202139462A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
TWI762129B (zh) 半導體裝置及其形成方法
TWI794900B (zh) 形成半導體裝置的方法
TWI805260B (zh) 半導體裝置及其製造方法
CN110556424A (zh) 半导体器件和制造半导体器件的方法
US11961919B2 (en) Nanostructure field-effect transistor device and method of forming
TWI780799B (zh) 半導體裝置及其製造方法
TW202125832A (zh) 半導體裝置
TW202230480A (zh) 半導體裝置及其形成方法
US20250338554A1 (en) Nanostructure field-effect transistor device and method of forming
CN116153983A (zh) 制造半导体器件的方法和半导体器件
TWI739147B (zh) 半導體裝置及其形成方法
US11615965B2 (en) Semiconductor FinFET device and method
TWI808733B (zh) 半導體裝置及其形成方法
US20250273473A1 (en) Semiconductor FinFET Device and Method
TWI888062B (zh) 製造半導體裝置的方法和半導體裝置
CN113130653B (zh) 纳米片场效应晶体管器件及其形成方法
TWI795774B (zh) 填充結構及其製造方法
TW202545336A (zh) 奈米結構場效電晶體及其形成方法