TWI803375B

TWI803375B - 具有接觸結構之半導體元件的製備方法

Info

Publication number: TWI803375B
Application number: TW111124533A
Authority: TW
Inventors: 蔡志楹; 王瑞僧; 陳益義
Original assignee: 南亞科技股份有限公司
Priority date: 2022-04-19
Filing date: 2022-06-30
Publication date: 2023-05-21
Also published as: TW202343746A; TWI840857B; TW202343781A

Abstract

本揭露提供一種半導體元件的製備方法。該製備方法包括提供一半導體基底，該半導體基底包括一主動區與一隔離結構。該製備方法還包括在該半導體基底的該主動區上形成一接觸結構。該製備方法還包括在該接觸結構的相對兩側形成一介電間隙子。該製備方法還包括在該半導體基底的該隔離結構上形成一導電元件，其中該介電間隙子具有面向該導電元件的一凹面。

Description

具有接觸結構之半導體元件的製備方法

本申請案主張美國第17/723,764及17/724,161號專利申請案之優先權(即優先權日為「2022年4月19日」)，其內容以全文引用之方式併入本文中。

本揭露關於一種半導體元件的製備方法，特別是有關於一種具有接觸結構之半導體元件的製備方法。

隨著電子工業的快速發展，半導體元件的發展已經實現了高性能與小型化。隨著半導體元件尺寸的縮小，導電特徵之間的非預期短路已成為一個關鍵問題。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的一個方面提供一種半導體元件。該半導體元件包括一半導體基底、一接觸結構、一第一導電元件、以及一第一介電間隙子結構。該半導體基底包括一主動區與一隔離結構。該接觸結構位於該半導體基底的該主動區上。該第一導電元件位於該半導體基底的該隔離結構上。該第一介電間隙子結構位於該接觸結構與該第一導電元件之間。該第一介電間隙子結構具有面向該第一導電元件的一第一凹面。

本揭露的另一個方面提供一種半導體元件。該半導體元件包括一半導體基底、一接觸結構、以及一介電間隙子。該接觸結構位於該半導體基底上。該半接觸結構具有一第一側以及與該半第一側相對的一第二側。該半介電間隙子與該半接觸結構相鄰，並具有一第一凹面。

本揭露的另一個方面提供一種半導體元件的製備方法。該製備方法包括提供一半導體基底，該半導體基底包括一主動區與一隔離結構。該製備方法還包括在該半導體基底的該主動區上形成一接觸結構。該製備方法還包括在該接觸結構的相對兩側形成一介電間隙子。該製備方法還包括在該半導體基底的該隔離結構上形成一導電元件，其中該介電間隙子具有面向該導電元件的一凹面。

在半導體元件中，透過介電間隙子的網狀結構設計，接觸結構(例如，位元線接觸)與導電元件(例如，與電容器的接觸)可以藉由介電間隙子產生的相對較大的距離相互隔開，因此可以有效地防止接觸結構(例如，位元線接觸)與導電元件(例如，與電容器的接觸)之間不希望發生的短路。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

1:半導體元件

1A:半導體元件

2-2':橫截面線

10:半導體基底

20:接觸結構

20A:接觸結構

20B:接觸結構

20C:接觸結構

20D:接觸結構

30:導電元件

30A:導電元件

30B:導電元件

30C:導電元件

30D:導電元件

30E:導電元件

40:介電間隙子結構

40A:介電間隙子結構

40B:介電間隙子結構

40C:介電間隙子結構

40D:介電間隙子結構

40E:介電間隙子結構

45:介電間隙子

50A:介電結構

50B:介電結構

50C:介電結構

50D:介電結構

60:緩衝層

60A:緩衝材料

70:鈍化層

80:導電結構

81:導電層

82:導電層

90:硬遮罩結構

110:主動區

130:隔離結構

201:側面

202:側面

203:側向表面

204:側向表面

300:圖案犧牲層

301:彎曲表面

310:開口

360:底層

370:抗反射塗層

400:圖案遮罩層

400A:遮罩材料

401:凹面

401A:凹面

401B:凹面

401C:凹面

402:表面

402C:表面

410:介電層

410A:部分

410B:部分

420:介電層

420A:部分

420B:部分

430:介電層

440:部分

600:溝渠

600A:溝渠

600B:溝渠

600C:溝渠

600D:溝渠

600E:溝渠

800:製備方法

R1:區域

R2:區域

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。

圖1是頂視圖，例示本揭露一些實施例之半導體元件。

圖2A是橫截面圖，例示本揭露一些實施例之半導體元件。

圖2B是橫截面圖，例示本揭露一些實施例之半導體元件。

圖3A是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖3B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖4A是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖4B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖5A是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖5B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖6A是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖6B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖7A是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖7B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。

圖8是流程圖，例示本揭露一些實施例之半導體元件的製備方法。

現在用具體的語言來描述附圖中說明的本揭露的實施例，或實例。應理解的是，在此不打算限制本揭露的範圍。對所描述的實施例的任何改變或修改，以及對本文所描述的原理的任何進一步應用，都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複，但這並不一定表示一實施例的特徵適用於另一實施例，即使它們共用相同的參考數字。

應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。

本文使用的用語僅用於描述特定的實施例，並不打算局限於本發明的概念。正如本文所使用的，單數形式的”一"、"一個”及”該”也包括複數形式，除非上下文明確指出。應進一步理解，用語”包含”及”包括"，當在本說明書中使用時，指出了所述特徵、整數、步驟、操作、元素或元件的存在，但不排除存在或增加一個或多個其他特徵、整數、步驟、操作、元素、元件或其組。

圖1是頂視圖，例示本揭露一些實施例之半導體元件1。半導體元件1包括半導體基底10、一個或多個接觸結構(例如接觸結構20、20A、20B、20C與20D)、一個或多個導電元件(例如導電元件30、30A、30B、30C、30D與30E)、介電間隙子45、以及緩衝層60。應該指出的是，為了清楚起見，一些元素可以省略。

半導體基底10可包括一個或多個主動區110以及一個或多個與主動區110相鄰的隔離結構130。在一些實施例中，半導體基底10的主動區110可由隔離結構130定義。半導體基底10可包含或包括，例如，矽、摻雜矽、矽鍺、絕緣體上的矽、藍寶石上的矽、絕緣體上的矽鍺、碳化矽、鍺、砷化鎵、磷化鎵、砷化鎵磷化物、磷化銦、磷化鎵銦或任何其他IV-IV族、III-V族或I-VI族半導體材料。隔離結構130可包含或包括絕緣材料，如氧化矽、氮化矽、氮氧化矽(silicon oxynitride)，或其組合。

接觸結構20可設置或形成於半導體基底10上。在一些實施例中，接觸結構20設置或形成於半導體基底10的主動區110上。在一些實施例中，接觸結構20具有側201(也稱為”側面”或”側表面”)以及與側201相對的側202(也稱為”側面”或”側表面”)。在一些實施例中，接觸結構20更具有在側201與側202之間延伸的側表面203(也稱為”側面”)。在一些實施例中，側表面203可以是或包括一凹陷弧形表面。在一些實施例中，接觸結構20更具有在側201與側202之間延伸的側表面204(也稱為”側面”)。在一些實施例中，側表面204與側表面203相對。在一些實施例中，側表面204可以是或包括一凹陷弧形表面。

在一些實施例中，接觸結構20的側表面203與側表面204朝向相反方向凹陷。在一些實施例中，接觸結構20的側表面203與側表面204朝著接觸結構20的內部凹陷。在一些實施例中，從頂視角度看，接觸結構20的側表面203與側表面204是一凹陷弧形表面。

在一些實施例中，接觸結構20可包括導電材料，例如，摻雜多晶矽、金屬或金屬矽化物。金屬可以是，例如，鋁，銅，鎢，鈷，或其合金。金屬矽化物可以是，例如，矽化鎳、矽化鉑、矽化鈦、矽化鉬、矽化鈷、矽化鉭、矽化鎢，或類似物。在一些實施例中，接觸結構20包括摻雜的多晶矽。在一些實施例中，接觸結構20可以做為位元線接觸。

導電元件30可設置或形成於半導體基底10上。在一些實施例中，導電元件30設置或形成於半導體基底10的隔離結構130上。在一些實施例中，導電元件30具有彎曲表面301。在一些實施例中，導電元件30可包含或包括矽或金屬。金屬可包括，例如、鋁、銅、鎢或鈷。在一些實施例中，導電元件30可包括摻雜材料，包括矽(Si)、鍺(Ge)、磷(P)、砷(As)、銻(Sb)，或其任何組合。在一些實施例中，導電元件30可包含或包括摻雜多晶矽。在一些實施例中，導電元件30可包含或包括鋁、銅、鎢、鈷或其合金。在一些實施例中，導電元件30可包含或包括金屬氮化物或金屬矽化物。在一些實施例中，導電元件30可以做為接觸插塞，與電容器電連接。

介電間隙子45可以與接觸結構20相鄰，並具有至少一個凹面(例如，凹面401、401A、401B與401C)。在一些實施例中，導電元件30部分地由介電間隙子45的凹面401包圍。在一些實施例中，導電元件30的彎曲表面301的曲率大於介電間隙子45的凹面401的曲率。

在一些實施例中，介電間隙子45具有網狀結構。在一些實施例中，介電間隙子45包括複數個介電間隙子結構(例如，介電間隙子結構40、40A、40B、40C、40D與40E)以及複數個介電結構(例如，介電結構50A、50B、50C與50D)。介電結構50A、50B、50C與50D可包含或包括介電材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施例中，介電結構50A、50B、50C與50D包括氮化矽。

在一些實施例中，介電間隙子結構40、40A、40B、40C、40D與40E連接到介電結構50A、50B、50C與50D。在一些實施例中，介電間隙子結構40與40A透過介電結構50A相互連接。在一些實施例中，介電間隙子結構40與40B透過介電結構50B相互連接。在一些實施例中，介電間隙子結構40C與40D透過介電結構50C相互連接。在一些實施例中，介電間隙子結構40C與40E透過介電結構50D相互連接。

在一些實施例中，介電間隙子結構40位於接觸結構20的側201，並具有凹面401。在一些實施例中，介電間隙子結構40位於接觸結構20與導電元件30之間。在一些實施例中，介電間隙子結構40的凹面401面向導電元件30。在一些實施例中，介電間隙子結構40的凹面401圍繞導電元件30的一部分。在一些實施例中，介電間隙子結構40更具有與凹面401相對的表面402。在一些實施例中，介電間隙子結構40的表面402與接觸結構20直接接觸。在一些實施例中，介電間隙子結構40的表面402是實質上平坦的表面。

在一些實施例中，從頂視角度看，介電間隙子結構40具有U形結構。在一些實施例中，介電間隙子結構40包括介電層410、420與430。

在一些實施例中，介電層410位於接觸結構20的側201。在一些實施例中，從頂視角度看，介電層410具有U形結構。在一些實施例中，介電層410包括在接觸結構20的側201的部分410A與鄰近導電元件30的部分410B。在一些實施例中，介電層410的部分410A與接觸結構20的側201接觸。在一些實施例中，介電層410的部分410A從頂視角度看具有U形結構。在一些實施例中，介電層410的部分410A具有面向導電元件30的凹面。在一些實施例中，介電層410的部分410B與半導體基底10的隔離結構130接觸。在一些實施例中，介電層410的部分410B與導電元件30接觸。在一些實施例中，介電層410的部分410B從頂視角度看具有U形結構。在一些實施例中，介電層410的部分410B具有面向導電元件30的凹面(例如，凹面401)。介電層410可包含或包括介電材料，如氧化矽、氮化矽、氧化矽或其組合。在一些實施例中，介電層410包括氮化矽。

在一些實施例中，介電層420與介電層410相鄰。在一些實施例中，從頂視角度看，介電層420具有U形結構。在一些實施例中，介電層420包括與接觸結構20的側201相鄰的部分420A以及與導電元件30相鄰的部分420B。在一些實施例中，介電層410的部分420A與介電層410的部分410A接觸。在一些實施例中，介電層420的部分420A從頂視角度看具有U形結構。在一些實施例中，介電層420的部分420A具有面向導電元件30的凹面。在一些實施例中，介電層420的部分420B與介電層410的部分410B接觸。在一些實施例中，介電層420的部分420B從頂視角度看具有U形結構。在一些實施例中，介電層420的部分420B具有面向導電元件30的凹面。介電層420可包含或包括介電材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施例中，介電層420包括氧化矽。

在一些實施例中，介電層430與介電層420相鄰。在一些實施例中，介電層430位於介電層420的部分420A與部分420B之間。在一些實施例中，介電層430從頂視角度看具有U形結構。在一些實施例中，介電層430具有面向導電元件30的凹面。介電層430可包含或包括介電材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施例中，介電層430包括氮化矽。

在一些實施例中，導電元件30A與導電元件30相鄰。在一些實施例中，導電元件30A設置或形成於半導體基底10的隔離結構130上。

在一些實施例中，介電間隙子結構40A與導電元件30A相鄰。在一些實施例中，介電間隙子結構40A位於接觸結構20A與導電元件30A之間。在一些實施例中，介電間隙子結構40A具有面向導電元件30A的凹面401A。在一些實施例中，介電間隙子結構40A的凹面401A圍繞導電元件30A的一部分。在一些實施例中，介電間隙子結構40A更具有實質上平坦的表面，該表面與凹面401A相對，並與接觸結構20A直接接觸。在一些實施例中，介電間隙子結構40A從頂視角度看具有U形結構。

在一些實施例中，介電間隙子結構40的凹面401與介電間隙子結構40A的凹面401A朝向相反方向。

在一些實施例中，介電結構50A設置或形成於介電間隙子結構40與介電間隙子結構40A之間。在一些實施例中，介電結構50A與介電間隙子結構40及介電間隙子結構40A直接接觸。

在一些實施例中，導電元件30C與導電元件30相鄰。在一些實施例中，導電元件30C設置或形成於半導體基底10的隔離結構130 上。

在一些實施例中，介電間隙子結構40C位於接觸結構20的側202，並具有凹面401C。在一些實施例中，介電間隙子結構40C位於接觸結構20與導電元件30C之間。在一些實施例中，介電間隙子結構40C的凹面401C面向導電元件30C。在一些實施例中，介電間隙子結構40C的凹面401C圍繞導電元件30C的一部分。在一些實施例中，介電間隙子結構40C更具有與凹面401C相對的表面402C。在一些實施例中，介電間隙子結構40C的表面402C與接觸結構20直接接觸。在一些實施例中，介電間隙子結構40C的表面402C是實質上平坦的表面。在一些實施例中，介電間隙子結構40C從頂視角度看具有U形結構。

在一些實施例中，介電間隙子結構40與介電間隙子結構40C設置於接觸結構20的相對側201與202上。在一些實施例中，介電間隙子結構40的凹面401與介電間隙子結構40C的凹面401C朝向相反方向。

在一些實施例中，導電元件30B與導電元件30相鄰。在一些實施例中，導電元件30B設置或形成於半導體基底10的隔離結構130上。

在一些實施例中，介電間隙子結構40B與導電元件30B相鄰。在一些實施例中，介電間隙子結構40B位於接觸結構20B與導電元件30B之間。在一些實施例中，介電間隙子結構40B具有面向導電元件30B的凹面401B。在一些實施例中，介電間隙子結構40B的凹面401B圍繞導電元件30B的一部分。在一些實施例中，介電間隙子結構40B更具有實質上平坦的表面，該表面與凹面401B相對，並與接觸結構20B直接接觸。在一些實施例中，介電間隙子結構40B從頂視角度看具有U形結構。

在一些實施例中，介電間隙子結構40的凹面401與介電間隙子結構40B的凹面401B朝向相反方向。

在一些實施例中，介電結構50B設置或形成於介電間隙子結構40與介電間隙子結構40B之間。在一些實施例中，介電結構50B與介電間隙子結構40及介電間隙子結構40B直接接觸。

在一些實施例中，導電元件30D與導電元件30C相鄰。在一些實施例中，導電元件30D設置或形成於半導體基底10的隔離結構130上。

在一些實施例中，介電間隙子結構40D與導電元件30D相鄰。在一些實施例中，介電間隙子結構40D位於接觸結構20C與導電元件30D之間。在一些實施例中，介電間隙子結構40D具有面向導電元件30D的凹面。在一些實施例中，介電間隙子結構40D的凹面圍繞導電元件30D的一部分。在一些實施例中，介電間隙子結構40D更具有實質上平坦的表面，該表面與該凹面相對，並與接觸結構20C直接接觸。在一些實施例中，介電間隙子結構40D從頂視角度看具有U形結構。

在一些實施例中，介電間隙子結構40C的凹面401C與介電間隙子結構40D的凹面朝向相反方向。

在一些實施例中，介電結構50C設置或形成於介電間隙子結構40C與介電間隙子結構40D之間。在一些實施例中，介電結構50C與介電間隙子結構40C及介電間隙子結構40D直接接觸。

在一些實施例中，導電元件30E與導電元件30C相鄰。在一些實施例中，導電元件30E設置或形成於半導體基底10的隔離結構130上。

在一些實施例中，介電間隙子結構40E與導電元件30E相鄰。在一些實施例中，介電間隙子結構40E位於接觸結構20D與導電元件30E之間。在一些實施例中，介電間隙子結構40E具有面向導電元件30E的凹面。在一些實施例中，介電間隙子結構40E的凹面圍繞導電元件30E的一部分。在一些實施例中，介電間隙子結構40E更具有實質上平坦的表面，該表面與該凹面相對，並與接觸結構20D直接接觸。在一些實施例中，介電間隙子結構40E從頂視角度看具有U形結構。

在一些實施例中，介電結構50D設置或形成於介電間隙子結構40C與介電間隙子結構40D之間。在一些實施例中，介電結構50D與介電間隙子結構40C及介電間隙子結構40D直接接觸。

緩衝層60可以是由接觸結構20、20A、20B、20C與20D以及介電間隙子45定義的圖案層。在一些實施例中，緩衝層60與介電間隙子45直接接觸。緩衝層60可以形成為疊層或單層，包括氧化矽、氮化矽、氮氧化矽、氧化氮化矽(silicon nitride oxide)、摻氟矽酸鹽等。在一些實施例中，緩衝層60包括氮化矽。

根據本揭露的一些實施例，透過介電間隙子45的網狀結構設計，接觸結構20與導電元件30可以藉由介電間隙子45產生的相對較大的距離相互隔開，因此可以有效地防止接觸結構20(例如，位元線接觸)與導電元件30(例如，與電容器的接觸)之間不希望發生的短路。

此外，根據本揭露的一些實施例，介電間隙子45具有至少一個面向導電元件30的凹陷弧形表面，導電元件30可以由介電間隙子45 部分包圍。因此，在製備期間，接觸結構20與導電元件30之間的電隔離可以由接觸結構20與導電元件30的相對較大的移位公差來實現。因此，半導體元件1的可靠性得到提高，製程穩定性與製程容許範圍(process window)都得到提高。

此外，根據本揭露的一些實施例，由於介電間隙子45的特定網狀結構定義了接觸結構20的形狀設計，接觸結構20的接觸面積可以增加。因此，電阻可以減少，因此可以提高電性能。

圖2A是橫截面圖，例示本揭露一些實施例之半導體元件1。在一些實施例中，圖2A是沿圖1中的橫截面線2-2'的橫截面圖。

在一些實施例中，半導體元件1包括半導體基底10、一個或多個接觸結構(例如接觸結構20)、一個或多個導電元件(例如導電元件30與30C)、介電間隙子45、緩衝層60、鈍化層70、導電結構80、以及硬遮罩結構90。

半導體基底10可包括一個或多個主動區110以及一個或多個與主動區110相鄰的隔離結構130。在一些實施例中，半導體基底10的主動區110可由隔離結構130定義。半導體基底10可包含或包括，例如，矽、摻雜矽、矽鍺、絕緣體上的矽、藍寶石上的矽、絕緣體上的矽鍺、碳化矽、鍺、砷化鎵、磷化鎵、砷化鎵磷化物、磷化銦、磷化鎵銦或任何其他IV-IV族、III-V族或I-VI族半導體材料。隔離結構130可包含或包括絕緣材料，如氧化矽、氮化矽、氮氧化矽，或其組合。

在一些實施例中，接觸結構20設置或形成於半導體基底10的主動區110上。在一些實施例中，接觸結構20的一部分設置或形成於半導體基底10的隔離結構130上。

在一些實施例中，導電元件30設置或形成於半導體基底10的隔離結構130上。在一些實施例中，導電元件30的一部分設置於半導體基底10的主動區110上並與之間隔開。在一些實施例中，導電元件30與接觸結構20間隔開。在一些實施例中，導電元件30藉由半導體基底10的介電間隙子結構40與隔離結構130而與接觸結構20間隔開。

在一些實施例中，導電元件30C設置或形成於半導體基底10的隔離結構130上。在一些實施例中，導電元件30C藉由介電間隙子45與半導體基底10的隔離結構130間隔開。在一些實施例中，導電元件30C設置或形成於半導體基底10的主動區110的一部分上。在一些實施例中，導電元件30C與接觸結構20間隔開。在一些實施例中，導電元件30C藉由半導體基底10的介電間隙子結構40與隔離結構130而與接觸結構20間隔開。

在一些實施例中，導電元件30與30C可包含或包括矽或金屬。金屬可包括，例如，鋁、銅、鎢或鈷。在一些實施例中，導電元件30與30C可包括摻雜材料，包括矽(Si)、鍺(Ge)、磷(P)、砷(As)、銻(Sb)，或其任何組合。在一些實施例中，導電元件30與30C可包含或包括摻雜多晶矽。在一些實施例中，導電元件30與30C可包含或包括鋁、銅、鎢、鈷或其合金。在一些實施例中，導電元件30與30C可包含或包括金屬氮化物或金屬矽化物。在一些實施例中，每個導電元件30與30C可以做為接觸插塞，與電容器電連接。

介電間隙子45可以與接觸結構20相鄰。在一些實施例中，介電間隙子45的介電層420設置或形成於介電間隙子45的介電層410上。在一些實施例中，介電間隙子45的介電層430設置或形成於介電間隙子45的介電層420上。

介電層420可包含或包括介電材料，如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施例中，介電層420包括氮化矽。介電層420可包含或包括介電材料，如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施例中，介電層420包括氧化矽。介電層430可包含或包括介電材料，如氧化矽、氮化矽、氮氧化矽或其組合。在一些實施例中，介電層430包括氮化矽。

在一些實施例中，緩衝層60與介電間隙子45直接接觸。在一些實施例中，緩衝層60與半導體基底10的主動區110及隔離結構130直接接觸。

在一些實施例中，鈍化層70設置或形成於緩衝層60上。在一些實施例中，鈍化層70與緩衝層60直接接觸。鈍化層70可以形成為疊層或單層，包括氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻氟矽酸鹽等。在一些實施例中，鈍化層70包括氧化矽。

導電結構80可設置於半導體基底10上。在一些實施例中，導電結構80的一個或多個部分設置於接觸結構20上。在一些實施例中，部分的導電結構80設置於緩衝層60上。在一些實施例中，部分的導電結構80設置於鈍化層70上。

在一些實施例中，導電結構80包括導電層81與82。在一些實施例中，導電層81的一個或多個部分設置於接觸結構20上。在一些實施例中，部分的導電層81設置於緩衝層60上。在一些實施例中，部分的導電層81設置於鈍化層70上。在一些實施例中，導電層82設置於導電層81上。導電層81可包含，例如，多晶矽或氮化鈦。導電層82可包含，例如，銅、鎳、鈷、鋁或鎢。在一些實施例中，導電結構80(例如，導電層81與82)包括位元線層。

硬遮罩結構90可設置於導電結構80上。在一些實施例中，硬遮罩結構90的每個部分設置於相鄰的介電間隙子結構(例如，介電間隙子結構40與40C)之間。

根據一些實施例，隨著介電間隙子45的網狀結構的設計，儘管接觸結構20沒有形成在準確的預定位置上(例如，導電元件30C的大部分接觸圖2A所示的半導體元件1的主動區110，而不是導電元件30C大部分接觸半導體元件的隔離結構130)，接觸結構20與導電元件30之間的電隔離可以由介電間隙子45來實現。

圖2B是橫截面圖，例示本揭露一些實施例之半導體元件1A。在一些實施例中，圖2B是沿圖1中的橫截面線2-2'的橫截面圖。半導體元件1A與圖2A中所示的半導體元件1相似，其間的差異如下。類似部件的描述被省略了。

在一些實施例中，導電元件30C設置或形成於半導體基底10的隔離結構130上。在一些實施例中，導電元件30C設置或形成於半導體基底10的主動區110的一部分上。在一些實施例中，導電元件30C與半導體基底10的隔離結構130的一部分直接接觸。在一些實施例中，導電元件30C與接觸結構20間隔開。在一些實施例中，導電元件30C藉由介電間隙子結構40與半導體基底10的隔離結構130而與接觸結構20間隔開。在一些實施例中，導電元件30與30C中的每一個可以做為接觸插塞，與電容器電連接。

根據一些實施例，隨著介電間隙子45的網狀結構的設計，儘管接觸結構20沒有形成在準確的預定位置上(例如，只有導電元件30C的一小部分接觸圖2B所示的半導體元件1A的隔離結構130，而不是導電元件30C大部分接觸半導體元件的隔離結構130)，接觸結構20與導電元件30之間的電隔離可以由介電間隙子45來實現。

圖3A至圖7B是各個製備階段，例示本揭露一些實施例之半導體元件1的製備方法。

圖3A與圖3B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。在一些實施例中，圖3A是例示圖3B中一部分結構的的頂視圖。

參照圖3A與圖3B，可以提供半導體基底10。半導體基底10可包含，例如，矽、摻雜矽、矽鍺、絕緣體上的矽、藍寶石上的矽、絕緣體上的矽鍺、碳化矽、鍺、砷化鎵、磷化鎵、砷化鎵磷化物、磷化銦、磷化鎵銦、或任何其他IV-IV族、III-V族或I-VI族半導體材料。

仍然參考圖3A與圖3B，可以在半導體基底10中形成隔離結構130，並且半導體基底10的主動區域110可以由隔離結構130定義。可以執行微影製程(photolithography process)來對半導體基底10定圖形(pattern)，以定義複數個主動區110的位置。在微影製程之後可執行蝕刻製程，以在半導體基底10中形成複數個溝渠。在蝕刻製程之後，可藉由沉積製程使用如氧化矽、氮化矽、氧化氮化矽或摻氟矽酸鹽的絕緣材料來填充複數個溝渠。在沉積製程之後，可以執行平面化製程，如化學機械研磨，以移除多餘的材料，並為後續的製程步驟提供實質上平坦的表面，並共形地形成隔離結構130與主動區110。

仍然參照圖3A與圖3B，在半導體基底10上可以形成緩衝材料60A。緩衝材料60A可以形成為疊層或單層，包括氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻氟矽酸鹽等。

仍然參照圖3A與圖3B，在緩衝材料60A上可以形成底層360。在一些實施例中，底層360包括有機材料。在一些實施例中，底層360包括聚合物材料。在一些實施例中，底層360做為平面化層。在一些實施例中，底層360的厚度約為200奈米。

仍然參考圖3A與圖3B，抗反射塗層370可以形成在底層360上。在一些實施例中，抗反射塗層370與底層360直接接觸。在一些實施例中，抗反射塗層370包括無機材料。在一些實施例中，抗反射塗層370包括氮氧化矽。在一些實施例中，抗反射塗層370可包括具有不同矽與氧(Si/O)原子比的兩個次塗層。在一些實施例中，抗反射塗層370的厚度約為30奈米。

仍然參照圖3A與圖3B，可以在緩衝材料60A上形成圖案犧牲層300。在一些實施例中，圖案犧牲層300形成在抗反射塗層370上。在一些實施例中，圖案犧牲層300具有開口310，以曝露半導體基底10的區域R2。在一些實施例中，半導體基底10的區域R1由圖案犧牲層300覆蓋。

在一些實施例中，圖案犧牲層300可包括可灰化硬遮罩層。在一些實施例中，圖案犧牲層300包括碳基材料。在一些實施例中，圖案犧牲層300包括無定形(amorphous)碳。在一些實施例中，圖案犧牲層300的厚度約為60奈米。

圖4A與圖4B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。在一些實施例中，圖4A是例示圖4B中一部分結構的頂視圖。

參照圖4A與圖4B，可以在圖案犧牲層300上與開口310中形成遮罩材料。在一些實施例中，遮罩材料400A包括氧化物，例如，氧化矽。在一些實施例中，遮罩材料400A覆蓋圖案犧牲層300。

圖5A與圖5B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。在一些實施例中，圖5A是例示圖5B中一部分結構的頂視圖。

參照圖5A與圖5B，可移除圖案犧牲層300，以形成圖案遮罩層400。在一些實施例中，圖案犧牲層300的開口310之外的部分遮罩材料400A被移除，例如，藉由蝕刻。在一些實施例中，在圖案犧牲層300的開口外的遮罩材料400A的部分被移除後，遮罩材料400A的剩餘部分在圖案犧牲層300的開口310中形成圖案遮罩層400。在一些實施例中，圖案犧牲層300是藉由熱處理來移除。在一些實施例中，圖案犧牲層300包含碳，在熱處理下引入氧氣與碳反應形成二氧化碳氣體做為副產品，並在緩衝材料60A上形成圖案犧牲層300。

在一些實施例中，圖案遮罩層400曝露半導體基底10的區域R1。在一些實施例中，圖案遮罩層400包括複數個部分440，以覆蓋半導體基底10的區域R2。

圖6A與圖6B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。在一些實施例中，圖6B是沿圖6A中的橫截面線2-2'的橫截面圖。

參照圖6A與圖6B，可根據圖案遮罩層400來移除一部分緩衝材料60A，以形成緩衝層60，以曝露半導體基底10的區域R1，並且可移除圖案遮罩層400。

在一些實施例中，在半導體基底10的區域R1上形成一個或多個接觸結構(例如接觸結構20、20A、20B、20C與20D)。在一些實施例中，在半導體基底10的區域R1上形成介電間隙子45。在一些實施例中，在半導體基底10的區域R2上形成一個或多個溝渠(例如，溝渠600、600A、600B、600C、600D與600E)。

在一些實施例中，在半導體基底10的主動區110上形成一個或多個接觸結構(例如，接觸結構20、20A、20B、20C與20D)。在一些實施例中，在接觸結構20、20A、20B、20C與20D中至少一個的相對側201與202上形成介電間隙子45(例如，介電間隙子結構40與40C)。

圖7A與圖7B是一個或多個製備階段，例示本揭露一些實施例之半導體元件的製備方法。在一些實施例中，圖7B是沿圖7A中的橫截面線2-2'的橫截面圖。

參照圖7A與圖7B，在半導體基底10的隔離結構130上形成一個或多個導電元件(例如，導電元件30、30A、30B、30C、30D與30E)。在一些實施例中，在半導體基底10的區域R2上形成導電元件30、30A、30B、30C、30D與30E。在一些實施例中，可在溝渠600、600A、600B、600C、600D與600E中填充導電材料以形成導電元件30、30A、30B、30C、30D與30E。在一些實施例中，導電材料可以是多晶矽或摻雜多晶矽。因此，形成半導體元件1。

圖8是流程圖，例示本揭露一些實施例之半導體元件的製備方法800。

製備方法800從操作S81開始，其中提供包括一主動區與一隔離結構的一半導體基底。

製備方法800繼續進行操作S82，其中在該半導體基底的該主動區上形成一接觸結構。

製備方法800繼續進行操作S83，其中在該接觸結構的相對兩側形成一介電間隙子。

製備方法800繼續進行操作S84，其中在該半導體基底的該隔離結構上形成一導電元件。在一些實施例中，該介電間隙子具有面向該導電元件的一凹面。

製備方法800僅僅是一個例子，並不打算將本揭露的內容限制在申請專利範圍中明確提到的範圍之外。可以在製備方法800的每個操作之前、期間或之後提供額外的操作，並且所述的一些操作可以被替換、消除或移動以用於該製備方法的額外實施例。在一些實施例中，製備方法800可包括圖8中未描繪的進一步操作。在一些實施例中，製備方法800可包括圖8中描繪的一個或多個操作。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。

再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。