[go: up one dir, main page]

TWI752911B - 具有低導通電阻的橫向功率積體裝置 - Google Patents

具有低導通電阻的橫向功率積體裝置 Download PDF

Info

Publication number
TWI752911B
TWI752911B TW105122140A TW105122140A TWI752911B TW I752911 B TWI752911 B TW I752911B TW 105122140 A TW105122140 A TW 105122140A TW 105122140 A TW105122140 A TW 105122140A TW I752911 B TWI752911 B TW I752911B
Authority
TW
Taiwan
Prior art keywords
region
insulating field
integrated device
channel
power integrated
Prior art date
Application number
TW105122140A
Other languages
English (en)
Other versions
TW201724512A (zh
Inventor
朴柱元
高光植
李相賢
Original Assignee
南韓商Ｓｋ海力士系統集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150191107A external-priority patent/KR102385949B1/ko
Priority claimed from KR1020150191115A external-priority patent/KR102385950B1/ko
Application filed by 南韓商Ｓｋ海力士系統集成電路有限公司 filed Critical 南韓商Ｓｋ海力士系統集成電路有限公司
Publication of TW201724512A publication Critical patent/TW201724512A/zh
Application granted granted Critical
Publication of TWI752911B publication Critical patent/TWI752911B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/655—Lateral DMOS [LDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/155—Shapes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/115—Resistive field plates, e.g. semi-insulating field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種橫向功率積體裝置包括：源極區和汲極區，它們設置在半導體層內，並且在第一方向上彼此間隔開；漂移區，設置在半導體層內並且包圍汲極區；通道區，在第一方向上佈置在源極區與漂移區之間；多個平面絕緣場板，它們設置在漂移區之上，並且在第二方向上彼此間隔開；多個溝槽絕緣場板，它們設置在漂移區內；閘極絕緣層，形成在通道區之上；以及閘極電極，形成在閘極絕緣層之上。溝槽絕緣場板中的每個在第二方向上設置在平面絕緣場板之間。

Description

具有低導通電阻的橫向功率積體裝置 相關申請案之交互參考
本申請要求於2015年12月31日提交的申請號為10-2015-0191107的韓國專利申請和於2015年12月31日提交的申請號為10-2015-0191115的韓國專利申請的優先權，其全部內容通過引用合併於此。
本發明的各種實施例涉及功率半導體裝置，更具體地，涉及具有低導通電阻值的橫向功率積體裝置。
具有控制器和驅動器二者功能的積體裝置通常稱作為智慧功率裝置(smart power device)。通常，智慧功率裝置的輸出電路可以被設計成包括以高電壓操作的功率積體裝置，例如，橫向雙擴散MOS(LDMOS)電晶體。在功率積體裝置中，LDMOS電晶體的擊穿電壓(例如，汲極接面擊穿電壓和閘極介電質擊穿電壓)是直接影響LDMOS電晶體的穩定操作的重要因素。另外，LDMOS電晶體的導通電阻(Ron)值也是影響LDMOS電晶體的電氣特性(例如，LDMOS電晶體的電流驅動能力)的重要因素。
為了提高LDMOS電晶體的汲極接面擊穿電壓，必須降低在汲極區與通道區之間的漂移區的摻雜濃度，或者必須增大與漂移區中電流 路徑的長度相對應的漂移區中載子的漂移長度。然而，在這種情況下，可以增大LDMOS電晶體的導通電阻(Ron)，而降低了LDMOS電晶體的電流驅動能力。當汲極區與通道區之間的漂移區的摻雜濃度增大，或者漂移區的漂移長度減小時，可以減小LDMOS電晶體的導通電阻(Ron)，由此提高LDMOS電晶體的電流驅動能力，然而LDMOS電晶體的汲極接面擊穿電壓可以降低。即，在LDMOS電晶體中，導通電阻和汲極接面擊穿電壓可以具有一種權衡的關係。
各種實施例涉及具有低導通電阻值的橫向功率積體裝置。
根據一個實施例，一種橫向功率積體裝置包括：源極區和汲極區，它們設置在半導體層內，並且在第一方向上彼此間隔開，其中，半導體層具有第一導電性，其中，源極區和汲極區中的每個具有第二導電性；漂移區，具有第二導電性，設置在半導體層內，並且包圍汲極區；通道區，在第一方向上佈置在源極區與漂移區之間；多個平面絕緣場板，它們設置在漂移區之上，並且在第二方向上彼此間隔開，其中，第二方向與第一方向相交；多個溝槽絕緣場板，它們設置在漂移區內，其中，溝槽絕緣場板中的每個在第二方向上設置在平面絕緣場板之間；閘極絕緣層，形成在通道區之上；以及閘極電極，形成在閘極絕緣層之上。
根據另一個實施例，一種橫向功率積體裝置包括：源極區和汲極區，它們設置在半導體層內，並且在第一方向上彼此間隔開，其中，半導體層具有第一導電性，其中，源極區和汲極區中的每個具有第二導電性；汲極區，具有第二導電性，並且設置在漂移區內；多個平面絕緣場板， 它們設置在漂移區之上，並且在第二方向上彼此間隔開，其中，第二方向與第一方向相交；閘極疊層，包括閘極絕緣層和閘極電極，設置在源極區與漂移區之間的通道區之上，並且還在漂移區的一部分之上延伸；以及多個閘極延伸部，它們從閘極電極起延伸至平面絕緣場板之上。
100:橫向功率積體裝置
102:P型半導體層
104:P型基體區
106:N型漂移區
107:累積區
108:P型基體接觸區
110:N型源極區
112:N型汲極區
114:閘極絕緣層
116:閘極電極
116-1:第一側壁
116-2:第二側壁
116E:閘極延伸部
120:通道區
121:第一通道區
122:第二通道區
130:平面絕緣場板
131:第一側壁
132:第二側壁
140:溝槽絕緣場板
141:第一側壁
142:第二側壁
151:第一延伸線
152:第二延伸線
200:橫向功率積體裝置
216:閘極電極
216-1:第一側壁
216-2:第二側壁
216E:閘極延伸部
230:平面絕緣場板
231:第一側壁
232:第二側壁
240:溝槽絕緣場板
241:第一側壁
242:第二側壁
251:第一延伸線
252:第二延伸線
300:橫向功率積體裝置
316:閘極電極
316-1:第一側壁
316-2:第二側壁
316E:閘極延伸部
330:平面絕緣場板
331:第一側壁
332:第二側壁
340:溝槽絕緣場板
341:第一側壁
342:第二側壁
351:第一延伸線
352:第二延伸線
400:橫向功率積體裝置
407-1:第一累積區
414:閘極絕緣層
416:閘極電極
416-1:第一側壁
416-2:第二側壁
416E:閘極延伸部
430:平面絕緣場板
431:第一側壁
432:第二側壁
440:溝槽絕緣場板
441:第一側壁
442:第二側壁
451:第一延伸線
452:第二延伸線
500:橫向功率積體裝置
507-1:第一累積區
507-2:第二累積區
514:閘極絕緣層
516:閘極電極
530:平面絕緣場板
531:第一側壁
532:第二側壁
540:溝槽絕緣場板
541:第一側壁
542:第二側壁
551:第一延伸線
552:第二延伸線
516:閘極電極
516-1:第一側壁
516-2:第二側壁
516E:閘極延伸部
600:橫向功率積體裝置
602:P型半導體層
604:P型基體區
606:N型漂移區
606A:第一N型漂移區
606B:第二N型漂移區
607:累積層
608:P型基體接觸區
610:N型源極區
612:N型汲極區
614:閘極絕緣層
616:閘極電極
616E:閘極延伸部
620:通道區
621:第一通道區
622:第二通道區
630:平面絕緣場板
鑒於附圖和所附具體描述，本發明的各種實施例將變得更加顯然，其中：圖1為圖示了根據一個實施例的不具有閘極電極的橫向功率積體裝置的佈局圖；圖2為圖示了根據一個實施例的具有閘極電極的橫向功率積體裝置的佈局圖；圖3為沿著圖2的線I-I'截取的剖視圖；圖4為沿著圖2的線II-II'截取的剖視圖；圖5為圖示了根據另一個實施例的不具有閘極電極的橫向功率積體裝置的佈局圖；圖6為圖示了根據另一個實施例的具有閘極電極的橫向功率積體裝置的佈局圖；圖7為圖示了根據又一個實施例的不具有閘極電極的橫向功率積體裝置的佈局圖；圖8為圖示了根據又一個實施例的具有閘極電極的橫向功率積體裝置的佈局圖；圖9為圖示了根據再一個實施例的不具有閘極電極的橫向功率積體裝 置的佈局圖；圖10為圖示了根據再一個實施例的具有閘極電極的橫向功率積體裝置的佈局圖；圖11為沿著圖10的線III-III'截取的剖視圖；圖12為沿著圖10的線IV-IV'截取的剖視圖；圖13為圖示了根據另外一個實施例的不具有閘極電極的橫向功率積體裝置的佈局圖；圖14為圖示了根據另外一個實施例的具有閘極電極的橫向功率積體裝置的佈局圖；圖15為沿著圖14的線VI-VI'截取的剖視圖；圖16為沿著圖14的線V-V'截取的剖視圖；圖17為圖示了根據另一個實施例的橫向功率積體裝置的佈局圖；圖18圖示了圖17中所示的橫向功率積體裝置的N型漂移區的三維結構；圖19為沿著圖17的線VII-VII'截取的剖視圖；以及圖20為沿著圖17的線VIII-VIII'截取的剖視圖。
具有與溝槽隔離層類似的結構的溝槽絕緣場板可以設置在通道區與汲極區之間的漂移區中，以增大平面功率積體裝置的汲極接面擊穿電壓。在這種情況下，可以提高平面功率積體裝置的汲極接面擊穿電壓，但是由於載子沿著通道絕緣場板的側壁和下表面漂移，所以漂移區中的載子的漂移長度可能增大。因而，平面功率積體裝置的導通電阻值可能增大， 從而降低了平面功率積體裝置的導通電阻特性。
根據以下實施例，多個平面絕緣場板和多個溝槽絕緣場板可以沿著通道寬度方向交替地排列，以改善平面功率積體裝置的導通電阻特性，而不降低平面功率積體裝置的汲極接面擊穿電壓特性。另外，根據以下實施例，當平面絕緣場板在通道寬度方向上彼此間隔開時，閘極電極可以設計成使得位於平面絕緣場板之間的閘極電極在通道長度方向的部分的長度大於位於平面絕緣場板上的閘極電極在通道長度方向的其它部分的長度。因此，可以減小平面功率積體裝置的導通電阻值，而不降低平面功率積體裝置的汲極接面擊穿電壓特性。
將理解的是，儘管術語第一、第二、第三等在本文中可以用於描述各種元件，但是這些元件不應當受限於這些術語。這些術語僅用於將一個元件與另一個元件區分開。因而，在不脫離本發明的教導的情況下，在一些實施例中的第一元件可以在其它的實施例中被稱為第二元件。
還將理解的是，當一個元件涉及位於另一個元件“上”、“之上”、“以上”、“之下”、“下方”、“以下”、“側面”或者“旁邊”時，其可以直接接觸其它的元件，或者其間可以存在至少一個中間元件。因此，在本文中使用的諸如“上”、“之上”、“以上”、“之下”、“下方”、“以下”、“側面”或者“旁邊”等的術語僅出於描述兩個元件的位置關係的目的，而並非旨在限制本發明的範圍。
還將理解的是，當一個元件涉及與另一個元件“連接”或者“耦接”時，其可以與其它的元件直接連接或者耦接，或者可以存在中間元件。相反地，當一個元件涉及與另一個元件“直接連接”或者“直接耦 接”時，不存在中間元件。
圖1為圖示了根據一個實施例的不具有閘極電極116的橫向功率積體裝置100的佈局圖。圖2為圖示了具有閘極電極116的橫向功率積體裝置100的佈局圖。在圖2中，與圖1中所用的相同的元件符號表示相同的元件。
如圖1中所示，P型基體區104和N型漂移區106可以在第一方向上彼此間隔開。在本實施例中，第一方向可以對應於通道長度方向，即因汲極區與源極區之間的電場而使載子移動或者電流流動所沿的方向。
P型基體區104和N型漂移區106可以被P型半導體層102包圍。在P型基體區104與N型漂移區106之間的P型半導體層102可以對應於第一通道區121。P型基體接觸區108可以設置在P型基體區104中。P型基體接觸區108可以在與第一方向相交的第二方向上延伸，並且具有條形狀。
一對N型源極區110可以分別設置在P型基體接觸區108的兩側。該對N型源極區110可以設置為分別直接接觸P型基體接觸區108的兩個側壁。P型基體接觸區108和N型源極區110可以共同地耦接至源極端子S。在第一通道區121與N型源極區110之間的P型基體區104的上部可以對應於第二通道區122。第一通道區121和第二通道區122可以組成橫向功率積體裝置100的通道區120。
N型汲極區112可以設置在與通道區120相對的N型漂移區106的邊緣內。N型汲極區112可以在第二方向上延伸，並且具有條形狀。多個平面絕緣場板130可以設置在第一通道區121與N型汲極區112之間 的N型漂移區106上。平面絕緣場板130中的每個可以在第一方向上延伸，並且具有條形狀。平面絕緣場板130可以暴露出與第一通道區121相鄰的N型漂移區106的邊緣。平面絕緣場板130可以在第二方向上彼此間隔開。
多個溝槽絕緣場板140可以設置在平面絕緣場板130之間的N型漂移區106的部分中。即，在平面圖中，平面絕緣場板130和溝槽絕緣場板140可以在第二方向上交替地排列。因而，與N型汲極區112相鄰的N型漂移區106的一部分可以分成第一區和第二區，平面絕緣場板130設置在第一區上，溝槽絕緣場板140設置在第二區內。
當從平面圖觀察時，與N型汲極區112相對的平面絕緣場板130的第一側壁131和與N型汲極區112相對的溝槽絕緣場板140的第一側壁141可以沿著在第二方向上延伸的第一延伸線151對齊。當從平面圖觀察時，與通道區120相對的平面絕緣場板130的第二側壁132和與通道區120相對的溝槽絕緣場板140的第二側壁142可以沿著在第二方向上延伸的第二延伸線152對齊。
第二延伸線152可以與N型汲極區112的側壁(其與第二方向平行)重疊。因此，平面絕緣場板130和溝槽絕緣場板140可以在第一方向上具有基本上相同的長度L1。平面絕緣場板130和溝槽絕緣場板140可以在第二方向上具有基本上相同的寬度W1。儘管在圖1中未示出，但是參見圖3和圖4，平面絕緣場板130可以具有位於與N型漂移區106的上表面相同水平處的下表面，而溝槽絕緣場板140可以具有位於與N型漂移區106的上表面相同水平處的上表面。
即，平面絕緣場板130的下表面可以位於與溝槽絕緣場板 140的上表面相同的水平處。溝槽絕緣場板140的第二側壁142可以與N型汲極區112的側壁直接接觸。N型汲極區112可以與汲極端子D耦接。
如圖2中所示，閘極電極116可以設置成覆蓋通道區120、N型漂移區106的一部分、每個平面絕緣場板130的一部分以及每個溝槽絕緣場板140的一部分。參見圖3和圖4，儘管在圖2中未示出，但是閘極絕緣層可以設置在閘極電極116與通道區120之間以及閘極電極116與N型漂移區106之間。閘極絕緣層可以延伸至每個溝槽絕緣場板140的一部分上。
閘極電極116的第一側壁116-1可以與接觸通道區120的N型源極區110的側壁對齊或者重疊。閘極電極116的第二側壁116-2可以位於平面絕緣場板130和溝槽絕緣場板140上。因而，與N型源極區110相對並且相鄰於第二側壁116-2的閘極電極116的邊緣可以與平面絕緣場板130和溝槽絕緣場板140重疊。
閘極電極116可以包括閘極延伸部116E，閘極延伸部116E從第二側壁116-2沿第一方向突出。閘極延伸部116E可以在第二方向上彼此間隔開。具體地，閘極延伸部116E可以分別與溝槽絕緣場板140重疊，而不與平面絕緣場板130重疊。閘極電極116可以與閘極端子G耦接。
圖3為沿著圖2的線I-I’截取的剖視圖。即，圖3包括N型漂移區106的第一區和設置在N型漂移區106的第一區上的平面絕緣場板130。參見圖3，P型基體區104和N型漂移區106可以設置在P型半導體層102的上部內，並且在第一方向上彼此間隔開。
在一些實施例中，P型半導體層102可以為P型半導體基板。在另一些實施例中，P型半導體層102可以為形成在半導體基板的上部 內的P型阱區，例如P型接面區。可替選地，P型半導體層102可以為生長在半導體基板上的P型磊晶層。
P型基體區104與N型漂移區106之間的P型半導體層102的上部可以限定為第一通道區121。P型基體接觸區108可以設置在P型基體區104的上部內。N型源極區110可以設置在P型基體區104的上部內，並且可以分別位於P型基體接觸區108的兩側。每個N型源極區110的側壁和P型基體接觸區108的側壁可以彼此直接接觸，以提供冶金接面。P型基體接觸區108和N型源極區110可以共同耦接至源極端子S。
第一通道區121與N型源極區110之間的P型基體區104的上部可以限定為第二通道區122。第一通道區121和第二通道區122可以組成橫向功率積體裝置100的通道區120。
N型汲極區112可以設置在N型漂移區106的上部內。N型汲極區112可以設置在與通道區120相對的N型漂移區106的邊緣部內。N型汲極區112可以與汲極端子D耦接。多個平面絕緣場板130中的每個可以設置在N型漂移區106的第一區上。多個平面絕緣場板130中的每個可以具有位於與N型漂移區106的上表面相同水平處的下表面。因而，每個平面絕緣場板130可以平面絕緣場板130的厚度從N型漂移區106的上表面垂直地突出絕緣場板。
每個平面絕緣場板130可以在第一方向上具有第一側壁131和第二側壁132。相鄰於通道區120的每個平面絕緣場板130的第一側壁131可以在N型漂移區106中限定累積區107。即，累積區107可以限定為在第一通道區121與平面絕緣場板130之間的N型漂移區106的上部。相鄰於N 型汲極區112的每個平面絕緣場板130的第二側壁132可以與N型汲極區112的側壁垂直對齊。
閘極絕緣層114可以設置在通道區120和累積區107上。閘極電極116可以設置在閘極絕緣層114上。閘極電極116可以與閘極端子G耦接。在一些實施例中，閘極絕緣層114可以包括氧化物層，而閘極電極116可以包括摻雜有雜質離子的多晶矽層。閘極電極116可以延伸至平面絕緣場板130上。
與在N型漂移區106的第一區上的平面絕緣場板130重疊的閘極電極116可以在第一方向上具有第一閘極長度LG1。設置在平面絕緣場板130上的閘極電極116的一部分可以用作導電場極板。
圖4為沿著圖2的線II-II’截取的剖視圖。即，圖4包括N型漂移區106的第二區和設置在N型漂移區106的第二區內的溝槽絕緣場板140。在圖4中，與圖3中所用的相同的元件符號表示相同的元件。因而，參照圖3所述的相同元件的描述將在下文中被省略或者被簡略地提及，以避免重複的描述。
參見圖4，溝槽絕緣場板140中的每個可以設置在N型漂移區106的第二區內。溝槽絕緣場板140可以填充形成在N型漂移區106內的溝槽，以具有從N型漂移區106的上表面起的某一深度。溝槽絕緣場板140可以具有位於與N型漂移區106的上表面相同的水平處的上表面。在一些實施例中，溝槽絕緣場板140可以具有大於N型汲極區112的接面深度的厚度。
溝槽絕緣場板140可以設置在N型漂移區106中，以具有佈 置在第一方向上的第一側壁141和第二側壁142。相鄰於通道區120的溝槽絕緣場板140的第一側壁141可以在N型漂移區106中限定累積區107。即，累積區107可以限定為在第一通道區121與第一側壁141之間的N型漂移區106的上部。相鄰於N型汲極區112的溝槽絕緣場板140的第二側壁142可以與N型汲極區112的側壁直接接觸。
閘極絕緣層114可以設置在通道區120和累積區107上。閘極絕緣層114可以延伸至溝槽絕緣場板140的一部分上。閘極電極116可以設置在閘極絕緣層114上。
閘極電極116可以包括從閘極電極116的端部向著N型汲極區112延伸的閘極延伸部116E。因而，與在N型漂移區106的第二區中的溝槽絕緣場板140重疊的閘極電極116可以具有第二閘極長度LG3，當在第一方向上測量時，第二閘極長度LG3對應於第一閘極長度LG1(即，設置在N型漂移區106的第一區上的閘極電極116的長度)與閘極延伸部116E的長度LG2之和。設置在溝槽絕緣場板140上的閘極電極116的一部分可以用作導電場極板。
如參照圖1至圖4所述，橫向功率積體裝置100可以被配置成包括在第二方向上交替地排列的N型漂移區106的第一區和N型漂移區106的第二區。平面絕緣場板130可以分別設置在N型漂移區106的第一區上。溝槽絕緣場板140可以分別設置在N型漂移區106的第二區內。
載子在N型漂移區106的第二區中的漂移長度可以因溝槽絕緣場板140的存在而增大。因而，可以降低在第一通道區121與N型漂移區106之間的接面區處的峰值電場，由此增大了橫向功率積體裝置100 的汲極接面擊穿電壓。
由於在N型漂移區106的第一區中的載子可以沿著溝槽絕緣場板140的側壁和下表面漂移，所以可以增大橫向功率積體裝置100的導通電阻值。然而，根據本實施例，載子在N型漂移區106的第一區中的漂移長度可以因溝槽絕緣場板140的不存在而減小，該溝槽絕緣場板140抵消了橫向功率積體裝置100的導通電阻值的增大。
即，N型漂移區106的第一區中的載子可以沿著在平面絕緣場板130之下的N型漂移區106的上面漂移。因而，N型漂移區106的第一區與N型漂移區106的第二區相比，可以提供相對較短的漂移長度。因此，N型漂移區106的第一區可以防止橫向功率積體裝置100的導通電阻特性降低。
另外，設置在N型漂移區106的第一區上的平面絕緣場板130可以減小N型汲極區112與閘極電極116之間的電場，並且補償在N型漂移區106的第一區中的汲極接面擊穿電壓的降低。因此，橫向功率積體裝置100可以呈現出改善的導通電阻特性，而不降低汲極接面擊穿電壓特性。
圖5為圖示了根據另一個實施例的不具有閘極電極216的橫向功率積體裝置200的佈局圖。圖6為圖示了具有閘極電極216的橫向功率積體裝置200的佈局圖。在圖5和圖6中，與圖1和圖2所用的相同的元件符號表示相同的元件。
參見圖5和圖6，相鄰於N型汲極區112的N型漂移區106的一部分可以分成第一區和第二區，多個平面絕緣場板230設置在第一區 上，多個溝槽絕緣場板240設置在第二區內。
在平面圖中，平面絕緣場板230和溝槽絕緣場板240可以在對應於通道寬度方向的第二方向上交替地排列。平面絕緣場板230可以設置在N型汲極區112與第一通道區121之間的N型漂移區106上。溝槽絕緣場板240可以設置在N型汲極區112與第一通道區121之間的N型漂移區106內。
在與第二方向相交的第一方向上、沿著每個平面絕緣場板230截取的垂直剖視圖可以具有與圖3中所示的垂直剖視圖基本上相同的結構，而在第一方向上、沿著每個溝槽絕緣場板240截取的垂直剖視圖可以具有與圖4中所示的垂直剖視圖基本上相同的結構。
當從平面圖觀察時，與N型汲極區112相對的平面絕緣場板230的第一側壁231和與N型汲極區112相對的溝槽絕緣場板240的第一側壁241可以沿著在第二方向上延伸的第一延伸線251彼此對齊。當從平面圖觀察時，與通道區120相對的平面絕緣場板230的第二側壁232和與通道區120相對的溝槽絕緣場板240的第二側壁242可以沿著在第二方向上延伸的第二延伸線252彼此對齊。
第二延伸線252可以與N型汲極區112的側壁(其與第二方向平行)重疊。因此，在第一方向上測量時，平面絕緣場板230和溝槽絕緣場板240可以具有基本上相同的長度L2。
閘極電極216可以設置成覆蓋通道區120、N型漂移區106的一部分、每個平面絕緣場板230的一部分以及每個溝槽絕緣場板240的一部分。儘管在圖5和圖6的佈局圖中未示出，但是閘極絕緣層可以設置在 閘極電極216與通道區120之間以及閘極電極216與N型漂移區106之間。閘極絕緣層可以延伸至每個溝槽絕緣場板240的一部分上。
閘極電極216的第一側壁216-1可以與接觸通道區120的N型源極區110的側壁對齊或者重疊。閘極電極216的第二側壁216-2可以位於平面絕緣場板230和溝槽絕緣場板240上。因而，閘極電極216的邊緣可以與平面絕緣場板230和溝槽絕緣場板240重疊。
閘極電極216可以包括閘極延伸部216E，閘極延伸部216E從第二側壁216-2沿第一方向突出。閘極電極216的閘極延伸部216E可以在第二方向上彼此間隔開。具體地，閘極延伸部216E可以分別與溝槽絕緣場板240重疊，而不與平面絕緣場板230重疊。閘極電極216可以與閘極端子G耦接。
平面絕緣場板230中的每個可以在第二方向上具有第一寬度W2。溝槽絕緣場板240中的每個可以在第二方向上具有第二寬度W3。溝槽絕緣場板240的第二寬度W3可以大於平面絕緣場板230的第一寬度W2。因而，根據本實施例，由於增加載子的漂移長度的、與溝槽絕緣場板240的第二寬度W3相關的N型漂移區106的寬度大於與平面絕緣場板230的第一寬度W2相關的N型漂移區106的第一區的寬度，所以可以更好地改善汲極接面擊穿電壓特性(而不是導通電阻特性)。因此，根據本實施例的橫向功率積體裝置200可以適用於更多地受到橫向功率積體裝置200的汲極接面擊穿電壓特性(而不是導通電阻特性)影響的電子設備或者系統。
圖7為圖示了根據又一個實施例的不具有閘極電極316的橫向功率積體裝置300的佈局圖。圖8為圖示了具有閘極電極316的橫向功率 積體裝置300的佈局圖。在圖7和圖8中，與圖1和圖2中所用的相同的元件符號表示相同的元件。
參見圖7和圖8，相鄰於N型汲極區112的N型漂移區106可以分成第一區和第二區，多個平面絕緣場板330設置在第一區上，多個溝槽絕緣場板340設置在第二區內。在平面圖中，平面絕緣場板330和溝槽絕緣場板340可以在對應於通道寬度方向的第二方向上交替地排列。平面絕緣場板330可以設置在N型汲極區112與第一通道區121之間的N型漂移區106上。溝槽絕緣場板340可以設置在N型汲極區112與第一通道區121之間的N型漂移區106內。
在與第二方向相交的第一方向上沿著每個平面絕緣場板330截取的垂直剖視圖可以具有與圖3中所示的垂直剖視圖基本上相同的結構，而在第一方向上沿著每個溝槽絕緣極板340截取的垂直剖視圖可以具有與圖4中所示的垂直剖視圖基本上相同的結構。
當從平面圖觀察時，與N型汲極區112相對的平面絕緣場板330的第一側壁331和與N型汲極區112相對的溝槽絕緣場板340的第一側壁341可以沿著在第二方向延伸的第一延伸線351彼此對齊。當從平面圖觀察時，與通道區120相對的平面絕緣場板330的第二側壁332和與通道區120相對的溝槽絕緣場板340的第二側壁342可以沿著在第二方向延伸的第二延伸線352彼此對齊。
第二延伸線352可以與N型汲極區112的側壁(其與第二方向平行)重疊。因此，平面絕緣場板330和溝槽絕緣場板340可以在第一方向上具有基本上相同的長度L3。
閘極電極316可以覆蓋通道區120、N型漂移區106的一部分、每個平面絕緣場板330的一部分以及每個溝槽絕緣場板340的一部分。儘管在圖7和圖8的佈局圖中未示出，但是閘極絕緣層可以設置在閘極電極316與通道區120之間以及閘極電極316與N型漂移區106之間。閘極絕緣層可以延伸至每個溝槽絕緣場板340的一部分上。
閘極電極316的第一側壁316-1可以與接觸通道區120的N型源極區110的側壁對齊或者重疊。閘極電極316的第二側壁316-2可以位於平面絕緣場板330和溝槽絕緣場板340上。因而，與N型源極區110相對並且相鄰於第二側壁316-2的閘極電極316的邊緣可以與平面絕緣場板330和溝槽絕緣場板340重疊。
閘極電極316可以包括閘極延伸部316E，閘極延伸部316E從第二側壁316-2沿第一方向突出。閘極電極316的閘極延伸部316E可以在第二方向上彼此間隔開。具體地，閘極延伸部316E可以分別與溝槽絕緣場板340重疊，而可以不與平面絕緣場板330重疊。閘極電極316可以與閘極端子G耦接。
平面絕緣場板330中的每個可以在第二方向上具有第一寬度W4。溝槽絕緣場板340中的每個可以在第二方向上具有第二寬度W5。溝槽絕緣場板340的第二寬度W5可以小於平面絕緣場板330的第一寬度W4。
因而，根據本實施例，由於增加載子漂移長度的、與溝槽絕緣場板340的第二寬度W5相關的N型漂移區106的第二區的寬度小於與平面絕緣場板330的第一寬度W4相關的N型漂移區106的第一區的寬度，所 以可以更好地改善導通電阻特性(而不是汲極接面擊穿電壓特性)。因此，根據本實施例的橫向功率積體裝置300可以適用於更多地受到橫向功率積體裝置300的導通電阻特性(而不是汲極接面擊穿電壓特性)影響的電子設備或者系統。
圖9為圖示了根據再一個實施例的不具有閘極電極416的橫向功率積體裝置400的佈局圖，而圖10為圖示了具有閘極電極416的橫向功率積體裝置400的佈局圖。另外，圖11為沿著圖10的線III-III’截取的剖視圖，而圖12為沿著圖10的線IV-IV’截取的剖視圖。在圖9至圖12中，與圖1至圖4所用的相同的元件符號表示相同的元件。因而，如參照圖1至圖4所列的相同元件的描述在下文中將被省略或者被簡略地提及，以避免重複描述。
參見圖9至圖12，相鄰於N型汲極區112的N型漂移區106的一部分可以分成第一區和第二區，多個平面絕緣場板430設置在第一區上，多個溝槽絕緣場板440設置在第二區內。在平面圖中，平面絕緣場板430和溝槽絕緣場板440可以在對應於通道寬度方向的第二方向上交替地排列。
平面絕緣場板430可以設置在N型汲極區112與第一通道區121之間的N型漂移區106上。溝槽絕緣場板440可以設置在N型汲極區112與第一通道區121之間的N型漂移區106內。當在第二方向上測量時，平面絕緣場板430和溝槽絕緣場板440可以具有基本上相同的寬度W6。
當從平面圖觀察時，與N型汲極區112相對的平面絕緣場板430的第一側壁431可以延伸至第一延伸線451，所述第一延伸線451在 第二方向上延伸。與N型汲極區112相對的溝槽絕緣場板440的第一側壁441可以向著第一延伸線451延伸至短於平面絕緣場板430的點。
當從平面圖觀察時，與通道區120相對的平面絕緣場板430的第二側壁432和與通道區120相對的溝槽絕緣場板440的第二側壁442可以沿著第二延伸線452彼此對齊，所述第二延伸線452在第二方向上延伸。第二延伸線452可以與N型汲極區112的側壁(其與第二方向平行)重疊。因此，在與通道長度方向相對應的第一方向上的平面絕緣場板430的第一長度L4可以大於溝槽絕緣場板440在第一方向上的第二長度L5。
閘極電極416可以覆蓋通道區120、N型漂移區106的一部分、每個平面絕緣場板430的一部分以及每個溝槽絕緣場板440的一部分。閘極電極416可以與閘極端子G耦接。如在圖11和圖12中所示，閘極絕緣層414可以設置在閘極電極416與通道區120之間以及閘極電極416與N型漂移區106之間。閘極絕緣層414可以延伸至每個溝槽絕緣場板440的一部分上。
閘極電極416的第一側壁416-1可以與接觸通道區120的N型源極區110的側壁對齊或者重疊。閘極電極416的第二側壁416-2可以位於平面絕緣場板430和溝槽絕緣場板440上。因而，與N型源極區110相對並且相鄰於第二側壁416-2的閘極電極416的邊緣可以與平面絕緣場板430和溝槽絕緣場板440重疊。
閘極電極416可以包括閘極延伸部416E，閘極延伸部416E從第二側壁116-2沿第一方向突出。閘極延伸部416E可以在第二方向上彼此間隔開。具體地，閘極延伸部416E可以分別與溝槽絕緣場板440重疊， 而可以不與平面絕緣場板430重疊。
如圖11所示，與設置在N型漂移區106的第一區上的平面絕緣場板430重疊的閘極電極416可以在第一方向上具有第一閘極長度LG4。設置在平面絕緣場板430上的閘極電極416的一部分可以用作導電場板。
如圖12所示，與設置在N型漂移區106的第一區內的溝槽絕緣場板440重疊的閘極電極416可以具有第二閘極長度LG6，第二閘極長度LG6與第一閘極長度LG4與閘極延伸部416E在第一方向上的長度LG5之和相對應。設置在溝槽絕緣場板440上的閘極電極416的一部分可以用作導電場板。
如圖11所示，在N型漂移區106的第一區上的平面絕緣場板430可以在第一方向上具有第一側壁431和第二側壁432。相鄰於通道區120的平面絕緣場板430的第一側壁431可以在N型漂移區106中限定第一累積區407-1。即，第一累積區407-1可以限定為在第一通道區121與第一側壁431之間的N型漂移區106的上部。
類似地，如圖12所示，在N型漂移區106的第二區內的溝槽絕緣場板440可以在第一方向上具有第一側壁441和第二側壁442。相鄰於通道區120的溝槽絕緣場板440的第一側壁441可以在N型漂移區106內限定第二累積區407-2。即，第二累積區407-2可以限定為在第一通道區121與第一側壁441之間的N型漂移區106的上部。
由於與溝槽絕緣場板440的長度相對應的第二長度L5小於與平面絕緣場板430的長度相對應的第一長度L4，所以在第一方向上的第 二累積區407-2的長度可以大於在第一方向上的第一累積區407-1的長度。在N型漂移區106的第一區中的載子可以在平面絕緣場板430之下沿著N型漂移區106的上表面漂移，而在N型漂移區106的第二區中的載子可以沿著溝槽絕緣場板440的側壁441、側壁442和下表面漂移。因而，與N型漂移區106的第一區中的導通電阻值相比可以增大N型漂移區106的第二區中的導通電阻值。
然而，可以通過N型漂移區106的第一區中的導通電阻值的減小來抵消N型漂移區106的第二區中的導通電阻值的增大。此外，由於在第一方向上的第二累積區407-2的長度相對長於在第一方向上的第一累積區407-1的長度，所以可以通過加長的第二累積區407-2來額外地抵消因溝槽絕緣場板440的存在而造成的第二區中的導通電阻值的增大。
圖13為圖示了根據另外一個實施例的不具有閘極電極516的橫向功率積體裝置500的佈局圖。圖14為圖示了具有閘極電極516的橫向功率積體裝置500的佈局圖。另外，圖15為沿著圖14的線VI-VI’截取的剖視圖，並且圖16為沿著圖14的線V-V’截取的剖視圖。在圖13至圖16中，與圖1至圖4所用的相同的元件符號表示相同的元件。因而，如參照圖1至圖4所列的相同元件的描述在下文中將被省略或者被簡略地提及，以避免重複描述。
參見圖13至圖16，相鄰於N型汲極區112的N型漂移區106的一部分可以分成第一區和第二區，多個平面絕緣場板530設置在第一區上，多個溝槽絕緣場板540設置在第二區內。在平面圖中，平面絕緣場板530和溝槽絕緣場板540可以在對應於通道寬度方向的第二方向上交替地 排列。平面絕緣場板530可以設置在N型汲極區112與第一通道區121之間的N型漂移區106上。溝槽絕緣場板540可以設置在N型汲極區112與第一通道區121之間的N型漂移區106內。當在第二方向上測量時，平面絕緣場板530和溝槽絕緣場板540可以具有基本上相同的寬度W7。
與N型汲極區112相對的溝槽絕緣場板540的第一側壁541可以延伸至第一延伸線551，所述第一延伸線551在第二方向上延伸。與N型汲極區112相對的平面絕緣場板530的第一側壁531可以沿著第一方向延伸至短於第一延伸線551的點。
當從平面圖觀察時，與通道區120相對的平面絕緣場板530的第二側壁532和與通道區120相對的溝槽絕緣場板540的第二側壁542可以沿著第二延伸線552彼此對齊，所述第二延伸線542在第二方向上延伸。第二延伸線552可以與N型汲極區112的側壁(其與第二方向平行)重疊。因此，在與通道長度方向相對應的第一方向上的平面絕緣場板530的第一長度L6可以短於在第一方向上的溝槽絕緣場板540的第二長度L7。
閘極電極516可以覆蓋通道區120、N型漂移區106的一部分、每個平面絕緣場板530的一部分以及每個溝槽絕緣場板540的一部分。閘極電極516可以與閘極端子G耦接。如在圖15和圖16中所示，閘極絕緣層514可以設置在閘極電極516與通道區120之間以及閘極電極516與N型漂移區106之間。閘極絕緣層514可以延伸至每個溝槽絕緣場板540的一部分上。
閘極電極516的第一側壁516-1可以與接觸通道區120的N型源極區110的側壁對齊或者重疊。閘極電極516的第二側壁516-2可以位 於平面絕緣場板530和溝槽絕緣場板540上。因而，與N型源極區110相對並且相鄰於第二側壁516-2的閘極電極516的邊緣可以與平面絕緣場板530和溝槽絕緣場板540重疊。
閘極電極516可以包括閘極延伸部516E，閘極延伸部516E從第二側壁516-2沿第一方向突出。閘極延伸部516E可以在第二方向上彼此間隔開。具體地，閘極延伸部516E可以分別與溝槽絕緣場板540重疊，但是可以不與平面絕緣場板530重疊。
如圖15所示，與設置在N型漂移區106的第一區上的平面絕緣場板530重疊的閘極電極516可以在第一方向上具有第一閘極長度LG7。設置在平面絕緣場板530上的閘極電極516的一部分可以用作導電場板。如圖16所示，與設置在N型漂移區106的第一區中的溝槽絕緣場板540重疊的閘極電極516可以具有第二閘極長度LG9，第二閘極長度LG9對應於第一閘極長度LG4與閘極延伸部516E在第一方向上的長度LG8之和。設置在溝槽絕緣場板540上的閘極電極516的一部分可以用作導電場板。
如圖13和圖15所示，在N型漂移區106的第一區上的平面絕緣場板530可以在第一方向上具有第一側壁531和第二側壁532。相鄰於通道區120的平面絕緣場板530的第一側壁531可以在N型漂移區106中限定第一累積區507-1。即，第一累積區507-1可以限定為在第一通道區121與第一側壁531之間的N型漂移區106的上部。
類似地，如圖16所示，在N型漂移區106的第二區中的溝槽絕緣場板540可以在第一方向上具有第一側壁541和第二側壁542。相鄰於通道區120的溝槽絕緣場板540的第一側壁541可以在N型漂移區106 中限定第二累積區507-2。即，第二累積區507-2可以限定為在第一通道區121與第一側壁541之間的N型漂移區106的上部。
由於與平面絕緣場板530的長度相對應的第一長度L6小於與溝槽絕緣場板540的長度相對應的第二長度L7，所以在第一方向上的第一累積區507-1的長度可以大於在第一方向上的第二累積區507-2的長度。在N型漂移區106的第一區中的載子可以在平面絕緣場板530之下沿著N型漂移區106的上表面漂移，而N型漂移區106的第二區中的載子可以沿著溝槽絕緣場板540的側壁541、側壁542和下表面漂移。
因而，與N型漂移區106的第一區中的導通電阻值相比，N型漂移區106的第二區中的導通電阻值增大。然而，可以通過N型漂移區106的第一區中的導通電阻值的減小來抵消N型漂移區106的第二區中的導通電阻值的增大。此外，可以通過更多地增大第一累積區507-1的長度來額外地抵消因溝槽絕緣場板540的存在而造成的導通電阻值的增大。
圖17為圖示了根據另一個實施例的橫向功率積體裝置600的佈局圖，而圖18圖示了圖17中所示的橫向功率積體裝置600的N型漂移區的三維結構。參見圖17和圖18，P型基體區604和N型漂移區606可以設置在P型半導體層602中，並且在第一方向上彼此間隔開。
在本實施例中，第一方向可以對應於通道長度方向，即因汲極區與源極區之間的電場而使載子移動或者電流流動的方向。P型基體區604和N型漂移區606可以被P型半導體層602包圍。P型基體區604與N型漂移區606之間的P型半導體層602可以對應於第一通道區621。
P型基體接觸區608可以設置在P型基體區604中。P型基 體接觸區608可以在與第一方向相交的第二方向上延伸，並且具有條形狀。
一對N型源極區610可以分別設置在P型基體接觸區608的兩側。一對N型源極區610可以設置為分別直接接觸P型基體接觸區608的兩個側壁。P型基體接觸區608和N型源極區610可以共同耦接至源極端子S。
第一通道區621與N型源極區610之間的P型基體區604的上部可以對應於第二通道區622。第一通道區621和第二通道區622可以組成橫向功率積體裝置600的通道區620。N型汲極區612可以設置在與通道區620相對的N型漂移區606的邊緣內。N型汲極區612可以在第二方向上延伸，並且具有條形狀。
如圖18所示，N型漂移區606的上部可以分成第一N型漂移區606A、第二N型漂移區606B和累積層607。具體地，累積層607可以限定為相鄰於第一通道區621並且與閘極電極616重疊的區域。累積層607可以條形狀在第二方向上延伸。第一N型漂移區606A和第二N型漂移區606B可以設置在累積層607與N型汲極區612之間，並且可以在第二方向上交替地排列。在第一方向上的第一N型漂移區606A的長度可以基本上等於在第一方向上的第二N型漂移區606B的長度。在第二方向上的每個第一N型漂移區606A的寬度可以基本上等於在第二方向上的每個第二N型漂移區606B的寬度。在另一個實施例中，在第二方向上的每個第一N型漂移區606A的寬度可以不同於在第二方向上的每個第二N型漂移區606B的寬度。
多個平面絕緣場板630可以分別設置在第一N型漂移區606A上。與累積層607相對的平面絕緣場板630的側壁可以與N型汲極區 612的側壁對齊。可以通過平面絕緣場板630之間的空間暴露出第二N型漂移區606B的上表面。儘管在附圖中未示出，在將矽化工藝用於製造橫向功率積體裝置600的情況下，矽化阻擋層可以設置在第二N型漂移區606B上。
閘極電極616可以設置成覆蓋通道區620和N型漂移區606的一部分(即，累積區607)。儘管在圖17和圖18中未示出，但是閘極絕緣層可以設置在閘極電極616與通道區620之間以及閘極電極616與N型漂移區606之間。
與N型汲極區612相對的閘極電極616的第一側壁可以與接觸通道區620的N型源極區610的側壁對齊或者重疊。與N型源極區610相對的閘極電極616的第二側壁可以與(累積層607與第一N型漂移區606A之間的以及累積層607和第二N型漂移區606B之間的)邊界區對齊。
閘極電極616可以包括多個閘極延伸部616E，多個閘極延伸部616E從閘極電極616的第二側壁沿第一方向突出。閘極延伸部616E可以在第二方向上彼此間隔開。具體地，閘極延伸部616E可以分別與平面絕緣場板630重疊，而可以不與第二N型漂移區606B重疊。
圖19為沿著圖17的線VII-VII’截取的剖視圖，而圖20為沿著圖17的線VIII-VIII'截取的剖視圖。在圖19和圖20中，與圖17和圖18所用的相同的元件符號表示相同的元件。參見圖19和圖20，P型基體區604和N型漂移區606可以設置在P型半導體層602的上部內，並且在第一方向上彼此間隔開。
在一些實施例中，P型半導體層602可以為P型半導體基板。在一些實施例中，P型半導體層602可以為形成在半導體基板內的P型 阱區，例如P型接面區。可替選地，P型半導體層602可以為生長在半導體基板上的P型磊晶層。在P型基體區604與N型漂移區606之間的P型半導體層602的上部可以限定為第一通道區621。
P型基體接觸區608可以設置在P型基體區604的上部內。一對N型源極區610可以設置在P型基體區604的上部內，並且可以分別位於P型基體接觸區608的兩側。每個N型源極區610的側壁和P型基體接觸區608的側壁可以彼此直接接觸，以提供冶金接面。P型基體接觸區608和N型源極區610可以共同耦接至源極端子S。第一通道區621與N型源極區610之間的P型基體區604的上部可以限定為第二通道區622。第一通道區621和第二通道區622可以組成橫向功率積體裝置600的通道區620。
N型汲極區612可以設置在N型漂移區606的上部內。N型汲極區612可以與汲極端子D耦接。平面絕緣場板630中的每個可以設置在第一N型漂移區606A中的一個上。平面絕緣場板630中的每個可以具有位於與N型漂移區606的上表面相同水平處的下表面。因而，每個平面絕緣場板630可以平面絕緣場板630的厚度從N型漂移區606的上表面垂直地突出。
閘極絕緣層614可以設置在通道區620和累積區607上。閘極電極616可以設置在閘極絕緣層614上。閘極電極616可以與閘極端子G耦接。在一些實施例中，閘極絕緣層614可以包括氧化物層，而閘極電極616可以包括摻雜有雜質離子的多晶矽層。
閘極電極616可以包括閘極延伸部616E，閘極延伸部616E延伸至設置在第一N型漂移區606A上的平面絕緣場板630上。閘極延伸部 616E可以在第二方向上彼此間隔開。參見圖17，閘極延伸部616E可以分別與平面絕緣場板630重疊，而可以不與第二N型漂移區606B重疊。
在第一方向上的閘極延伸部616E的長度可以短於在第一方向上的平面絕緣場板630的長度。因而，閘極延伸部616E可以與N型汲極區612間隔開。閘極延伸部616E可以用作導電場板。
可以暴露出第二N型漂移區606B的上表面。即，由於閘極延伸部616E不設置在第二N型漂移區606B上，所以閘極絕緣層614和閘極電極616可以與通道區620和累積區607垂直重疊。
如參照圖17至圖20所述，橫向功率積體裝置600可以被配置成包括在第二方向上交替地排列的第一N型漂移區606A和第二N型漂移區606B。平面絕緣場板630可以分別設置在第一N型漂移區606A上。可以暴露出第二N型漂移區606B的上表面。因而，當橫向功率積體裝置600導通時，N型漂移區606中的載子可以沿著N型漂移區606的上表面漂移，以最小化載子的漂移長度。因此，可以改善橫向功率積體裝置600的導通電阻特性。此外，可以抵消因設置在第一N型漂移區606A上的平面絕緣場板630的存在而造成的橫向功率積體裝置600的汲極接面擊穿電壓的降低。另外，由於用作導通場板的閘極延伸部616E設置在平面絕緣場板630上，所以可以改善橫向功率積體裝置600的汲極接面擊穿電壓。
以上出於說明性的目的公開了本發明的實施例。本領域的技術人員將理解的是，在不脫離所附申請專利範圍所公開的本發明的範圍和精神的情況下，各種修改、添加和替換是可能的。
100‧‧‧橫向功率積體裝置
102‧‧‧P型半導體層
104‧‧‧P型基體區
106‧‧‧N型漂移區
108‧‧‧P型基體接觸區
110‧‧‧N型源極區
112‧‧‧N型汲極區
120‧‧‧通道區
121‧‧‧第一通道區
122‧‧‧第二通道區
130‧‧‧平面絕緣場板
131‧‧‧第一側壁
132‧‧‧第二側壁
140‧‧‧溝槽絕緣場板
141‧‧‧第一側壁
142‧‧‧第二側壁
151‧‧‧第一延伸線
152‧‧‧第二延伸線

Claims (25)

  1. 一種橫向功率積體裝置，包括：源極區和汲極區，它們設置在半導體層內，並且在通道長度方向上彼此間隔開，其中，所述半導體層具有第一導電性，其中，所述源極區和所述汲極區中的每個具有第二導電性；漂移區，具有所述第二導電性，設置在所述半導體層內，並且包圍所述汲極區；通道區，在所述通道長度方向上佈置在所述源極區與所述漂移區之間；多個平面絕緣場板，它們設置在所述漂移區之上，並且在通道寬度方向上彼此間隔開，其中，所述通道寬度方向與所述通道長度方向相交；多個溝槽絕緣場板，它們設置在所述漂移區內，其中，所述溝槽絕緣場板中的每個在所述通道寬度方向上設置在所述平面絕緣場板之間；閘極絕緣層，形成在所述通道區之上；以及閘極電極，形成在所述閘極絕緣層之上，其中，所述平面絕緣場板和所述溝槽絕緣場板沿著所述通道寬度方向交替地排列。
  2. 根據申請專利範圍第1項所述的橫向功率積體裝置，其中，所述平面絕緣場板中的每個具有位於與所述漂移區的上表面基本上相同的水平處的下表面。
  3. 根據申請專利範圍第2項所述的橫向功率積體裝置，其中，所述溝槽絕緣場板中的每個具有位於與所述漂移區的所述上表面基本上相同的水平處的上表面。
  4. 根據申請專利範圍第3項所述的橫向功率積體裝置，還包括：累積區，設置在所述漂移區內，並且設置在所述通道區、所述平面絕緣場板以及所述溝槽絕緣場板之間。
  5. 根據申請專利範圍第4項所述的橫向功率積體裝置，其中，所述閘極絕緣層和所述閘極電極中的每個在所述通道長度方向上還在所述累積區之上延伸。
  6. 根據申請專利範圍第5項所述的橫向功率積體裝置，其中，所述閘極絕緣層在所述通道長度方向上還在所述溝槽絕緣場板之上延伸；以及其中，所述閘極電極在所述通道長度方向上還在所述平面絕緣場板和所述溝槽絕緣場板之上延伸。
  7. 根據申請專利範圍第6項所述的橫向功率積體裝置，還包括：多個閘極延伸部，它們從所述閘極電極起延伸至所述溝槽絕緣場板之上。
  8. 根據申請專利範圍第7項所述的橫向功率積體裝置，其中，所述多個閘極延伸部在所述通道寬度方向上彼此間隔開。
  9. 根據申請專利範圍第7項所述的橫向功率積體裝置，其中，所述閘極延伸部不與所述平面絕緣場板重疊。
  10. 根據申請專利範圍第1項所述的橫向功率積體裝置，其中，在所述通道寬度方向上測量的所述平面絕緣場板中的每個的寬度與在所述通道寬度方向上測量的所述溝槽絕緣場板中的每個的寬度基本上相等。
  11. 根據申請專利範圍第1項所述的橫向功率積體裝置，其中，在所述通道寬度方向上測量的所述平面絕緣場板中的每個的寬度小於在所述通道寬度方向上測量的所述溝槽絕緣場板中的每個的寬度。
  12. 根據申請專利範圍第1項所述的橫向功率積體裝置，其中，在所述通道寬度方向上測量的所述平面絕緣場板中的每個的寬度大於在所述通道寬度方向上測量的所述溝槽絕緣場板中的每個的寬度。
  13. 根據申請專利範圍第1項所述的橫向功率積體裝置，其中，所述平面絕緣場板的側壁和所述溝槽絕緣場板的側壁中的每個與所述汲極區的側壁對齊。
  14. 根據申請專利範圍第13項所述的橫向功率積體裝置，其中，在所述通道長度方向上測量的所述平面絕緣場板中的每個的長度與在所述通道長度方向上測量的所述溝槽絕緣場板中的每個的長度基本上相等。
  15. 根據申請專利範圍第13項所述的橫向功率積體裝置，其中，在所述通道長度方向上測量的所述平面絕緣場板中的每個的長度大於在所述通道長度方向上測量的所述溝槽絕緣場板中的每個的長度。
  16. 根據申請專利範圍第13項所述的橫向功率積體裝置，其中，在所述通道長度方向上測量的所述平面絕緣場板中的每個的長度小於在所述通道長度方向上測量的所述溝槽絕緣場板中的每個的長度。
  17. 一種橫向功率積體裝置，包括：源極區和漂移區，它們設置在半導體層內，並且在通道長度方向上彼此間隔開，其中，所述半導體層具有第一導電性，其中，所述源極區和所 述漂移區中的每個具有第二導電性；汲極區，具有所述第二導電性，並且設置在所述漂移區內；多個平面絕緣場板，它們設置在所述漂移區之上，並且在通道寬度方向上彼此間隔開，其中，所述通道寬度方向與所述通道長度方向相交；閘極疊層，包括閘極絕緣層和閘極電極，設置在所述源極區與所述漂移區之間的通道區之上，並且還在所述漂移區的一部分之上延伸；以及多個閘極延伸部，它們從所述閘極電極起延伸至所述平面絕緣場板之上，其中，所述漂移區包括與多個所述平面絕緣場板重疊的第一漂移區和不與多個所述平面絕緣場板重疊的第二漂移區，以及其中，所述平面絕緣場板和所述第二漂移區沿著所述通道寬度方向交替地排列。
  18. 根據申請專利範圍第17項所述的橫向功率積體裝置，其中，漂移區包括累積區，所述累積區設置在所述漂移區內並且在所述閘極疊層之下。
  19. 根據申請專利範圍第18項所述的橫向功率積體裝置，其中，所述閘極疊層覆蓋所述累積區。
  20. 根據申請專利範圍第19項所述的橫向功率積體裝置，其中，所述平面絕緣場板中的每個具有位於與每個所述第一漂移區的上表面實質相同的水平處的下表面。
  21. 根據申請專利範圍第19項所述的橫向功率積體裝置，其中，在所述通道寬度方向上測量的每個所述第二漂移區的寬度與在所述通道寬度方向上測量的每個所述第二漂移區的寬度基本上相等。
  22. 根據申請專利範圍第17項所述的橫向功率積體裝置，其中，所述閘極延伸部在所述通道寬度方向上彼此間隔開。
  23. 根據申請專利範圍第22項所述的橫向功率積體裝置，其中，所述閘極延伸部不與所述第二漂移區重疊。
  24. 根據申請專利範圍第17項所述的橫向功率積體裝置，其中，在所述通道寬度方向上測量的所述平面絕緣場板具有基本上相同的寬度。
  25. 根據申請專利範圍第17項所述的橫向功率積體裝置，其中，所述多個平面絕緣場板的每個側壁與所述汲極區的側壁對齊。
TW105122140A 2015-12-31 2016-07-14 具有低導通電阻的橫向功率積體裝置 TWI752911B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150191107A KR102385949B1 (ko) 2015-12-31 2015-12-31 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR10-2015-0191107 2015-12-31
KR10-2015-0191115 2015-12-31
KR1020150191115A KR102385950B1 (ko) 2015-12-31 2015-12-31 낮은 온 저항을 갖는 수평형 전력용 집적 소자

Publications (2)

Publication Number Publication Date
TW201724512A TW201724512A (zh) 2017-07-01
TWI752911B true TWI752911B (zh) 2022-01-21

Family

ID=59226864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105122140A TWI752911B (zh) 2015-12-31 2016-07-14 具有低導通電阻的橫向功率積體裝置

Country Status (3)

Country Link
US (1) US9799764B2 (zh)
CN (1) CN106935647B (zh)
TW (1) TWI752911B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI683437B (zh) * 2016-12-30 2020-01-21 新唐科技股份有限公司 高壓半導體裝置
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
US10756193B2 (en) * 2018-12-13 2020-08-25 Ningbo Semiconductor International Corporation Gate driver integrated circuit
CN111326569B (zh) * 2018-12-13 2021-06-25 中芯集成电路（宁波）有限公司 栅驱动集成电路
CN110610994B (zh) * 2019-07-17 2023-03-31 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
JP7175864B2 (ja) * 2019-09-17 2022-11-21 株式会社東芝 半導体装置
CN112993021B (zh) * 2019-12-18 2023-07-07 东南大学 横向双扩散金属氧化物半导体场效应管
JP2022010457A (ja) * 2020-06-29 2022-01-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置
CN111725071B (zh) * 2020-07-20 2021-06-18 西安电子科技大学 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN111725321B (zh) * 2020-07-20 2021-06-18 西安电子科技大学 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法
US20230378345A1 (en) * 2020-10-29 2023-11-23 Rohm Co., Ltd. Semiconductor device
US11791392B2 (en) * 2021-06-08 2023-10-17 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a notched gate electrode
US12408370B2 (en) * 2022-04-05 2025-09-02 Applied Materials, Inc. Structure and fabrication method of high voltage MOSFET with a vertical drift region
CN115881779B (zh) * 2023-02-08 2023-05-30 合肥新晶集成电路有限公司 晶体管结构、半导体结构及其制备方法
CN116960183B (zh) * 2023-07-27 2024-05-17 荣芯半导体(淮安)有限公司 包含ldmos晶体管的半导体器件
CN117219675B (zh) * 2023-11-09 2024-02-13 华南理工大学 一种ldmos器件结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052091A1 (en) * 2008-08-20 2010-03-04 Oki Semiconductor Co., Ltd. Semiconductor device and fabrication method of the same
US20110147844A1 (en) * 2009-12-18 2011-06-23 Michael Andrew Smith Semiconductor device with reduced surface field effect and methods of fabrication the same
US20120223361A1 (en) * 2011-03-01 2012-09-06 Ru Huang Low-power consumption tunneling field-effect transistor with finger-shaped gate structure
US20130187226A1 (en) * 2012-01-20 2013-07-25 SK Hynix Inc. Lateral double diffused mos transistors and methods of fabricating the same
TW201334186A (zh) * 2011-12-21 2013-08-16 Monolithic Power Systems Inc 橫向高電壓電晶體及其製造方法
TW201424002A (zh) * 2012-12-03 2014-06-16 Infineon Technologies Ag 半導體裝置及製造半導體裝置之方法
US20150270389A1 (en) * 2014-03-20 2015-09-24 Silicon Fidelity Power semiconductor transistor with improved gate charge
US20150325693A1 (en) * 2014-05-09 2015-11-12 Renesas Electronics Corporation Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US20100213517A1 (en) * 2007-10-19 2010-08-26 Nxp B.V. High voltage semiconductor device
US7888732B2 (en) * 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
US7671408B2 (en) * 2008-07-09 2010-03-02 Texas Instruments Incorporated Vertical drain extended MOSFET transistor with vertical trench field plate
KR20130142789A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
CN103594517A (zh) * 2013-10-24 2014-02-19 中国科学院上海微系统与信息技术研究所 一种多栅soi-ldmos器件结构
CN105097925A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种新型功率器件结构
US10217821B2 (en) * 2014-09-01 2019-02-26 Sk Hynix System Ic Inc. Power integrated devices, electronic devices and electronic systems including the same
KR102286012B1 (ko) * 2015-02-17 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템
KR102286014B1 (ko) * 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052091A1 (en) * 2008-08-20 2010-03-04 Oki Semiconductor Co., Ltd. Semiconductor device and fabrication method of the same
US20110147844A1 (en) * 2009-12-18 2011-06-23 Michael Andrew Smith Semiconductor device with reduced surface field effect and methods of fabrication the same
US20120223361A1 (en) * 2011-03-01 2012-09-06 Ru Huang Low-power consumption tunneling field-effect transistor with finger-shaped gate structure
TW201334186A (zh) * 2011-12-21 2013-08-16 Monolithic Power Systems Inc 橫向高電壓電晶體及其製造方法
US20130187226A1 (en) * 2012-01-20 2013-07-25 SK Hynix Inc. Lateral double diffused mos transistors and methods of fabricating the same
TW201424002A (zh) * 2012-12-03 2014-06-16 Infineon Technologies Ag 半導體裝置及製造半導體裝置之方法
US20150270389A1 (en) * 2014-03-20 2015-09-24 Silicon Fidelity Power semiconductor transistor with improved gate charge
US20150325693A1 (en) * 2014-05-09 2015-11-12 Renesas Electronics Corporation Semiconductor device
TW201543671A (zh) * 2014-05-09 2015-11-16 瑞薩電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
TW201724512A (zh) 2017-07-01
US20170194489A1 (en) 2017-07-06
CN106935647B (zh) 2021-08-17
CN106935647A (zh) 2017-07-07
US9799764B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
TWI752911B (zh) 具有低導通電阻的橫向功率積體裝置
US9852993B2 (en) Lateral high voltage integrated devices having trench insulation field plates and metal field plates
US9331145B2 (en) Lateral double diffused MOS transistors and methods of fabricating the same
KR101128694B1 (ko) 반도체 장치
US7446375B2 (en) Quasi-vertical LDMOS device having closed cell layout
KR102248307B1 (ko) 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템
WO2023071308A1 (zh) 一种半导体器件及集成电路
CN105280703A (zh) 功率集成器件、包括其的电子器件和包括其的电子系统
CN105895696A (zh) 功率集成器件、包括其的电子设备以及包括其的电子系统
TWI691075B (zh) 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路
US20240387523A1 (en) Semiconductor device and fabricating method of the same
KR102385950B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR102385949B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
US20140008725A1 (en) High voltage metal-oxide-semiconductor transistor device
KR20240077426A (ko) 반도체 장치
EP4064365A2 (en) Semiconductor device
US10374077B2 (en) Semiconductor device having auxiliary electrode formed in field plate region
US20250359231A1 (en) Semiconductor device
EP3671858A1 (en) Ldmos using buried rail as extra gate
TWI886807B (zh) 半導體裝置
US20250107145A1 (en) Semiconductor device and method of manufacturing the same
JP5309427B2 (ja) 半導体装置
CN120568807A (zh) 半导体装置
CN119300418A (zh) 功率器件
CN119153529A (zh) 沟槽型场效应晶体管