[go: up one dir, main page]

TWI691075B - 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路 - Google Patents

具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路 Download PDF

Info

Publication number
TWI691075B
TWI691075B TW105116247A TW105116247A TWI691075B TW I691075 B TWI691075 B TW I691075B TW 105116247 A TW105116247 A TW 105116247A TW 105116247 A TW105116247 A TW 105116247A TW I691075 B TWI691075 B TW I691075B
Authority
TW
Taiwan
Prior art keywords
insulating layer
region
field insulating
type
integrated device
Prior art date
Application number
TW105116247A
Other languages
English (en)
Other versions
TW201719890A (zh
Inventor
金旲勳
吳世景
Original Assignee
南韓商Ｓｋ海力士系統集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｓｋ海力士系統集成電路有限公司 filed Critical 南韓商Ｓｋ海力士系統集成電路有限公司
Publication of TW201719890A publication Critical patent/TW201719890A/zh
Application granted granted Critical
Publication of TWI691075B publication Critical patent/TWI691075B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種高電壓積體裝置包括：具有第一導電性的半導體層；具有第二導電性的源極區和具有第二導電性的漂移區，它們設置在半導體層內，並且通過通道區而彼此間隔開；汲極區，具有第二導電性並且設置在漂移區內；閘極絕緣層，設置在通道區之上；第一場絕緣層和第二場絕緣層，設置在漂移區之上並且在通道區與汲極區之間，其中，第一場絕緣層和第二場絕緣層彼此間隔開；絕緣層，設置在漂移區之上，並且位於第一場絕緣層與第二場絕緣層之間；以及閘極電極，設置在閘極絕緣層、第一場絕緣層、絕緣層以及第二場絕緣層之上，其中，第一場絕緣層與通道區相鄰接，而第二場絕緣層與汲極區相鄰接。

Description

具有改良的導通電阻值和改良的崩潰電壓的高電壓積體電路
本發明的各種實施例涉及高電壓積體裝置，更具體地，涉及具有改善的導通電阻值和改善的崩潰電壓的高電壓積體裝置。
相關申請的交叉引用
本申請要求於2015年11月23日提交的第10-2015-0163846號韓國專利申請的優先權，其全部內容通過引用合併於此。
具有控制器和驅動器二者功能的積體裝置被稱作為智慧電源裝置。通常，智慧電源裝置的輸出電路可以被設計成包括以高電壓操作的高電壓積體裝置，例如橫向雙擴散MOS(LDMOS)電晶體。在高電壓積體裝置中，LDMOS電晶體的崩潰電壓，例如汲極接面崩潰電壓和閘極電介質崩潰電壓是直接影響LDMOS電晶體的穩定操作的重要因素。另外，LDMOS電晶體的導通電阻(Ron)值也是影響LDMOS電晶體的電氣特性的重要因素，例如LDMOS電晶體的電流驅動能力。
為了改善LDMOS電晶體的汲極接面崩潰電壓，必須降低汲極區與通道區之間的漂移區的摻雜濃度，或者必須增加與漂移區中的電流路徑的長度相對應的漂移區中的載子的漂移長度。然而，在這種情況下， LDMOS電晶體的電流驅動能力可能降低，並且LDMOS電晶體的導通電阻(Ron)增加。
相反地，如果汲極區與通道區之間的漂移區的摻雜濃度增加，或者漂移區中的漂移長度減小，則可以減小LDMOS電晶體的導通電阻(Ron)，並且可以提高LDMOS電晶體的電流驅動能力。然而，可以降低LDMOS電晶體的汲極接面崩潰電壓。即，在LDMOS電晶體中，導通電阻和汲極接面崩潰電壓可以處於折中關係。
各種實施例涉及具有改善的導通電阻值和改善的崩潰電壓的高電壓積體裝置。
根據一個實施例，一種高電壓積體裝置包括：具有第一導電性的半導體層；具有第二導電性的源極區和具有第二導電性的漂移區，它們設置在半導體層內，並且通過通道區而彼此間隔開；汲極區，具有第二導電性並且設置在漂移區內；閘極絕緣層，設置在通道區之上；第一場絕緣層和第二場絕緣層，設置在漂移區之上並且在通道區與汲極區之間，其中，第一場絕緣層和第二場絕緣層彼此間隔開；絕緣層，設置在漂移區之上，並且位於第一場絕緣層與第二場絕緣層之間；以及閘極電極，設置在閘極絕緣層、第一場絕緣層、絕緣層以及第二場絕緣層之上，其中，第一場絕緣層與通道區相鄰接，而第二場絕緣層與汲極區相鄰接。
根據另一個實施例，一種高電壓積體裝置包括：具有第一導電性的半導體層；具有第二導電性的源極區和具有第二導電性的漂移區，它們設置在半導體層內，並且通過通道區彼此間隔開；汲極區，具有第二 導電性並且設置在漂移區內；閘極絕緣層，設置在通道區之上；至少三個場絕緣層，設置在漂移區之上，並且在通道區與汲極區之間，其中，場絕緣層彼此間隔開；絕緣層，每個絕緣層設置在漂移區之上，並且每個絕緣層位於場絕緣層之間；以及閘極電極，設置在閘極絕緣層、場絕緣層和絕緣層之上。
100:高電壓積體裝置
102:半導體層
104:溝槽隔離層
106:主體區
108:漂移區
108A-108C:漂移區
110:源極區
112:主體接觸區
114:第一通道區
116:第二通道區
118:汲極區
120:閘極絕緣層
131:第一絕緣層
132:第二絕緣層
133:第三絕緣層
140:閘極電極
180:累積層
190:虛線
200:高電壓積體裝置
202:半導體層
204:溝槽隔離層
206:主體區
208:漂移區
208A-208C:漂移區
210:源極區
212:主體接觸區
214:第一通道區
216:第二通道區
218:汲極區
220:閘極絕緣層
231:第一絕緣層
231S1:第一側壁
231S2:第二側壁
232:第二絕緣層
233:第三絕緣層
233S1:第一側壁
233S2:第二側壁
240:閘極電極
280:累積層
300:高電壓積體裝置
302:半導體層
304:溝槽隔離層
306:主體區
308:漂移區
308A-308C:漂移區
310:源極區
312:主體接觸區
314:第一通道區
316:第二通道區
318:汲極區
320:閘極絕緣層
331:第一絕緣層
332:第二絕緣層
333:第三絕緣層
340:閘極電極
380:累積層
400:高電壓積體裝置
402:半導體層
404:溝槽隔離層
406:主體區
408:漂移區
408A-408E:漂移區
410:源極區
412:主體接觸區
414:第一通道區
416:第二通道區
418:汲極區
420:閘極絕緣層
431:第一絕緣層
432:第二絕緣層
433:第三絕緣層
434:第四絕緣層
435:第五絕緣層
440:閘極電極
481:第一累積層
482:第二累積層
500:高電壓積體裝置
502:半導體層
504:溝槽隔離層
506:主體區
508:漂移區
508A-508E:漂移區
510:源極區
512:主體接觸區
514:第一通道區
516:第二通道區
518:汲極區
520:閘極絕緣層
531:第一絕緣層
532:第二絕緣層
533:第三絕緣層
534:第四絕緣層
535:第五絕緣層
540:閘極電極
581:第一累積層
582:第二累積層
結合附圖和所附具體的描述，本發明的各種實施例將變得更加顯而易見。
圖1為圖示根據一個實施例的高電壓積體裝置的截面圖。
圖2為圖示圖1所示的高電壓積體裝置處於導通狀態的截面圖。
圖3為圖示圖1所示的高電壓積體裝置處於關斷狀態的截面圖。
圖4為圖示根據另一個實施例的高電壓積體裝置的截面圖。
圖5為圖示根據另一個實施例的高電壓積體裝置的截面圖。
圖6為圖示根據另一個實施例的高電壓積體裝置的截面圖。
圖7為圖示根據另一個實施例的高電壓積體裝置的截面圖。
將理解的是，儘管在本文中可以使用術語第一、第二、第三等來描述各種元件，但是這些元件不應當局限於這些術語。這些術語僅用於將一個元件與另一個元件區分開。因而，在不脫離本發明的教導的情況下，在一些實施例中的第一元件在其它實施例中可以被稱為第二元件。
還將理解的是，當一個元件被稱為位於另一個元件“上”、“之上”、“以上”、“下”、“之下”、“下方”、“側面”或者“旁邊”，其可以直接與另一個元件接觸，或者在它們之間可以存在至少一個中間元件。因此，在本文中所使用的例如“上”、“之上”、“以上”、“下”、“之下”、“下方”、“側面”或者“旁邊”等的術語是出於僅描述兩個元件的位置關係的目的，並非旨在限制本發明的範圍。
還將理解的是，當一個元件被稱為與另一個元件“連接”或者“耦接”時，其可以直接與其它元件連接或耦接，或者可以存在中間元件。相反地，當一個元件被稱為與另一個元件“直接連接”或者“直接耦接”時，不存在中間元件。
圖1為圖示根據一個實施例的高電壓積體裝置100的截面圖。參見圖1，高電壓積體裝置可以為橫向雙擴散MOS(LDMOS)電晶體。高電壓積體裝置100可以包括第一導電類型的半導體層102，例如P型半導體層。在一個實施例中，P型半導體層102可以為摻雜有P型雜質的基板。在另一個實施例中，P型半導體層102可以為設置在基板中的P型擴散層。在另一個實施例中，P型半導體層102可以為生長在基板上的P型磊晶層。P型半導體層102可以具有由溝槽隔離層104界定的作用區。
P型主體區106可以設置在P型半導體層102的第一上部。N型源極區110和P型主體接觸區112可以設置在P型主體區106的上部。N型源極區110的側壁可以直接接觸P型主體接觸區112的側壁。第一通道區114形成在鄰接於與P型主體接觸區112相對的N型源極區110的另一個側壁的P型主體區106的上部內。
N型源極區110和P型主體接觸區112可以共同地電連接至源極端子S。第二導電類型的漂移區108(例如，N型漂移區)可以設置在P型半導體層102的第二上部內。N型漂移區108可以設置成與P型主體區106間隔開。P型主體區106與N型漂移區108之間的P型半導體層102的上部可以與第二通道區116相對應。
第一通道區114和第二通道區116組合，可以構成通道區。通道區的長度可以與N型源極區110與N型漂移區108之間的距離相對應。即，通道區的長度可以為第一通道區114的長度和第二通道區116的長度之和。
N型汲極區118可以設置在N型漂移區108的上部內。N型汲極區118可以與汲極端子D電連接。通道區114+116的上表面可以與N型漂移區108的上表面共面。
閘極絕緣層120可以設置在第一通道區114和第二通道區116上。第一絕緣層131、第二絕緣層132和第三絕緣層133可以橫向地設置在N型漂移區108上，並且在第二通道區116與N型汲極區118之間。第一絕緣層131的側壁可以直接接觸閘極絕緣層120的側壁。與閘極絕緣層120直接接觸的第一絕緣層131的側壁可以對齊於與第二通道區116接觸的N型漂移區108的側壁。
與閘極絕緣層120相對的第一絕緣層131的另一個側壁可以直接接觸第二絕緣層132的側壁。與第一絕緣層131相對的第二絕緣層132的另一個側壁可以直接接觸第三絕緣層133的側壁。與第二絕緣層132相對的第三絕緣層133的另一個側壁可以與N型汲極區118的側壁對齊。
在一個實施例中，第二絕緣層132可以大體上具有與閘極絕緣層120相同的厚度。在另一個實施例中，第二絕緣層132可以具有大於閘極絕緣層120的厚度的厚度。第一絕緣層131可以大體上具有與第三絕緣層相同的厚度，並且第一絕緣層131和第三絕緣層133可以比第二絕緣層132厚。在一個實施例中，第一絕緣層131和第三絕緣層133中的每個可以為第二絕緣層132的厚度的至少三十倍。
在將第一絕緣層131和第三絕緣層133用作場絕緣層時，第二絕緣層132可以用作閘極絕緣層120，使得當高電壓積體裝置100導通時，載子(例如，電子)累積在N型漂移區108的上部內。沿著通道長度方向測量的第一絕緣層131的第一長度L1可以大體上等於沿著通道長度方向測量的第三絕緣層133的第二長度L2。在一個實施例中，第一絕緣層131和第三絕緣層133的每個可以包括例如高溫氧化物(HTO)層的電介質層。
在第二通道區116與N型汲極區118之間的N型漂移區108的上部可以分為第一N型漂移區108A、第二N型漂移區108B以及第三N型漂移區108C。第一N型漂移區108A可以與第一絕緣層131垂直重疊，並且可以接觸第二通道區116。第三N型漂移區108C可以與第三絕緣層133垂直重疊，並且可以接觸N型汲極區118。第二N型漂移區108B可以與第二絕緣層132垂直重疊，並且可以與第一N型漂移區108A和第三N型漂移區108C之間的區域相對應。閘極電極140可以設置在閘極絕緣層120、第一絕緣層131、第二絕緣層132和第三絕緣層133上。閘極電極140可以與閘極端子G電連接。
圖2為圖示圖1所示的高電壓積體裝置100處於導通狀態的 截面圖。在圖2中，與圖1所用的相同的附圖標記或者相同的附圖識別字表示相同的元件。參見圖2，當將接地電壓(即，0V)施加至源極端子S，並且將大於臨界電壓的正閘極電壓(即，+Vg)以及正汲極電壓(即，+Vd)分別地施加至閘極端子G和汲極端子D時，高電壓積體裝置100可以導通。當高電壓積體裝置100導通時，通道反轉層可以形成在第一通道區114和第二通道區116內。在這種情況下，如箭頭所示，載子(例如，電子)可以從N型源極區110經由通道反轉層和N型漂移區108的上部而向N型汲極區118漂移。因此，電流可以從汲極端子D流向源極端子S。
高電壓積體裝置100的導通電阻特性會受到N型漂移區108內的電流路徑長度和摻雜濃度(即，N型漂移區108的雜質濃度)的影響。例如，如果減小在N型漂移區108內的電子移動路徑的長度，則可以改善高電壓積體裝置100的導通電阻特性。相反地，如果增加在N型漂移區108內的電子移動路徑的長度，則可以降低高電壓積體裝置100的導通電阻特性。另外，如果N型漂移區108的摻雜濃度增大，則可以改善高電壓積體裝置100的導通電阻特性。相反地，如果N型漂移區108的摻雜濃度降低，則可以降低高電壓積體裝置100的導通電阻特性。
在N型漂移區109內的電子漂移長度的增加會導致高電壓積體裝置100所佔據的平面面積的增加。因而，在N型漂移區108內的電子漂移長度的增加可能不適用於高電壓積體半導體裝置。當N型漂移區108的摻雜濃度增大時，可以改善高電壓積體裝置100的導通電阻特性。然而，在這種情況下，會降低高電壓積體裝置100的汲極接面崩潰電壓特性。
根據實施例，當將正閘極電壓+Vg施加至閘極端子G時， 累積層180可以形成在第二N型漂移區108B內，並且在第二絕緣層132之下。累積層180內的N型雜質的濃度可以大於在N型漂移區108的其它區域內的N型雜質的濃度。因而，當導通高電壓積體裝置100以設置累積層180時，可以增加從N型源極區110漂移向N型汲極區118的電子量，以改善高電壓積體裝置100的導通電阻特性。即使在高電壓積體裝置100導通時，累積層180中的N型雜質的濃度增加，由於用作場絕緣層的第一絕緣層131和第三絕緣層133(尤其地，第一絕緣層131)的存在，也不會增加與P型半導體層102和N型漂移區108之間的接面相鄰的N型漂移區108內的N型雜質的濃度。因而，可以不降低N型漂移區108的接面崩潰電壓特性。
圖3為圖示圖1所示的高電壓積體裝置100的關斷狀態的截面圖。在圖3中，與圖1所用的相同的附圖標記或者相同的附圖識別字表示相同的元件。參見圖3，當將接地電壓(即，0V)施加至源極端子S和閘極端子G，並且將正汲極關斷電壓(即，+Vdoff)施加至汲極端子D時，可以關斷高電壓積體裝置100。在這種情況下，由於將反向偏壓施加為穿過在P型半導體層102與N型漂移區108之間的P-N接面，所以可以耗盡與P-N接面相鄰的P型半導體層102與N型漂移區108。在這種情況下，如虛線190所示，可以加寬在N型漂移區108內並且在第二絕緣層132之下的耗盡區，以在高電壓積體裝置100關斷時改善N型漂移區108的接面崩潰電壓特性。
圖4為圖示根據另一個實施例的高電壓積體裝置200的截面圖。參見圖4，高電壓積體裝置200可以包括第一導電類型的半導體層202， 例如，P型半導體層。在一個實施例中，P型半導體層202可以為摻雜有P型雜質的基板。在另一個實施例中，P型半導體層202可以為設置在基板內的P型擴散層。在又一個實施例中，P型半導體層202可以為生長在基板上的P型磊晶層。P型半導體層202可以具有由溝槽隔離層204界定的作用區。
P型主體區206可以設置在P型半導體層202的第一上部內。N型源極區210和P型主體接觸區212可以設置在P型主體區206的上部內。N型源極區210的側壁可以直接接觸P型主體接觸區212的側壁。鄰接於與P型主體接觸區212相對的N型源極區210的另一個側壁的P型主體區206的上部可以對應於第一通道區214。
N型源極區210和P型主體接觸區212可以共同地電連接至源極端子S。第二導電類型的漂移區208(例如，N型漂移區)可以設置在P型半導體層202的第二上部內。N型漂移區208可以設置成與P型主體區206間隔開。
在P型主體區206與N型漂移區208之間的P型半導體層202的上部可以與第二通道區216相對應。第一通道區214和第二通道區216組合，可以構成通道區。通道區的長度可以與N型源極區210和N型漂移區208之間的距離相對應。即，通道區的長度可以為第一通道區214的長度和第二通道區216的長度之和。N型汲極區218可以設置在N型漂移區208的上部內。N型汲極區218可以與汲極端子D電連接。
閘極絕緣層220可以設置在第一通道區214和第二通道區216上。第一絕緣層231、第二絕緣層232和第三絕緣層233可以橫向設置(即，以並排方式)在第二通道區216與N型汲極區218之間的N型漂移 區208上。第一絕緣層231可以具有第一側壁231S1和第二側壁231S2，它們沿著通道長度方向彼此間隔開，並且彼此相對。第一絕緣層231的第一側壁231S1可以直接接觸閘極絕緣層220的側壁。第一絕緣層231的第一側壁231S1可以對齊於與第二通道區216接觸的N型漂移區208的側壁。第一絕緣層231的第二側壁231S2可以直接接觸第二絕緣層232的側壁。
第一絕緣層231的第一側壁231S1和第二側壁231S2可以具有傾斜的輪廓。即，第一絕緣層231的第一側壁231S1和第二側壁231S2可以具有正的傾斜輪廓，使得第一絕緣層231在通道長度方向上的長度從N型漂移區208的上表面起向上逐漸地減小。
第三絕緣層233可以具有第一側壁233S1和第二側壁233S2，它們沿著通道長度方向彼此間隔開，並且彼此相對。第三絕緣層233的第一側壁233S1可以直接接觸與第一絕緣層231相對的第二絕緣層232的另一個側壁。第三絕緣層233的第二側壁233S2可以與N型汲極區218的側壁對齊。
第三絕緣層233的第一側壁233S1和第二側壁233S2可以具有傾斜的輪廓。即，第三絕緣層233的第一側壁233S1和第二側壁233S2可以具有正的傾斜輪廓，使得第三絕緣層233在通道長度方向上的長度從N型漂移區208的上表面起向上逐漸地減小。由於第一絕緣層231和第三絕緣層233的側壁具有正的傾斜輪廓，所以可以降低穿過與第一絕緣層231鄰接的閘極絕緣層220的邊緣的電場，以及穿過與第一絕緣層231和第三絕緣層233鄰接的第二絕緣層232的兩個邊緣的電場。
在一個實施例中，第二絕緣層232可以具有大體上與閘極絕 緣層220相同的厚度。在另一個實施例中，第二絕緣層232可以具有大於閘極絕緣層220的厚度的厚度。第一絕緣層231可以具有大體上與第三絕緣層233相同的厚度，並且第一絕緣層231和第三絕緣層233可以比第二絕緣層232厚。
在一個實施例中，第一絕緣層231和第三絕緣層233中的每個可以為第二絕緣層232的厚度的至少三十倍。在將第一絕緣層231和第三絕緣層233用作場絕緣層時，第二絕緣層232可以用作閘極絕緣層220，使得當高電壓積體裝置200導通時，載子(例如，電子)累積在N型漂移區208的上部內。
第一絕緣層231在通道長度方向上的長度可以大體上等於第三絕緣層233在通道長度方向上的長度。在一個實施例中，第一絕緣層231和第三絕緣層233可以包括電介質層，例如高溫氧化物(HTO)層。
在第二通道區216與N型汲極區218之間的N型漂移區208的上部可以分成第一N型漂移區208A、第二N型漂移區208B和第三N型漂移區208C。第一N型漂移區208A可以與第一絕緣層231垂直重疊，並且可以接觸第二通道區216。第三N型漂移區208C可以與第三絕緣層233垂直重疊，並且可以接觸N型汲極區218。第二N型漂移區208B可以與第二絕緣層232垂直重疊，並且可以對應於第一N型漂移區208A與第三N型漂移區208C之間的區域。
當高電壓積體裝置200導通時，累積層280可以形成在第二N型漂移區208B的上部內，並且減小高電壓積體裝置200的導通電阻值。閘極電極240可以設置在閘極絕緣層220、第一絕緣層231、第二絕緣層232 和第三絕緣層233上。閘極電極240可以與閘極端子G電連接。
圖5為圖示根據另一實施例的高電壓積體裝置300的截面圖。參見圖5，高電壓積體裝置300可以包括第一導電類型的半導體層302，例如，P型半導體層。在一個實施例中，P型半導體層302可以為摻雜有P型雜質的基板。在另一個實施中，P型半導體層302可以為設置在基板內的P型擴散層。在又一個實施例中，P型半導體層302可以為生長在基板上的P型磊晶層。P型半導體層302可以具有由溝槽隔離層304界定的作用區。
P型主體區306可以設置在P型半導體層302的第一上部內。N型源極區310和P型主體接觸區312可以設置在P型主體區306的上部內。N型源極區310的側壁可以直接接觸P型主體接觸區312的側壁。鄰接於與P型主體接觸區312相對的N型源極區310的另一個側壁的P型主體區306的上部可以對應於第一通道區314。N型源極區310和P型主體接觸區312可以共同地電連接至源極端子S。
第二導電類型的漂移區308(例如，N型漂移區)可以設置在P型半導體層302的第二上部內。N型漂移區308可以設置成與P型主體區306間隔開。P型主體區306與N型漂移區308之間的P型半導體層302的上部可以對應於第二通道區316。
第一通道區314和第二通道區316組合，可以構成通道區。通道區的長度可以對應於N型源極區310與N型漂移區308之間的距離。即，通道區的長度可以為第一通道區314的長度與第二通道區316的長度之和。N型汲極區318可以設置在N型漂移區308的上部內。N型汲極區318可以與汲極端子D電連接。
閘極絕緣層320可以設置在第一通道區314和第二通道區316上。第一絕緣層331、第二絕緣層332和第三絕緣層333可以橫向設置在第二通道區316與N型汲極區318之間的N型漂移區308上。
第一絕緣層331的側壁可以直接接觸閘極絕緣層320的側壁。與閘極絕緣層320直接接觸的第一絕緣層331的側壁可以對齊於與第二通道區316接觸的N型漂移區308的側壁。與閘極絕緣層320相對的第一絕緣層331另一個側壁可以直接接觸第二絕緣層332的側壁。
與第一絕緣層331相對的第二絕緣層332的另一個側壁可以直接接觸第三絕緣層333的側壁。與第二絕緣層332相對的第三絕緣層333的另一個側壁可以與N型汲極區318的側壁對齊。儘管在圖5中未示出，但是如參照圖4所述，第一絕緣層331和第三絕緣層333中的每個的兩個側壁可以具有正的傾斜輪廓。
在一個實施例中，第二絕緣層332可以具有與閘極絕緣層320大體上相同的厚度。在另一個實施例中，第二絕緣層332可以具有大於閘極絕緣層320的厚度的厚度。第一絕緣層331可以具有大體上與第三絕緣層333相同的厚度，並且第一絕緣層331和第三絕緣層333的每個可以比第二絕緣層332厚。
在一個實施例中，第一絕緣層331和第三絕緣層333中的每個可以為第二絕緣層332的厚度的至少三十倍。在將第一絕緣層層331和第三絕緣層333用作場絕緣層時，第二絕緣層332可以用作閘極絕緣層320，使得當高電壓積體裝置300導通時，載子(例如，電子)累積在N型漂移區308的上部內。
第一絕緣層331在通道長度方向上的第一長度L3可以小於第三絕緣層333在通道長度方向上的第二長度L4。在一個實施例中，第三絕緣層333的第二長度L4可以為第一絕緣層331的第一長度L3的至少1.2倍。
當與N型汲極區318鄰接的第三絕緣層333的第二長度L4增大時，在高電壓積體裝置300操作時可以降低穿過具有相對減小的厚度的第二絕緣層332而產生的電場。因此，可以增大可允許的最大閘極電壓和/或可允許的最大汲極電壓而不擊穿第二絕緣層332。在一個實施例中，第一絕緣層331和第三絕緣層333可以包括電介質層，例如高溫氧化物(HTO)層。
第二通道區316與N型汲極區318之間的N型漂移區308的上部可以分成第一N型漂移區308A、第二N型漂移區308B和第三N型漂移區308C。第一N型漂移區308A可以與第一絕緣層331垂直重疊，並且可以接觸第二通道區316。第三N型漂移區308C可以與第三絕緣層333垂直重疊，並且可以接觸N型汲極區318。第二N型漂移區308B可以與第二絕緣層332垂直重疊，並且可以對應於在第一N型漂移區308A和第三N型漂移區308C之間的區域。
當高電壓積體裝置300導通時，累積層380可以形成在第二N型漂移區308B的上部內，並且減小高電壓積體裝置300的導通電阻值。閘極電極340可以設置在閘極絕緣層320、第一絕緣層331、第二絕緣層332和第三絕緣層333上。閘極電極340可以與閘極端子G電連接。
圖6為圖示根據另一個實施例的高電壓積體裝置400的截面 圖。參見圖6，高電壓積體裝置400可以包括第一導電類型的半導體層402，例如，P型半導體層。在一個實施例中，P型半導體層402可以為摻雜有P型雜質的基板。在另一個實施例中，P型半導體層402可以為設置在基板內的P型擴散層。在又一個實施例中，P型半導體層402可以為生長在基板上的P型磊晶層。P型半導體層402可以具有由溝槽隔離層404界定的作用區。
P型主體區406可以設置在P型半導體層402的第一上部內。N型源極區410和P型主體接觸區412可以設置在P型主體區406的上部內。N型源極區410的側壁可以直接接觸P型主體接觸區412的側壁。鄰接於與P型主體接觸區412相對的N型源極區410的另一個側壁的P型主體區406的上部可以對應於第一通道區414。N型源極區410和P型主體接觸區412可以共同地電連接至源極端子S。
第二導電類型的漂移區408(例如，N型漂移區)可以設置在P型半導體層402的第二上部內。N型漂移區408可以設置成與P型主體區406間隔開。P型主體區406與N型漂移區408之間的P型半導體層402的上部可以對應於第二通道區416。第一通道區414和第二通道區416組合，可以構成通道區。通道區的長度可以對應於N型源極區410與N型漂移區408之間的距離。即，通道區的長度可以為第一通道區414的長度與第二通道區416的長度之和。N型汲極區418可以設置在N型漂移區408的上部內。N型汲極區418可以與汲極端子D電連接。
閘極絕緣層420可以設置在第一通道區414和第二通道區416上。第一絕緣層431、第二絕緣層432、第三絕緣層433、第四絕緣層434和第五絕緣層435可以橫向設置在N型漂移區408上，並且在第二通道區 416與N型汲極區418之間。第一絕緣層431的側壁可以直接接觸閘極絕緣層420的側壁。與閘極絕緣層420直接接觸的第一絕緣層431的側壁可以對齊於與第二通道區416接觸的N型漂移區的側壁。
與閘極絕緣層420相對的第一絕緣層431的另一個側壁可以直接接觸第二絕緣層432的側壁。與第一絕緣層431相對的第二絕緣層432的另一個側壁可以直接接觸第三絕緣層433的側壁。與第二絕緣層432相對的第三絕緣層433的另一個側壁可以直接接觸第四絕緣層434的側壁。與第三絕緣層433相對的第四絕緣層434的另一個側壁可以直接接觸第五絕緣層435的側壁。與第四絕緣層434相對的第五絕緣層435的另一個側壁可以與N型汲極區418的側壁對齊。儘管在圖6中未示出，但是如參照圖4所述，第一絕緣層431、第三絕緣層433和第五絕緣層435中的每個的兩個側壁可以具有正的傾斜輪廓。
在一個實施例中，第二絕緣層432和第四絕緣層434可以具有大體上與閘極絕緣層420相同的厚度。在另一個實施例中，第二絕緣層432和第四絕緣層434可以具有大於閘極絕緣層420的厚度的厚度。第一絕緣層431、第三絕緣層433和第五絕緣層435可以具有大體上相同的厚度，以及第一絕緣層431、第三絕緣層433和第五絕緣層435可以比第二絕緣層432和第四絕緣層434厚。
在一個實施例中，第一絕緣層431、第三絕緣層433和第五絕緣層435中的每個可以為第二絕緣層432或者第四絕緣層434的至少三十倍。在將第一絕緣層431、第三絕緣層433和第五絕緣層435用作場絕緣層時，第二絕緣層432和第四絕緣層434可以用作如同閘極絕緣層，使得載子 (例如，電子)在高電壓積體裝置400導通時累積在N型漂移區408的上部內。
第一絕緣層431在通道長度方向上的第一長度L5、第三絕緣層433在通道長度方向上的第二長度L6以及第五絕緣層435在通道長度方向上的第三長度L7可以大體上彼此相等。在一個實施例中，第一絕緣層431、第三絕緣層433和第五絕緣層435可以包括電介質層，例如高溫氧化物(HTO)層。
第二通道區416與N型汲極區418之間的N型漂移區408的上部可以分成第一N型漂移區408A、第二N型漂移區408B、第三N型漂移區408C、第四N型漂移區408D以及第五N型漂移區408E。第一N型漂移區408A可以與第一絕緣層431垂直重疊並且可以接觸第二通道區416。第三N型漂移區408C可以與第三絕緣層433垂直重疊。第五N型漂移區408E可以與第五絕緣層435垂直重疊，並且可以接觸N型汲極區418。
第二N型漂移區408B可以與第二絕緣層432垂直重疊，並且可以對應於在第一N型漂移區408A和第三N型漂移區408C之間的區域。第四N型漂移區408D可以與第四絕緣層434垂直重疊，並且可以對應於在第三N型漂移區408C和第五N型漂移區408E之間的區域。
當高電壓積體裝置400導通時，第一累積層481和第二累積層482可以分別地形成在第二N型漂移區408B的上部和第四N型漂移區408D的上部內。因此，可以降低高電壓積體裝置400的導通電阻值。閘極電極440可以設置在閘極絕緣層420、第一絕緣層431、第二絕緣層432、第三絕緣層433、第四絕緣層434和第五絕緣層435之上。閘極電極440可以 與閘極端子G電連接。
根據參照圖6所述的實施例，可以通過適當地調節第二絕緣層432的長度(即，第一絕緣層431與第三絕緣層433之間的距離)和第四絕緣層434的長度(即，第三絕緣層433與第五絕緣層435之間的距離)來控制第一累積層481的長度和第二累積層482的長度。儘管圖6圖示了絕緣層(即，用作場絕緣層的第一絕緣層431、第三絕緣層433和第五絕緣層435)的數目為3的示例，但是本發明不限於此。
例如，在一些實施例中，可以將用作場絕緣層的四個或者更多個絕緣層設置在N型漂移區408上。在這種情況下，可以將用作場絕緣層的絕緣層和具有小於場絕緣層厚度的厚度的其它絕緣層沿通道長度方向交替地設置在N型漂移區408上。在任何情況下，可以將用作場絕緣層的絕緣層中的兩個設置成分別地與第二通道區416和N型汲極區418相鄰接。
圖7為圖示根據另一個實施例的高電壓積體裝置500的截面圖。參見圖7，高電壓積體裝置500可以包括第一導電類型的半導體層502，例如，P型半導體層。在一個實施例中，P型半導體層502可以為摻雜有P型雜質的基板。在另一個實施例中，P型半導體層502可以為設置在基板內的P型擴散層。在又一個實施例中，P型半導體層502可以為生長在基板上的P型磊晶層。P型半導體層502可以具有通過溝槽隔離層504界定的作用區。
P型主體區506可以設置在P型半導體層502的第一上部內。N型源極區510和P型主體接觸區512可以設置在P型主體區506的上部內。N型源極區510的側壁可以直接接觸P型主體接觸區512的側壁。鄰 接於與P型主體接觸區512相對的N型源極區510的另一個側壁的P型主體區506的上部可以對應於第一通道區514。N型源極區510和P型主體接觸區512可以共同地電連接至源極端子S。
第二導電類型的漂移區508(例如，N型漂移區)可以設置在P型半導體層502的第二上部內。N型漂移區508可以設置成與P型主體區506間隔開。P型主體區506與N型漂移區508之間的P型半導體層502的上部可以對應於第二通道區516。第一通道區514和第二通道區516組合，可以構成通道區。
通道區的長度可以對應於N型源極區510與N型漂移區508之間的距離。即，通道區的長度可以為第一通道區514的長度與第二通道區516的長度之和。N型汲極區518可以設置在N型漂移區508的上部內。N型汲極區518可以與汲極端子D電連接。
閘極絕緣層520可以設置在第一通道區514和第二通道區516上。第一絕緣層531、第二絕緣層532、第三絕緣層533、第四絕緣層534和第五絕緣層535可以橫向地設置在第二通道區516與N型汲極區518之間的N型漂移區508上。第一絕緣層531的側壁可以直接接觸閘極絕緣層520的側壁。與閘極絕緣層520直接接觸的第一絕緣層531的側壁可以對齊於與第二通道區516接觸的N型漂移區508的側壁。
與閘極絕緣層520相對的第一絕緣層531的另一個側壁可以直接接觸第二絕緣層532的側壁。與第一絕緣層531相對的第二絕緣層532的另一個側壁可以直接接觸第三絕緣層533的側壁。與第二絕緣層532相對的第三絕緣層533的另一個側壁可以直接接觸第四絕緣層534的側壁。
與第三絕緣層533相對的第四絕緣層534的另一個側壁可以直接接觸第五絕緣層535的側壁。與第四絕緣層534相對的第五絕緣層535的另一個側壁可以與N型汲極區518對齊。儘管在圖7中未示出，但是如參照圖4所述，第一絕緣層531、第三絕緣層533和第五絕緣層535中的每個的兩個側壁可以具有正的傾斜輪廓。
在一個實施例中，第二絕緣層532和第四絕緣層534可以具有大體上與閘極絕緣層520相同的厚度。在另一個實施例中，第二絕緣層532和第四絕緣層534中的每個可以具有大於閘極絕緣層520的厚度的厚度。第一絕緣層531、第三絕緣層533和第五絕緣層535可以具有大體上彼此相同的厚度。第一絕緣層531、第三絕緣層533和第五絕緣層535可以比第二絕緣層532和第四絕緣層534厚。
在一個實施例中，第一絕緣層531、第三絕緣層533和第五絕緣層535中的每個可以為第二絕緣層532或者第四絕緣層534的厚度的至少三十倍。當將第一絕緣層531、第三絕緣層533和第五絕緣層535用作場絕緣層時，第二絕緣層532和第四絕緣層534可以用作閘極絕緣層520，使得載子(例如，電子)在高電壓積體裝置500導通時累積在N型漂移區508的上部內。
第一絕緣層531在通道長度方向上的第一長度L8、第三絕緣層533在通道長度方向上的第二長度L9以及第五絕緣層535在通道長度方向上的第三長度L10可以彼此不同。第一絕緣層531的第一長度L8可以小於第三絕緣層533的第二長度L9。第五絕緣層535的第三長度L10可以大於第三絕緣層533的第二長度L9。
在一個實施例中，第三絕緣層533的第二長度L9可以為第一絕緣層531的第一長度L8的至少1.2倍。第五絕緣層535的第三長度L10可以為第三絕緣層533的第二長度L9的至少1.2倍。由於鄰接於N型汲極區518的第五絕緣層535的第三長度L10大於第一絕緣層531和第二絕緣層532的其它的第一長度L8和第二長度L9，所以當高電壓積體裝置500操作時可以降低穿過具有相對減小的厚度的第四絕緣層534而產生的電場。因而，可以增大可允許的最大閘極電壓和/或可允許的最大汲極電壓而不會引起第四絕緣層534的擊穿。在一個實施例中，第一絕緣層531、第三絕緣層533和第五絕緣層535可以包括電介質層，例如高溫氧化物(HTO)層。
第二通道區516與N型汲極區518之間的N型漂移區508的上部可以分成第一N型漂移區508A、第二N型漂移區508B、第三N型漂移區508C、第四N型漂移區508D和第五N型漂移區508E。第一N型漂移區508A可以與第一絕緣層531垂直重疊，並且可以接觸第二通道區516。第三N型漂移區508C可以與第三絕緣層533垂直重疊。第五N型漂移區508E可以與第五絕緣層535垂直重疊，並且可以接觸N型汲極區518。
第二N型漂移區508B可以與第二絕緣層532垂直重疊，並且可以對應於第一N型漂移區508A與第三N型漂移區508C之間的區域。第四N型漂移區508D可以與第四絕緣層534垂直重疊，並且可以對應於第三N型漂移區508C與第五N型漂移區508E之間的區域。
當高電壓積體裝置500導通時，第一累積層581和第二累積層582可以分別地形成在第二N型漂移區508B的上部和第四N型漂移區508D的上部內。因此，可以降低高電壓積體裝置500的導通電阻值。閘極 電極540可以設置在閘極絕緣層520、第一絕緣層531、第二絕緣層532、第三絕緣層533、第四絕緣層534和第五絕緣層535上。閘極電極540可以與閘極端子G電連接。
根據參照圖7所述的實施例，可以通過適當地調節第二絕緣層532的長度(即，第一絕緣層531與第三絕緣層533之間的距離)和第四絕緣層534的長度(即，第三絕緣層533與第五絕緣層535之間的距離)來控制第一累積層581的長度和第二累積層582的長度。儘管圖7圖示了絕緣層(即，用作場絕緣層的第一絕緣層531、第三絕緣層533和第五絕緣層535)的數目為3的示例，但是本發明不限於此。
例如，在一些實施例中，可以將用作場絕緣層的四個或者更多個絕緣層設置在N型漂移區508上。在這種情況下，可以將用作場絕緣層的絕緣層和分別具有小於場絕緣層厚度的厚度的其它絕緣層沿通道長度方向交替地設置在N型漂移區508上。在任何情況下，可以將用作場絕緣層的絕緣層中的兩個設置成分別地與第二通道區516和N型汲極區518相鄰接。另外，與N型汲極區518最接近的用作場絕緣層的絕緣層的長度可以大於用作場絕緣層的其它絕緣層的長度。
出於說明性的目的，以上已經描述了本發明的實施例。所屬技術領域中具有通常知識者將理解的是，在不違背所附申請專利範圍所公開的本發明的範圍和精神的情況下，可以進行不同的修改、增加以及替換。
100‧‧‧高電壓積體裝置
102‧‧‧半導體層
104‧‧‧溝槽隔離層
106‧‧‧主體區
108‧‧‧漂移區
108A-108C‧‧‧漂移區
110‧‧‧源極區
112‧‧‧主體接觸區
114‧‧‧第一通道區
116‧‧‧第二通道區
118‧‧‧汲極區
120‧‧‧閘極絕緣層
131‧‧‧第一絕緣層
132‧‧‧第二絕緣層
133‧‧‧第三絕緣層
140‧‧‧閘極電極
180‧‧‧累積層

Claims (22)

  1. 一種高電壓積體裝置，包括：具有第一導電性的半導體層；具有第二導電性的源極區和具有第二導電性的漂移區，所述源極區和所述漂移區設置在所述半導體層內，並且通過通道區而彼此間隔開；汲極區，具有所述第二導電性，並且設置在所述漂移區內；閘極絕緣層，設置在所述通道區之上；第一場絕緣層和第二場絕緣層，設置在所述漂移區之上，並且在所述通道區與所述汲極區之間，其中，所述第一場絕緣層和所述第二場絕緣層彼此間隔開；絕緣層，設置在所述漂移區之上，並且位於所述第一場絕緣層與所述第二場絕緣層之間；以及閘極電極，設置在所述閘極絕緣層、所述第一場絕緣層、所述絕緣層以及所述第二場絕緣層之上，其中，所述第一場絕緣層與所述通道區相鄰接，而所述第二場絕緣層與所述汲極區相鄰接。
  2. 如申請專利範圍第1項所述的高電壓積體裝置，其中，所述第一場絕緣層和所述第二場絕緣層具有大體上相同的厚度。
  3. 如申請專利範圍第1項所述的高電壓積體裝置，其中，所述第一場絕緣層的第一側壁直接接觸所述閘極絕緣層的側壁。
  4. 如申請專利範圍第3項所述的高電壓積體裝置，其中，所述第一場絕緣層的所述第一側壁與所述漂移區的第一側壁對齊，以及 其中，所述漂移區的所述第一側壁與所述通道區接觸。
  5. 如申請專利範圍第4項所述的高電壓積體裝置，其中，所述絕緣層的第一側壁直接接觸所述第一場絕緣層的第二側壁，以及其中，所述絕緣層的第二側壁直接接觸所述第二場絕緣層的第一側壁。
  6. 如申請專利範圍第5項所述的高電壓積體裝置，其中，所述第二場絕緣層的第二側壁與所述汲極區的第二側壁對齊。
  7. 如申請專利範圍第1項所述的高電壓積體裝置，其中，所述第一場絕緣層和所述第二場絕緣層中的每個具有傾斜的側壁輪廓。
  8. 如申請專利範圍第1項所述的高電壓積體裝置，其中，所述第一場絕緣層在溝道長度方向測量的長度大體上等於所述第二場絕緣層在所述通道長度方向測量的長度。
  9. 如申請專利範圍第1項所述的高電壓積體裝置，其中，所述第二場絕緣層在通道長度方向測量的長度大於所述第一場絕緣層在所述通道長度方向測量的長度。
  10. 如申請專利範圍第1項所述的高電壓積體裝置，其中，所述絕緣層的厚度大體上等於所述閘極絕緣層的厚度。
  11. 如申請專利範圍第10項所述的高電壓積體裝置，其中，所述第一場絕緣層和所述第二場絕緣層中的每個具有大於所述絕緣層的厚度的厚度。
  12. 一種高電壓積體裝置，包括：具有第一導電性的半導體層；具有第二導電性的源極區和具有第二導電性的漂移區，所述源極區和所述漂移區設置在所述半導體層內，並且通過通道區彼此間隔開； 汲極區，具有第二導電性，並且設置在所述漂移區內；閘極絕緣層，設置在所述通道區之上；至少三個場絕緣層，設置在所述漂移區之上，並且在所述通道區與所述汲極區之間，其中，所述場絕緣層彼此間隔開；絕緣層，每個所述絕緣層設置在所述漂移區之上，並且每個所述絕緣層位於所述場絕緣層之間；以及閘極電極，設置在所述閘極絕緣層、所述場絕緣層和所述絕緣層之上。
  13. 如申請專利範圍第12項所述的高電壓積體裝置，其中，所述場絕緣層具有大體上相同的厚度。
  14. 如申請專利範圍第12項所述的高電壓積體裝置，其中，所述場絕緣層包括與所述通道區最接近的第一場絕緣層，以及其中，所述第一場絕緣層的第一側壁直接接觸所述閘極絕緣層的側壁。
  15. 如申請專利範圍第14項所述的高電壓積體裝置，其中，所述第一場絕緣層的所述第一側壁與在所述漂移區和所述通道區之間的分界面對齊。
  16. 如申請專利範圍第14項所述的高電壓積體裝置，其中，所述絕緣層中的每個並排地直接接觸所述場絕緣層中的一個或兩個。
  17. 如申請專利範圍第14項所述的高電壓積體裝置，其中，所述場絕緣層包括與所述汲極區最接近的第二場絕緣層，以及其中，所述第二場絕緣層的側壁與所述汲極區的側壁對齊。
  18. 如申請專利範圍第12項所述的高電壓積體裝置，其中，所述場絕緣層中的每個具有傾斜的側壁輪廓。
  19. 如申請專利範圍第12項所述的高電壓積體裝置，其中，所述場絕緣層在通道長度方向測量的長度大體上彼此相等。
  20. 如申請專利範圍第12項所述的高電壓積體裝置，其中，所述場絕緣層包括第一場絕緣層和第二場絕緣層，其中，所述第二場絕緣層位於所述第一場絕緣層與所述汲極區之間，以及其中，所述第二場絕緣層的長度大於所述第一場絕緣層的長度。
  21. 如申請專利範圍第12項所述的高電壓積體裝置，其中，所述絕緣層中的每個具有大體上等於所述閘極絕緣層的厚度的厚度。
  22. 如申請專利範圍第21項所述的高電壓積體裝置，其中，所述場絕緣層中的每個比所述絕緣層的任何一個厚。
TW105116247A 2015-11-23 2016-05-25 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路 TWI691075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150163846A KR102286014B1 (ko) 2015-11-23 2015-11-23 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자
KR10-2015-0163846 2015-11-23

Publications (2)

Publication Number Publication Date
TW201719890A TW201719890A (zh) 2017-06-01
TWI691075B true TWI691075B (zh) 2020-04-11

Family

ID=57483761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116247A TWI691075B (zh) 2015-11-23 2016-05-25 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路

Country Status (4)

Country Link
US (1) US9520493B1 (zh)
KR (1) KR102286014B1 (zh)
CN (1) CN106783973B (zh)
TW (1) TWI691075B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799764B2 (en) * 2015-12-31 2017-10-24 Sk Hynix System Ic Inc. Lateral power integrated devices having low on-resistance
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
KR102457826B1 (ko) * 2018-06-11 2022-10-21 에스케이하이닉스 시스템아이씨 주식회사 고전압 반도체소자 및 그 제조방법
KR102422620B1 (ko) 2018-08-02 2022-07-18 주식회사 디비하이텍 고전압 반도체 소자 및 제조방법
TWI671912B (zh) * 2018-08-23 2019-09-11 立錡科技股份有限公司 能降低導通電阻之mos元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225114A1 (en) * 2011-09-21 2014-08-14 Mitsubishi Electric Corporation Power semiconductor device
US20150325693A1 (en) * 2014-05-09 2015-11-12 Renesas Electronics Corporation Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564557B (en) 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
US10062788B2 (en) * 2008-07-30 2018-08-28 Maxpower Semiconductor Inc. Semiconductor on insulator devices containing permanent charge
KR100899764B1 (ko) 2007-06-26 2009-05-27 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US7683427B2 (en) * 2007-09-18 2010-03-23 United Microelectronics Corp. Laterally diffused metal-oxide-semiconductor device and method of making the same
JP2009283784A (ja) * 2008-05-23 2009-12-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
KR20110078531A (ko) 2009-12-31 2011-07-07 주식회사 동부하이텍 고전압 반도체 소자 및 고전압 반도체 소자의 제조 방법
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP6009731B2 (ja) * 2010-10-21 2016-10-19 富士電機株式会社 半導体装置
US20130161740A1 (en) 2011-12-21 2013-06-27 Donald R. Disney Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
KR20130073776A (ko) 2011-12-23 2013-07-03 주식회사 동부하이텍 횡형 디모스 트랜지스터 및 이의 제조방법
KR20130142789A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
KR101883010B1 (ko) * 2012-08-06 2018-07-30 매그나칩 반도체 유한회사 반도체 소자 및 그 소자의 제조 방법
KR20140029027A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치
US8878275B2 (en) * 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
JP6279346B2 (ja) * 2014-02-27 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6291359B2 (ja) * 2014-06-05 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6459416B2 (ja) * 2014-11-12 2019-01-30 富士電機株式会社 半導体装置
KR102286012B1 (ko) * 2015-02-17 2021-08-05 에스케이하이닉스 시스템아이씨 주식회사 전력용 집적소자와, 이를 포함하는 전자장치 및 전자시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225114A1 (en) * 2011-09-21 2014-08-14 Mitsubishi Electric Corporation Power semiconductor device
US20150325693A1 (en) * 2014-05-09 2015-11-12 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
KR102286014B1 (ko) 2021-08-06
CN106783973A (zh) 2017-05-31
TW201719890A (zh) 2017-06-01
US9520493B1 (en) 2016-12-13
CN106783973B (zh) 2021-01-26
KR20170060210A (ko) 2017-06-01

Similar Documents

Publication Publication Date Title
US9852993B2 (en) Lateral high voltage integrated devices having trench insulation field plates and metal field plates
US9799764B2 (en) Lateral power integrated devices having low on-resistance
KR102177431B1 (ko) 반도체 소자
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
US8704304B1 (en) Semiconductor structure
US20150380545A1 (en) Power semiconductor device
US9620638B1 (en) Kind of power tri-gate LDMOS
US8217454B2 (en) Semiconductor device
US20110115020A1 (en) Semiconductor device
TWI691075B (zh) 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路
US9614064B2 (en) Semiconductor device and integrated circuit
US9048215B2 (en) Semiconductor device having a high breakdown voltage
US10700193B2 (en) Power device
US20190334000A1 (en) Transistor Component
US20200144415A1 (en) High-voltage semiconductor devices
KR102385949B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
US10008594B2 (en) High voltage semiconductor device
KR20170080966A (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
CN110867443A (zh) 半导体功率器件
US10374077B2 (en) Semiconductor device having auxiliary electrode formed in field plate region
US9076676B2 (en) High-voltage transistor device and production method
KR20250167634A (ko) 반도체 장치
US20160315151A1 (en) Insulated gate switching element and method of controlling the insulated gate switching element
US20160013268A1 (en) Power semiconductor device