CN120568807A - 半导体装置 - Google Patents

Abstract

半导体装置包含基板、源极沟槽结构、栅极沟槽结构与漏极电极。源极沟槽结构在基板中。栅极沟槽结构在基板中，栅极沟槽结构的底面高于源极沟槽结构的底面，其中栅极沟槽结构围绕源极沟槽结构且界定装置单元，其中源极沟槽结构在沿既定方向的第一投影面积占装置单元在沿既定方向的第二投影面积的20％以下。漏极电极在基板下。在本发明中，可将源极沟槽结构的第一投影面积控制在适合的尺寸，使得半导体装置的导通电阻可维持在较小的范围。

Description

半导体装置

技术领域

本发明的一些实施方式是关于一种半导体装置。

背景技术

金属氧化物半导体场效晶体管(metal oxide semiconductor field effecttransistor，MOSFET)可根据其通道方向分为水平通道MOSFET与垂直通道MOSFET。其中，垂直通道MOSFET可以较小的面积提供相同的电流，而得到较小的导通电阻(Rdson)，因可大幅降低生产成本。而如何再进一步提升垂直通道MOSFET的效能也成为重要的课题之一。

发明内容

本发明的一些实施方式提供一种半导体装置，包含基板、源极沟槽结构、栅极沟槽结构与漏极电极。源极沟槽结构在基板中。栅极沟槽结构在基板中，栅极沟槽结构的底面高于源极沟槽结构的底面，其中栅极沟槽结构围绕源极沟槽结构且界定装置单元，其中源极沟槽结构在沿既定方向的第一投影面积占装置单元在沿既定方向的第二投影面积的20％以下。漏极电极在基板下。

在一些实施方式中，源极沟槽结构的第一投影面积占装置单元的第二投影面积的15％以下。

在一些实施方式中，源极沟槽结构的第一投影面积占装置单元的第二投影面积的5％以上。

在一些实施方式中，装置单元在上视图的形状为六边形、四边形或三角形。

在一些实施方式中，装置单元在上视图的形状为六边形，且六边形具有第一边与第二边，其中第一边的长度大于第二边的长度。

本发明的一些实施方式提供一种半导体装置，包含基板、源极沟槽结构、栅极沟槽结构与漏极电极。基板包含源极区。源极沟槽结构在基板中。栅极沟槽结构在基板中且相邻于源极区，栅极沟槽结构的底面高于源极沟槽结构的底面，其中栅极沟槽结构与基板的源极区沿既定方向的交界面为六边形。漏极电极在基板下。

在一些实施方式中，源极区在栅极沟槽结构与源极沟槽结构之间。

在一些实施方式中，六边形的六个边具有实质上相同的长度。

在一些实施方式中，源极沟槽结构在沿既定方向的第一投影面积占装置单元在沿既定方向的第二投影面积的5％至20％之间。

在一些实施方式中，源极沟槽结构在沿既定方向的第一投影面积占装置单元在沿既定方向的第二投影面积的5％之15％之间。

附图说明

图1绘示本发明的一些实施方式的半导体装置的上视图。

图2绘示沿着图1的线A-A’的横截面视图。

图3绘示本发明的另一些实施方式的半导体装置的上视图。

图4绘示本发明的另一些实施方式的半导体装置的上视图。

图5绘示本发明的另一些实施方式的半导体装置的上视图。

具体实施方式

本发明的一些实施方式是关于一种双沟槽半导体装置，例如双沟槽金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。双沟槽半导体装置可包含源极沟槽结构与栅极沟槽结构，源极沟槽结构可用于保护栅极沟槽结构的角落以避免栅极沟槽结构的可靠度问题。在本发明中，可将源极沟槽结构的上视图面积控制在适合的尺寸，使得半导体装置的导通电阻可维持在较小的范围，且源极沟槽结构仍具有保护栅极沟槽结构的角落的能力。

图1绘示本发明的一些实施方式的半导体装置100的上视图。参考图1，半导体装置100包含多个装置单元U，装置单元U可紧密排列在一起，举例而言，装置单元U的其中一者的全部边界接触其他的装置单元U的边界。在一些实施方式中，在上视图中，装置单元U在上视图的形状为六边形，如图1所示。应注意，为了简化附图，图1仅绘示部分元件。

图2绘示沿着图1的线A-A’的横截面视图。参考图2，半导体装置100可包含基板110、源极沟槽结构120、源极触点130、栅极沟槽结构140与漏极电极150。

基板110包含漂移区112、体接触(body contact)区114、阱116与源极区118(也可被称为源极掺杂区118)。体接触区114、阱116与源极区118在漂移区112上。体接触区114从基板110的上表面往下延伸。阱116横向地围绕体接触区114。源极区118横向地围绕体接触区114并在阱116上。在一些实施方式中，漂移区112与源极区118具有第一导体型，且阱116与体接触区114具有第二导体型，且第一导体型且与第二导体型不同。在一些实施方式中，源极区118为N型重掺杂区，漂移区112为N型轻掺杂区，阱116为P型轻掺杂区或中掺杂区，体接触区114为P型重掺杂区。在一些实施方式中，基板110由硅或碳化硅制成。

源极沟槽结构120在基板110中且被体接触区114包围。在一些实施方式中，源极沟槽结构120与体接触区114的交界面为圆形轮廓。源极沟槽结构120包含介电层122与半导体层124。半导体层124被介电层122包围，且介电层122被体接触区114包围。换句话说，介电层122在体接触区114与半导体层124之间。在一些实施方式中，介电层122可由氧化硅、氮化硅或其类似物制成。在一些实施方式中，半导体层124可由多晶硅制成。源极触点130在源极沟槽结构120上，且源极触点130还自源极区118的上表面延伸至源极沟槽结构120的上表面。在一些实施方式中，源极触点130可由金属制成。

栅极沟槽结构140在基板110中且围绕源极沟槽结构120、阱116与源极区118。因此，源极区118在源极沟槽结构120与栅极沟槽结构140之间。栅极沟槽结构140包含栅极介电层142与栅极层144。栅极层144被栅极介电层142包围，且栅极介电层142接触阱116与源极区118。换句话说，阱116与源极区118在源极沟槽结构120与栅极沟槽结构140之间。栅极沟槽结构140的底部高于源极沟槽结构120的底部。在一些实施方式中，栅极介电层142可由氧化硅、氮化硅或其类似物制成。在一些实施方式中，栅极层144可由半导体或导体制成，例如多晶硅。在一些实施方式中，阱116与栅极沟槽结构140的交界面为六边形。在一些实施方式中，源极区118与栅极沟槽结构140的交界面及源极沟槽结构120与体接触区114的交界面为不同形状。

漏极电极150在基板110下。在一些实施方式中，基板110可另外形成在具有第一导体型的重掺杂基板上。因此，漏极电极150与基板110可形成在具有第一导体型的重掺杂基板的相反侧。在一些实施方式中，漏极电极150可由金属制成。

本发明的半导体装置100为垂直通道装置，其可以增加在单位面积上的电流大小。具体而言，本发明的半导体装置由多个装置单元U组成，且在上视图中(例如图1)，栅极沟槽结构140界定一个装置单元U。应注意，虽然在图1中，每个装置单元U之间具有明显界线，但此仅为了清楚表示每个装置单元U的范围。实际上每个装置单元U之间不具有明显界线，例如相邻的装置单元U可共享一个栅极沟槽结构140，因此置单元U的每一者的上视图面积可定义为被栅极沟槽结构140的中点联机包围的面积。在操作半导体装置100时，在装置单元U的每一者中，电子流可从源极触点130沿着栅极沟槽结构140的侧壁的源极区118与阱116往下流至漂移区112，再流至漏极电极150。此时，漏极电极150的高电场可能对栅极沟槽结构140的角落的栅极介电层142造成可靠度问题。

源极沟槽结构120与其周围的体接触区114可用于保护栅极沟槽结构140的角落区域。具体而言，在操作半导体装置100时，源极沟槽结构120与源极触点130电性连接，源极沟槽结构120周围的体接触区114具有第二导体型，漂移区112为第一半导体型，两者之间会形成空乏区以保护栅极沟槽结构140的角落区域。如此一来，漏极电极150的高电场对栅极沟槽结构140的角落区域的影响即可减少。由于源极沟槽结构120本身无法提供电流，因此将源极沟槽结构120的尺寸控制在适当的范围可适当地保护栅极沟槽结构140的角落区域，并同时减少半导体装置100的尺寸。在一些实施方式中，源极沟槽结构120沿既定方向的第一投影面积占装置单元U在沿既定方向的第二投影面积的20％以下(见图1)。在一些实施方式中，源极沟槽结构120的第一投影面积还占装置单元U的第二投影面积的5％以上(见图1)。当源极沟槽结构120的第一投影面积的比例超过上述揭露范围时，源极沟槽结构120占的部分可能太大，使得半导体装置100的尺寸无法缩小，因此无法降低半导体装置100的导通电阻。当源极沟槽结构120的第一投影面积的比例低于上述揭露范围时，源极沟槽结构120与栅极沟槽结构140之间的距离可能太远，因此源极沟槽结构120周围的体接触区114与漂移区112所形成的空乏区无法有效地保护栅极沟槽结构140的角落区域。在一些实施方式中，源极沟槽结构120沿既定方向的第一投影面积与装置单元U沿既定方向的第二投影面积如图1所示。

图3绘示本发明的另一些实施方式的半导体装置100的上视图。沿着图3的线A-A’的横截面视图也可如图2所示。图3的半导体装置100与图1的半导体装置100类似，差别在于图1的半导体装置100的装置单元U的六边形的六个边具有实质上相同的长度。另一方面，图3的半导体装置100的装置单元U具有沿着顺时针方向连接的第一边S1、第二边S2、第三边S3、第四边S4、第五边S5与第六边S6，其中六边形的其中四边(例如第二边S2、第三边S3、第五边S5与第六边S6)具有实质上相同的第一长度，且六边形的另外两边(例如第一边S1与第四边S4)具有不同于第一长度的第二长度。在一些实施方式中，第一边S1与第四边S4的长度大于第二边S2、第三边S3、第五边S5与第六边S6的长度。当半导体装置100的上视图如图3所示时，源极沟槽结构120的上视图面积占装置单元U的上视图面积的比例相较于图1可进一步缩小。举例而言，源极沟槽结构120的第一投影面积占装置单元U的第二投影面积的15％以下，但源极沟槽结构120的第一投影面积占装置单元U的第二投影面积仍可在5％以上。因此，源极沟槽结构120可适当地保护栅极沟槽结构140的角落区域，并同时减少半导体装置100的尺寸。

图4绘示本发明的另一些实施方式的半导体装置100的上视图。沿着图4的线A-A’的横截面视图也可如图2所示。图4的半导体装置100与图1的半导体装置100类似，差别在于图4的半导体装置100的装置单元U在上视图的形状为菱形。在一些实施方式中，源极区118与栅极沟槽结构140的交界面也为菱形。当装置单元U在上视图的形状为菱形时，半导体装置的导通电阻会进一步降低。

图5绘示本发明的另一些实施方式的半导体装置100的上视图。沿着图5的线A-A’的横截面视图也可如图2所示。图5的半导体装置100与图1的半导体装置100类似，差别在于图5的半导体装置100的装置单元U在上视图的形状为三角形。在一些实施方式中，源极区118与栅极沟槽结构140的交界面为六边形也为三角形。当装置单元U在上视图的形状为三角形时，半导体装置的导通电阻会进一步降低。

应注意，虽然本发明的一些实施方式提供具有不同上视图形状的装置单元U。然而，本发明并不以此为限。只要半导体装置100中的源极沟槽结构120的第一投影面积占装置单元U的第二投影面积在本发明的保护范围内，则可落入本发明的保护范围。在本发明的一些实施方式中，源极沟槽结构120在第一投影面积占装置单元U的第二投影面积的20％以下且5％以上。因此，源极沟槽结构120可适当地保护栅极沟槽结构140的角落区域，并同时减少半导体装置100的尺寸。

【符号说明】

100：半导体装置

110：基板

112：漂移区

114：体接触区

116：阱

118：源极区

120：源极沟槽结构

122：介电层

124：半导体层

130：源极触点

140：栅极沟槽结构

142：栅极介电层

144：栅极层

150：漏极电极

U：装置单元

A-A’：线。

Claims (10)

1.一种半导体装置，其特征在于，包含：

基板；

源极沟槽结构，在该基板中；

栅极沟槽结构，在该基板中，该栅极沟槽结构的底面高于该源极沟槽结构的底面，其中该栅极沟槽结构围绕该源极沟槽结构且界定装置单元，其中该源极沟槽结构在沿既定方向的第一投影面积占该装置单元在沿该既定方向的第二投影面积的20％以下；以及

漏极电极，在该基板下。

2.根据权利要求1所述的半导体装置，其特征在于，其中该源极沟槽结构的该第一投影面积占该装置单元的该第二投影面积的15％以下。

3.根据权利要求1所述的半导体装置，其特征在于，其中该源极沟槽结构的该第一投影面积占该装置单元的该第二投影面积的5％以上。

4.根据权利要求1所述的半导体装置，其特征在于，其中该装置单元在上视图的形状为六边形、四边形或三角形。

5.根据权利要求1所述的半导体装置，其特征在于，其中该装置单元在上视图的形状为六边形，且该六边形具有第一边与第二边，其中该第一边的长度大于该第二边的长度。

6.一种半导体装置，其特征在于，包含：

基板，包含源极区；

源极沟槽结构，在该基板中；

栅极沟槽结构，在该基板中且相邻于该源极区，该栅极沟槽结构的底面高于该源极沟槽结构的底面，其中该栅极沟槽结构围绕该源极沟槽结构且界定装置单元，该栅极沟槽结构与该基板的该源极区沿既定方向的交界面为六边形；以及

漏极电极，在该基板下。

7.根据权利要求6所述的半导体装置，其特征在于，其中该源极区在该栅极沟槽结构与该源极沟槽结构之间。

8.根据权利要求7所述的半导体装置，其特征在于，其中该六边形的六个边具有实质上相同的长度。

9.根据权利要求6所述的半导体装置，其特征在于，其中该源极沟槽结构在沿该既定方向的第一投影面积占该装置单元在沿该既定方向的第二投影面积的5％至20％之间。

10.根据权利要求6所述的半导体装置，其特征在于，其中在上视图中，该源极沟槽结构在沿该既定方向的第一投影面积占该装置单元在沿该既定方向的第二投影面积的5％至15％之间。