CN111326569B - 栅驱动集成电路 - Google Patents

Abstract

本发明提供了一种栅驱动集成电路。在栅驱动集成电路中，通过将源区、第一接触区和场板结构依次顺序设置，以使源区、第一接触区和场板结构的位置紧邻设置，有利于实现源区的信号线、第一接触区的信号线和场板结构的信号线能够均连接至同一信号端口，从而可以减少栅驱动集成电路的信号端口的数量，有利于简化电路设计，并实现器件尺寸的缩减。

Description

栅驱动集成电路

技术领域

本发明涉及半导体技术领域，特别涉及一种高压栅驱动集成电路。

背景技术

高压栅驱动集成电路是电力电子器件技术与微电子技术相结合的产物，是机电一体化的关键元件。高压栅驱动集成电路的应用很广，如应用于电子镇流器、马达驱动、调光以及各种电源模块等。

高压栅驱动集成电路通常包括高压侧驱动控制模块、低压侧驱动控制模块以及电平移位模块。其中，低压侧驱动控制模块在常规电压下工作，作为控制信号部分；高压侧驱动控制模块主要包括高压控制信号部分；而电平移位模块则用于实现低压侧控制信号向高压侧驱动控制模块传递。因而在实现这些功能时，通常希望所述栅驱动集成电路具备较高的耐压性能。

此外，现有的栅驱动集成电路通常设置有多个信号端口，以引出栅驱动集成电路的各个组件，例如分别引出源区、漏区、栅极结构、第一阱区以及场板结构等。此时，相应的需要设置有多个信号端口，进而会使栅驱动集成电路的信号端口较多，导致所述栅驱动集成电路的设计也较为繁琐。

发明内容

本发明的目的在于提供一种栅驱动集成电路，以解决现有的栅驱动集成电路中其信号端口较多，而极易导致电路设计较为繁琐的问题。

为解决上述技术问题，本发明提供一种栅驱动集成电路，包括：

衬底，所述衬底中形成有第一掺杂类型的漂移区，所述漂移区从所述衬底的表面扩展至所述衬底中；

场效应晶体管，所述场效应晶体管包括第一掺杂类型的漏区、第一掺杂类型的源区和栅极结构，所述栅极结构形成在所述衬底的表面上并位于所述源区远离所述漏区的一侧；

第二掺杂类型的第一阱区，所述第一阱区和所述漏区均形成在所述漂移区中，所述源区位于所述第一阱区中，以及所述栅极结构靠近所述源区的端部部分遮盖部分所述第一阱区；

第二掺杂类型的第一接触区，所述第一接触区形成在所述第一阱区中；

场板结构，形成在所述衬底上并位于所述源区和所述漏区之间，以及所述第一接触区位于所述源区和所述场板结构之间。

在本发明提供的栅驱动集成电路中，通过将源区、第一接触区和场板结构依次顺序设置，以使源区、第一接触区和场板结构紧邻设置，从而有利于实现源区的信号线、第一接触区的信号线和场板结构的信号线能够连接至同一信号端口，进而能够减少栅驱动集成电路的信号端口的数量，有利于简化栅驱动集成电路的电路设计并实现栅驱动集成电路的尺寸缩减。

例如，可使源区的信号线、第一接触区的信号线和场板结构靠近源区的信号线可均连至源极信号端口，以及漏区的信号线和场板结构靠近漏区的信号线可均连接至漏极信号端口。如此一来，一方面可以使源区和第一阱区维持在同一电平值下，避免在场效应晶体管的导通过程中产生源区至第一阱区的漏电流现象；另一方面，当对漏极信号端口施加高电压时(所述高电压例如介于200V～700V)，此时漏极信号端口的电压值通常大于源极信号端口的电压值，相应的使场板结构靠近漏区的端部具备高电压，而场板结构靠近源区的端部具备低电压，即场板结构从漏区至源区的电压逐渐缩减，从而不仅可利用场板结构实现电场调制作用，以避免电场集中在漏区，并且还能够实现场板结构下方的衬底区域的电场分布呈现为从漏区至源区逐渐减弱。即，在器件承受高压的情况下，仍能够确保场板结构两端的电压差，以实现场板结构的电场调制作用。

附图说明

图1为本发明实施例一中的高压栅驱动集成电路的结构示意图；

图2为本发明实施例一中的高压栅驱动集成电路其PN结的分布示意图。

其中，附图标记如下：

100-衬底；

100N-漂移区； 100P-基底；

200P-第一阱区； 210P-第一接触区；

300S-源区； 300D-漏区；

300G-栅极结构；

400-场板结构；

410-底层导电层； 420-顶层导电层；

430-场氧化层；

500S-源极信号端口； 500D-漏极信号端口；

500G-栅极信号端口； 500GND-隔离信号端口；

610P-第一深结区； 620P-第二深结区；

700P-表面场弱化区；

800P-隔离区；

900P-第二阱区；910P-第二接触区。

具体实施方式

以下结合附图和具体实施例对本发明提出的栅驱动集成电路作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1为本发明实施例一中的高压栅驱动集成电路的结构示意图，如图1所示，栅驱动集成电路包括：

衬底100，所述衬底100中形成有第一掺杂类型的漂移区100N，所述漂移区100N从所述衬底100的表面扩展至所述衬底100中；以及，

场效应晶体管，所述场效应晶体管包括第一掺杂类型的漏区300D、第一掺杂类型的源区300S和栅极结构300G，所述栅极结构300G形成在所述衬底的表面上并位于所述源区300S远离所述漏区300D的一侧；

第二掺杂类型的第一阱区200P，所述第一阱区200P和所述漏区300D均形成在所述漂移区100N中，所述源区300S形成在所述第一阱区200P中，以及所述栅极结构300G靠近所述源区300S的端部部分遮盖部分所述第一阱区200P；

第二掺杂类型的第一接触区210P，所述第一接触区210P形成在所述第一阱区200P中；应当认识到，相同类型的第一接触区210P和第一阱区200P之间可以电性导通，因此在对第一接触区210P施加电压时，即可使所述第一阱区200P具备相应的电压值；

场板结构400，所述场板结构400形成在所述衬底100上并位于所述源区300S和所述漏区300D之间，以及所述第一接触区210P位于所述源区300S和所述场板结构400之间。

所述栅驱动集成电路中，当对场效应晶体管的栅极结构300G施加开启电压时，则被栅极结构300G遮盖的第一阱区200P反型形成导电沟道，以实现源区300S、导电沟道、漂移区100N至漏区300D之间的电流流通。以及，当对所述场效应晶体管的漏极施加高电压时，即会对漂移区100N中与所述漂移区相接所构成的PN结施加反向电压，从而使PN结的耗尽层扩展用于承受高电压，并夹断高压区域和低压区域使所述场效应晶体管关断。

并且，所述源区300S、所述第一接触区210P和所述场板结构400依次顺序排布，以使源区300S、第一接触区210P和场板结构400紧邻设置，有利于将电连接源区300S、第一接触区210P和场板结构400的三条信号线紧邻设置，进而能够实现源区300S、第一接触区210P和场板结构400的信号线均连接至同一信号端口上。

如此，即可以有效减少栅驱动集成电路的信号端口的数量，以简化栅驱动集成电路的电路设计，并且还能够相应的缩减所述栅驱动集成电路的版图尺寸，以适应趋于减小的器件尺寸。

需要说明的是，第一掺杂类型和第二掺杂类型为相反的掺杂类型，例如第一掺杂类型为N型，则第二掺杂类型为P型；或者，第一掺杂类型为P型，则第二掺杂类型为N型。本实施例中，以第一掺杂类型为N型以及第二掺杂类型为P型为例进行解释说明。

进一步的，所述第一接触区210P的离子掺杂浓度大于所述第一阱区200P的离子掺杂浓度，以利用所述第一接触区210P电连接所述第一阱区200P，并基于所述第一接触区210P的离子掺杂浓度大于第一阱区200P的离子掺杂浓度，从而有利于减小用于连接第一接触区的信号线与所述第一接触区210P之间的接触电阻。

继续参考图1所示，所述衬底100具体可包括第二掺杂类型的基底100P和形成在所述基底100P上的第一掺杂类型的外延层，所述第一掺杂类型的外延层即构成所述漂移区100N。本实施例中，所述基底100P的掺杂类型为P型，其电阻率例如介于50ohm.cm～100ohm.cm。

图2为本发明实施例一中的高压栅驱动集成电路其PN结的分布示意图，如图2所示，本实施例中，基于相反掺杂类型的基底100P和漂移区100N，以使基底100P和漂移区100N可构成一PN结(第二PN结PN2)，当栅驱动集成电路在承受高压的条件下，该PN结的耗尽层扩展，由此增加漂移区中耗尽层的面积，从而提高所述栅驱动集成电路的抗高压性能。

进一步的，本实施例中外延层为单层外延层，其中所述单层外延层进一步基于N型掺杂以构成所述漂移区100N，所述N型掺杂例如包括磷掺杂，并可以使掺杂之后的所述单层外延层的电阻率例如介于2.5ohm.cm-3.5ohm.cm，以及还可所述单层外延层的厚度例如介于15μm-22μm，如此以使所构成的栅驱动集成电路具备较大的抗压性能(例如，能够承受200V～700V的高压)。

当然，在其他实施例中，还可采用双层外延层构成所述外延层，即所述双层外延层包括底层外延层和位于所述底层外延层上的表层外延层。其中，可采用不同掺杂浓度的双层外延层，具体使底层外延层的电阻率低于表层外延层的电阻率。即，底层外延层的离子掺杂浓度较高以使底层外延层的电阻率较低，从而在对栅极驱动电路施加高电压时，高掺杂浓度的底层外延层将更有利于实现其与基底所构成的PN结的耗尽过程，用于满足栅驱动集成电路的耐高压要求。

本实施例中，所述底层外延层的厚度例如介于3μm～5μm，其电阻率例如介于0.5ohm.cm～1.5ohm.cm；以及，所述表层外延层的厚度例如介于6μm～11μm，其电阻率例如介于2.5ohm.cm～3.5ohm.cm。

根据上述内容可知，双层外延层相对于单层外延层而言，由于双层外延层能够独立调整其底层外延层的掺杂浓度和表面外延层的掺杂浓度，从而在确保场效应晶体管的导通性能的基础上，能够在更小的厚度下即可实现栅驱动集成电路的耐高压性能，有利于实现器件尺寸的缩减；然而，另一方面，相对于双层外延层而言，单层外延层仅需要执行一道外延工艺即可，其工艺更为简单。

继续参考图1所示，本实施例的栅驱动集成电路中设置有所述场板结构400。相对于未设置场板结构的栅驱动集成电路而言，通过设置所述场板结构400，场板结构400在使用时，其两端需要与源区、漏区电连接。这种情况下，当漏区施加高压时，漏区至源区之间的电压分布由漏区、场板结构、源区逐步降低，场板结构下方的衬底区域电场分散，避免出现高压聚集在漏区附近。即，本实施例中，通过设置场板结构400，从而可利用场板结构400将高压区域内的强电场往远离高压区域的方向分散，避免了强电场聚集在高压区域的问题。即，在对所述漏区300D施加高电压时，由于电场可以从漏区300D进一步往远离漏区的方向分散，从而可以有效避免漏区300D处出现电场集中的现象，进而能够防止漏区300D被击穿。

本实施例中，所述场板结构400为多层场板结构。具体包括：

N个底层导电层410，N个所述底层导电层410从所述漏区300D至所述源区300S依次间隔排布；

电容介质层(图中未示出)，覆盖所述底层导电层410的侧壁和顶部；以及，

N+1个顶层导电层420，所述顶层导电层420形成在所述电容介质层上，并且N+1个顶层导电层420中位于端部的第1个顶层导电层和第N+1个顶层导电层分别覆盖第1个底层导电层和第N个底层导电层，以及位于第1个顶层导电层和第N+1个顶层导电层之间的每一顶层导电层420的两个端部分别遮盖相邻的底层导电层410。

其中，N均为大于等于1的正整数。

即，位于第1个顶层导电层和第N+1个顶层导电层之间的每一顶层导电层420中，其两个端部分别和被遮盖的两个底层导电层410构成两个相邻的耦合电容，此两个相邻的耦合电容通过所述顶层导电层420电连接。以及，N个底层导电层410和N+1个顶层导电层420即相应的构成N+1个耦合电容，N+1所述耦合电容沿着从所述漏区300D至所述源区300S的方向依次排布。

当对所述场板结构400靠近所述漏区300D的端部施加高电压，并对所述场板结构400靠近所述源区300S的端部施加低电压时，则相应的可使所述场板结构400靠近漏区300D的端部呈现为高电压，而靠近源区300S的端部呈现为低电压，并且从最靠近所述漏区300D的第1个耦合电容至靠近所述源区300S的第N+1个耦合电容，其耦合电压逐步减低。从而，可使所述场板结构400的电压从所述漏区300D至所述源区300S的方向上依次减小，相应的使场板结构400下方的衬底区域中的电场强度从所述漏区300D往远离所述漏区300S的方向依次减弱。

其中，所述场板结构的底层导电层410和顶层导电层420的形状可均为环形。具体的，N个环形的底层导电层410以所述漏区300D为圆心呈同心圆排布，以及N+1个环形的顶层导电层420也相应的以所述漏区300D为圆心呈同心圆排布并覆盖所述底层导电层410。即，所述场板结构400呈环状结构，所述漏区300D位于所述场板结构400的中心位置，所述源区300S位于所述场板结构400的外侧。

当然，在其他实施例中，所述场板结构还可以为单层场板结构。例如，所述场板结构具有一连续延伸的导电层，所述导电层沿着从所述漏区300D至所述源区300S的方向延伸。此时，当对场板结构靠近所述漏区的端部施加高电压，并对所述场板结构靠近所述源区的端部施加低电压时，即可基于连续延伸的导电层的电阻分压的作用下，使所述导电层的电压从靠近漏区的端部至靠近源区的端部逐步减低。具体的，场板结构中连续延伸的导电层其延伸方向例如为：以所述漏区200D为中心往远离所述漏区200D的方向螺旋延伸，以使所述导电层呈现为螺旋状结构。

或者，在另一实施例中，单层场板结构还可包括多个相互分隔的导电层，多个所述导电层位于同一结构层中并沿着从所述漏区至所述源区的方向依次呈单层排布。此时，最靠近所述漏区的第一个导电层能够与邻近的第二个导电层耦合而构成第1个耦合电容，以及第二个导电层进一步的能够与邻近的第三个导电层耦合而构成第2个耦合电容，如此，以远离所述漏区的方向依次逐步耦合至第M个耦合电容，并且在对场板结构施加电压时，由第1个耦合电容至第M个耦合电容其耦合电压逐步减低。类似的，多个相互分隔的导电层的形状也可均为环形，并以所述漏区200D为圆心呈同心圆排布，此时即可相应的构成环状结构的场板结构。所述漏区300D位于所述场板结构400的中心位置，所述源区300S位于所述场板结构400的外侧。

继续参考图1所述，所述栅驱动集成电路还包括多条信号线。其中，多条信号线中包括：用于连接所述源区300S的第一信号线；用于连接所述漏区300D的第二信号线；用于连接所述第一接触区210P的第三信号线；以及，用于连接所述场板结构400的第四信号线和第五信号线，所述第四信号线连接所述场板结构400靠近所述源区300S的端部，所述第五信号线连接所述场板结构400靠近所述漏区300D的端部。

如上所述，用于连接源区300S、第一接触区210P和场板结构400的信号线可以连接至同一信号端口。例如，源区300S的第一信号线、第一接触区210P的第三信号线和场板结构400的第四信号线可均连接至源极信号端口500S。

进一步的，所述场板结构400的第五信号线与所述漏区300D的第二信号线连接至同一信号端口，具体的均连接至漏极信号端口500D。其中，在对所述漏极信号端口500D施加高电压时，所述漏极信号端口500D的信号电压通常大于所述源极信号端口500S的信号电压。

具体的，当对所述漏极信号端口500D施加高电压时，相应的对所述场板结构400靠近漏区的端部和漏区300D施加高电压；以及，在对所述源极信号端口500S施加低电压时，相应的对场板结构400靠近源区的端部、源区300S和第一接触区210P施加低电压。

本实施例中，将所述源区300S的第一信号线和所述第一接触区210P的第三信号线均连接至同一信号端口上，以使源区300S和所述第一阱区200P维持在相同的电压值下。具体而言，第一掺杂类型的源区300S和第二掺杂类型的第一阱区200P之间即构成PN结，当该PN结两侧的电压呈现为正向电压时，则会导致第一阱区200P和源区300S之间产生漏电流现象。基于此，本实施例中，通过使第一阱区200P和源区300S具备相同的电压，以避免第一阱区200P和源区300S所构成的PN结存在正向电压，从而可防止产生漏电流的现象。

以及，在对所述漏极信号端口500D施加高电压时，由于漏极信号端口500D的信号电压通常大于源极信号端口500S的信号电压，如此仍能够使场板结构400靠近漏区的端部具备高电压，以及场板结构400靠近源区的端部具备低电压，因此在场板结构400的电场调剂作用下同样可以实现衬底区域中的电场强度从所述漏区300D往远离所述漏区300S的方向依次减弱。

此外，多条信号线中还包括：用于连接所述栅极结构300G的栅极信号线，所述栅极信号线进一步连接至栅极信号端口500G，通过栅极信号端口500G输入栅极信号，以控制场效应晶体管的导通或关断。

继续参考图1所示，所述栅驱动集成电路还包括：场氧化层430，所述场氧化层430部分嵌入至所述衬底100中，并位于所述源区300S和所述漏区300N之间。具体的，所述场氧化层430例如可采用局部氧化隔离工艺(Local Oxidation of Silicon，LOCOS)形成，当所述衬底100为硅衬底时，则所述场氧化层400可相应的为氧化硅层。

其中，所述场板结构400至少部分形成在所述场氧化层430上。本实施例中，所述场板结构400的两个端部分别从所述场氧化层430上延伸至衬底的表面。具体的，所述场板结构400靠近源区300S的端部和靠近漏区300D的端部均从场氧化层430上延伸至衬底表面，并且可将场板结构400延伸至衬底表面的部分作为电连接部，以使用于连接场板结构的信号线设置在所述电连接部上。

进一步的，所述栅驱动集成电路还包括：第二掺杂类型的表面场弱化区700P(Reduced Surface Field，RESURF)，形成在所述漂移区100N中，所述表面场弱化区700P对应在所述场板结构400下方的衬底中。本实施例中，所述表面场弱化区700P还位于所述场氧化层430的下方。

本实施例中，所述表面场弱化区700P的掺杂类型为P型，其可以通过掺杂硼离子形成。以及，所述表面场弱化区700P从所述漏区300D至所述源区300S的长度例如可介于30μm～80μm。

继续参考图1所示，所述第一阱区200P在朝向所述漏区的方向还进一步扩展至所述表面场弱化区700P，以使所述第一阱区200P和所述表面场弱化区700P连接。具体的，通过使所述第一阱区200P和所述表面场弱化区700P部分重叠，以实现第一阱区200P和所述表面场弱化区700P相互连接。因此，当通过第一接触区210P对第一阱区200P施加高电压或低电压时，则所述表面场弱化区700P相应具备高电压或低电压。

重点参考图2所示，所述场板结构400位于所述表面场弱化区700P的上方。因此，在对漏区300D施加高电压，对所述场板结构400靠近漏区的端部施加高电压以及对场板结构400靠近源区的端部施加低电压时，在衬底区域中产生电场强度由漏区300D至源300S区呈递减的分布，一方面可使所述表面场弱化区700P靠近上表面的上部分反型形成第一掺杂类型(例如，N型)，从而在该反型层的阻隔下，可避免高电压被施加至衬底的表面，以改善衬底表面容易被击穿的问题。另一方面，通过第一接触区210P使表面场弱化区700P具有低电压，相当于对由所述表面场弱化区700P和所述漂移区100N所构成第一PN结PN1施加反向电压，所述第一PN结PN1在反向电压的作用下，使所述表面场弱化区700P的下部分耗尽，以用于承受高电压。

此外，如上所述，本实施例的衬底100中具有第二掺杂类型的基底100P，并且第二掺杂类型基底100P位于漂移区100N的下方并与所述漂移区100N界面接壤。因此，基底100P和漂移区100N之间即可构成第二PN结PN2。在对漏区施加高电压时，第一PN结PN1和第二PN结PN2均能够发生耗尽层扩展，以进一步增加了漂移区100N中所形成的耗尽层的面积。

尤其是，本实施例中，所述第一PN结PN1位于所述第二PN结PN2的上方，并且对应所述第一PN结PN1所形成的耗尽层和对应所述第二PN结PN2所形成的耗尽层在所述漂移区100N中往相互靠近的方向扩展(即，对应所述第一PN结PN1的耗尽层在漂移区100N中以朝向所述第二PN结PN2的方向扩展，对应第二PN结PN2的耗尽层在漂移区100N中往靠近所述第一PN结PN1的方向扩展)。因此，可使对应第二PN结PN2的耗尽层和对应第一PN结PN1的耗尽层相互穿通，从而不仅能够增加耗尽层的面积，并且基于相互穿通的耗尽层，相当于在源区300S和漏区300D之间夹断所述源区300S和漏区300D，使得对应漏区的高压区域和对应源区的低压区域相互分隔，从而达到隔离高压的目的，因此能够更为有效的避免所述栅驱动集成电路被击穿的问题，大大增加了器件的耐压性能。

继续参考图1所示，所述栅驱动集成电路还包括：第二掺杂类型的第一深结区610P，形成在所述漂移区100N中，所述第一深结区610P位于所述第一阱区200P的下方并与所述第一阱区200P连接，用于增加对应于第一阱区位置的结深度。本实施例中，所述第一深结区610P的掺杂类型为P型，其可采用硼掺杂形成。其中，所述第一深结区610P的离子掺杂浓度可进一步大于所述第一阱区200P的离子掺杂浓度。

由于对应于第一阱区位置的结深度增加，使对应于第一阱区位置的PN结的界面往衬底的更深位置中延伸。具体而言，在未设置有所述第一深结区时，则对应于第一阱区位置的结深度即为第一阱区200P和漂移区100N所构成的PN结的底边界；而当设置有所述第一深结区610P时，则对应于第一阱区位置的结深度即为第一深结区610P和漂移区100N所构成的PN结的底边界。即，通过设置所述第一深结区610P，从而使第一阱区200P与所述漂移区100N的结深从所述第一阱区200P的底部位置进一步降低至第一深结区610P的底部位置。

并且，结合图2所示，由于对应第三PN结PN3的耗尽层可以扩展至衬底的更深位置中，从而使对应第三PN结PN3的耗尽层更容易与对应第二PN结PN2的耗尽层相互穿通，进而能够承受更高的电压。

此外，对应于第一阱区位置的PN结的界面往衬底的更深位置中延伸，相当于还增加了该PN结的表面积(本实施例中，即对应第三PN结PN3和第四PN结PN4的表面积之后)，从而可以实现更大面积的耗尽层扩展，进而可以提高第一阱区位置的耐压性能。因此，在第一深结区610P的保护下，有利于保护所述第一阱区200P而避免第一阱区200P被击穿。

应当认识到，所述第一阱区200P构成所述场效应晶体管的一部分，因此当所述第一阱区200P的耐压性能提高，即相应的有利于提高所述场效应晶体管的抗击穿性能。

此外，需要说明的是，如上所述的第一深结区610P位于第一阱区200P的下方，其表示第一深结区610P相对于第一阱区200P扩展在衬底的更深位置中。应当认识到，第一深结区610P不仅仅是位于第一阱区200P的正下方，第一深结区610P还可以在宽度方向上进一步扩展。例如，可使所述第一深结区610靠近所述表面场弱化区700P的侧边界进一步延伸至所述表面场弱化区700P。此时，在器件承受高压的情况下，即可使对应第一PN结PN1的耗尽层和对应第三PN结PN3的耗尽层相互穿通，以可提高PN结的击穿电压。

可选的方案中，所述第一深结区610P远离表面场弱化区的侧边界未延伸至所述栅极结构300G的下方，相应的使所述第一阱区200P中被所述栅极结构300G覆盖的部分不会与所述第一深结区610P重叠。具体而言，所述第一阱区200P中被所述第一栅极300G遮盖的部分从所述第一深结区610P中延伸出，用于构成沟道区域，由于第一深结区610P不会与第一阱区200P中的沟道区域重叠，从而可避免所述第一深结区610P对第一阱区200P的沟道区域造成影响。当然，在其他可选的方案中，也可以使第一深结区610P远离表面场弱化区的侧边界包覆所述第一阱区200P远离表面场弱化区的侧边界。

此外，还可以认为，所述第一阱区610P中被所述栅极结构覆盖的部分从所述第一深结区610P中延伸出，从而使所述第一阱区200P和所述漂移区100N接壤的部分即可构成第四PN结PN4。此时，对应所述第四PN结PN4的耗尽层能够与对应所述第三PN结PN3的耗尽层相互穿通，从而有利于提高第四PN结PN4的击穿电压，避免第一阱区200P和漂移区100N之间的PN结在夹断高压之前被击穿。

继续参考图1所示，所述栅驱动集成电路还包括：第二掺杂类型的隔离区800P，形成在所述衬底100中，所述隔离区800P贯穿所述外延层以延伸至所述基底100P中(即，所述隔离区800P贯穿所述漂移区100N)，并将所述隔离区800P围绕出的衬底区域界定为器件区域，所述场效应晶体管和所述场板结构400等均形成在所述器件区域中。

即，本实施例中，基于所述隔离区800P的PN结隔离技术实现栅驱动集成电路与其他器件的高压隔离。以及，本实施例中的隔离区800P可进一步为环状结构。其中，所述隔离区800P呈环形结构，从而使围绕出的器件区域的形状例如为圆形、椭圆形或者方形等。本实施例中，例如使隔离区800P围绕出圆形的器件区域，并将所述场效应晶体管和所述场板结构等围绕在内。

需要说明的是，如图2所示，第二掺杂类型的隔离区800P和第一掺杂类型的漂移区100N可构成第五PN结PN5，因此所述第五PN结PN5也能够发生耗尽。可见，本实施例中的隔离区800P不仅能够基于PN结实现其PN结隔离的作用，并且基于PN结还能够用于进一步增加耗尽层的面积，从而可进一步提高器件的抗击穿性能。

可选的方案中，所述栅驱动集成电路还包括：第二掺杂类型的第二深结区620P，形成在所述衬底100中，所述第二深结区620P部分形成在所述隔离区800P中并以朝向所述场板结构400的方向延伸至所述器件区域中，以连接所述隔离区800P和所述漂移区100N，并且所述第二深结区620P的离子掺杂浓度小于所述隔离区800P的离子掺杂浓度。

具体而言，在高压器件中，为实现较好的隔离性能，所述隔离区800P中通常采用重掺杂区构成，然而离子浓度过大极易导致隔离区800P在邻接所述漂移区100N的界面处(尤其是，隔离区800P的顶部边界和衬底表面连接的拐角处)容易出现电场集中，进而被击穿的问题。基于此，通过设置较低掺杂浓度的第二深结区620P，用于缓冲隔离区800P和漂移区100N之间的浓度差异，并使所述第二深结区620P设置在所述隔离区800P和漂移区100N的交界处，以覆盖所述隔离区800P和所述漂移区100N的至少部分界面(本实施例中，设置在隔离区800P的顶部边界和衬底表面连接的拐角处)，从而可有效改善界面击穿的问题。

进一步的，所述栅驱动集成电路还包括：第二掺杂类型的第二阱区900P，形成在所述衬底100中，所述第二阱区900P部分形成在所述第二深结区620P中并从所述第二深结区620P中以靠近所述第一阱区200P的方向延伸出所述第二深结区620P。

本实施例中，所述第二深结区620P与所述第二阱区900P部分重叠，并且所述第二深结区620P相对于所述第二阱区900P延伸至所述衬底100的更深位置中。如此，即能够增加对应第二阱区区域的结深度，提高第二阱区区域的击穿电压，从而可以保护所述第二阱区900P，避免所述第二阱区900P在隔离高压之前被击穿的问题。

其中，所述第一阱区200P和所述第二阱区900P例如可以在同一离子注入步骤中形成，相应的可使第一阱区200P和第二阱区900P在衬底100中扩散深度相同。以及，所述第一深结区610P和第二深结区620也可以在同一离子注入工艺中同时形成，此时所述第一深结区610P和第二深结区620相应的具备相同的扩散深度，并使所述第一深结区610P能够扩展至所述第一阱区200P的下方，以及第二深结区620P能够扩展至所述第二阱区900P的下方。

继续参考图1和图2所示，所述第二深结区620P部分形成在所述隔离区800P中，部分扩展至所述漂移区100N中，以连接所述隔离区800P和所述漂移区100N。因此，所述第二深结区620P与所述漂移区100N接壤的部分可构成第六PN结PN6，对应第六PN结PN6的耗尽层可以与对应第五PN结PN5的耗尽层相互穿通。

以及，本实施例中，所述第二阱区900P以靠近所述第一阱区200P的方向从所述第二深结区620P中延伸出，并进一步扩展至所述栅极结构500G的下方。即，所述第二阱区900P和所述第一阱区200P相互面对的侧边界分别被所述栅极结构300G的两端部覆盖(即，所述栅极结构500G靠近所述源区的端部部分遮盖所述第一阱区200P，以及所述栅极结构远离所述源区的端部部分遮盖所述第二阱区900P)，相当于所述第二阱区900P和所述第一阱区200P之间的间隔尺寸小于所述栅极结构300G的宽度尺寸，使所述第二阱区900P和所述第一阱区200P之间的间隔较小。

重点参考图2所示，所述第二阱区900P与所述漂移区100N接壤的部分相应的可以构成第七PN结PN7。由于所述第二阱区900P和所述第一阱区200P之间的间距较小，因此第七PN结PN7和第四PN结PN4相应的紧邻设置，从而使对应第七PN结PN7的耗尽层和对应第四PN结PN4的耗尽层能够相互穿通，如此一来，即可提高第七PN结PN7和对第四PN结PN4的击穿电压。

继续参考图1所示，在所述第二阱区900P中还形成有一第二掺杂类型的第二接触区910P，所述第二接触区910P的离子掺杂浓度大于所述第二阱区900P的离子掺杂浓度。通过设置所述第二接触区910P以实现所述第二阱区900P在低接触电阻下的信号输入或输出。

进一步的，多条所述信号线中还包括：用于连接所述第二接触区910P的隔离信号线，所述隔离信号线进一步连接至隔离信号端口500GND。本实施例中，所述隔离信号端口500GND接地。需要说明的是，本实施例中，所述隔离区800P、所述第二深结区620P和第二阱区900P均相互部分重叠，从而相互电性连接。因此，当所述隔离信号端口500GND接地，则所述隔离区800P、所述第二深结区620P和第二阱区900P均具备接地电压。

可见，本实施例中的栅驱动集成电路中，通过将源区300S、第一接触区210P和场板结构400依次顺序排布，从而使场板结构400靠近源区300S的第四信号线能够连接至源极信号端口500S，同时还可将第一接触区的第三信号线也连接至所述源极信号端口500S，基于此即能够减少栅驱动集成电路的信号端口的数量。例如，本实施例中的栅驱动集成电路仅设置有四个信号端口，有利于简化电路的版图设计，并可有效缩减器件尺寸。

进一步的，本实施例中，通常在第一阱区的下方还形成有第一深结区，从而可增加对应于第一阱区位置的结深度，进而可以提高第一阱区位置的耐压性能，因此在对漏区施加高电压时，能够在衬底区域中产生耗尽层穿通而夹断隔离高电压之前避免第一阱区位置被击穿的问题。如此，即可使所述栅驱动集成电路能够承受较高的电压(例如，高于600V)。

其中，所述栅驱动集成电路例如为电平移位电路，所述电平移位电路用于控制电路的低压控制信号传递至高压驱动电路中。因此，电平移位电路通常需要连接至高压驱动电路，由于本实施例中的电平移位电路具备较高的耐压性能，从而可以防止所述电平移位电路在高电压下被击穿的问题。并且，还能够简化电平移位电路的版图设计，有利于缩减所述电平移位电路的尺寸。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (20)

1.一种栅驱动集成电路，其特征在于，包括：

衬底，所述衬底中形成有第一掺杂类型的漂移区，所述漂移区从所述衬底的表面扩展至所述衬底中；

场效应晶体管，所述场效应晶体管包括第一掺杂类型的漏区、第一掺杂类型的源区和栅极结构，所述栅极结构形成在所述衬底的表面上并位于所述源区远离所述漏区的一侧；

第二掺杂类型的第一阱区，所述第一阱区和所述漏区均形成在所述漂移区中，所述源区位于所述第一阱区中，以及所述栅极结构靠近所述源区的端部部分遮盖部分所述第一阱区；

第二掺杂类型的第一接触区，所述第一接触区形成在所述第一阱区中；以及，

场板结构，形成在所述衬底上并位于所述源区和所述漏区之间，以及所述第一接触区位于所述源区和所述场板结构之间，以使所述源区、所述第一接触区以及所述场板结构靠近第一接触区的端部均连接至同一信号端口。

2.如权利要求1所述的栅驱动集成电路，其特征在于，还包括多条信号线：

多条所述信号线中包括：用于连接所述源区的第一信号线；用于连接所述漏区的第二信号线；用于连接所述第一接触区的第三信号线；以及，用于连接所述场板结构的第四信号线和第五信号线，所述第四信号线连接所述场板结构靠近所述源区的端部，所述第五信号线连接所述场板结构靠近所述漏区的端部。

3.如权利要求2所述的栅驱动集成电路，其特征在于，所述第一信号线、所述第三信号线和所述第四信号线连接至同一信号端口。

4.如权利要求2所述的栅驱动集成电路，其特征在于，所述第二信号线和所述第五信号线均连接至同一信号端口。

5.如权利要求1所述的栅驱动集成电路，其特征在于，还包括：

第二掺杂类型的第一深结区，所述第一深结区位于所述第一阱区的下方并与所述第一阱区连接。

6.如权利要求1所述的栅驱动集成电路，其特征在于，还包括：

第二掺杂类型的表面场弱化区，位于所述栅极结构和所述漏区之间并对应在所述场板结构下方的衬底中。

7.如权利要求6所述的栅驱动集成电路，其特征在于，所述第一阱区在朝向所述漏区的方向还扩展至所述表面场弱化区，以和所述表面场弱化区连接。

8.如权利要求1所述的栅驱动集成电路，其特征在于，所述衬底包括第二掺杂类型的基底和形成在所述基底上的第一掺杂类型的外延层，作为所述漂移区。

9.如权利要求8所述的栅驱动集成电路，其特征在于，所述外延层包括底层外延层和位于所述底层外延层上的表层外延层，所述表层外延层的电阻率高于所述底层外延层的电阻率。

10.如权利要求9所述的栅驱动集成电路，其特征在于，所述底层外延层的电阻率介于0.5ohm.cm～1.5ohm.cm，所述表面外延层的电阻率介于2.5ohm.cm～3.5ohm.cm。

11.如权利要求8所述的栅驱动集成电路，其特征在于，所述外延层为单层结构，所述单层结构的电阻率介于2.5ohm.cm-3.5ohm.cm。

12.如权利要求8所述的栅驱动集成电路，其特征在于，还包括：

第二掺杂类型的环形隔离区，贯穿所述外延层并扩展至所述基底中，以将所述隔离区围绕出的衬底区域界定为器件区域，所述场效应晶体管和所述场板结构均形成在所述器件区域中。

13.如权利要求12所述的栅驱动集成电路，其特征在于，还包括：

第二掺杂类型的第二深结区，所述第二深结区部分形成在所述隔离区中并以朝向所述场板结构的方向延伸至所述器件区域中，并且所述第二深结区的离子掺杂浓度小于所述隔离区的离子掺杂浓度。

14.如权利要求13所述的栅驱动集成电路，其特征在于，还包括：

第二掺杂类型的第二阱区，所述第二阱区部分形成在所述第二深结区中并以靠近所述第一阱区的方向延伸出所述第二深结区。

15.如权利要求14所述的栅驱动集成电路，其特征在于，所述栅极结构远离所述源区的端部部分遮盖所述第二阱区。

16.如权利要求1所述的栅驱动集成电路，其特征在于，所述场板结构包括：

N个底层导电层，N个所述底层导电层从所述漏区至所述源区依次间隔排布；

电容介质层，覆盖所述底层导电层的侧壁和顶部；以及，

N+1个顶层导电层，所述顶层导电层形成在所述电容介质层上，并且N+1个顶层导电层中位于端部的第1个顶层导电层和第N+1个顶层导电层分别覆盖第1个底层导电层和第N个底层导电层，以及位于第1个顶层导电层和第N+1个顶层导电层之间的每一顶层导电层的两个端部分别遮盖相邻的底层导电层；

其中，N均为大于等于1的正整数。

17.如权利要求1所述的栅驱动集成电路，其特征在于，所述场板结构包括多个相互分隔的导电层，多个所述导电层位于同一结构层中并沿着从所述漏区至所述源区的方向依次呈单层排布。

18.如权利要求1所述的栅驱动集成电路，其特征在于，所述场板结构具有一连续延伸的导电层，所述导电层沿着从所述漏区至所述源区的方向延伸。

19.如权利要求1所述的栅驱动集成电路，其特征在于，所述漏区的耐受电压介于200V～700V。

20.如权利要求1所述栅驱动集成电路，其特征在于，所述栅驱动集成电路为电平移位电路。

Images