[go: up one dir, main page]

TWI747181B - 金屬-介電質接合方法和結構 - Google Patents

金屬-介電質接合方法和結構 Download PDF

Info

Publication number
TWI747181B
TWI747181B TW109106913A TW109106913A TWI747181B TW I747181 B TWI747181 B TW I747181B TW 109106913 A TW109106913 A TW 109106913A TW 109106913 A TW109106913 A TW 109106913A TW I747181 B TWI747181 B TW I747181B
Authority
TW
Taiwan
Prior art keywords
metal
dielectric
semiconductor structure
semiconductor
layer
Prior art date
Application number
TW109106913A
Other languages
English (en)
Other versions
TW202127582A (zh
Inventor
胡思平
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202127582A publication Critical patent/TW202127582A/zh
Application granted granted Critical
Publication of TWI747181B publication Critical patent/TWI747181B/zh

Links

Images

Classifications

    • H10W20/0698—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H10P90/1914—
    • H10W40/10—
    • H10W40/258—
    • H10W72/019—
    • H10W72/951—
    • H10W80/016—
    • H10W80/031—
    • H10W80/033—
    • H10W80/037—
    • H10W80/102—
    • H10W80/301—
    • H10W80/327—
    • H10W80/701—
    • H10W80/754—
    • H10W90/792—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種金屬-介電質接合方法包括：提供第一半導體結構，包括一第一半導體層、位於第一半導體層上的一第一介電質層和位於第一介電質層上的一第一金屬層，其中第一金屬層具有背對第一半導體層的一金屬接合表面；使金屬接合表面平面化並施加電漿處理；提供一第二半導體結構，包括一第二半導體層和位於第二半導體層上的一第二介電質層，其中第二介電質層具有背對第二半導體層的一介電質接合表面；使介電質接合表面平面化並施加電漿處理；以及經由使金屬接合表面與介電質接合表面接合來使第一半導體結構與第二半導體結構接合。

Description

金屬-介電質接合方法和結構
本發明係關於一種接合技術，且特別係關於一種金屬-介電質接合方法和結構。
介電質接合往往用於使載體晶片與部件接合或者用於使部件與另一部件接合。用於接合的部件可以包括矽晶穿孔。在介電質接合中，使介電質表面與另一介電質表面接合。混合接合往往包括部件之間的包括介電質部分和金屬部分的混合表面的接合。對於金屬表面的接合而言，往往採用熱壓形成金屬-金屬接合。
隨著兩個半導體結構被接合到一起以實現三維集成，將伴隨更多的複雜情況。諸如由一個半導體結構生成的熱量或電磁輻射的因素可能影響在接合結構中的一個或多個半導體結構的操作。例如，由一個半導體結構生成的熱量可能不僅影響其自身的操作，而可能還影響其他半導體結構的操作。
所揭露的方法和系統是為解決上文闡述的一個或多個問題以及其他問題。
本發明內容包括一種金屬-介電質接合方法。金屬-介電質接合方法包括：提供一第一半導體結構，其中第一半導體結構包括：一第一半導體層；一第一介電質層位於第一半導體層上；以及一第一金屬層位於第一介電質層上，其中第一金屬層具有背對第一半導體層的一金屬接合表面。金屬-介電質接合方法更包括：使金屬接合表面平面化；對金屬接合表面施加電漿處理；提供一第二半導體結構，其中第二半導體結構包括：一第二半導體層；以及一第二介電質層位於第二半導體層上，其中第二介電質層具有背對第二半導體層的一介電質接合表面。金屬-介電質接合方法更包括：使介電質接合表面平面化；對介電質接合表面施加電漿處理；以及經由使金屬接合表面與介電質接合表面接合來使第一半導體結構與第二半導體結構接合。
本領域技術人員根據所述描述、權利要求和本發明內容的附圖能夠理解本發明的其他方面。
11、11a:第一半導體層
12、12a:第一介電質層
13、13a:第一金屬層
21、21a:第二半導體層
22、22a:第二介電質層
31、31a:接合介面
100、100a:第一半導體結構
111:第一半導體部件
131:金屬接合表面
200、200a:第二半導體結構
211:第二半導體部件
221:介電質接合表面
S610、S620、S630、S640、S650、S660、S670、S680:步驟
圖1繪示本發明較佳實施例中金屬-介電質接合方法的流程圖。
圖2繪示本發明較佳實施例中第一半導體層的剖面示意圖。
圖3繪示本發明較佳實施例中另一第一半導體層的剖面示意圖。
圖4繪示本發明較佳實施例中第一半導體層上的第一介電質層的剖面示意圖。
圖5繪示本發明較佳實施例中第一半導體結構的剖面示意圖。
圖6繪示本發明較佳實施例中平面化之後的第一半導體結構的剖面示意圖。
圖7繪示本發明較佳實施例中接受表面處理的第一半導體結構的剖面示意圖。
圖8繪示本發明較佳實施例中第二半導體層的剖面示意圖。
圖9繪示本發明較佳實施例中另一第二半導體層的剖面示意圖。
圖10繪示本發明較佳實施例中第二半導體結構的剖面示意圖。
圖11繪示本發明較佳實施例中平面化之後的第二半導體結構的剖面示意圖。
圖12繪示本發明較佳實施例中接受表面處理的第二半導體結構的剖面示意圖。
圖13繪示本發明較佳實施例中金屬-介電質接合結構的剖面示意圖。
圖14繪示本發明較佳實施例中另一金屬-介電質接合結構的剖面示意圖。
圖15繪示本發明較佳實施例中金屬-介電質接合結構的透射電子顯微鏡圖像。
圖16繪示本發明較佳實施例中另一金屬-介電質接合結構的剖面示意圖。
圖17繪示本發明較佳實施例中另一金屬-介電質接合結構的剖面示意圖。
下文將參考附圖描述在本發明的實施例中的技術解決方案。在可能的情況下，貫穿附圖將使用相同的附圖標記指示相同或相似部分。顯然地，所描述的實施例只是本發明的一些而非全部實施例。本領域技術人員基於本發明的實施例獲得的其他實施例應當落在本發明內容的保護範圍內。
在本發明內容的說明書、權利要求和附圖中，詞語“第一”、“第二”、“第三”、“第四”等(如果存在的話)旨在對類似的物件進行區分，而未必指示順序或序列。應當理解，可以按照除了(例如)文中繪示出的和描述的順序之外的順序實現本文描述的本發明內容的實施例。
可以根據實際需求選擇一些或全部製程，以實現本發明內容的目的。可以根據實際需求選擇一些或全部部件，以實現本發明內容的目的。
本發明內容提供了金屬-介電質接合方法。圖1繪示本發明較佳實施例中金屬-介電質接合方法的流程圖。圖2-圖14以及圖16-圖17繪示出了所述金屬-介電質接合過程的某些階段當中的結構的示意圖。
參考圖1，提供了包括第一半導體層、第一介電質層和具有金屬接合表面的第一金屬層的第一半導體結構(步驟S610)。圖2-圖5繪示出了在用於提供包括第一半導體層、第一介電質層和第一金屬層的第一半導體結構的過程的某些階段中的結構。
圖2繪示本發明較佳實施例中第一半導體層的剖面示意圖。參考圖2，其提供了一第一半導體層11。在一些實施例中，第一半導體層11可以是矽基底。
圖3繪示本發明較佳實施例中另一第一半導體層的剖面示意圖。參考圖3，第一半導體層11可以包括形成於其內的一第一半導體部件111。
在一些實施例中，第一半導體部件111可以是(例如)功率部件。所述功率部件可以產生熱量。
在其他實施例中，第一半導體部件111可以是(例如)互補式金屬氧化物半導體(CMOS)部件。所述CMOS部件可以被用到各種應用當中，諸如CMOS圖像感測器(CIS)、資料轉換器等。
在一些實施例中，第一半導體部件111可以是(例如)生成電磁輻射的部件。所述電磁輻射可以是(例如)可見光、紅外線、無線電波、紫外線或其任何組合。
在一些實施例中，第一半導體部件111可以是(例如)暴露於電磁輻射下的部件。所述電磁輻射可以是(例如)可見光、紅外線、無線電波、紫外線或其任何組合。
圖4繪示本發明較佳實施例中第一半導體層上的第一介電質層的剖面示意圖。參考圖4，一第一介電質層12形成在第一半導體層11上。
在一些實施例中，第一介電質層12的材料可以包括(例如)氧化矽、碳氧化矽、氮化矽、碳氮化矽或其任何組合。
在一些實施例中，第一介電質層12可以經由諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或任何其他適當沉積製程的沉積形成於第一半導體層11上。
圖5繪示本發明較佳實施例中第一半導體結構的剖面示意圖。參考圖5，第一半導體結構100包括第一半導體層11、第一介電質層12和一第一金屬層13。第一金屬層13形成於第一介電質層12上。第一金屬層13包括一金屬接合表面131，並且金屬接合表面131背對第一半導體層11。金屬接合表面131可以是將與另一半導體結構的接合表面接合的表面。
在一些實施例中，第一金屬層13的材料可以是鉭、鈦、銅或其任何組合。在一些實施例中，第一金屬層13可以經由諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或任何其他適當沉積製程的沉積形成於第一介電質層12上。例如，作為物理氣相沉積，可以採用磁控濺射沉積第一金屬層13，其中，可以轟擊一個或多個濺射靶，使之噴射材料，並且所噴射的材料可以被沉積到第一介電質層12上。
參考圖1，使金屬接合表面平面化(步驟S620)。對應地，圖6繪示本發明較佳實施例中平面化之後的第一半導體結構的剖面示意圖。
參考圖6，金屬接合表面131在金屬接合表面131受到平面化之後是平的，因為平面化製程去除了引起粗糙拓撲結構的材料。在一些實施例中，金屬接合表面131可以經由化學機械平面化(chemical mechanical polishing,CMP)或任何其他適當平面化而受到平面化。在一些實施例中，金屬接合表面131可以被平面化為使得金屬接合表面131的表面粗糙度可以為(例如)大約0.5nm或更小。
參考圖1，對金屬接合表面施加表面處理(步驟S630)。對應地，圖7繪示本發明較佳實施例中接受表面處理的第一半導體結構的剖面示意圖。
參考圖7，閉合尖箭頭指示對一第一半導體結構100中的第一金屬層 13的金屬接合表面131施加表面處理。表面處理可以包括電漿處理和清潔處理。
在一些實施例中，電漿處理可以包括對金屬接合表面131施加氮電漿、氧電漿、氬電漿、氬-氫電漿或任何其他適當電漿。可以經由向電漿系統中引入氮氣來生成氮電漿；可以經由向電漿系統引入氧氣來生成氧電漿；並且可以經由向電漿系統中引入氬氣來生成氬電漿。氬-氫電漿可以是經由向電漿系統中引入氬氣和氮氣來生成的。氬-氫電漿可以包括氬電漿和氫電漿的混合物。
在一些實施例中，清潔處理可以包括使用去離子水清潔金屬接合表面131。
在一些實施例中，清潔處理可以包括使用親水性化學物質清潔金屬接合表面131。親水性化學物質可以是(例如)氨溶液、弱酸或者任何其他適當化學物質。弱酸可以是(例如)氫氟酸、苯甲酸、乙酸、丙酸、丙烯酸或者任何其他適當弱酸。
參考圖1，提供包括第二半導體層和具有介電質接合表面的第二介電質層的第二半導體結構(步驟S640)。圖8-圖10繪示出了在用於提供包括第二半導體層和第二介電質層的第二半導體結構的過程的某些階段中的結構。
圖8繪示本發明較佳實施例中第二半導體層的剖面示意圖。參考圖8，提供了一第二半導體層21。在一些實施例中，第二半導體層21可以是一矽基底。
圖9繪示本發明較佳實施例中另一第二半導體層的剖面示意圖。參考圖9，第二半導體層21可以包括一第二半導體部件211。
在一些實施例中，第二半導體部件211可以是(例如)功率部件。所述功率部件可以產生熱量。
在其他實施例中，第二半導體部件211可以是(例如)互補式金屬氧化物半導體(CMOS)部件。所述CMOS部件可以被用到各種應用當中，諸如CMOS 圖像感測器、資料轉換器等。
在一些實施例中，第二半導體部件211可以是(例如)生成電磁輻射的部件。所述電磁輻射可以是(例如)可見光、紅外線、無線電波、紫外線或其任何組合。
在一些實施例中，第二半導體部件211可以是(例如)暴露於電磁輻射下的部件。所述電磁輻射可以是(例如)可見光、紅外線、無線電波、紫外線或其任何組合。
圖10繪示本發明較佳實施例中第二半導體結構的剖面示意圖。參考圖10，一第二半導體結構200包括第二半導體層21和一第二介電質層22，並且第二介電質層22形成於第二半導體層21上。
第二介電質層22包括一介電質接合表面221，並且介電質接合表面221背對第一半導體層21。介電質接合表面221可以是將與第一半導體結構的接合表面接合的表面。
在一些實施例中，第二介電質層22的材料可以包括(例如)氧化矽、碳氧化矽、氮化矽、碳氮化矽或其任何組合。
在一些實施例中，第二介電質層22可以經由諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或任何其他適當沉積製程的沉積形成於第二半導體層21上。
參考圖1，使介電質接合表面平面化(步驟S650)。對應地，圖11繪示本發明較佳實施例中平面化之後的第二半導體結構的剖面示意圖。
參考圖11，介電質接合表面221在其受到平面化之後是平的，因為平面化製程去除了引起粗糙拓撲結構的材料。在一些實施例中，介電質接合表面221可以經由化學機械平面化(chemical mechanical polishing,CMP)或任何其他適當平面化而受到平面化。在一些實施例中，介電質接合表面221可以被平面化 為使得介電質接合表面221的表面粗糙度可以為(例如)大約0.5nm或更小。
參考圖1，對介電質接合表面施加表面處理(步驟S660)。對應地，圖12繪示本發明較佳實施例中接受表面處理的第二半導體結構的剖面示意圖。
參考圖12，閉合尖箭頭指示對第二介電質結構200中的第二介電質層22的介電質接合表面221施加表面處理。表面處理可以包括電漿處理和清潔處理。
在一些實施例中，電漿處理可以包括對介電質接合表面221施加氮電漿、氧電漿、氬電漿、氬-氫電漿或任何其他適當電漿。可以經由向電漿系統引入氮氣而生成氮電漿；可以經由向電漿系統引入氧氣而生成氧電漿；並且可以經由向電漿系統中引入氬氣而生成氬電漿。氬-氫電漿可以是經由向電漿系統中引入氬氣和氮氣而生成的。氬-氫電漿可以包括氬電漿和氫電漿的混合物。
在一些實施例中，清潔處理可以包括使用去離子水清潔介電質接合表面221。
在一些實施例中，清潔處理可以包括使用親水性化學物質清潔介電質接合表面221。親水性化學物質可以是(例如)氨溶液、弱酸或者任何其他適當化學物質。弱酸可以是(例如)氫氟酸、苯甲酸、乙酸、丙酸、丙烯酸或者任何其他適當弱酸。
參考圖1，使第一半導體結構與第二半導體結構接合(步驟S670)。對應地，圖13-圖14和圖16-圖17繪示出了金屬-介電質接合的結構的示意圖。
圖13繪示本發明較佳實施例中金屬-介電質接合結構的剖面示意圖。參考圖13，經由使金屬接合表面與介電質接合表面接合來使第一半導體結構與第二半導體結構接合。在一些實施例中，參考圖13，第二半導體結構可以具有上下顛倒方向，使得介電質接合表面具有朝下方向。此外，金屬接合表面具有朝上方向。相應地，介電質接合表面和金屬接合表面朝向彼此並且接合到一起。
一接合介面31形成於第一半導體結構100和第二半導體結構200之間。接合介面31處於金屬接合表面與介電質接合表面發生接觸的平面上。
在一些實施例中，可以經由使金屬接合表面與介電質接合表面在室溫下接合來使第一半導體結構與第二半導體結構接合。室溫可以(例如)處於從大約15ºC到大約30ºC的範圍內。
在一些實施例中，可以經由使金屬接合表面與介電質接合表面在低於室溫的溫度(例如，高於0ºC並且低於大約15ºC的溫度)下接合來使第一半導體結構與第二半導體結構接合。
在一些實施例中，可以經由使金屬接合表面與介電質接合表面在高於室溫的溫度(例如，處於從大約30ºC到大約100ºC的範圍內的溫度)下接合來使第一半導體結構與第二半導體結構接合。
圖14繪示本發明較佳實施例中另一金屬-介電質接合結構的剖面示意圖。參考圖14，經由使金屬接合表面與介電質接合表面接合來使第一半導體結構與第二半導體結構接合。在一些實施例中，參考圖14，第一半導體結構可以具有上下顛倒方向，使得金屬接合表面具有朝下方向。此外，介電質接合表面具有朝上方向。相應地，介電質接合表面和金屬接合表面朝向彼此並且接合到一起。
接合介面31形成於第一半導體結構和第二半導體結構之間。接合介面31處於金屬接合表面與介電質接合表面發生接觸的平面上。
在一些實施例中，第一半導體結構可以具有使得金屬接合表面朝左的方向，並且第二半導體結構可以具有使得介電質接合表面朝右的方向。相應地，金屬接合表面和介電質接合表面朝向彼此並且相互接合。
在一些實施例中，第一半導體結構可以具有使得金屬接合表面朝右的方向，並且第二半導體結構可以具有使得介電質接合表面朝左的方向。相應 地，金屬接合表面和介電質接合表面朝向彼此並且相互接合。
可以在使所述金屬接合表面和所述介電質接合表面朝向各種方向的情況下使第一半導體結構與第二半導體結構接合，只要所述金屬接合表面和所述介電質接合表面朝向彼此並且相互接合即可。
在一些實施例中，參考圖1，可以對第一半導體結構和第二半導體結構施加熱處理(步驟5680)。在熱處理期間，可以在退火溫度下對第一半導體結構和第二半導體結構退火。退火溫度可以(例如)處於從大約100ºC到大約450ºC的範圍內。例如，可以使第一半導體結構和第二半導體結構的溫度從初始溫度提高到退火溫度，在退火溫度下保持達預設時間週期，並且再次降低至所述初始溫度。所述初始溫度可以是(例如)室溫。所述預設時間週期可以是(例如)1小時、1.5小時、2小時、2.5小時等。所述預設時間可以是根據各種應用方案選擇的任何適當時間週期。
圖15繪示本發明較佳實施例中金屬-介電質接合結構的透射電子顯微鏡圖像。
在透射電子顯微鏡測定(TEM)當中，電子束被引向樣本，以實施成像。電子束經由樣本，在此期間電子與樣本相互作用。所述相互作用取決於樣本的局部區域的特性。具有不同特性的不同局部區域引起與電子的不同的相互作用，並因而引起在對應TEM圖像中的不同區域當中的差異。
參考圖15，所述金屬-介電質接合的結構包括一第一半導體結構100a、一第二半導體結構200a以及形成於第一半導體結構100a和第二半導體結構200a之間的一接合介面31a。第一半導體結構100a包括第一半導體層11a、處於第一半導體層11a上的一第一介電質層12a以及處於第一介電質層12a上的一第一金屬層13a。第一金屬層13a包括金屬接合表面，並且所述金屬接合表面背對第一半導體層11a。第二半導體結構200a包括一第二半導體層21a以及處於第 二半導體層21a上的一第二介電質層22a。第二介電質層22a包括介電質接合表面，並且所述介電質接合表面背對第二半導體層21a。
參考圖15，第二半導體結構200a的方向使得所述介電質接合表面朝下，並且第一半導體結構100a的方向使得所述金屬接合表面朝上，並且所述介電質接合表面和所述金屬接合表面朝向彼此並且相互接合。接合介面31a處於金屬接合表面和介電質接合表面相互接觸所處的平面上。
本發明內容提供了一種金屬-介電質接合的結構，例如，對應於根據本發明內容的各種實施例的任何金屬-介電質接合方法的金屬-介電質接合結構。
圖13繪示本發明較佳實施例中金屬-介電質接合結構的剖面示意圖。參考圖13，所述金屬-介電質接合的示例性結構包括第一半導體結構100、第二半導體結構200和接合介面31。第二半導體結構200位於第一半導體結構100上並且與第一半導體結構100接合。
第一半導體結構100包括一第一半導體層11、位於第一半導體層11上的第一介電質層12，以及位於第一介電質層12上的第一金屬層13。第一金屬層13包括一金屬接合表面，並且所述金屬接合表面背對第一半導體層11。
在一些實施例中，第一半導體層11可以是(例如)矽基底。
在一些實施例中，第一介電質層12的材料可以包括(例如)氧化矽、碳氧化矽、氮化矽、碳氮化矽或其任何組合。
在一些實施例中，第一金屬層13的材料可以是(例如)鉭、鈦、銅或其任何組合。
第二半導體結構200包括第二半導體層21以及位於第二半導體層21上的第二介電質層22。第二介電質層22包括一介電質接合表面，並且所述介電質接合表面背對第二半導體層21。
在一些實施例中，第二半導體層21可以是(例如)矽基底。
在一些實施例中，第二介電質層22的材料可以包括(例如)氧化矽、碳氧化矽、氮化矽、碳氮化矽或其任何組合。
參考圖13，第二半導體結構200的方向可以使得介電質接合表面是朝下方向的。也就是說，從第二半導體層21到第二介電質層22的方向指向下方。金屬接合表面是朝上方向的。也就是說，從第一半導體層11到第一金屬層13的方向指向上方。相應地，介電質接合表面和金屬接合表面朝向彼此並且接合到一起。
接合介面31形成於第一半導體結構和第二半導體結構之間。接合介面31位於金屬接合表面與介電質接合表面發生接觸的平面上。
圖14繪示本發明較佳實施例中另一金屬-介電質接合結構的剖面示意圖。參考圖14，所述金屬-介電質接合的示例性結構包括第一半導體結構100、第二半導體結構200和接合介面31。第二半導體結構200與第一半導體結構100接合。
第一半導體結構100包括第一半導體層11、位於第一半導體層11上的第一介電質層12，以及位於第一介電質層12上的第一金屬層13。第一金屬層13包括一金屬接合表面，並且所述金屬接合表面背對第一半導體層11。
在一些實施例中，第一半導體層11可以是(例如)矽基底。
在一些實施例中，第一介電質層12的材料可以包括(例如)氧化矽、碳氧化矽、氮化矽、碳氮化矽或其任何組合。
在一些實施例中，第一金屬層13的材料可以是(例如)鉭、鈦、銅或其任何組合。
第二半導體結構200包括第二半導體層21以及位於第二半導體層21上的第二介電質層22。第二介電質層22包括一介電質接合表面，並且所述介電質接合表面背對第二半導體層21。
在一些實施例中，第二半導體層21可以是(例如)矽基底。
在一些實施例中，第二介電質層22的材料可以包括(例如)氧化矽、碳氧化矽、氮化矽、碳氮化矽或其任何組合。
參考圖14，第二半導體結構200的方向可以使得介電質接合表面是朝上方向的。也就是說，從第二半導體層21到第二介電質層22的方向指向上方。金屬接合表面是朝下方向的。也就是說，從第一半導體層11到第一金屬層13的方向指向下方。相應地，介電質接合表面和金屬接合表面朝向彼此並且接合到一起。
接合介面31形成於第一半導體結構和第二半導體結構之間。接合介面31位於金屬接合表面與介電質接合表面發生接觸的平面上。
第一半導體結構和第二半導體結構的上述方向只是為了說明目的，而並非旨在限制本發明內容的範圍。所述金屬-介電質接合的結構中的第一半導體結構和第二半導體結構可以具有各種適當方向。例如，在所述金屬-介電質接合的結構中，第一半導體結構可以具有使得金屬接合表面朝左的方向，並且第二半導體結構可以具有使得介電質接合表面朝右的方向。相應地，金屬接合表面和介電質接合表面朝向彼此並且相互接合。作為另一示例，第一半導體結構可以具有使得金屬接合表面朝右的方向，並且第二半導體結構可以具有使得介電質接合表面朝左的方向。相應地，金屬接合表面和介電質接合表面朝向彼此並且相互接合。所述金屬-介電質接合的結構中的第一半導體結構和第二半導體結構可以具有任何適當方向，只要所述金屬接合表面和所述介電質接合表面朝向彼此並且相互接合即可。
圖16繪示本發明較佳實施例中另一金屬-介電質接合結構的剖面示意圖。參考圖16，所述金屬-介電質接合的結構包括第一半導體結構100、第二半導體結構200和接合介面31。第二半導體結構200位於第一半導體結構100上並且與 第一半導體結構100接合。
第一半導體結構100包括第一半導體層11、位於第一半導體層11上的第一介電質層12以及位於第一介電質層12上的第一金屬層13。第一金屬層13包括一金屬接合表面，並且所述金屬接合表面背對第一半導體層11。在一些實施例中，第一金屬層13的材料可以是(例如)鉭、鈦、銅或其任何組合。
第二半導體結構200包括第二半導體層21以及位於第二半導體層21上的第二介電質層22。第二介電質層22包括介電質接合表面，並且所述介電質接合表面背對第二半導體層21。在一些實施例中，第二介電質層22的材料可以包括(例如)氧化矽、碳氧化矽、氮化矽、碳氮化矽或其任何組合。
第一半導體層11可以包括(例如)第一半導體部件111。在一些實施例中，第一半導體部件111可以是(例如)功率部件。所述功率部件可以產生熱量。這樣的熱量可以朝向第二半導體結構200傳遞。第一金屬層13可以消散或者重新分配所述功率部件產生的熱量，因而提高所述功率部件和/或第二半導體結構200的操作穩定性。參考圖16，直箭頭可以指示所述功率部件產生的熱量，並且可以由第一金屬層13消散或者重新分配熱量。第一金屬層13可以經由其自身將熱量消散至空氣，或者可以經由進一步連接至散熱設備(未示出)而使熱量消散。相應地，能夠提高功率部件和/或第二半導體結構200的操作穩定性。
在一些實施例中，所述功率部件可以包括(例如)二極體、功率金屬氧化物半導體場效應電晶體(MOSFET)、絕緣閘極雙極型電晶體、雙極結型電晶體或其任何組合。
在一些實施例中，第一半導體部件111可以是(例如)生成電磁輻射的部件。所述電磁輻射可以是(例如)可見光、紅外線、無線電波、紫外線或其任何組合。第一金屬層13可以阻擋電磁輻射到達第二半導體結構200，因而不影響第二半導體結構200，並且促進第二半導體結構200的穩定操作。例如，第 一半導體部件111可以是生成光的發光部件，並且第一金屬層13可以阻擋光到達第二半導體結構200。
在一些實施例中，第一半導體部件111可以是(例如)暴露於電磁輻射下的部件。所述電磁輻射可以是(例如)可見光、紅外線、無線電波、紫外線或其任何組合。第一金屬層13可以阻擋電磁輻射到達第二半導體結構200，因而不影響第二半導體結構200，並且促進第二半導體結構200的穩定操作。例如，第一半導體部件111可以是包含光敏圖元並且暴露於光下的圖元晶圓。第一金屬層13可以阻擋光到達第二半導體結構200。針對所述金屬-介電質接合的結構的各種特徵，可以參考上述方法實施例和部件實施例。
圖17繪示本發明較佳實施例中另一金屬-介電質接合結構的剖面示意圖。參考圖17，所述金屬-介電質接合的結構包括第一半導體結構100、第二半導體結構200和接合介面31。第二半導體結構200位於第一半導體結構100上並且與第一半導體結構100接合。
第一半導體結構100包括第一半導體層11、位於第一半導體層11上的第一介電質層12，以及位於第一介電質層12上的第一金屬層13。第一金屬層13包括一金屬接合表面，並且所述金屬接合表面背對第一半導體層11。
第二半導體結構200包括第二半導體層21以及位於第二半導體層21上的第二介電質層22。第二介電質層22包括介電質接合表面，並且所述介電質接合表面背對第二半導體層21。所述介電質接合表面與所述金屬接合表面接合。
第一半導體層11可以包括(例如)第一半導體部件111，並且第二半導體層21可以包括(例如)第二半導體部件211。
在一些實施例中，參考圖17，第一半導體部件111可以是(例如)產生熱量的功率部件，其中，所述熱量由直填充箭頭指示；以及第二半導體部件211可以是另一部件，其生成電磁輻射或者暴露於電磁輻射下，其中，電磁輻射 由曲線箭頭指示。所述電磁輻射可以是(例如)可見光、紅外線、無線電波、紫外線或其任何組合。第一金屬層13可以消散或者重新分佈所述功率部件產生的熱量；並且第一金屬層13可以阻擋電磁輻射到達第一半導體部件111，因而促進第二半導體結構200和/或第一半導體結構100的第一半導體層11的穩定操作。
例如，第一半導體部件111可以是產生熱量的CMOS部件，並且第二半導體部件211可以是含有光敏圖元並且暴露於可見光或紅外光下的圖元晶圓。第一金屬層13可以消散或者重新分配所述CMOS部件產生的熱量，並且可以阻擋光到達第一半導體層11。
根據本發明內容的金屬-介電質接合方法以及對應的金屬-介電質接合結構可以具有針對CMOS圖像感測器(CIS)和/或記憶體件的應用。
在一些實施例中，第一半導體部件111可以是(例如)CMOS圖像感測器(CIS)的CMOS部件，並且第二半導體部件211可以是(例如)CIS的圖元晶圓。CIS的圖元晶圓可以包括多個圖元。所述金屬-介電質接合結構可以進一步包括其他用以執行CIS感測器的操作的部件。例如，所述金屬-介電質結構可以進一步包括用以對圖元晶圓的光進行濾波的濾色器陣列，以及位於CMOS部件和圖元晶圓之間的連接。
在其他實施例中，第一半導體部件111可以是(例如)CIS感測器。包括CIS感測器的第一半導體結構100可以接合至第二半導體結構200。第二半導體部件211可以包括(例如)用於存儲CIS感測器收集的資料或者CIS圖像感測器使用的資料的記憶體。所述記憶體可以是(例如)DRAM、NAND閃速記憶體、NOR閃速記憶體、它們的任何組合或者任何其他適當記憶體。
在一些實施例中，第一半導體部件111可以包括(例如)用於存儲資料的記憶體。所述記憶體可以是(例如)DRAM、NAND閃速記憶體、NOR閃速記憶體、它們的任何組合或者任何其他適當記憶體。第二半導體部件211可以是 (例如)收集資料並且將所收集的資料存儲到記憶體當中的半導體部件，或者可以是使用存儲在記憶體中的資料的半導體部件。第二半導體部件211可以是(例如)感測器或硬體處理器。
儘管在本說明書中經由使用具體實施例描述了本發明內容的原理和實現方式，但是前文對實施例的描述僅旨在輔助對本發明內容的方法以及所述方法的核心思路的理解。與此同時，本領域技術人員可以根據本發明內容的思路對所述的具體實施方式和應用範圍做出修改。總之，不應將說明書的內容理解成是對本發明內容的限制。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
S610、S620、S630、S640、S650、S660、S670、S680:步驟

Claims (20)

  1. 一種金屬-介電質接合方法，包括：提供一第一半導體結構，其中該第一半導體結構包括：一第一半導體層；一第一介電質層，位於該第一半導體層上；以及一第一金屬層，位於該第一介電質層上，其中該第一金屬層具有背對該第一半導體層的一金屬接合表面；使該金屬接合表面平面化；對該金屬接合表面施加電漿處理；提供一第二半導體結構，其中該第二半導體結構包括：一第二半導體層；以及一第二介電質層，位於該第二半導體層上，其中該第二介電質層具有背對該第二半導體層的一介電質接合表面；使該介電質接合表面平面化；對該介電質接合表面施加電漿處理；以及經由使該金屬接合表面與該介電質接合表面接合來使該第一半導體結構與該第二半導體結構接合。
  2. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中在使該第一半導體結構與該第二半導體結構接合之前，還包括：清潔該金屬接合表面；以及清潔該介電質接合表面。
  3. 如申請專利範圍第2項所述之金屬-介電質接合方法，其中清潔該金 屬接合表面包括使用去離子水清潔該金屬接合表面。
  4. 如申請專利範圍第2項所述之金屬-介電質接合方法，其中清潔該金屬接合表面包括使用親水性化學物質清潔該金屬接合表面。
  5. 如申請專利範圍第4項所述之金屬-介電質接合方法，其中該親水性化學物質為氨溶液或弱酸。
  6. 如申請專利範圍第5項所述之金屬-介電質接合方法，其中該弱酸包括氫氟酸、苯甲酸、乙酸、丙酸或丙烯酸。
  7. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中對該金屬接合表面施加電漿處理包括使用氮電漿、氧電漿、氬電漿或氬-氫電漿處理該金屬接合表面。
  8. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中使該第一半導體結構與該第二半導體結構接合包括在該第一半導體結構和該第二半導體結構之間形成一接合介面。
  9. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中使該第一半導體結構與該第二半導體結構接合包括在處於從15ºC到30ºC的範圍內的室溫下使該第一半導體結構與該第二半導體結構接合。
  10. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中使該第 一半導體結構與該第二半導體結構接合包括在高於0ºC並且低於15ºC的溫度下或者在處於從30ºC到100ºC的範圍內的溫度下使該第一半導體結構與該第二半導體結構接合。
  11. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中使該金屬接合表面平面化包括經由化學機械平面化使該金屬接合表面的表面粗糙度降低至大約0.5nm或更低。
  12. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中該第一半導體層包括產生熱量的一功率部件，以及該第一金屬層作為消散該功率部件產生的熱量。
  13. 如申請專利範圍第12項所述之金屬-介電質接合方法，其中該功率部件是二極體、功率金屬氧化物半導體場效應電晶體、絕緣閘極雙極型電晶體、雙極結型電晶體或其組合。
  14. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中該第一半導體層包括產生電磁輻射的部件，且該第一金屬層阻擋該電磁輻射到達該第二半導體結構。
  15. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中該第一半導體層包括一互補式金屬氧化物半導體部件，且該第二半導體層包括圖元晶圓。
  16. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中該第一半導體層包括一互補式金屬氧化物半導體部件圖像感測器。
  17. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中該第一半導體層包括動態隨機存取記憶體、NAND閃速記憶體、NOR快閃記憶體記憶體或其組合。
  18. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中該第一金屬層的材料為鉭、鈦、銅或其組合。
  19. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中該第一介電質層的材料包括氧化矽、碳氧化矽、氮化矽、碳氮化矽或其組合。
  20. 如申請專利範圍第1項所述之金屬-介電質接合方法，其中在處於從100ºC到450ºC的範圍內的退火溫度下對該第一半導體結構和該第二半導體結構進行退火。
TW109106913A 2020-01-07 2020-03-03 金屬-介電質接合方法和結構 TWI747181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/070595 WO2021138792A1 (en) 2020-01-07 2020-01-07 Metal-dielectric bonding method and structure
WOPCT/CN2020/070595 2020-01-07

Publications (2)

Publication Number Publication Date
TW202127582A TW202127582A (zh) 2021-07-16
TWI747181B true TWI747181B (zh) 2021-11-21

Family

ID=70826479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106913A TWI747181B (zh) 2020-01-07 2020-03-03 金屬-介電質接合方法和結構

Country Status (7)

Country Link
US (3) US11495569B2 (zh)
EP (1) EP3900028B1 (zh)
JP (1) JP7398475B2 (zh)
KR (1) KR102558816B1 (zh)
CN (2) CN111226311B (zh)
TW (1) TWI747181B (zh)
WO (1) WO2021138792A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3900028B1 (en) * 2020-01-07 2024-12-04 Yangtze Memory Technologies Co., Ltd. Metal-dielectric bonding method and structure
CN112366195B (zh) * 2020-10-10 2022-02-22 长江存储科技有限责任公司 键合方法及键合结构
US20240071746A1 (en) * 2022-08-26 2024-02-29 Tokyo Electron Limited Plasma surface treatment for wafer bonding methods
US20240312951A1 (en) * 2023-03-14 2024-09-19 Adeia Semiconductor Bonding Technologies Inc. System and method for bonding transparent conductor substrates
US20250044534A1 (en) * 2023-07-31 2025-02-06 Ayar Labs, Inc. Direct Silicon-to-Silicon Bonding for Fiber-First Packaging Process
US20260026307A1 (en) * 2024-07-17 2026-01-22 Micron Technology, Inc. Semiconductor die releasing within carrier wafer

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW332914B (en) * 1996-01-15 1998-06-01 Taiwan Semiconductor Mfg Co Ltd The rework method for damage-free bonding pad of IC
KR20080051287A (ko) * 2006-12-05 2008-06-11 동부일렉트로닉스 주식회사 반도체소자의 본딩패드 형성방법
TW201145487A (en) * 2010-03-02 2011-12-16 Micron Technology Inc Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
TWI371070B (en) * 2007-07-23 2012-08-21 Nat Semiconductor Corp Bond pad stacks for esd under pad and active under pad bonding
TW201517175A (zh) * 2013-10-14 2015-05-01 康寧公司 用於半導體與中介層處理之載具接合方法與物件
TW201616626A (zh) * 2014-10-16 2016-05-01 格羅方德半導體公司 用於低溫覆晶接合的接合墊結構
TW201639098A (zh) * 2013-04-01 2016-11-01 英特爾股份有限公司 混合碳－金屬互連結構
CN106711055A (zh) * 2016-12-29 2017-05-24 上海集成电路研发中心有限公司 一种混合键合方法
TW201843830A (zh) * 2017-03-16 2018-12-16 美商英帆薩斯公司 直接接合的ｌｅｄ陣列及應用
TW202002326A (zh) * 2018-06-12 2020-01-01 美商傲思丹度科技公司 用於具有氫擴散障蔽層之三五族發光微像素陣列裝置之裝置及方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
JP2008186938A (ja) 2007-01-29 2008-08-14 Canon Inc 接合体およびその製造方法
KR100893182B1 (ko) * 2007-06-01 2009-04-15 주식회사 엘트린 웨이퍼 세정방법
FR2963158B1 (fr) 2010-07-21 2013-05-17 Commissariat Energie Atomique Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques
FR2964112B1 (fr) * 2010-08-31 2013-07-19 Commissariat Energie Atomique Traitement avant collage d'une surface mixte cu-oxyde, par un plasma contenant de l'azote et de l'hydrogene
US20170271207A9 (en) * 2011-01-29 2017-09-21 International Business Machines Corporation Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
CN102593087B (zh) * 2012-03-01 2014-09-03 华进半导体封装先导技术研发中心有限公司 一种用于三维集成混合键合结构及其键合方法
CN103367465B (zh) * 2012-03-29 2016-01-06 山东浪潮华光光电子股份有限公司 一种有金属反射镜的多结太阳能电池及其制备方法
CN103426732B (zh) * 2012-05-18 2015-12-02 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
US9048283B2 (en) * 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
JP6291822B2 (ja) 2012-12-25 2018-03-14 株式会社ニコン 基板および基板接合方法
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
FR3011679B1 (fr) * 2013-10-03 2017-01-27 Commissariat Energie Atomique Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques
CN104241202B (zh) * 2014-08-28 2017-05-31 武汉新芯集成电路制造有限公司 一种集成功率器件与控制器件的工艺
CN105374774A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
KR102211143B1 (ko) * 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9536853B2 (en) * 2014-11-18 2017-01-03 International Business Machines Corporation Semiconductor device including built-in crack-arresting film structure
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9997467B2 (en) * 2016-08-19 2018-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9666573B1 (en) * 2016-10-26 2017-05-30 Micron Technology, Inc. Methods of forming integrated circuitry
JP2018073967A (ja) 2016-10-28 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、固体撮像装置、及び、製造方法
US20180233479A1 (en) * 2017-02-16 2018-08-16 Nanya Technology Corporation Semiconductor apparatus and method for preparing the same
EP3367425A1 (en) * 2017-02-28 2018-08-29 IMEC vzw A method for direct bonding of semiconductor substrates
WO2018182647A1 (en) 2017-03-30 2018-10-04 Intel Corporation Apparatus with multi- wafer based device comprising embedded active and/or passive devices and method for forming such
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
JP2019165088A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置およびその製造方法
CN109166840B (zh) * 2018-08-28 2019-07-23 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN109686711A (zh) * 2018-12-26 2019-04-26 上海集成电路研发中心有限公司 一种实现混合键合的方法
EP3900028B1 (en) * 2020-01-07 2024-12-04 Yangtze Memory Technologies Co., Ltd. Metal-dielectric bonding method and structure

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW332914B (en) * 1996-01-15 1998-06-01 Taiwan Semiconductor Mfg Co Ltd The rework method for damage-free bonding pad of IC
KR20080051287A (ko) * 2006-12-05 2008-06-11 동부일렉트로닉스 주식회사 반도체소자의 본딩패드 형성방법
TWI371070B (en) * 2007-07-23 2012-08-21 Nat Semiconductor Corp Bond pad stacks for esd under pad and active under pad bonding
TW201145487A (en) * 2010-03-02 2011-12-16 Micron Technology Inc Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
TW201639098A (zh) * 2013-04-01 2016-11-01 英特爾股份有限公司 混合碳－金屬互連結構
TW201517175A (zh) * 2013-10-14 2015-05-01 康寧公司 用於半導體與中介層處理之載具接合方法與物件
TW201616626A (zh) * 2014-10-16 2016-05-01 格羅方德半導體公司 用於低溫覆晶接合的接合墊結構
CN106711055A (zh) * 2016-12-29 2017-05-24 上海集成电路研发中心有限公司 一种混合键合方法
CN106711055B (zh) 2016-12-29 2019-11-22 上海集成电路研发中心有限公司 一种混合键合方法
TW201843830A (zh) * 2017-03-16 2018-12-16 美商英帆薩斯公司 直接接合的ｌｅｄ陣列及應用
TW202002326A (zh) * 2018-06-12 2020-01-01 美商傲思丹度科技公司 用於具有氫擴散障蔽層之三五族發光微像素陣列裝置之裝置及方法

Also Published As

Publication number Publication date
US20230005876A1 (en) 2023-01-05
JP2022528649A (ja) 2022-06-15
EP3900028B1 (en) 2024-12-04
US20210210459A1 (en) 2021-07-08
KR102558816B1 (ko) 2023-07-21
CN112885777A (zh) 2021-06-01
US20220238479A1 (en) 2022-07-28
US11495569B2 (en) 2022-11-08
EP3900028A1 (en) 2021-10-27
WO2021138792A1 (en) 2021-07-15
CN111226311B (zh) 2021-01-29
US11978719B2 (en) 2024-05-07
US11798913B2 (en) 2023-10-24
CN112885777B (zh) 2022-12-09
EP3900028A4 (en) 2022-08-03
KR20210113631A (ko) 2021-09-16
TW202127582A (zh) 2021-07-16
JP7398475B2 (ja) 2023-12-14
CN111226311A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
TWI747181B (zh) 金屬-介電質接合方法和結構
TWI683349B (zh) 用於晶圓鍵合的電漿活化處理
US6410976B1 (en) Integrated circuitry having conductive passageway interconnecting circuitry on front and back surfaces of a wafer fragment
TW439187B (en) Method for fabricating SOI wafer
US20170301646A1 (en) Method of bonding semiconductor substrates
JPH1174224A (ja) 銅用の改善されたタンタル含有バリア層
JPH0786190A (ja) 膜形成方法およびその形成装置
US5918150A (en) Method for a chemical vapor deposition of copper on an ion prepared conductive surface
JPH1074835A (ja) 半導体装置の製造方法
JP3695606B2 (ja) 半導体装置及びその製造方法
JPH11219950A (ja) 半導体集積回路の製造方法並びにその製造装置
TW201732908A (zh) 晶圓接合之設備及方法
JP2001007049A (ja) 半導体集積回路装置の製造方法およびその製造装置
CN113964080B (zh) 一种半导体器件及其制作方法
TWI272677B (en) Method for preventing Cu contamination and oxidation in semiconductor device manufacturing
US12293971B2 (en) Semiconductor structure and formation method thereof
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
TW457683B (en) Cu damascene processes preventing hillock on the surface
Tan et al. Low temperature wafer bonding of low-κ carbon doped oxide (CDO) for high performance 3D IC application
TW471079B (en) Surface treatment method of bit line conductive layer
CN120527293A (zh) 半导体结构及其形成方法、电子设备
JPH02271634A (ja) 多層配線形成方法およびこれに用いる真空蒸着装置
CN119495639A (zh) 半导体结构及其制备方法、绝缘栅双极型晶体管
TWI262907B (en) A planarize ceramic substrate
JPH1126461A (ja) 半導体装置及びその製造方法