[go: up one dir, main page]

TW201732908A - 晶圓接合之設備及方法 - Google Patents

晶圓接合之設備及方法 Download PDF

Info

Publication number
TW201732908A
TW201732908A TW105139152A TW105139152A TW201732908A TW 201732908 A TW201732908 A TW 201732908A TW 105139152 A TW105139152 A TW 105139152A TW 105139152 A TW105139152 A TW 105139152A TW 201732908 A TW201732908 A TW 201732908A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
plasma
module
chamber
semiconductor
Prior art date
Application number
TW105139152A
Other languages
English (en)
Inventor
林勇志
杜友倫
梁晉瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201732908A publication Critical patent/TW201732908A/zh

Links

Classifications

    • H10P72/04
    • H10P10/128
    • H10P70/12
    • H10P70/27
    • H10P72/0464
    • H10P90/12
    • H10W80/00
    • H10W90/00
    • H10P72/00
    • H10P72/0428

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明實施例提供一種用於晶圓接合之設備及方法。該設備包括一轉移模組及一電漿模組。該轉移模組經組態以轉移一半導體晶圓。該電漿模組經組態以對該半導體晶圓之一表面執行一電漿操作及一還原操作,以將該半導體晶圓之該表面上的金屬氧化物轉換成金屬。

Description

晶圓接合之設備及方法
本案實施例係有關半導體設備及其操作方法。
半導體裝置用於諸如個人電腦、行動電話、數位相機及其他電子設備之各種電子應用中。通常藉由將絕緣或介電材料層、導電材料層及半導電材料層循序地沈積一半導體基板上方且使用微影來圖案化各種材料層以在該半導體基板上形成電路組件及元件而製造半導體裝置。通常將諸多積體電路製造於一單一半導體晶圓上,且藉由沿一切割道鋸切積體電路而單粒化晶圓上之個別晶粒。例如,個別晶粒通常被單獨封裝,被封裝於多晶片模組中,或被封裝於其他類型之封裝中。 半導體產業藉由不斷減小最小特徵大小而不斷改良各種電子組件(例如電晶體、二極體、電阻器、電容器等等)之整合密度,其允許將更多組件整合至一給定區域中。在一些應用中,此等較小電子組件亦需要利用比過去封裝小之區域之較小封裝。 近年來,在半導體封裝中開發三維積體電路(3DIC),其中多個半導體晶粒彼此上下堆疊,諸如層疊封裝(PoP)及系統級封裝(SiP)封裝技術。藉由在一晶圓級上使晶粒上下疊置而製備一些3DIC。例如,由於堆疊晶粒之間的互連件長度減小,所以3DIC提供改良整合密度及其他優點,諸如更快速度及更高頻寬。然而,存在與3DIC相關之諸多挑戰。
根據本發明實施例,提供一種用於晶圓接合之設備。該設備包括一轉移模組及一電漿模組。該轉移模組經組態以轉移一半導體晶圓。該電漿模組經組態以對該半導體晶圓之一表面執行一電漿操作及一還原操作,以將該半導體晶圓之該表面上的金屬氧化物轉換成金屬。 根據一實施例,提供一種用於晶圓接合之電漿設備。該電漿設備包括一第一腔室及一加熱器。該第一腔室係用以容納一半導體晶圓。該加熱器係用以控制該第一腔室中之該半導體晶圓之一溫度。該電漿設備經組態以將該半導體晶圓之一表面上的金屬氧化物轉換成金屬。 根據另一實施例,提供一種用於晶圓接合之方法。該方法包括:(a)將H2 或NH3 電漿施加於一半導體晶圓之導電墊上以將該半導體晶圓之該等導電墊上之金屬氧化物轉換成金屬;(b)活化該半導體晶圓之一表面;及(c)將該半導體晶圓之該等導電墊耦合至另一半導體晶圓之對應導電墊。
下文將詳細討論本發明之實施例之製造及使用。然而,應瞭解,實施例提供可實施於各種特定內文中之諸多適用發明概念。所討論之特定實施例僅供說明,且不限制本發明之範疇。 圖1繪示根據本發明一實施例用於晶圓接合之一設備1之一方塊圖。設備包括晶圓容器10a、10b、一電漿模組11、清潔模組12a、12b、一接合模組13及一轉移模組14。 晶圓容器10a用以容納一第一組半導體晶圓且晶圓容器10b用以容納用以垂直接合至該第一組半導體晶圓以形成一3DIC結構之一第二組半導體晶圓。 第一組半導體晶圓及第二組半導體晶圓之各半導體晶圓包含一工件。該工件包含一半導體基板(其包括矽或其他半導體材料)且可由(例如)一絕緣層覆蓋。該工件可包含單晶矽上覆氧化矽,例如,化合物半導體(例如GaAs、InP、Si/Ge或SiC)可用於替代矽。該工件可包含一絕緣體上覆矽(SOI)或一絕緣體上覆鍺(GOI)基板。 工件可包含形成於工件之一頂面接近處之一裝置區域。該裝置區域包含主動組件或電路,諸如導電特徵、植入區域、電阻器、電容器及其他半導體元件,例如電晶體、二極體等等。在一些實施例中,該裝置區域在一前段製程(FEOL)操作中形成於工件上方。工件包含填充有一導電材料之貫穿基板通路(TSV),其提供自工件之一底面至一頂面之連接。 一金屬化結構形成於工件上方。在一些實施例中,該金屬化結構在一後段製程(BEOL)操作中形成於工件上方。該金屬化結構可包含形成於一介電材料中之導線、通路及導電墊。在一些實施例中,該介電材料由諸如SiO2 之低介電係數(低k)材料製成。該等導電墊係形成於半導體晶圓之一頂面上之接觸墊或接墊。該等導電墊可包含通常用於BEOL操作中之導電材料,諸如Cu、Al、W、Ti、TiN、Ta、TaN或其等之多個層或組合。 電漿模組11藉由轉移模組14而接收來自晶圓容器10a或10b之半導體晶圓。電漿模組11包括一腔室及一加熱器。自晶圓容器10a或10b接收之半導體晶圓容納於腔室中。在一些實施例中,將H2 或NH3 電漿施加至腔室中之半導體晶圓之表面。在一些實施例中,依自約100 sccm至約2500 sccm之一範圍內之一流動速率施加H2 或NH3 電漿。將H2 或NH3 電漿施加至半導體晶圓之表面以執行一還原操作,使得位於半導體晶圓之表面上之導電墊上之金屬氧化物被轉換成純金屬。在一些實施例中,還原操作可包含以下反應來還原包括CuOx之一金屬氧化物: Cu2 O(固體)+H2 (氣體)à2Cu(固體)+H2 O(氣體) CuO(固體)+H2 (氣體)àCu(固體)+H2 O(氣體) 在一些實施例中,在自約100攝氏度(°C)至約400°C之一範圍內之一溫度及自約0.1托至約50托之一範圍內之一壓力處執行還原操作。操作溫度可由電漿模組11之加熱器產生。在一些實施例中,可在自約100°C至約400°C之一範圍內之溫度處將Cl2 施加至電漿模組11之腔室以清潔腔室之側壁,其將防止Cu沉積於腔室之側壁。 其後,電漿模組11經組態以執行一電漿操作。半導體晶圓之表面經處理以促進透過電漿模組11之接合完整性。電漿模組11用以產生電漿來活化半導體晶圓之表面上之介電材料。在電漿操作期間,將半導體晶圓之頂面暴露於電漿。在一些實施例中,在電漿操作之後,使Si-O鍵結形成於半導體晶圓之介電材料上。在一些實施例中,N2 、N2 H2 或Ar用於電漿操作中。在一些實施例中,電漿操作包含:使用自約0%至約100%之一範圍內之Ar且使用自約0%至約20%之一範圍內之H2 (以體積為單位且在室溫處)。在一些實施例中,可在電漿操作之後基於要求而執行還原操作。 在還原操作及電漿操作之後,半導體晶圓藉由轉移模組14而轉移至清潔模組12a或12b。清潔模組12a或12b用以執行清潔操作。清潔操作可包括:將半導體晶圓暴露於去離子(DI) H2 O、NH4 OH、稀氫氟酸(DHF)(例如,具有小於約1% HF酸之一濃度)或其他酸。可藉由使用一刷子、一超音波程序、一自旋操作、一紅外線(IR)燈或其等之一組合而執行清潔操作。替代地,清潔操作可包括其他類型之清潔操作。在一些實施例中,清潔操作提高放置於半導體晶圓之表面(例如半導體晶圓之介電材料之頂面)上之羥基之一密度。例如,提高半導體晶圓之介電材料上之羥基之密度有利地提高接合強度且降低接合操作所需之退火溫度。在一些實施例中,清潔操作可用以移除位於半導體晶圓之表面上之導電墊上之剩餘金屬氧化物。 還原操作、電漿操作及清潔操作經調適以使半導體晶圓之表面準備接合至另一半導體晶圓。藉此,半導體晶圓之表面係儘可能乾淨的,使得一高品質混合接合形成於兩個或兩個以上半導體晶圓之間。還原操作、電漿操作及清潔操作促進兩個或兩個以上半導體晶圓之混合接合以有利地允許在後一接合操作中使用較低壓力及溫度。 在清潔操作之後,將半導體晶圓轉移至接合模組13。接合模組13係用以執行一對準操作及一接合操作,以將半導體晶圓接合至另一半導體晶圓。在對準操作期間,藉由使一半導體晶圓上之導電墊或對準標記與另一半導體晶圓上之對應導電墊或對準標記對準來達成半導體晶圓之接合。例如,可藉由使用光學感測來達成半導體晶圓之對準。接合操作係藉由將半導體晶圓之導電墊耦合至另一半導體晶圓之對應導電墊。已藉由上文所提及之還原操作、電漿操作及清潔操作來處理待接合之兩個半導體晶圓。 在半導體晶圓之接合操作之後,可將接合晶圓轉移至一退火模組(圖式中未展示)。在一些實施例中,該退火模組可為一加熱爐或一烘爐。退火操作經執行以藉由施加壓力或熱來將半導體晶圓接合在一起。例如,所施加之壓力可包括小於約30 MPa之一壓力,且所施加之熱可包括約100°C至約500°C之一溫度處之一退火操作,但其他數量之壓力及熱可用於退火操作。在一些實施例中,於退火操作之後,導電墊之Cu之粒徑大小可包括約0.1 μm至約5 μm,其中一接合強度大於約1.0 J/m2 。可在一N2 環境、一Ar環境、一He環境、一(約4%至約10% H2 )/(約90%至約96%惰性氣體或N2 )環境、一惰性混合氣體環境、其等之組合或其他類型之環境中執行接合操作或退火操作。接合模組13或退火模組中之周圍環境含有極少量O2 或不含O2 ,以防止在接合操作或退火操作之前或在接合操作或退火操作期間氧化導電墊。 在接合操作及退火操作之後,接合係形成於半導體晶圓之介電材料之間。在一些實施例中,退火模組進一步經組態以執行形成非金屬與非金屬接合之一熔合操作。 圖2繪示根據本發明一些實施例之一接合半導體晶圓結構2的一部分。接合半導體晶圓結構2包括使用圖1中所提及之設備及接合操作來接合在一起的兩個半導體晶圓20a及20b。 半導體晶圓20a包括導電墊21a、22a、介電材料23a、貫穿通路24a、25a。導電墊21a、22a分別藉由貫穿通路24a、25a而連接至經整合於半導體晶圓20a中的其他組件或電路(諸如導電特徵、植入區域、電阻器、電容器及其他半導體元件,例如電晶體、二極體)。 半導體晶圓20b包括導電墊21b、22b、介電材料23b、貫穿通路24b、25b。導電墊21b、22b分別藉由貫穿通路24b、25b而連接至整合於半導體晶圓20b中之其他組件或電路(諸如導電特徵、植入區域、電阻器、電容器及其他半導體元件,例如電晶體、二極體)。半導體晶圓20a之導電墊21a、22a係實質上與半導體晶圓20b之對應導電墊21b、22b對準。 如圖2中所展示,在退火操作之後,接合28係形成於半導體晶圓20a的介電材料23a與半導體晶圓20b的介電材料23b之間。接合26、27亦係分別形成於半導體晶圓20a之導電墊21a、22a與半導體晶圓20b之導電墊21b、22b之間。接合28包括非金屬與非金屬接合,且接合26、27包括金屬與金屬接合。由於使用一單一接合操作來形成兩種不同類型之接合(金屬與金屬接合26、27及非金屬與非金屬接合28)而非僅形成一種類型之接合,所以此接合操作可被指稱為一混合接合操作。 在製造一單一半導體之後,可將半導體晶圓放置於一製造設施之一倉庫中或一架子上達一段時間。在一些實施例中,由於Cu容易氧化,所以在儲存時期期間,可使氧化物材料形成於半導體晶圓之導電墊之頂面上,其取決於製造環境。例如,該氧化物材料可包括因將Cu導電墊暴露於周圍空氣中之氧氣而形成之氧化銅(CuOx)。該氧化物材料可包括取決於導電墊之材料之類型的其他材料。自導電墊之頂面移除該氧化物材料對達成至另一半導體晶圓之一高品質混合接合以避免半導體晶圓之間的高電阻連接而言係很重要的。 根據本發明一些實施例,由圖1中所展示之電漿模組11及清潔模組12a、12b處理各半導體晶圓,且因此將在由電漿模組11執行之還原操作及由清潔模組12a、12b執行之清潔操作期間移除氧化物材料。因此,可減小兩個接合半導體晶圓20a、20b之導電墊21a、21b、22a、22b之間的電阻,其將繼而改良接合半導體晶圓結構2之接合品質及效能。 圖3繪示根據本發明一些實施例之圖1中之電漿模組之詳細結構。圖3中所展示之電漿模組3包括一腔室30、一加熱台31、一電源32及一氣體輸入件33。 電漿模組3接收半導體晶圓且將所接收之半導體晶圓容納於腔室30中。加熱台31用以控制腔室30中之半導體晶圓之溫度。在一些實施例中,可將加熱台中之溫度控制於自約100°C至約400°C之一範圍內。 可透過輸入件33而將氣體輸入至腔室30而施加至容納於腔室30中之半導體晶圓。在一些實施例中,透過輸入件33而將H2 、N2 、NH3 、N2 H2 或Ar施加至腔室30中之半導體晶圓。在一些實施例中,可依自約100 sccm至約2500 sccm之一範圍內之一流動速率施加H2 、N2 、NH3 、N2 H2 或Ar。 電源32用以離子化施加至腔室30之氣體,使得腔室30中之氣體將被轉換成電漿。在一些實施例中,電源32可產生約300 W之一射頻(rf)功率。 在一些實施例中,當電漿模組3接收來自圖1中所展示之晶圓容器10a或10b之半導體晶圓時,將依自約100 sccm至約2500 sccm之一流動速率透過輸入件33而將H2 或NH3 施加至腔室30。加熱台經組態以將晶圓之溫度控制於自約100°C至約400°C之一範圍內之一溫度處。電源32經組態以產生約300 W之一RF功率來將H2 或NH3 轉換成H2 或NH3 電漿。將H2 或NH3 電漿施加至半導體晶圓之表面以執行一還原操作,使得位於半導體晶圓之表面上之導電墊上之金屬氧化物被轉換成純金屬。在一些實施例中,還原操作可包含以下反應來還原包括CuOx之一金屬氧化物: Cu2 O(固體)+H2 (氣體)à2Cu(固體)+H2 O(氣體) CuO(固體)+H2 (氣體)àCu(固體)+H2 O(氣體) 在一些實施例中,在自約100°C至約400°C之一範圍內之一溫度及自約0.1托至約50托之一範圍內之一壓力處執行還原操作。在一些實施例中,可在自約100°C至約400°C之一範圍內之溫度處將Cl2 施加至電漿模組3之腔室30以清潔腔室30之側壁,其將防止腔室30之側壁之Cu或CuOx沈積。 其後,電漿模組3經組態以執行一電漿操作。在一些實施例中,透過輸入件33而將N2 、N2 H2 或Ar施加至腔室30。在一些實施例中,電漿操作包含:使用自約80%至約100%之一範圍內之Ar且使用自約0%至約20%之一範圍內之H2 (以體積為單位且在室溫處)。電源32經組態以產生一RF功率來將施加至腔室30之氣體轉換成電漿。半導體晶圓之表面經處理以促進藉由電漿模組3之接合。電漿模組3用以產生電漿來活化半導體晶圓之表面上之介電材料。在電漿操作期間,將半導體晶圓之頂面暴露於電漿。在一些實施例中,在電漿操作之後,使Si-O鍵結形成於介電材料之頂面處。在一些實施例中,可基於要求而使還原操作及電漿操作互換。 圖4繪示根據本發明一些實施例之圖1中之電漿模組之詳細結構。圖4中所展示之電漿模組4包括一第一腔室40、一第二腔室41、一加熱台43、一電源42、一第一輸入件44及一第二輸入件45。 電漿模組4接收半導體晶圓且將所接收之半導體晶圓容納於第二腔室41中。加熱台43用以控制第二腔室41中之半導體晶圓之溫度。在一些實施例中,可將加熱台43中之溫度控制於自約100°C至約400°C之一範圍內。 可透過輸入件44而將氣體輸入至第一腔室40。在一些實施例中,透過輸入件44而將H2 、N2 、NH3 、N2 H2 或Ar施加至第一腔室40。在一些實施例中,可依自約100 sccm至約2500 sccm之一範圍內之一流動速率施加H2 、N2 、NH3 、N2 H2 或Ar。 電源42用以離子化施加至第一腔室40之氣體,使得第一腔室40中之氣體將被轉換成電漿。在一些實施例中,電源42可產生約300 W之一RF功率。 在一些實施例中,當電漿模組4接收來自圖1中所展示之晶圓容器10a或10b之半導體晶圓時,將依自約100 sccm至約2500 sccm之一流動速率透過輸入件44而將H2 或NH3 施加至第一腔室40。電源32經組態以產生約300 W之一RF功率來將H2 或NH3 轉換成H2 或NH3 電漿。接著,透過第二輸入件45而將H2 或NH3 電漿轉移至第二腔室41。 第二腔室41中之加熱台43經組態以將第二腔室41中之半導體晶圓之溫度控制於自約100°C至約400°C之一範圍內之一溫度處。將自第一腔室40接收之H2 或NH3 電漿施加至半導體晶圓的表面以執行一還原操作,使得位於半導體晶圓之表面上之導電墊上的金屬氧化物被轉換成純金屬。在一些實施例中,還原操作可包含以下反應來還原包括CuOx之一金屬氧化物: Cu2 O(固體)+H2 (氣體)à2Cu(固體)+H2 O(氣體) CuO(固體)+H2 (氣體)àCu(固體)+H2 O(氣體) 在一些實施例中,於自約100°C至約400°C之一範圍內之一溫度及自約0.1托至約50托之一範圍內之一壓力處執行還原操作。在一些實施例中,可在自約100°C至約400°C之一範圍內之溫度處,將Cl2 施加至電漿模組4之第二腔室41以清潔第二腔室41之側壁,其將防止第二腔室41之側壁之Cu沈積。 其後,電漿模組4經組態以執行一電漿操作。在一些實施例中,透過輸入件44而將N2 、N2 H2 或Ar施加至第一腔室40。在一些實施例中,電漿操作包含:使用自約80%至約100%之一範圍內之Ar,且使用自約0%至約20%之一範圍內之H2 (以體積為單位且在室溫處)。電源42經組態以產生一RF功率以將施加至第一腔室40之氣體轉換成電漿。接著,透過輸入件45來將電漿轉移至第二腔室41。 位於第二腔室41內之半導體晶圓的表面經處理以促進藉由電漿模組4的接合。自第一腔室40接收之電漿係用以活化半導體晶圓之表面上的介電材料。在電漿操作期間,將半導體晶圓之頂面暴露於電漿。在一些實施例中,於電漿操作之後,使Si-O鍵結形成於介電材料之頂面處。在一些實施例中,可基於要求而使還原操作及電漿操作互換。 為離子化氣體,由電源產生之RF功率應非常強。若將電源及半導體容納於一相同腔室中(例如圖3),則此強RF功率會引起半導體晶圓受損壞。根據圖4中所展示之電漿模組,在第一腔室中將氣體轉換成電漿,且接著在第二腔室中將電漿施加至半導體晶圓。因此,可藉由使半導體晶圓及電漿產生源分離於不同腔室中來保護半導體晶圓免受損壞。 鑑於上文,本發明實施例提供一種設備,其藉由自待混合接合之半導體晶圓之導電墊移除氧化物材料來達成兩個半導體晶圓之間之一高品質混合接合。因此,將減小待接合之半導體晶圓之導電墊的電阻,其將繼而改良接合半導體晶圓的接合品質及效能。 根據本發明實施例,提供一種用於晶圓接合之設備。該設備包括一轉移模組及一電漿模組。該轉移模組經組態以轉移一半導體晶圓。該電漿模組經組態以對該半導體晶圓之一表面執行一電漿操作及一還原操作,以將該半導體晶圓之該表面上的金屬氧化物轉換成金屬。 根據一實施例,提供一種用於晶圓接合之電漿設備。該電漿設備包括一第一腔室及一加熱器。該第一腔室係用以容納一半導體晶圓。該加熱器係用以控制該第一腔室中之該半導體晶圓之一溫度。該電漿設備經組態以將該半導體晶圓之一表面上的金屬氧化物轉換成金屬。 根據另一實施例,提供一種用於晶圓接合之方法。該方法包括:(a)將H2 或NH3 電漿施加於一半導體晶圓之導電墊上以將該半導體晶圓之該等導電墊上之金屬氧化物轉換成金屬;(b)活化該半導體晶圓之一表面;及(c)將該半導體晶圓之該等導電墊耦合至另一半導體晶圓之對應導電墊。 以上內容概述若干實施例之特徵,使得一般技術者可較佳理解本發明實施例之態樣。一般技術者應瞭解,其可容易地使用本發明實施例作為設計或修改其他裝置或電路之一基礎以實施相同目的或達成本文中所引入之實施例之相同優點。一般技術者亦應認識到,此等等效建構不應背離本發明之精神及範疇,且其可在不背離本發明之精神及範疇之情況下對本文作出各種改變、替換及更改。
1‧‧‧設備
2‧‧‧接合半導體晶圓結構
3‧‧‧電漿模組
4‧‧‧電漿模組
10a‧‧‧晶圓容器
10b‧‧‧晶圓容器
11‧‧‧電漿模組
12a‧‧‧清潔模組
12b‧‧‧清潔模組
13‧‧‧接合模組
14‧‧‧轉移模組
20a‧‧‧半導體晶圓
20b‧‧‧半導體晶圓
21a‧‧‧導電墊
21b‧‧‧導電墊
22a‧‧‧導電墊
22b‧‧‧導電墊
23a‧‧‧介電材料
23b‧‧‧介電材料
24a‧‧‧貫穿通路
24b‧‧‧貫穿通路
25a‧‧‧貫穿通路
25b‧‧‧貫穿通路
26‧‧‧接合
27‧‧‧接合
28‧‧‧接合
30‧‧‧腔室
31‧‧‧加熱台
32‧‧‧電源
33‧‧‧氣體輸入件
40‧‧‧第一腔室
41‧‧‧第二腔室
42‧‧‧電源
43‧‧‧加熱台
44‧‧‧第一輸入件
45‧‧‧第二輸入件
附圖及以下描述中陳述本發明之一或多個實施例之細節。將自[實施方式]、附圖及[發明申請專利範圍]明瞭本發明實施例之其他特徵及優點。 圖1係根據一些實施例之用於晶圓接合之一設備之一方塊圖。 圖2係根據一些實施例之一半導體結構之一剖面圖。 圖3係根據一些實施例之一電漿模組之結構。 圖4係根據一些實施例之一電漿模組之結構。 在各個圖式中,相同元件符號指示相同元件。
1‧‧‧設備
10a‧‧‧晶圓容器
10b‧‧‧晶圓容器
11‧‧‧電漿模組
12a‧‧‧清潔模組
12b‧‧‧清潔模組
13‧‧‧接合模組
14‧‧‧轉移模組

Claims (1)

  1. 一種用於晶圓接合之設備,其包括: 一轉移模組,其經組態以轉移一半導體晶圓; 一電漿模組,其經組態以對該半導體晶圓之一表面執行一電漿操作及一還原操作,以將該半導體晶圓之該表面上的金屬氧化物轉換成金屬。
TW105139152A 2016-01-15 2016-11-28 晶圓接合之設備及方法 TW201732908A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/996,981 US10636661B2 (en) 2016-01-15 2016-01-15 Apparatus and method for wafer bonding

Publications (1)

Publication Number Publication Date
TW201732908A true TW201732908A (zh) 2017-09-16

Family

ID=59314915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139152A TW201732908A (zh) 2016-01-15 2016-11-28 晶圓接合之設備及方法

Country Status (3)

Country Link
US (4) US10636661B2 (zh)
CN (1) CN107039312A (zh)
TW (1) TW201732908A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704669B (zh) * 2018-11-21 2020-09-11 大陸商長江存儲科技有限責任公司 接合介面處的接合對準標記

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134708A (ko) 2019-05-23 2020-12-02 삼성전자주식회사 웨이퍼 본딩 장치
KR102808554B1 (ko) 2019-11-07 2025-05-16 삼성전자주식회사 기판 본딩 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2989063B2 (ja) * 1991-12-12 1999-12-13 キヤノン株式会社 薄膜形成装置および薄膜形成方法
US5486235A (en) * 1993-08-09 1996-01-23 Applied Materials, Inc. Plasma dry cleaning of semiconductor processing chambers
US6033584A (en) * 1997-12-22 2000-03-07 Advanced Micro Devices, Inc. Process for reducing copper oxide during integrated circuit fabrication
US6605175B1 (en) * 1999-02-19 2003-08-12 Unaxis Balzers Aktiengesellschaft Process for manufacturing component parts, use of same, with air bearing supported workpieces and vacuum processing chamber
US20030091739A1 (en) * 2001-11-14 2003-05-15 Hitoshi Sakamoto Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
US6521858B1 (en) * 2001-11-19 2003-02-18 Geomat Insights, Llc Plasma enhanced plate bonding method and device
US6902774B2 (en) * 2002-07-25 2005-06-07 Inficon Gmbh Method of manufacturing a device
JP2005129849A (ja) * 2003-10-27 2005-05-19 Toshiba Corp 半導体装置の製造方法
US7713864B2 (en) * 2003-12-04 2010-05-11 Tokyo Electron Limited Method of cleaning semiconductor substrate conductive layer surface
US8304324B2 (en) * 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
JP5421825B2 (ja) * 2010-03-09 2014-02-19 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US9331032B2 (en) * 2013-03-06 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding and apparatus for performing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI704669B (zh) * 2018-11-21 2020-09-11 大陸商長江存儲科技有限責任公司 接合介面處的接合對準標記
US11289422B2 (en) 2018-11-21 2022-03-29 Yangtze Memory Technologies Co., Ltd. Bonding alignment marks at bonding in interface
US11876049B2 (en) 2018-11-21 2024-01-16 Yangtze Memory Technologies Co., Ltd. Bonding alignment marks at bonding interface

Also Published As

Publication number Publication date
US20170207089A1 (en) 2017-07-20
US10636661B2 (en) 2020-04-28
US12444607B2 (en) 2025-10-14
US20250357123A1 (en) 2025-11-20
CN107039312A (zh) 2017-08-11
US20200258743A1 (en) 2020-08-13
US20220285156A1 (en) 2022-09-08
US11348790B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
CN104347349B (zh) 清洗用于混合接合的衬底表面的机制
US20240332227A1 (en) Semiconductor element with bonding layer having low-k dielectric material
US10354972B2 (en) Hybrid bonding systems and methods for semiconductor wafers
US10777487B2 (en) Integrated circuit device including through-silicon via structure and method of manufacturing the same
US20250357123A1 (en) Apparatus and method for wafer bonding
CN116529867A (zh) 直接接合方法和结构
CN103474420B (zh) 三维集成电路结构和用于半导体晶圆的混合接合方法
KR20250130627A (ko) 알루미늄 피처를 갖는 직접 본딩된 금속 구조체 및 그 준비 방법
CN110088889B (zh) 用于形成三维综合布线结构和其半导体结构的方法
CN107026103A (zh) 接合系统和相关装置及方法
US12315837B2 (en) Storage layers for wafer bonding
TW202527126A (zh) 用於可調混合鍵互連電阻的方法和材料系統
Hozawa et al. Chip-level TSV integration for rapid prototyping of 3D system LSIs