[go: up one dir, main page]

TWI743261B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI743261B
TWI743261B TW106142529A TW106142529A TWI743261B TW I743261 B TWI743261 B TW I743261B TW 106142529 A TW106142529 A TW 106142529A TW 106142529 A TW106142529 A TW 106142529A TW I743261 B TWI743261 B TW I743261B
Authority
TW
Taiwan
Prior art keywords
gate electrode
insulating layer
electrode structure
layer
forming
Prior art date
Application number
TW106142529A
Other languages
English (en)
Other versions
TW201839859A (zh
Inventor
林志翰
謝文碩
劉得湧
蔡世昌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/726,113 external-priority patent/US10263090B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201839859A publication Critical patent/TW201839859A/zh
Application granted granted Critical
Publication of TWI743261B publication Critical patent/TWI743261B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs
    • H10P14/00—
    • H10P50/242—
    • H10P76/2041—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10P14/6308—
    • H10P14/6316—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

根據一些實施例，提供半導體裝置的形成方法。上述方法包含在閘極電極層內形成開口，以形成兩個分開的閘極電極層。上述方法亦包含在兩個分開的閘極電極層之間的區域執行氧化或氮化處理。上述方法更包含在兩個分開的閘極電極層之間的開口內形成第一絕緣層。

Description

半導體裝置及其形成方法
本發明一些實施例係有關於半導體裝置結構及其形成方法，特別是對相鄰的兩個閘極結構間的區域實施氮化或氧化處理，使相鄰的兩個閘極結構不發生短路的方法。
半導體裝置用於各種電子產品，例如個人電腦、手機、數位相機或其他電子設備。典型的半導體裝置是藉由在半導體基底上沉積介電或絕緣層、導電層或半導體材料，並利用黃光來圖案化各個材料層，以在其內部形成電子部件及元件而製造形成。
藉由最小部件尺寸(例如電晶體、二極體、電阻、電容等)的整合密度持續微縮，半導體工業歷經快速的成長，使得單位面積內能整合更多的元件。然而，隨著最小部件尺寸的微縮化，伴隨其他需要解決的問題。
根據一些實施例，提供半導體裝置的形成方法。上述方法包含在閘極電極層內形成開口，以形成兩個分開的閘極電極層。上述方法亦包含在兩個分開的閘極電極層之間的區域執行氧化或氮化處理。上述方法更包含在兩個分開的閘極電 極層之間的開口上形成第一絕緣層。
10:半導體基底
15:鰭結構
20:隔離絕緣層
22:閘極電極結構
25:閘極介電層
30:閘極電極層
35:硬遮罩層
40:開口
45:第一絕緣層
50:絕緣層
52:閘極電極結構
55:高介電常數閘極介電層
60:金屬閘極電極層
65:閘極開口
70:絕緣側壁間隙物
75:接觸物
80:層間介電層
85:蝕刻停止層
H1-H8:厚度
L1、L2:長度
本揭露的各種樣態最好的理解方式為閱讀以下說明書的詳說明並配合所附圖式。應該注意的是，本揭露的各種不同特徵部件並未依據工業標準作業的尺寸而繪製。事實上，為使說明書能清楚敘述，各種不同特徵部件的尺寸可以任意放大或縮小。
第1圖是根據一些實施例，半導體裝置的等軸測投影圖。
第2A圖是根據一些實施例，形成半導體裝置之中間各階段之沿第1圖的線段A-A繪示的剖面圖。
第2B圖是根據一些實施例，形成半導體裝置之中間各階段之沿第1圖的線段B-B繪示的剖面圖。
第2C圖是根據一些實施例，形成半導體裝置之中間各階段之沿第1圖的線段C-C繪示的剖面圖。
第3A圖是根據一些實施例，在如第2A-2C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第3B圖是根據一些實施例，在如第2A-2C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第3C圖是根據一些實施例，在如第2A-2C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第4A圖是根據一些實施例，在如第3A-3C圖所示的裝置上 執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第4B圖是根據一些實施例，在如第3A-3C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第4C圖是根據一些實施例，在如第3A-3C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第5A圖是根據一些實施例，在如第4A-4C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第5B圖是根據一些實施例，在如第4A-4C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第5C圖是根據一些實施例，在如第4A-4C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第6A圖是根據一些實施例，在如第5A-5C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第6B圖是根據一些實施例，在如第5A-5C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第6C圖是根據一些實施例，在如第5A-5C圖所示的裝置上 執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第7A圖是根據一些實施例，在如第6A-6C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第7B圖是根據一些實施例，在如第6A-6C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第7C圖是根據一些實施例，在如第6A-6C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第8A圖是根據一些實施例，在如第7A-7C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第8B圖是根據一些實施例，在如第7A-7C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第8C圖是根據一些實施例，在如第7A-7C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第9A圖是根據一些實施例，在如第8A-8C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第9B圖是根據一些實施例，在如第8A-8C圖所示的裝置上 執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第9C圖是根據一些實施例，在如第8A-8C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第10A圖是根據一些實施例，在如第9A-9C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第10B圖是根據一些實施例，在如第9A-9C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第10C圖是根據一些實施例，在如第9A-9C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第10D圖是根據一些實施例，在如第9A-9C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第11A圖是根據一些實施例，在如第10A-10C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段A-A繪示的剖面圖。
第11B圖是根據一些實施例，在如第10A-10C圖所示的裝置上執行的後續製程之其中一個階段之沿第1圖的線段B-B繪示的剖面圖。
第11C圖是根據一些實施例，在如第10A-10C圖所示的裝 置上執行的後續製程之其中一個階段之沿第1圖的線段C-C繪示的剖面圖。
第12A、12B、12C、12D、12E、12F、12G、12H圖是根據一些實施例，形成半導體裝置之中間各階段的上視圖。
第13A、13B、13C、13D、13E圖是根據一些實施例，半導體裝置的上視圖。
第14A、14B圖是根據一些實施例，半導體裝置的上視圖。
第15A、15B、15C、15D圖是根據一些實施例，半導體裝置的剖面圖。
要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦包含了將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或特徵部件與 另一(複數)元件或(複數)特徵部件的關係，可使用空間相關用語，例如”在...之下”、”下方”、”下部”、”上方”、”上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語涵蓋使用或操作中的裝置的不同方位。例如，若翻轉圖式中的裝置，描述為位於其他元件或特徵部件”下方”或”在...之下”的元件，將定位為位於其他元件或特徵部件”上方”。因此，範例的用語”下方”可涵蓋上方及下方的方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
本發明提供許多實施例。可提供額外的操作在這些實施例所述的階段之前、之中及/或之後。在不同的實施例，這些階段可被省略或取代。可在半導體裝置結構內增加額外的部件(feature)。在不同的實施例，下述的部件可被省略或取代。在一些實施例所述的操作是以特定的順序施加，然而這些操作可以其他合理的順序施加。
第1圖是根據一些實施例，半導體裝置的等軸測投影圖。半導體裝置包含從隔離絕緣層20凸出的多個鰭結構15。鰭結構15和隔離絕緣層20形成於半導體基底10上。在一些實施例，鰭結構15藉由蝕刻基底而形成。在這些實施例，鰭結構15可視為基底的一部分。在一些實施例，鰭結構15藉由執行材料沉積操作而形成，例如在基底上磊晶沉積。閘極電極結構52形成於鰭結構15上。絕緣側壁間隙物70形成於閘極電極結構52之相對兩側的表面上。鄰近的閘極電極結構52沿X方向延伸，並藉由絕緣層50隔開。在一些實施例，多個閘極電極結構52沿X 方向延伸，並以Y方向排列。層間介電層80形成在以Y方向排列的相鄰的閘極電極結構的絕緣側壁間隙物70之間。
第2A-11C圖是根據一些實施例，形成半導體裝置的一系列製程。應該了解的是，可提供額外的操作在第2A-11C圖所述的階段之前、之中及/或之後。在一些實施例，操作/製程的順序是可以互換的。第2A-11C圖，A圖式為沿第1圖的線段A-A(X方向)的剖面圖，B圖式為沿第1圖的線段B-B(Y方向)的剖面圖，C圖式為沿第1圖的線段C-C(Y方向)的剖面圖。
第2A圖為沿X方向的剖面圖，其繪示在半導體基底10上形成多個鰭結構15。第2B圖為沿Y方向的剖面圖，其繪示鰭結構15形成於半導體基底10上。第2C圖為沿Y方向的剖面圖，其繪示鰭結構15形成於半導體基底10上。
在一些實施例，基底10包含單晶半導體層，其至少位於基底10的部分表面上。基底10可包含單晶半導體材料，例如Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、InP或任意上述組合。基底10可為絕緣上覆矽(silicon-on-insulator，SOI)基底。在一些實施例，基底10由Si形成。在一些實施例，基底10例如為p型矽基底，其雜濃度介於約1×1015atoms cm-3至約2×1015atoms cm-3的範圍間。在一些實施例，基底10例如為n型矽基底，其摻雜濃度介於約1×1015atoms cm-3至約2×1015atoms cm-3的範圍間。
在一些實施例，如第2A圖所示，圖案化基底10以形成複數個鰭結構。如第1圖所示，鰭結構15沿第一方向(例如，Y方向)延伸，且上述多個鰭結構15沿第二方向(例如，X方向 )排列，其中第二方向大抵上與第一方向垂直。為了簡潔及方便說明，第1圖繪示四個鰭結構15，第2A圖繪示兩個鰭結構15。然而，本發明實施例的裝置內的鰭結構的數量可以任意改變，裝置可包含三個或大於四個的鰭結構。
在一些實施例，鰭結構15的寬度介於約5nm至約40nm的範圍間。在一些實施例，鰭結構15的寬度介於約7nm至約12nm的範圍間。在一些實施例，鰭結構15的高度介於約100nm至約300nm的範圍間。在一些實施例，鰭結構15的高度介於約50nm至約100nm的範圍間。當鰭結構的高度不均勻時，從基底得出的高度可從與相對應的鰭結構的平均高度的平面而測量出。在一些實施例，鰭結構15之間的間距介於約5nm至約80nm的範圍間。在一些實施例，鰭結構15之間的間距介於約7nm至約15nm的範圍間。然而，本說明書所述的尺寸及數值僅為示例，並可依據不同尺寸的積體電路而改變成適合的尺寸及數值。
可藉由任意適合的方法圖案化鰭結構15。例如，鰭結構15可使用一或多道黃光微影製程而圖案化，上述黃光微影製程包含雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合了黃光微影和自我對準製程，而允許製造出來的圖案具有小於直接使用單一黃光微影製程的間距。例如，在一些實施例，形成犧牲層於基底上，並使用黃光微影製程圖案化。使用自我對準製程，沿圖案化犧牲層的側壁形成間隙物。之後移除犧牲層，並且可使用剩下的間隙物來圖案化鰭結構。
第3A-3C圖繪示隔離絕緣層20形成於基底10上，並環繞鰭結構15。第3A圖是沿第1圖的線段A-A繪示的剖面圖，第3B圖是沿第1圖的線段B-B繪示的剖面圖，且第3C圖是沿第1圖的線段C-C繪示的剖面圖。鰭結構15凸出於隔離絕緣層20的部分將會成為之後形成的裝置的通道區，而鑲嵌於隔離絕緣層20內的部分則會成為井區。在一些實施例，井區的高度介於約60nm至約200nm的範圍間。在一些實施例，通道區的高度介於約40nm至約150nm的範圍間。在一些實施例，通道區的高度介於約60nm至約100nm的範圍間。
隔離絕緣層20包含一或多層的絕緣材料。隔離絕緣層20的絕緣材料可包含氧化矽，其包含二氧化矽；氮化矽，其包含Si3N4；氮氧化矽(SiON)；SiOCN；氟摻雜矽玻璃(fluorine-doped silicate glass，FSG)；或低介電常數介電材料，其藉由低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)，電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)或流動式化學氣相沉積而形成。流動式介電材料如同名字所暗示，在沉積的過程中，材料會流動而填入具有高深寬比的間隙或間距中。通常，會在含矽前驅物內添加各種化合物而允許已沉積的薄膜流動。在一些實施例，會增添氮氫鍵結。流動式介電前驅物的例子，特別針對流動式氧化矽前驅物而言，包含矽酸鹽、矽氧烷、甲基矽氧烷(methyl silsesquioxane，MSQ)、氫化矽氧烷(hydrogen silsesquioxane，HSQ)、MSQ/HSQ、全氫矽氮烷(perhydrosilazane，TCPS)、全氫聚矽氮烷(perhydro-polysilazane，PSZ)、四乙 氧基矽烷(tetraethyl orthosilicate，TEOS)或矽烷胺，例如三矽烷胺(trisilylamine，TSA)。這些流動式氧化矽材料由多重操作製程而形成。在沉積流動式薄膜後，使其硬化並退火，而從氧化矽移除不需要的元素。移除不需要的元素後，使流動式薄膜收縮，變得更緻密。在一些實施例，傳導多道退火製程。在一些實施例，隔離絕緣層20可由使用旋塗式玻璃(spin on glass，SOG)製程形成。在一些實施例，隔離絕緣材料延伸至基底最上層的表面上，之後實施平坦化操作，例如化學機械研磨(chemical mechanical polishing，CMP)方法及/或回蝕刻方法，以移除隔離絕緣層20上方的部分。
在一些實施例，隔離絕緣層20上方的部分可使用濕蝕刻製程移除，例如，藉由將基底浸泡至氫氟酸(hydrofluoric acid，HF)內。在一些實施例，藉由使用乾蝕刻製程移除隔離絕緣層20上方的部分。例如，乾蝕刻製程可使用CHF3或BF3作為蝕刻氣體。
之後，如第4A-4C圖所示，形成包含了閘極介電層25和閘極電極層30的閘極電極結構22於鰭結構15凸出的部分和隔離絕緣層20上。第4A圖是沿第1圖的線段A-A繪示的剖面圖，第4B圖是沿第1圖的線段B-B繪示的剖面圖，第4C圖是沿第1圖的線段C-C繪示的剖面圖。在一些實施例，閘極電極層30由多晶矽形成。在一些實施例，閘極電極結構22為虛置閘極電極結構，閘極介電層25為虛置閘極介電層，且閘極電極層30為虛置閘極電極層。在一些實施例，硬遮罩層35形成於閘極電極結構22上。在一些實施例，硬遮罩35包含一或多層的氧化矽或 氮化矽。硬遮罩層35藉由化學氣相沉積、原子層沉積(atomic layer deposition，ALD)或任意適合的方法形成。第4B圖繪示在硬遮罩層35和閘極電極結構22沿著鰭結構15的長邊(Y方向)而形成於鰭結構15上。在一些實施例，閘極電極層30的寬度(Y方向)介於約30nm至約60nm的範圍間。
在一些實施例，閘極介電層25包含一或多層的介電材料，例如氧化矽、氮化矽或高介電常數介電材料、其他適合的介電材料及/或上述組合。
在一些實施例，如第5A-5C圖所示，絕緣側壁間隙物70形成於閘極電極結構22的相對兩側的表面上。第5A圖是沿第1圖的線段A-A繪示的剖面圖，第5B圖是沿第1圖的線段B-B繪示的剖面圖，第5C圖是沿第1圖的線段C-C繪示的剖面圖。絕緣側壁間隙物70是由厚度介於約5Å至約500Å範圍間的氮化矽、氮氧化矽、碳化矽、SiON、SiCON、SiOC或上述組合層而形成。側壁間隙物70藉由使用化學氣相沉積、原子層沉積或任意適合的方法形成。在一些實施例，絕緣側壁間隙物70藉由將側壁間隙物材料共形地(conformally)沉積於閘極結構22上，並藉由非等相向性蝕刻而移除側壁間隙物材料之中，位於閘極結構22上方以及位於相鄰的兩個閘極結構之間的區域的部分，之後留下位於閘極結構22的側壁上的側壁間隙物材料而形成。
源/汲極區(未繪示)形成於位於閘極結構22的相對兩側的側壁間隙物70的外側的鰭結構15上。在一些實施例，源/汲極區藉由將閘極結構22和側壁間隙物70作為佈值遮罩，並將摻雜質植入鰭結構15而形成。在一些實施例，源/汲極區藉 由磊晶沉積於位於側壁間隙物70外側的鰭結構15而形成。形成源/汲極區後，層間介電(interlayer dielectric，ILD)層80形成於裝置上。層間介電層80是由絕緣材料製成的絕緣層，例如一或多層的氧化矽、氮化矽、低介電常數介電材料或上述組合。層間介電層80可藉由化學氣相沉積形成。例如藉由化學機械研磨來平坦化層間介電層80。在一些實施例，硬遮罩層35藉由平坦化操作移除。
參閱第6A-6C圖，之後圖案化硬遮罩層35，且圖案延伸至閘極電極層30和閘極介電層25而形成開口40。第6A圖是沿第1圖的線段A-A繪示的剖面圖，第6B圖是沿第1圖的線段B-B繪示的剖面圖，第6C圖是沿第1圖的線段C-C繪示的剖面圖。在一些實施例，使用黃光微影和蝕刻技術形成開口40，藉此形成兩個分開的閘極電極層30。例如，硬遮罩層35可藉由沉積光阻於硬遮罩層35上，並選擇性地將光阻曝光於光化輻射下而圖案化。選擇性曝光可藉由將光阻經由遮罩曝光於紫外線下，或使用雷射或電子束而達成。之後將經曝光的光阻顯影，而在光阻內形成圖案，以露出部分的硬遮罩層35。之後可使用適合的蝕刻劑以蝕刻硬遮罩層35露出的部分，，之後使用適合的蝕刻劑使圖案延伸穿透閘極電極層30和閘極介電層25而形成開口40。
如第7A-7C圖所示，在兩個分開的閘極電極層之間的區域30上執行氧化或氮化處理。第7A圖是沿第1圖的線段A-A繪示的剖面圖，第7B圖是沿第1圖的線段B-B繪示的剖面圖，第7C圖是沿第1圖的線段C-C繪示的剖面圖。氧化或氮化處理 在兩個分開的閘極電極層30之間的開口內形成了第一絕緣層45。在一些實施例，氧化及/或氮化處理包含對兩個分開的閘極電極層之間的區域施加氧電漿及/或氮電漿，以在兩個分開的閘極電極層之間的區域的側壁上形成第一絕緣層45。氧電漿及氮電漿與閘極電極層材料(例如多晶矽)反應，藉此形成氧化物或氮化物層。在一些實施例，氧電漿或氮電漿施加的功率介於約0.5kW至約6kW的範圍間，氧氣或氮氣的流速介於約100sccm至約1000sccm的範圍間，且壓力介於約40mTorr至約400mTorr的範圍間。在一些實施例，氧電漿或氮電漿施加的功率介於約1kW至約3kW的範圍間，氧氣或氮氣的流速介於約200sccm至約1000sccm的範圍間，且壓力介於約60mTorr至約300mTorr的範圍間。在一些實施例，氧電漿或氮電漿施加的功率介於約1.5kW至約2.5kW的範圍間，氧氣或氮氣的流速介於約400sccm至約800sccm的範圍間，且壓力介於約100mTorr至約200mTorr的範圍間。在一些實施例，第一絕緣層45的厚度介於約5Å至約200Å的範圍間，且包含二氧化矽、氮氧化矽、碳化矽、SiCON或SiOC層。在一些實施例，第一絕緣層45的碳的來源為位於開口40旁的側壁間隙物70，由於側壁間隙物70由碳化矽、SiCON或SiOC形成，因此碳的來源包含碳化矽、SiCON或SiOC。在一些實施例，氧或氮電漿與位於開口40旁的閘極電極層30和側壁間隙物70反應，形成第一絕緣層45。
如第8A-8C圖所示，沉積絕緣材料於開口40內，以形成第二絕緣層50。第8A圖是沿第1圖的線段A-A繪示的剖面圖，第8B圖是沿第1圖的線段B-B繪示的剖面圖，第8C圖是沿 第1圖的線段C-C繪示的剖面圖。在一些實施例，第二絕緣層50延伸至開口40外，並且覆蓋硬遮罩層35的上表面。在一些實施例，第二絕緣層50為厚度介於約5Å至約200Å的氮化矽、氮氧化矽、碳化矽、SiCON或SiOC層。第二絕緣層50藉由使用化學氣相沉積、原子層沉積或任意適合的方法形成。在一些實施例，形成第二絕緣層50的材料與第一絕緣層45和側壁間隙物70的材料不同。
如第9A-9C圖所示，之後平坦化第二絕緣層50，並移除硬遮罩層35。第9A圖是沿第1圖的線段A-A繪示的剖面圖，第9B圖是沿第1圖的線段B-B繪示的剖面圖，第9C圖是沿第1圖的線段C-C繪示的剖面圖。在一些實施例，執行化學機械研磨或回蝕刻操作以平坦化第二絕緣層50。
在一些實施例，閘極電極結構22為虛置閘極電極結構，其包含虛置閘極電極層30和虛置閘極介電層25。如第10A-10C圖所示，之後移除虛置閘極電極結構22，例如藉由蝕刻操作，在第二絕緣層50的相對兩側形成一對閘極開口65。第10A圖是沿第1圖的線段A-A繪示的剖面圖，第10B圖是沿第1圖的線段B-B繪示的剖面圖，第10C圖是沿第1圖的線段C-C繪示的剖面圖。在一些實施例，移除第二絕緣層50和閘極開口65之間的第一絕緣層45。在一些實施例，在移除虛置閘極電極層的操作過程中，移除第一絕緣層45之中，位於第二絕緣層50和虛置閘極電極層30的部分。在一些實施例，如第10D圖所示(沿第1圖的線段C-C繪示的剖面圖)，第一絕緣層45的一部分留在第二絕緣層50和側壁間隙物70之間(也參閱第12E-12H、13A、13B 、13D和13E圖)。第二絕緣層50留在鰭結構15之間。
如第11A-11C圖所示，之後形成高介電常數閘極介電層55和金屬閘極電極層60於閘極開口65內，形成一對HK/MG(high k/metal gate)電極結構52。第11A圖是沿第1圖的線段A-A繪示的剖面圖，第11B圖是沿第1圖的線段B-B繪示的剖面圖，第11C圖是沿第1圖的線段C-C繪示的剖面圖。HK/MG電極結構52藉由第二絕緣層50而彼此電性分離。在一些實施例，第一絕緣層45的部分留在第二絕緣層50與金屬閘極電極層60之間(參閱第13B和13C圖)。第11B圖為沿鰭的長度方向(Y方向)，繪示鰭結構15與形成於其上方的HK/MG電極結構52。當閘極開口65形成時，在一些實施例，移除位於虛置閘極電極結構22側壁上的第一絕緣層45。當直接從一對閘極電極結構22之間的區域移除第一絕緣層45時，之後形成的HK/MG電極結構52之間的距離會小於一對虛置閘極電極結構22之間的距離，因此，根據本發明一些實施例，增加了裝置密度。
在一些實施例，高介電常數介電層55包含一或多層的介電材料，例如氮化矽或高介電常數介電材料、其他適合的介電材料及/或上述組合。高介電常數介電材料的例子包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適合的高介電常數介電材料及/或上述組合。高介電常數介電層55可藉由化學氣相沉積、原子層沉積或任意的適合的方法形成。在一些實施例，閘極介電層55的厚度介於約1nm至約6nm的範圍間。在一些實施例，形成界面層(例如二氧化矽)於鰭結構 15和高介電常數介電層55之間。
金屬閘極電極層60形成於閘極介電層55上。金屬閘極電極層60包含一或多層的導電材料，例如鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他適合的材料，及/或上述組合。金屬閘極電極層60可藉由化學氣相沉積、原子層沉積、物理氣相沉積(濺鍍)、電鍍或其他適合的方法而形成。
在本發明一些實施例，一或多個功函數調整層(未繪示)設置在閘極介電層55和閘極電極60之間。功函數調整層由導電材料形成，例如單一層的TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC，或兩層或更多層的上述材料。用於n型場效電晶體時，使用一或多個TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi及TaSi作為功函數調整層，用於p型場效電晶體時，使用一或多個TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co作為功函數調整層。n型場效電晶體裝置和p型場效電晶體裝置的功函數調整層可以不同。功函數調整層可藉由原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸發或其他適合的製程而形成。
第12A、12B、12C、12D、12E、12F、12G、12H圖是根據一些實施例，形成半導體裝置之一系列製程的上視圖。第12A-12D圖是一系列製程的上視圖。第12A、12C、12E和12G圖繪示當開口40準確地對準閘極電極層30之製程。第12B、12D、12F和12H圖繪示當開口40不準確地對準閘極電極之實 施例。上述圖式應證當開口不準確地對準時，本發明實施例是如何避免相鄰的閘極電極互相橋接。
第12A圖繪示開口40準確地對準閘極電極層30。另一方面，在第12B圖，開口40不準確地對準，且在兩個閘極電極層30之間有電性連接。
如第12C圖所示，氧化或氮化操作形成了第一絕緣層45，以電性隔離兩個閘極電極層30。如第12D圖所示，第一絕緣層45可以不用如第12C圖所示的結構那樣地對稱，也可以避免相鄰兩個閘極電極層30之間的電性橋接。
如第12E和12F圖所示，第二絕緣層50設置於開口40內。在一些實施例，形成閘極開口65時，也移除與閘極電極層30對應的區域的第一絕緣層45。然而，部分的第一絕緣層45留在閘極開口65之間，例如位於第二絕緣層50與絕緣側壁間隙物70之間。
接下來，HK/MG閘極電極結構形成於閘極開口65內。如第12G和12H圖所示，第二絕緣層50和第一絕緣層45使閘極電極層60維持彼此電性隔離。
第13A、13B、13C、13D、13E圖是根據一些實施例，閘極電極結構的上視圖。其繪示第一絕緣層45、第二絕緣層50、金屬閘極電極層60和絕緣側壁間隙物70各種不同的排列。在一些實施例，形成不同的金屬閘極電極層60、第一絕緣層45、第二絕緣層50的輪廓及界面。在一些實施例，這些不同的輪廓藉由在執行移除虛置閘極的多晶矽時，蝕刻第一絕緣層45而形成。
在一些實施例，如第13A圖所示，在金屬閘極電極層60與第二絕緣層50之間的界面形成一尖銳的角度。在一些實施例，長度H1和H2介於約1nm至約200nm的範圍間，且H1<H2。
另一方面，在一些實施例，在第13B圖，形成了金屬閘極電極層60的四方形邊角。在一些實施例，長度H1和H2介於約1nm至約200nm的範圍間，且H1>H2。
在一些實施例，在第13C圖，在移除多晶矽的過程中，並未移除第一絕緣層45，且第二絕緣層50與閘極電極層60之間的第一絕緣層45的厚度H3介於約0.5nm至約50nm的範圍間。另一方面，在一些實施例，在第13D圖，在移除多晶矽的過程中，亦移除了第二絕緣層50與閘極電極層60之間的第一絕緣層45，而剩下位於第二絕緣層50與側壁間隙物70之間的第一絕緣層45的厚度H4介於約0.5nm至約50nm的範圍間。
在第13E圖，第一絕緣層45形成了四邊形的形狀，而不是形成如第13A-13D圖所示的圓形。在移除多晶矽的操作過程中，部分的第一絕緣層45留在壁間隙物70上。第二絕緣層50與側壁間隙物70之間的第一絕緣層45的厚度H5大致上等於或些微地小於距離H6，上述距離H6指的是位於金屬閘極電極層60上的第一絕緣層45的外側的表面和第一絕緣層45與第二絕緣層50界面所延伸的內側表面之間的距離。在一些實施例，H6-H5<2nm，且長度H5和H6介於約1nm至約200nm的範圍間。
第14A和14B圖是根據本發明一些實施例，裝置排列的上視圖。第14A圖繪示短通道裝置(例如裝置的通道長度 L1<100nm)之中，第一絕緣層45、第二絕緣層50、閘極電極層60和絕緣側壁間隙物70的排列。短通道裝置的例子例如為核心記憶體裝置。在一些實施例，短通道裝置的通道長度L1<50nm。第14B圖繪示長通道裝置(例如裝置的通道長度L2>100nm)之中。在一些實施例，長通道裝置的通道長度L2介於約300nm至約400nm的範圍間。長通道裝置的例子例如為輸入/輸出裝置。在一些實施例，短通道裝置之中，第二絕緣層50和閘極電極層60之間的第一絕緣層45的厚度H7介於約0至約2nm的範圍間。在一些實施例，第二絕緣層50和閘極電極層60之間的第一絕緣層45的厚度H8介於約1nm至約100nm的範圍間。
如第15A-15D圖所示，第一絕緣層45及第二絕緣層50和其蝕刻選擇性影響了之後形成的接觸物75的形狀。在一些實施例，必要時，會調整接觸物的形狀以提供閘極電極層60和接觸物75之間更大的接觸面積。第15A圖為根據本發明一些實施例，接觸物75所在位置的上視圖。第15B-15D圖是沿線段D-D，繪示穿透蝕刻停止層85的接觸物的輪廓，並繪示接觸物輪廓如何取決於閘極電極層60和第二絕緣層50之間的第一絕緣層45的相對厚度H3(參閱第13C圖)及其蝕刻選擇性，以及取決於絕緣側壁間隙物70和第二絕緣層50之間的第一絕緣層45的相對厚度H4(參閱第13D圖)。在一些實施例，如第15B圖所示，H3=H4。在一些實施例，如第15C圖所示，H3>H4。在一些實施例，如第15D圖所示，H3>>H4。
在一些實施例，接觸物75可藉由任意適合的導電材料形成，例如金屬，其包含鎢(W)。導電材料可藉由任意適 合的沉積技術沉積，其包含化學氣相沉積、原子層沉積、電鍍，或其他適合的方法形成。
藉由執行本發明的一些實施例，無法預期地達成了降低每片晶圓的缺陷數量。本發明的實施例例如可舉在多晶矽閘極電極移除操作後，執行氧化或氮化處理。例如，針對提升(pull up)通道閘極p型金屬氧化物半導體(PMOS)裝置，每片晶圓偵測到的缺陷的數量從29個減少至0個。在另一些實施例，針對降低(pull down)n型金屬氧化物半導體(NMOS)靜態隨機存取記憶體的晶圓，每片晶圓偵測到的缺陷的數量從58個減少至0個。此外，針對傳統邏輯裝置的晶圓，當執行本發明的一些實施例時，缺陷的數量由140/吋2變成31/吋2。
因此，藉由執行本發明的一些實施例來製造半導體裝置，可無法預期地提升裝置的產率。
可以了解的是，本發明實施例所有的優點並未在此全部描述，所有的實施例或示例都不需要特別的優點，並且其他的實施例或示例可以提供不同的優點。
根據一些實施例，提供半導體裝置的形成方法。上述方法包含在閘極電極層內形成開口，以形成兩個分開的閘極電極層。上述方法亦包含在兩個分開的閘極電極層之間的區域執行氧化或氮化處理。上述方法更包含在兩個分開的閘極電極層之間的開口上形成第一絕緣層。
在一些實施例，其中在閘極電極內形成開口包含：形成硬遮罩層於閘極電極層上，之後圖案化硬遮罩層，使硬遮罩層內的圖案延伸穿透閘極電極層。
在一些實施例，其中在兩個分開的閘極電極層之間的區域上執行氧化或氮化處理包含：在兩個分開的閘極電極層之間的區域施加氧電漿或氮電漿，並且形成第二絕緣層於兩個分開的閘極電極層之間的區域的側壁上。
在一些實施例，氧電漿或氮電漿施加的功率介於約0.5kW至約6kW的範圍間。
在一些實施例，氧氣或氮氣的流速介於約100sccm至約1000sccm的範圍間。且壓力介於約40mTorr至約400mTorr的範圍間。
在一些實施例，第二絕緣層由氧化矽、氮化矽、氮氧化矽、碳化矽、碳氧化矽及氮碳氧化矽所構成的群組之材料形成。
在一些實施例，在兩個分開的閘極電極層之間的開口上形成第一絕緣層包含：在開口內沉積氧化物層、氮化物層或碳化物層。
在一些實施例，第一絕緣層由氮化矽、氮氧化矽、碳化矽、碳氧化矽、SiCON及上述組合所構成的群組之材料形成。
在一些實施例，絕緣側壁間隙物形成於閘極電極層的相對兩側的表面上。
在一些實施例，閘極電極層為多晶矽形成的虛置閘極電極層。
在一些實施例，閘極電極層為虛置閘極電極層，且上述方法更包含：形成第一絕緣層後，移除虛置閘極電極層 及位於其下方的虛置閘極介電層，並藉由第一絕緣層形成一對閘極間隙物，形成高介電常數閘極介電層於上述一對閘極間隙物上，並形成金屬閘極電極層於高介電常數閘極介電層上。
根據一些實施例，提供半導體裝置的形成方法。，上述方法包含形成沿第一方向延伸的複數個鰭結構於半導體基底上。上述方法亦包含形成隔離絕緣層，隔離絕緣層環繞鰭結構，使得鰭結構的第一部分鑲嵌於隔離絕緣層內，且鰭結構的第二部分凸出隔離絕緣層。上述方法更包含形成閘極電極結構於鰭結構和隔離絕緣層的上方，閘極電極結構包含沿第二方向延伸的閘極介電層和閘極電極層，第二方向大抵上與第一方向垂直。此外，上述方法包含形成硬遮罩層於閘極電極結構上。上述方法亦包含形成絕緣側壁間隙物於閘極電極結構相對兩側的表面上。上述方法更包含形成層間介電層於鰭結構和閘極電極結構上。此外，上述方法包含在露出一部分隔離絕緣層的一對鰭結構之間的閘極電極結構內，形成開口，以形成兩個分開的閘極電極結構。上述方法亦包含執行氧化或氮化處理於兩個分開的閘極電極層之間的區域。上述方法更包含形成第一絕緣層於兩個分開的閘極電極層之間的開口內。
在一些實施例，開口在閘極電極內形成開口包含圖案化硬遮罩層，以及使硬遮罩層內的圖案延伸並貫穿閘極電極結構。
在一些實施例，其中在兩個分開的閘極電極層之間的區域上執行氧化或氮化處理包含：在兩個分開的閘極電極層之間的區域施加氧電漿或氮電漿，並且形成第二絕緣層於兩 個分開的閘極電極層之間的區域的側壁上。
在一些實施例，氧電漿或氮電漿施加的功率介於約0.5kW至約6kW的範圍間。
在一些實施例，氧氣或氮氣的流速介於約100sccm至約1000sccm的範圍間。且壓力介於約40mTorr至約400mTorr的範圍間。
在一些實施例，第二絕緣層由氧化矽、氮化矽、氮氧化矽、碳化矽、碳氧化矽及氮碳氧化矽所構成的群組之材料形成。
在一些實施例，在兩個分開的閘極電極層之間的開口上形成第一絕緣層包含：在開口內沉積氧化物層、氮化物層或碳化物層。
在一些實施例，第一絕緣層由氮化矽、氮氧化矽、碳化矽、碳氧化矽、SiCON及上述組合所構成的群組之材料形成。
在一些實施例，在一些實施例，閘極電極層為多晶矽形成的虛置閘極電極層。
在一些實施例，上述方法更包含：形成第一絕緣層後，移除虛置閘極電極層及位於其下方的虛置閘極介電層，並藉由第一絕緣層形成一對閘極間隙物，形成高介電常數閘極介電層於上述一對閘極間隙物上，並形成金屬閘極電極層於高介電常數閘極介電層上。
根據一些實施例，提供半導體裝置。上述半導體裝置包含設置在半導體基底上，並沿第一方向延伸的複數個鰭 結構。鰭結構的下部鑲嵌於第一絕緣層內。上述半導體裝置亦包含沿第二方向延伸的第一閘極電極結構及第二閘極電極結構，其設置於鰭結構和第一絕緣層上，且第二方向大抵上與第一方向平行。第一閘極電極結構和第二閘極電極結構彼此分隔，且沿相同方向的線段延伸。上述半導體裝置更包含第一及第二絕緣側壁間隙物排列在第一及第二閘極電極結構的相對兩側的表面上。第一及第二絕緣側壁間隙物連續地沿第二方向延伸。此外，上述半導體裝置包含設置在第一閘極電極結構和第二閘極電極結構之間的第二絕緣層。第二絕緣層使第一閘極電極結構與第二閘極電極結構分離。上述半導體裝置亦包含第三絕緣層，其設置在第一閘極電極結構與第二閘極電極結構之間。第三絕緣層的材料與第二絕緣層的材料不同。
以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本揭示的概念。所屬技術領域中具有通常知識者能夠理解，其可利用本發明揭示內容作為基礎，以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解，不脫離本揭示之精神和範圍的等效構造可在不脫離本揭示之精神和範圍內作各種之更動、替代與潤飾。
10:半導體基底
15:鰭結構
50:絕緣層
52:閘極電極結構
55:高介電常數閘極介電層
60:金屬閘極電極層

Claims (10)

  1. 一種半導體裝置的形成方法，包括：在一閘極電極層內形成一開口，以形成兩個分開的閘極電極層；在兩個分開的該些閘極電極層之間的一區域，執行一氧化或氮化處理；以及在兩個分開的該些閘極電極層之間的該開口內形成一第一絕緣層。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中在兩個分開的該些閘極電極層之間的該區域執行該氧化或氮化處理的步驟包括：在兩個分開的該些閘極電極層之間的該區域施加一氧電漿或氮電漿；以及形成一第二絕緣層於兩個分開的該些閘極電極層之間的該區域的多個側壁上。
  3. 如申請專利範圍第1或2項所述之半導體裝置的形成方法，其中該些閘極電極層為多個虛置閘極電極層，且該方法更包括：形成該第一絕緣層後，移除該些虛置閘極電極層及位於其下方的多個虛置閘極介電層，以形成由該第一絕緣層分開的一對閘極間隙物；形成多個高介電常數閘極介電層於該對閘極間隙物中；以及形成多個金屬閘極電極層於該些高介電常數閘極介電層上。
  4. 一種半導體裝置的形成方法，包括：形成沿一第一方向延伸的複數個鰭結構於一半導體基底上； 形成一隔離絕緣層，其環繞該些鰭結構，使得該些鰭結構的一第一部分鑲嵌於該隔離絕緣層內，且該些鰭結構的一第二部分凸出該隔離絕緣層；形成一閘極電極結構於該些鰭結構和該隔離絕緣層的上方，該閘極電極結構包括沿一第二方向延伸的一閘極介電層和一閘極電極層，該第二方向與該第一方向垂直；形成一硬遮罩層於該閘極電極結構上；形成多個絕緣側壁間隙物於該閘極電極結構相對側的表面上；形成一層間介電層於該些鰭結構和閘極電極結構上；在露出一部分的該隔離絕緣層的一對鰭結構之間的該閘極電極結構內，形成一開口，以形成兩個分開的閘極電極結構；在兩個分開的該些閘極電極層之間的一區域執行一氧化或氮化處理；以及形成一第一絕緣層於兩個分開的該些閘極電極層之間的該開口內。
  5. 一種半導體裝置的形成方法，包括：對鄰近分開的第一與第二閘極電極層的相對端面施加一氧電漿及/或氮電漿，以形成一第一絕緣層於該第一閘極電極層的該端面上，以及一第二絕緣層於該第二閘極電極層的該端面上；其中該些第一與第二閘極電極層的長度沿一共同方向對準；以及形成一第三絕緣層於該第一絕緣層與該第二絕緣層之間。
  6. 一種半導體裝置，包括：複數個鰭結構，其設置在一半導體基底上並沿一第一方向延伸，其中該些鰭結構的一下部鑲嵌於一第一絕緣層內；一第一閘極電極結構及一第二閘極電極結構，其設置於該些鰭結構和該第一絕緣層上並沿一第二方向延伸，該第二方向與該第一方向垂直，其中該第一閘極電極結構和該第二閘極電極結構彼此分隔，且沿相同方向的一線段延伸；多個第一及第二絕緣側壁間隙物，其排列在該些第一及第二閘極電極結構相對側的表面上，其中該些第一及第二絕緣側壁間隙物各連續地沿該第二方向延伸；一第二絕緣層，其設置在該第一閘極電極結構和該第二閘極電極結構之間的一區域內，其中該第二絕緣層使該第一閘極電極結構與該第二閘極電極結構分離；以及一第三絕緣層，其設置在該第一閘極電極結構與該第二閘極電極結構之間的該區域內，其中該第三絕緣層的材料與該第二絕緣層的材料不同。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該第三絕緣層設置於該第一閘極電極結構與該第二閘極電極結構的相對側壁上。
  8. 一種半導體裝置，包括：複數個鰭結構，其設置在一半導體基底上並沿一第一方向延伸；一第一閘極電極結構及一第二閘極電極結構，其設置於該些鰭結構上並沿一第二方向延伸，該第二方向與該第一方向垂直， 其中該第一閘極電極結構和該第二閘極電極結構彼此分隔，且沿相同方向的一線段延伸；多個第一及第二絕緣側壁間隙物，其排列在該些第一及第二閘極電極結構相對側的表面上；一第一絕緣層，其設置於該第一閘極電極結構和該第二閘極電極結構之間的一區域內；以及一第二絕緣層，其設置在該第一閘極電極結構和該第二閘極電極結構之間的該區域內，其中在平面圖中，該第一閘極電極結構和該第二閘極電極結構之間該第二絕緣層在該第二絕緣層的一內部的長度H2大於該第一閘極電極結構和該第二閘極電極結構之間該第二絕緣層在該第二絕緣層的一邊緣部的長度H1。
  9. 如申請專利範圍第8項所述之半導體裝置，其中在平面圖中，該第一絕緣層延伸至該些第一及第二絕緣側壁間隙物之中。
  10. 一種半導體裝置，包括：複數個鰭結構，其設置在一半導體基底上並沿一第一方向延伸；一第一閘極電極結構及一第二閘極電極結構，其設置於該些鰭結構上並沿一第二方向延伸，該第二方向與該第一方向垂直，其中該第一閘極電極結構和該第二閘極電極結構彼此分隔，且沿相同方向的一線段延伸；多個第一及第二絕緣側壁間隙物，其排列在該些第一及第二閘極電極結構相對側的表面上，其中該些第一及第二絕緣側壁間 隙物各連續地沿該第二方向延伸；一第一絕緣層，其設置於該第一閘極電極結構和該第二閘極電極結構之間的一區域內，其中該第一絕緣層使該第一閘極電極結構與該第二閘極電極結構分離；以及一第二絕緣層，其設置在該第一閘極電極結構和該第二閘極電極結構之間的該區域內，其中在平面圖中，該第一絕緣層圍繞該第二絕緣層。
TW106142529A 2017-04-24 2017-12-05 半導體裝置及其形成方法 TWI743261B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762489205P 2017-04-24 2017-04-24
US62/489,205 2017-04-24
US15/726,113 US10263090B2 (en) 2017-04-24 2017-10-05 Semiconductor device and manufacturing method thereof
US15/726,113 2017-10-05

Publications (2)

Publication Number Publication Date
TW201839859A TW201839859A (zh) 2018-11-01
TWI743261B true TWI743261B (zh) 2021-10-21

Family

ID=63714569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142529A TWI743261B (zh) 2017-04-24 2017-12-05 半導體裝置及其形成方法

Country Status (3)

Country Link
US (4) US11271086B2 (zh)
DE (1) DE102017128047B4 (zh)
TW (1) TWI743261B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
DE102017128047B4 (de) 2017-04-24 2024-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung einer halbleitervorrichtung
US11430788B2 (en) 2020-02-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with latch-up immunity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336320A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200550A (ja) * 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
DE10303771B3 (de) * 2003-01-30 2004-09-30 Infineon Technologies Ag Stegfeldeffekttransistor (FinFet) und Verfahren zur Herstellung von Stegfeldeffekttransistoren
KR20110121469A (ko) 2010-04-30 2011-11-07 주식회사 하이닉스반도체 하이브리드 산화를 이용한 트랜지스터의 게이트 유전층 형성 방법
US9698249B2 (en) * 2014-01-17 2017-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Epitaxy in semiconductor structure and manufacturing method of the same
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102290793B1 (ko) 2014-12-18 2021-08-19 삼성전자주식회사 반도체 장치, 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
KR102224386B1 (ko) * 2014-12-18 2021-03-08 삼성전자주식회사 집적 회로 장치의 제조 방법
US9553090B2 (en) 2015-05-29 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
KR102505242B1 (ko) 2015-07-21 2023-03-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9659930B1 (en) * 2015-11-04 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10038079B1 (en) 2017-04-07 2018-07-31 Taiwan Semicondutor Manufacturing Co., Ltd Semiconductor device and manufacturing method thereof
DE102017128047B4 (de) * 2017-04-24 2024-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur herstellung einer halbleitervorrichtung
US10263090B2 (en) * 2017-04-24 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336320A1 (en) * 2015-05-15 2016-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug

Also Published As

Publication number Publication date
DE102017128047A1 (de) 2018-10-25
US20250048678A1 (en) 2025-02-06
US20200279934A1 (en) 2020-09-03
US11804534B2 (en) 2023-10-31
US20220285516A1 (en) 2022-09-08
TW201839859A (zh) 2018-11-01
DE102017128047B4 (de) 2024-08-01
US11271086B2 (en) 2022-03-08
US20230378307A1 (en) 2023-11-23
US12154962B2 (en) 2024-11-26

Similar Documents

Publication Publication Date Title
CN108735814B (zh) 半导体装置的形成方法
US10879374B2 (en) Semiconductor device and manufacturing method thereof
TWI736884B (zh) 半導體裝置的形成方法
US11075082B2 (en) Semiconductor device and manufacturing method thereof
US9331074B1 (en) Semiconductor device and manufacturing method thereof
TWI646685B (zh) 半導體裝置及其製造方法
US20190252383A1 (en) Semiconductor device and manufacturing method thereof
CN102104003B (zh) 半导体装置的制造方法
US10157998B2 (en) Semiconductor device and manufacturing method thereof
CN106816471A (zh) 多栅极元件
CN110970506B (zh) 半导体装置
TW201620135A (zh) 鰭式場效電晶體裝置結構及其形成方法
TW201903858A (zh) 半導體裝置的製造方法
CN106952874A (zh) 多阈值电压鳍式晶体管的形成方法
US12154962B2 (en) Semiconductor device and manufacturing method thereof