[go: up one dir, main page]

TWI742941B - 使用參考跡線設置電路板的信號跡線的阻抗 - Google Patents

使用參考跡線設置電路板的信號跡線的阻抗 Download PDF

Info

Publication number
TWI742941B
TWI742941B TW109141425A TW109141425A TWI742941B TW I742941 B TWI742941 B TW I742941B TW 109141425 A TW109141425 A TW 109141425A TW 109141425 A TW109141425 A TW 109141425A TW I742941 B TWI742941 B TW I742941B
Authority
TW
Taiwan
Prior art keywords
trace
signal trace
impedance
circuit board
signal
Prior art date
Application number
TW109141425A
Other languages
English (en)
Other versions
TW202130234A (zh
Inventor
孟進 潘
茂林 周
李智豪
Original Assignee
美商美超微電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美超微電腦股份有限公司 filed Critical 美商美超微電腦股份有限公司
Publication of TW202130234A publication Critical patent/TW202130234A/zh
Application granted granted Critical
Publication of TWI742941B publication Critical patent/TWI742941B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

電路板具有帶有信號跡線的邊緣連接器。信號跡線形成在電路板的介電層上。參考跡線形成在介電層內或介電層的另一表面上。調整參考跡線的參數以設置單端信號跡線的阻抗或兩個相鄰的信號跡線的差分阻抗。

Description

使用參考跡線設置電路板的信號跡線的阻抗
本發明總括上有關於電路板。
電路的元件可安裝在電路板上，例如印刷電路板(印刷電路板)上；一般而言，印刷電路板具有包含金屬層和介電層的基板；金屬層包含信號跡線及參考面，其中該信號跡線電性連接在印刷電路板上的兩個或更多個點，該參考面提供參考，例如接地參考。
圖1是習知技術的印刷電路板104的剖視圖；印刷電路板104包含複數之信號跡線101、介電層103和參考面102；信號跡線101和參考面102包含金屬；信號跡線101在介電層103的一個表面上，並且參考面102在介電層103的相對表面上；介於信號跡線101與參考面102之間的距離係由介電層103的厚度H所決定。
差分阻抗是由兩個信號跡線101呈現給在該兩個信號跡線101上傳播的差分信號的阻抗；傳統上，藉由調整信號跡線101的寬度W、信號跡線101的厚度T、介於該些信號跡線101之間的分開距離S及/或介電層103的厚度H以設置差分阻抗。本發明的實施例係考慮到當這些參數中的一個或多個不容易調整時，能夠設置差分阻抗或單端阻抗。
在一個實施例中，藉由在電路板的介電層的第一表面上形成第一信號跡線以設置電路板的一個或多個信號跡線的阻抗。參考面形成在介電層的第二表面上。參考跡線形成在介電層內。藉由調整參考跡線的一個或多個參數以設置第一信號跡線的阻抗或第一信號跡線和第二信號跡線的差分阻抗。
在另一個實施例中，電路板包含介電層、形成在電路板的邊緣連接器上的介電層的第一表面上的第一信號跡線和第二信號跡線、在介電層的第二表面上形成的參考面以及在介電層內且介於參考面與第一信號跡線和第二信號跡線之間形成的參考跡線，其中參考跡線被配置為設置第一信號跡線和第二信號跡線的目標差分阻抗。
在又一個實施例中，藉由在電路板的介電層的第一表面上形成第一信號跡線以設置電路板的一個或多個信號跡線的阻抗。參考跡線形成在介電層的第二表面上。藉由調整參考跡線的一個或多個參數以設置第一信號跡線的阻抗或第一信號跡線和第二信號跡線的差分阻抗。
在閱讀了包含附圖和請求項的全部公開內容之後，本發明的這些和其他特徵對於本領域一般技術人員來說將是顯而易見的。
101:信號跡線
102:參考面
103:介電層
104:印刷電路板
200:印刷電路板
200B:印刷電路板
200C:印刷電路板
200D:印刷電路板
201:連接器
201B:連接器
201C:連接器
202:凹口
203:信號跡線，差分信號跡線，單端信號跡線
204:參考跡線
205:貫孔
209:參考面
210:參考面，參考層
211:介電層，介電質
212:相對表面，表面
213:表面
221:縱向部分
222:部分
251:曲線
256:曲線
261:曲線
300:方法
301:步驟
302:步驟
303:步驟(圖12)，參考跡線(圖13、16)
304:步驟
350:方法
351:步驟
352:步驟
353:步驟
D:跨越距離
E:寬度
F:厚度
G:深度
H:厚度
J:寬度
K:厚度
S:分開距離
T:厚度
W:寬度
圖1是習知技術的印刷電路板的剖視圖。
圖2是根據本發明的實施例的印刷電路板的側視圖。
圖3是根據本發明的實施例的圖2的印刷電路板的連接器的放大圖。
圖4是根據本發明的實施例的圖2的印刷電路板的剖視圖。
圖5和圖6是舉例說明信號跡線的方向的立體圖，其中信號跡線係相關於根據本發明的實施例的圖2的印刷電路板的參考跡線。
圖7是由發明人進行的第一案例研究中的差分阻抗的曲線的圖。
圖8是由發明人進行的第二案例研究中的連接器的放大圖。
圖9是由發明人進行的第二案例研究中的差分阻抗的曲線的圖。
圖10是由發明人進行的第三案例研究中的連接器的放大圖。
圖11是由發明人進行的第三案例研究中的差分阻抗的曲線的圖。
圖12是根據本發明的實施例的設置差分信號跡線的差分阻抗的方法的流程圖。
圖13是根據本發明的實施例的印刷電路板的剖視圖。
圖14是根據本發明的實施例的設置差分信號跡線的差分阻抗的方法的流程圖。
圖15是根據本發明的實施例的印刷電路板的剖視圖。
圖16是根據本發明的實施例的印刷電路板的剖視圖。
在不同圖式中使用相同的參考標記表示相同或相似的元件；圖式不一定按照比例繪製。
在本公開中，提供了許多具體細節，例如裝置、元件和方法的示例，以提供對本發明的實施例的透徹理解；然而，本領域一般技術人員應理解，可在沒有一個或多個該些特定細節的情況下實現本發明；在其他情況下，未示出或描述眾所周知的細節，以避免模糊了本發明的各方面。
圖2是根據本發明的實施例的印刷電路板200的側視圖。印刷電路板200包含從印刷電路板200的底部邊緣突出的連接器201；顧名思義，連接器201允許印刷電路板200可移除地連接到另一電路板，例如主機板或底板。在圖2的示例中，連接器201是一個邊緣連接器，係可移除地插入到另一電路板的插槽(未示出)中。連接器201包含複數之信號跡線203(在圖3中示出)；在圖2的示例中，該些信號跡線203是與插槽的相應引腳接觸的接觸指。連接器201可包含一個或多個凹口202；凹口202防止連接器201不正確地插入到插槽中。
圖3是根據本發明的實施例的連接器201的放大圖。在圖3的示例中，參考跡線204直接形成在相鄰的該些信號跡線203的下方，相鄰的該些信號跡線203在這裡稱為“差分信號跡線”，因為差分信號跡線被配置為承載差分信號。
僅用於說明之目的，參考跡線204在圖3中是可見；實際上，參考跡線204不容易看見，因為參考跡線204是在印刷電路板200的介電層211(圖4中所示)內。信號跡線203使印刷電路板200上的點與電子元件互相連接，其中該電子元件例如為安裝在印刷電路板200上的積體電路、電阻、電容等等。印刷電路板200可包含一個或多個貫孔205，以允許信號跡線203被配線到印刷電路板200的其他層。信號跡線203是至少在印刷電路板200的連接器201部分中的接觸指。
圖4是根據本發明的實施例的印刷電路板200的剖視圖。在圖4的示例中，印刷電路板200包含具有表面213和相對表面212的介電層211。信號跡線203形成在表面213上，參考面210形成在相對表面212上。介電層211具有厚度H，在圖4的示例中，該厚度H是介於信號跡線203和參考面210之間的距離。信號跡線203和參考面210包含金屬；例如，信號跡線203和參考面210可各自包含金或銅。根據應用，印刷電路板200可具有附加層；例如，參考面210可在介於介電層211和另一介電層(未示出)之間。
在一個實施例中，信號跡線203是連接器的接觸指，其中該連接器必須滿足標準的規格，例如週邊組件互連(PCI)快速匯流排標準的規格。一些標準可指定差分阻抗，亦即，由兩個信號跡線呈現給在該兩個信號跡線上傳播的差分信號的阻抗；例如，週邊組件互連快速匯流排標準要求目標差分阻抗為85歐姆。當信號跡線203的寬度W、信號跡線203的厚度T及/或介電層211的厚度H由於電氣或機械限制而不能被調整或可調整性有限時，可能難以滿足由標準所要求的目標差分阻抗。
在圖4的示例中，印刷電路板200包含參考跡線204；眾所周知，“跡線”在印刷電路板上的介於兩個或更多個點之間進行電連接，而“面”是覆蓋印刷電路板的一層的金屬的不間斷區域。在沒有任何電子元件安裝在印刷電路板200上且就直流電(DC)而言，參考跡線204、每個信號跡線203和參考面210係為彼此隔離的，亦即，在參考跡線204、每個信號跡線203和參考面210之間的電阻非常高。可使用時域反射儀(TDR)測量差分信號跡線203的差分阻抗。
參考跡線204可包含金屬，例如銅。在一實施例中，參考跡線204形成在介電層211內，直接在被配置為差分信號跡線的兩個相鄰的信號跡線203之下與之間。參考跡線204可具有寬度E，該寬度E比該些差分信號跡線203的介於外側周邊之間的跨越距離D還要窄。參考跡線204具有厚度F，並且與信號跡線203隔開深度G。寬度E、厚度F、深度G、介電質211內的參考跡線204的位置及/或參考跡線204的其他參數可被調整以滿足信號跡線203的目標差分阻抗。更具體地，給定信號跡線203、介電層211和參考面210的參數的恆定/固定或有限的可調整性，可藉由調整參考跡線204的一個或多個參數來將差分信號跡線203的差分阻抗設置為滿足目標阻抗。可藉由使用合適的電磁場模擬軟體，例如ANSYS HFSS軟體，來設置參考跡線204的參數以滿足目標阻抗。
圖5和圖6是舉例說明差分信號跡線203的方向的立體(3D)圖，其中差分信號跡線203係相關於根據本發明的實施例的參考跡線204。未示出介電層211的圖5和圖6可以是圖3所示的連接器201的3D視圖。圖5是從參考跡線204下方看的視圖。如圖5所示，參考跡線204可具有與差分信號跡線203的至少接觸指部分的長度平行的縱向部分221。在圖5的示例中，參考跡線204具有T形形狀，其中該T形形狀具有與縱向部分221垂直的部分222。圖6是從信號跡線203的頂部觀看的視圖。
發明人進行了幾個案例研究，將參考跡線204的有效性與設置差分信號跡線203(亦即，配置為傳播差分信號的兩個相鄰的信號跡線203)的差分阻抗的其他方式進行比較以滿足目標阻抗，其中在該些案例研究中，該目標阻抗為85歐姆。在該些案例研究中，介電層211的總厚度為63.5密耳且介電常數為3.0，以及每個差分信號跡線203的焊墊尺寸(亦即，接觸指部分的尺寸)為28x166密耳，都是按照週邊組件互連快速匯流排標準。該些案例研究是使用ANSYS HFSS軟體進行的。現在參考圖7至圖12以解釋這些案例研究。
圖7是由發明人進行的第一案例研究中的差分阻抗的曲線251的圖。曲線251指示用作接觸指並且具有如圖3所示的參考跡線204的差分信號跡線203的差分阻抗。對於圖7的案例研究，參考跡線204具有12.2密耳的深度G(見圖4)和25密耳的寬度E。在圖7的示例中，縱軸表示以歐姆為單位的差分阻抗，橫軸表示以皮秒為單位的時間。如圖7所示，參考跡線204考慮到大約85歐姆的差分阻抗，在該示例中85歐姆是目標阻抗。參考跡線204的寬度E可被調整以調諧信號跡線203的差分阻抗。
圖8是由發明人進行的第二案例研究中的連接器201B的放大圖。連接器201B是圖3的連接器201的特定實施例，但是沒有參考層210及參考跡線204。 在第二案例研究中，差分信號跡線203的差分阻抗受到介電層211的厚度H和信號跡線203的焊墊尺寸的限制。
圖9是第二案例研究中的差分阻抗的曲線256的圖。曲線256指示在圖8的連接器201B中用作接觸指的差分信號跡線203的差分阻抗。在圖9的示例中，縱軸表示以歐姆為單位的差分阻抗，橫軸表示以皮秒為單位的時間。如圖9所示，去除參考面210和參考跡線204會產生大約92歐姆的差分阻抗，高於85歐姆的目標阻抗。
圖10是由發明人進行的第三案例研究中的連接器201C的放大圖。連接器201C是圖3的連接器201的特定實施例，但是在連接器201的所有信號跡線203下方以參考面209代替參考跡線204；亦即，連接器201C具有參考面210(如圖4中所示)和代替參考跡線204的參考面209。參考面209設置在介電層211中，距離信號跡線203的深度G為29.14密耳。在第三案例研究中，差分信號跡線203的差分阻抗係受限於參考面209的有限的深度G和信號跡線203的固定焊墊尺寸。
圖11是第三案例研究中的差分阻抗的曲線261的圖。曲線261指示如在圖10的連接器201C中用作接觸指的差分信號跡線203的差分阻抗。在圖10的示例中，縱軸表示以歐姆為單位的差分阻抗，橫軸表示以皮秒為單位的時間。如圖11所示，以參考面209代替參考跡線204導致大約89歐姆的差分阻抗，高於85歐姆的目標阻抗。
圖12是根據本發明的實施例的設置差分信號跡線的差分阻抗的方法300的流程圖。在圖12的示例中，差分信號跡線是形成在介電層的第一表面上的相鄰的信號跡線(步驟301)。介電層可以是印刷電路板的介電層，並且差分信號跡線可以是印刷電路板的邊緣連接器上的接觸指。在介電層的相對的第二表面上形成參考面(步驟302)。在介於差分信號跡線和參考面之間的介電層內形成參考跡線(步驟303)。參考跡線、參考面和差分信號跡線中的每一個都包 含金屬。參考跡線係位於該些差分信號跡線之間，並且可具有被限制在信號跡線的外周之內的尺寸。
調整參考跡線的一個或多個參數以設置差分信號跡線的差分阻抗(步驟304)。參考跡線的參數包含參考跡線的厚度、參考跡線的寬度、參考跡線相對於差分信號跡線的距離以及參考跡線在介電層內的位置。例如，由於標準所施加的電氣或機械約束，差分信號跡線、參考面和介電層的參數可能為固定的或具有有限的可調整性。在該示例中，調整參考跡線的一個或多個參數以設置差分信號跡線的差分阻抗以滿足由標準所要求的目標阻抗，同時保持介電層、差分信號跡線和參考面的參數不變。
圖13是根據本發明的實施例的印刷電路板200B的剖視圖。印刷電路板200B是圖4中所示的印刷電路板200的特定實施例。印刷電路板200B與印刷電路板200相同，但是在介電層211內沒有參考跡線204，並且在介電層211的相對表面212上沒有參考面210。反而，印刷電路板200B具有形成在介電層211的表面212上的參考跡線303。
更具體地，印刷電路板200B包含如前所述的介電層211和信號跡線203。在介電層211的表面212上形成參考跡線303而不是參考面。在圖13的示例中，參考跡線303係介於該些信號跡線203之間，具有厚度K，並且具有比相鄰的信號跡線203的介於外側周邊之間的跨越距離D更窄的寬度J。在表面212上的參考跡線303的厚度K、寬度J和位置可被調整以設置信號跡線203的差分阻抗。
圖14是根據本發明的實施例的設置差分信號跡線的差分阻抗的方法350的流程圖。在圖14的示例中，差分信號跡線是形成在介電層的第一表面上的相鄰的信號跡線(步驟351)。介電層可以是印刷電路板的介電層，並且差分信號跡線可以是印刷電路板的邊緣連接器的接觸指。參考跡線形成在介電層的第二表面上(步驟352)。參考跡線係位於介於該些差分信號跡線之間，並且可 具有被限制在信號跡線的外部參數之內的尺寸。每個參考跡線和差分信號跡線都包含金屬。
調整參考跡線的一個或多個參數以設置差分信號跡線的差分阻抗(步驟353)。參考跡線的參數包含參考跡線的厚度、參考跡線的寬度以及參考跡線在介電層的第二表面上的位置。例如，由於標準所施加的電氣或機械約束，差分信號跡線和介電層的參數可能為固定的或具有有限的可調整性；在該示例中，調整參考跡線的一個或多個參數以設置差分信號跡線的差分阻抗以滿足由標準所要求的目標阻抗，同時保持介電層和差分信號跡線的參數不變。
上面已經在差分信號跡線的背景下描述了本發明的實施例。根據本公開，可以理解的是，本教導還可以應用於如現在從圖15開始描述的單端信號跡線。
圖15是根據本發明的實施例的印刷電路板200C的剖視圖。印刷電路板200C是圖4所示的印刷電路板200的特定實施例。
在印刷電路板200C中，參考跡線204在單端信號跡線203的正下方，亦即，被配置為傳播單端信號的信號跡線。信號跡線203具有寬度W和厚度T。信號跡線203形成在具有厚度H的介電層211的表面213上。參考跡線204可具有比信號跡線203的寬度W更窄或更寬的寬度E。
調整參考跡線204的一個或多個參數以設置信號跡線203的阻抗以滿足目標阻抗；例如，在給定信號跡線203、介電層211和參考面210的參數的恆定/固定或有限的可調整性的情況下，可藉由調整參考跡線204的一個或多個參數以設置信號跡線203的阻抗以滿足目標阻抗。參考跡線204的參數包含寬度E、厚度F、介於參考跡線204和信號跡線203之間的深度G以及參考跡線204在介電層211內的位置。除了信號跡線是單端的而不是差分的之外，其餘設置單端信號跡線203的阻抗的方法可與圖12的方法300相同。
圖16是根據本發明的實施例的印刷電路板200D的剖視圖。印刷電路板200D是圖4所示的印刷電路板200的特定實施例。印刷電路板200D與印刷電路板200相同，但是在介電層211內沒有參考跡線204，且在介電層211的相對表面212上沒有參考面210，而是具有單端信號跡線203以取代差分信號跡線。類似於圖13的印刷電路板200B，印刷電路板200D包含在介電層211的表面212上的參考跡線303。
更具體地，印刷電路板200D包含介電層211和單端信號跡線203。形成在介電層211的表面213上的信號跡線203具有寬度W和厚度T。介電層211具有厚度H。在介電層211的表面212上形成參考跡線303，而不是參考面。在圖16的示例中，參考跡線303係直接在信號跡線203的下方，具有厚度K，並且具有寬度J。參考跡線303可具有比信號跡線203的寬度W更窄或更寬的寬度J。可調整厚度K、寬度J以及在介電層211的表面212上的參考跡線303的位置以設置信號跡線203的阻抗。除了信號跡線是單端的而不是差分的之外，其餘設置單端信號跡線203的阻抗的方法可與圖14的方法350相同。
已經公開了設置信號跡線的阻抗的電路板和方法；儘管已經提供了本發明的特定實施例，但是應當理解，這些實施例僅用於說明目的，而不是限制性的。對於本領域的一般技術人員來說，在閱讀本公開之後，許多其他的實施例將會是顯而易見的。
300:方法
301:步驟
302:步驟
303:步驟
304:步驟

Claims (15)

  1. 一種設置電路板的信號跡線的阻抗的方法，包含：在一電路板的一介電層的一第一表面上形成一第一信號跡線；在該介電層的一第二表面上形成一參考面；在該介電層內形成一參考跡線；及藉由調整該參考跡線的一個或多個參數以設置該第一信號跡線的一阻抗，其中，該參考面、該參考跡線及該第一信號跡線中的每一個包含金屬；其中設置該第一信號跡線的該阻抗包含：調整從該第一信號跡線到該參考跡線的一深度。
  2. 如請求項1所述之設置電路板的信號跡線的阻抗的方法，其中設置該第一信號跡線的該阻抗包含：調整該參考跡線的一寬度或一厚度。
  3. 如請求項1所述之設置電路板的信號跡線的阻抗的方法，更包含：在該介電層的該第一表面上形成一第二信號跡線，其中該第二信號跡線包含金屬。
  4. 如請求項3所述之設置電路板的信號跡線的阻抗的方法，其中設置該第一信號跡線的該阻抗包含：調整該參考跡線的該一個或多個參數以設置該第一信號跡線與該第二信號跡線的一差分阻抗。
  5. 如請求項4所述之設置電路板的信號跡線的阻抗的方法，更包含：保持該介電層、該第一信號跡線、該第二信號跡線和該參考面的參數不變，同時調整該參考跡線的該一個或多個參數以設置該第一信號跡線與該第二信號跡線的該差分阻抗。
  6. 如請求項4所述之設置電路板的信號跡線的阻抗的方法，其中該第一信號跡線與該第二信號跡線的該差分阻抗被設置為大約85歐姆。
  7. 如請求項4所述之設置電路板的信號跡線的阻抗的方法，其中該參考跡線形成為具有比介於該第一信號跡線和該第二信號跡線的外周之間的一跨越距離更窄的一寬度。
  8. 如請求項4所述之設置電路板的信號跡線的阻抗的方法，其中該第一信號跡線和該第二信號跡線形成在該電路板的一邊緣連接器上。
  9. 一種電路板，包含：一介電層；一第一信號跡線和一第二信號跡線，該第一信號跡線和該第二信號跡線係形成在該電路板的一邊緣連接器上的該介電層的一第一表面上；一參考面，該參考面係形成在該介電層的一第二表面上；及一參考跡線，該參考跡線係形成在該介電層內並且介於該參考面與該第一信號跡線和該第二信號跡線之間，該參考跡線被配置為設置該第一信號跡線和該第二信號跡線的一差分阻抗，其中，該參考面、該參考跡線、該第一信號跡線和該第二信號跡線中的每一個包含金屬；其中該第一信號跡線和該第二信號跡線的該差分阻抗被設置為大約85歐姆。
  10. 如請求項9所述之電路板，其中該參考跡線具有比介於該第一信號跡線和該第二信號跡線的外周之間的一跨越距離更窄的一寬度。
  11. 一種設置電路板的信號跡線的阻抗的方法，包含：在一電路板的一介電層的一第一表面上形成一第一信號跡線；在該介電層的一第二表面上形成一參考跡線；藉由調整該參考跡線的一個或多個參數以設置該第一信號跡線的一阻抗； 在該介電層的該第一表面上形成一第二信號跡線，其中該第二信號跡線包含金屬；及保持該介電層、該第一信號跡線及該第二信號跡線的參數不變，同時調整該參考跡線的該一個或多個參數以設置該第一信號跡線與該第二信號跡線的一差分阻抗，其中，該參考跡線及該第一信號跡線中的每一個包含金屬；其中設置該第一信號跡線的該阻抗包含：調整該參考跡線的該一個或多個參數以設置該第一信號跡線與該第二信號跡線的該差分阻抗。
  12. 如請求項11所述之設置電路板的信號跡線的阻抗的方法，其中設置該第一信號跡線的該阻抗包含：調整該參考跡線的一寬度或一厚度。
  13. 如請求項11所述之設置電路板的信號跡線的阻抗的方法，其中該第一信號跡線和該第二信號跡線的該差分阻抗被設置為大約85歐姆。
  14. 如請求項11所述之設置電路板的信號跡線的阻抗的方法，其中該參考跡線形成為具有比介於該第一信號跡線和該第二信號跡線的外周之間的一跨越距離更窄的一寬度。
  15. 如請求項11所述之設置電路板的信號跡線的阻抗的方法，其中該第一信號跡線和該第二信號跡線形成在該電路板的一邊緣連接器上。
TW109141425A 2020-01-23 2020-11-25 使用參考跡線設置電路板的信號跡線的阻抗 TWI742941B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/750,686 US10849220B1 (en) 2020-01-23 2020-01-23 Setting the impedance of signal traces of a circuit board using a reference trace
US16/750,686 2020-01-23

Publications (2)

Publication Number Publication Date
TW202130234A TW202130234A (zh) 2021-08-01
TWI742941B true TWI742941B (zh) 2021-10-11

Family

ID=73462143

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141425A TWI742941B (zh) 2020-01-23 2020-11-25 使用參考跡線設置電路板的信號跡線的阻抗

Country Status (3)

Country Link
US (4) US10849220B1 (zh)
CN (2) CN117896891A (zh)
TW (1) TWI742941B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12082336B2 (en) * 2020-09-14 2024-09-03 Lumentum Japan, Inc. Differential circuit board and semiconductor light emitting device
CN115767882B (zh) * 2023-01-09 2023-06-09 苏州浪潮智能科技有限公司 差分信号传输电路、电路板、电子设备及电路制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108884A (en) * 2009-08-18 2011-03-01 Hon Hai Prec Ind Co Ltd Flexible printed circuit board
TW201601605A (zh) * 2014-06-25 2016-01-01 中原大學 傳輸線佈線結構
US10257921B1 (en) * 2018-04-12 2019-04-09 Google Llc Embedded air gap transmission lines

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677831A (en) 1996-03-21 1997-10-14 Lin; Jung-Hui Expandable uninterruptible power supply system
US6444922B1 (en) * 1999-11-18 2002-09-03 Nortel Networks Limited Zero cross-talk signal line design
US6677831B1 (en) 2001-01-31 2004-01-13 3Pardata, Inc. Differential impedance control on printed circuit
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
US7336139B2 (en) * 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US20040211590A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and integrated circuit using the same
US7478472B2 (en) * 2004-03-03 2009-01-20 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with signal wire shielding
US7755445B2 (en) * 2004-08-03 2010-07-13 Banpil Photonics, Inc. Multi-layered high-speed printed circuit boards comprised of stacked dielectric systems
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP4892514B2 (ja) * 2008-04-22 2012-03-07 日本オプネクスト株式会社 光通信モジュールおよびフレキシブルプリント基板
TWI388251B (zh) * 2008-05-02 2013-03-01 Hon Hai Prec Ind Co Ltd 軟性電路板
DE112009001919B4 (de) * 2008-07-31 2015-11-26 Kyocera Corp. Anpassungsschaltung sowie Leiterplatte, Sender, Empfänger, Sende-Empfänger und Radarvorrichtung, die die Anpassungsschaltung umfassen
KR100999529B1 (ko) * 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
US8248183B2 (en) * 2009-07-30 2012-08-21 Sierra Wireless, Inc. Circuit board pad having impedance matched to a transmission line and method for providing same
CN103733736B (zh) * 2012-01-31 2016-01-20 株式会社村田制作所 高频信号传输线路及电子设备
US20130275083A1 (en) * 2012-04-16 2013-10-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Apparatus and method for measuring thickness of printed circuit board
US9269653B2 (en) * 2012-06-27 2016-02-23 Mediatek Inc. SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
DE112013003806T5 (de) * 2012-08-01 2015-04-23 Samtec, Inc. Mehrschichtige Übertragungsleitungen
US9622339B2 (en) * 2012-09-11 2017-04-11 Intel Corporation Routing design for high speed input/output links
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
JP5677499B2 (ja) * 2013-04-11 2015-02-25 太陽誘電株式会社 高周波回路モジュール
CN204937899U (zh) 2015-09-10 2016-01-06 合肥京东方光电科技有限公司 一种基板卡匣
US9788419B2 (en) * 2015-11-05 2017-10-10 Sae Magnetics (H.K.) Ltd. Edge fingers of multi-layer printed circuit board
US20180084638A1 (en) * 2016-09-20 2018-03-22 Ciena Corporation Pcb microstrip propagation delay matching through control of trace width
CN107896418B (zh) * 2017-10-10 2020-11-06 青岛海信宽带多媒体技术有限公司 一种光模块
US10575382B2 (en) * 2017-04-06 2020-02-25 Hisense Broadband Multimedia Technologies Co., Ltd. Optical module
CN115275663A (zh) * 2017-08-03 2022-11-01 安费诺有限公司 用于低损耗互连系统的连接器以及电子器件系统
US10978797B2 (en) * 2018-04-10 2021-04-13 Apple Inc. Electronic devices having antenna array apertures mounted against a dielectric layer
US11395402B2 (en) * 2018-10-25 2022-07-19 Intel Corporation High-density dual-embedded microstrip interconnects
US10784607B2 (en) * 2018-12-27 2020-09-22 Quanta Computer Inc. Golden finger design methodology for high speed differential signal interconnections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108884A (en) * 2009-08-18 2011-03-01 Hon Hai Prec Ind Co Ltd Flexible printed circuit board
TW201601605A (zh) * 2014-06-25 2016-01-01 中原大學 傳輸線佈線結構
US10257921B1 (en) * 2018-04-12 2019-04-09 Google Llc Embedded air gap transmission lines

Also Published As

Publication number Publication date
CN113163599B (zh) 2024-05-14
US20230217583A1 (en) 2023-07-06
US10849220B1 (en) 2020-11-24
US11166367B2 (en) 2021-11-02
US20210235578A1 (en) 2021-07-29
CN113163599A (zh) 2021-07-23
US12016114B2 (en) 2024-06-18
US11632857B2 (en) 2023-04-18
CN117896891A (zh) 2024-04-16
TW202130234A (zh) 2021-08-01
US20220007501A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US12207395B2 (en) Backplane footprint for high speed, high density electrical connectors
US11765813B2 (en) Backplane footprint for high speed, high density electrical connectors
JP4600910B2 (ja) 高速相互接続構造
TWI742941B (zh) 使用參考跡線設置電路板的信號跡線的阻抗
CN105407636A (zh) 柔性电路板的金手指装置
CN106304662A (zh) 电路板及其制作方法
CN101316476A (zh) 配线电路基板
TW202228480A (zh) 用於設定連接器之金屬接點之阻抗的參考金屬層
US11800637B2 (en) Reference metal layer for setting the impedance of metal contacts of a connector
US20140054066A1 (en) Circuit layout method and associated printed circuit board
CN203242783U (zh) 连接器
JP2019149489A (ja) 電気回路基板の接続構造
CN111602472B (zh) 用于高速、高密度电连接器的背板占板区
JPWO2019116468A1 (ja) 配線基板及び電子機器
WO2025185997A1 (en) Vertical conductive structure transition impedance optimization
JP2003031932A (ja) プリント基板、およびこれを備える電子機器
JP2006286265A (ja) 基板内蔵コネクタ
CN105281162A (zh) 一种电子装置